KR20070035650A - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR20070035650A KR20070035650A KR1020050090263A KR20050090263A KR20070035650A KR 20070035650 A KR20070035650 A KR 20070035650A KR 1020050090263 A KR1020050090263 A KR 1020050090263A KR 20050090263 A KR20050090263 A KR 20050090263A KR 20070035650 A KR20070035650 A KR 20070035650A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductivity type
- type diffusion
- semiconductor substrate
- diffusion region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 66
- 238000009792 diffusion process Methods 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- -1 oxygen ions Chemical class 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 62
- 238000011161 development Methods 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 픽셀간의 소자 분리를 위한 격리를 효과적으로 수행함과 동시에 픽셀간의 크로스토크 방지 및 동작 특성을 개선하도록 한 씨모스 이미지 센서 및 그의 제조방법에 관한 것으로서, 포토 다이오드 영역과 트랜지스터 영역으로 이루어진 액티브 영역과 소자 격리 영역이 정의된 제 1 도전형 반도체 기판과, 상기 반도체 기판의 소자 격리 영역에 산소 이온이 주입되어 형성되는 소자 격리막과, 상기 소자 격리막의 주위에 형성되는 고농도 제 1 도전형 확산 영역과, 상기 반도체 기판의 액티브 영역에 게이트 절연막을 개재하여 형성되는 게이트 전극과, 상기 포토 다이오드 영역에 상기 소자 격리막과 일정한 간격을 갖고 형성되는 저농도 제 2 도전형 확산 영역과, 상기 트랜지스터 영역에 형성되는 고농도 제 2 도전형 확산 영역을 포함하여 구성됨을 특징으로 한다.
이미지 센서, 소자 격리막, 포토 다이오드, 고농도 p형 확산 영역
Description
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃
도 3a 내지 도 3f는 도 2의 Ⅰ-Ⅰ'선에 따른 종래 기술에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도
도 4는 본 발명에 의한 씨모스 이미지 센서를 나타낸 구조 단면도
도 5a 내지 도 5h는 도 2의 Ⅰ-Ⅰ'선에 따른 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
101 : 반도체 기판 102 : 에피층
105 : 소자 격리막 106 : 고농도 p+형 확산 영역
107 : 게이트 절연막 108 : 게이트 전극
112 : 저농도 n-형 확산 영역 115 : 고농도 n+형 확산 영역
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 이미지 센서의 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.
또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1 개의 포토다이오드와 4개의 트랜지스터로 구성된다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(10)와, 4개의 트랜지스터들을 포함하여 구성된다.
여기서, 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(20), 리셋 트랜지스터(30), 소스 플로어 트랜지스터(40) 및 셀렉트 트랜지스터(50)이다. 그리고, 상기 각 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(60)가 전기적으로 연결된다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 트랜스퍼 트랜지스터(20)의 게이트 전압이고, Rx는 리셋 트랜지스터(30)의 게이트 전압이고, Dx는 소스 플로어 트랜지스터(40)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(50)의 게이트 전압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 도 2에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전 극(23, 33, 43, 53)이 형성된다.
즉, 상기 게이트 전극(23)에 의해 트랜스퍼 트랜지스터(20)가 형성되고, 상기 게이트 전극(33)에 의해 리셋 트랜지스터(30)가 형성되고, 상기 게이트 전극(43)에 의해 소스 플로어 트랜지스터(40)가 형성되며, 상기 게이트 전극(53)에 의해 셀렉트 트랜지스터(50)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(23, 33, 43, 53) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
도 3a 내지 도 3f는 도 2의 Ⅰ-Ⅰ'선에 따른 종래 기술에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 고농도 P++형 반도체 기판(61)에 에피택셜(epitaxial) 공정을 실시하여 저농도 P-형 에피층(62)을 형성한다.
이어, 상기 반도체 기판(61)을 액티브 영역과 소자 분리 영역을 정의하고, STI 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(63)을 형성한다.
여기서, 도면에는 도시하지 않았지만 상기 소자 격리막(63)을 형성하는 방법을 설명하면 다음과 같다.
먼저, 반도체 기판위에 패드 산화막(pad oxide), 패드 질화막(pad nitride) 및 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 차례로 형성하고, 상기 TEOS 산화막위에 감광막을 형성한다.
이어, 액티브 영역과 소자 분리 영역을 정의하는 마스크를 이용하여 상기 감광막을 노광하고 현상하여 상기 감광막을 패터닝한다. 이때, 상기 소자 분리 영역의 감광막이 제거한다.
그리고 상기 패터닝된 감광막을 마스크로 이용하여 상기 소자 분리 영역의 패드 산화막, 패드 질화막 및 TEOS 산화막을 선택적으로 제거한다.
이어, 상기 패터닝된 패드 산화막, 패드 질화막 및 TEOS 산화막을 마스크로 이용하여 상기 소자 분리 영역의 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 상기 감광막을 모두 제거한다.
이어, 상기 트렌치의 내부에 절연 물질을 매립하여 상기 트렌치의 내부에 소자 격리막(63)을 형성한다. 이어, 상기 패드 산화막, 패드 질화막 및 TEOS 산화막을 제거한다.
그리고, 상기 소자 분리막(63)이 형성된 에피층(62) 전면에 게이트 절연막(64)과 도전층(예를 들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 게이트 전극(65)을 형성한다.
도 3b에 도시한 바와 같이, 상기 게이트 전극(65)을 포함한 반도체 기판(61) 전면에 제 1 감광막(66)을 도포하고, 노광 및 현상 공정으로 포토다이오드 영역을 커버하고 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 1 감광막(66)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 저농도 n-형 불순물 이온을 주입하여 n-형 확산 영역 (67)을 형성한다.
도 3c에 도시한 바와 같이, 상기 제 1 감광막(66)을 제거한 다음, 상기 반도체 기판(61)의 전면에 제 2 감광막(68)을 도포하고, 노광 및 현상 공정으로 블루(Blue), 그린(Green), 레드(Red)의 각 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 2 감광막(68)을 마스크로 이용하여 상기 에피층(62)에 저농도 n-형 불순물 이온을 주입하여 상기 블루, 드린, 레드 포토다이오드 영역(69)을 형성한다.
여기서, 상기 각 포토다이오드 영역(69)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 저농도 n-형 확산 영역(67) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
또한, 상기 각 포토다이오드 영역(69)은 리셋 트랜지스터(도 1 및 도 2의 Rx)의 소오스 영역이다.
한편, 상기 각 포토다이오드 영역(69)과 저농도 P-형 에피층(62)간에 역바이어스가 걸리면, 공핍층이 생기고 여기서 빛을 받아 생기는 전자가 리셋 트랜지스터가 턴-오프(turn off)될 때 소스 플로어 트랜지스터의 포텐셜을 낮추게 되고, 이는 리셋 트랜지스터가 턴-온되었다가 턴-오프될 때부터 계속 상기 포텐셜을 낮추게 되어 전압차이가 발생하게 되어 이를 신호처리로 이용하여 이미지 센서의 동작을 하게 된다.
여기서, 상기 각 포토다이오드 영역(69)의 깊이(A)는 2 ~ 4㎛로 동일한 깊이로 형성하고 있다.
즉, 각 포토 다이오드 영역에 동일한 이온 주입 에너지로 불순물 이온을 주입하여 동일한 깊이를 갖도록 형성하고 있다.
도 3d에 도시한 바와 같이, 상기 제 2 감광막(68)을 완전히 제거하고, 상기 반도체 기판(61)의 전면에 절연막을 증착한 후, 에치백 공정을 실시하여 상기 게이트 전극(65)의 양측면에 측벽 절연막(70)을 형성한다.
이어, 상기 반도체 기판(61)의 전면에 제 3 감광막(71)을 도포하고, 노광 및 현상 공정으로 상기 포토 다이오드 영역이 커버되고 상기 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 3 감광막(71)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 n+형 불순물 이온을 주입하여 n+형 확산 영역(72)을 형성한다.
도 3e에 도시한 바와 같이, 상기 제 3 감광막(71)을 제거하고, 상기 반도체 기판(61)의 전면에 제 4 감광막(73)을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 4 감광막(73)을 마스크로 이용하여 상기 n-형 확산 영역(69)이 형성된 포토다이오드 영역에 p0형 불순물 이온을 주입하여 반도체 기판의 표면내에 p0형 확산 영역(74)을 형성한다.
도 3f에 도시한 바와 같이, 제 4 감광막(73)을 제거하고, 상기 반도체 기판(61)에 열처리 공정을 실시하여 각 불순물 확산영역을 확산시킨다.
그러나 상기와 같은 종래 기술에 의한 씨모스 이미지 센서의 제조방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 소자 격리막의 계면에 포토다이오드 영역인 n-형 확산영역이 포함되어 구성되므로 소자 격리막을 형성하기 위한 트렌치 식각시 무너진 격자 구조를 가진 부분이 인터페이스 전자 트랩(interface electron trap), 정션 레키지(junction leakage) 역할을 수행하여 저조도에 취약하다.
둘째, 소자 격리막의 트렌치 깊이가 0.5㎛ 이내이므로 장파장의 빛 특히 적색(R)에 의해 발생한 전자를 효과적으로 격리하지 못한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 픽셀간의 소자 분리를 위한 격리를 효과적으로 수행함과 동시에 픽셀간의 크로스토크 방지 및 동작 특성을 개선하도록 한 씨모스 이미지 센서 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적들 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 포토 다이오드 영역과 트랜지스터 영역으로 이루어진 액티브 영역과 소자 격리 영역이 정의된 제 1 도전형 반도체 기판과, 상기 반도체 기판의 소자 격리 영역에 산소 이온이 주입되어 형성되는 소자 격리막과, 상기 소자 격리막의 주위에 형성되는 고농도 제 1 도전형 확산 영역과, 상기 반도체 기판의 액티브 영역에 게이트 절연막을 개재하여 형성되는 게이트 전극과, 상기 포토 다이오드 영역에 상기 소자 격리막과 일정한 간격을 갖고 형성되는 저농도 제 2 도전형 확산 영역과, 상기 트랜지스터 영역에 형성되는 고농도 제 2 도전형 확산 영역을 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 포토 다이오드 영역과 트랜지스터 영역으로 이루어진 액티브 영역과 소자 격리 영역이 정의된 제 1 도전형 반도체 기판의 소자 격리 영역에 산소 이온 및 고농도 제 1 도전형 불순물 이온을 주입하는 단계와, 상기 산소 이온 및 제 1 도전형 불순물 이온이 주입된 반도체 기판에 어닐 공정을 실시하여 소자 격리막을 형성함과 동시에 상기 소자 격리막의 주위에 고농도 제 1 도전형 확산 영역을 형성하는 단계와, 상기 반도체 기판의 액티브 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 포토 다이오드 영역에 상기 소자 격리막과 일정한 간격만큼 이격되도록 저농도 제 2 도전형 확산 영역을 형성하는 단계와, 상기 트랜지스터 영역에 고농도 제 1 도전형 확산 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 4에 도시한 바와 같이, 포토 다이오드 영역과 트랜지스터 영역으로 이루어진 액티브 영역과 소자 분리 영역으로 정의된 p++형 도전형 반도체 기판(101)에 형성되는 p-형 에피층(102)과, 상기 반도체 기판(101)의 액티브 영역을 정의하기 위해 소자 분리 영역에 산소 이온이 주입되어 형성되는 소자 격리막(105)과, 상기 소자 격리막(105)의 주위를 감싸고 1 ~ 2㎛의 정션 깊이로 형성되는 고농도 p+형 확산 영역(106)과, 상기 반도체 기판(101)의 액티브 영역에 게이트 절연막(107)을 개재하여 형성되는 게이트 전극(108)과, 상기 게이트 전극(108) 일측의 포토 다이오드 영역에 상기 소자 격리막(105)과 일정 간격만큼 이격되어 형성되는 저농도 n-형 확산 영역(112)과, 상기 게이트 전극(108)의 양측면에 형성되는 절연막 측벽(113)과, 상기 게이트 전극(108) 타측의 트랜지스터 영역에 형성되는 고농도 n+형 확산 영역(115)과, 상기 저농도 n-형 확산 영역(112)이 형성된 반도체 기판(101)의 표면내에 형성되는 P0형 확산 영역(117)을 포함하여 구성되어 있다.
도 5a 내지 도 5h는 도 2의 Ⅰ-Ⅰ'선에 따른 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정 단면도이다.
도 5a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 단결정 실리콘 등의 반도체 기판(101)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피 층(102)을 형성한다.
여기서, 상기 에피층(102)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하는데, 이는 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위해서이다.
한편, 상기 반도체 기판(101)은 n형 기판에 p형 에피층을 형성할 수도 있다.
도 5b에 도시한 바와 같이, 상기 에피층(102)이 형성된 반도체 기판(101)상에 패드 산화막(103)을 형성하고, 상기 패드 산화막(103)상에 제 1 감광막(104)을 도포한다.
이어, 노광 및 현상 공정으로 통해 상기 제 1 감광막(104)을 선택적으로 패터닝하여 소자 격리 영역을 정의한다.
여기서, 상기 제 1 감광막(104)이 오픈된 영역이 소자 격리 영역이 되고, 상기 제 1 감광막(104)이 덮여져 있는 부분은 액티브 영역이 된다.
그리고 상기 패터닝된 제 1 감광막(104)을 마스크로 이용하여 상기 반도체 기판(101)의 소자 격리 영역에 산소(O2) 이온을 주입하고, 상기 산소 이온이 주입된 소자 격리 영역에 고농도 p형 불순물 이온(예를 들면, B+)을 주입한다.
이어, 상기 반도체 기판(101)에 어닐 공정을 실시하여 상기 산소 이온과 고농도 p형 불순물 이온을 확산시키어 상기 반도체 기판(101)의 소자 격리 영역에 소자 격리막(105)을 형성함과 동시에 상기 소자 격리막(105)의 주위에 고농도 p+형 확산 영역(106)을 형성한다.
여기서, 상기 고농도 p+형 확산 영역(106)에 사용된 고농도 p형 불순물 이온은 상기 소자 격리막(105)을 형성하기 위해 주입된 산소 이온보다 확산도가 더 좋기 때문에 넓게 확산되면서 상기 소자 격리막(105)을 감싸는 형태로 형성된다.
한편, 상기 고농도 p+형 확산 영역(106)은 상기 소자 격리막(105)보다 더 깊게 형성되고, 1 ~ 2㎛의 정션 깊이로 형성된다.
도 5c에 도시한 바와 같이, 상기 제 1 감광막(104) 및 패드 산화막(103)을 제거하고, 상기 소자 분리막(105)이 형성된 에피층(102) 전면에 게이트 절연막(107)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착한다.
여기서, 상기 게이트 절연막(107)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수도 있다.
그리고 상기 도전층 및 게이트 절연막을 선택적으로 제거하여 게이트 전극(108)을 형성한다.
여기서, 상기 게이트 전극(108)은 트랜스퍼 트랜지스터의 게이트 전극이 된다.
도 5d에 도시한 바와 같이, 상기 게이트 전극(108)을 포함한 반도체 기판(101) 전면에 제 2 감광막(109)을 도포하고, 노광 및 현상 공정으로 각 포토다이오드 영역을 커버하고 상기 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 2 감광막(109)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 n-형 확산 영역(110)을 형성한다.
한편, 상기 n-형 확산 영역(110)을 본 발명에서 형성하고 있지만, 필요에 따라 n-형 확산 영역(110)을 형성하지 않을 수도 있다.
도 5e에 도시한 바와 같이, 상기 제 2 감광막(109)을 모두 제거한 다음, 상기 반도체 기판(101) 전면에 제 3 감광막(111)을 도포하고, 노광 및 현상 공정으로 각 포토 다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 3 감광막(111)을 마스크로 이용하여 상기 에피층(102)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 n-형 확산 영역(112)을 형성한다.
여기서, 상기 n-형 확산 영역(112)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 n-형 확산 영역(110) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
도 5f에 도시한 바와 같이, 상기 제 3 감광막(111)을 완전히 제거하고, 상기 반도체 기판(101)의 전면에 절연막을 증착한 후, 에치백(etch back) 공정을 실시하여 상기 게이트 전극(108)의 양측면에 측벽 절연막(113)을 형성한다.
이어, 상기 측벽 절연막(113)이 형성된 반도체 기판(101)의 전면에 제 4 감 광막(114)을 도포하고, 노광 및 현상 공정으로 상기 각 포토 다이오드 영역이 커버되고 상기 각 트랜지스터의 소오스/드레인 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 4 감광막(114)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 n+형 불순물 이온을 주입하여 n+형 확산 영역(115)을 형성한다.
도 5g에 도시한 바와 같이, 상기 제 4 감광막(114)을 제거하고, 상기 반도체 기판(101)의 전면에 제 5 감광막(116)을 도포한 후, 노광 및 현상 공정으로 각 포토다이오드 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 5 감광막(116)을 마스크로 이용하여 상기 n-형 확산 영역(112)이 형성된 에피층(102)에 제 1 도전형(p0형) 불순물 이온을 주입하여 상기 에피층(102)의 표면내에 p0형 확산 영역(117)을 형성한다.
도 5h에 도시한 바와 같이, 상기 제 5 감광막(116)을 제거하고, 상기 반도체 기판(101)에 열처리 공정을 실시하여 각 불순물 확산영역을 확산시킨다.
이후, 공정은 도면에 도시하지 않았지만, 전면에 다수의 층간 절연막의 금속배선을 형성한 후 칼라 필터층과 마이크로렌즈를 형성하여 이미지 센서를 완성한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 상세히 설명한 바와 같은 본 발명에 따른 씨모스 이미지 센서 및 그의 제조방법은 다음과 같은 효과가 있다.
즉, 산소 이온을 주입한 후 어닐 공정을 실시하여 소자 격리막을 형성하고 상기 소자 격리막의 주위에 p+형 확산 영역을 형성함으로써 픽셀간의 소자 분리를 위한 격리 효과를 극대화 및 크로스토크를 방지할 수 있다.
또한, 소자 격리막 계면에서의 격자 결함 영역에 의해 포토다이오드 영역화되는 것을 방지하여 계면에서의 정션 레키지나 인터페이스 전자 트랩을 방지할 수 있어 이미지 센서의 감도를 향상시킬 수 있다.
Claims (10)
- 포토 다이오드 영역과 트랜지스터 영역으로 이루어진 액티브 영역과 소자 격리 영역이 정의된 제 1 도전형 반도체 기판과,상기 반도체 기판의 소자 격리 영역에 산소 이온이 주입되어 형성되는 소자 격리막과,상기 소자 격리막의 주위에 형성되는 고농도 제 1 도전형 확산 영역과,상기 반도체 기판의 액티브 영역에 게이트 절연막을 개재하여 형성되는 게이트 전극과,상기 포토 다이오드 영역에 상기 소자 격리막과 일정한 간격을 갖고 형성되는 저농도 제 2 도전형 확산 영역과,상기 트랜지스터 영역에 형성되는 고농도 제 2 도전형 확산 영역을 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 고농도 제 1 도전형 확산 영역은 p+형 불순물 영역인 것을 특징으로 하는 씨모스 이미지 센서.
- 제 2 항에 있어서, 상기 p+형 불순물 영역은 B+로 이루어짐을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 고농도 제 1 도전형 확산 영역은 1~2㎛의 정션 깊이를 갖는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 저농도 제 2 도전형 확산 영역은 상기 소자 격리막의 주위에 형성된 고농도 제 1 도전형 확산 영역만큼 상기 소자 격리막과 이격됨을 특징으로 하는 씨모스 이미지 센서.
- 제 1 항에 있어서, 상기 저농도 제 2 도전형 확산 영역이 형성된 반도체 기판의 표면내에 형성되는 저농도 제 1 도전형 확산 영역을 더 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.
- 포토 다이오드 영역과 트랜지스터 영역으로 이루어진 액티브 영역과 소자 격리 영역이 정의된 제 1 도전형 반도체 기판의 소자 격리 영역에 산소 이온 및 고농도 제 1 도전형 불순물 이온을 주입하는 단계;상기 산소 이온 및 제 1 도전형 불순물 이온이 주입된 반도체 기판에 어닐 공정을 실시하여 소자 격리막을 형성함과 동시에 상기 소자 격리막의 주위에 고농도 제 1 도전형 확산 영역을 형성하는 단계;상기 반도체 기판의 액티브 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계;상기 포토 다이오드 영역에 상기 소자 격리막과 일정한 간격만큼 이격되도록 저농도 제 2 도전형 확산 영역을 형성하는 단계;상기 트랜지스터 영역에 고농도 제 1 도전형 확산 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 7 항에 있어서, 상기 고농도 제 1 도전형 불순물 영역은 B+를 주입하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 7 항에 있어서, 상기 산소 이온 및 고농도 제 1 도전형 불순물 이온은 반도체 기판상에 패드 산화막을 형성하는 단계와, 상기 패드 산화막상에 감광막을 도포한 후 소자 격리 영역이 오픈되도록 패터닝하는 단계와, 상기 패터닝된 감광막을 마스크로 상기 소자 격리 영역에 산소 이온 및 고농도 제 1 도전형 불순물 이온을 주입하는 단계로 이루어짐을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 7 항에 있어서, 상기 제 2 저농도 제 2 도전형 확산 영역이 형성된 반도체 기판의 표면내에 저농도 제 1 도전형 확산 영역을 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050090263A KR100778856B1 (ko) | 2005-09-28 | 2005-09-28 | 씨모스 이미지 센서의 제조방법 |
| US11/528,078 US7560330B2 (en) | 2005-09-28 | 2006-09-26 | CMOS image sensor and method for manufacturing the same |
| CNA2006101415055A CN1941393A (zh) | 2005-09-28 | 2006-09-28 | Cmos图像传感器及其制造方法 |
| US12/482,304 US20090236645A1 (en) | 2005-09-28 | 2009-06-10 | Cmos image sensor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050090263A KR100778856B1 (ko) | 2005-09-28 | 2005-09-28 | 씨모스 이미지 센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070035650A true KR20070035650A (ko) | 2007-04-02 |
| KR100778856B1 KR100778856B1 (ko) | 2007-11-22 |
Family
ID=37892828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050090263A KR100778856B1 (ko) | 2005-09-28 | 2005-09-28 | 씨모스 이미지 센서의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7560330B2 (ko) |
| KR (1) | KR100778856B1 (ko) |
| CN (1) | CN1941393A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8987695B2 (en) | 2012-09-20 | 2015-03-24 | SK Hynix Inc. | Variable resistance memory device and method for fabricating the same |
| KR20210130075A (ko) * | 2020-04-20 | 2021-10-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 전송 트랜지스터용 매립 게이트 전극을 사용한 광검출기 및 그것을 제조하는 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165462A (ja) * | 2002-11-14 | 2004-06-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP4354931B2 (ja) * | 2005-05-19 | 2009-10-28 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
| KR100849238B1 (ko) * | 2007-09-07 | 2008-07-29 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| KR100855405B1 (ko) * | 2007-12-27 | 2008-08-29 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
| CN102280464A (zh) * | 2011-09-01 | 2011-12-14 | 上海宏力半导体制造有限公司 | 像素隔离结构以及像素隔离结构制造方法 |
| US8951826B2 (en) * | 2012-01-31 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for increasing photodiode full well capacity |
| US9677691B2 (en) * | 2013-04-29 | 2017-06-13 | The Reliable Automatic Sprinkler Company | Sprinkler fitting bracket |
| CN103855177B (zh) * | 2014-03-11 | 2016-08-24 | 格科微电子（上海）有限公司 | 图像传感器 |
| CN105185699B (zh) * | 2015-09-25 | 2018-03-23 | 上海华力微电子有限公司 | 通过c离子注入降低cmos图像传感器白像素的方法 |
| CN106504978A (zh) * | 2016-10-17 | 2017-03-15 | 上海华力微电子有限公司 | 一种用于提高衬底金属捕获能力的cis硅片处理方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895252A (en) * | 1994-05-06 | 1999-04-20 | United Microelectronics Corporation | Field oxidation by implanted oxygen (FIMOX) |
| US5712173A (en) * | 1996-01-24 | 1998-01-27 | Advanced Micro Devices, Inc. | Method of making semiconductor device with self-aligned insulator |
| KR100748324B1 (ko) * | 2001-06-28 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서의 제조 방법 |
| SG138435A1 (en) | 2001-07-17 | 2008-01-28 | Mitsubishi Materials Corp | Communication system, mobile unit database server, mobile radio router, charging method, and vehicle mounted router and agent server therewith |
| KR100776151B1 (ko) * | 2001-12-27 | 2007-11-16 | 매그나칩 반도체 유한회사 | 고집적 이미지센서 제조 방법 |
| KR100494030B1 (ko) * | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| US7250647B2 (en) * | 2003-07-03 | 2007-07-31 | Micron Technology, Inc. | Asymmetrical transistor for imager device |
| KR100619396B1 (ko) | 2003-12-31 | 2006-09-11 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| KR100672708B1 (ko) | 2004-12-30 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서의 격리막 형성방법 |
-
2005
- 2005-09-28 KR KR1020050090263A patent/KR100778856B1/ko active IP Right Grant
-
2006
- 2006-09-26 US US11/528,078 patent/US7560330B2/en not_active Expired - Fee Related
- 2006-09-28 CN CNA2006101415055A patent/CN1941393A/zh active Pending
-
2009
- 2009-06-10 US US12/482,304 patent/US20090236645A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8987695B2 (en) | 2012-09-20 | 2015-03-24 | SK Hynix Inc. | Variable resistance memory device and method for fabricating the same |
| KR20210130075A (ko) * | 2020-04-20 | 2021-10-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 전송 트랜지스터용 매립 게이트 전극을 사용한 광검출기 및 그것을 제조하는 방법 |
| US11527563B2 (en) | 2020-04-20 | 2022-12-13 | Taiwan Semiconductor Manufacturing Company Limited | Photodetector using a buried gate electrode for a transfer transistor and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1941393A (zh) | 2007-04-04 |
| US20070069321A1 (en) | 2007-03-29 |
| KR100778856B1 (ko) | 2007-11-22 |
| US7560330B2 (en) | 2009-07-14 |
| US20090236645A1 (en) | 2009-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100710207B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100720503B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20070087847A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100836507B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672730B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672695B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731095B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731122B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100685889B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672668B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720492B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20070035649A (ko) | 씨모스 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141010 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151007 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161013 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181011 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190923 Year of fee payment: 13 |