KR102189366B1 - 고체 촬상 소자 및 전자 기기 - Google Patents

고체 촬상 소자 및 전자 기기 Download PDF

Info

Publication number
KR102189366B1
KR102189366B1 KR1020157015014A KR20157015014A KR102189366B1 KR 102189366 B1 KR102189366 B1 KR 102189366B1 KR 1020157015014 A KR1020157015014 A KR 1020157015014A KR 20157015014 A KR20157015014 A KR 20157015014A KR 102189366 B1 KR102189366 B1 KR 102189366B1
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
transistor
layer
electrode
semiconductor
Prior art date
Application number
KR1020157015014A
Other languages
English (en)
Other versions
KR20150106400A (ko
Inventor
테츠지 야마구치
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority to KR1020207034767A priority Critical patent/KR102333239B1/ko
Publication of KR20150106400A publication Critical patent/KR20150106400A/ko
Application granted granted Critical
Publication of KR102189366B1 publication Critical patent/KR102189366B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/361—
    • H04N5/369—
    • H04N5/374—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

고체 촬상 소자는, 제1의 반도체로 이루어지는 기판과, 기판상에 마련됨과 함께, 기판측부터 순서대로 제1 전극, 광전 변환층 및 제2 전극을 갖는 광전 변환 소자와, 광전 변환 소자로부터 신호 판독을 행하기 위한 전계효과형의 복수의 트랜지스터를 구비한다. 복수의 트랜지스터는, 전송 트랜지스터 및 증폭 트랜지스터를 포함하고, 전송 트랜지스터는, 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하는 활성층을 가지며, 소스 및 드레인 중의 일방의 단자가, 광전 변환 소자의 제1 전극 또는 제2 전극을 겸함과 함께, 타방의 단자가, 증폭 트랜지스터의 게이트에 접속되어 있는 것이다.

Description

고체 촬상 소자 및 전자 기기{SOLID-STATE IMAGING ELEMENT AND ELECTRONIC DEVICE}
본 개시는, 예를 들면 반도체 기판상에 광전 변환 소자를 갖는 적층형의 고체 촬상 소자 및 전자 기기에 관한 것이다.
근래, CCD(Charge Coupled Device), 또는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 소자에서는, 화소 사이즈의 축소화에 수반하여, 화소에 입사하는 포톤 수가 감소하기 때문에, 감도 저하가 우려되고 있다. 그래서, 감도 향상을 실현 가능한 고체 촬상 소자로서, 이른바 적층형의 고체 촬상 소자를 들 수 있다. 적층형의 고체 촬상 소자에서는, 실리콘 등의 반도체 기판보다도 상층에, 광전 변환층을 형성함으로써, 광전 변환 영역의 개구율을 확대하는 것이 가능하다.
한편으로, R, G, B의 각 색의 포토 다이오드를 종방향으로 적층시킨, 종방향 분광형의 고체 촬상 소자가 제안되어 있고, 이 구조에서는, 컬러 필터를 사용하는 일 없이, R, G, B의 각 색 신호를 얻을 수 있다. 이 때문에, 컬러 필터에 의한 광손실이 없어지고, 입사광의 거의 전부를 광전 변환에 이용할 수 있고, 화질을 향상시키는 것이 가능해진다. 특히, 이 종방향 분광형의 고체 촬상 소자로서는, 실리콘과는 다른 광전 변환층을, 실리콘 기판보다도 상층에 형성하는 구조가 주목받고 있다. 이에 의해, R, G, B의 포토 다이오드를 전부 실리콘 기판 내에 형성한 경우보다도 색 분리 특성을 향상시킬 수 있다.
그런데, 상기한 바와 같은 적층형의 고체 촬상 소자에서는, 일반적으로 실리콘 기판 내에서 광전 변환 및 전하 축적할 때에 사용되고 있는 매입형의 포토 다이오드 구조를 적용할 수가 없다. 이 때문에, 실리콘 기판 내외를 전기적으로 접속하기 위한 콘택트부가 마련되는데, 이것이 암전류 발생의 요인으로 되어 있다.
이와 같은 암전류 발생을 억제하기 위해, 광전 변환에 의해 발생한 전하를, 실리콘 기판 내의 전하 축적층(불순물 확산층)이 아니라, 증폭 트랜지스터의 게이트 전극에 축적하는 수법이 제안되어 있다(예를 들면, 특허 문헌 1, 2).
특허 문헌 1 : 일본 특개2010-80953호 공보 특허 문헌 2 : 일본 특개2011-187544호 공보
상기 특허 문헌 1, 2와는 다른 수법에 의해, 증폭 트랜지스터의 게이트 전극을 이용하여 암전류를 억제하면서, 신뢰성이 높은 소자 구조를 실현하는 것이 요망되고 있다.
따라서 암전류의 발생을 억제하고, 고신뢰성을 실현하는 것이 가능한 고체 촬상 소자 및 전자 기기를 제공하는 것이 바람직하다.
본 개시의 한 실시 형태의 제1의 고체 촬상 소자는, 제1의 반도체로 이루어지는 기판과, 기판상에 마련됨과 함께, 기판측부터 순서대로 제1 전극, 광전 변환층 및 제2 전극을 갖는 광전 변환 소자와, 광전 변환 소자로부터 신호 판독을 행하기 위한 전계효과형의 복수의 트랜지스터를 구비한다. 복수의 트랜지스터는, 전송 트랜지스터 및 증폭 트랜지스터를 포함하고, 전송 트랜지스터는, 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하는 활성층을 가지며, 소스 및 드레인 중의 일방의 단자가, 광전 변환 소자의 제1 전극 또는 제2 전극을 겸함과 함께, 타방의 단자가, 증폭 트랜지스터의 게이트에 접속되어 있는 것이다.
본 개시의 한 실시 형태의 제1의 고체 촬상 소자에서는, 제1의 반도체로 이루어지는 기판상에 광전 변환 소자가 마련된 구조에서, 전송 트랜지스터의 소스 및 드레인 중의 일방의 단자가, 광전 변환 소자의 제1 전극 또는 제2 전극을 겸함과 함께, 타방의 단자가, 증폭 트랜지스터의 게이트에 접속되어 있다. 이에 의해, 광전 변환 소자로부터 취출되는 전하의 전송 경로에 pn 접합이 형성되지 않아, 공핍층에 기인하는 암전류의 발생이 억제된다. 또한, 전송 트랜지스터의 활성층이, 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함함으로써, 전송 트랜지스터에서 발생하는 소수 전하에 기인하는 암전류 또는 확산 전류에 기인하는 암전류의 발생이 억제된다.
본 개시의 한 실시 형태의 제2의 고체 촬상 소자는, 제1의 반도체로 이루어지는 기판과, 기판상에 마련됨과 함께, 기판측부터 순서대로 제1 전극, 광전 변환층 및 제2 전극을 갖는 광전 변환 소자와, 광전 변환 소자로부터 신호 판독을 행하기 위한 전계효과형의 복수의 트랜지스터를 구비한다. 복수의 트랜지스터는, 리셋 트랜지스터 및 증폭 트랜지스터를 포함하고, 리셋 트랜지스터는, 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하는 활성층을 가지며, 광전 변환 소자의 제1 전극 또는 제2 전극이, 리셋 트랜지스터의 소스 및 드레인 중의 일방의 단자에 접속됨과 함께, 증폭 트랜지스터의 게이트에 접속되어 있는 것이다.
본 개시의 한 실시 형태의 제2의 고체 촬상 소자에서는, 제1의 반도체로 이루어지는 기판상에 광전 변환 소자가 마련된 구조에서, 광전 변환 소자의 제1 전극 또는 제2 전극이, 리셋 트랜지스터의 소스 및 드레인 중의 일방의 단자에 접속됨과 함께, 증폭 트랜지스터의 게이트에 접속되어 있다. 이에 의해, 광전 변환 소자로부터 취출되는 전하의 전송 경로에 pn 접합이 형성되지 않아, 공핍층에 기인하는 암전류의 발생이 억제된다. 또한, 리셋 트랜지스터의 활성층이, 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함함으로써, 리셋 트랜지스터에서 발생하는 소수 전하에 기인하는 암전류 또는 확산 전류에 기인하는 암전류의 발생이 억제된다.
본 개시의 한 실시 형태의 제1의 전자 기기는, 상기 본 개시의 한 실시 형태의 제1의 고체 촬상 소자를 갖는 것이다.
본 개시의 한 실시 형태의 제2의 전자 기기는, 상기 본 개시의 한 실시 형태의 제2의 고체 촬상 소자를 갖는 것이다.
본 개시의 한 실시 형태의 제1의 고체 촬상 소자 및 제1의 전자 기기에 의하면, 제1의 반도체로 이루어지는 기판상에 광전 변환 소자가 마련된 구조에서, 전송 트랜지스터의 활성층이, 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하고, 그 소스 및 드레인 중의 일방의 단자가, 광전 변환 소자의 제1 전극 또는 제2 전극을 겸함과 함께, 타방의 단자가, 증폭 트랜지스터의 게이트에 접속되어 있다. 이에 의해, 암전류의 발생을 억제하고, 신뢰성이 높은 소자 구조를 실현하는 것이 가능해진다.
본 개시의 한 실시 형태의 제2의 고체 촬상 소자 및 제2의 전자 기기에 의하면, 제1의 반도체로 이루어지는 기판상에 광전 변환 소자가 마련된 구조에서, 리셋 트랜지스터의 활성층이, 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하고, 광전 변환 소자의 제1 전극 또는 제2 전극이, 그 리셋 트랜지스터의 소스 및 드레인 중의 일방의 단자에 접속됨과 함께, 증폭 트랜지스터의 게이트에 접속되어 있다. 이에 의해, 암전류의 발생을 억제하고, 신뢰성이 높은 소자 구조를 실현하는 것이 가능해진다.
도 1은 본 개시의 제1의 실시 형태에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 2는 도 1에 도시한 광전 변환 소자 및 트랜지스터의 접속 관계를 도시하는 등가 회로도.
도 3은 도 1에 도시한 와이드 갭 반도체층과 게이트 전극과의 레이아웃의 한 예를 도시하는 평면 모식도.
도 4A는 도 3에 도시한 게이트 전극의 게이트 길이에 의한 작용을 설명하기 위한 모식도.
도 4B는 도 3에 도시한 게이트 전극의 게이트 길이에 의한 작용을 설명하기 위한 모식도.
도 5는 비교례에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 6은 와이드 갭 반도체에 의한 암전류 억제 효과를 설명하기 위한 모식도.
도 7은 변형례 1에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 8은 변형례 2에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 9는 변형례 3에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 10은 본 개시의 제2의 실시 형태에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 11은 도 10에 도시한 광전 변환 소자 및 트랜지스터의 접속 관계를 도시하는 등가 회로도.
도 12는 도 10에 도시한 트랜지스터와 포토 다이오드와의 레이아웃의 한 예를 도시하는 평면 모식도.
도 13은 도 10에 도시한 리셋 트랜지스터의 레이아웃의 한 예를 도시하는 평면 모식도.
도 14는 변형례 4에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 15는 변형례 5에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 16은 변형례 6에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 17은 변형례 7에 관한 고체 촬상 소자의 개략 구성을 도시하는 단면 모식도.
도 18은 도 1 및 도 10에 도시한 고체 촬상 소자의 전체 구성을 도시하는 기능 블록도.
도 19는 도 1 및 도 10에 도시한 고체 촬상 소자를 이용한 전자 기기의 개략 구성을 도시하는 블록도.
이하, 본 개시에서의 실시 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명하는 순서는 하기한 바와 같다.
1. 제1의 실시 형태(전송 트랜지스터의 소스가 광전 변환 소자의 하부 전극을 겸하고, 드레인이 증폭 트랜지스터의 게이트에 접속된 고체 촬상 소자(4Tr)의 예)
2. 변형례 1(차광층을 이용한 경우의 예)
3. 변형례 2(UV 커트 필터를 이용한 경우의 예)
4. 변형례 3(4Tr 모든 활성층 및 소스/드레인을 와이드 갭 반도체에 의해 형성한 경우의 예)
5. 제2의 실시 형태(증폭 트랜지스터의 게이트와, 와이드 갭 반도체로 이루어지는 리셋 트랜지스터의 소스가, 광전 변환 소자의 하부 전극에 접속된 고체 촬상 소자(3Tr)의 예)
6. 변형례 4(차광층을 이용한 경우의 예)
7. 변형례 5(차광층을 이용한 경우의 다른 예)
8. 변형례 6(UV 커트 필터를 이용한 경우의 예)
9. 변형례 7(3Tr 모든 활성층 및 소스/드레인을 와이드 갭 반도체에 의해 형성한 경우의 예)
10. 적용례 1(고체 촬상 장치의 전체 구성례)
11. 적용례 2(전자 기기(카메라)의 예)
<제1의 실시의 형태>
[구성]
도 1은, 본 개시의 제1의 실시 형태의 고체 촬상 소자(고체 촬상 소자(1))의 단면 구성을 모식적으로 도시한 것이다. 고체 촬상 소자(1)는, 예를 들면 CCD 또는 CMOS 이미지 센서 등이다. 또한, 도 1에서는, 후술하는 화소부(도 18에 도시한 화소부(1a)) 중의 1화소에 상당하는 영역을 나타내고 있다. 또한, 여기서는 표면 조사형의 구조를 예로 들어 설명하지만, 이면 조사형이라도 좋다.
고체 촬상 소자(1)에서는, 예를 들면 실리콘(Si)으로 이루어지는 반도체 기판(11)의 면(S1)(회로 형성면)상에, 다층 배선층(12)을 통하여 광전 변환 소자(10)가 형성되어 있다. 반도체 기판(11)의 면(S1)상에는, 광전 변환 소자(10)로부터 신호 판독을 행하기 위한 구동 소자로서, 예를 들면 복수의 화소 트랜지스터가 마련되어 있다. 구체적으로는, 전송 트랜지스터(Tr1)(TRF), 리셋 트랜지스터(Tr2)(RST), 증폭 트랜지스터(Tr3)(AMP) 및 선택 트랜지스터(Tr4)(SEL)(이하에서는, 단지 트랜지스터(Tr1∼Tr4)라고 칭하는 일도 있다)의 계 4개의 트랜지스터가 형성되어 있다. 고체 촬상 소자(1)에서는, 이들의 4개의 트랜지스터(Tr1∼Tr4)를 이용하여 광전 변환 소자(10)로부터 신호 판독을 행하는, 이른바 4Tr 구성을 갖고 있다. 이 반도체 기판(11)의 면(S1)상에는, 이와 같은 트랜지스터(Tr1∼Tr4)가 마련됨과 함께, 로직 회로 등으로 이루어지는 주변 회로가 형성되어 있다. 트랜지스터(Tr1∼Tr4)의 구체적인 구성에 관해서는 후술한다.
(광전 변환 소자(10))
광전 변환 소자(10)는, 예를 들면 유기 반도체를 이용하여, 선택적인 파장의 광(예를 들면 녹색광) 또는 전(全)파장의 광을 흡수하여, 전자·정공 쌍을 발생시키는 유기 광전 변환 소자이다. 광전 변환 소자(10)는, 전하를 취출하기 위한 한 쌍의 전극으로서, 하부 전극(13A)(제1 전극) 및 상부 전극(16)(제2 전극) 사이에 유기 광전 변환층(15)을 끼워 넣은 구성을 갖고 있다. 하부 전극(13A)상에는, 개구(H)를 갖는 화소 사이 절연막(14)이 형성되어 있고, 이에 의해 광전 변환 영역이 화소마다 분리되어 있다. 상부 전극(16)상에는, 보호막이 형성되고, 또한, 필요에 응하여, 평탄화막 및 온 칩 렌즈 등이 형성되어 있다. 이하, 각 구성 요소에 관해 구체적으로 설명한다.
하부 전극(13A)은, 예를 들면 화소마다 마련되어 있고, 이 하부 전극(13A)으로부터 취출된 전하(예를 들면 전자)가 신호 전하로서 판독된다. 본 실시의 형태에서는, 상세는 후술하지만, 이 하부 전극(13A)이, 유기 광전 변환층(15)에서 발생한 전하의 축적층이 됨과 함께, 전송 트랜지스터(Tr1)의 단자부(예를 들면 소스)에 상당하고, 와이드 갭 반도체를 포함하여 구성되어 있다.
화소 사이 절연막(14)은, 예를 들면 산화실리콘, 질화실리콘 및 산질화실리콘(SiON) 등 중의 1종으로 이루어지는 단층막이나, 또는 이 중의 2종 이상으로 이루어지는 적층막에 의해 구성되어 있다. 이 화소 사이 절연막(14)은, 각 화소의 하부 전극(13A) 사이를 전기적으로 분리하는 기능을 갖고 있다.
유기 광전 변환층(15)은, 선택적인 파장 또는 전파장의 광을 광전 변환하는 것으로, p형 및 n형의 유기 반도체 중의 일방 또는 양방을 포함하는 것이 바람직하다. 이와 같은 유기 반도체로서는, 퀴나크리돈 유도체, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 테트라센 유도체, 피렌 유도체, 페릴렌 유도체, 및 플루오란텐 유도체 중의 어느 1종이 알맞게 사용된다. 또는, 페닐렌비닐렌, 플루오렌, 카르바졸, 인돌피렌, 피롤, 피코린, 티오펜, 아세틸렌, 디아세틸렌 등의 중합체나 그 유도체가 사용되고 있어도 좋다. 더하여, 금속 착체 색소, 시아닌계 색소, 메로시아닌계 색소, 페닐크산텐계 색소, 트리페닐메탄계 색소, 로다시아닌계 색소, 크산텐계 색소, 대환상 아자아눌렌계 색소, 아즐렌계 색소, 나프토퀴논, 안트라키논계 색소, 안트라센 및 피렌 등의 축합다환 방향족 및 방향환 내지 복소환 화합물이 축합한 쇄상 화합물, 또는, 스쿠아릴륨 기 및 크로코닉메틴기를 결합쇄로서 갖는 퀴놀린, 벤조티아졸, 벤조옥사졸 등의 2개의 함질소 복소환, 또는, 스쿠아릴륨기 및 크로코닉메틴기에 의해 결합한 시아닌계 유사한 색소 등을 바람직하게 사용할 수 있다. 또한, 상기 금속 착체 색소로서는, 디티올 금속 착체계 색소, 금속 프탈로시아닌 색소, 금속 포르피린 색소, 또는 루테늄 착체 색소가 바람직하지만, 이것으로 한정되는 것은 아니다.
이 유기 광전 변환층(15)은, 적어도, 광전 변환 영역이 되는 개구(H)에 대향하는 영역에 형성되어 있으면 되지만, 후술하는 와이드 갭 반도체층(13)에 대향하는 영역을 덮도록, 개구(H) 이외의 영역에도 형성되어 있는 것이 바람직하다. 여기서, 와이드 갭 반도체층(13)은, 예를 들면 후술하는 바와 같이 산화물 반도체에 의해 구성되지만, 이 경우, 특히 단파장역(예를 들면 400㎚ 이하)에서 산화물 반도체가 흡수하는 파장에 대해, 트랜지스터의 특성 변동이 생기기 쉽다. 이 때문에, 와이드 갭 반도체층(13)의 상층에도 유기 광전 변환층(15)을 형성하여 둠으로써, 그와 같은 단파장을 유기 광전 변환층(15)에 의해 차단할 수 있고, 트랜지스터 특성의 열화를 억제할 수 있다. 또한, 이 유기 광전 변환층(15)의 하부 전극(13A)과의 사이, 및 상부 전극(16)과의 사이에는, 도시하지 않은 다른 층이 마련되어 있어도 좋다. 예를 들면, 하부 전극(13A)측부터 차례로, 하인막 전자 블로킹막, 유기 광전 변환층(15), 정공 블로킹막, 버퍼막 및 일함수 조정막 등이 적층되어 있어도 좋다.
상부 전극(16)은, 광투과성을 갖는 도전막에 의해 구성되어 있다. 그와 같은 도전막으로서는, 예를 들면, ITO(인듐주석 산화물)를 들 수 있다. 단, 하부 전극(13A)의 구성 재료로서는, 이 ITO 외에도, 도펀트를 첨가한 산화주석(SnO2)계 재료, 또는 알루미늄아연 산화물(ZnO)에 도펀트를 첨가하여 이루어지는 산화아연계 재료를 사용하여도 좋다. 산화아연계 재료로서는, 예를 들면, 도펀트로서 알루미늄(Al)을 첨가한 알루미늄아연 산화물(AZO), 갈륨(Ga) 첨가의 갈륨아연 산화물(GZO), 인듐(In) 첨가의 인듐아연 산화물(IZO)을 들 수 있다. 또한, 이 밖에도, CuI, InSbO4, ZnMgO, CuInO2, MgIn2O4, CdO, ZnSnO3 등이 사용되어도 좋다. 또한, 하부 전극(13A)으로부터 신호 전하(예를 들면 전자)를 판독하는 경우에는, 상부 전극(16)으로부터 취출되는 전하(예를 들면 정공)는 배출되기 때문에, 이 상부 전극(16)은, 화소마다 분리되어 있어도 좋고, 각 화소에 공통의 전극으로서 형성되어 있어도 좋다.
(트랜지스터(Tr1∼Tr4))
전송 트랜지스터(Tr1), 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)는 모두, 예를 들면 게이트, 소스 및 드레인의 3단자를 갖는 전계효과형의 박막 트랜지스터(TFT : Thin Film Transistor)이다.
본 실시의 형태에서는, 이들의 트랜지스터(Tr1∼Tr4) 중, 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)는, 반도체 기판(11)의 면(S1)상(상세하게는, 반도체 기판(11)과 다층 배선층(12)과의 계면 부근)에 형성되어 있다. 예를 들면, 트랜지스터(Tr2∼Tr4)의 활성층 및 소스/드레인층(소스 또는 드레인으로서 기능하는 층)(114)은, 반도체 기판(11)의 면(S1) 표층의 p형 반도체웰 영역에 형성되어 있다. 트랜지스터(Tr2∼Tr4)의 게이트 전극(111, 112, 113)은, 반도체 기판(11)의 면(S1)상에 절연막을 통하여 형성되어 있다. 소스/드레인층(114)은, n형의 불순물 확산층으로서 반도체 기판(11)에 매입 형성되어 있다. 또한, 여기서는, 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)의 소스/드레인층(114)이 공유가 되어 있고, 증폭 트랜지스터(Tr3)와 선택 트랜지스터(Tr4)의 소스/드레인층(114)이 공유로 되어 있다. 또한, 전송 트랜지스터(Tr1) 이외의 다른 트랜지스터(Tr2∼Tr4)에 관해서는, 화소 사이(예를 들면, 인접하는 화소끼리의 사이 등)에서 공유하는 것도 가능하다.
도 2는, 광전 변환 소자(10)와 트랜지스터(Tr1∼Tr4)를 포함하는 화소 회로의 한 예를 도시한 것이다. 이와 같이, 본 실시 형태의 화소 회로는, 하나의 광전 변환 소자와 4개의 트랜지스터(Tr1∼Tr4)를 포함하고, 광전 변환 소자(10)의 캐소드는, 전송 트랜지스터(Tr1)의 소스 및 드레인의 일방의 단자(예를 들면 소스)에 접속되어 있다. 전송 트랜지스터(Tr1)의 타방의 단자(예를 들면 드레인)는, 증폭 트랜지스터(Tr3)의 게이트(게이트 전극(112)) 및 리셋 트랜지스터(Tr2)의 단자(예를 들면 소스)에 접속되어 있다. 증폭 트랜지스터(Tr3)의 드레인은, 예를 들면 리셋 트랜지스터(Tr2)의 드레인에 접속되고, 증폭 트랜지스터(Tr3)의 소스는, 예를 들면 선택 트랜지스터(Tr4)의 소스에 접속되어 있다. 선택 트랜지스터(Tr4)의 드레인은, 예를 들면 후술하는 수직 신호선(Lsig)에 접속되어 있다. 이 선택 트랜지스터(Tr4)의 게이트(게이트 전극(113))는, 후술하는 화소 구동선(Lread)에 접속되어 있다.
상기한 바와 같이, 트랜지스터(Tr1∼Tr4) 중, 증폭 트랜지스터(Tr3)를 포함하는 트랜지스터(Tr2∼Tr4)에 관해서는, 반도체 기판(11)의 면(S1)상에 형성되지만, 전송 트랜지스터(Tr1)는, 반도체 기판(11)보다도 상층의 다층 배선층(12)상에 마련되어 있다.
전송 트랜지스터(Tr1)는, 반도체 기판(11)의 구성 재료(예를 들면 실리콘)보다도 밴드 갭이 큰 반도체(이하, 와이드 갭 반도체라고 한다)를 포함하는 활성층(활성층(13C))을 갖고 있다. 이 전송 트랜지스터(Tr1)의 소스가 되는 영역이 하부 전극(13A)을 겸하고 있다. 구체적으로는, 전송 트랜지스터(Tr1)는, 다층 배선층(12)상에 마련된 와이드 갭 반도체층(13)과, 이 와이드 갭 반도체층(13)의 일부에 대향 배치된 게이트 전극(120)을 갖고 있다. 와이드 갭 반도체층(13)의 게이트 전극(120)에 대향하는 일부가 활성층(13C)으로서 기능함과 함께, 이 활성층(13C)에 인접하여, 소스 및 하부 전극(13A)으로서 기능하는 영역과, 드레인으로서 기능하는 부분(FD(13B))을 포함한다. 드레인으로서 기능하는 FD(13B)는, 이른바 플로팅 디퓨전을 형성한다. 이 FD(13B)가, 상술한 바와 같이, 증폭 트랜지스터(Tr3)의 게이트 전극(112)에, 예를 들면 다층 배선층(12) 내에 형성된 배선층(121)을 통하여 접속되어 있다. 또한, 이 FD(13B)는, 리셋 트랜지스터(Tr2)의 소스/드레인층(114)에도 접속되어 있다.
와이드 갭 반도체층(13)은, 와이드 갭 반도체, 예를 들면 인듐(In), 아연(Zn) 및 갈륨(Ga) 등 중의 적어도 1종을 포함하는 산화물 반도체에 의해 구성되어 있다.
도 3에는, 와이드 갭 반도체층(13)과 게이트 전극(120)과의 평면(반도체 기판(11) 면(S1)에 따른 면) 레이아웃의 한 예에 관해 도시한다. 이와 같이, 와이드 갭 반도체층(13)에서는, 하부 전극(13A)은, 예를 들면 광전 변환 소자(10)의 수광 영역(개구(H)에 대향하는 영역)을 덮는 정사각형상 또는 직사각형상을 갖고 있다. 와이드 갭 반도체층(13)은, 예를 들면, 그와 같은 하부 전극(13A)의 형상의 모서리로부터, 소정의 방향에 따라 삐져나온 부분(장출부(13BC))을 갖고 있고, 이 장출부(13BC)의 일부에 걸쳐서 게이트 전극(120)이 마련되어 있다. 장출부(13BC) 중의 게이트 전극(120)으로부터 노출한 부분이 FD(13B)로 되어 있다.
전송 트랜지스터(Tr1)에서는, 게이트 전극(120)의 게이트 길이(a)가, 소정의 길이 이상이 되도록 설정되어 있는 것이 바람직하다. 여기서, 도 4A에 도시한 바와 같이, 전송 트랜지스터(Tr1)의 게이트 길이(a)가 크면(a=a1), 오프시에 있어서 하부 전극(13A)측부터 FD(13B)에의 리크 전류(암전류)는 생기기 어렵지만, 도 4B에 도시한 바와 같이, 게이트 길이(a)가 너무 짧으면(a=a2), 단채널 효과에 의해 암전류가 증가하기 쉽게 된다. 이 때문에, 전송 트랜지스터(Tr1)의 게이트 길이(a)는, 그와 같은 단채널 효과 기인의 암전류를 억제할 수 있을 정도면 이상의 길이로 설정되는 것이 바람직하다.
[작용·효과]
상기한 바와 같은 고체 촬상 소자(1)에서는, 광전 변환 소자(10)에 상부 전극(16)측부터 광이 입사하면, 입사한 광의 일부 또는 전부는, 유기 광전 변환층(15)에서 검출(흡수)된다. 이에 의해, 유기 광전 변환층(15)에서는, 전자·정공 쌍이 발생하고, 그들 중의 일방(예를 들면 전자)이, 신호 전하로서 판독된다. 또한, 이하에서는, 하부 전극(13A)측부터, 신호 전하와 전자를 판독하는 경우를 예로 들어 설명한다.
구체적으로는, 우선, 전하 축적 상태(리셋 트랜지스터(Tr2) 및 전송 트랜지스터(Tr1)의 오프 상태)에서, 하부 전극(13A)은, 우선 소정의 전압으로 리셋되어 있고, 그 리셋 전압에 대해 상대적으로 낮은 전압이 상부 전극(16)에 인가된다. 이에 의해, 유기 광전 변환층(15)에서 발생한 전자·정공 쌍 중, 전자는, 상대적으로 고전위로 되어 있는 하부 전극(13A)측으로 유도된다(정공은 상부 전극(16)측으로 유도된다).
여기서, 본 실시의 형태에서는, 전송 트랜지스터(Tr1)가, 와이드 갭 반도체를 포함하는 활성층(13C)을 가짐과 함께, 전송 트랜지스터(Tr1)의 소스가 하부 전극(13A)을 겸하고 있다. 이에 의해, 전송 트랜지스터(Tr1)의 오프 상태에서는, 유기 광전 변환층(15)에서 발생한 전자는, 하부 전극(13A)으로 유도되고, 하부 전극(13A)에 축적된다(전송 트랜지스터(Tr1)의 소스가 전하 축적층으로서 기능한다).
하부 전극(13A)에 축적된 전자는, 판독 동작시에 FD(13B)에 전송된다. 구체적으로는, 전송 트랜지스터(Tr1)의 게이트 전극(120)에 소정의 온 전위가 인가되고, 전송 트랜지스터(Tr1)가 온 상태가 되면, 하부 전극(13A)에 축적된 전하(전자)가, FD(13B)에 전송된다. FD(13B)에 전송된 전하는, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4) 등을 통하여, 전압 신호로서, 후술하는 수직 신호선(Lsig)에 판독된다.
이 판독 동작의 후, 리셋 트랜지스터(Tr2) 및 전송 트랜지스터(Tr1)가 모두 온 상태가 됨으로써, FD(13B)와, 증폭 트랜지스터(Tr3)의 게이트 전극(112)이, 예를 들면 전원 전압(VDD)으로 리셋된다. 이에 의해, 하부 전극(13A)이 공핍화 하고, 이 후, 전송 트랜지스터(Tr1)가 오프 상태가 되면, 상술한 전하 축적 상태로 천이한다.
(비교례)
도 5는, 비교례에 관한 고체 촬상 소자의 단면 구성을 도시한 것이다. 이 비교례에서는, 본 실시 형태의 고체 촬상 소자와 마찬가지로 반도체 기판(1011)의 면(S1)상에, 다층 배선층(1012)을 통하여, 광전 변환 소자(1010)가 형성되어 있다. 광전 변환 소자(1010)는, 하부 전극(1013)상에, 유기 광전 변환층(1014) 및 상부 전극(1015)을 이 순서로 적층한 것이다. 또한, 반도체 기판(1011)의 면(S1)상에는, 광전 변환 소자(1010)로부터 신호 판독을 행하기 위한 복수의 트랜지스터(여기서는, 간편화를 위해, 리셋 트랜지스터(Tr101) 및 증폭 트랜지스터(Tr102)만을 도시하다)가 형성되어 있다. 이와 같은 적층형의 고체 촬상 소자의 구조에서, 비교례에서는, 하부 전극(1013)이, 반도체 기판(1011)의 표층에 형성된 n형 불순물 확산층(1019)에 축적된다.
이 비교례에서는, 유기 광전 변환층(1014)에서 발생한 전자는, 하부 전극(1013) 및 배선(1020)을 통하여, 반도체 기판(1011) 내에 형성된 n형 불순물 확산층(1019)에 축적된다. 이 때, n형 불순물 확산층(1019)은 반도체 기판(1011)의 p형웰 영역에 형성되기 때문에, pn 접합이 생기고, 이 접합 계면에 공핍층이 형성된다. 이와 같은 공핍층에, 결함이 많은 실리콘 및 실리콘 산화물 계면이 접하면, 암전류가 발생하고, 소자의 특성 열화를 초래한다.
이것에 대해, 본 실시의 형태에서는, 상기한 바와 같이, 전송 트랜지스터(Tr1)의 소스가, 광전 변환 소자(10)의 하부 전극(13A)을 겸함과 함께, 드레인(FD(13B))이, 증폭 트랜지스터(Tr3)의 게이트 전극(112)에 접속되어 있다. 이에 의해, 광전 변환 소자(10)로부터 반도체 기판(11)측으로의 전하의 전송 경로(적어도, 하부 전극(13A)부터 FD(13B)까지의 경로)에 pn 접합이 형성되지 않아, 비교례와 같은 공핍층 기인의 암전류의 발생이 억제된다.
또한, 전송 트랜지스터(Tr1)의 소스는, 광전 변환 소자(10)의 하부 전극(13A)으로서 기능함과 함께, 전하의 축적층으로서도 기능한다. 이 전송 트랜지스터(Tr1)가, 와이드 갭 반도체(예를 들면 산화물 반도체)를 포함하는 활성층(13C)을 가짐으로써, 전송 트랜지스터(Tr1) 내에서 정공·전자 쌍(X1)이 생성되고 밉고, 더욱 소수 캐리어 농도도 작은 것으로, 정공·전자 쌍(X1)에 기인하는 암전류, 및 게이트 전극(120) 아래로부터의 확산 전류(X2)에 기인하는 암전류의 발생이 억제된다(도 6).
이상 설명한 바와 같이 본 실시의 형태에서는, 반도체 기판(11)상에 광전 변환 소자(10)가 마련된 구조에서, 전송 트랜지스터(Tr1)의 소스가, 광전 변환 소자(10)의 하부 전극(13A)을 겸함과 함께, 드레인이, 증폭 트랜지스터(Tr3)의 게이트 전극(112)에 접속되어 있다. 이에 의해, 광전 변환 소자(10)로부터 반도체 기판(11)측으로의 전하의 전송 경로에 pn 접합이 형성되지 않아, pn 접합 계면의 공핍층에 기인하는 암전류의 발생을 억제할 수 있다. 또한, 전송 트랜지스터(Tr1)의 활성층(13C)이, 와이드 갭 반도체를 포함함으로써, 전송 트랜지스터(Tr1)에서 발생하는 소수 전하 또는 확산 전류에 기인하는 암전류의 발생을 억제할 수 있다. 따라서, 암전류의 발생을 억제하고, 신뢰성이 높은 소자 구조를 실현하는 것이 가능해진다.
다음에, 상기 제1의 실시 형태의 고체 촬상 소자(1)의 변형례(변형례 1∼3)에 관해 설명한다. 이하에서는, 상기 실시의 형태와 같은 구성 요소에 관해서는 동일한 부호를 붙이고, 적절히 그 설명을 생략한다.
<변형례 1>
도 7은, 변형례 1에 관한 고체 촬상 소자의 단면 구성을 모식적으로 도시한 것이다. 상기 제1의 실시의 형태에서는, 와이드 갭 반도체층(13)을 단파장역의 광으로부터 보호하기 위해, 유기 광전 변환층(15)을 와이드 갭 반도체층(13)에 대향하는 영역을 덮도록 형성하였지만, 본 변형례와 같이, 차광층(17)을 마련하여도 좋다. 차광층(17)은, 유기 광전 변환층(15)을 구성하는 유기 반도체와는 다른 재료, 예를 들면 텅스텐 등에 의해 구성되어 있다. 이와 같은 구성에 의해서도, 와이드 갭 반도체층(13)에의 광조사에 의한 트랜지스터 특성의 변동을 억제할 수 있다.
<변형례 2>
도 8은, 변형례 2에 관한 고체 촬상 소자의 단면 구성을 모식적으로 도시한 것이다. 상기 제1의 실시의 형태에서는, 와이드 갭 반도체층(13)을 단파장역의 광으로부터 보호하기 위해, 유기 광전 변환층(15)을 와이드 갭 반도체층(13)에 대향하는 영역을 덮도록 형성하였지만, 본 변형례와 같이, 예를 들면 자외선(UV)을, 예를 들면 80% 이상 차단하는 UV 커트 필터(18)를, 광전 변환 소자(10)의 광 입사측에 마련하여도 좋다. 이와 같은 구성에 의해서도, 와이드 갭 반도체층(13)에의 광조사에 의한 트랜지스터 특성의 변동을 억제할 수 있다.
<변형례 3>
도 9는, 변형례 3에 관한 고체 촬상 소자의 단면 구성을 모식적으로 도시한 것이다. 상기 제1의 실시의 형태에서는, 4개의 트랜지스터(Tr1∼Tr4) 중의 전송 트랜지스터(Tr1)만을 와이드 갭 반도체에 의해 다층 배선층(12)상에 형성하였지만, 이들 4개의 트랜지스터(Tr1∼Tr4) 전부를 와이드 갭 반도체에 의해 형성하여도 좋다.
구체적으로는, 다층 배선층(12)상에 와이드 갭 반도체층(19)이 마련되고, 이 와이드 갭 반도체층(19)이, 전송 트랜지스터(Tr1), 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 각각의 활성층 및 소스/드레인을 포함하여 구성되어 있다.
상세하게는, 전송 트랜지스터(Tr1)는, 상기 제1의 실시의 형태와 마찬가지로 와이드 갭 반도체층(19)과, 이 와이드 갭 반도체층(19)의 일부에 대향 배치된 게이트 전극(120)을 갖고 있다. 와이드 갭 반도체층(19)의 게이트 전극(120)에 대향하는 일부가 활성층(C1)으로서 기능함과 함께, 이 활성층(C1)에 인접하여, 소스 및 광전 변환 소자(10)의 하부 전극(19A)으로서 기능하는 영역과, 드레인으로서 기능하는 부분(FD(19B))을 포함한다. 와이드 갭 반도체층(19)은, 상기 제1의 실시 형태의 와이드 갭 반도체층(13)과 같은 재료로 구성되고, 하부 전극(19A)의 기능 및 형상 등은, 상술한 하부 전극(13A)과 마찬가지이다.
본 변형례에서는, 와이드 갭 반도체층(19)의 일부에 대향하여, 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 각각의 게이트 전극(111, 112, 113)이 마련되어 있다. 와이드 갭 반도체층(19)은, 전송 트랜지스터(Tr1)의 FD(19B)측부터 차례로, 리셋 트랜지스터(Tr2)의 활성층(C2), 증폭 트랜지스터(Tr3)의 활성층(C3) 및 선택 트랜지스터(Tr4)의 활성층(C4)을 포함한다. 활성층(C2, C3, C4)은, 게이트 전극(111, 112, 113)에 각각 대향하여 형성되어 있다.
이와 같은 와이드 갭 반도체층(19)에서는, 전송 트랜지스터(Tr1)의 드레인(FD(19B))이, 플로팅 디퓨전으로서 기능함과 함께, 예를 들면 리셋 트랜지스터(Tr2)의 소스를 겸하고 있다. 활성층(C2, C3) 사이의 영역은, 예를 들면 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)에 공유의 소스(d1)로 되어 있다. 활성층(C3, C4) 사이의 영역은, 예를 들면 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)에 공유의 소스(d1)로 되어 있다. 선택 트랜지스터(Tr4)의 드레인(d3)은, 배선(122)을 통하여, 후술하는 수직 신호선(Lsig)에 접속되어 있다. 또한, 전송 트랜지스터(Tr1)의 드레인(리셋 트랜지스터(Tr2)의 소스)는, 증폭 트랜지스터(Tr3)의 게이트 전극(112)에 배선(121)을 통하여 접속되어 있다.
본 변형례와 같이, 4개의 트랜지스터(Tr1∼Tr4)의 전부를 와이드 갭 반도체를 이용하여 형성한 구성으로 하여도 졸고, 이 경우에도, 상기 제1의 실시의 형태와 동등한 효과를 얻을 수 있다. 또한, 이와 같은 구성에 의해, 전하의 리셋, 축적, 전송, 및 소스 폴로워로의 신호 증폭까지의 모든 동작을, 와이드 갭 반도체층(19)을 이용하여 행하는 것이 가능해진다.
또한, 본 변형례에서는, 4개의 트랜지스터(Tr1∼Tr4) 전부를, 와이드 갭 반도체를 이용하여 형성한 구성을 예시하였지만, 이것으로 한정되지 않고, 4개 중의 2 또는 3개의 트랜지스터(적어도, 전송 트랜지스터(Tr1) 및 리셋 트랜지스터(Tr2)를 포함한다)를, 와이드 갭 반도체를 이용하여 형성하여도 좋다. 예를 들면 전송 트랜지스터(Tr1)와, 리셋 트랜지스터(Tr2)를 와이드 갭 반도체에 의해 형성하고, 다른 2개의 트랜지스터(Tr3, Tr4)를 반도체 기판(11)의 면(S1)상에 형성한 구성이라도 좋다. 또는, 전송 트랜지스터(Tr1), 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)를 와이드 갭 반도체에 의해 형성하고, 선택 트랜지스터(Tr4)를 반도체 기판(11)의 면(S1)상에 형성한 구성이라도 좋다.
또한, 상기 제1의 실시의 형태 및 변형례 1∼3에서는, 표면 조사형의 고체 촬상 소자의 구성을 예로 들어 설명하였지만, 상술과 같은 4Tr 구성(와이드 갭 반도체를 갖는 전송 트랜지스터(Tr1)가, 광전 변환 소자(10)의 하부 전극(13A)(19A)과 플로팅 디퓨전을 겸하는 구성)는, 이면 조사형의 고체 촬상 소자에도 적용 가능하다. 또한, 적층형의 고체 촬상 소자(반도체 기판상에 광전 변환층을 갖는 것)라면, 후술하는 바와 같은 종방향 분광형의 것이라도 좋고, 반도체 기판(11)상에, 복수색의 광전 변환 소자를 2차원 배열(예를 들면 베이어 배열)시킨 것이라도 좋다.
<제2의 실시의 형태>
[구성]
도 10은, 본 개시의 제2의 실시 형태의 고체 촬상 소자(고체 촬상 소자(2))의 단면 구성을 모식적으로 도시한 것이다. 고체 촬상 소자(2)는, 상기 제1의 실시 형태의 고체 촬상 소자와 마찬가지로 예를 들면 CCD 또는 CMOS 이미지 센서 등이다. 또한, 도 10에서는, 후술하는 화소부(도 18에 도시한 화소부(1a)) 중의 1화소에 상당하는 영역을 나타내고 있다. 또한, 여기서는 이면 조사형의 구조를 예로 들어 설명하지만, 표면 조사형이라도 좋다. 이하에서는, 상기 제1의 실시의 형태와 같은 구성 요소에 관해서는 동일한 부호를 붙이고, 적절히 설명을 생략한다.
고체 촬상 소자(2)에서는, 반도체 기판(11)의 면(S1)(수광측의 면)상에, 예를 들면 층간 절연막(123)을 통하여, 광전 변환 소자(10a)가 형성됨과 함께, 반도체 기판(11)의 면(S2)(회로 형성면)상에는 다층 배선층(12)이 형성되어 있다. 본 실시의 형태에서는, 반도체 기판(11)의 면(S2)상에, 광전 변환 소자(10a)로부터 신호 판독을 행하기 위한 구동 소자로서, 예를 들면 복수의 화소 트랜지스터가 마련되어 있다. 구체적으로는, 리셋 트랜지스터(Tr5)(RST), 증폭 트랜지스터(Tr6)(AMP) 및 선택 트랜지스터(Tr7)(SEL)(이하에서는, 단지 트랜지스터(Tr5∼Tr7)라고 칭하는 일도 있다)의 계 3개의 트랜지스터가 형성되어 있다. 고체 촬상 소자(2)에서는, 이들의 3개의 트랜지스터(Tr5∼Tr7)를 이용하여 광전 변환 소자(10a)로부터 신호 판독을 행하는, 이른바 3Tr 구성을 갖고 있다. 이 반도체 기판(11)의 면(S2)상에는, 이들의 트랜지스터(Tr5∼Tr7)가 마련됨과 함께, 로직 회로 등으로 이루어지는 주변 회로가 형성되어 있다. 트랜지스터(Tr5∼Tr7)의 구체적인 구성에 관해서는 후술한다.
이 고체 촬상 소자(2)는, 서로 다른 파장역의 광을 선택적으로 검출하여 광전 변환을 행하는 광전 변환 소자를 종방향으로 적층한 구조를 갖고 있다. 구체적으로는, 고체 촬상 소자(2)에서는, 반도체 기판(11)상에, 예를 들면 유기 반도체를 이용한 광전 변환 소자(10a)가 마련됨과 함께, 반도체 기판(11) 내에, 예를 들면 2개의 포토 다이오드(11B, 11R)가 매입 형성되어 있다. 이와 같은 구조에 의해, 적(R), 녹(G), 청(B)의 각 색 신호를 종방향으로 분광 취득하고, 컬러 필터를 이용하는 일 없이, 1화소에서 복수종류의 색 신호를 얻을 수 있도록 되어 있다.
(광전 변환 소자(10a))
광전 변환 소자(10a)는, 예를 들면 유기 반도체를 이용하여, 선택적인 파장의 광(예를 들면 녹색광)을 흡수하여, 전자·정공 쌍을 발생시키는 유기 광전 변환 소자이다. 또한, 광전 변환 소자(10a)는, 광전 변환에 의해 생성된 전하를 취출하기 위한 한 쌍의 전극으로서, 하부 전극(20)(제1 전극) 및 상부 전극(16)(제2 전극) 사이에 유기 광전 변환층(15)을 끼워 넣은 구성을 갖고 있다. 또한, 상기 제1의 실시의 형태와 마찬가지로 화소 사이 절연막(14)에 의해, 광전 변환 영역이 화소마다 분리되어 있다. 여기서는, 하부 전극(20) 및 화소 사이 절연막(14)의 표면이 평탄화되어 있다. 또한, 상부 전극(16)상에는 보호막이 형성되고, 필요에 응하여 평탄화막 및 온 칩 렌즈 등이 형성되어 있다. 또한, 녹(G)은, 예를 들면 495㎚∼570㎚의 파장역에 대응하는 색이고, 유기 광전 변환층(15)은, 이 파장역 중의 일부 또는 전부의 파장역의 광을 검출 가능하면 좋다.
유기 광전 변환층(15)은, 적어도, 광전 변환 영역이 되는 하부 전극(20)에 대향하는 영역에 형성되어 있으면 된다. 본 실시의 형태에서는, 후술하는 와이드 갭 반도체층(21)의 상층에 반도체 기판(11)이 개재하기 때문에, 단파장역의 광은, 이 반도체 기판(11)에 의해 흡수되고, 와이드 갭 반도체층(21)에의 도달을 억제할 수 있기 때문이다.
하부 전극(20)은, 예를 들면 화소마다 마련되어 있고, 이 하부 전극(20)으로부터 전하(예를 들면 전자)의 취출이 이루어진다. 본 실시의 형태에서는, 이 하부 전극(20)은, 광투과성을 갖는 도전막으로 이루어진다. 이와 같은 도전막으로서는, 상기 제1의 실시의 형태에서 든 것과 같은 상부 전극(16)과 같은 재료가 사용된다.
포토 다이오드(11B, 11R)는 각각, pn 접합을 갖는 포토 다이오드(Photo Diode)이고, 반도체 기판(11) 내의 광로상에서, 면(S1)측부터 포토 다이오드(11B, 11R)의 순서로 형성되어 있다. 이 중, 포토 다이오드(11B)는, 예를 들면 청색광을 선택적으로 검출하여 청색에 대응하는 전하를 축적시키는 것이고, 예를 들면 반도체 기판(11)의 면(S1)에 따른 선택적인 영역부터, 다층 배선층(12)과의 계면 부근의 영역에 걸쳐서 연재되어 형성되어 있다. 포토 다이오드(11R)는, 예를 들면 적색광을 선택적으로 검출하여 적색에 대응하는 전하를 축적시키는 것이고, 예를 들면 포토 다이오드(11B)보다도 하층(면(S2)측)의 영역에 형성되어 있다. 또한, 청(B)은, 예를 들면 450㎚∼495㎚의 파장역, 적(R)은, 예를 들면 620㎚∼750㎚의 파장역에 각각 대응하는 색이고, 포토 다이오드(11B, 11R)는 각각, 각 파장역 중의 일부 또는 전부의 파장역의 광을 검출 가능하게 되어 있으면 된다.
이들의 포토 다이오드(11B, 11R)는 각각, 도시하지 않은 플로팅 디퓨전을 통하여 전송 트랜지스터에 접속되어 있다. 또한, 도 10에는, 포토 다이오드(11B, 11R)의 각 전송 트랜지스터의 게이트(게이트 전극(115, 116))만을 도시하고 있다.
반도체 기판(11) 내에는, 상기한 바와 같은 포토 다이오드(11B, 11R)가 형성됨과 함께, 하부 전극(20)과, 반도체 기판(11)의 면(S2)상에 형성된 트랜지스터(리셋 트랜지스터(Tr5) 등)를 전기적으로 접속하기 위한, 도전성 플러그(121B)가 매입 형성되어 있다. 도전성 플러그(121B)는, 예를 들면 관통 비아에 텅스텐 등의 도전막 재료가 매설된 것이다. 이 관통 비아의 측면은, 예를 들면 실리콘과의 단락을 억제하기 위해, 산화실리콘(SiO2) 또는 질화실리콘(SiN) 등의 절연막으로 덮여 있는 것이 바람직하다. 이 도전성 플러그(121B)는, 층간 절연막(123)에 형성된 배선(121A)과, 다층 배선층(12) 내의 배선(121C)에 접속되어 있다. 배선(121A)은 하부 전극(20)에 접속되어 있다.
(트랜지스터(Tr5∼Tr7))
리셋 트랜지스터(Tr5), 증폭 트랜지스터(Tr6) 및 선택 트랜지스터(Tr7)는 모두, 상기 제1의 실시 형태의 트랜지스터(Tr1∼Tr4)와 마찬가지로 예를 들면 게이트, 소스 및 드레인의 3단자를 갖는 전계효과형의 박막 트랜지스터이다.
도 11은, 광전 변환 소자(10a)와 트랜지스터(Tr5∼Tr7)를 포함하는 화소 회로의 한 예를 도시한 것이다. 이와 같이, 본 실시 형태의 화소 회로는, 하나의 광전 변환 소자(10a)와 3개의 트랜지스터(Tr5∼Tr7)를 포함한다. 광전 변환 소자(10a)의 캐소드(하부 전극(20))은, 증폭 트랜지스터(Tr6)의 게이트(게이트 전극(112))에 접속됨과 함께, 예를 들면 리셋 트랜지스터(Tr5)의 소스(소스(21A))에, 배선(121A), 도전성 플러그(121B) 및 배선(121C)을 통하여 접속되어 있다. 환언하면, 증폭 트랜지스터(Tr6)의 게이트 전극(112)에, 예를 들면 리셋 트랜지스터(Tr5)의 소스(21A)가 접속되어 있다. 증폭 트랜지스터(Tr6)의 소스는, 예를 들면 선택 트랜지스터(Tr7)의 드레인에 접속되어 있다. 선택 트랜지스터(Tr7)의 소스는, 후술하는 수직 신호선(Lsig)에 접속되고, 선택 트랜지스터(Tr7)의 게이트(게이트 전극(113))은, 후술하는 화소 구동선(Lread)에 접속되어 있다.
본 실시의 형태에서는, 이들의 트랜지스터(Tr5∼Tr7) 중, 증폭 트랜지스터(Tr6) 및 선택 트랜지스터(Tr7)는, 반도체 기판(11)의 면(S2)과 다층 배선층(12)과의 계면 부근에 형성되어 있다. 예를 들면, 트랜지스터(Tr6, Tr7)의 게이트 전극(112, 113)이, 다층 배선층(12)의 반도체 기판(11)측의 면에 형성되어 있고, 트랜지스터(Tr6, Tr7)의 활성층 및 소스/드레인층(114)은, 반도체 기판(11)의 면(S2) 표층의 p형 반도체웰 영역에 형성되어 있다. 여기서는, 증폭 트랜지스터(Tr6)와 선택 트랜지스터(Tr7)의 소스/드레인층(114)이 공유로 되어 있다. 또한, 이들의 트랜지스터(Tr5∼Tr7)에 관해서는, 화소 사이(예를 들면 인접한 화소 사이 등)에서 공유할 수도 있다.
이 한편으로, 리셋 트랜지스터(Tr5)는, 예를 들면 다층 배선층(12) 내에서 트랜지스터(Tr6, Tr7)보다도 하층에 마련되어 있다.
리셋 트랜지스터(Tr5)는, 상기 제1의 실시 형태의 전송 트랜지스터(Tr1)와 마찬가지로 와이드 갭 반도체를 포함하는 활성층(활성층(21C))을 갖고 있다. 구체적으로는, 리셋 트랜지스터(Tr5)는, 다층 배선층(12) 내에 마련된 와이드 갭 반도체층(21)과, 이 와이드 갭 반도체층(21)의 일부에 대향 배치된 게이트 전극(111)을 갖고 있다. 와이드 갭 반도체층(21)의 게이트 전극(111)에 대향하는 일부가 활성층(21C)으로서 기능함과 함께, 이 활성층(21C)에 인접하여, 소스/드레인층(21A, 21B)이 형성되어 있다.
와이드 갭 반도체층(21)은, 예를 들면, 상기 제1의 실시 형태의 와이드 갭 반도체층(13)과 같은 산화물 반도체에 의해 구성되어 있다.
상기한 바와 같이, 와이드 갭 반도체를 이용하여 형성된 리셋 트랜지스터(Tr5)를, 반도체 기판(11)의 면(S2)(회로 형성면)보다도 하층에 형성함에 의해, 다음과 같은 메리트가 있다. 구체적으로는, 본 실시의 형태와 같이, 반도체 기판(11) 내에 포토 다이오드(11B, 11R)를 형성하는 경우라도, 리셋 트랜지스터(Tr5)가, 포토 다이오드(11B, 11R)에의 입사광의 차폐물이 되기 어렵다. 이 때문에, 예를 들면 도 12에 도시한 바와 같이, 포토 다이오드(11B, 11R)에 중첩하여(대향하는 영역에) 리셋 트랜지스터(Tr5)를 마련할 수 있다. 이에 의해, 리셋 트랜지스터(Tr5)의 형상, 사이즈 및 레이아웃을, 포토 다이오드(11B, 11R)의 레이아웃에 의하지 않고, 자유롭게 설계할 수 있다. 예를 들면, 도 13에 도시한 바와 같이, 단위 화소(P)에 제한되지 않고, 큰 게이트 길이(b)를 갖는 리셋 트랜지스터를 만들수도 있고, 단채널 효과를 억제하는 등, 트랜지스터 설계의 자유도도 높아진다.
또한, 단파장역의 광이, 와이드 갭 반도체층(21)에 도달하기 전에, 유기 광전 변환층(15)에 의해 흡수되기 때문에, 광조사에 수반하는 리셋 트랜지스터(Tr5)의 특성 변동이 억제된다. 특히, 400㎚보다 짧은 자외 영역의 광도, 반도체 기판(11)에 흡수되어 버려 와이드 갭 반도체의 열화에 강한 구조가 된다.
[작용·효과]
상기한 바와 같은 고체 촬상 소자(2)에서는, 광전 변환 소자(10a)에 상부 전극(16)측부터 광이 입사하면, 입사한 광의 일부(예를 들면, 녹색광)는, 상기 제1의 실시의 형태와 마찬가지로 유기 광전 변환층(15)에서 검출(흡수)된다. 이에 의해, 유기 광전 변환층(15)에서는, 전자·정공 쌍이 발생하고, 그들 중의 일방의 전하(예를 들면 전자)가, 하부 전극(20)으로부터 취출된다. 한편, 유기 광전 변환층(15)에 의해 흡수되지 않은 광(청색광, 적색광)은, 반도체 기판(11) 내의 포토 다이오드(11B, 11R)에서 차례로 흡수되어, 광전 변환된다.
구체적으로는, 전하 축적 상태(리셋 트랜지스터(Tr5)의 오프 상태)에서, 하부 전극(20)은, 소정의 전압으로 리셋되어 있고, 그 리셋 전압에 대해 상대적으로 낮은 전압이 상부 전극(16)에 인가된다. 이에 의해, 유기 광전 변환층(15)에서 발생한 전자·정공 쌍 중, 전자는, 상대적으로 고전위로 되어 있는 하부 전극(20)측으로 유도된다(정공은 상부 전극(16)측으로 유도된다). 이 때, 증폭 트랜지스터(Tr6)의 게이트 전극(112)은, 이른바 플로팅 상태로 되어 있다.
본 실시의 형태에서는, 하부 전극(20)이, 증폭 트랜지스터(Tr6)의 게이트 전극(112)에 접속되어 있음 의해, 전하 축적 상태에서는, 유기 광전 변환층(15)에서 발생한 전자는, 하부 전극(20), 배선(121A), 도전성 플러그(121B) 및 배선(121C)을 통하여, 증폭 트랜지스터(Tr6)의 게이트 전극(112)에 축적된다.
이 후, 축적된 전하는, 판독 동작일 때에, 증폭 트랜지스터(Tr6) 및 선택 트랜지스터(Tr7) 등을 통하여 후술하는 수직 신호선(Lsig)에 판독된다.
판독 동작의 후, 리셋 트랜지스터(Tr5)가 온 상태가 됨으로써, 증폭 트랜지스터(Tr3)의 게이트 전극(112)이, 예를 들면 전원 전압(VDD)으로 리셋된다. 이 후, 리셋 트랜지스터(Tr5)가 오프 상태가 되면, 상술한 전하 축적 상태로 천이한다. 상기한 바와 같이 하여, 광전 변환 소자(10a)로부터 예를 들면, 녹색광에 의거한 전압 신호를 얻을 수 있다.
단, 본 실시의 형태에서는, 전송 게이트가 없기(플로팅 디퓨전에 상당하는 부분이 없기) 때문에, 다음과 같이 하여 리셋 노이즈를 제거하는 것이 바람직하다. 즉, 게이트 전극(112)의 리셋 직후의 신호를 메모리 등에 유지하여 두고, 이 리셋 직후의 신호와, 전하 축적 완료시의 신호와의 차분을 취하는 것이 바람직하다.
이 한편으로, 포토 다이오드(11B, 11R)에서 광전 변환된, 청색광 및 적색광에 의거한 전하는 각각, 전송 게이트(게이트 전극(115, 116))를 통하여 플로팅 디퓨전에 전송된다. 이 후, 도시하지 않은 증폭 트랜지스터 및 선택 트랜지스터 등을 통하여, 후술하는 수직 신호선(Lsig)에 판독된다. 이와 같이 하여, 포토 다이오드(11B, 11R)로부터 예를 들면, 청색광 및 적색광에 의거한 전압 신호를 얻을 수 있다.
여기서, 본 실시의 형태에서는, 상기한 바와 같이, 광전 변환 소자(10a)의 하부 전극(20)이, 증폭 트랜지스터(Tr6)의 게이트 전극(112)에 접속됨과 함께, 리셋 트랜지스터(Tr5)의 소스(21A)에 접속되어 있다. 이에 의해, 광전 변환 소자(10a)로부터 취출되는 전하의 전송 경로에 pn 접합이 형성되지 않아, 상기 제1의 실시의 형태와 마찬가지로 공핍층 기인의 암전류의 발생이 억제된다.
또한, 리셋 트랜지스터(Tr5)가, 와이드 갭 반도체(예를 들면 산화물 반도체)를 포함하는 활성층(21C)을 가짐으로써, 상기 전송 트랜지스터(Tr1)의 경우와 마찬가지로 리셋 트랜지스터(Tr5) 내에서의 정공·전자 쌍에 기인하는 암전류, 및 게이트 전극(111) 아래로부터의 확산 전류에 기인하는 암전류의 발생이 억제된다.
이상 설명한 바와 같이 본 실시의 형태에서는, 반도체 기판(11)의 면(S1)상에 광전 변환 소자(10a)가 마련된 구조에서, 광전 변환 소자(10a)의 하부 전극(20)이, 증폭 트랜지스터(Tr6)의 게이트 전극(112)에 접속됨과 함께, 리셋 트랜지스터(Tr5)의 소스(21A)에 접속되어 있다. 이에 의해, 전하의 전송 경로(적어도, 하부 전극(20)부터 플로팅 디퓨전까지 사이의 경로)에 pn 접합이 형성되지 않아, pn 접합 계면의 공핍층에 기인하는 암전류의 발생을 억제할 수 있다. 또한, 리셋 트랜지스터(Tr5)의 활성층(21C)이, 와이드 갭 반도체를 포함함으로써, 리셋 트랜지스터(Tr5)에서 발생하는 소수 전하 또는 확산 전류에 기인하는 암전류의 발생을 억제할 수 있다. 따라서, 상기 제1의 실시의 형태와 동등한 효과를 얻을 수 있다.
다음에, 상기 제2의 실시 형태의 고체 촬상 소자(2)의 변형례(변형례 4∼6)에 관해 설명한다. 이하에서는, 상기 실시의 형태 등과 같은 구성 요소에 관해서는 동일한 부호를 붙이고, 적절히 그 설명을 생략한다.
<변형례 4>
도 14는, 변형례 4에 관한 고체 촬상 소자의 단면 구성을 모식적으로 도시한 것이다. 상기 제2의 실시의 형태에서는, 이면 조사형의 구조를 채택함으로써, 와이드 갭 반도체층(21)을 광조사에 강한 구조로 하였지만, 본 변형례와 같이 표면 조사형의 경우에는, 차광층(22)을 마련하는 것이 바람직하다.
차광층(22)은, 와이드 갭 반도체층(21)보다도 상층이고, 유기 광전 변환층(15)보다도 하층에 마련되어 있다. 이 차광층(22)의 구성 재료로서는, 예를 들면 상기 변형례 1의 차광층(17)과 같은 재료를 들 수 있다. 이와 같은 구성에 의해서도, 와이드 갭 반도체층(21)에의 광조사에 의한 트랜지스터 특성의 변동을 억제할 수 있다. 또한, 리셋 트랜지스터(Tr5)의 레이아웃 설계의 자유도도 높아진다. 따라서, 상기 제2의 실시의 형태와 동등한 효과를 얻을 수 있다.
또한, 용도에 응하여, 이와 같은 차광층(22)을 마련하지 않고, 하부 전극(20)에, 금속재료 등을 사용함에 의해 차광성을 갖게 하여도 좋다. 또는, 유기 광전 변환층(15)을 와이드 갭 반도체층(21)에 대향하는 영역을 덮도록 형성함에 의해서도, 와이드 갭 반도체층(21)에의 광조사 경감의 효과를 얻을 수 있다.
<변형례 5>
도 15는, 변형례 5에 관한 고체 촬상 소자의 단면 구성을 모식적으로 도시한 것이다. 이와 같이, 상부 전극(16)상에, 차광층(23)을 마련하여도 좋다. 이 차광층(23)의 구성 재료로서는, 예를 들면 상기 변형례 1의 차광층(17)과 같은 재료를 들 수 있다. 이와 같은 구성에 의해서도, 와이드 갭 반도체층(21)에의 광조사에 의한 트랜지스터 특성의 변동을 억제할 수 있다. 또한, 리셋 트랜지스터(Tr5)의 레이아웃 설계의 자유도도 높아진다.
<변형례 6>
도 16은, 변형례 6에 관한 고체 촬상 소자의 단면 구성을 모식적으로 도시한 것이다. 이와 같이, 예를 들면 자외선(UV)을 차단하는 UV 커트 필터(24)를, 광전 변환 소자(10a)의 광 입사측에 마련하여도 좋다. 이와 같은 구성에 의해서도, 와이드 갭 반도체층(21)에의 광조사에 의한 트랜지스터 특성의 변동을 억제할 수 있다. 또한, 리셋 트랜지스터(Tr5)의 레이아웃 설계의 자유도도 높아진다.
<변형례 7>
도 17은, 변형례 7에 관한 고체 촬상 소자의 단면 구성을 모식적으로 도시한 것이다. 상기 제2의 실시의 형태에서는, 3개의 트랜지스터(Tr5∼Tr7) 중의 리셋 트랜지스터(Tr5)만을 와이드 갭 반도체에 의해 형성하였지만, 이들 3개의 트랜지스터(Tr5∼Tr7) 전부를 와이드 갭 반도체에 의해 형성하여도 좋다.
구체적으로는, 예를 들면 다층 배선층(12) 내에 와이드 갭 반도체층(25)이 마련되고, 이 와이드 갭 반도체층(25)이, 리셋 트랜지스터(Tr5), 증폭 트랜지스터(Tr6) 및 선택 트랜지스터(Tr7)의 각각의 활성층 및 소스/드레인을 포함하여 구성되어 있다.
상세하게는, 리셋 트랜지스터(Tr5)는, 상기 제2의 실시의 형태와 마찬가지로 와이드 갭 반도체층(25)과, 이 와이드 갭 반도체층(25)의 일부에 대향 배치된 게이트 전극(111)을 갖고 있다. 와이드 갭 반도체층(25)의 게이트 전극(111)에 대향하는 일부가 활성층(C5)(활성층(21C)에 대응)으로서 기능함과 함께, 이 활성층(C5)에 인접하여, 예를 들면 소스(25A)가 형성되어 있다. 와이드 갭 반도체층(25)은, 상기 제1의 실시 형태의 와이드 갭 반도체층(13)과 같은 재료로 구성되어 있다.
본 변형례에서는, 와이드 갭 반도체층(25)의 일부에 대향하여, 증폭 트랜지스터(Tr6) 및 선택 트랜지스터(Tr7)의 각각의 게이트 전극(112, 113)이 마련되어 있다. 와이드 갭 반도체층(25)은, 리셋 트랜지스터(Tr5)측부터 차례로, 증폭 트랜지스터(Tr6)의 활성층(C6) 및 선택 트랜지스터(Tr7)의 활성층(C7)을 포함한다. 활성층(C6, C7)은, 게이트 전극(112, 113)에 각각 대향하여 형성되어 있다.
이와 같은 와이드 갭 반도체층(25)에서도, 리셋 트랜지스터(Tr5)의 소스(25A)가, 하부 전극(20)에 접속됨과 함께, 증폭 트랜지스터(Tr6)의 게이트 전극(112)에, 배선(121D)을 통하여 접속되어 있다. 활성층(C5, C6) 사이의 영역은, 예를 들면 리셋 트랜지스터(Tr5) 및 증폭 트랜지스터(Tr6)에 공유의 드레인(d4)으로 되어 있다. 활성층(C6, C7) 사이의 영역은, 예를 들면 증폭 트랜지스터(Tr6) 및 선택 트랜지스터(Tr7)에 공유의 소스/드레인(d5)으로 되어 있다. 선택 트랜지스터(Tr7)의 소스(d6)는, 배선(121E)을 통하여, 후술하는 수직 신호선(Lsig)에 접속되어 있다.
본 변형례와 같이, 3Tr 구성에서, 3개의 트랜지스터(Tr5∼Tr7)의 전부를 와이드 갭 반도체를 이용하여 형성한 구성으로 하여도 졸고, 이 경우에도, 상기 제2의 실시의 형태와 동등한 효과를 얻을 수 있다.
또한, 본 변형례에서는, 3개의 트랜지스터(Tr5∼Tr7) 전부를, 와이드 갭 반도체를 이용하여 형성한 구성을 예시하였지만, 이것으로 한정되지 않고, 3개 중의 2개의 트랜지스터를 와이드 갭 반도체를 이용하여 형성하여도 좋다. 예를 들면 리셋 트랜지스터(Tr5)와 증폭 트랜지스터(Tr6)를 와이드 갭 반도체에 의해 형성하고, 선택 트랜지스터(Tr7)를 반도체 기판(11)의 회로 형성면에 형성한 구성이라도 좋다.
또한, 상기 제2의 실시의 형태 및 변형례 4∼7에서 설명한 3Tr 구성을 갖는 고체 촬상 소자는, 표면 조사형 및 이면 조사형의 어느 구성에도 적용 가능하다. 또한 적층형의 고체 촬상 소자라면, 종방향 분광형의 것이라도 좋고, 반도체 기판(11)상에, 복수색의 광전 변환 소자를 2차원 배열(예를 들면 베이어 배열)시킨 것이라도 좋다. 단, 이면 조사형이면서 2차원 배열의 고체 촬상 소자에서, 상술한 바와 같은, 리셋 트랜지스터(Tr5)에의 광조사 억제의 효과 및 레이아웃 자유도 향상의 효과를, 보다 유효하게 활용할 수 있다.
<적용례 1>
도 18은, 상기 제1, 제2의 실시의 형태 및 변형례 1∼7 등에서 설명한 고체 촬상 소자(고체 촬상 소자(1, 2))를 각 화소에 이용한 장치 전체의 구성을 도시한 것이다. 이와 같이, 고체 촬상 소자(1, 2)(이하, 고체 촬상 소자(1)를 예로 들어 설명한다)는, 반도체 기판(11)상에, 촬상 에어리어로서의 화소부(1a)를 가짐과 함께, 이 화소부(1a)의 주변 영역에, 예를 들면 행 주사부(131), 수평 선택부(133), 수평 선택부(134) 및 시스템 제어부(132)로 이루어지는 주변 회로부(130)를 갖고 있다.
화소부(1a)는, 예를 들면 행렬형상으로 2차원 배치된 복수의 단위 화소(P)(고체 촬상 소자(1)에 상당)를 갖고 있다. 이 단위 화소(P)에는, 예를 들면 화소행마다 화소 구동선(Lread)(구체적으로는 행 선택선 및 리셋 제어선)이 배선되고, 화소열마다 수직 신호선(Lsig)이 배선되어 있다. 화소 구동선(Lread)은, 화소로부터의 신호 판독을 위한 구동 신호를 전송하는 것이다. 화소 구동선(Lread)의 일단은, 행 주사부(131)의 각 행에 대응한 출력단에 접속되어 있다.
행 주사부(131)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소부(1a)의 각 화소(P)를, 예를 들면 행 단위로 구동하는 화소 구동부이다. 행 주사부(131)에 의해 선택 주사된 화소행의 각 화소(P)로부터 출력되는 신호는, 수직 신호선(Lsig)의 각각을 통하여 수평 선택부(133)에 공급된다. 수평 선택부(133)는, 수직 신호선(Lsig)마다 마련된 앰프나 수평 선택 스위치 등에 의해 구성되어 있다.
수평 선택부(134)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 수평 선택부(133)의 각 수평 선택 스위치를 주사하면서 순번대로 구동하는 것이다. 이 수평 선택부(134)에 의한 선택 주사에 의해, 수직 신호선(Lsig)의 각각을 통하여 전송되는 각 화소의 신호가 순번대로 수평 신호선(135)에 출력되고, 당해 수평 신호선(135)을 통하여 기판(11)의 외부에 전송된다.
행 주사부(131), 수평 선택부(133), 수평 선택부(134) 및 수평 신호선(135)으로 이루어지는 회로부분은, 기판(11)상에 직접적으로 형성되어 있어도 좋고, 또는 외부 제어 IC에 배설된 것이라도 좋다. 또한, 그들의 회로 부분은, 케이블 등에 의해 접속된 다른 기판에 형성되어 있어도 좋다.
시스템 제어부(132)는, 외부로부터 주어지는 클록이나, 동작 모드를 지령하는 데이터 등을 수취하고, 또한, 고체 촬상 소자(1)의 내부 정보 등의 데이터를 출력하는 것이다. 시스템 제어부(132)는 또한, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터를 가지며, 당해 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 행 주사부(131), 수평 선택부(133) 및 수평 선택부(134) 등의 주변 회로의 구동 제어를 행한다.
<적용례 2>
상술한 고체 촬상 장치(1)는, 예를 들면 디지털 스틸 카메라나 비디오 카메라 등의 카메라 시스템이나, 촬상 기능을 갖는 휴대 전화 등, 촬상 기능을 구비한 모든 타입의 전자 기기에 적용할 수 있다. 도 19에, 그 한 예로서, 전자 기기(3)(카메라)의 개략 구성을 도시한다. 이 전자 기기(3)는, 예를 들면 정지화 또는 동화를 촬영 가능한 비디오 카메라이고, 고체 촬상 소자(1)와, 광학계(광학 렌즈)(310)와, 셔터 장치(311)와, 고체 촬상 소자(1) 및 셔터 장치(311)를 구동하는 구동부(313)와, 신호 처리부(312)를 갖는다.
광학계(310)는, 피사체로부터의 상광(입사광)을 고체 촬상 소자(1)의 화소부(1a)에 유도하는 것이다. 이 광학계(310)는, 복수의 광학 렌즈로 구성되어 있어도 좋다. 셔터 장치(311)는, 고체 촬상 소자(1)에의 광조사 기간 및 차광 기간을 제어하는 것이다. 구동부(313)는, 고체 촬상 소자(1)의 전송 동작 및 셔터 장치(311)의 셔터 동작을 제어하는 것이다. 신호 처리부(312)는, 고체 촬상 소자(1)로부터 출력된 신호에 대해, 각종의 신호 처리를 행하는 것이다. 신호 처리 후의 영상 신호(Dout)는, 메모리 등의 기억 매체에 기억되든지, 또는, 모니터 등에 출력된다.
이상, 실시의 형태 및 변형례를 들어서 설명하였지만, 본 개시 내용은 상기 실시의 형태 등으로 한정되는 것은 아니고, 여러가지 변형이 가능하다. 예를 들면, 상기 실시의 형태 등에서는, 반도체 기판(11)상에 형성된 광전 변환 소자에서, 하부 전극을 화소마다 분리하여 마련하고, 이 하부 전극측부터 신호 전하를 판독하는 경우를 예로 들어 설명하였지만, 이것으로 한되지 않고, 상부 전극(16)을 화소마다 분리하고, 상부 전극(16)측부터 신호 전하를 판독하는 구성이라도 좋다.
또한, 상기 실시의 형태 등에서는, 광전 변환 소자에서 발생한 전자·정공 쌍 중, 전자를 신호 전하로서 취출한 경우를 예로 들어 설명하였지만, 이것으로 한정되지 않고, 정공을 신호 전하로서 취출하도록 하여도 좋다.
또한, 상기 실시의 형태 등에서는, 광전 변환 소자가 반도체 기판상에 형성되어 이루어지는 적층형의 고체 촬상 소자라면, 종방향 분광형이라도 좋고, 각 색의 광전 변환 소자가 베이어 배열 등의 2차원 배열된 것이라도 좋다. 또한, 종방향 분광형으로서는, 상기 제2의 실시의 형태에서, 반도체 기판(11)상의 광전 변환 소자(10a)에 의해 녹색광을 검출하고, 반도체 기판(11) 내의 포토 다이오드(11B, 11R)에 의해 청색광, 적색광을 각각 검출하는 경우를 예시하였지만, 본 개시 내용은 이것으로 한정되는 것은 아니다. 즉, 반도체 기판(11)상에 서로 다른 파장을 광전 변환하는 2종 이상의 광전 변환 소자를 적층하여도 좋고, 반도체 기판(11) 내에, 1종 또는 3종 이상의 포토 다이오드를 형성하여도 좋다.
또한, 본 개시는, 이하와 같은 구성이라도 좋다.
(1) 제1의 반도체로 이루어지는 기판과,
상기 기판상에 마련됨과 함께, 상기 기판측부터 순서대로 제1 전극, 광전 변환층 및 제2 전극을 갖는 광전 변환 소자와,
상기 광전 변환 소자로부터 신호 판독을 행하기 위한 전계효과형의 복수의 트랜지스터를 구비하고,
상기 복수의 트랜지스터는, 전송 트랜지스터 및 증폭 트랜지스터를 포함하고,
상기 전송 트랜지스터는,
상기 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하는 활성층을 가지며,
소스 및 드레인 중의 일방의 단자가, 상기 광전 변환 소자의 상기 제1 전극 또는 상기 제2 전극을 겸함과 함께, 타방의 단자가, 상기 증폭 트랜지스터의 게이트에 접속되어 있는 고체 촬상 소자.
(2) 상기 전송 트랜지스터는,
상기 제2의 반도체를 포함하는 와이드 갭 반도체층과,
상기 와이드 갭 반도체층의 일부에 대향 배치된 게이트 전극을 가지며,
상기 와이드 갭 반도체층은, 상기 게이트 전극에 대향하는 일부가 상기 활성층으로서 기능함과 함께, 상기 활성층에 인접하여, 상기 소스 및 상기 제1 전극으로서 기능하는 영역과, 상기 드레인 및 플로팅 디퓨전으로서 기능하는 영역을 포함하는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 증폭 트랜지스터는, 상기 기판의 회로 형성면에 마련되어 있는
상기 (2)에 기재된 고체 촬상 소자.
(4) 상기 복수의 트랜지스터는, 상기 전송 트랜지스터 및 증폭 트랜지스터와 함께, 리셋 트랜지스터 및 선택 트랜지스터를 포함하고,
상기 리셋 트랜지스터의 소스 또는 드레인은, 상기 증폭 트랜지스터의 소스 및 드레인 중의 일방의 단자에 접속되고,
상기 선택 트랜지스터의 소스 또는 드레인은, 상기 증폭 트랜지스터의 소스 및 드레인 중의 타방의 단자에 접속되어 있는 상기 (2) 또는 (3)에 기재된 고체 촬상 소자.
(5) 상기 와이드 갭 반도체층은, 또한, 상기 리셋 트랜지스터, 상기 증폭 트랜지스터 및 상기 선택 트랜지스터의 각각의 활성층, 소스 및 드레인으로서 기능하는 부분을 포함하는 상기 (4)에 기재된 고체 촬상 소자.
(6) 상기 제1의 반도체는 실리콘이고,
상기 제2의 반도체는, 인듐(In), 갈륨(Ga) 및 아연(Zn) 중의 적어도 1종을 포함하는 산화물 반도체인 상기 (1)∼(5)의 어느 하나에 기재된 고체 촬상 소자.
(7) 상기 광전 변환층은, 상기 와이드 갭 반도체층의 형성 영역을 덮고서 마련되어 있는 상기 (6)에 기재된 고체 촬상 소자.
(8) 상기 와이드 갭 반도체층보다도 상층으로서, 상기 광전 변환 소자의 수광 영역을 제외하는 영역에, 상기 광전 변환층과는 다른 재료로 이루어지는 차광층이 마련되어 있는 상기 (6) 또는 (7)에 기재된 고체 촬상 소자.
(9) 광 입사측에 자외선 커트 필터가 마련되어 있는 상기 (6)∼(8)의 어느 하나에 기재된 고체 촬상 소자.
(10) 제1의 반도체로 이루어지는 기판과,
상기 기판상에 마련됨과 함께, 상기 기판측부터 순서대로 제1 전극, 광전 변환층 및 제2 전극을 갖는 광전 변환 소자와,
상기 광전 변환 소자로부터 신호 판독을 행하기 위한 전계효과형의 복수의 트랜지스터를 구비하고,
상기 복수의 트랜지스터는, 리셋 트랜지스터 및 증폭 트랜지스터를 포함하고,
상기 리셋 트랜지스터는,
상기 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하는 활성층을 가지며,
상기 광전 변환 소자의 상기 제1 전극 또는 상기 제2 전극이, 상기 리셋 트랜지스터의 소스 및 드레인 중의 일방의 단자에 접속됨과 함께, 상기 증폭 트랜지스터의 게이트에 접속되어 있는 고체 촬상 소자.
(11) 상기 리셋 트랜지스터는,
상기 제2의 반도체를 포함하는 와이드 갭 반도체층과,
상기 와이드 갭 반도체층의 일부에 대향 배치된 게이트 전극을 갖는 상기 (10)에 기재된 고체 촬상 소자.
(12) 상기 증폭 트랜지스터는, 상기 기판의 회로 형성면에 마련되어 있는 상기 (11)에 기재된 고체 촬상 소자.
(13) 상기 복수의 트랜지스터는, 상기 리셋 트랜지스터 및 증폭 트랜지스터와 함께, 선택 트랜지스터를 포함하고,
상기 선택 트랜지스터의 소스 또는 드레인은, 상기 증폭 트랜지스터의 소스 또는 드레인에 접속되어 있는 상기 (11) 또는 (12)에 기재된 고체 촬상 소자.
(14) 상기 와이드 갭 반도체층은, 또한, 상기 증폭 트랜지스터 및 상기 선택 트랜지스터의 각각의 활성층, 소스 및 드레인으로서 기능하는 부분을 포함하는 상기 (13)에 기재된 고체 촬상 소자.
(15) 상기 제1의 반도체는 실리콘이고,
상기 제2의 반도체는, 인듐(In), 갈륨(Ga) 및 아연(Zn) 중의 적어도 1종을 포함하는 산화물 반도체인 상기 (10)∼(14)의 어느 하나에 기재된 고체 촬상 소자.
(16) 상기 광전 변환층은, 상기 와이드 갭 반도체층의 형성 영역을 덮고서 마련되어 있는 상기 (15)에 기재된 고체 촬상 소자.
(17) 상기 와이드 갭 반도체층보다도 상층으로서, 상기 광전 변환 소자의 수광 영역을 제외하는 영역에, 상기 광전 변환층과는 다른 재료로 이루어지는 차광층이 마련되어 있는 상기 (15) 또는 (16)에 기재된 고체 촬상 소자.
(18) 광 입사측에 자외선 커트 필터가 마련되어 있는 상기 (15)∼(17)의 어느 하나에 기재된 고체 촬상 소자.
(19) 제1의 반도체로 이루어지는 기판과,
상기 기판상에 마련됨과 함께, 상기 기판측부터 순서대로 제1 전극, 광전 변환층 및 제2 전극을 갖는 광전 변환 소자와,
상기 광전 변환 소자로부터 신호 판독을 행하기 위한 전계효과형의 복수의 트랜지스터를 구비하고,
상기 복수의 트랜지스터는, 전송 트랜지스터 및 증폭 트랜지스터를 포함하고,
상기 전송 트랜지스터는,
상기 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하는 활성층을 가지며,
소스 및 드레인 중의 일방의 단자가, 상기 광전 변환 소자의 상기 제1 전극 또는 상기 제2 전극을 겸함과 함께, 타방의 단자가, 상기 증폭 트랜지스터의 게이트에 접속되어 있는 고체 촬상 소자를 갖는 전자 기기.
(20) 제1의 반도체로 이루어지는 기판과,
상기 기판상에 마련됨과 함께, 상기 기판측부터 순서대로 제1 전극, 광전 변환층 및 제2 전극을 갖는 광전 변환 소자와,
상기 광전 변환 소자로부터 신호 판독을 행하기 위한 전계효과형의 복수의 트랜지스터를 구비하고,
상기 복수의 트랜지스터는, 리셋 트랜지스터 및 증폭 트랜지스터를 포함하고,
상기 리셋 트랜지스터는,
상기 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하는 활성층을 가지며,
상기 광전 변환 소자의 상기 제1 전극 또는 상기 제2 전극이, 상기 리셋 트랜지스터의 소스 및 드레인 중의 일방의 단자에 접속됨과 함께, 상기 증폭 트랜지스터의 게이트에 접속되어 있는 고체 촬상 소자를 갖는 전자 기기.
본 출원은, 일본 특허청에서 2013년 1월 16일에 출원된 일본 특허출원 번호 제2013-5274호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러가지의 수정, 콤비네이션, 서브 콤비네이션, 및 변경을 상도할 수 있는데, 그들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims (20)

  1. 제1의 반도체로 이루어지는 기판과,
    상기 기판상에 마련됨과 함께, 상기 기판측부터 순서대로 제1 전극, 광전 변환층 및 제2 전극을 갖는 광전 변환 소자와,
    상기 광전 변환 소자로부터 신호 판독을 행하기 위한 전계효과형의 복수의 트랜지스터를 구비하고,
    상기 복수의 트랜지스터는, 리셋 트랜지스터 및 증폭 트랜지스터를 포함하고,
    상기 리셋 트랜지스터는,
    상기 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하는 활성층을 가지며,
    상기 광전 변환 소자의 상기 제1 전극 또는 상기 제2 전극이, 상기 리셋 트랜지스터의 소스 및 드레인 중의 일방의 단자에 접속됨과 함께, 상기 증폭 트랜지스터의 게이트에 접속되어 있고,
    개구를 갖는 화소 사이 절연막은 상기 제1 전극 상에 형성되어 있고, 각각의 화소의 상기 광전 변환층은 상기 화소 사이 절연막에 의해 서로 분리되어 있는 것을 특징으로 하는 고체 촬상 소자.
  2. 제 1항에 있어서,
    상기 리셋 트랜지스터는,
    상기 제2의 반도체를 포함하는 와이드 갭 반도체층과,
    상기 와이드 갭 반도체층의 일부에 대향 배치된 게이트 전극을 갖는 것을 특징으로 하는 고체 촬상 소자.
  3. 제 2항에 있어서,
    상기 증폭 트랜지스터는, 상기 기판의 회로 형성면에 마련되어 있는 것을 특징으로 하는 고체 촬상 소자.
  4. 제 2항에 있어서,
    상기 복수의 트랜지스터는 선택 트랜지스터를 또한 포함하고,
    상기 선택 트랜지스터의 소스 또는 드레인은, 상기 증폭 트랜지스터의 소스 또는 드레인에 접속되어 있는 것을 특징으로 하는 고체 촬상 소자.
  5. 제 4항에 있어서,
    상기 와이드 갭 반도체층은, 또한, 상기 증폭 트랜지스터 및 상기 선택 트랜지스터의 각각의 활성층, 소스 및 드레인으로서 기능하는 부분을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  6. 제 2항에 있어서,
    상기 제1의 반도체는 실리콘이고,
    상기 제2의 반도체는, 인듐(In), 갈륨(Ga) 및 아연(Zn) 중의 적어도 1종을 포함하는 산화물 반도체인 것을 특징으로 하는 고체 촬상 소자.
  7. 제 6항에 있어서,
    상기 광전 변환층은, 상기 와이드 갭 반도체층의 형성 영역을 덮고서 마련되어 있는 것을 특징으로 하는 고체 촬상 소자.
  8. 제 6항에 있어서,
    상기 와이드 갭 반도체층보다도 상층으로서, 상기 광전 변환 소자의 수광 영역을 제외하는 영역에, 상기 광전 변환층과는 다른 재료로 이루어지는 차광층이 마련되어 있는 것을 특징으로 하는 고체 촬상 소자.
  9. 제 6항에 있어서,
    광 입사측에 자외선 커트 필터가 마련되어 있는 것을 특징으로 하는 고체 촬상 소자.
  10. 제1의 반도체로 이루어지는 기판과,
    상기 기판상에 마련됨과 함께, 상기 기판측부터 순서대로 제1 전극, 광전 변환층 및 제2 전극을 갖는 광전 변환 소자와,
    상기 광전 변환 소자로부터 신호 판독을 행하기 위한 전계효과형의 복수의 트랜지스터를 구비하고,
    상기 복수의 트랜지스터는, 리셋 트랜지스터 및 증폭 트랜지스터를 포함하고,
    상기 리셋 트랜지스터는,
    상기 제1의 반도체보다도 밴드 갭이 큰 제2의 반도체를 포함하는 활성층을 가지며,
    상기 광전 변환 소자의 상기 제1 전극 또는 상기 제2 전극이, 상기 리셋 트랜지스터의 소스 및 드레인 중의 일방의 단자에 접속됨과 함께, 상기 증폭 트랜지스터의 게이트에 접속되어 있고,
    개구를 갖는 화소 사이 절연막은 상기 제1 전극 상에 형성되어 있고, 각각의 화소의 상기 광전 변환층은 상기 화소 사이 절연막에 의해 서로 분리되어 있는 고체 촬상 소자를 갖는 것을 특징으로 하는 전자 기기.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020157015014A 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기 KR102189366B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020207034767A KR102333239B1 (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013005274 2013-01-16
JPJP-P-2013-005274 2013-01-16
PCT/JP2013/084053 WO2014112279A1 (ja) 2013-01-16 2013-12-19 固体撮像素子および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207034767A Division KR102333239B1 (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20150106400A KR20150106400A (ko) 2015-09-21
KR102189366B1 true KR102189366B1 (ko) 2020-12-09

Family

ID=51209381

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020247004836A KR20240024350A (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기
KR1020237010829A KR102637194B1 (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기
KR1020217037997A KR102517997B1 (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기
KR1020157015014A KR102189366B1 (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기
KR1020207034767A KR102333239B1 (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020247004836A KR20240024350A (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기
KR1020237010829A KR102637194B1 (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기
KR1020217037997A KR102517997B1 (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207034767A KR102333239B1 (ko) 2013-01-16 2013-12-19 고체 촬상 소자 및 전자 기기

Country Status (5)

Country Link
US (7) US9954018B2 (ko)
JP (1) JP6190392B2 (ko)
KR (5) KR20240024350A (ko)
CN (3) CN104904013B (ko)
WO (1) WO2014112279A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104904013B (zh) 2013-01-16 2018-02-09 索尼半导体解决方案公司 固态摄像单元和电子装置
JP6443667B2 (ja) * 2014-05-23 2018-12-26 パナソニックＩｐマネジメント株式会社 撮像装置
JP6260787B2 (ja) * 2014-05-23 2018-01-17 パナソニックＩｐマネジメント株式会社 撮像装置
KR102355558B1 (ko) * 2014-07-31 2022-01-27 삼성전자주식회사 이미지 센서
KR20170072889A (ko) * 2014-10-10 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI756207B (zh) * 2016-03-01 2022-03-01 日商新力股份有限公司 成像元件、堆疊型成像元件、固態成像裝置及用於固態成像裝置之驅動方法
JP2018152393A (ja) 2017-03-10 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2018173754A1 (ja) * 2017-03-24 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 積層型撮像素子及び固体撮像装置
JP2018182021A (ja) * 2017-04-11 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP7099073B2 (ja) * 2017-06-21 2022-07-12 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP6474014B1 (ja) * 2017-07-05 2019-02-27 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019036641A (ja) * 2017-08-16 2019-03-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
TW201911549A (zh) * 2017-08-16 2019-03-16 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
JP7164532B2 (ja) * 2017-08-31 2022-11-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP7173044B2 (ja) * 2017-12-05 2022-11-16 ソニーグループ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
WO2019155318A1 (ja) * 2018-02-08 2019-08-15 株式会社半導体エネルギー研究所 表示装置
CN112119500A (zh) * 2018-05-21 2020-12-22 索尼公司 固态摄像元件及其制造方法
TW202008605A (zh) * 2018-07-26 2020-02-16 日商索尼半導體解決方案公司 固體攝像裝置
KR20200085983A (ko) * 2019-01-07 2020-07-16 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102578655B1 (ko) 2019-01-24 2023-09-13 삼성전자주식회사 이미지 센서
KR20210046929A (ko) * 2019-10-21 2021-04-29 삼성전자주식회사 이미지 센서
US20240055448A1 (en) * 2021-03-17 2024-02-15 Sony Semiconductor Solutions Corporation Photoelectric conversion element and imaging device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261402A (ja) * 2005-03-17 2006-09-28 Fuji Photo Film Co Ltd 光電変換膜積層型カラー固体撮像素子
JP2011029337A (ja) * 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685881B1 (ko) * 2004-06-22 2007-02-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP4024231B2 (ja) 2004-07-12 2007-12-19 株式会社エヌ・ティ・ティ・ドコモ 通信端末、通信状態情報提供システム、及び通信状態情報提供方法
JP4972288B2 (ja) * 2004-08-30 2012-07-11 富士フイルム株式会社 撮像素子
JP4242880B2 (ja) * 2006-05-17 2009-03-25 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその動作方法
JP4311419B2 (ja) * 2006-08-02 2009-08-12 ソニー株式会社 固体撮像装置
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5319962B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 有機薄膜光電変換素子およびその製造方法
JP5258416B2 (ja) * 2008-06-27 2013-08-07 パナソニック株式会社 固体撮像装置
JP5374941B2 (ja) * 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器
JP2010056474A (ja) * 2008-08-29 2010-03-11 Fujifilm Corp 固体撮像素子及び撮像装置
US20100053386A1 (en) * 2008-08-29 2010-03-04 Fujifilm Corporation Imaging device, method of driving imaging device and imaging apparatus
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
KR101488521B1 (ko) * 2009-11-06 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011129873A (ja) * 2009-11-17 2011-06-30 Sony Corp 固体撮像装置およびその製造方法、電子機器
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011158299A (ja) * 2010-01-29 2011-08-18 Sanyo Electric Co Ltd センサ装置
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP5114541B2 (ja) * 2010-02-25 2013-01-09 富士フイルム株式会社 光センサの製造方法
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5651982B2 (ja) * 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5530839B2 (ja) * 2010-07-09 2014-06-25 パナソニック株式会社 固体撮像装置
JP2013012551A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP2012009910A (ja) * 2011-10-14 2012-01-12 Fujifilm Corp 固体撮像素子
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
CN104904013B (zh) 2013-01-16 2018-02-09 索尼半导体解决方案公司 固态摄像单元和电子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261402A (ja) * 2005-03-17 2006-09-28 Fuji Photo Film Co Ltd 光電変換膜積層型カラー固体撮像素子
JP2011029337A (ja) * 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Also Published As

Publication number Publication date
KR20230048168A (ko) 2023-04-10
CN104904013B (zh) 2018-02-09
US10008524B2 (en) 2018-06-26
US11367794B2 (en) 2022-06-21
US10833110B2 (en) 2020-11-10
WO2014112279A1 (ja) 2014-07-24
KR102517997B1 (ko) 2023-04-06
CN107359172A (zh) 2017-11-17
US11855227B2 (en) 2023-12-26
KR20240024350A (ko) 2024-02-23
CN107359172B (zh) 2021-01-19
KR102637194B1 (ko) 2024-02-19
JPWO2014112279A1 (ja) 2017-01-19
US20240055534A1 (en) 2024-02-15
CN107170767B (zh) 2021-05-14
US20210028206A1 (en) 2021-01-28
US20170338263A1 (en) 2017-11-23
CN107170767A (zh) 2017-09-15
US20180350863A1 (en) 2018-12-06
US10074697B2 (en) 2018-09-11
KR20150106400A (ko) 2015-09-21
US9954018B2 (en) 2018-04-24
KR20210146427A (ko) 2021-12-03
KR102333239B1 (ko) 2021-12-01
JP6190392B2 (ja) 2017-08-30
US20170294486A1 (en) 2017-10-12
US20220278237A1 (en) 2022-09-01
KR20200139272A (ko) 2020-12-11
CN104904013A (zh) 2015-09-09
US20150349008A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
US11855227B2 (en) Solid-state image pickup unit and electronic apparatus
CN107924928B (zh) 固体摄像器件、电子设备和用于形成图像传感器的方法
US10096657B2 (en) Solid-state image pickup device and electronic apparatus
KR102163307B1 (ko) 고체 촬상 소자 및 이것을 구비한 고체 촬상 장치
US9318534B2 (en) Solid-state image pickup device and manufacturing method thereof, and electronic apparatus
US11127910B2 (en) Imaging device and electronic apparatus
JP2013135123A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
KR20180080185A (ko) 광전변환 소자 및 고체 촬상 장치
JP6891415B2 (ja) 固体撮像素子および固体撮像装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant