TWI417943B - Charge particle beam rendering method and charged particle beam rendering device - Google Patents

Charge particle beam rendering method and charged particle beam rendering device Download PDF

Info

Publication number
TWI417943B
TWI417943B TW099123201A TW99123201A TWI417943B TW I417943 B TWI417943 B TW I417943B TW 099123201 A TW099123201 A TW 099123201A TW 99123201 A TW99123201 A TW 99123201A TW I417943 B TWI417943 B TW I417943B
Authority
TW
Taiwan
Prior art keywords
group
regions
wafer
stripe
particle beam
Prior art date
Application number
TW099123201A
Other languages
English (en)
Other versions
TW201117260A (en
Inventor
Akihito Anpo
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Publication of TW201117260A publication Critical patent/TW201117260A/zh
Application granted granted Critical
Publication of TWI417943B publication Critical patent/TWI417943B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electron Beam Exposure (AREA)

Description

荷電粒子束描繪方法及荷電粒子束描繪裝置
本發明係關於一種荷電粒子束描繪方法及荷電粒子束描繪裝置，例如，係關於一種將描繪條件不同之複數個晶片之圖案描繪於試樣上時的描繪方法及裝置。
本申請案係以日本專利申請案2009-212779號(2009年9月15日申請)為基礎並主張其優先權，該申請案之全部內容以引用之方式併入本文中。
擔負半導體元件之微細化之進展之微影技術為半導體製造製程中唯一生成圖案之極其重要的製程。近年來，伴隨LSI(Large Scale Integration，大型積體電路)之高集成化，半導體元件所要求之電路線寬逐年微細化。為了於該等半導體元件形成所期望之電路圖案，高精度之原畫圖案(亦稱作主光罩或遮罩)為必需。此處，電子束(electron beam)描繪技術具有實質優異之解像性，而用於高精度之原畫圖案之生產中。
圖10係用於說明可變成形型電子束描繪裝置之動作之概念圖。
可變成形型電子束(EB：Electron beam)描繪裝置按照以下之方式動作。於第1光圈410中形成有用於成形出電子束330之矩形例如長方形之開口411。又，於第2光圈420中形成有可變成形開口421，該可變成形開口421用於將已通過第1光圈410之開口411之電子束330成形為所期望之矩形形狀。自荷電粒子源430照射且已通過第1光圈410之開口411之電子束330藉由偏轉器而發生偏轉，通過第2光圈420之可變成形開口421之一部分後，被照射至搭載於朝特定之一方向(例如為X方向)連續移動之平台上之試樣340。即，可通過第1光圈410之開口411與第2光圈420之可變成形開口421之兩者之矩形形狀，被描畫於搭載於朝X方向連續移動之平台上的試樣340之描繪區域。將通過第1光圈410之開口411與第2光圈420之可變成形開口421之兩者而作成任意形狀之方式稱作可變成形方式(VSB(variable shaped beam，變形束)方式)。
一般而言，於作為試樣之一之遮罩上描繪出複數個晶片之圖案，又，根據晶片而描繪條件不同之情形亦較多。例如，對於某晶片而言，以1次描繪(多重度=1)進行描繪。又，對於另一某晶片而言，以錯開條紋區域之邊界位置之多重描繪(例如多重度=2)進行描繪(例如，參照日本專利特開平11-274036號公報)。先前，當於電子束描繪裝置中將複數個晶片之圖案描繪於遮罩上時，彙聚某一範圍內佈局之描繪條件相同之晶片彼此而構成描繪組，並針對每個描繪組進行描繪。藉此，於一個描繪組內進行描繪之期間係於相同描繪條件下進行描繪。
圖11係用於說明描繪組與描繪順序之概念圖。圖11中表示將3個晶片A、B、C以圖11所示之方式配置之情形。此處，表示晶片A與晶片B以多重度1進行描繪，晶片C以多重度2進行描繪之情形。於該情形時，由描繪條件相同之晶片A與晶片B構成描繪組G1，由晶片C構成描繪組G2。而且，於描繪組G1中，對晶片A與晶片B進行組合處理，將所組合之區域分割為特定高度之條紋區域。圖11中表示分割為由條紋G1S1與條紋G2S2所示之2個條紋之情形。另一方面，於描繪組G2中，將晶片C之區域分割為特定高度之條紋區域。因晶片C以多重度2進行描繪，故構成有進行第1次描繪之條紋層、及於將條紋高度僅錯開一半之位置被分割之進行第2次描繪之條紋層，且分別分割為條紋G2S1、G2S2及條紋G'2S1~G'2S3。藉此，圖11中，於描繪組G2中分割為5個條紋。而且，於進行描繪時，首先，依序描繪出描繪組G1之2個條紋。而且，於描繪組G1之所有條紋之描繪結束後，依序描繪出描繪組G2之5個條紋。
當如上述般針對每個描繪組進行描繪時，首先，依序描繪出描繪組G1之2個條紋，藉由描繪組G1之所有條紋之描繪結束而一個描繪處理結束。而且，繼而開始描繪組G2之描繪處理。如此，以描繪組作為一個描繪處理單位進行描繪。因此，各描繪處理期間內之資訊作成所需之固定時間或各描繪處理期間內所需之初始化等之處理時間成為必要。進而，於描繪組G1之所有條紋之描繪結束後，要回到描繪組G2之描繪開始位置後才開始描繪組G2之描繪，因此自描繪組G1之最終位置移行至描繪組G2之開始位置時之載置試樣的平台之移動時間成為必要。若該距離變長則相應地移動時間會變長。因將該等時間與描繪時間相加，故存在導致整體之描繪時間延遲之問題。尤其於描繪條件不同之晶片數增多時，相應地描繪組數亦會增加，因而相應於描繪組數之增加而上述各時間成為必要，進而存在導致描繪時間延遲等問題。
本發明之一態樣之荷電粒子束描繪方法，其特徵在於：輸入形成圖案之複數個晶片之佈局資訊，使用上述佈局資訊，設定包含至少一個晶片且描繪條件與其他不同之複數個描繪組；針對每個描繪組，設定包圍該描繪組內之所有晶片區域整體之框；針對每個描繪組，朝特定之方向將上述框虛擬分割為複數個區域；使用所有描繪組之複數個區域，與描繪組無關地以將各區域之基準位置朝上述特定之方向依序定位之方式設定各區域之順序；使用荷電粒子束，按照所設定之順序將各區域內之圖案描繪於試樣上。
又，本發明之一態樣之荷電粒子束描繪裝置，其特徵在於包括：記憶裝置，其係輸入並記憶形成有圖案之複數個晶片之佈局資訊；描繪組設定部，其係使用上述佈局資訊，設定包含至少一個晶片且描繪條件與其他不同之複數個描繪組；框設定部，其係針對每個描繪組，設定包圍該描繪組內之所有晶片區域整體之框；區域分割部，其係針對每個描繪組，朝特定之方向將上述框虛擬分割為複數個區域；順序設定部，其係使用所有描繪組之複數個區域，與描繪組無關地以將各區域之基準位置朝上述特定之方向依序定位之方式設定各區域之順序；以及描繪部，其係使用荷電粒子束，按照所設定之順序將各區域內之圖案描繪於試樣上。
以下，於實施形態中，對以使用電子束作為荷電粒子束之一例之構成進行說明。然而，荷電粒子束並不限於電子束，亦可為離子束等使用荷電粒子之射束。又，作為荷電粒子束裝置之一例，對可變成形型描繪裝置進行說明。
實施形態1.
圖1係表示實施形態1中之描繪裝置之構成之概念圖。於圖1中，描繪裝置100包括描繪部150及控制部160。描繪裝置100為荷電粒子束描繪裝置之一例。尤其為可變成形型描繪裝置之一例。描繪部150包括電子鏡筒102及描繪室103。於電子鏡筒102內配置有電子槍201、照明透鏡202、第1光圈203、投影透鏡204、偏轉器205、第2光圈206、物鏡207、主偏轉器208及副偏轉器209。於描繪室103內配置有XY平台105。於XY平台105上配置有於描繪時成為描繪對象之遮罩等試樣101。試樣101中包含製造半導體裝置時之曝光用遮罩。又，試樣101中亦包含尚未進行任何描繪之空白遮罩。
控制部160包括描繪組設定部108，控制計算機單元110，控制電路120，及磁碟裝置等記憶裝置140、142、144、146、148。描繪組設定部108，控制計算機單元110，控制電路120及磁碟裝置等記憶裝置140、142、144、146、148經由未圖示之匯流排彼此連接。
於控制計算機單元110內配置有記憶體111、框設定部112、條紋分割部114、順序設定部116、及資料轉換處理部118。框設定部112、條紋分割部114、順序設定部116、及資料轉換處理部118可由電氣電路等硬體構成，亦可由執行該等功能之程式等軟體構成。或者，還可由硬體與軟體之組合構成。輸入至框設定部112、條紋分割部114、順序設定部116、及資料轉換處理部118或自該等輸出之資訊及運算中之資訊係逐一儲存於記憶體111中。尤其資料轉換處理部118其資料處理量有可能變得龐大，因而較佳為由未圖示之複數個CPU(Central Processing Unit，中央處理單元)與複數個記憶體等構成。又，對於描繪組設定部108，可由電氣電路等硬體構成，亦可由執行該等功能之程式等軟體構成。或者，還可由硬體與軟體之組合構成。
於記憶裝置140中，自裝置外部輸入並儲存有成為佈局資料之複數個晶片資料。例如，儲存有晶片A之晶片資料、晶片B之晶片資料、晶片C之晶片資料、...。各晶片形成有圖案。
於記憶裝置142中，自裝置外部輸入並儲存有例如表示各晶片之描繪條件之描繪參數。描繪條件可舉例如用於多重描繪之多重度、XY平台105之平台移動路徑、XY平台105之平台速度、條紋高度(分割高度)、子區域(SF，sub field)尺寸、照射量(劑量)等。平台移動路徑中包含前進/前進(FF，forward/forward)、前進/退後(FB，forward/backward)、退後/前進(BF，backward/forward)、或退後/退後(BB，backward/backward)等定義依序描繪出各條紋時之描繪方向的路徑。又，平台速度中包含例如批次最佳化速度、用於等速描繪之速度、用於可變速描繪之速度、步進重複(S ＆ R，step and repeat)描繪時之速度。
於記憶裝置144中，自裝置外部輸入並儲存例如表示各晶片之佈局構成之佈局構成資料(佈局資訊)。
此處，圖1中記載有說明實施形態1所需之構成。對於描繪裝置100而言，通常亦可包含所需之其他構成。例如，就位置偏轉用而言，雖使用主偏轉器208與副偏轉器209之主副2段偏轉器，但亦可為藉由1段偏轉器進行位置偏轉之情形。
圖2係表示實施形態1中之描繪方法之主要步驟之流程圖。於圖2中，實施形態1中之描繪方法係實施如下一連串步驟：描繪組設定步驟(S102)、框設定步驟(S104)、條紋分割步驟(S106)、順序設定步驟(S108)、資料轉換處理步驟(S110)、及描繪步驟(S112)。
圖3係說明實施形態1中之描繪組與合成之條紋層之概念圖。圖3中表示將3個晶片A、B、C以圖3所示之方式配置之情形。於圖3之例中，中央配置有長方形晶片C。而且，Y方向上較長(縱長)之長方形之2個晶片A以自左右夾著晶片C與2個晶片B之方式分開配置。晶片A之Y方向之尺寸係與將晶片C與2個晶片B之各Y方向尺寸合計之尺寸相同。又，X方向上較長(橫長)之長方形之2個晶片B以自上下夾著晶片C之方式分開配置。晶片B之X方向尺寸與晶片C之X方向尺寸相同。此處，表示晶片A與晶片B以多重度1進行描繪，晶片C以多重度2進行描繪之情形。又，晶片A與晶片B其他描繪條件均相同。
關於描繪組設定步驟(S102)，係由描繪組設定部108自記憶裝置142讀出各晶片之描繪參數，並自記憶裝置144讀出佈局構成資料。而且，描繪組設定部108使用佈局構成資料，虛擬地佈局各晶片，並將描繪參數相同之晶片彼此彙聚而設定包含至少一個晶片之描繪組。例如，較佳為於處於特定範圍內之晶片之中，將描繪參數相同之晶片彼此彙聚。如此，描繪組設定部108設定描繪條件與其他不同之複數個描繪組。於圖3之例中，由描繪條件相同之晶片A與晶片B構成描繪組P，由晶片C構成描繪組Q。藉此，圖3之例中設定2個描繪組P、Q。而且，所設定之描繪組之組資訊及各描繪組之描繪條件係被輸出並儲存至記憶裝置146。
其次，關於框設定步驟(S104)，係由框設定部112自記憶裝置146讀出描繪組之組資訊及各描繪組之描繪條件，並針對每個描繪組，設定包圍該描繪組內之所有晶片區域整體之框。實施形態1中之框係設定為與位於外周側之晶片區域外接並包圍該描繪組內之所有晶片區域整體。於圖3之例中，針對描繪組P，設定以與2個晶片A及2個晶片B之外周側相接之方式形成為長方形之外接框10。針對描繪組Q，設定以與晶片C之外周側相接之方式形成為長方形之外接框12。藉由分別形成外接框而可設定包圍描繪組內之所有晶片區域整體之最小尺寸之長方形之框。
其次，關於條紋分割步驟(S106)，係由條紋分割部114針對每個描繪組，朝特定之方向將框虛擬分割為複數個條紋區域。於圖3之例中，針對描繪組P，將外接框10朝Y方向以描繪參數(描繪條件)中所設定之條紋高度而虛擬分割為帶狀之2個條紋區域20。由2個條紋區域20構成第1條紋層(STL_P1)。因針對描繪組P以多重度N=1進行描繪，故僅設定有第1條紋層(STL_P1)。因針對描繪組Q以多重度N=2進行描繪，故針對外接框12，首先，朝Y方向以描繪參數(描繪條件)中所設定之條紋高度而虛擬分割為帶狀之3個條紋區域30以用於第1次描繪之層(第1條紋層：STL_Q1)。由3個條紋區域30所構成之第1條紋層，係自於外接框12上沿Y方向與-Y方向分別追加條紋高度之1/2之尺寸所得之尺寸的框分割而成。此處，因多重度N=2，故而追加條紋高度之1/2之尺寸，而例如於多重度N=4之情形時則追加條紋高度之1/4之尺寸。進而，針對描繪組Q，朝Y方向將外接框12以描繪參數(描繪條件)中所設定之條紋高度而虛擬分割為帶狀之2個條紋區域32以用於第2次描繪之層(第2條紋層：STL_Q2)。由2個條紋區域32構成第2條紋層。
如以上般，圖3之例係由3個條紋層所構成。先前係將描繪組P之第1條紋層(STL_P1)、與描繪組Q之第1與第2條紋層(STL_Q1及STL_Q2)作為各自之描繪處理而進行描繪，而於實施形態1中，係將該等合成而作為1次描繪處理進行描繪。
關於順序設定步驟(S108)，係由順序設定部116使用所有描繪組之複數個區域，與描繪組無關地以將各條紋區域之基準位置朝特定之方向(此處Y方向)依序定位的方式設定各條紋區域之順序。
圖4係用於說明實施形態1中之複數個條紋區域之描繪順序之概念圖。針對圖3中所示之2個條紋區域20、3個條紋區域30及2個條紋區域32，例如，以左下之角部之位置作為基準位置，於基準位置之Y座標以升序排序。其結果，如圖4所示，以描繪組Q之第1條紋層之條紋區域Q1S1為最先，按照描繪組P之第1條紋層之條紋區域P1S1、描繪組Q之第2條紋層之條紋區域Q2S1、描繪組Q之第1條紋層之條紋區域Q1S2、描繪組P之第1條紋層之條紋區域P1S2、描繪組Q之第2條紋層之條紋區域Q2S2、最後為描繪組Q之第1條紋層之條紋區域Q1S3之順序進行排序。順序設定部116按照上述順序設定各條紋區域之順序。
而且，關於資料轉換處理步驟(S110)，係由資料轉換處理部118自記憶裝置140讀出與每個條紋區域相符之佈局資料，進行複數段之轉換處理，並針對每個條紋區域作成照射資料，且儲存於記憶裝置148中。資料轉換處理部118較佳為按照上述順序以將各條紋區域之照射資料暫時儲存的方式進行資料轉換處理。其中，佈局資料因資料量較多，故較佳為將各條紋區域進一步分割為複數個小區域，對複數個小區域用之資料進行並列處理。此時，亦可同時對複數個條紋區域用之資料進行資料轉換處理。
而且，關於描繪步驟(S112)，係由控制電路120按照所設定之順序自記憶裝置148讀出各條紋區域內之照射資料，並控制描繪部150，使用電子束200按照所設定之順序將各條紋區域內之圖案描繪於試樣101上。於描繪各條紋區域時，在描繪參數中所設定之描繪條件下分別進行描繪。描繪部150具體而言以如下方式進行動作。
自電子槍201(放出部)放出之電子束200，藉由照明透鏡202而對具有矩形例如長方形之孔之第1光圈203整體進行照明。此處，將電子束200首先成形為矩形例如長方形。而且，已通過第1光圈203之第1光圈像之電子束200，藉由投影透鏡204而投影至第2光圈206上。藉由偏轉器205，該第2光圈206上之第1光圈像受到偏轉控制，從而可使電子束形狀與尺寸發生變化。而且，已通過第2光圈206之第2光圈像之電子束200藉由物鏡207而對焦，並藉由主偏轉器208及副偏轉器209發生偏轉，從而被照射至配置於連續移動之XY平台105之試樣101的所期望位置。於圖1中表示位置偏轉中使用主副2段之多段偏轉之情形。於該情形時，利用主偏轉器208一邊使成為虛擬分割條紋區域所成之小區域的子區域(SF)之基準位置追隨平台移動一邊使電子束200發生偏轉，且利用副偏轉器209將照射至SF內之各照射位置之電子束偏轉。
圖5係表示實施形態1中之複數個晶片、描繪組及各描繪組之描繪條件之一例的圖。此處，配置有晶片A、B、C，由晶片A、B構成描繪組I。而且，由晶片C構成描繪組II。描繪組I中，作為描繪條件，係將條紋高度以200 μm進行分割，XY平台105之平台移動路徑按照前進(FWD)/退後(BWD)之順序推進，且以多重度N=1進行描繪，XY平台105等速移動。描繪組II中，作為描繪條件，係將條紋高度以200 μm進行分割，XY平台105之平台移動路徑按照前進(FWD)/前進(FWD)之順序推進，以多重度N=2進行描繪，XY平台105可變速移動。
圖6係表示圖5之複數個晶片、複數個描繪組及各描繪組之條紋區域之概念圖。如圖6所示，於由晶片A、B所構成之描繪組I中，分割為4個條紋區域51、52、53、54。於由晶片C所構成之描繪組II中，分割為第1條紋層之2個條紋區域61、62及第2條紋層之2個條紋區域71、72。
圖7係表示圖6之複數個晶片之描繪順序之概念圖。於實施形態1中，所有條紋區域51、52、53、54、61、62、71、72例如以左下之角部作為基準位置，於Y座標以升序排序，因此按照如圖7所示之順序推進描繪。於圖7中，首先，描繪組I之條紋區域51朝X方向(FWD)描繪。其次，描繪組I之條紋區域52朝-X方向(BWD)描繪。其次，描繪組II之條紋區域61朝X方向(FWD)描繪。繼而，描繪組II之條紋區域71朝X方向(FWD)描繪。其次，描繪組I之條紋區域53朝X方向(FWD)描繪。其次，描繪組II之條紋區域62朝X方向(FWD)。然後，描繪組II之條紋區域72朝X方向(FWD)描繪。而且，最後，描繪組II之條紋區域54朝-X方向(BWD)描繪。如以上般，於描繪組I中，根據圖5所示之描繪條件以FWD→BWD→FWD→BWD之順序描繪，於描繪組II中，根據圖5所示之描繪條件以FWD→FWD→FWD→FWD之順序描繪。於不同描繪組之區域之至少一部分疊合之情形時，於對基準位置先定位於Y座標之一描繪組之區域進行描繪後，對另一描繪組之區域進行描繪。
如以上般，根據實施形態1，無關於描繪條件，將複數個描繪組之所有條紋層之條紋例如於Y方向上進行升序排序，並按照該順序描繪。藉此，可於1次描繪處理中進行描繪。藉此，可省去如先前般之描繪組間內之描繪處理之資訊作成所需之固定時間或各描繪處理期間內所需之初始化等處理時間，從而縮短1次描繪處理之時間。進而，可縮短自某描繪組之最終位置朝下一描繪組之開始位置移行時之載置試樣101的XY平台105之移動時間。藉此，可謀求對描繪條件不同之複數個描繪組進行描繪之情形時的描繪時間之減少。
實施形態2.
於實施形態1中，係針對每個描繪組，以與相對應之描繪組內之晶片外接之方式設定外接框，但並不限定於此。於實施形態2中，對利用其他方法設定框之情形進行說明。實施形態2中，裝置構成與圖1相同。又，描繪方法之各步驟與圖2相同。又，各步驟之內容除以下所說明之方面之外，與實施形態1相同。
圖8係用於說明實施形態2中之描繪組與合成之條紋層之概念圖。圖8中表示將3個晶片A、B、C以圖8所示之方式配置之情形。於圖8之例中，與圖3同樣地，於中央配置有長方形之晶片C。而且，Y方向上較長(縱長)之長方形之2個晶片A以自左右夾著晶片C與2個晶片B之方式分開配置。晶片A之Y方向之尺寸係與將晶片C與2個晶片B之各Y方向尺寸合計之尺寸相同。又，X方向上較長(橫長)之長方形之2個晶片B以自上下夾著晶片C之方式分開配置。晶片B之X方向之尺寸與晶片C之X方向尺寸相同。此處顯示晶片A與晶片B以多重度1進行描繪，晶片C以多重度2進行描繪之情形。又，晶片A與晶片B之其他描繪條件亦相同。又，描繪組設定步驟(S102)之內容與實施形態1相同。
其次，作為框設定步驟(S104)，係由框設定部112自記憶裝置146讀出描繪組之組資訊及各描繪組之描繪條件，並針對每個描繪組，設定包圍該描繪組內之所有晶片區域整體之框。實施形態2中之框係設定為與位於外周側之晶片區域外接並包圍所有描繪組內之所有晶片區域整體。於圖8中，針對描繪組P，由於是於2個晶片A、B之內側配置晶片C，因而結果與實施形態1同樣地，設定以與2個晶片A及2個晶片B之外周側相接之方式形成為長方形之外接框10。然而，針對描繪組Q，不僅包圍晶片C，亦包圍2個晶片A、B，因而結果設定為與外接框10為相同尺寸之外接框14，該外接框10以與2個晶片A及2個晶片B之外周側相接之方式形成為長方形。藉由形成外接框而可設定包圍所有描繪組內之所有晶片區域整體之最小尺寸的長方形之框。
其次，作為條紋分割步驟(S106)，係由條紋分割部114針對每個描繪組，朝特定之方向將框虛擬分割為複數個條紋區域。於圖8之例中，針對描繪組P，與實施形態1同樣地，將外接框10朝Y方向以描繪參數(描繪條件)所設定之條紋高度而虛擬分割為帶狀之2個條紋區域20。由2個條紋區域20構成第1條紋層(STL_P1)。
另一方面，因針對描繪組Q以多重度N=2進行描繪，故而針對外接框14，首先，朝Y方向以描繪參數(描繪條件)所設定之條紋高度而虛擬分割為帶狀之3個條紋區域34，以用於第1次描繪之層(第1條紋層：STL_Q1)。由3個條紋區域34所構成之第1條紋層，係自於外接框14上沿Y方向與-Y方向分別追加條紋高度之1/2之尺寸所得之尺寸的框分割而成。此處，因多重度N=2，故而追加條紋高度之1/2之尺寸，而例如於多重度N=4之情形時則追加條紋高度之1/4之尺寸。進而，針對描繪組Q，朝Y方向將外接框14以描繪參數(描繪條件)所設定之條紋高度而虛擬分割為帶狀之2個條紋區域36，以用於第2次之描繪之層(第2條紋層：STL_Q2)。由2個條紋區域36構成第2條紋層，因於圖8之例中表示描繪組P、Q均為相同條紋高度之情形，因而結果2個條紋區域20與2個條紋區域36成為相同區域。
如以上般，圖8之例係由3個條紋層所構成。先前係將描繪組P之第1條紋層(STL_P1)與描繪組Q之第1與第2條紋層(STL_Q1及STL_Q2)作為各自之描繪處理進行描繪，而於實施形態2中，係將該等合成而作為1次描繪處理進行描繪。
關於順序設定步驟(S108)，係由順序設定部116使用所有描繪組之複數個區域，與描繪組無關地以將各條紋區域之基準位置朝特定之方向(此處Y方向)依序定位的方式設定各條紋區域之順序。
圖9係用於說明實施形態2中之複數個條紋區域之描繪順序之概念圖。針對圖8中所示之2個條紋區域20、3個條紋區域34及2個條紋區域36，例如，以左下之角部之位置作為基準位置，於基準位置之Y座標以升序排序。其結果，如圖9所示，以描繪組Q之第1條紋層之條紋區域Q1S1為最先，按照描繪組Q之第2條紋層之條紋區域Q2S1、描繪組P之第1條紋層之條紋區域P1S1、描繪組Q之第1條紋層之條紋區域Q1S2、描繪組Q之第2條紋層之條紋區域Q2S2、描繪組P之第1條紋層之條紋區域P1S2、最後為描繪組Q之第1條紋層之條紋區域Q1S3之順序進行排序。順序設定部116按照上述順序設定各條紋區域之順序。於圖9之例中，因2個條紋區域20與2個條紋區域36為相同位置關係，故而可對任一方先進行描繪。
而且，以下，可與實施形態1同樣地，實施資料轉換處理步驟(S110)及描繪步驟(S112)。
如以上般，於實施形態2中，除實施形態1之效果之外，亦可使外接框為共用。藉此，可削減與外接框有關之資料量。
如以上般，根據上述各實施形態，與描繪組無關地朝特定之方向依序描繪各區域。藉此，平台移動距離較短亦可。藉此，平台移動時間得以縮短。又，根據上述構成，不僅可進行針對每個描繪組之描繪處理，且可彙集所有描繪組作為一連串描繪處理而進行描繪。藉此，可省去各描繪處理期間內之資訊作成所需之固定時間或各描繪處理期間所需之初始化等處理時間。
由此，可謀求對描繪條件不同之複數個描繪組進行描繪之情形時的描繪時間之減少。
以上，一邊參照具體例一邊對實施形態進行說明。然而，本發明並不限定於該等具體例。
又，雖省略了關於裝置構成或控制方法等本發明之說明中無直接必要之部分等的記載，但亦可適當地選擇並使用必要之裝置構成或控制方法。例如，雖省略了關於控制描繪裝置100之控制部構成之記載，但當然可適當選擇並使用必要之控制部構成。
另外，包括本發明之要素在內，業者可適當變更設計之全部荷電粒子束描繪裝置及方法包含在本發明之範圍內。
熟習此項技術者將易想到另外優勢及改質體。因此，本發明在其更廣闊之態樣中並不限於本文所示及描述之特定細節及代表性實施例。為此，可進行各種修改而不偏離藉由隨附申請專利範圍及其等效體所界定之普遍發明概念的精神或範疇。
10、12．．．外接框
20、30、32、34、36、51、52、53、54、61、62、71、72、Q1S1、Q1S2、Q1S3、Q2S1、Q2S2、P1S1、P1S2．．．條紋區域
100．．．描繪裝置
101、340．．．試樣
102．．．電子鏡筒
103．．．描繪室
105．．．XY平台
108．．．描繪組設定部
110．．．控制計算機單元
111．．．記憶體
112．．．框設定部
114．．．條紋分割部
116．．．順序設定部
118．．．資料轉換處理部
120．．．控制電路
140、142、144、146、148．．．記憶裝置
150．．．描繪部
160．．．控制部
200、330．．．電子束
201．．．電子槍
202．．．照明透鏡
203．．．第1光圈
204．．．投影透鏡
205．．．偏轉器
206．．．第2光圈
207．．．物鏡
208．．．主偏轉器
209．．．副偏轉器
410．．．第1光圈
411．．．開口
420．．．第2光圈
421．．．可變成形開口
430．．．荷電粒子源
A、B、C．．．晶片
G1、G2、I、II、P、Q．．．描繪組
G1S1、G1S2、G2S1、G2S2、G'2S1~G'2S3．．．條紋
s1~s7．．．描繪組之區域
STL_P1．．．描繪組P之第1條紋層
STL_Q1．．．描繪組Q之第1條紋層
STL_Q2．．．描繪組Q之第2條紋層
X、Y．．．方向
圖1係表示實施形態1中之描繪裝置之構成之概念圖。
圖2係表示實施形態1中之描繪方法之主要步驟之流程圖。
圖3係用於說明實施形態1中之描繪組與合成之條紋層之概念圖。
圖4係用於說明實施形態1中之複數個條紋區域之描繪順序之概念圖。
圖5係表示實施形態1中之複數個晶片、描繪組及各描繪組之描繪條件之一例的圖。
圖6係表示圖5之複數個晶片、複數個描繪組及各描繪組之條紋區域之概念圖。
圖7係表示圖6之複數個晶片之描繪順序之概念圖。
圖8係用於說明實施形態2中之描繪組與合成之條紋層之概念圖。
圖9係用於說明實施形態2中之複數個條紋區域之描繪順序之概念圖。
圖10係用於說明可變成形型電子束描繪裝置之動作之概念圖。
圖11係用於說明描繪組與描繪順序之概念圖。
100．．．描繪裝置
101．．．試樣
102．．．電子鏡筒
103．．．描繪室
105．．．XY平台
108．．．描繪組設定部
110．．．控制計算機單元
111．．．記憶體
112．．．框設定部
114．．．條紋分割部
116．．．順序設定部
118．．．資料轉換處理部
120．．．控制電路
140、142、144、146、148．．．記憶裝置
150．．．描繪部
160．．．控制部
200．．．電子束
201．．．電子槍
202．．．照明透鏡
203．．．第1光圈
204．．．投影透鏡
205．．．偏轉器
206．．．第2光圈
207．．．物鏡
208．．．主偏轉器
209．．．副偏轉器

Claims (10)

  1. 一種荷電粒子束描繪方法，其特徵在於：輸入形成圖案之複數個晶片之佈局資訊，使用上述佈局資訊，設定包含至少一個晶片且描繪條件與其他不同之複數個描繪組；針對每個描繪組，設定包圍該描繪組內之所有晶片區域整體之框；針對每個描繪組，朝特定之方向將上述框虛擬分割為複數個區域；使用所有描繪組之複數個區域，與描繪組無關地以將各區域之基準位置朝上述特定之方向依序定位之方式設定各區域之順序；使用荷電粒子束，按照所設定之順序將各區域內之圖案描繪於試樣上。
  2. 如請求項1之荷電粒子束描繪方法，其中上述描繪條件中，包含多重度、載置上述試樣之平台之平台移動路徑、上述平台之速度、上述複數個區域之分割高度、及上述荷電粒子束之照射量中的至少一個。
  3. 如請求項1之荷電粒子束描繪方法，其中上述框係設定為與位於外周側之晶片區域外接並包圍該描繪組內之所有晶片區域整體。
  4. 如請求項1之荷電粒子束描繪方法，其中上述框係設定為與位於外周側之晶片區域外接並包圍所有描繪組內之所有晶片區域整體。
  5. 如請求項1之荷電粒子束描繪方法，其中於不同之描繪組之區域(s)之至少一部分疊合之情形時，在對一描繪組之區域進行描繪之後，對另一描繪組之區域進行描繪。
  6. 一種荷電粒子束描繪裝置，其特徵在於包括：記憶裝置，其係輸入並記憶形成圖案之複數個晶片之佈局資訊；描繪組設定部，其係使用上述佈局資訊，設定包含至少一個晶片且描繪條件與其他不同之複數個描繪組；框設定部，其係針對每個描繪組，設定包圍該描繪組內之所有晶片區域整體之框；區域分割部，其係針對每個描繪組，朝特定之方向將上述框虛擬分割為複數個區域；順序設定部，其係使用所有描繪組之複數個區域，與描繪組無關地以將各區域之基準位置朝上述特定之方向依序定位之方式設定各區域之順序；以及描繪部，其係使用荷電粒子束，按照所設定之順序將各區域內之圖案描繪於試樣上。
  7. 如請求項6之荷電粒子束描繪裝置，其中上述描繪條件中，包含多重度、載置上述試樣之平台之平台移動路徑、上述平台之速度、上述複數個區域之分割高度、及上述荷電粒子束之照射量中的至少一個。
  8. 如請求項6之荷電粒子束描繪裝置，其中上述框係設定為與位於外周側之晶片區域外接並包圍該描繪組內之所有晶片區域整體。
  9. 如請求項6之荷電粒子束描繪裝置，其中上述框係設定為與位於外周側之晶片區域外接並包圍所有描繪組內之所有晶片區域整體。
  10. 如請求項6之荷電粒子束描繪裝置，其中於不同之描繪組之區域(s)之至少一部分疊合之情形時，在對一描繪組之區域進行描繪之後，對另一描繪組之區域進行描繪。
TW099123201A 2009-09-15 2010-07-14 Charge particle beam rendering method and charged particle beam rendering device TWI417943B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009212779A JP5498105B2 (ja) 2009-09-15 2009-09-15 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置

Publications (2)

Publication Number Publication Date
TW201117260A TW201117260A (en) 2011-05-16
TWI417943B true TWI417943B (zh) 2013-12-01

Family

ID=43731330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123201A TWI417943B (zh) 2009-09-15 2010-07-14 Charge particle beam rendering method and charged particle beam rendering device

Country Status (4)

Country Link
US (1) US8755924B2 (zh)
JP (1) JP5498105B2 (zh)
KR (1) KR101180542B1 (zh)
TW (1) TWI417943B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498106B2 (ja) * 2009-09-15 2014-05-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
JP5693981B2 (ja) * 2011-01-20 2015-04-01 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5859263B2 (ja) * 2011-09-29 2016-02-10 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
JP5985852B2 (ja) 2012-03-27 2016-09-06 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6316052B2 (ja) 2014-03-26 2018-04-25 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6353278B2 (ja) * 2014-06-03 2018-07-04 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
US20230317187A1 (en) * 2020-08-26 2023-10-05 Telefonaktiebolaget Lm Ericsson (Publ) Verifiable one-time programmable memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219617A (ja) * 1990-01-24 1991-09-27 Jeol Ltd 荷電粒子ビーム描画方法
US5885747A (en) * 1995-08-25 1999-03-23 Kabushiki Kaisha Toshiba Charged beam lithography method
US5894057A (en) * 1996-07-17 1999-04-13 Kabushiki Kaisha Toshiba Charged beam drawing method
US6319642B1 (en) * 1998-03-23 2001-11-20 Kabushiki Kaisha Toshiba Electron beam exposure apparatus
US20020096651A1 (en) * 1997-05-30 2002-07-25 Hiroyuki Ito Charged particle beam lithography apparatus for forming pattern on semi-conductor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574693A (ja) * 1991-09-18 1993-03-26 Toshiba Corp 荷電ビーム描画方法
JP3999301B2 (ja) * 1997-03-07 2007-10-31 富士通株式会社 露光データ作成方法
JPH11195589A (ja) * 1998-01-05 1999-07-21 Canon Inc マルチ電子ビーム露光方法及び装置、ならびにデバイス製造方法
US6433347B1 (en) * 1998-06-19 2002-08-13 Nikon Corporation Charged-particle-beam projection-exposure methods and apparatus that selectively expose desired exposure units of a reticle pattern
US6313476B1 (en) * 1998-12-14 2001-11-06 Kabushiki Kaisha Toshiba Charged beam lithography system
JP3360662B2 (ja) * 1999-10-05 2002-12-24 日本電気株式会社 電子線ビーム描画方法および電子線ビーム描画用マスク
US20010017355A1 (en) * 2000-02-25 2001-08-30 Kazui Mizuno Electron beam lithography apparatus and lithography method
JP2005079111A (ja) * 2003-08-29 2005-03-24 Semiconductor Leading Edge Technologies Inc 電子線描画データ作成方法、作成装置及び作成プログラム並びに電子線描画装置
JP2006032755A (ja) * 2004-07-20 2006-02-02 Renesas Technology Corp 荷電粒子線マスクの設計方法及び設計データ構造、荷電粒子線マスク、並びに荷電粒子線転写方法。
JP2006318977A (ja) * 2005-05-10 2006-11-24 Toshiba Corp 電子ビーム描画装置、描画方法、及び描画プログラム
JP4989158B2 (ja) 2005-09-07 2012-08-01 株式会社ニューフレアテクノロジー 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法
JP4751273B2 (ja) * 2006-08-17 2011-08-17 株式会社ニューフレアテクノロジー 描画装置の描画エラー検証方法及び描画装置の描画エラー検証用データの作成装置
JP2009038055A (ja) * 2007-07-31 2009-02-19 Nuflare Technology Inc 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5020745B2 (ja) * 2007-08-29 2012-09-05 株式会社ニューフレアテクノロジー 描画データの作成方法及び荷電粒子ビーム描画装置
JP4945380B2 (ja) * 2007-09-05 2012-06-06 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5498106B2 (ja) * 2009-09-15 2014-05-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
JP5809419B2 (ja) * 2011-02-18 2015-11-10 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5797454B2 (ja) * 2011-05-20 2015-10-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6147528B2 (ja) * 2012-06-01 2017-06-14 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
JP6018811B2 (ja) * 2012-06-19 2016-11-02 株式会社ニューフレアテクノロジー ドリフト補正方法および描画データの作成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219617A (ja) * 1990-01-24 1991-09-27 Jeol Ltd 荷電粒子ビーム描画方法
US5885747A (en) * 1995-08-25 1999-03-23 Kabushiki Kaisha Toshiba Charged beam lithography method
US5894057A (en) * 1996-07-17 1999-04-13 Kabushiki Kaisha Toshiba Charged beam drawing method
US20020096651A1 (en) * 1997-05-30 2002-07-25 Hiroyuki Ito Charged particle beam lithography apparatus for forming pattern on semi-conductor
US6319642B1 (en) * 1998-03-23 2001-11-20 Kabushiki Kaisha Toshiba Electron beam exposure apparatus

Also Published As

Publication number Publication date
JP5498105B2 (ja) 2014-05-21
US8755924B2 (en) 2014-06-17
KR20110030344A (ko) 2011-03-23
JP2011066035A (ja) 2011-03-31
US20110066272A1 (en) 2011-03-17
TW201117260A (en) 2011-05-16
KR101180542B1 (ko) 2012-09-06

Similar Documents

Publication Publication Date Title
TWI417943B (zh) Charge particle beam rendering method and charged particle beam rendering device
TWI424459B (zh) Charge particle beam rendering method and charged particle beam drawing device
JP5547567B2 (ja) 荷電粒子ビーム描画装置およびその制御方法
JP5020745B2 (ja) 描画データの作成方法及び荷電粒子ビーム描画装置
JP5797454B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
US9006691B2 (en) Charged particle beam writing apparatus and charged particle beam writing method using a generated frame that surrounds a first data processing block
JP5620725B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2013206996A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2011100818A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
KR101524839B1 (ko) 하전 입자빔 묘화 장치 및 하전 입자빔 묘화 방법
JP5586343B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5414103B2 (ja) 荷電粒子ビーム描画装置およびその描画データ処理方法
JP6690216B2 (ja) データ処理方法、データ処理プログラム、荷電粒子ビーム描画方法、及び荷電粒子ビーム描画装置
JP6546437B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6171062B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2012043972A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2009295833A (ja) 描画装置及び描画用データの処理方法
JP2013115373A (ja) 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
JP2012182222A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees