TWI409922B - 以垂直銲柱機械補強之半導體封裝堆疊結構 - Google Patents

以垂直銲柱機械補強之半導體封裝堆疊結構 Download PDF

Info

Publication number
TWI409922B
TWI409922B TW98141947A TW98141947A TWI409922B TW I409922 B TWI409922 B TW I409922B TW 98141947 A TW98141947 A TW 98141947A TW 98141947 A TW98141947 A TW 98141947A TW I409922 B TWI409922 B TW I409922B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor package
vertical
holes
solder
Prior art date
Application number
TW98141947A
Other languages
English (en)
Other versions
TW201121013A (en
Inventor
Yu Wei Chiang
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW98141947A priority Critical patent/TWI409922B/zh
Publication of TW201121013A publication Critical patent/TW201121013A/zh
Application granted granted Critical
Publication of TWI409922B publication Critical patent/TWI409922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Description

以垂直銲柱機械補強之半導體封裝堆疊結構
本發明係有關於半導體裝置，特別係有關於一種以垂直銲柱機械補強之半導體封裝堆疊結構。
目前半導體產業中，隨著產品微小化與多功能需求的增加，半導體封裝堆疊結構(Package on Package,POP)在許多電子裝置的使用上已經日趨普遍。半導體封裝堆疊結構可藉由將兩個或兩個以上之半導體封裝件堆疊成單一半導體裝置，用以增加的電性功能，並能節省基板上的使用空間，而具有更精密的配置。此外，半導體封裝堆疊結構還可縮短封裝結構之間的線路長度，以縮短訊號延遲與存取時間。基於成本考量，相較環形電路間隔板或是在基板中央設有容晶開孔，上下堆疊之半導體封裝件之間係以間隔銲球達到電性連接，能具有更低的封裝成本。
如第1圖所示，一種習知半導體封裝堆疊結構100係主要包含一第一半導體封裝件110、一第二半導體封裝件120以及複數個間隔銲球130。該第一半導體封裝件110係包含一第一基板111、一設於該第一基板111上之第一晶片112，並且藉由打線電性連接該第一晶片112與該第一基板111。該第二半導體封裝件120係包含一第二基板121、一設於該第二基板121上之第二晶片122，並且藉由打線電性連接該第二晶片122與該第二基板121。該些間隔銲球130係設於該第一基板111之周邊與該第二基板121之周邊之間，以電性連接該第一半導體封裝件110與該第二半導體封裝件120，並以機械固定該第一半導體封裝件110與該第二半導體封裝件120。在POP產品運算作動時，該第一基板111與該第二基板121的翹曲度不相同，常造成該些間隔銲球130在焊接界面的斷裂。
因此，習知半導體封裝堆疊結構僅是以間隔銲球作為上、下封裝件電性及機械性之連接材，由於運算或作動時不同高度之半導體封裝件通常會遭遇溫度變化而具有不同的基板翹曲程度，故會造成半導體封裝堆疊結構的結構破壞與間隔銲球的斷裂，甚至導致電性連接失敗。
為了解決上述之問題，本發明之主要目的係在於一種以垂直銲柱機械補強之半導體封裝堆疊結構，在經過迴銲之後會形成貫穿上下封裝件的垂直銲柱，提供額外的應力抵抗，以使在兩半導體封裝件周邊之間隔銲球不因基板翹曲而斷裂。
本發明之次一目的係在於提供一種以垂直銲柱機械補強之半導體封裝堆疊結構，能在一次既有的迴銲步驟中達到補強整體結構強度之功效，以減少POP補強材料的設置成本。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種以垂直銲柱機械補強之半導體封裝堆疊結構，主要包含一第一半導體封裝件、一第二半導體封裝件、複數個間隔銲球以及複數個垂直銲柱。該第一半導體封裝件係包含一第一基板、一設於該第一基板上之第一晶片，該第一基板係具有複數個第一貫孔。該第二半導體封裝件係包含一第二基板、一設於該第二基板上之第二晶片，該第二基板係具有複數個第二貫孔，並且該第一半導體封裝件係設置於該第二半導體封裝件之上，以使該些第一貫孔對準該些第二貫孔。該些間隔銲球係設於該第一基板之周邊與該第二基板之周邊之間，以電性連接該第一半導體封裝件與該第二半導體封裝件。該些垂直銲柱係貫穿該些第一貫孔與該些第二貫孔，該些垂直銲柱之單位體積係大於該些間隔銲球之單位體積，並且該些垂直銲柱之水平向直徑係大於該些第一貫孔之孔徑亦大於該些第二貫孔之孔徑，該些垂直銲柱之上下兩端分別突出於該第一基板之上表面與該第二基板之下表面，以機械固定該第一基板與該第二基板。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之以垂直銲柱機械補強之半導體封裝堆疊結構中，該些垂直銲柱係可為無電性傳遞作用之結構補強體。
在前述之以垂直銲柱機械補強之半導體封裝堆疊結構中，該些垂直銲柱係可具有大於該些間隔銲球之單位結合強度。
在前述之以垂直銲柱機械補強之半導體封裝堆疊結構中，每一垂直銲柱係可由一預先結合在對應第一貫孔之第一銲塊與一預先結合在對應第二貫孔之第二銲塊迴銲熔合而成。
在前述之以垂直銲柱機械補強之半導體封裝堆疊結構中，每一垂直銲柱係可由一銲球以及在對應第一貫孔與第二貫孔內之銲料迴銲熔合而成。
在前述之以垂直銲柱機械補強之半導體封裝堆疊結構中，該些垂直銲柱係可位於該第二晶片與該些間隔銲球之間，且更鄰靠該些間隔銲球。
在前述之以垂直銲柱機械補強之半導體封裝堆疊結構中，該第一基板係可具有一位在該些第一貫孔內第一電鍍層、一第一上連接墊與一第一下連接墊，其中該第一上連接墊與該第一下連接墊係上下連接該第一電鍍層，用以控制該些垂直銲柱在該第一基板與該第二基板之間的單位體積不大於該些間隔銲球之單位體積。
在前述之以垂直銲柱機械補強之半導體封裝堆疊結構中，該第一上連接墊係可大於該第一下連接墊。
在前述之以垂直銲柱機械補強之半導體封裝堆疊結構中，該第一半導體封裝件可更包含一第一封膠體，以密封該第一晶片，並且該第二晶片係可藉由複數個第二銲線電性連接至該第二基板，並以一第二封膠體密封該第二晶片、該些第二銲線，但不覆蓋至該第二基板之周邊。
在前述之以垂直銲柱機械補強之半導體封裝堆疊結構中，該第一基板之一下表面係可貼附接觸該第二封膠體。
由以上技術方案可以看出，本發明之以垂直銲柱機械補強之半導體封裝堆疊結構，有以下優點與功效：
一、可藉由第一基板、第二基板與垂直銲柱之特定組合關係作為其中一技術手段，在經過迴銲之後會形成貫穿上下封裝件的垂直銲柱，以機械固定第一基板與第二基板，並提供額外的應力抵抗，以使在兩半導體封裝件周邊之間隔銲球不因基板翹曲而斷裂。
二、可藉由間隔銲球與垂直銲柱之特定組合關係作為其中一技術手段，由於垂直銲柱之上下端分別突出於第一基板之上表面與第二基板之下表面，並且垂直銲柱具有大於間隔銲球之單位結合強度，能在一次既有的迴銲步驟中達到補強整體結構強度之功效，以減少POP補強材料的設置成本。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之第一具體實施例，一種以垂直銲柱機械補強之半導體封裝堆疊結構舉例說明於第2圖之截面示意圖與第3圖之上視示意圖。該以垂直銲柱機械補強之半導體封裝堆疊結構200係主要包含一第一半導體封裝件210、一第二半導體封裝件220、複數個間隔銲球230以及複數個垂直銲柱240。該第一半導體封裝件210係包含一第一基板211、一設於該第一基板211上之第一晶片212，該第一基板211係具有複數個第一貫孔213。在本實施例中，該第一基板211之一下表面211B之周邊係具有複數個第一銲墊，以供該些間隔銲球230之上接合。在本實施例中，該第一晶片212係可藉由複數個打線方式形成之第一銲線217電性連接至該第一基板211，並以一第一封膠體218密封該第一晶片212、該些第一銲線217，但不覆蓋至該第一基板211之周邊。在不同實施例中，當該第一半導體封裝件210為整體POP結構之最上層封裝件時，該第一封膠體218可全面覆蓋該第一基板211之上表面211A。詳細而言，該第一基板211係可具有一位在該些第一貫孔213內第一電鍍層214、一第一上連接墊215與一第一下連接墊216，其中該第一上連接墊215與該第一下連接墊216係上下連接該第一電鍍層214，用以控制該些垂直銲柱240在該第一基板211與該第二基板221之間的單位體積，以防止該些垂直銲柱240在迴銲時產生外擴之現象，並使該些垂直銲柱240於該第一基板211與該第二基板221之間的部位呈柱狀。
該第二半導體封裝件220係包含一第二基板221、一設於該第二基板221上之第二晶片222，該第二基板221係具有複數個第二貫孔223，並且該第一半導體封裝件210係設置於該第二半導體封裝件220之上，以使該些第一貫孔213對準該些第二貫孔223。在本實施例中，該第二晶片222係可藉由複數個第二銲線227電性連接至該第二基板221，並以一第二封膠體228密封該第二晶片222、該些第二銲線227，但不覆蓋至該第二基板221之周邊。在本實施例中，該第二基板221之一上表面221A之周邊係具有複數個不被該第二封膠體228覆蓋之第二銲墊，以供該些間隔銲球230之下接合。並於該第二基板221之一下表面221B設有複數個外接端子250，以作為對外電性連接之用。該第一基板211之該下表面211B係可貼附接觸該第二封膠體228，以避免在迴銲時該第一基板211與該第二基板221之間的間隙改變。此外，該第二基板221係可具有一位在該些第二貫孔223內第二電鍍層224、一第二上連接墊225與一第二下連接墊226，其中該第二電鍍層224、該第二上連接墊225以及該第二下連接墊226可具有與上述之該第一電鍍層214、該第一上連接墊215以及該第一下連接墊216具有相同之焊料量調整與形狀控制該些垂直銲柱240之作用。詳細而言，該第一基板211與該第二基板221係可為一印刷電路板(printed circuit board,PCB)，作為安裝或連接時的主要支撐體。該第一晶片212與該第二晶片222係可為以半導體作基層之積體電路元件，例如記憶體、邏輯元件以及特殊應用積體電路(ASIC)，而具有相同或不同之電性功能。
請參閱第2及3圖所示，該些間隔銲球230係設於該第一基板211之周邊與該第二基板221之周邊之間，以電性連接該第一半導體封裝件210與該第二半導體封裝件220。更具體地，該些間隔銲球230係接合於該些第一銲墊與該些第二銲墊之間(如第2圖所示)，除了能提供電性連接之用，亦可提供該第一半導體封裝件210與該第二半導體封裝件220最基本的機械連接關係。
該些垂直銲柱240係貫穿該些第一貫孔213與該些第二貫孔223，該些垂直銲柱240之單位體積係大於該些間隔銲球230之單位體積，並且該些垂直銲柱240之水平向直徑係大於該些第一貫孔213之孔徑亦大於該些第二貫孔223之孔徑。該些垂直銲柱240之上下兩端分別突出於該第一基板211之上表面211A與該第二基板221之下表面221B，以機械固定該第一基板211與該第二基板221。在本實施例中，該些垂直銲柱240係可為無電性傳遞作用之結構補強體，僅作為機械性連接該第一基板211與該第二基板221之作用。更進一步地，該些垂直銲柱240係可具有大於該些間隔銲球230之單位結合強度，故能提供更高於該些間隔銲球230之結構補強作用，以提升整體結構的機械強度。具體而言，如第2與3圖所示，該些垂直銲柱240係可位於該第二晶片222與該些間隔銲球230之間，且更鄰靠該些間隔銲球230。因此，更可防止整體結構在遭遇溫度變化時，該第一半導體封裝件210與該第二半導體封裝件220不同的翹曲方向所造成的破壞。在一較佳實施例中，每一垂直銲柱240係可由一預先結合在對應第一貫孔213之第一銲塊與一預先結合在對應第二貫孔223之第二銲塊迴銲熔合而成，詳述如後。
本發明另揭示上述以垂直銲柱機械補強之半導體封裝堆疊結構之形成方法舉例說明於第4A至4C圖之元件截面示意圖。
首先，如第4A圖所示，提供一第一半導體封裝件210，其係包含一第一基板211、一設於該第一基板211上之第一晶片212，該第一基板211係具有複數個第一貫孔213。具體而言，該第一基板211之一下表面211B係可具有複數個第一銲墊，並於該些第一銲墊上接合有複數個間隔銲球230。在本實施例中，該些第一貫孔213係可預先結合有複數個第一銲塊240A。
接著，如第4B圖所示，提供一第二半導體封裝件220，其係包含一第二基板221、一設於該第二基板221上之第二晶片222，該第二基板221係具有複數個第二貫孔223。具體而言，該第二基板221之一上表面221A係可具有複數個第二銲墊，並於該第二基板221之一下表面221B形成有複數個外接端子250。在本實施例中，該些第二貫孔223係可預先結合有複數個第二銲塊240B。
之後，如第4C圖所示，設置該第一半導體封裝件210於該第二半導體封裝件220之上，並使該些第一貫孔213對準於該些第二貫孔223。更進一步地，該些第一銲塊240A係同時對準於對應之該些第二銲塊240B，並且該些間隔銲球230對準於對應之該些第二銲墊。詳細而言，該些第一銲塊240A與該些第二銲塊240B之間係可塗佈一助焊劑或低溫焊膏，在放置該第一半導體封裝件210便能使助焊劑(或低溫焊膏)接觸該些第一銲塊240A與該些第二銲塊240B，以利該些第一銲塊240A與該些第二銲塊240B於後續迴銲製程中相互熔合。
最後，以迴銲方式接合該第一半導體封裝件210與該第二半導體封裝件220，以使該第一半導體封裝件210與該第二半導體封裝件220達成機械性與電性連接。具體而言，在迴銲之後，該些第一銲塊240A與對應之該些第二銲塊240B會相互熔合，而結合成為複數個貫穿該第一半導體封裝件210與該第二半導體封裝件220之垂直銲柱240，並使得該些間隔銲球230接合至該第二基板221之該些第二銲墊。此時，即可完成本發明之以垂直銲柱機械補強之半導體封裝堆疊結構200(如第2圖所示)。
在本發明中，利用第一基板、第二基板與垂直銲柱之特定組合關係作為其中一技術手段，在經過迴銲之後會形成貫穿上下封裝件的垂直銲柱，以機械固定該第一基板211與該第二基板221，並提供額外的應力抵抗，該兩半導體封裝件210與220穩固結合。在該兩半導體封裝件210與220周邊之間隔銲球230不因基板翹曲而斷裂。更具體而論，這是由於該些垂直銲柱240之上下兩端分別突出於該第一基板211之上表面211A與該第二基板221之下表面221B，以機械固定該第一基板211與該第二基板221。即使選用相同或相似的焊接材料，該些垂直銲柱240仍具有大於該些間隔銲球230之單位結合強度，能在一次既有的迴銲步驟中達到補強整體結構強度之功效，以減少補強材料的設置成本。
依據本發明之另一變化實施例，上述以垂直銲柱機械補強之半導體封裝堆疊結構之另一形成方法舉例說明於第5A與5B圖之元件截面示意圖。同第2圖之該半導體封裝堆疊結構主要包含一第一半導體封裝件210、一第二半導體封裝件220、複數個間隔銲球230以及複數個垂直銲柱240。在本實施例中，每一垂直銲柱240係可由一銲球240C以及在對應第一貫孔213與第二貫孔223內之銲料240A’、240B’迴銲熔合而成。其中與第一實施例相同的主要元件將以相同符號標示，不再詳予贅述。
請參閱第5A圖所示，該第一半導體封裝件210係包含一第一基板211、一設於該第一基板211上之第一晶片212，該第一基板211係具有複數個第一貫孔213。該第二半導體封裝件220係包含一第二基板221、一設於該第二基板221上之第二晶片222，該第二基板221係具有複數個第二貫孔223。在本實施例中，該些第一貫孔213與該些第二貫孔223內係分別預先填滿銲料240A’與銲料240B’。更進一步地，該些第二貫孔223之銲料240B’上係可設置該些銲球240C，該些銲球240C係可為自由球而未直接焊接於銲料240B’上，而在本實施例中在該些間隔銲球230在迴銲之前亦為自由球，可與該些銲球240C同時放置在該第二半導體封裝件220。具體而言，在迴銲之前的植球放置步驟中，該些間隔銲球230與該些銲球240C藉由預先形成之助焊劑或少量印刷銲料沾著於該第二基板221之上表面221A。
請參閱第5B圖所示，將該第一半導體封裝件210係設置於該第二半導體封裝件220之上，以使該些第一貫孔213對準該些第二貫孔223。在封裝堆疊之後與迴銲之前，該些銲球240C係同時接觸在該些第一貫孔213內之銲料240A’與在該些第二貫孔223內之銲料240B’，以利後續迴銲製程之進行。在迴銲步驟中，該些銲球240C與在對應之該些第一貫孔213之銲料240A’與該些第二貫孔223內之銲料240B’會迴銲熔合，之後可形成為該些垂直銲柱240(如第2圖所示)，在迴銲步驟之同時，該些間隔銲球230亦上下接合該第一基板211與該第二基板221。
依據本發明之第二具體實施例，另一種以垂直銲柱機械補強之半導體封裝堆疊結構舉例說明於第6圖之截面示意圖。該以垂直銲柱機械補強之半導體封裝堆疊結構300主要包含一第一半導體封裝件210、一第二半導體封裝件220、複數個間隔銲球230以及複數個垂直銲柱240。其中與第一實施例相同的主要元件將以相同符號標示，不再詳予贅述。
詳細而言，該第一半導體封裝件210係包含一第一基板211、一設於該第一基板211上之第一晶片212，該第一基板211係具有複數個第一貫孔213。該第二半導體封裝件220係包含一第二基板221、一設於該第二基板221上之第二晶片222，該第二基板221係具有複數個第二貫孔223。具體而言，該第一晶片212與該第二晶片222係分別覆晶接合於該第一基板211與該第二基板221。更進一步地，該第一晶片212與該第一基板211之間係可填入一例如底膠之第一封膠體318，並於該第二晶片222與該第二基板221之間可填入一例如底膠之第二封膠體328。在本實施例中，該第一基板211係可具有一位在該些第一貫孔213內第一電鍍層314、一第一上連接墊315與一第一下連接墊316，其中該第一上連接墊315與該第一下連接墊316係上下連接該第一電鍍層314，用以控制該些垂直銲柱240在該第一基板211與該第二基板221之間的單位體積不大於該些間隔銲球230之單位體積。此外，該第一上連接墊315係可大於該第一下連接墊316。更進一步地，該第二基板221係同樣可具有一位在該些第二貫孔223內第二電鍍層324、一第二上連接墊325與一第二下連接墊326，並藉由該第二上連接墊325與該第二下連接墊326一同限制該些垂直銲柱240於該第一基板211與該第二基板221之間的單位體積。例如，可調整該第二下連接墊326係可大於該第二上連接墊325，多餘銲料可突出地形成於該第二下連接墊326，以控制該些垂直銲柱240在該第一基板211與該第二基板221之間的柱體形狀。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。
100．．．半導體封裝堆疊結構
110．．．第一半導體封裝件
111．．．第一基板
112．．．第一晶片
120．．．第二半導體封裝件
121．．．第二基板
122．．．第二晶片
130．．．間隔銲球
200．．．以垂直銲柱機械補強之半導體封裝堆疊結構
210．．．第一半導體封裝件
211．．．第一基板
211A．．．上表面
211B．．．下表面
212．．．第一晶片
213．．．第一貫孔
214．．．第一電鍍層
215．．．第一上連接墊
216．．．第一下連接墊
217．．．第一銲線
218．．．第一封膠體
220．．．第二半導體封裝件
221．．．第二基板
221A．．．上表面
221B．．．下表面
222．．．第二晶片
223．．．第二貫孔
224．．．第二電鍍層
225．．．第二上連接墊
226．．．第二下連接墊
227．．．第二銲線
228．．．第二封膠體
230．．．間隔銲球
240．．．垂直銲柱
240A．．．第一銲塊
240B．．．第二銲塊
240A’．．．銲料
240B’．．．銲料
240C．．．銲球
250．．．外接端子
300．．．以垂直銲柱機械補強之半導體封裝堆疊結構
314．．．第一電鍍層
315．．．第一上連接墊
316．．．第一下連接墊
318．．．第一封膠體
324．．．第二電鍍層
325．．．第二上連接墊
326．．．第二下連接墊
328．．．第二封膠體
第1圖：為習知的一種以銲球連接之半導體封裝堆疊結構之截面示意圖。
第2圖：依據本發明之第一具體實施例的一種以垂直銲柱機械補強之半導體封裝堆疊結構之截面示意圖。
第3圖：依據本發明之第一具體實施例的以垂直銲柱機械補強之半導體封裝堆疊結構之上視示意圖。
第4A至4C圖：依據本發明之第一具體實施例的以垂直銲柱機械補強之半導體封裝堆疊結構之元件截面示意圖。
第5A至5B圖：依據本發明之第一具體實施例的一種以垂直銲柱機械補強之半導體封裝堆疊結構繪示在另一變化例形成方法中之元件截面示意圖。
第6圖：依據本發明之第二具體實施例的一種以垂直銲柱機械補強之半導體封裝堆疊結構之截面示意圖。
200．．．以垂直銲柱機械補強之半導體封裝堆疊結構
210．．．第一半導體封裝件
211．．．第一基板
211A．．．上表面
211B．．．下表面
212．．．第一晶片
213．．．第一貫孔
214．．．第一電鍍層
215．．．第一上連接墊
216．．．第一下連接墊
217．．．第一銲線
218．．．第一封膠體
220．．．第二半導體封裝件
221．．．第二基板
221A．．．上表面
221B．．．下表面
222．．．第二晶片
223．．．第二貫孔
224．．．第二電鍍層
225．．．第二上連接墊
226．．．第二下連接墊
227第二銲線
228第二封膠體
230間隔銲球
240垂直銲柱
250外接端子

Claims (10)

  1. 一種以垂直銲柱機械補強之半導體封裝堆疊結構，包含：一第一半導體封裝件，係包含一第一基板、一設於該第一基板上之第一晶片，該第一基板係具有複數個第一貫孔；一第二半導體封裝件，係包含一第二基板、一設於該第二基板上之第二晶片，該第二基板係具有複數個第二貫孔，並且該第一半導體封裝件係設置於該第二半導體封裝件之上，以使該些第一貫孔對準該些第二貫孔；複數個間隔銲球，係設於該第一基板之周邊與該第二基板之周邊之間，以電性連接該第一半導體封裝件與該第二半導體封裝件；以及複數個垂直銲柱，係貫穿該些第一貫孔與該些第二貫孔，該些垂直銲柱之單位體積係大於該些間隔銲球之單位體積，並且該些垂直銲柱之水平向直徑係大於該些第一貫孔之孔徑亦大於該些第二貫孔之孔徑，該些垂直銲柱之上下兩端分別突出於該第一基板之上表面與該第二基板之下表面，以機械固定該第一基板與該第二基板，其中該些垂直銲柱係為無電性傳遞作用之結構補強體。
  2. 依據申請專利範圍第1項所述之以垂直銲柱機械補強之半導體封裝堆疊結構，其中該些垂直銲柱係具 有大於該些間隔銲球之單位結合強度。
  3. 依據申請專利範圍第1項所述之以垂直銲柱機械補強之半導體封裝堆疊結構，其中每一垂直銲柱係由一預先結合在對應第一貫孔之第一銲塊與一預先結合在對應第二貫孔之第二銲塊迴銲熔合而成。
  4. 依據申請專利範圍第1項所述之以垂直銲柱機械補強之半導體封裝堆疊結構，其中每一垂直銲柱係由一銲球以及在對應第一貫孔與第二貫孔內之銲料迴銲熔合而成。
  5. 依據申請專利範圍第1項所述之以垂直銲柱機械補強之半導體封裝堆疊結構，其中該些垂直銲柱係位於該第二晶片與該些間隔銲球之間，且更鄰靠該些間隔銲球。
  6. 依據申請專利範圍第1項所述之以垂直銲柱機械補強之半導體封裝堆疊結構，其中該第一半導體封裝件更包含一第一封膠體，以密封該第一晶片，並且該第二晶片係藉由複數個銲線電性連接至該第二基板，並以一第二封膠體密封該第二晶片、該些銲線，但不覆蓋至該第二基板之周邊。
  7. 依據申請專利範圍第6項所述之以垂直銲柱機械補強之半導體封裝堆疊結構，其中該第一基板之一下表面係貼附接觸該第二封膠體。
  8. 一種以垂直銲柱機械補強之半導體封裝堆疊結構，包含： 一第一半導體封裝件，係包含一第一基板、一設於該第一基板上之第一晶片，該第一基板係具有複數個第一貫孔；一第二半導體封裝件，係包含一第二基板、一設於該第二基板上之第二晶片，該第二基板係具有複數個第二貫孔，並且該第一半導體封裝件係設置於該第二半導體封裝件之上，以使該些第一貫孔對準該些第二貫孔；複數個間隔銲球，係設於該第一基板之周邊與該第二基板之周邊之間，以電性連接該第一半導體封裝件與該第二半導體封裝件；以及複數個垂直銲柱，係貫穿該些第一貫孔與該些第二貫孔，該些垂直銲柱之單位體積係大於該些間隔銲球之單位體積，並且該些垂直銲柱之水平向直徑係大於該些第一貫孔之孔徑亦大於該些第二貫孔之孔徑，該些垂直銲柱之上下兩端分別突出於該第一基板之上表面與該第二基板之下表面，以機械固定該第一基板與該第二基板，其中該些垂直銲柱係具有大於該些間隔銲球之單位結合強度。
  9. 一種以垂直銲柱機械補強之半導體封裝堆疊結構，包含：一第一半導體封裝件，係包含一第一基板、一設於該第一基板上之第一晶片，該第一基板係具有複 數個第一貫孔；一第二半導體封裝件，係包含一第二基板、一設於該第二基板上之第二晶片，該第二基板係具有複數個第二貫孔，並且該第一半導體封裝件係設置於該第二半導體封裝件之上，以使該些第一貫孔對準該些第二貫孔；複數個間隔銲球，係設於該第一基板之周邊與該第二基板之周邊之間，以電性連接該第一半導體封裝件與該第二半導體封裝件；以及複數個垂直銲柱，係貫穿該些第一貫孔與該些第二貫孔，該些垂直銲柱之單位體積係大於該些間隔銲球之單位體積，並且該些垂直銲柱之水平向直徑係大於該些第一貫孔之孔徑亦大於該些第二貫孔之孔徑，該些垂直銲柱之上下兩端分別突出於該第一基板之上表面與該第二基板之下表面，以機械固定該第一基板與該第二基板；其中，該第一基板係具有一位在該些第一貫孔內第一電鍍層、一第一上連接墊與一第一下連接墊，其中該第一上連接墊與該第一下連接墊係上下連接該第一電鍍層，用以控制該些垂直銲柱在該第一基板與該第二基板之間的單位體積不大於該些間隔銲球之單位體積。
  10. 依據申請專利範圍第9項所述之以垂直銲柱機械補強之半導體封裝堆疊結構，其中該第一上連接墊 係大於該第一下連接墊。
TW98141947A 2009-12-08 2009-12-08 以垂直銲柱機械補強之半導體封裝堆疊結構 TWI409922B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98141947A TWI409922B (zh) 2009-12-08 2009-12-08 以垂直銲柱機械補強之半導體封裝堆疊結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98141947A TWI409922B (zh) 2009-12-08 2009-12-08 以垂直銲柱機械補強之半導體封裝堆疊結構

Publications (2)

Publication Number Publication Date
TW201121013A TW201121013A (en) 2011-06-16
TWI409922B true TWI409922B (zh) 2013-09-21

Family

ID=45045399

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98141947A TWI409922B (zh) 2009-12-08 2009-12-08 以垂直銲柱機械補強之半導體封裝堆疊結構

Country Status (1)

Country Link
TW (1) TWI409922B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634629B (zh) * 2015-08-20 2018-09-01 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
TWI250627B (en) * 2005-01-21 2006-03-01 Advanced Semiconductor Eng Stacked package and method for manufacturing the same
TW200810049A (en) * 2006-08-11 2008-02-16 Powertech Technology Inc Package-on-package structure and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
TWI250627B (en) * 2005-01-21 2006-03-01 Advanced Semiconductor Eng Stacked package and method for manufacturing the same
TW200810049A (en) * 2006-08-11 2008-02-16 Powertech Technology Inc Package-on-package structure and its manufacturing method

Also Published As

Publication number Publication date
TW201121013A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US10879203B2 (en) Stud bump structure for semiconductor package assemblies
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
US8575763B2 (en) Semiconductor device and method of manufacturing the same
TWI495082B (zh) 多層半導體封裝
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
TWI541966B (zh) 封裝堆疊結構及其製法
JP2010251347A (ja) 半導体装置の製造方法
TWI654730B (zh) 封裝結構及其製造方法
JP2011129684A (ja) 半導体装置及びその製造方法
US20240145346A1 (en) Semiconductor device with through-mold via
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
JP2000269407A (ja) 電子モジュール及び電子機器
TWI377662B (en) Multiple flip-chip package
TWI409922B (zh) 以垂直銲柱機械補強之半導體封裝堆疊結構
JP4829853B2 (ja) 半導体ｐｏｐ装置
JP2010147225A (ja) 半導体装置及びその製造方法
TWI467723B (zh) 半導體封裝件及其製法
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
TWI399838B (zh) 柱對柱覆晶結構
TWI480992B (zh) 維持焊接定位之覆晶封裝構造
TW201209971A (en) Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
TWI845940B (zh) 電子封裝件及其電子結構
TWI395319B (zh) 避免封裝堆疊接點斷裂之半導體組合構造
TWI393224B (zh) 覆晶封裝及其製造方法