TWI359503B - High withstand voltage trenched mos transistor and - Google Patents

High withstand voltage trenched mos transistor and Download PDF

Info

Publication number
TWI359503B
TWI359503B TW096135794A TW96135794A TWI359503B TW I359503 B TWI359503 B TW I359503B TW 096135794 A TW096135794 A TW 096135794A TW 96135794 A TW96135794 A TW 96135794A TW I359503 B TWI359503 B TW I359503B
Authority
TW
Taiwan
Prior art keywords
trench
gate electrode
electric field
mos transistor
japan
Prior art date
Application number
TW096135794A
Other languages
English (en)
Other versions
TW200834921A (en
Inventor
Keiji Hayashi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200834921A publication Critical patent/TW200834921A/zh
Application granted granted Critical
Publication of TWI359503B publication Critical patent/TWI359503B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1359503 九、發明說明： 【發明所屬之技術領域】 本發明係關於高耐壓電晶體及其製造方法，更詳言之， 係關於在液晶驅動器等中，具有溝槽構造之高耐壓電晶體 及其製造方法。 【先前技術】 以往’曾有施行作為高耐壓金氧半導體電晶體之功能之 半導體裝置之提案。此高耐壓金氧半導體電晶體如圖15所 示，在矽基板71設有元件分離用之隔離區域72、與電場緩 和層73，經由閘極氧化膜74而以兩端部重疊於電場緩和層 73方式形成閘極電極75 ’在閘極電極75之兩側，與閉極電 極75相離一定距離設有所謂偏置構造之源極/汲極區域 76。在此種構造之高耐壓金氧半導體電晶體中，為確保高 耐壓，將閘極長度及電場緩和層73形成大某種程度。 對此，為謀求高積體化，例如在專利文獻丨（日本特開平 4-25 1980號公報（平成4年（1992)9月8日公開）），有使用溝槽 之同耐壓金氧半導體電晶體之提案。此高耐壓金氧半導體 電晶體如圖16所示，首先，在N型半導體基板5〇形成溝槽 6〇，在溝槽60之側面與底面形成p型-雜質擴散層㈠。其 次，如圊17所示，將溝槽60之底面進一步下挖而形成溝槽 62。其後，如圖18所示，在溝槽62之側面與底面之表層， 例如藉熱氧化法形成氧化膜63，在含溝槽62之半導體基板 5〇上全面利用CVD法形成多晶矽膜。藉光微影及蝕刻技術 將夕日曰矽膜圖案化成為閘極電極64，形成P-LDD用低濃度 125053.doc 1359503 擴散詹65 ’在閘極電極64之側壁形成側牆66，以通常之製 造方法形成P型高濃度雜質擴散層67,獲得如圖18及圖19 所示之P型高耐壓金氧半導體電晶體。
所得之P型高耐壓金氧半導體電晶體係以覆蓋溝槽62方 式形成閘極電極64 ’在閘極電極64之侧壁配置側牆66，與 此鄰接地配置成為源極/汲極區域之p型高濃度雜質擴散層 67 ’在P型高濃度雜質擴散層67與溝槽62之周圍，形成利 用LOCOS法之隔離區域68，在閘極電極64與隔離區域68重 疊之區域形成與金屬布線連接用之接觸區域69。 【發明内容】 (發明所欲解決之問題） 依據此高耐壓金氧半導體電晶體，由於施行作為電場緩 和層之功能之P型-雜質擴散層61形成於溝槽62之側面，故 可縮小電晶體之佔有面積。但，形成溝槽6〇後，需進一步
下挖而形成溝槽62,故步驟較繁雜’製造成本增高，且良 率會降低。 & 又，在閘極電極64之側壁配置側牆66，在隔離區域68， 有必要形成閘極電極64與金屬布線之接觸區域的，故高耐 壓金氧半導體電晶體之縮小效果會相對地減少❶ 作為解決此等問題之技術，例如日本特開2〇〇4_399U號 =報（專利文獻2、平成i 6(2004)年2月5日公開）提出利用沿 者斜方向之離子注入而在溝槽側壁形成漂移擴散層之高耐 壓金氧半導體電晶體。此高耐壓金氧半導體電晶體如圖2〇 所示，在半導體基板40形成溝槽41，利用沿著斜方向之離 125053.doc 1359503 子注入而在溝槽41側壁形成漂移擴散層42。 離子注入之際，溝槽41之底壁會成為溝槽41 遮影而不能被離子注入。 其後，如圖21所示，在溝槽41之側壁與底面形成閉極氧 化膜43，將閘極電極44埋入溝槽41，藉離子注入形成高濃 度雜質擴散層45、層間絕緣膜46及汲極.源極.閘極電^ 布線47,獲得如圖21所示之高耐壓金氧半導體電晶體。
圖21所不之高耐壓金氧半導體電晶體雖簡化製造方法， 且被高積體化，但因閘極電極44與高濃度雜質擴散層仏相 鄰接，故會受到閘極電極44對電場之影響而降低高耐壓金 氧半導體電晶體之耐壓，而有難以高耐壓化之問題。
在其斜方向之 之開口部緣之 更如圖20所示，為了在溝槽41之側壁向斜方向注入離子 而形成漂移擴散層42,在形成漂移擴散層42用之離子注入 之注入角Θ上，閘極長度（溝槽41之寬度）a與漂移擴散層42 之長度b有關係（b=a/tane)。為此，決定溝槽41之深度時， 即可只有一個意思地決定閘極長度（溝槽41之寬度）^因 此，在進行電晶體之特性誤差之影響較大之電路（例如液 晶驅動器之輸出電路）之設計之際，會發生增大閘極長度 而不能縮小製程之加工精度誤差之問題點，在該種電路 中，已不能使用如上述之縮小化之高耐壓電晶體。 (解決問題之技術手段） 本發明之目的在於解決此等問題點，而提供大幅縮小化 之高耐壓電晶體及其製造方法。 為解決上述問題點，本發明之高耐壓溝槽型金氧半導體 125053.doc 1359503 電晶體之特徵在於：包含溝槽，其形成於半導體基板；及 閘極氧化膜，其形成於前述溝槽之表面部；包含閘極電 極，其形成於前述閘極氧化膜上之溝槽内；包含第丨電場 緩和層，其形成在鄰接於前述閘極電極兩側之半導體基板 t表面部；包含第2電場緩和層，其沿著具有前述閘極電 極之區域之溝槽之側壁，在半導體基板中連接於前述第i 電場緩和層而形成；包含絕緣膜，其覆蓋前述閘極電極 φ 冑’包含源極及汲極區域’其包含於形成在前述閘極電極 兩側之第1電場緩和層之表面部而形成。 為解決上ϋ問題，點，本發明之另—高耐壓溝槽型金氧半 ' 導體電晶體之特徵在於：包含溝槽，其形成於半導體基 ’及閘極氧化膜，其形成於前述溝槽之内壁；包含閘極 電極，其經由前述閘極氧化膜而形成於溝槽内與鄰接於前 j半導體基板上之前述溝槽之區域；包含側牆，其形成於 前述半導體基板上之前述閘極電極兩側；包含第ι電場緩 • 卩層’其形成在鄰接於前述閘極電極兩側之半導體基板之 表面部，包含第2電場緩和層，其沿著具有前述閘極電極 t溝槽之側壁’在半導體基板中連接於前述第！電場緩和 ^而形成；包含源極及汲極區域，其包含於形成在前述閑 極電極兩側之第I電場緩和層之表面部而形成。 為解決上述問題點，本發明之又另一高耐壓溝槽型金氧 半導體電曰曰體之特徵在於··包含溝槽，其形成於半導體基 板，及閘極氧化膜，其形成於前述溝槽之内壁；包含經由 別述閘極氧化膜而形成於溝槽内之閉極電極之上表面形成 125053.doc i: S .) 1359503 (實施型態1) 、依據^至圖14說明本發明之實施型態時，如以下所 述。
圖1係表示實施型態之高耐虔電晶體i之構成之平面圖， 圖2係沿著圖!所示之剖面η之剖面圖，圖3係沿著圖i所示 之剖面Π-Π之剖面圖。高耐虔電晶體丨從垂直於半導體基 板8之"表面之方向觀之’包含有互相平行地配置之帶狀之 CVD乳化膜n。在圖！及圖2中，閘極電極4被埋入於將配 置於令央之㈣氧㈣U +斷所形叙溝槽7。以覆蓋溝 槽7之底面及兩側面與半導體基板8之表面方式形成閘極氧 閘極電極4刀別隔著特定間隔而形成之源極$及汲極6 ，出於半導體基板8之表面而形成於閘極電極4之兩側。沿 耆溝槽7之源極5側之側壁與溝槽之汲極6側之側壁，將電 β緩#層2形成於特定之深度。冑場緩和層2係&著溝槽7 之側壁而由接近於溝槽7之底面之深度形成至到達源極5或 汲極6之下側之深度。將電場緩和層3形成於閘極電極4與 源極5之間、及閘極電極4與汲極6之間。電場緩和層3形成 於比電場緩和層2之上表面更深之位置。電場緩和層3形成 於源極5與電場緩和層2之間及源極5之下側，且形成於沒 極6與電場緩和層2之間及沒極6之下側。電場緩和層2形成 由電％緩和層3之下側向源極5或汲極6伸入。 16〜5xl017 em'3，電場緩 cm·3。如此，電場緩和 電場緩和層2之雜質濃度為1x10 和層3之雜質濃度為ιχΐ〇16〜5χΐ〇17 125053.doc 13^9503 本實施型態之兩耐壓電晶體不必降低耐壓，即可發揮使 问耐壓電晶體大幅縮小化之效果。 (實施型態2) 圖13係表示實施型態2之變形例之高耐壓電晶體u之構 成之剖面圖。在與前述之構成要素同—之構成要素附上同 一之參照符號。因此’省略此等構成要素之詳細說明。 。又於同耐壓電晶體1 a之閘極電極4a係具有經由前述閘極 氧化膜，在溝槽内與鄰接於前述半導體基板上之前述溝槽 之半導體基板上之區域形成閘極電極，再於前述半導體基 板上之前述閘極電極之兩端形成侧牆之構成。 依據此方法’可控制側牆寬度而調整閘極電極與源極區 域（5)或汲極區域（6)之間隔，藉以控制閘極電極與源極區 域（5)或沒極區域（6)間之耐壓，並可謀求高耐壓化。如 此，閘極電極4也可形成由半導體基板8之表面隆起。 [實施型態2之效果] 本實施型態之高耐壓電晶體係使高濃度擴散層6與閘極 電極4相離期望之距離’而削減防止電晶體之耐壓降低用 之CVD膜10之形成步驟’將閘極電極4殘留至閘極之溝槽7 之外側而形成’並在其側壁形成側牆，藉此可發揮與實施 型態1同樣之效果。但，高耐壓電晶體之縮小效果會減少 相當於將閘極電極4殘留至閘極之溝槽7之外側而形成之部 份。 (實施型態3) 圖14係表示實施型態3之高耐壓電晶體lb之另一變形例 125053.doc •15· 1359503 之構成之剖面圖。 設於高耐壓電晶體lb之閘極電極4b係在露出之溝槽之側 壁與底自之半導體基板形成閘極氧化膜冑，在前^溝槽 内，以使閘極電極之頂部低於前述半導體基板之表面部^ 方式形成閘極電極。另外，在閘極電極之上，於前述溝槽 内壁之兩側形成側牆’故可控制閘極電極之頂部位置與二 牆之寬度而調整閘極電極與源極區域（5)或汲極區域0)之 間隔，藉以控制閘極電極與源極區域（5)或汲極區域（6)間 之耐壓，可謀求高耐壓化。如此，閘極電極也可由半導體 基板8之表面凹入而形成。 [實施型態3之效果] 本實施型態之高耐壓電晶體係使高濃度擴散層6與閘極 電極4向閘極之溝槽之深度方向相離期望之距離，藉以防 止電晶體之耐壓降低，且刪除（：乂1：)膜1〇之形成步驟，可發 揮與實施型態1同樣之效果而不會減少實施型態之縮小效 果。 圖13圖14之實施型態係在閘極電極與汲極擴散層之間 設置第2電場緩和層，而緩和閘極電極與汲極擴散之間所 發生之強的電％集中之以防止高耐壓電晶體之对壓降低為 目的之本實施例之變形型態。 在以上之實施型態中，雖揭示N型高耐壓電晶體之例， 但也可同樣將本發明適用於P型高耐壓電晶體。 如此’在本實施型態中，在第1傳導型之半導體基板8形 成元件分離用之第1溝槽18，施行在第1溝槽18埋入CVD氧 (S .) 125053.doc •16· 1359503 側之絕緣膜ίο覆蓋之區域形成電場緩和用之漂移擴散，在 溝槽7之底面形成電晶體之通道區域而完成高时壓電晶體 之構造。 將電壓施加至此種構造之高耐壓電晶體之汲極·源極間 之情形，如圖2所示，汲極.源極擴散端B與閘極電極端A 會相離絕緣膜10遮蔽形成高濃度擴散層之離子16之注入之 距離’故在漂移擴散端B之電場幾乎不受到閘極電極端A 之電場之影響，可提高電晶體之擊穿耐壓。 另外，除了對溝槽7之側壁向垂直方向擴散耗盡層以 外，使下側之半導體基板8之雜質濃度高於溝槽7之底面 時，耗盡層幾乎不會擴散至溝槽7之底面，故縱使縮小溝 槽7之底面之尺寸，電晶體之穿通耐壓也幾乎不會降低。 因此，即使是非常小之電晶體尺寸，也可確保較高之穿通 以上之結果，可利用非常小尺寸之閘極長度實現非常高 耐壓之電晶體》 在上述構造之高耐壓電晶體中，不必改變電場緩和之作 用，即可使半導體基板表面之漂移擴散層（電場緩和層）之 形成面積實質上成為零，提供可利用短的閘極長度實現高 耐壓之微細之高耐壓電晶體之製造方法。 另外’由於不必在冑出端子及電源端子設置㈣保護電 路’故可達成晶片之大幅縮小’提供最適於輸出端子數較 多而要求低成本之液晶驅動器等之半導體裝置之製造方 法。 125053.doc 1359503 如上所述’依據本實施型態’由於形成有溝槽，在其側 壁形成電場缓和層’故可使電場緩和層在半導體基板上所 佔之面積幾近於零，而大幅謀求高耐壓電晶體之佔有面積 之大幅（30〜50%)縮小。 本發明並不限定於上述之實施型態，可在請求項所示之 範圍内施行種種之變更。即，將請求項所示之範圍内適宜 變更實施形感之技術的手段組合所得之實施形態也包含於 本發明之技術的範圍。
本發明可在液晶驅動器等中，適用於具有溝槽構造之高 耐壓電晶體及其製造方法。 在本實施型態之高耐壓溝槽型金氧半導體電晶體中，除 了上述構成以外，最好前述閘極電極之頂部之平面係與鄰 接之前述半導體基板之表面部略同一平面。 在本實施型態之高耐壓溝槽型金氧半導體電晶體中，除 了上述構成以外，最好前述溝槽之深度為〇.3〜2
在本實施型態之高耐壓溝槽型金氧半導體電晶體中，除 了上述構成以外，最好前述溝槽之寬度為〇3〜l. 在本實施型態之高耐壓溝槽型金氧半導體電晶體中，除 了上述構成以外，最好前述第丨電場緩和層之雜質濃产 Ixl0,6~5xl017 cm'3 ° Λ μ ，第 cm': 雪崩 雜質濃度在lxlO16以下時，在電晶體之電源電壓中 1電場緩和層會竭盡化而降低電晶體之耐壓。在5^1〇17 以上時’纟電晶體之電源電壓中，第i電場緩和層會 破壞而降低電晶體之耐壓。 125053.doc -19- (S.) 1359503 在本實施型態之高耐壓溝槽型金氧半導體電晶體中，除 了上述構成以外’最好前述第2電場緩和層之雜質濃度為 1x1016~5x1017 cm*3 〇 雜質濃度在ΐχίο16以下時，在電晶體之電源電壓中，第 2電場緩和層會竭盡化而降低源極.汲極之耐壓。在 5xl017 cm·3以上時，在電晶體之電源電壓中，第2電場緩 和層會雪崩破壞而降低源極.汲極之耐壓。
在本實施型態之高耐壓溝槽型金氧半導體電晶體中，除 了上述構成以外’最好沿著前述溝槽側壁形成之前述第2 電場緩和層之前端部係形成於溝槽之深度之8〇〜9〇%之位 置。 第2電場緩和層之前端部在溝槽之深度之8〇%以下時， 第2電場緩和層之沿著溝槽側壁之距離會變短，故會降低 電晶體之耐壓。在90%以上時，在電壓施加至電晶體時， 竭盡層會向溝槽底面側延伸，故會降低電晶體之耐壓。
在本實施型態之高耐壓溝槽型金氧半導體電晶體中，除 了上述構成以外，最好在前述高耐壓溝槽型金氧半導體電 b曰體之閘極長度方向，覆蓋前述閘極電極部之前述絕緣膜 之寬度為0.4〜1.5 μηι。 絕緣膜之寬度在0.4 μιη以下時，容易受到閉極電極之電 場之影響而降低電晶體之耐壓。在15卿以上時，電晶體 之大小會增大，電晶體之通電電阻會增大。 在本實施型態之高耐壓溝槽型金氧半導體電晶體中，除 了上述構成以外，最好前述高耐壓溝槽型金氧半導體電晶 125053.doc •20· 1359503 體之源極區域與汲極區域之耐壓為10〜100 v。 在本實施型態之高耐壓電晶體之製造方法中，除了上述 構成以外，最好前述閘極電極之頂 ， 接之it ,+. t A τ甸係形成為與鄰 之則边丰導體基板之表面部略同一平面。 在本實施型態之高耐壓電晶體之製造方法中，除了上、 構成以外，最好前述溝槽之深度係形成為0 3〜2叫。述 在本實施型態之高耐壓電晶體之製造方法中，除了上、,（ 構成以外，最好前述溝槽之寬度係形成為0.3〜10心述 在本實施型態之高耐壓電晶體之製造方法中，除了上述 構成：外’最好前述Ρ電場緩和層之雜質濃度二: 1χ1〇16~5χ1〇^ cm-3 〇 战马 在本實施型態之高耐壓電晶體之製造方 堪 了上述 構”外’最好前述第2電場緩和層之雜質濃 1χ1016〜5Χ101? cm-3。 战马 在本實施型態之高耐壓電晶體之製造方法中， 幕成以外，最好沿著前述溝槽側壁形成之前述第2 和層之則端部係形成於溝槽之深度之80〜90%之位置。 在本實施型態之高耐壓電晶體之製造方法中，除了上乂 構成以外’最好在前述高_壓_型金氧半 j述 閘極長度方向，#苗a，+，„ & & 電日日體之 又万向覆盍則述閘極電極部之第2絕緣 係形成為0.4〜1.5 μιη。 、寬度 在本實施型態之高耐壓電晶體之製造方法中，除了上、,〔 構成以外’最好前述高耐壓溝槽型金氧半導體電晶^ 極區域與汲極區域之耐壓係形成為10〜100 v。 彳’、 125053.doc •21· 1359503 本發明在發明内容之項中所述之具體的實施形態或實施 7畢竟係在於敘明本發明之技術内容，本發明並不應僅限 . ①於該等具體例而作狹義之解釋，纟；f脫離本發明之精神 〃其-人6己載之申請專利範圍之範圍内，可作種種變更而予 以實施。 【圖式簡單說明】 圖1係表示實施型態之高时壓電晶體之構成之平面圖。 • 圖2係沿著圖1所示之剖面I-Ι之剖面圖。 圖3係沿著圖1所示之剖面之剖面圖。 圖4係上述高耐壓電晶體之製造方法之說明用之沿著上 - 述剖面I-Ι之剖面圖。 • 圖5係上述高耐壓電晶體之製造方法之說明用之沿著上 述剖面Μ之剖面圖。 圖6係上述局对壓電晶體之製造方法之說明用之沿著上 述剖面ΙΙ-Π之剖面圖。 Φ 圖7係上述高对壓電晶體之製造方法之說明用之沿著上 述剖面I-Ι之剖面圖。 - 圖8係上述高耐壓電晶體之製造方法之說明用之沿著上 述剖面ΙΙ-ΙΙ之剖面圖。 圖9係上述高耐壓電晶體之製造方法之說明用之沿著上 述剖面I-Ι之剖面圖。 圖10係上述高耐壓電晶體之製造方法之說明用 — π <〉。著上 述剖面ΙΙ-ΙΙ之剖面圖。 圖11係上述高耐壓電晶體之製造方法之說明用 — V < >α著上 125053.doc -22- 1359503 述剖面ΐ-ι之剖面圖。 圖12係上述高耐壓電晶體之製造方法之說明用 述剖面I-Ι之剖面圖。 圖13係表示實施型態 剖面圖。 圖14係表示實施型態之高耐壓電晶 之剖面圖。 之另麵例之構
之高耐壓電晶體之變形例之構成之 圖15係表示以往之高耐壓電晶體之構成之剖面圖。 圖16係以往之另一高耐壓電晶體之製造方法之說明用之 圖17係以往之另 剖面圖。 -高權晶體之製造方法之說明用之 之 圖18係以往之另一高耐壓電晶體之製造方法之說曰 剖面圖》 "月用
圖 圖19係以往之另一高耐壓電晶體之構成之說明 W <平 面 圖20係以往之又另一 之剖面圖。 高耐壓電晶體之製造方法之說明 用 圖21係以往之又另 之剖面圖。 一高耐壓電晶體之製造方法之說明用 【主要元件符號說明】 1 高耐壓電晶體 2 電场緩和層 3 電场緩和層 125053.doc -23-

Claims (1)

1359503 W年5月I丨日修(更)正本 . 第096135794號專利申請案 中文申請專利範圍替換本(1〇〇年5月） 十、申請專利範圍： 1. 一種高耐壓溝槽型金氧半導體電晶體，其包含溝槽，其 形成於半導體基板；及閘極氧化膜，其形成於前述溝槽 之表面部； 包含閘極電極，其形成於前述閘極氧化膜上之溝槽 内； s 包含第1電場緩和層，其形成在鄰接於前述閘極電極 兩側之半導體基板之表面部； 包含第2電場緩和層，其沿著具有前述閘極電極之區 域之溝槽之側壁，在半導體基板中連接於前述第i電場 緩和層而形成； 包含絕緣膜，其覆蓋前述閘極電極； 包含源極及汲極區域，其包含於形成在前述閘極電極 兩侧之第1電場緩和層之表面部而形成。 2.如請求項！之高耐壓溝槽型金氧半導體電晶體，其中前 • 述閘極電極之頂部之平面係與鄰接之前述半導體基板之 表面部略同一平面。 3·:種高耐壓溝槽型金氧半導體電晶體，其包含溝槽，其 形成於半導體基板；及閘極氧化膜，其形成於前述溝槽 之内壁； 包含閘極電極，其經由前述閘極氧化膜而形成於溝槽 内與1接於前述半導體基板上之前述溝槽之區域； 側牆，其形成於前述半導體基板上之前述閘極電 極兩側； 125053-10005H.doc 包含第1電場緩和層，其形成在鄰接於前述閘極電極 兩側之半導體基板之表面部； 包含第2電場緩和層，其沿著具有前述閘極電極之溝 槽之側壁，在半導體基板中連接於前述第1電場緩和層 而形成； 包含源極及汲極區域，其包含於形成在前述閘極電極 兩側之則述第1電場緩和層之表面部而形成。 4· 一種高耐壓溝槽型金氧半導體電晶體，其包含溝槽，其 形成於半導體基板；及閘極氧化膜，其形成於前述溝槽 之内壁； 包含經由前述閘極氧化膜而形成於溝槽内之閘極電極 之上表面形成得低於前述半導體基板之表面部之構造； 包含侧牆，其位於前述閘極電極之上表面，且沿著前 述溝槽之内壁而形成； 包含第1電場緩和層，其形成在鄰接於前述閘極電極 兩側之半導體基板之表面部； 包含第2電場緩和層，其沿著配置前述閘極電極之溝 槽側壁，在半導體基板中連接於前述第1電場緩和層而 形成； 包含源極及汲極區域，其包含於形成在前述閘極電極 兩側之第1電場緩和層之表面部而形成。 5. 如請求項丨至4中任一項之高耐壓溝槽型金氧半導體電晶 體’其中前述溝槽之深度為0.3〜2 μηι。 6. 如明求項1至4中任一項之高耐壓溝槽型金氧半導體電晶 125053-1000511.doc 體’其中前述溝槽之寬度為OH Ο μιη β 7.如請求項1之高耐壓溝槽型金氧半導體電晶體，其中前 述第1電場緩和層之雜質濃度為lxlO16〜5x10” em-3。 。月求項1至4中任一項之高耐壓溝槽型金氧半導體電晶 八中别述第2電場緩和層之雜質濃度為 1M016〜5xl〇17 cm-3。 9. 如請求項1至4中任一項之高耐壓溝槽型金氧半導體電晶 體，其中沿著前述溝槽側壁形成之前述第2電場缓和層 之前端部形成於溝槽深度之8〇〜9〇%之位置。 10. 如請求項1或2中任一項之高耐壓溝槽型金氧半導體電晶 體，其中前述高耐壓溝槽型金氧半導體電晶體之閘極長 度方向且覆蓋前述閘極電極之前述絕緣膜之寬度為 0.4〜1.5 μηι ° 11. 如请求項1至4中任一項之高耐壓溝槽型金氧半導體電晶 體，其中前述高耐㈣槽型金氧半導體電晶體之源極區 域與没極區域之耐壓為1〇〜1〇〇 V。 12. —種高耐壓溝槽型金氧半導體電晶體之製造方法，其特 徵在於包含： 在第1傳導型之半導體基板形成溝槽，埋入cvd氧化 膜之步驟； 以抗兹劑為遮罩沿著電晶體形成區域之前述溝槽兩側 之側壁注入第2傳導型之離子，形成第2電場緩和層之步 驟； 由前述溝槽除去前述電晶體形成區域之CVD氧化膜， 125053-1000511.doc 1359503 13. 14. 15. 16. 17. 18. 在露出之溝槽之側壁與底面之半導體基板形成閘極氧化 膜之步驟； 將閘極電極埋入前述溝槽内之步爾； 形成以期望之寬度覆蓋前述閘極電極之絕緣膜之步 驟； ' 以前述絕緣膜為遮罩注入第2傳導型之離子，形成第丄 電場緩和層之步驟；及 以前述絕緣膜為遮罩注入第2傳導型之離子，形成源 極區域及汲極區域之步驟。 如請求項12之高耐壓溝槽型金氧半導體電晶體之製造方 法，其中前述閘極電極之頂部之平面形成為與鄰接之前 述半導體基板之表面部略同一平面。 如請求項12之高耐壓溝槽型金氧半導體電晶體之製造方 法’其中前述溝槽之深度形成為〇.3〜2 μιη。 如請求項12之高耐壓溝槽型金氧半導體電晶體之製造方 法’其中前述溝槽之寬度形成為O.Li 〇 μπι。 如請求項12之高耐壓溝槽型金氧半導體電晶體之製造方 法’其中前述第1電場緩和層之雜質濃度形成為 1Χ1016〜5xl0” cm-3。 如明求項12之高耐壓溝槽型金氧半導體電晶體之製造方 法其中前述第2電場緩和層之雜質濃度形成為 1M016〜5xl〇丨7 cm-3。 如咕求項12之咼耐壓溝槽型金氧半導體電晶體之製造方 法’其中沿著前述溝槽側壁形成之第2電場緩和層之前 125053-1000511.doc ⑤ 1359503 端部形成於溝槽深度之80〜90%之位置。 19. 如請求項12之高耐壓溝槽型金氧半導體電晶體之製造方 法’其中前述面财壓溝槽型金氧半導體電晶體之閘極長 度方向且覆蓋前述閘極電極之第2絕緣膜之寬度形成為 0.4〜1.5 μιη。 20. 如請求項12之高耐壓溝槽型金氧半導體電晶體之製造方 法’其中前述局耐壓溝槽型金氧半導體電晶體之源極區 域與汲極區域之耐壓形成為10~ 100 V。 125053-1000511.doc
TW096135794A 2006-09-26 2007-09-26 High withstand voltage trenched mos transistor and TWI359503B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006261560A JP2008084995A (ja) 2006-09-26 2006-09-26 高耐圧トレンチｍｏｓトランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
TW200834921A TW200834921A (en) 2008-08-16
TWI359503B true TWI359503B (en) 2012-03-01

Family

ID=39224013

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135794A TWI359503B (en) 2006-09-26 2007-09-26 High withstand voltage trenched mos transistor and

Country Status (5)

Country Link
US (1) US7465989B2 (zh)
JP (1) JP2008084995A (zh)
KR (1) KR100923033B1 (zh)
CN (1) CN101154685B (zh)
TW (1) TWI359503B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4584222B2 (ja) * 2006-09-26 2010-11-17 シャープ株式会社 高耐圧トランジスタの製造方法
US7633121B2 (en) * 2007-10-31 2009-12-15 Force-Mos Technology Corp. Trench MOSFET with implanted drift region
KR101095686B1 (ko) * 2009-07-24 2011-12-20 주식회사 하이닉스반도체 반도체 기억 소자 및 그 제조방법
KR101087895B1 (ko) * 2009-07-31 2011-11-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR101186011B1 (ko) 2009-11-27 2012-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그의 형성 방법
US20150221764A1 (en) * 2014-02-04 2015-08-06 Infineon Technologies Ag Wafer based beol process for chip embedding
US10609273B2 (en) * 2014-07-31 2020-03-31 Maxell, Ltd. Image pickup device and method of tracking subject thereof
TWI520343B (zh) * 2014-08-20 2016-02-01 敦南科技股份有限公司 雙溝槽式的功率半導體元件及其製造方法
US9515199B2 (en) * 2015-01-02 2016-12-06 Cree, Inc. Power semiconductor devices having superjunction structures with implanted sidewalls
KR20210011783A (ko) 2019-07-23 2021-02-02 삼성전자주식회사 트랜지스터를 구비하는 반도체 소자
CN113078113B (zh) * 2020-01-03 2023-01-31 长鑫存储技术有限公司 半导体结构及其制备方法
CN114267640A (zh) 2020-09-16 2022-04-01 长鑫存储技术有限公司 半导体器件及其制备方法
CN117476746B (zh) * 2023-12-27 2024-04-19 天狼芯半导体(成都)有限公司 一种屏蔽栅沟槽mos器件及其制备方法、芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5282079A (en) * 1975-12-29 1977-07-08 Fujitsu Ltd Mos transistor
JPH0290567A (ja) * 1988-09-28 1990-03-30 Hitachi Ltd 半導体装置とその製造方法
JPH02192168A (ja) * 1989-01-20 1990-07-27 Hitachi Ltd 半導体集積回路装置
JPH03211883A (ja) * 1990-01-17 1991-09-17 Matsushita Electron Corp 半導体装置およびその製造方法
JP3079586B2 (ja) 1991-01-09 2000-08-21 ソニー株式会社 高耐圧トランジスタおよびその製造方法
JPH0778977A (ja) * 1993-09-09 1995-03-20 Toshiba Corp 半導体装置
JPH0964359A (ja) * 1995-08-30 1997-03-07 Sony Corp 半導体装置及びその製造方法
TW586232B (en) * 2001-08-10 2004-05-01 Siliconix Inc Trench MIS device with active trench corners and thick bottom oxide and method of making the same
JP2003133546A (ja) * 2001-10-26 2003-05-09 Sharp Corp 半導体装置及びその製造方法
JP4031677B2 (ja) * 2002-07-05 2008-01-09 シャープ株式会社 半導体装置の製造方法
KR100558544B1 (ko) * 2003-07-23 2006-03-10 삼성전자주식회사 리세스 게이트 트랜지스터 구조 및 그에 따른 형성방법

Also Published As

Publication number Publication date
CN101154685B (zh) 2010-06-09
TW200834921A (en) 2008-08-16
US20080073706A1 (en) 2008-03-27
KR100923033B1 (ko) 2009-10-22
KR20080028313A (ko) 2008-03-31
US7465989B2 (en) 2008-12-16
JP2008084995A (ja) 2008-04-10
CN101154685A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
TWI359503B (en) High withstand voltage trenched mos transistor and
JP4568325B2 (ja) 半導体装置及びその製造方法
TW201015719A (en) Lateral DMOS transistor and method for fabricating the same
JP2010021176A (ja) 半導体装置および半導体装置の製造方法
US8076720B2 (en) Trench gate type transistor
JP2005005438A (ja) 半導体装置およびその製造方法
TW201041137A (en) Semiconductor device and method for manufacturing the same
US7649222B2 (en) Semiconductor device
TW201943081A (zh) 半導體裝置及其製造方法
KR101667499B1 (ko) 반도체 장치 및 그 제조 방법
JP2006173538A (ja) 半導体装置
JP2005101334A (ja) 半導体装置およびその製造方法
JP2006216863A (ja) 半導体装置およびその製造方法
JP4477309B2 (ja) 高耐圧半導体装置及びその製造方法
TWI624065B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
JP2006253334A (ja) 半導体装置及びその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
TW200828591A (en) High-voltage semiconductor device and method of manufacturing the same
JP2007299802A (ja) 半導体装置
JP2009302114A (ja) 半導体装置及びその製造方法
JP2008244008A (ja) 高耐圧ｍｏｓトランジスタの製造方法、及び高耐圧ｍｏｓトランジスタ
EP4184589A1 (en) Semiconductor device and preparation method therefor
KR20110037031A (ko) 반도체 소자 및 그 제조 방법
JP2007165541A (ja) 半導体装置の製造方法
JP2007059722A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees