TWI343767B - Dual-layered flexible circuit board - Google Patents

Dual-layered flexible circuit board Download PDF

Info

Publication number
TWI343767B
TWI343767B TW095133584A TW95133584A TWI343767B TW I343767 B TWI343767 B TW I343767B TW 095133584 A TW095133584 A TW 095133584A TW 95133584 A TW95133584 A TW 95133584A TW I343767 B TWI343767 B TW I343767B
Authority
TW
Taiwan
Prior art keywords
layer
copper
circuit board
film
flexible circuit
Prior art date
Application number
TW095133584A
Other languages
English (en)
Other versions
TW200715919A (en
Inventor
Katsuyuki Tsuchida
Hironori Kobayashi
Ryu Murakami
Masashi Kumagai
Original Assignee
Nippon Mining Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining Co filed Critical Nippon Mining Co
Publication of TW200715919A publication Critical patent/TW200715919A/zh
Application granted granted Critical
Publication of TWI343767B publication Critical patent/TWI343767B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206Insulating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

1343767 九、發明說明: 【發明所屬之技術領域】 ”本發明係關於二層軟性電路板,更具體而言為關於在 絕緣體獏上形成銅層之二層軟性電路板。 【先前技術】 關於為了製作軟性配線板而使用之電路板,二層軟性 電路板正受到極大的嗎目。二層軟性電路板係不需^用黏 接劑而直接將銅導電層設置於絕緣體膜上,就可薄化電路 •板本身的厚度而言,乃具有可將被覆的銅導電層厚度調整 為任意厚度之優點。於製造如此之二層軟性電路板時,— •般係於絕緣體膜上形成底層金屬層,再於底層金屬層上進 行電氣銅鍍覆。然而,於如此獲得之底層金屬層中會產生 多數個針孔(Pinhole) ’而產生絕緣臈露出部份,於言^置薄 膜的銅導電層時,係無法將針孔所造成的露出部分掩埋, 因此於銅導體層表面上亦產生針孔而成為配線缺陷之原 籲因。關於解決此問題之方法,例如於專利讀!中記載有 下歹i層軟H電路板的製造方法,亦即,藉由乾式鍍覆法 於絕緣體膜上製作底層金屬層,接著於底層金屬層上形成 人電氣銅鍍覆被膜後,施以驗性溶液處理,之後被覆無 電解銅鍍覆被膜層’最後形成2次電氣銅鑛覆被膜層。铁 而,此方法中之製程極為複雜。 〜 、此外,取近伴隨著印刷配線板的高密度化,而逐漸要 求可達到電路寬度的窄幅化,以及可伴隨著多層化而達到 精細圖案(Fine Pattern)之銅層。為了形成此精細圖案,必 318540 5 1343767 #即具有優 須採隸刻速度快且具有—致溶解性之銅層 良的蝕刻特性之銅層。 此外 j層上塗佈阻劑並進行鍍覆配線時, 面的光澤性較高,因此可能產生阻劑剝離的情 要求與阻#丨的密接性優良之二層軟性電路板。> 由於銅 ,因此 專利文獻1 :曰本特開平1(M93505 【發明内容】
(發明所欲解決之課題) 本發明之課題係提供一 良之與阻劑(resist)的密接性 層軟性電路板。 種具有優良的蝕刻特性以及優 ,並且不會產生表面缺陷之二 (用以解決課題之手段) 經由對二層軟性電路板之蝕刻特性以及與阻劑的密接 性進行種種探討後,發現到可藉由規定銅層的表面粗链度 ㈣以及剖面之結晶粒徑的大小,而形成具有優良的钱刻 特性以及優異的與阻劑的密接性,並且不會產生表面缺陷 之-層電路板。 亦即’本發明為, (1) 種一層軟性電路板,係於絕緣體膜的單面或是雙 面上’不需使用黏接劑而設置銅層者,其特徵為,銅層的 表面粗&度(Ra)為〇1〇至〇 25 # m ’且銅層剖面之距離絕 緣體臈1 // m處的銅平均結晶粒徑為〇 8 " m以下。 (2) 如上述(1)所記載之二層軟性電路板,其中,上述絕 緣體膜為聚酿亞胺膜。 318540 6 U43767 (發明之效果) 藉由規疋一層軟性電路板之鋼層的表面粗縫度(Ra)以 及剖面之銅結晶粒徑的大小,而形成具有優良的蝕刻特性 以及與阻劑的雄、接性之二層軟性電路板。 此外,此表面粗糙度不會對精細圖線(fine Hne)的形成 造成影響,並且不會產生表面缺陷而可提高良率。 【實施方式】
本發明之二層軟性電路板係於絕緣體膜上形成銅層, 較理想為於絕緣體膜上形成底層金屬層之後,再於底層金 屬層上藉由電氣銅鍍覆而形成特定厚度的鋼層。 本^明中所使用之絕緣體膜,例如有由聚醯亞胺樹 脂、聚醋樹脂、酚類樹脂等之熱硬化性樹脂、聚乙烯樹脂 等,熱可塑性樹脂、聚醯胺等之縮合聚合物等樹脂之】種 或是2種以上的混合物所組成之薄膜。以聚醯亞胺膜、聚 醋膜等較佳’聚醯亞胺膜尤為理想。關於聚醯亞胺膜,可 列舉如各種聚酿亞胺膜,例如有ΚΑρτ〇叩㈣丫 〇up〇nt(日 本)製)、UPILEX(宇部興產(日本)製)等。 絕緣體膜較理想為厚度1〇至5〇#mi薄膜。 於心緣體膜上,可藉由蒸鍍、濺鍍或是鍍覆法等之一 般周知:方法,而形成由Ni、Cr、c〇、Ti、Cu、M〇、si、 V等之單獨7C素或是混合系列等所組成之底層金屬層。 底層金屬層的厚度較理想為10至500nm。 ,于,的2日月之二層軟性電路板’係於形成有至目前為止所 ㈣底層金屬層之絕緣體膜上’藉由—般的電氣鑛覆而形 318540 7 1343767 成銅鑛覆層。 此時之鍍覆液,可使用一般的酸性銅鍍覆液,較理想 為使用於硫酸銅水溶液中混合有以氣、非離子系列界面活 性劑、硫系有機化合物做為添加劑之水溶液,此外,較理 想為形成膜厚3至30# m之銅層。 上述非離子系界面活性劑,較理想為聚乙二醇 (Polyethylene Glycol)、聚丙二醇(p〇iypr〇pyiene GiyC〇i)等 之聚鱗化合物。
上述硫系有機化合物,較理想為具有下列一般式(i) 或(2)的構造式之化合物。 X - RLCSL-R2 - Y (1) R4 - S—R3-S03z (2) (於一般式(1)、(2)中,R1、R2、R3為碳數1至8之伸烷 (Alkylene)基,R4為選自由氫、下列化學式!所組成的群 組,X為選自由氫、磺酸基、磷酸基、磺酸或磷酸的鹼金 屬鹽基或銨鹽基所組成的群組,γ為選自由磺酸基、磷酸 基、確酸或麟酸的驗金屬鹽基所組成的群組,Z為氫或是 鹼金屬,η為2或3) [化學式1]
h3c.
H,C / s II N — C- HN> C h2n/
S H3C — C — O 一 C 一 8 318540 …/67 - 上述一般式(1)所表示之硫系有機化合物,可列舉如下 歹】所述者’可較理想地加以採用。
H〇 ,P-(CH ) -S-S-(CH ) -Ρ〇 Η HO S-(CH ) -S-S-CCH ) -SO H 3 2 4 2 4 3
HO S-(CH ) -S-S-CCH ) -SO H Δ 2 3 2 3 3
NaO S-(CH ) -S-S-(CH ) —SO Na 3 2 3 2 3 3
HO S-(CH ) -S-S-(CH ) -SO H 4 2 2 2 2 3
CH -S-S-CH -S〇 H 3 2 3
NaO S-(CH ) -S —S-S-(CH ) -SO Na d 2 3 2 3 3
% (CH ) CH-S-S-(CH ) -SO H 3 2 2 2 3 此外,上述一般式(2)所表示之硫磺系列有機化合物, 可列舉如下列所述者,可較理想地予以採用。 [化學式2] HS - Ch^Ch^CHa—SOgN a HS-CH2CH2-S03Na
S-CH2CH2CH2-S03N a
H3C、 S
\ II /N—C — S — CH2CH2CH2 — S〇3N a H3c/ s
H3c —CH2-0 — c-s-ch2ch2ch 广 so K
N H H2N-C~S-C h2ch2ch2-s o3h 銅層的表面粗糙度(Ra)為0.10至0.25# m,以〇 12至 0 · 2 4 // rn 為 ^[圭。 318540 9 ^4^767 藉由將表面粗链度設定於上述範嶋面具有適度的 ^可提升與阻焊劑(soider resist)之間的密接性。此 卜於表面為光澤面時,藉由將表面粗链度設定於上述範 圍’可使成為缺陷之微小的突起與凹陷經由粗糙度所消 除,因此可消除表面的微小缺陷而提升良率。表面粗链度 (Ra)為(uo至〇.25〃m之簡者,係為可對應於精細圖線 之表面粗猶;度。 由通常的鍍覆所獲得之銅層的表面粗糙度,一般為未 滿0.1# m者或是超過〇 25_之較粗趟的情形。於未滿 m之光澤品的情形,可於上述錄覆液的添加劑中再添 加含氮化合物而獲得。此外,於超過〇 25# m之較粗糙者, 可由硫酸銅水溶液(不含添加劑)獲得。於本發明中,係採 用在硫酸銅水溶液中添加有氯、非離子系列界面活性劑、 硫系有機化合物之水溶液做為鍍覆液,並以逐漸提高電产 密度之方法來進行鍍覆,藉此可形成表面粗糙度在i述2 圍。具體而言’例如使用各自含有〇1至1〇〇〇ppm的非離 子系界面活性劑、硫系有機化合物之上述鍍覆液,於〇 ι· 至50A/dm2的範圍内,連續或是以2至1〇個階段逐漸提 向電流密度之方法。此外,鍍覆溫度以2〇至7〇它為佳。 藉由以如此的方法進行鍍覆,可使銅的結晶粒徑,於接近 於絕緣體膜時為較小者,並逐漸增大。 此外,銅層之距離絕緣體膜處的鋼平均結晶粒 輕為0.8/z m以下’以0,2至0.7 " m為佳。 於本發明中,銅層之銅平均結晶粒徑,係如上述,兪 318540 接近絕緣體膜表面則愈小。因此,若距 她 處的鋼平均結晶粒徑為0.8…下時,則邑:比讀為1-近絕緣體膜之處,該平均結晶粒徑更低於此值。#m更接 為了形成精細圖案,絕緣體臈附近之钱刻特性 要,可藉由將銅層之距離絕緣體膜在】,,”重 平均結晶粒徑形絲以下,之處的銅 ^ r 而可以精細圖荦化。 ::讀小者,該賴性愈佳。亦即,可藉由縮小絕緣體
=附=的結晶粒徑,而更容易進行_ 4可抑制偏钱現 象’因此可提升蝕刻特性。 :邑緣體膜附近之銅結晶粒徑,若藉由以一般的硫酸銅 仃光澤鑛覆之方法而製作時,則結晶粒徑會超過㈠ 但藉由上述般之改變添加劑的種類或控制電流密声 與鍍覆溫度,就可以使結晶粒徑變小成為Q.8#m以下ά 距離絕緣體膜l"m之處的銅平均結晶粒徑,例如可
由ΠΒ進行_後以_來觀察,並藉由對結晶粒徑的觀 察與測定而求得。 此外,本發明之二層軟性電路板,即使以一般的方法 形成底層金制’而於底層金屬層上產生針孔,亦不會在 銅導體層表面產生針孔’表面沒有缺陷。關於此情形,該 詳細的機制雖尚未明瞭,但可以推測為,即使於底層金屬 層上產生針孔,亦可藉由將銅層之距離絕緣體膜丨#爪處 的銅平均結晶粒徑形成纟〇.8/Zm以下,可以利用銅將針 孔埋入。 318540 11 1343767 實施例 接下以實施例來說明本發明,但本發明並不限定於這 些實施例。 實施例1至2、比較例1至3 於以下的鍍覆條件下,對具有底層金屬層之聚醯亞胺 膜進行電鍍,而製作出約8 # m的銅被膜。添加劑及該添 加量係如第1表所記載。 液體容量:約800ml 陽極:錯電極 陰極:捲附有聚醯亞胺膜之迴轉電極 具有底層金屬層之聚醯亞胺膜: 於厚度為37.5 /i m之KAPTON E(DuPont(美國)製) 上,以濺鍍而形成NiCr為10nm與Cu為2000 A 之膜。 電流時間:1300As 電流密度:以5 — 10 — 20 —30A/dm2變化(各個電流密 度係各自保持4 0秒) 流速:190r.p.m.
Cu : 70g/L H2S04 : 60g/L Cl · 75ppm 依據JIS B 0601而測定出所獲得之銅聚醯亞胺二層電 路板的表面粗縫度(Ra)Um)(算術平均粗糙度),而求取距 離聚醯亞親為l^zm處之銅的平均結晶粒徑,並評估缺 318540 12 1343767 之數目、蝕刻特性、與阻劑的密接 平均結晶粒徑: 關於平均結晶粒徑,係由 行觀穷:,&七 ’、 刀斷剖面後,以SIM進 mm祭,而求取距離聚醯 um t ^ 妝芍1/zm處的高度部分(10 又)之…晶粒徑的平均值。結 缺陷數目: 如弟1表所不。 缺數目係以目視觀窣铜;矣;1 ^ 7 的^—、 祝U層表面Wm2之缺陷數(微小 的犬起或凹陷數目)來求得。結果如第!表所示。 姓刻特性: 蝕刻特性係以钮刻率加以評估。韻刻率係在形成如 Μ間距的線後’根據下列所示之計算式而計算出。 ^M#=h/{(b_t)/2}(=tan0) h b、t係如第1圖所示般,h=钱刻深度,^電路板 表面的蝕刻寬度’ t=蝕刻底面的蝕刻寬度。結果如第 所示。 鲁與阻劑的密接性評估: 係藉由無電解鍍金的耐用性來評估。將市面上所販隹 之阻谭劑塗佈於實施例1至2、比較例1至2中所獲得: 電路板上。進行曝光及顯影後產生硬化,而製作出評=電 路板。採用市面上所販售之無電解鍍鎳液與無電解鍍金 液’對此進行鑛覆。對進行鍍覆後的評估電路板,進行依 據思尚膠帶(Scotch Tape or Sellotape)(註冊商標)之揭膜1 驗,而評估阻劑的剝離狀況。使用實施例卜2之電路板者, 完全未發現阻劑的剝離’相對於此,使用比較例1、 '^电 318540 13 1343767 路板者,則發現些許的阻劑剝離。 [第1表] 添加劑 鍍覆溫度 CC) 表面粗链度 (Ra)(//m) 平均結晶 粒徑(# m) 缺陷數目 钱刻率 實施例1 SPS(30ppm) PEG(50ppm) 40 0.15 0.6 0 4.0 實施例2 SPS(30ppm) PEG(50ppm) 50 0.24 0.4 0 4.3 比較例1 SPS(15ppm) PEG(50ppm) JGB(30ppm) 50 0.09 1.6 5 2.4 比較例2 SPS(30ppm) PEG(50ppm) JGB(30ppm) 50 0.07 0.9 10 3.6 比較例3 SPS(30ppm) 50 0.26 未測定 0 1.6 SPS :雙(3-石黃丙基)二-硫化物 2 納(Bis-(3-Sulphopropyl)di-Sulfide 2 Sodium) PEG :聚乙二醇(Polyethylene Glycol) JGB :加納式綠色B(Janus green B)(含氮化合物) 從以上的結果中可得知,本發明之銅聚醯亞胺二層電 路板,係具有優良的蝕刻特性以及優良的與阻劑的密接 性,並且不會產生表面缺陷。 【圖式簡單說明】 第1圖係顯示用以說明求取蝕刻率之計算式之圖式。 14 318540

Claims (1)

1343767 第95133584號專利申請案 (98年7月31日j 申請專利範圍 ‘年?月換頁 = = 形成有底層金屬層之絕緣體 銅声,盆中如& 不而使用黏接劑而藉由鍍覆設置 θ ”中鋼層的表面粗糙度(Ra)為0·ΐ〇至0 25 //m 且銅層a丨丨;a阶 m » °之距離絕緣體膜1 “ m處的銅平# & s # Λτ< 為0.8#m以下。 卞〕m日日拉徑 =申凊專利範圍第!項之二層軟性電路板,其 為聚酿亞胺(Polyimide)膜。 ^ % 318540修正版 15
TW095133584A 2005-10-05 2006-09-12 Dual-layered flexible circuit board TWI343767B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005292183 2005-10-05

Publications (2)

Publication Number Publication Date
TW200715919A TW200715919A (en) 2007-04-16
TWI343767B true TWI343767B (en) 2011-06-11

Family

ID=37906036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095133584A TWI343767B (en) 2005-10-05 2006-09-12 Dual-layered flexible circuit board

Country Status (6)

Country Link
US (1) US8568856B2 (zh)
JP (1) JP4771552B2 (zh)
KR (1) KR100999207B1 (zh)
CN (1) CN100588309C (zh)
TW (1) TWI343767B (zh)
WO (1) WO2007039992A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008126522A1 (ja) * 2007-03-15 2010-07-22 日鉱金属株式会社 銅電解液及びそれを用いて得られた2層フレキシブル基板
CN101909877B (zh) * 2007-12-27 2013-03-06 Jx日矿日石金属株式会社 双层覆铜层压板的制造方法及双层覆铜层压板
JP5544872B2 (ja) * 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5706386B2 (ja) * 2012-10-16 2015-04-22 住友金属鉱山株式会社 2層フレキシブル基板、並びに2層フレキシブル基板を基材としたプリント配線板
CN106575172B (zh) * 2014-07-31 2022-04-29 住友金属矿山股份有限公司 触控面板用导电性基板、触控面板用导电性基板的制造方法
KR102698875B1 (ko) 2018-12-13 2024-08-27 엘지이노텍 주식회사 인쇄회로기판
JP2021034591A (ja) * 2019-08-26 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
JP7446331B2 (ja) * 2020-04-01 2024-03-08 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法
CN116057206A (zh) * 2020-08-07 2023-05-02 东洋钢钣株式会社 覆铜层叠体及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225392A (ja) * 1988-03-04 1989-09-08 Matsushita Electric Works Ltd 多層プリント配線基板の製造方法
JP2708130B2 (ja) * 1989-06-19 1998-02-04 日本電解 株式会社 プリント回路用銅箔の粗面形成方法
JPH0330938A (ja) * 1989-06-28 1991-02-08 Hitachi Chem Co Ltd フレキシブル銅張積層板
JPH0645729A (ja) * 1992-07-24 1994-02-18 Mitsubishi Electric Corp プリント配線板の製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
JPH10193505A (ja) 1997-01-09 1998-07-28 Sumitomo Metal Mining Co Ltd 2層フレキシブル基板の製造方法
JP2000034594A (ja) * 1998-07-15 2000-02-02 Japan Energy Corp 銅めっき方法及び銅めっき液
WO2001097578A1 (fr) 2000-06-16 2001-12-20 Unitika Ltd. Procede de preparation de substrat destine a un tableau de connexions imprime souple et substrat destine a un tableau de connexions imprime souple
JP2002299777A (ja) * 2001-03-30 2002-10-11 Sumitomo Bakelite Co Ltd フレキシブルプリント回路用基板及びその製造方法
JP2003324258A (ja) * 2002-05-01 2003-11-14 Nippon Mektron Ltd プリント配線板用銅張板
JP3563730B2 (ja) * 2002-06-07 2004-09-08 松下電器産業株式会社 フレキシブルプリント回路基板
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
JP2004237596A (ja) * 2003-02-06 2004-08-26 Nippon Steel Chem Co Ltd フレキシブル銅張積層板およびその製造方法
JP2005113183A (ja) * 2003-10-06 2005-04-28 Fujikura Ltd 電解銅箔およびその製造方法、並びに銅張り積層板
TWI263461B (en) * 2003-12-26 2006-10-01 Ind Tech Res Inst Enhanced flexible copper foil structure and fabrication method thereof

Also Published As

Publication number Publication date
CN100588309C (zh) 2010-02-03
JPWO2007039992A1 (ja) 2009-04-16
JP4771552B2 (ja) 2011-09-14
WO2007039992A1 (ja) 2007-04-12
CN101278604A (zh) 2008-10-01
US20090092789A1 (en) 2009-04-09
US8568856B2 (en) 2013-10-29
TW200715919A (en) 2007-04-16
KR20080061387A (ko) 2008-07-02
KR100999207B1 (ko) 2010-12-07

Similar Documents

Publication Publication Date Title
TWI343767B (en) Dual-layered flexible circuit board
TWI272320B (en) Electrolytic copper foil with carrier foil furnished with primer resin layer and process for producing the same
US20100084275A1 (en) Copper electrolytic solution and two-layer flexible substrate obtained using the same
TWI434965B (zh) A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
US8852754B2 (en) Surface-treated copper foil, method for producing same, and copper clad laminated board
US10187983B2 (en) Copper foil provided with carrier, laminate, printed wiring board, electronic device, and method for fabricating printed wiring board
CN103731974B (zh) 2层挠性基板及以2层挠性基板作为基材的印刷布线板
WO2018207786A1 (ja) 電解銅箔、銅張積層板、プリント配線板及びその製造方法、並びに電子機器及びその製造方法
JP4376903B2 (ja) 特定骨格を有する化合物を添加剤として含む銅電解液並びにそれにより製造される電解銅箔
CN105849319A (zh) 表面处理铜箔、附载体铜箔、印刷配线板、覆铜积层板、积层体及印刷配线板的制造方法
KR100435298B1 (ko) 전해동박
US20120031648A1 (en) Wiring circuit board
JP2016113645A (ja) フレキシブル配線板用の電気銅めっき液及び該電気銅めっき液を用いた積層体の製造方法
JP7193133B2 (ja) 配線基板
JP6346244B2 (ja) 電解銅箔、電解銅箔の製造方法、銅張積層板、プリント配線板、プリント配線板の製造方法及び電子機器の製造方法
JP7245420B2 (ja) 銅張積層板の密着強度評価サンプル作製方法
JP2007220730A (ja) フレキシブル配線板用基板およびこれを用いたフレキシブル配線板
JP7193132B2 (ja) 配線基板
KR100823769B1 (ko) 특정 골격을 가진 화합물을 첨가제로서 포함하는구리전해액 및 이것에 의해 제조되는 전해구리박
JP2008091596A (ja) 表面平滑性を有する銅被覆ポリイミド基板とその製造方法
JP2008294143A (ja) 部品内蔵多層配線板
KR20190131579A (ko) 전해 구리박 및 그 제조 방법, 동장 적층판, 프린트 배선판 및 그 제조 방법, 그리고 전자 기기 및 그 제조 방법
JPS6119792A (ja) 異方性ピロリン酸銅メツキ液
KR20120103877A (ko) 내열성이 개선된 표면 처리 동박 및 그 제조방법