WO2007039992A1 - ２層フレキシブル基板 - Google Patents

２層フレキシブル基板 Download PDF

Info

Publication number
WO2007039992A1
WO2007039992A1 PCT/JP2006/316388 JP2006316388W WO2007039992A1 WO 2007039992 A1 WO2007039992 A1 WO 2007039992A1 JP 2006316388 W JP2006316388 W JP 2006316388W WO 2007039992 A1 WO2007039992 A1 WO 2007039992A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper
layer
flexible substrate
insulator film
film
Prior art date
Application number
PCT/JP2006/316388
Other languages
English (en)
French (fr)
Inventor
Katsuyuki Tsuchida
Hironori Kobayashi
Ryu Murakami
Masashi Kumagai
Original Assignee
Nippon Mining & Metals Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining & Metals Co., Ltd. filed Critical Nippon Mining & Metals Co., Ltd.
Priority to US11/992,209 priority Critical patent/US8568856B2/en
Priority to JP2007538659A priority patent/JP4771552B2/ja
Publication of WO2007039992A1 publication Critical patent/WO2007039992A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Definitions

  • the present invention relates to a two-layer flexible substrate, and more specifically to a two-layer flexible substrate in which a copper layer is formed on an insulator film.
  • a two-layer flexible substrate has attracted attention.
  • a two-layer flexible board has a copper conductor layer directly on an insulator film without using an adhesive.
  • the thickness of the board itself can be reduced, and the thickness of the copper conductor layer to be deposited can be reduced. It has the advantage that it can be adjusted to any thickness.
  • it is common to form a base metal layer on an insulator film and then apply copper electroplating on the base metal layer.
  • a large number of pinholes are generated in the base metal layer obtained in this way, and an exposed portion of the insulating film is generated.
  • the exposed portion by the pinhole can be filled.
  • Patent Document 1 a base metal layer is formed on an insulator film by a dry plating method, and then a primary electrolytic copper plating film is formed on the base metal layer.
  • a method for producing a two-layer flexible substrate is described in which an Al force solution treatment is performed, and then an electroless copper plating film layer is deposited, and finally a secondary electric copper plating film layer is formed.
  • this method complicates the process.
  • Patent Document 1 Japanese Patent Laid-Open No. 10-193505
  • An object of the present invention is to provide a two-layer flexible substrate that is excellent in etching characteristics and adhesion to a resist and has no surface defects.
  • the etching characteristics of the two-layer flexible substrate and the adhesion to the resist were determined by defining the surface roughness (Ra) of the copper layer and the crystal grain size of the cross section.
  • the present inventors have found that a two-layer substrate having excellent adhesion to a resist and no surface defects is obtained.
  • the two-layer flexible substrate has excellent etching characteristics and adhesion to the resist. It becomes.
  • this surface roughness eliminates surface defects that do not affect fine line formation and improves yield.
  • FIG. 1 is a diagram illustrating an equation for obtaining an etching rate.
  • the two-layer flexible substrate of the present invention is obtained by forming a copper layer on an insulator film.
  • a base metal layer is formed on an insulator film, and then a copper layer having a predetermined thickness is electroplated. It is preferable to form it by this.
  • the insulator film used in the present invention includes a polyimide resin, a polyester resin, a thermosetting resin such as a phenol resin, a thermoplastic resin such as a polyethylene resin, a condensation polymer such as a polyamide, Examples thereof include a film having a mixture force of one kind or two or more kinds of resins.
  • the polyimide film include various polyimide films, such as Kapton (manufactured by Toray Dubon) and Iupilex (manufactured by Ube Industries).
  • a film having a thickness of 10 to 50 ⁇ m is preferable.
  • a base metal layer made of a single element such as Ni, Cr, Co, Ti, Cu, Mo, Si, or V or a mixed system is deposited, sputtered, or attached. It can be formed by a known method.
  • the thickness of the base metal layer is preferably 10 to 500 nm.
  • the two-layer flexible substrate of the present invention is obtained by forming a copper plating layer on the insulating film on which the base metal layer described so far has been formed by conventional electric plating.
  • a normal acidic copper plating solution can be used as the plating solution, and an aqueous solution obtained by mixing chlorine, a nonionic surfactant, and a sulfur organic compound as an additive with a copper sulfate aqueous solution. It is preferable to form a copper layer having a thickness of 3 to 30 m which is preferably used.
  • the nonionic surfactant is preferably a polyether compound such as polyethylene glycol or polypropylene glycol.
  • the sulfur organic compound is preferably a compound having the structural formula of the following general formula (1) or (2).
  • RR 2 and R 3 are alkylene groups having 1 to 8 carbon atoms, R 4 is hydrogen,
  • H- X is selected from the group consisting of hydrogen, sulfonic acid group, phosphonic acid group, sulfonic acid or alkali metal base of phosphonic acid or ammonium base, Y Is a group of forces that are also alkali metal basic forces of sulfonic acid group, HH phosphonic acid group, sulfonic acid or phosphonic acid, and is C, Z is hydrogen, or alkali metal, and n is 2 or 3. is there. ) N
  • Examples of the sulfur-based organic compound represented by the general formula (1) include SC and N such as the following, and are preferably used.
  • examples of the sulfur-based organic compound represented by the general formula (2) include the following, and are preferably used.
  • the surface roughness (Ra) of the copper layer is from 0.10 to 0.25 ⁇ m, and preferably from 0.12 to 0.24 ⁇ m.
  • the surface roughness (Ra) is in the range of 0.10 to 0.25 m, so the surface roughness is compatible with fine lines.
  • the surface roughness of the copper layer generally obtained by ordinary plating is generally rougher than a force of 0.25 / zm, which is less than 0.1 m.
  • a glossy product of less than 0 .: m it can be obtained by further adding a nitrogen-containing compound to the additive of the above-mentioned sticking solution.
  • those exceeding 0.25 m can be obtained with an aqueous copper sulfate solution (without additives).
  • plating is performed by a method of gradually increasing the current density using an aqueous solution obtained by adding chlorine, a nonionic surfactant, and a sulfur-based organic compound to an aqueous copper sulfate solution as a matting solution.
  • the above range can be adopted. Specifically, for example, using the above-described dip solution containing 0.1-: LOOOppm each of a non-ionic surfactant and a sulfur-based organic compound, the current density is continuously in the range of 0.1 to 50 AZdm 2. Or gradually increase in 2-10 steps The method of going is preferable.
  • the plating temperature is preferably 20 to 70 ° C. By performing plating in this way, the crystal grain size of copper becomes smaller and closer to the insulator film, and gradually increases.
  • the average crystal grain size of copper at 1 ⁇ m from the insulator film of the copper layer is 0.8 m or less, and is 0.2 to 0.7 / zm. / ⁇ .
  • the average crystal grain size of copper in the copper layer becomes smaller as it is closer to the insulator film surface as described above. Therefore, if the average crystal grain size of copper at 1 m from the insulator film is 0.8 ⁇ m or less, it will be less if it is closer to the insulator film than 1 ⁇ m.
  • the etching characteristics in the vicinity of the insulator film are important, and the average crystal grain size of copper from the insulator film of the copper layer to 1 ⁇ m is 0.8 m or less. By doing so, fine patterning becomes possible.
  • the smaller the particle size the better the etching characteristics. That is, by reducing the crystal grain size in the vicinity of the insulator film, etching becomes easier, side etching is suppressed, and etching characteristics are improved.
  • the crystal grain size of copper in the vicinity of the insulator film exceeds 0.8 m when produced by the usual method of glossing with copper sulfate, but as described above, the type of additive is different. It can be reduced by changing the current density and plating temperature, and it will be less than 0.
  • the average crystal grain size of copper at 1 ⁇ m from the insulator film can be determined, for example, by observing with SIM after FIB cutting and observing and measuring the crystal grain size.
  • the two-layer flexible substrate of the present invention forms a base metal layer by a general method, and even if a pinhole is generated in the base metal layer, no pinhole is generated on the surface of the copper conductor layer. There are no surface defects.
  • the detailed mechanism is not known about this, even if pinholes occur in the underlying metal layer, the average crystal grain size of copper at 1 ⁇ m from the insulator film of the copper layer is 0.8 m or less. This is presumably because the pinhole can be filled with copper.
  • the polyimide film having the base metal layer was electroplated under the following plating conditions to produce a copper film of about 8 m.
  • Table 1 shows the additives and their amounts.
  • Liquid volume Approximately 800ml
  • the surface roughness (Ra) m) (arithmetic average roughness) of the obtained copper polyimide two-layer substrate was measured according to JIS B 06 01, and the average crystal of copper at 1 ⁇ m from the polyimide film The particle size was determined, and the number of defects, etching characteristics, and adhesion to the resist were evaluated.
  • the average crystal grain size was observed by SIM after cutting the cross section from FIB, and the average value of the crystal grain size of the 1 ⁇ m high part (10 m width) from the polyimide was determined. The results are shown in Table 1.
  • the number of defects was determined by visual observation of the number of defects on the copper layer surface ldm 2 (the number of minute protrusions or indentations). The results are shown in Table 1.
  • the etching characteristics were evaluated by the etching rate.
  • the etching rate was calculated based on the formula shown below by forming a 20 m pitch line.
  • Evaluation was based on electroless gold plating resistance.
  • a commercially available solder resist was applied on the substrates obtained in Examples 1-2 and Comparative Examples 1-2.
  • An evaluation substrate was prepared by curing after exposure and development. This evaluation substrate was plated using a commercially available electroless Ni plating solution and electroless gold plating solution.
  • a peel test using cello tape was performed on the evaluation board after the soldering to evaluate the resist peeling. In the case of using the substrate of Example 2, the resist showed no peeling at all, whereas in the case of using the substrates of Comparative Examples 1 and 2, peeling was slightly observed.
  • the copper polyimide bilayer substrate of the present invention is excellent in etching characteristics and adhesion to a resist, and has no surface defects.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

　エッチング特性、レジストとの密着性に優れ、表面欠陥がない２層フレキシブル基板を提供する。 　絶縁体フィルムの片面又は両面上に、接着剤を用いることなく銅層を設けた２層フレキシブル基板であって、銅層の表面粗さ（Ｒａ）が０．１０～０．２５μｍで、かつ銅層断面の絶縁体フィルムから１μｍのところの平均結晶粒径が０．８μｍ以下であることを特徴とする２層フレキシブル基板。絶縁体フィルムとしては、ポリイミドフィルムが好ましい。

Description

明 細 書
2層フレキシブル基板
技術分野
[0001] 本発明は、 2層フレキシブル基板に関し、より具体的には、絶縁体フィルム上に銅 層を形成した 2層フレキシブル基板に関する。
背景技術
[0002] フレキシブル配線板を作製するために用いる基板として、 2層フレキシブル基板が 注目されて 、る。 2層フレキシブル基板は絶縁体フィルム上に接着剤を用いることなく 直接銅導体層を設けたもので、基板自体の厚さを薄くすることができる上に、被着さ せる銅導体層の厚さも任意の厚さに調整することができるという利点を有する。このよ うな 2層フレキシブル基板を製造する場合は、絶縁体フィルム上に下地金属層を形 成して、その上に電気銅めつきを行うのが一般的である。しかし、このようにして得ら れた下地金属層にはピンホールが多数発生し、絶縁フィルム露出部が生じ、薄膜の 銅導体層を設けた場合は、ピンホールによる露出部分を埋めることができず、銅導体 層表面にもピンホールが生じ、配線欠陥を生じる原因となっていた。この問題を解決 する方法として、たとえば特許文献 1に、絶縁体フィルム上に下地金属層を乾式めつ き法により作製し、次に下地金属層上に 1次電気銅めつき被膜を形成した後、アル力 リ溶液処理を施し、しかる後無電解銅めつき被膜層を被着させ、最後に 2次電気銅め つき被膜層を形成する 2層フレキシブル基板の製造方法が記載されて 、る。しかしこ の方法では工程が複雑となる。
[0003] また、最近ではプリント配線板の高密度化に伴い、回路幅の狭小化、多層化に伴 いファインパターンィ匕が可能である銅層が要求されるようになってきた。このファイン パターンィヒのためには、エッチング速度が速ぐかつ均一溶解性を持つ銅層、すな わちエッチング特性に優れた銅層が必要である。
また、その上にレジストを塗布し、更にめつきを行って配線する際に、銅表面の光沢 性が高力 たため、レジスト剥離が生じる場合があり、レジストとの密着性に優れてい る 2層フレキシブル基板が求められている。 特許文献 1 :特開平 10— 193505号公報
発明の開示
発明が解決しょうとする課題
[0004] 本発明は、エッチング特性、レジストとの密着性に優れ、表面欠陥がない 2層フレキ シブル基板を提供することを課題とする。
課題を解決するための手段
[0005] 2層フレキシブル基板のエッチング特性、及びレジストとの密着性について検討を 行った結果、銅層の表面粗さ (Ra)と断面の結晶粒径の大きさを規定することにより、 エッチング特性及びレジストとの密着性に優れ、表面欠陥がな ヽ 2層基板となることを 見出した。
即ち、本発明は、
(1)絶縁体フィルムの片面又は両面上に、接着剤を用いることなく銅層を設けた 2層 フレキシブル基板であって、銅層の表面粗さ（Ra)が 0. 10〜0. 25 /z mで、かつ銅 層断面の絶縁体フィルムから 1 μ mのところの銅の平均結晶粒径が 0. 8 μ m以下で あることを特徴とする 2層フレキシブル基板、
(2)前記絶縁体フィルムがポリイミドフィルムであることを特徴とする前記（1)記載の 2 層フレキシブル基板、
である。
発明の効果
[0006] 2層フレキシブル基板の銅層の表面粗さ（Ra)と断面の銅の結晶粒径の大きさを規 定することにより、エッチング特性、かつレジストとの密着性に優れる 2層フレキシブル 基板となる。
また、この表面粗さは、ファインライン形成に影響がなぐ表面欠陥がなくなり、歩留 まりが向上する。
図面の簡単な説明
[0007] [図 1]エッチング率を求める式を説明する図である。
発明を実施するための最良の形態 [0008] 本発明の 2層フレキシブル基板は、絶縁体フィルム上に銅層を形成したものである 力 絶縁体フィルム上に下地金属層を形成した上に、所定の厚さの銅層を電気めつ きにより形成させることが好ましい。
[0009] 本発明の用いる絶縁体フィルムとしては、ポリイミド榭脂、ポリエステル榭脂、フエノ 一ル榭脂等の熱硬化性榭脂、ポリエチレン榭脂等の熱可塑性榭脂、ポリアミド等の 縮合ポリマー、等の樹脂の 1種または 2種以上の混合物力もなるフィルムが挙げられ る。ポリイミドフィルム、ポリエステルフィルム等が好ましぐポリイミドフィルムが特に好 ましい。ポリイミドフィルムとしては、各種ポリイミドフィルム、例えば、カプトン (東レデュ ボン製）、ユーピレックス (宇部興産製)等が挙げられる。
絶縁体フィルムとしては、厚さ 10〜50 μ mのフィルムが好ましい。
[0010] 絶縁体フィルム上には、 Ni、 Cr、 Co、 Ti、 Cu、 Mo、 Si、 V等の単独元素または混 合系などによる下地金属層層を、蒸着、スパッタ、またはめつき法等の公知の方法に より形成させることができる。
下地金属層の厚さは 10〜500nmが好ましい。
[0011] 本発明の 2層フレキシブル基板は、これまで述べてきた下地金属層を形成した絶縁 体フィルム上に、常法の電気めつきにより銅めつき層を形成したものである。
このときめつき液としては、通常の酸性銅めつき液を使用することができ、硫酸銅水 溶液に、塩素、ノ-オン系界面活性剤、硫黄系有機化合物を添加剤として混合した 水溶液を用いることが好ましぐ膜厚 3〜30 mの銅層を形成することが好ましい。
[0012] 上記ノニオン系界面活性剤としては、ポリエチレングリコール、ポリプロピレングリコ ール等のポリエーテルィ匕合物が好まし 、。
[0013] 上記硫黄系有機化合物としては、下記一般式（1)又は（2)の構造式を持つ化合物 であることが好ましい。
X - R1 - (S) - R2 - Y (1)
R4— S— R3— SO Z (2)
3
(一般式（1)、 (2)中、 R R2、及び R3は炭素数 1〜8のアルキレン基であり、 R4は、 水素、
[化 1] H -
Figure imgf000006_0001
からなる一群から選ばれるものであり、 Xは水素、スルホン酸基、ホスホン酸基、スル ホン酸またはホスホン酸のアルカリ金属塩基またはアンモ-ゥム塩基からなる一群か ら選ばれるものであり、 Yはスルホン酸基、 H Hホスホン酸基、スルホン酸またはホスホン 酸のアルカリ金属塩基力もなる一群力も選ばれ c Cるものであり、 Zは水素、またはアル力 リ金属であり、 nは 2または 3である。 ) N
[0014] 上記一般式（1)で表される硫黄系有機化合物としては SC、N例えば以下のものが挙げ られ、好ましく用いられる。
H O P-(CH ) -S -S-(CH ) -PO H
2 3 2 3 2 3 3 2
HO S-(CH ) -S -S-(CH ) -SO H
3 2 4 2 4 3
HO S-(CH ) -S -S-(CH ) -SO H
3 2 3 2 3 3
NaO S-(CH ) -S-S -(CH ) —SO Na
3 2 3 2 3 3
HO S-(CH ) -S -S-(CH ) -SO H
3 2 2 2 2 3
CH -S-S -CH -SO H
3 2 3
NaO S— (CH ) S— S— S— (CH ) SO Na
3 2 3 2 3 3
(CH ) CH— S— S— (CH ) SO H
3 2 2 2 3
[0015] また、上記一般式（2)で表される硫黄系有機化合物としては、例えば以下のものが 挙げられ、好ましく用いられる。
[化 2] H S-CH2CH2CH2-S03N a
H S - C H2C H2- S 03N a
Figure imgf000007_0001
\ 11
N-C-S-CH2CH2CH2-S03N a
S
H3C-CH2-0-C-S-CH2CH2CH2-S03K
N H
H2N-C-S-CH2CH2CH2-S 03H
[0016] 銅層の表面粗さ（Ra)は、 0. 10〜0.25 μ mであり、 0. 12〜0.24 μ mであること が好ましい。
表面粗さを上記範囲（表面が適度に荒れている）とすることにより、ソルダーレジスト との密着性が良好となる。また、表面が光沢面であった場合、欠陥となる微小な突起 やくぼみは、表面粗さを上記範囲とすることにより、粗さに紛れるので、表面の微小欠 陥がなくなり、歩留まりが向上する。表面粗さ（Ra)が 0.10-0.25 mの範囲では ファインラインの対応が可能な表面粗さである。
[0017] 銅層の表面粗さは、通常のめっきにより得られたものは、 0.1 m未満である力 0 .25 /zmを超える粗いものが一般的である。 0.： m未満の光沢品の場合には、上 記めつき液の添加剤にさらに含窒素化合物を添加することにより得られる。また、 0.2 5 mを超えるものについては、硫酸銅水溶液 (添加剤なし)で得られる。本発明では 、硫酸銅水溶液に、塩素、ノニオン系界面活性剤、硫黄系有機化合物を添加した水 溶液をめつき液として用いて、電流密度を徐々に高くする方法でめっきを行うことによ り、上記範囲とすることができる。具体的には、例えば、ノ-オン系界面活性剤、硫黄 系有機化合物をそれぞれ 0.1〜： LOOOppm含有する上記めつき液を用い、電流密 度を 0. l〜50AZdm2の範囲で、連続的にあるいは 2〜10段階程度で徐々に高くし ていく方法が好ましい。また、めっき温度は 20〜70°Cが好ましい。このような方法で めっきを行うことにより、銅の結晶粒径は、絶縁体フィルムに近い方が小さくなり、徐々 に大きくなる。
[0018] また、銅層の絶縁体フィルムから 1 μ mのところの銅の平均結晶粒径が 0. 8 m以 下であり、 0. 2〜0. 7 /z mであること力 子まし!/ヽ。
本発明において、銅層の銅の結晶平均粒径は、上述のように絶縁体フィルム表面 に近いほど小さくなる。したがって、絶縁体フィルムから 1 mのところの銅の平均結 晶粒径が 0. 8 μ m以下であると、 1 μ mより絶縁体フィルムに近いところでは、それ以 下となる。
[0019] ファインパターンを形成させるためには、絶縁体フィルム近傍のエッチング特性が 重要であり、銅層の絶縁体フィルムから 1 μ mまでの銅の平均結晶粒径を 0. 8 m以 下とすることによりファインパターンィ匕が可能となる。粒径が小さい方がエッチング特 性が良好となる。即ち、絶縁体フィルム近傍の結晶粒径を小さくすることによりエッチ ングされやすくなり、サイドエッチングを抑制し、エッチング特性が向上する。
[0020] 絶縁体フィルム近傍の銅の結晶粒径は、通常の硫酸銅による光沢めつきを行う方 法により作製すると、 0. 8 mを超えてしまうが、上記したように添加剤の種類を変え たり、電流密度、めっき温度を制御することにより小さくすることができ、 0. 以下 となる。
絶縁体フィルムから 1 μ mのところの銅の平均結晶粒径は、例えば、 FIB切断した 後、 SIMで観察し、結晶の粒径の観察や測定することにより求めることができる。
[0021] さらに、本発明の 2層フレキシブル基板は、一般的な方法で下地金属層を形成し、 下地金属層にピンホールが発生したとしても、銅導体層表面にはピンホールが生じ ず、表面欠陥がない。これについては、詳しいメカニズムは分かっていないが、下地 金属層にピンホールが発生しても、銅層の絶縁体フィルムから 1 μ mのところの銅の 平均結晶粒径を 0. 8 m以下とすることにより、ピンホールを銅で埋めることができる ためと推定される。
実施例
[0022] 次に本発明を実施例によって説明する力 本発明はこれらの実施例によって限定 されるものではない。
実施例 1〜2、比較例 1〜3
以下のめっき条件で下地金属層を有するポリイミドフィルムに電気めつきを行い、約 8 mの銅被膜を作製した。添加剤及びその添加量は表 1記載の通りである。
液容量： 約 800ml
アノード:鉛電極
力ソード：ポリイミドフィルムを卷きつけた回転電極
下地金属層を有するポリイミドフィルム：
37. 5 μ m厚のカプトンE (デュポン製）上にNiCrを10nm+Cuを2000A スパッタ成膜したもの。
電流時間： 1300As
電流密度： 5→10→20→30AZdm2と変化（各電流密度で 40秒ずつ保持） 流速： 190r. p. m.
Figure imgf000009_0001
CI: 75ppm
[0023] 得られた銅ポリイミド 2層基板の表面粗さ (Ra) m) (算術平均粗さ）を JIS B 06 01に準じて測定し、ポリイミドフィルムから 1 μ mのところの銅の平均結晶粒径を求め 、欠陥の個数、エッチング特性、レジストとの密着性を評価した。
[0024] 平均結晶粒径：
平均結晶粒径は、 FIBより断面を切断した後、 SIMで観察し、ポリイミドから 1 μ mの 高さの部分（10 m幅）の結晶粒径の平均値を求めた。結果は表 1に示す。
[0025] 欠陥の個数：
欠陥の個数は、銅層表面 ldm2の欠陥数 (微小な突起またはくぼみの数)を目視に て求めた。尚、結果は表 1に示す。
[0026] エッチング特性：
エッチング特性は、エッチング率により評価した。エッチング率は、 20 mピッチの ラインを形成し、下記に示す計算式に基づき計算した。 エッチング率 =hZ{ (b-t) /2} ( =tan 0 )
h、 b、 tは図 1に示すように、 h=エッチングの深さ、 b =基板表面のエッチングの幅 、 t=エッチング底面のエッチングの幅を示す。
結果は表 1に示す。
[0027] レジストとの密着性評価：
無電解金めつき耐性により評価した。実施例 1〜2、及び比較例 1〜2で得られた基 板上に市販のソルダーレジストを塗布した。露光、現像後硬化し評価基板を作製した 。この評価基板を市販の無電解 Niめっき液と無電解金めつき液を用いてめっきを行 つた。このめつき後の評価基板について、セロテープ (登録商標）によるピールテスト を行い、レジストの剥がれについて評価した。実施例 2の基板を使用したものは、 レジストに全く剥がれが認められな力つたのに対し、比較例 1、 2の基板を使用したも のは、かすかに剥がれが見られた。
[0028] [表 1]
Figure imgf000010_0001
SPS :ビス（3—スルフォプロピル）ジースルフイド 2ナトリウム
PEG：ポリエチレングリコール
JGB：ヤーヌスーグリーン B (含窒素化合物） 以上の結果より、本発明の銅ポリイミド 2層基板は、エッチング特性、レジストとの密 着性に優れ、表面欠陥がないことがわかる。

Claims

請求の範囲
[1] 絶縁体フィルムの片面又は両面上に、接着剤を用いることなく銅層を設けた 2層フ レキシブル基板であって、銅層の表面粗さ（Ra)が 0. 10〜0. 25 μ mで、かつ銅層 断面の絶縁体フィルムから 1 μ mのところの銅の平均結晶粒径が 0. 8 μ m以下であ ることを特徴とする 2層フレキシブル基板。
[2] 前記絶縁体フィルムがポリイミドフィルムであることを特徴とする請求の範囲第 1項記 載の 2層フレキシブル基板。
PCT/JP2006/316388 2005-10-05 2006-08-22 ２層フレキシブル基板 WO2007039992A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/992,209 US8568856B2 (en) 2005-10-05 2006-08-22 Two-layer flexible substrate
JP2007538659A JP4771552B2 (ja) 2005-10-05 2006-08-22 ２層フレキシブル基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-292183 2005-10-05
JP2005292183 2005-10-05

Publications (1)

Publication Number Publication Date
WO2007039992A1 true WO2007039992A1 (ja) 2007-04-12

Family

ID=37906036

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/316388 WO2007039992A1 (ja) 2005-10-05 2006-08-22 ２層フレキシブル基板

Country Status (6)

Country Link
US (1) US8568856B2 (ja)
JP (1) JP4771552B2 (ja)
KR (1) KR100999207B1 (ja)
CN (1) CN100588309C (ja)
TW (1) TWI343767B (ja)
WO (1) WO2007039992A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008126522A1 (ja) * 2007-03-15 2010-07-22 日鉱金属株式会社 銅電解液及びそれを用いて得られた２層フレキシブル基板
US20100279069A1 (en) * 2007-12-27 2010-11-04 Nippon Mining And Metals Co., Ltd. Method of Producing Two-Layered Copper-Clad Laminate, and Two-Layered Copper-Clad Laminate
KR20140048803A (ko) * 2012-10-16 2014-04-24 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판, 및 2층 플렉시블 기판을 기재로 한 프린트 배선판
WO2016017773A1 (ja) * 2014-07-31 2016-02-04 住友金属鉱山株式会社 タッチパネル用導電性基板、タッチパネル用導電性基板の製造方法
WO2021200614A1 (ja) * 2020-04-01 2021-10-07 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法
WO2022030644A1 (ja) * 2020-08-07 2022-02-10 東洋鋼鈑株式会社 銅張積層体及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544872B2 (ja) * 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20200073051A (ko) * 2018-12-13 2020-06-23 엘지이노텍 주식회사 인쇄회로기판
JP2021034591A (ja) * 2019-08-26 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645729A (ja) * 1992-07-24 1994-02-18 Mitsubishi Electric Corp プリント配線板の製造方法
JP2000034594A (ja) * 1998-07-15 2000-02-02 Japan Energy Corp 銅めっき方法及び銅めっき液
JP2002299777A (ja) * 2001-03-30 2002-10-11 Sumitomo Bakelite Co Ltd フレキシブルプリント回路用基板及びその製造方法
JP2003324258A (ja) * 2002-05-01 2003-11-14 Nippon Mektron Ltd プリント配線板用銅張板
JP2004031370A (ja) * 2002-06-07 2004-01-29 Matsushita Electric Ind Co Ltd フレキシブルプリント回路基板及びその製造方法
JP2005113183A (ja) * 2003-10-06 2005-04-28 Fujikura Ltd 電解銅箔およびその製造方法、並びに銅張り積層板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225392A (ja) * 1988-03-04 1989-09-08 Matsushita Electric Works Ltd 多層プリント配線基板の製造方法
JP2708130B2 (ja) * 1989-06-19 1998-02-04 日本電解 株式会社 プリント回路用銅箔の粗面形成方法
JPH0330938A (ja) * 1989-06-28 1991-02-08 Hitachi Chem Co Ltd フレキシブル銅張積層板
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
JPH10193505A (ja) 1997-01-09 1998-07-28 Sumitomo Metal Mining Co Ltd ２層フレキシブル基板の製造方法
KR100820221B1 (ko) 2000-06-16 2008-04-07 유니티카 가부시끼가이샤 플렉시블프린트 배선판용 기판의 제조방법 및플렉시블프린트 배선판용 기판
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
JP2004237596A (ja) * 2003-02-06 2004-08-26 Nippon Steel Chem Co Ltd フレキシブル銅張積層板およびその製造方法
TWI263461B (en) * 2003-12-26 2006-10-01 Ind Tech Res Inst Enhanced flexible copper foil structure and fabrication method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645729A (ja) * 1992-07-24 1994-02-18 Mitsubishi Electric Corp プリント配線板の製造方法
JP2000034594A (ja) * 1998-07-15 2000-02-02 Japan Energy Corp 銅めっき方法及び銅めっき液
JP2002299777A (ja) * 2001-03-30 2002-10-11 Sumitomo Bakelite Co Ltd フレキシブルプリント回路用基板及びその製造方法
JP2003324258A (ja) * 2002-05-01 2003-11-14 Nippon Mektron Ltd プリント配線板用銅張板
JP2004031370A (ja) * 2002-06-07 2004-01-29 Matsushita Electric Ind Co Ltd フレキシブルプリント回路基板及びその製造方法
JP2005113183A (ja) * 2003-10-06 2005-04-28 Fujikura Ltd 電解銅箔およびその製造方法、並びに銅張り積層板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008126522A1 (ja) * 2007-03-15 2010-07-22 日鉱金属株式会社 銅電解液及びそれを用いて得られた２層フレキシブル基板
US20100279069A1 (en) * 2007-12-27 2010-11-04 Nippon Mining And Metals Co., Ltd. Method of Producing Two-Layered Copper-Clad Laminate, and Two-Layered Copper-Clad Laminate
US8470450B2 (en) * 2007-12-27 2013-06-25 Jx Nippon Mining & Metals Corporation Method of producing two-layered copper-clad laminate, and two-layered copper-clad laminate
KR101705403B1 (ko) 2012-10-16 2017-02-09 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판, 및 2층 플렉시블 기판을 기재로 한 프린트 배선판
KR20140048803A (ko) * 2012-10-16 2014-04-24 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판, 및 2층 플렉시블 기판을 기재로 한 프린트 배선판
JP2014082320A (ja) * 2012-10-16 2014-05-08 Sumitomo Metal Mining Co Ltd ２層フレキシブル基板、並びに２層フレキシブル基板を基材としたプリント配線板
US9232649B2 (en) 2012-10-16 2016-01-05 Sumitomo Metal Mining Co., Ltd. Adhesiveless copper clad laminates and printed circuit board having adhesiveless copper clad laminates as base material
WO2016017773A1 (ja) * 2014-07-31 2016-02-04 住友金属鉱山株式会社 タッチパネル用導電性基板、タッチパネル用導電性基板の製造方法
JPWO2016017773A1 (ja) * 2014-07-31 2017-05-25 住友金属鉱山株式会社 タッチパネル用導電性基板、タッチパネル用導電性基板の製造方法
WO2021200614A1 (ja) * 2020-04-01 2021-10-07 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法
JPWO2021200614A1 (ja) * 2020-04-01 2021-10-07
US11871514B2 (en) 2020-04-01 2024-01-09 Sumitomo Electric Industries, Ltd. Flexible printed circuit board and method for producing the same
JP7446331B2 (ja) 2020-04-01 2024-03-08 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法
WO2022030644A1 (ja) * 2020-08-07 2022-02-10 東洋鋼鈑株式会社 銅張積層体及びその製造方法

Also Published As

Publication number Publication date
US8568856B2 (en) 2013-10-29
US20090092789A1 (en) 2009-04-09
JP4771552B2 (ja) 2011-09-14
KR100999207B1 (ko) 2010-12-07
TW200715919A (en) 2007-04-16
CN100588309C (zh) 2010-02-03
KR20080061387A (ko) 2008-07-02
JPWO2007039992A1 (ja) 2009-04-16
TWI343767B (en) 2011-06-11
CN101278604A (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
WO2007039992A1 (ja) ２層フレキシブル基板
CN103731974B (zh) 2层挠性基板及以2层挠性基板作为基材的印刷布线板
KR101135332B1 (ko) 구리전해액 및 그것을 이용하여 얻어진 2층 플렉시블 기판
US20180279482A1 (en) Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
KR101339598B1 (ko) 2층 플렉시블 기판, 및 그 제조에 이용하는 구리전해액
TWI434965B (zh) A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
JP5178064B2 (ja) 金属表面粗化層を有する金属層積層体及びその製造方法
US8409726B2 (en) Printed circuit board with multiple metallic layers and method of manufacturing the same
KR101088571B1 (ko) 2층 플렉시블 기판과 그 제조 방법 및 이 2층 플렉시블 기판으로부터 얻어진 플렉시블 프린트 배선 기판
JP2004169181A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
WO2006080148A1 (ja) 特定骨格を有する化合物を添加剤として含む銅電解液並びにそれにより製造される電解銅箔
KR100435298B1 (ko) 전해동박
JP7193133B2 (ja) 配線基板
JP4924843B2 (ja) ２層フレキシブル基板及びその製造方法、並びに、該２層フレキシブル基板を用いたプリント配線基板及びその製造方法
KR20070095777A (ko) 배선 기판
JP7193132B2 (ja) 配線基板
Fukazawa et al. Novel Silver-seed Semi-Additive Process for High Quality Circuit Formation
JP6954345B2 (ja) 導電性基板、導電性基板の製造方法
JP2008294143A (ja) 部品内蔵多層配線板
JP2008091596A (ja) 表面平滑性を有する銅被覆ポリイミド基板とその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680036650.5

Country of ref document: CN

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007538659

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 11992209

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087010338

Country of ref document: KR

122 Ep: pct application non-entry in european phase

Ref document number: 06782892

Country of ref document: EP

Kind code of ref document: A1