KR100435298B1 - 전해동박 - Google Patents

전해동박 Download PDF

Info

Publication number
KR100435298B1
KR100435298B1 KR10-2001-7008652A KR20017008652A KR100435298B1 KR 100435298 B1 KR100435298 B1 KR 100435298B1 KR 20017008652 A KR20017008652 A KR 20017008652A KR 100435298 B1 KR100435298 B1 KR 100435298B1
Authority
KR
South Korea
Prior art keywords
copper foil
electrolytic
electrolytic copper
copper
foil
Prior art date
Application number
KR10-2001-7008652A
Other languages
English (en)
Other versions
KR20010108078A (ko
Inventor
나카노오사무
카타오카타카시
타에나카사키코
우치다나오히토
한자와노리코
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20010108078A publication Critical patent/KR20010108078A/ko
Application granted granted Critical
Publication of KR100435298B1 publication Critical patent/KR100435298B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12431Foil or filament smaller than 6 mils
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12993Surface feature [e.g., rough, mirror]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31Surface property or characteristic of web, sheet or block
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal
    • Y10T428/31681Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrolytic Production Of Metals (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

광택면 측의 결정이 20% 이상의 쌍정 구조를 가지는 것을 특징으로 하는 전해동박에 관한 것으로서, 회전음극 드럼으로 결정입도 번호 6.0을 가지는 티타늄 재료를 사용하고 0.2mg∼20mg/ℓ의 아교 및/또는 젤라틴을 포함하는 황산동 용액을 전해액으로 사용하는 것을 특징으로 하는 석리박 준비과정으로 구성되는 전해공정에 의해 상기 전해동박을 제조하는 방법에 관한 것이다. 상기 전해동박을 사용하면 동박회로에 대한 에칭 프로세스의 정면처리에 있어서, 버프 연마와 같은 물리적 연마를 행하지 않고, 에칭 레지스트 층과의 밀착성이 우수한 동박을 제공할 수 있다.

Description

전해동박{ELECTROLYTIC COPPER FOIL}
종래부터, 동박은 전기, 전자산업의 분야에서 사용되는 프린트 배선판 제조의 기초재료로서 널리 사용되어 왔다. 일반적으로, 전해동박은 열간 프레스 성형으로 유리 에폭시 기재(基材), 페놀 기재, 폴리이미드 등의 고분자 절연기재와 맞붙여 동 클래드 적층판으로 하여, 프린트 배선판 제조에 사용된다.
그리고, 최근에는 전자, 전기기기류의 경박단소(輕薄短小)화가 한층 더 진행되고 있고, 이에 내장되는 동 클래드 적층판 및 프린트 배선판에 대해서도, 다운사이징의 요구가 한층 더 엄격해지고 있다. 이러한 요구를 만족시키기 위해 동 클래드 적층판을 다층화하고, 프린트 배선판의 형성회로의 미세화가 행해져 왔다.
50㎛ 피치에서부터 80㎛ 피치의 회로를 가지는 프린트 배선판에서의 미세회로 형성을 행할 때에는, 회로 에칭을 행하기 전의 레지스트레이션 공정에서 큰 문제가 있다는 것이 이전부터 지적되어 왔다. 즉, 에칭 후의 동박회로 단면의 애스펙트(aspect)비를 양호한 상태로 유지하기 위해서는, 에칭을 행하기 전의 레지스트층의 형성이 양호한 상태로 이루어질 필요가 있는 것이다.
프린트 배선판에서 양호한 미세회로를 얻기 위한 대책으로서, 에칭공정에 있어서는, ①레지스트층을 보다 얇게 하고, 에칭부로의 에칭액의 용액 공급을 원활히 하기 위해, 드라이 필름 대신에 액체 레지스트나 전착(電着) 레지스트 등을 채용하고, ②레지스트층과 동박층과의 계면에 박리,들뜸이 없도록 동박표면에 버프(buff)연마 등의 물리적 연마를 행하거나, 화학적 연마에 의해 동박표면에 일정의 요철(凹凸)을 형성하여, 상기 계면의 밀착성을 향상시키고, ③에칭 라인의 성격에 적합한 에칭액의 선택, 에칭액의 샤워링 방법의 연구 등 여러 가지 노력이 행해져 왔다.
그런데, 프린트 배선판의 제조에서 에칭되는 동박 분야에 있어서, 미세회로의 형성에 대하여 실질적으로 대응할 수 있는 것은, 한층 더 동박 두께를 얇게 하고, 에칭 시간을 단축하여, 에칭 후의 동박회로의 단면 형상의 애스팩트비를 악화시키지 않는 대응 이외에는 없다고 생각되어져 왔다.
특히, 동박표면과 레지스트 성분과의 밀착성의 문제에 관해서는, 유기재와 무기재와의 계면에 관한 문제이고, 원래 연구사례도 다른 기술분야에 비하여 극히 적어 메카니즘도 명료하지 않기 때문에 명확히 밝혀진 것이 없었다.
그러나, 현실적으로, 50㎛ 피치에서부터 80㎛ 피치의 회로를 가지는 프린트 배선판을 제조하려고 하는 경우, 에칭 레지스트층을 동박표면에 형성하고, 레지스트 패턴을 노광 및 현상하여 불필요한 레지스트부를 제거하려고 하면, 본래의 동박 위에 밀착하여 잔류해야 할 레지스트층까지 박리하여 버리는 현상이 발생하므로, 레지스트층과 동박층과의 계면의 밀착성의 문제가 극히 중요하다고 지적되어 왔다.
예컨대, 잔류해야 할 레지스트층의 박리가 극히 미소한 영역에서 발생하고 있더라도, 이것을 알지 못한 채로 동박 에칭회로를 형성하면, 이른바 오픈불량(회로 단선불량)이 발생원인으로 되어, 프린트 배선판의 제조수율이 현저히 악화된다.
또한, 에칭 직후에 동박회로가 단선되어 있지 않고, 단지 에칭 회로의 폭이 감소하도록 되어 있어도 문제가 있다. 회로형성 후의 체커(checker) 검사로 도통(導通)불량을 일으키지 않았던 제품이더라도, 주위의 회로에 비하여 부분적으로 회로의 폭이 협소한 부분이 존재하면, 그 부분의 저항치가 높아지게 된다. 그리고, 그 프린트 배선판을 전기제품 등에 사용하면, 저항치가 높은 부분은 발열량도 높게 되고, 동박회로의 열화도 심해지며, 빨리 경화한다. 그 결과, 약간의 충격 등으로도 갑자기 단선되며, 전기제품 등의 동작이 급작스럽게 정지하는 것도 생각될 수 있다.
본 발명은 전해동박 및 그 전해동박의 제조방법과 동 클래드 적층판에 관한 것이다.
도 1은 전해동박의 단면 모식도이고,
도 2는 전해동박의 제조공정을 개념적으로 나타낸 도면이고,
도 3은 티타늄 재의 결정입도를 비교하는 도면이고,
도 4는 쌍정(雙晶)을 갖지 않는 전해동박의 TEM 상과 전자선 회절상(回折像)을 도시한 것이고,
도 5는 쌍정을 가지는 전해동박의 TEM 상과 전자선 회절상을 도시한 것이고,
도 6은 전해동박 표면에서의 쌍정 결정의 존재 이미지를 모식적으로 도시한 도면이고,
도 7은 전해동박의 표면을 소프트 에칭한 후의 표면 형상을 도시한 것이고,
도 8은 동박회로 단면의 모식도를 도시한 것이고,
도 9는 전해장치를 측면에서 본 단면 모식도를 도시한 것이고,
도 10은 표면처리기를 측면에서 봤을 때의 단면 모식도를 도시한 것이다.
그래서, 본 발명에 관한 발명자들은 동박에서부터 레지스트층과의 계면에서의 밀착성을 향상시킬 수 없는가를 열심히 연구한 결과, 이하와 같은 동박을 사용하면, 버프연마와 같은 물리적 연마를 행하지 않고, 레지스트층과의 밀착성을 향상시키는 것이 가능하다고 판단하여, 이하에서 설명하는 발명을 한 것이다.
청구항 1에서는, 동 성분을 함유한 용액을 전해하므로써 얻어지는 전해동박에 있어서, 상기 전해동박의 광택면 측의 결정구조가 20% 이상의 쌍정구조를 가지는 것을 특징으로 하는 전해동박으로 하고 있다.
설명을 알기 쉽게 하기 위해서, 도 1, 도 2 및 도 3을 참조하여, 전해동박의 제조방법부터 레지스트레이션까지의 과정을 설명하면서 본 발명을 설명하는 것으로 한다. 일반적으로, 도 1에 도시된 단면구조를 가지는 전해동박은, 도 2에 도시된 전해공정과 표면처리공정을 거쳐서 제조된 것으로, 주로 전기,전자산업의 분야에 사용되는 프린트 배선판 제조의 기초재료로서 사용된다. 또한, 도 1에서는, 표면처리공정에서 형성되는 방청층은 생략하여 기재하고 있다.
전해공정, 정확히는 전해동박의 벌크(bulk)층의 제조장치는, 드럼 형상을 한 회전음극과, 그 회전음극의 형상을 따라 대향배치된 납계 양극과의 사이에, 황산동 용액을 흘리어, 전해반응을 이용하여 동을 회전음극의 드럼 표면에 석출시키고, 그석출한 동이 박상태로 되어, 회전음극에서부터 연속되게 박리하여 권취하는 것이다. 이 단계의 동박을, 이하에서는 「석리박(析離箔)」이라 부르며, 벌크 동층을 형성한다고 하는 표현을 쓴다. 이 석리박 단계에서는, 방청처리 등의 표면처리는 조금도 행해지지 않은 상황으로서, 전석(電析) 직후의 동은 활성화된 상태에 있어 공기 중의 산소에 의해, 대단히 산화되기 쉬운 상태에 있다.
회전음극과 접촉한 상태로부터 박리된 상기 석리박의 면은, 경면(鏡面) 마무리된 회전음극 표면의 형상이 전사된 것으로서, 광택을 가지는 매끄러운 면이기 때문에 광택면이라고 부른다. 이에 대하여, 석출 사이드 쪽의 석리박의 표면형상은, 석출하는 동의 결정 성장속도가 결정면마다 다르기 때문에, 산(山) 형태의 요철 형상을 나타내게 되므로, 이를 조면(粗面)이라 부른다. 이 조면이 동 클래드 적층판을 제조할 때 절연재료와 맞붙여지는 면이 되는 것이다. 이상 및 이하에 있어서, 석리박을 사용하는 경우의 설명에서는, 조면이라는 용어를 사용하고 있다.
본 발명에 있어서, 쌍정구조를 만들어 넣는 것은, 이 전해공정에 있어서 동박의 광택면에 대하여 이루어진다. 이 때, 석리박의 광택면 측의 결정구조가 그 표층에서 보아서 20% 이상의 쌍정구조를 가지도록 만들어 넣는 것이다. 그리고 청구항 2에 기재한 것처럼, 광택면 측에서부터 5㎛ 이상의 깊이로, 20% 이상의 쌍정구조를 가지는 상태를 유지할 수 있으면 이상적이다. 이것은, 후술하는 에칭 레지스트층을 형성하기 전에 행하는 방청원소의 제거, 표면의 조화(粗化)를 목적으로 행하는 화학 에칭처리로 인해 1∼2㎛ 정도의 석리박 표면도 동시에 제거되기 때문이다.
여기서, 쌍정의 존재비율을 정하기 위해서는, TEM(투과형 전자 현미경) 상을 관찰하여, 그 관찰한 TEM 상의 영역면적 중에서, 확실히 쌍정이라고 인정되는 부분의 영역면적의 점유비율로서 파악한 것이다. 여기서는, 명확히 쌍정구조 및 그 밖의 결정립과의 경계를 명확히 하기 위하여, 10000배 이상의 배율을 사용하여, 15㎛ ×15㎛의 좁은 관찰영역에 있어서, 줄무늬 모양으로 관찰되고, 분명히 쌍정이라고 말할 수 있는 부위의 면적의 존재비율로서, 「20% 이상」이라는 수치를 규정하고 있다. 따라서, 이 값은 절대적인 값으로서 해석될 수 있을 만한 것은 아니고, 일정한 측정오차를 포함하는 것으로서 해석되어야 하는 것으로 생각된다. 본건의 발명자들이 연구를 통하여 파악한 측정오차는, 약 1할 정도의 오차가 발생하는 것으로 보인다.
석리박의 제조조건으로서, 본 발명에 관한 20% 이상의 쌍정구조를 가지는 전해동박의 제조가 가장 중요하게 된다. 즉, 청구항 2에 기재한 바와 같이, 전해공정 및 표면처리 공정으로 구성되는 전해동박의 제조방법에 있어서, 전해공정은, 회전음극 드럼과 그 회전음극 드럼의 형상에 따라 서로 대향배치되는 불용성 애노드와의 사이에 황산동 용액을 공급하고, 연속전해하는 회전음극 위에 전석되는 동박을 박리하는 것으로, 회전음극 드럼의 동 전석면에는 결정입도 번호 6.0 이상의 티타늄 재를 사용하지 않으면 안된다.
즉, 회전음극 드럼의 석출면을 구성하는 티타늄 재의 결정입도 번호 6 이상이 필수적인 조건으로 된다. 여기서 말하는 「티타늄 재의 결정입도 번호 6.0 이상」이라는 것은, 도 3에 도시된 티타늄 재의 결정입도 사진으로부터 판별될 수 있는것이고, 결정입도의 판단은, 절단법을 사용하여 JIS G 0552에서 규정하는 강의 페라이트 결정입도 시험방법과 같은 기준으로 측정한 경우의 것으로, 100배로 확대하여 결정립을 확인하고, 25 평방㎜ 내의 결정립의 평균 수를 구하여, 결정입도 번호를 환산하였다. 환산식을 식1로 하여, 이하에 나타낸다.
식1.
입도번호= (Log n/ 0.301) + 1
n : 현미경의 배율 100배일 때 25 평방㎜ 내의 결정립의 수
이처럼 티타늄 재의 결정립이 미세하게 될 수록, 이것을 사용하여 전해동박을 제조했을 때, 광택면 측으로부터 5.0㎛ 깊이 전후까지의 결정 내부의 쌍정 밀도가 상승하는 것이다. 본 발명이 정의한 「결정입도 번호가 6.0 이상」이 아니면, 본 발명에 관한 안정한 광택면 측의 결정이 20% 이상의 쌍정을 포함하지 않게 되는 것이다.
더욱이, 청구항 3에서는, 청구항 2에 기재한 전해동박의 제조방법에 있어서, 황산동 용액은, 아교 및/또는 젤라틴을 0.2㎎∼20㎎/ℓ 첨가한 것을 사용한 전해동박의 제조방법에 대하여 기재하고 있다.
아교 및 젤라틴은, 일반적으로 시판되고 있는 것으로 충분하고, 예컨대, 젤라틴은 식용으로 제공되는 것을 사용하는 것도 가능하다. 아교 및 젤라틴은, 전해동박의 신장율, 내절성(耐折性) 등의 물성을 개질하기 위해 첨가되는 것으로서 일반적으로 알려져 있고, 아교와 젤라틴이라고 불리워지는 것을 병용하여도 지장이 없다. 여기서는 종래 알려진 물성 개질효과를 얻음과 동시에, 전해액에 대한 미량의 염소 이온의 공급원으로서 사용하고 있다. 아교 및 젤라틴은, 일정한 편차는 있지만, 5000㎍/g∼20000㎍/g 정도의 염소를 포함한다고 하는 성질을 이용한 것이다. 본 발명에 있어서, 미량의 염소를 전해 중에 포함시키고, 결정입도 번호가 6.0 이상인 티타늄 재를 사용한 회전음극으로 석리박을 제조하면, 대단히 효율이 좋게 쌍정조직을 얻을 수가 있다. 즉, 염소 이온은, 미량의 쌍정을 형성하기 위한 촉진제로서의 역할을 수행하는 것이다.
본 발명에 관한 전해동박의 제조에 있어서, 아교 및/또는 젤라틴의 첨가량은, 0.2㎎/ℓ 미만에서는 쌍정형성을 위한 촉진제로서의 효과가 얻어지지 않고, 20㎎/ℓ를 넘으면 쌍정형성을 위한 촉진제로서의 효과가 포화하여 증가하지 않아, 쌍정의 존재비율을 증가시키는 데 기여하지 못하게 된다.
이상에서 기술된 조건을 만족하지 못하고 제조된 전해동박은, 쌍정을 포함하지 않든가 쌍정을 표면에 포함하더라도 20% 미만이고, 더욱이 깊이 방법에서 2㎛ 이내의 영역에 머물러 있는 것이다. 도 4에는, 상술한 전해조건을 벗어나는 영역에서 제조된 석리박의 TEM(투과형 전자현미경) 상과 그 전자선 회절상을 도시하고 있다. 그리고, 도 5에는, 상술한 전해조건의 영역에서 제조된 쌍정을 포함하는 석리박의 TEM(투과형 전자현미경) 상과 그 전자선 회절상을 도시하고 있다. 특히, 도 4와 도 5의 X선 회절상을 비교하므로서 명확한 바처럼, 도 5의 X선 회절상은 특정한 결정면을 가진 쌍정면이 존재하는 것을 보여주고 있다. 또한, 도 4에서는, 3000배의 배율로 관찰한 것을 도시하고 있지만, 이것을 10000배 이상으로 확대하여도 쌍정구조는 전혀 확인될 수 없다. 이에 대해, 도 5는, 명확히 쌍정구조의 확인이 가능한 11000배의 배율을 사용해서 관찰하여, 쌍정구조의 확인을 하고 있다. 도 5의 TEM 관찰상의 우측의 어둡게 줄무늬로 보이는 부분이 쌍정부이다.
여기서 말하는 쌍정 또는 쌍정구조는, 전해동박을 구성하는 동 결정립의 석출 결정면이, 일정한 결정면을 경계로 하여, 서로 경면(鏡面) 대칭인 결정구조를 가지는 것을 말한다. 따라서, 전해동박의 표면에 존재하는 쌍정구조의 분포를 지극히 모식적으로 표현한다면, 도 6에 도시한 것과 비슷한 모양이 될 것이라고 생각된다.
다음으로, 이 석리박은, 표면처리공정에서, 조면으로의 조화처리와 방청처리가 행해진다. 조면으로의 조화처리란, 황산동 용액 중에서 이른바 버닝(burning) 도금 조건의 전류를 흘리고, 조면의 산(山) 형태의 요철 형상에 미세 동입자를 석출부착시켜, 바로 평활(平滑) 도금조건의 전류범위로 피복 도금하는 것으로, 미세 동입자의 탈락을 방지하는 것이다. 따라서, 미세 동입자를 석출부착시킨 조면을 「조화면(粗化面)」이라 부르고 있다.
계속해서, 표면처리공정에서는, 동박의 표면과 이면에, 아연, 아연합금, 크롬계의 도금, 크로메이트 처리 등에 의해 방청처리가 행해지고, 건조하여 권취하는 것으로 제품으로서의 전해동박이 완성되는 것이다. 이것을 일반적으로, 「표면처리박」이라고 부른다.
또한, 도면 중에서, 전해동박 등의 단면 모식도를 도시하고 있는데, 이들의 모식도 중에는, 피복 도금 및 방청처리층의 기재가 생략되어 있다. 통상, 피복 도금 및 방청처리층은 대단히 얇아서, 표시하기 어려운 것이기 때문이다. 방청처리층은, 동박이 공기와 접촉하여 산화하는 것을 방지하는 것이기 때문에, 표면처리 후의 전해동박의 최외층에 존재하는 것이다. 즉, 전해동박의 광택면 및 조화면의 최표층(最表層)에 방청처리층이 존재하게 된다.
이상과 같이 하여 제조된 전해동박(표면처리박)은, 절연층을 형성하는 프리프레그(prepreg)와 적층되어 열간성형 프레스 공정을 거쳐서, 여러 가지의 동 클래드 적층판으로 모습을 바꾸어 간다. 그리고, 이 동 클래드 적층판은, 에칭 공정을 거쳐서 프린트 배선판이 제조되게 된다.
가장 간단한 에칭 공정을 상정하여, 이하 설명하는 것으로 한다. 에칭 공정에서는, 동 클래드 적층판의 표층에 위치한 전해동박의 정면(整面)처리부터 시작된다. 이 정면처리는, 다음의 2종류의 처리가 일반적으로 병용된다. ①전해동박의 표면을 2㎛ 두께 정도 화학적으로 용해하여 동박 표면의 오염물, 불필요한 산화피막, 방청원소를 제거하는 소프트 에칭처리, ②전해동박 표면을 버프연마와 같은 물리적 연마에 의해 2㎛ 전후로 제거하고, 동의 청정 표면을 얻음과 동시에, 이후의 에칭 레지스트와의 밀착성을 향상시키기 위해 적절한 거침을 전해동박의 표면에 부여하는 것이다.
즉, 종래의 전해동박에 있어서, 그 광택면의 표층을 구성하는 동 결정립에 쌍정을 포함하지 않든가, 쌍정을 포함하더라도 전술한 쌍정의 존재비율이 20% 미만이라면, 소프트 에칭처리와 물리적 연마를 병용하지 않고서는, 130㎛ 피치 이하의 미세회로를 형성하는 경우에 에칭 레지스트와의 양호한 밀착성을 확보하는 것이 가능하지 않게 된다.
이에 대하여, 본 발명에 관한 전해동박에 있어서, 그 광택면의 표층을 구성하는 동 결정립에 20% 이상의 쌍정(구조)를 포함한 동박은, 전술한 물리적 연마가 불필요하게 된다. 본 발명에 관한 전해동박을 사용함으로서, 소프트 에칭 처리만으로, 에칭 레지스트와의 밀착성이 확보될 수 있는 것이다. 소프트 에칭처리는, 방청원소의 제거를 목적으로 하고 있기 때문에 생략할 수는 없다.
정면(整面)이 완료되면, 전해동박의 표면에 에칭 레지스트층의 형성이 행하여진다. 에칭 레지스트층은, 이른바 드라이 필름, 전착 레지스트, 액체 레지스트라고 불리우는 것으로 구성되는 것이다. 이 에칭 레지스트층의 표면에 패턴 필름을 포개어, 노광하고 현상처리를 행하는 것이다. 일반적으로, 현상처리는, 노광 후의 에칭 레지스트층을 알카리성의 용액에 일정시간 침지하는 것으로 행한다. 전해동박과 에칭 레지스트층과의 밀착성에 현저히 문제가 있는 경우에는, 이 단계에서 잔류해야 할 에칭 레지스트층이 미리 전해동박으로부터 박리되는 현상이 발생하게 된다. 또한, 박리현상이 일어나지 않는다 하더라도, 전해동박 표면에서부터 에칭 레지스트층이, 부분적으로 들뜨는 현상이 발생하여, 에칭 레지스트의 역할을 다하지 못하기 때문에, 에칭 공정에서 에칭 레지스트층의 하부에 위치한 전해동박이 녹게 되고, 회로단선이 되는 경우가 생긴다.
여기서, 본 발명에 관한 20% 이상의 쌍정을 포함하는 전해동박을 사용한 동 클래드 적층판과, 쌍정을 포함하지 않은 전해동박을 사용한 동 클래드 적층판의 각각과 에칭 레지스트와의 밀착성을 평가한 결과를 표1에 도시하였다. 여기서는, 정면처리로서, 물리적 연마를 행하지 않고, 1급 농도의 황산 용액 40㎖/ℓ, 30% 과산화수소수 32 ㎖/ℓ의 이른바 황산-과수계의 용액으로 소프트 에칭처리만을 행하였다. 그 후, 수세하고 건조 후, 에칭 레지스트로서, 일합(日合) 아루포 주식회사의 자외선 경화형의 드라이 필름을 전해동박 표면에 라미네이트 하고, 회로폭 30㎛, 선간 간격 100㎛인 130㎛ 피치의 빗 모양의 회로를 만들기 위한 패턴 필름을 사용하여, 노광, 현상하고, 목적으로 하는 회로를 형성하기 위한 에칭 레지스트 패턴을 형성하였다. 그리고, 이 에칭 레지스트 패턴에 대하여 25배의 마이크로 스코프를 사용하여 박리 상황을 관찰하고, TESA 테이프를 사용한 테이프 테스트를 실시하여 박리상황을 관찰한 것이다.
이 표1의 결과로부터 분명해진 바와 같이,「20% 의 쌍정을 포함하는 전해동박을 사용하는 동 클래드 적층판」이, 30개의 시료 중에, 전해동박으로부터 드라이 필름의 들뜸도 없고, 테이프 시험에 의해 테이프 쪽의로의 드라이 필름의 이행(移行)도 보이지 않아서, 가장 드라이 필름의 밀착성이 우수한 것을 알 수 있다. 그리고, 「쌍정을 포함하지 않은 전해동박을 사용한 동 클래드 적층판」의 드라이 필름과의 밀착성이 가장 나쁜 것도 분명하다.
이 현상은, 쌍정을 포함한 경우와 그렇지 않은 경우와의, 소프트 에칭 후의 전해동박 표층의 미세한 요철 형상의 차이에 의해 생기는 것으로 생각되고 있다. 도 7에서, 20%의 쌍정을 포함하는 전해동박을 사용한 동 클래드 적층판, 10%의 쌍정을 포함하는 전해동박을 사용한 동 클래드 적층판 및 쌍정을 포함하지 않은 전해동박을 사용한 동 클래드 적층판의 소프트 에칭 전후의 전해동박 표면의 요철 형상을 도시하고 있다. 이것은, SEM(주사 전자현미경)을 사용하여 관찰한 것이다. 이 도 7로부터 알 수 있듯이, 전해동박의 표면에 쌍정의 함유비율이 증가할수록, 소프트 에칭 후의 표면 형상으로서 미세한 요철을 많이 확인할 수 있다. 따라서, 쌍정이 본 발명에서와 같이 20% 이상 포함되는 경우에는, 소프트 에칭 후에 많은 미세한 요철 형상이 형성되고, 물리적 연마를 행하지 않고도 양호한 에칭 레지스트의 밀착성을 확보할 수 있다고 생각되는 것이다.
프린트 배선판 제조공정에서는, 에칭 레지스트층의 형성 후, 다시 동 에칭을 함으로서, 여분의 전해동박부를 제거하고 프린트 배선회로를 형성한다. 이 때, 에칭 레지스트층과 전해동박층과의 밀착성을 나타내는 지표로서는, 완성 회로의 회로폭이, 목적으로 하는 회로폭에 대하여 어떻게 변화하는가를 파악하는 방법이 있다. 도 8에서는, 동 에칭 후의 회로 단면의 확대 모식도를 도시하고 있다. 회로의 폭에는, 회로 단면의 윗면의 폭(도 8의 a)과, 기재에 접촉하는 아랫면의 폭(도 8의 b)이 있다. 이상적으로는, 윗면의 폭과 아랫면의 폭이 목적으로 하는 회로폭에 일치하는 관계에 있는 것이 바람직하다. 이른바 애스팩트 비가 양호할수록, 에칭성이 좋다고 할 수 있다.
본 발명에 있어서는, 에칭 레지스트층과 전해동박층과의 밀착성을 문제로 삼고 있기 때문에, 동 에칭액의 조성, 동 에칭액의 공급방법 등 그외의 여러 가지 요인이 관계하는 종합적인 에칭성을 평가하는 애스펙트비를 사용하여 판단하는 것은 바람직하지 않다. 그래서, 형성된 에칭 레지스트 회로폭과, 동 에칭의 회로단면의 윗면 폭(도 8의 a)을 비교하여 그 차이를 고려하는 것으로 하였다. 그 결과를 표2에 나타낸다. 이 때, 30㎛ 회로폭을 목적으로 하여 형성된 에칭 레지스트 회로의 실측(實測) 폭은, 동시에 현상한 결과, 모든 시료에 있어서 29.3㎛였다. 또한, 여기서 사용한 전해동박은 모두 공칭두께가 18㎛인 것을 사용하고 있다.
이 표2에 나타난 결과로부터,「20%의 쌍정을 포함하는 전해동박을 사용한 동 클래드 적층판」의 경우가, 에칭 레지스트 회로의 폭과 동 에칭 후의 회로 윗면의 실측 폭과의 차이가 가장 작게 되어 있다. 이것은, 에칭 레지스트와 전해동박과의 표면의 밀착성이 우수하기 때문이며, 에칭 레지스트와 전해동박과의 사이에 동 에칭액의 스며듬이 적어, 여분의 동이 에칭되지 않기 때문인 것으로 생각된다.
그리고, 표1에 나타난 드라이 필름의 밀착성 시험에 대응하여, 「쌍정을 포함하지 않는 전해동박을 사용한 동 클래드 적층판」의 경우가, 에칭 레지스트의 회로폭과 동 에칭 후의 회로 윗면의 실측 폭과의 차이가 가장 크게 되어 있다. 에칭 레지스트와 전해동박과의 표면의 밀착성이 좋지 않기 때문이라고 생각된다. 또한, 이 때 각각의 동 클래드 적층판을 사용하여 제조한 빗 모양 패턴의 회로 저면의 실측 폭은 31∼31.5㎛의 범위에 있고, 에칭 레벨로서의 차이가 없는 것이 확인되고있다.
목적으로 하는 회로폭에 가까운 에칭 정밀도가 얻어진다는 것은, 회로설계의 단계에서 에칭에 의한 오차를 예측하여 설계할 필요가 없어지고, 부품 실장(實裝)할 때의 실장 가능영역으로서도 설계대로의 랜드(land)부의 영역면적의 확보가 가능하게 되어, 부품 실장시의 접속신뢰성을 보다 높이는 것이 가능해지게 된다는 것이다.
따라서, 청구항 4에 기재한 바와 같이, 20%의 쌍정을 포함한 전해동박을 동 클래드 적층판에 사용하면, 이 동 클래드 적층판은, 에칭공정에서의 정면처리와 같은 물리적 연마를 생략하는 것이 가능하게 되고, 공정의 삭감에 의한 제조 코스트의 삭감이 가능하게 된다. 더욱이, 에칭 레지스트와 전해동박과의 밀착성이 향상됨으로 인해, 미세 피치 회로의 형성이 용이해지고, 프린트 배선판의 제조수율을 대폭 향상시키는 것이 가능하게 된다.
이하, 도 1, 도 9 및 도 10을 이용하여, 본 발명에 관한 전해동박의 제조방법 및 그 제조방법으로 얻어지는 전해동박을 사용한 동 클래드 적층판을 제조하여, 전술한 것과 같은 평가결과를 보여주고자 한다.
전해동박은, 전해공정(A)과 표면처리공정(B)을 거쳐 제조되는 것으로, 본 발명에 관한 전해동박(1)도 같은 순서로 제조되는 것이다.
우선, 전해공정(A)에 대하여 설명한다. 전해공정(A)은, 프린트 배선판으로 가공되었을 때의 전류의 도체가 되는 전해동박(1)의 석리박(벌크 동층,2)을 제조하는 것이다. 전해장치(3)는, 드럼 형상을 한 회전음극(4)과, 그 회전음극(4) 형상에 따라 대향 배치되는 납계양극(5)과의 사이에 황산동 용액을 흘려서, 전해반응을 이용하여 동을 회전음극(4)의 드럼 표면에 석출시키고, 그 석출된 동은 박 상태가 되어, 회전음극(4)으로부터 연속하여 박리되어 권취된다. 이 때 회전음극(4)의 동의 석출면은, 결정립도번호 7.1의 티타늄판을 사용하였다.
전해공정(A)에서 사용되는 전해액에는, 황산동(CuSO4ㆍ5H2O) 280∼360g/ℓ, 황산 100∼150g/ℓ, 아교 0.2 ㎎∼20㎎/ℓ인 산성의 황산동 용액을 사용한다. 그리고, 용액온도는 약 50℃, 전류밀도 50∼100A/dm2의 조건으로 연속전해하고 권취하여 롤 형상의 석리박(2)을 얻는다. 여기서는, 황산동(CuSO4ㆍ5H2O) 360g/ℓ, 황산 150g/ℓ, 아교 3mg/ℓ, 용액온도 49℃, 전류밀도 100A/dm2의 조건을 사용하여, 공칭두께 18㎛인 전해동박(1)의 제조에 사용하는 석리박(2)을 제조하였다. 이 석리박(2)의 단계에서는, 방청처리 등의 표면처리는 전혀 행해지지 않은 상태이고, 전석 직후의 동은 활성화한 상태에 있어 공기중의 산소에 의해, 대단히 산화하기 쉬운 상태에 있다.
다음, 이 석리박(2)은, 표면처리공정(B)에서 조면(6)의 조화처리와 방청처리가 행해진다. 조면(6)으로의 조화처리란, 황산동 용액 속에서, 이른바 버닝 도금조건의 전류를 흘리고, 조면(6)의 산(山)형태의 요철 형상 위에 미세 동입자(7)를 석출부착시켜서, 바로 평활 도금조건의 전류범위로 피복도금하는 것으로, 미세 동입자(7)의 탈락을 방지하는 것이다. 따라서, 이하에서는, 미세 동입자(7)을 석출부착시킨 조면(6)을 「조화면(8)」이라고 한다.
계속해서, 표면처리공정(B)에서는, 조화처리가 끝난 석리박(2)의 표면과 이면에, 아연,아연합금, 크롬계의 도금 등으로 방청처리를 행하고, 건조하고 권취함으로서 제품으로서의 본 발명에 관한 전해동박을 제조하였다. 이하, 표면처리공정에 대하여 상세히 설명한다.
표면처리공정(B)에서는, 도 10의 단면 모식도에 도시된 바와 같이, 풀려 나온 석리박(2)이, 표면처리기(9) 내를 사행 주행하는 형태의 것을 이용하고 있다. 이하, 표면처리기(9)를 구성하는 각종의 조를 연속배치한 순서에 따라서, 제조조건 등의 설명을 한다.
풀려져 나온 석리박(2)은, 제일 먼저 산세처리조(10)에 들어간다. 산세처리조(10)의 내부에는 농도 150g/ℓ, 온도 30℃의 희박황산 용액이 채워져 있고, 침지시간 30초로 하여, 석리박(2)에 부착되어 있는 유지성분을 제거함과 동시에, 여분의 표면산화피막을 제거하였다.
산세처리조(10)를 나온 석리박(2)은, 석리박(2)의 표면에 미세 동입자(7)를 형성하기 위하여, 조화처리조(11)에 들어가게 된다. 조화처리조(11) 내에서 행하는 처리는, 석리박(2)의 한쪽 면에 미세 동입자(7)를 석출부착시키는 조(11A)와, 이 미세 동입자(7)의 탈락을 방지하기 위한 피복 도금조(11B)로 구성되는 것으로 하고 있다.
석리박(2)의 위에 미세 동입자(7)를 석출부착시키는 조(11A)에서는, 황산동용액으로서, 농도가 100g/ℓ황산, 18g/ℓ동, 용액 온도 25℃, 전류밀도 10 A/dm2의 버닝 도금조건으로 10초간 전해하여, 미세 동입자(7)를 석출부착시킨다. 이 때, 평판의 애노드 전극(12)을, 미세 동입자(7)를 형성하는 석리박(2)의 면에 대하여, 도 10에서 도시된 바와 같이 평행 배치한다.
미세 동입자(7)의 탈락을 방지하기 위한 피복 도금조(11B)에서는, 황산동 용액으로서, 농도 150g/ℓ황산, 65g/ℓ동, 용액 온도 45℃, 전류밀도 15 A/dm2의 평활 도금조건으로 20초간 전해하였다. 이 때, 평판의 애노드 전극(12)은, 미세 동입자(7)가 부착 형성된 석리박(2)의 면에 대하여 도 10에서 도시된 바와 같이 평행배치한다.
방청처리조(13)에서는, 방청원소로서 아연을 사용하여 방청처리를 행한다. 여기서는, 애노드 전극으로서 아연판을 사용한 용해성 애노드(14)에 의하여 , 방청처리조(13) 내의 아연 농도 밸런스를 유지하는 것으로 하였다. 여기서의 전해조건은, 황산아연욕을 사용하고, 70g/ℓ 황산, 20g/ℓ 아연의 농도 밸런스를 유지하는 것으로 하여, 용액 온도 40℃, 전해시간 10초, 전류밀도 15 A/dm2으로 하였다.
방청처리가 종료되면, 최종적으로 석리박(2)은, 건조처리부(15)에서 전열기에 의해 분위기 온도 110℃로 가열된 노내를 40초에 걸쳐 통과하여, 18㎛ 두께의 완성된 전해동박(1)으로서 롤 모양으로 권취된다. 이상의 공정에서 석리박(2)의 표면처리기(9) 내의 주행속도는 2.0 m/min로 하고, 각 조마다의 공정 간에는, 약 15초간의 수세가능한 수세조(16)를 설치하여 세정하고, 전(前) 처리조에서 사용된 용액의 끌어들임을 방지하고 있다.
이 전해동박(1)을 사용하고, 기재가 되는 100㎛ 두께의 FR-4 기재를 사용하여, 전해동박의 조면(6) 측을 열간성형 프레스로 붙여 50cm 각(角)의 양면 동 클래드 적층판을 제조하고, 전술한 표1 및 표2에 나타난 특성을 평가하였다. 그 결과, 드라이 필름 밀착성 시험에서는, 동일 로트 내의 다른 위치로부터 샘플링한 시료를 사용하여, 전술한 시험방법 1 및 시험방법 2에 의한 20점(点)의 평가를 하였지만, 현상 후의 드라이 필름 회로의 테두리 단부의 들뜸도 없고, 테이프 테스트의 결과로서 아무런 문제는 없었다. 이 상태에서 동 에칭을 행하고, 전술한 바와 같이 130㎛ 피치의 빗 모양 회로를 제조하고, 목표 회로폭인 30㎛ 폭에 대하여, 평균 29.1㎛ 폭의 동박회로가 얻어졌다.
(발명의 효과)
본 발명에 관한 전해동박을 사용하여 제조한 동 클래드 적층판을 사용함으로서, 정밀한 패턴의 프린트 배선판의 제조에 있어서, 목적으로 하는 회로폭에 가까운 에칭 정밀도가 얻어지고, 회로설계가 용이하게 되며, 부품 실장의 단계에서도 부품과 회로와의 접속 신뢰성을 향상시키는 것이 가능하다. 제조공정의 면에서 생각하면, 에칭공정에서의 정면처리와 같은 물리적 연마를 생략하는 것이 가능하게 되고, 공정의 삭감에 의한 제조 코스트의 삭감이 가능하게 된다. 더욱이, 에칭 레지스트와 전해동박과의 밀착성이 향상됨으로서, 정밀한 피치 회로의 형성이 용이하게 되어, 프린트 배선판의 제조 수율을 큰 폭으로 향상시키는 것이 가능하게 된다.

Claims (4)

  1. 동 성분을 함유한 용액을 전해하는 것에 의하여 얻어지는 전해동박에 있어서,
    상기 전해동박의 광택면 측의 결정이 20% 이상의 쌍정구조를 가지는 것을 특징으로 하는 전해동박.
  2. 전해공정에서 황산동 용액을 전해함으로서 석리박을 제조하고, 이 석리박에 조화처리 및 방청처리를 하기 위한 표면처리공정으로 이루어지는 전해동박의 제조방법에 있어서,
    전해공정은, 회전음극 드럼과 그 회전음극 드럼의 형상을 따라 서로 대향 배치된 불용성 애노드와의 사이에 황산동 용액을 공급하고, 연속전해하여 회전음극 위에 전석한 동박을 박리시키는 것으로, 회전음극 드럼의 동 전석면에 결정입도 번호 6.0 이상의 티타늄 재를 사용한 것을 특징으로 하는 제1항에 기재한 전해동박의 제조방법.
  3. 제2항에 있어서,
    황산동 용액은, 아교 및/또는 젤라틴을 0.2mg∼20mg/ℓ첨가한 것을 특징으로 하는 전해동박의 제조방법.
  4. 제1항에 기재한 전해동박을 사용한 동 클래드 적층판.
KR10-2001-7008652A 1999-12-28 2000-11-27 전해동박 KR100435298B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP37256399A JP3250994B2 (ja) 1999-12-28 1999-12-28 電解銅箔
JPJP-P-1999-00372563 1999-12-28
PCT/JP2000/008330 WO2001048272A1 (fr) 1999-12-28 2000-11-27 Trace metallique cuivre electrolytique

Publications (2)

Publication Number Publication Date
KR20010108078A KR20010108078A (ko) 2001-12-07
KR100435298B1 true KR100435298B1 (ko) 2004-06-10

Family

ID=18500659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7008652A KR100435298B1 (ko) 1999-12-28 2000-11-27 전해동박

Country Status (10)

Country Link
US (1) US6544663B1 (ko)
EP (1) EP1167580B1 (ko)
JP (1) JP3250994B2 (ko)
KR (1) KR100435298B1 (ko)
CN (2) CN1831203A (ko)
AT (1) ATE407235T1 (ko)
DE (1) DE60040141D1 (ko)
HK (1) HK1044970A1 (ko)
TW (1) TW483292B (ko)
WO (1) WO2001048272A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4441642B2 (ja) * 2000-12-27 2010-03-31 三井金属鉱業株式会社 電解銅箔製造用のチタン製カソード電極、そのチタン製カソード電極を用いた回転陰極ドラム、チタン製カソード電極に用いるチタン材の製造方法及びチタン製カソード電極用チタン材の矯正加工方法
US7132158B2 (en) * 2003-10-22 2006-11-07 Olin Corporation Support layer for thin copper foil
GB2444710B (en) * 2006-12-14 2011-04-13 Advanced Composites Group Ltd Metallic coating of composite materials
KR100822092B1 (ko) * 2007-02-07 2008-04-15 엘에스전선 주식회사 미세 회로용 동박 제조 방법 및 장치, 이를 이용하여제조된 동박
JPWO2009116432A1 (ja) * 2008-03-17 2011-07-21 Jx日鉱日石金属株式会社 電解銅箔製造用の電解液
KR101255548B1 (ko) 2011-02-24 2013-04-17 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법
CN102220602A (zh) * 2011-06-10 2011-10-19 广东嘉元科技股份有限公司 一种从生产铜箔的废液中提取铜的方法
TWI432613B (zh) 2011-11-16 2014-04-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法
WO2013150640A1 (ja) * 2012-04-06 2013-10-10 Jx日鉱日石金属株式会社 電解銅箔及びその製造方法
TWI454422B (zh) * 2012-04-12 2014-10-01 Nat Univ Tsing Hua 具高密度雙晶的奈米銅導線製造方法
WO2014002997A1 (ja) * 2012-06-27 2014-01-03 古河電気工業株式会社 電解銅箔とその製造方法、リチウムイオン二次電池の負極電極、およびリチウムイオン二次電池
KR20140017043A (ko) * 2012-07-24 2014-02-11 삼성에스디아이 주식회사 전류차단장치와 이를 구비하는 배터리 팩
TWM465986U (zh) * 2013-05-02 2013-11-21 Chung Shan Inst Of Science 卷對卷電化學拋光裝置
CN103320813B (zh) * 2013-06-09 2015-07-15 东江环保股份有限公司 旋流电积槽装置及其应用
US10619262B1 (en) * 2019-06-27 2020-04-14 Chang Chun Petrochemical Co., Ltd. Electrodeposited copper foil
TWI760249B (zh) * 2021-06-16 2022-04-01 長春石油化學股份有限公司 電解銅箔及銅箔基板
KR102517417B1 (ko) 2021-07-09 2023-04-03 주식회사 다이브 반도체용 동박의 제조방법 및 이를 이용한 반도체용 동박

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649958B2 (ja) * 1987-06-15 1994-06-29 日本電解株式会社 電解銅箔の製造方法
JPH0631461B2 (ja) * 1987-06-15 1994-04-27 日本電解株式会社 電解銅箔の製造方法
DK165415C (da) * 1988-11-02 1993-04-13 Unoplast A S Genstand med en ved befugtning friktionsnedsaettende overfladebelaegning, fremgangsmaade til fremstilling af samme og belaegningsmiddel til brug ved fremgangsmaaden
US5431803A (en) * 1990-05-30 1995-07-11 Gould Electronics Inc. Electrodeposited copper foil and process for making same
ATE151474T1 (de) * 1990-05-30 1997-04-15 Gould Electronics Inc Elektroplattierte kupferfolie und deren herstellung unter verwendung elektrolytischer lösungen mit niedrigen konzentrationen von chlor ionen
JPH0826470B2 (ja) * 1990-07-30 1996-03-13 日本電解株式会社 銅メッキ液とこれを用いる電解銅箔の製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
JPH06300714A (ja) * 1993-04-13 1994-10-28 Japan Energy Corp 銅箔の評価方法
TW289900B (ko) * 1994-04-22 1996-11-01 Gould Electronics Inc
JP3115982B2 (ja) * 1995-02-16 2000-12-11 株式会社ナイカイアーキット 電着ドラム用チタンリングの製造方法
JPH1036991A (ja) * 1996-07-19 1998-02-10 Japan Energy Corp 電解銅箔の製造方法
JP3623621B2 (ja) * 1996-12-10 2005-02-23 福田金属箔粉工業株式会社 銅箔の表面処理方法
JPH10330983A (ja) * 1997-05-30 1998-12-15 Fukuda Metal Foil & Powder Co Ltd 電解銅箔及びその製造方法
JP3500072B2 (ja) * 1998-07-27 2004-02-23 新日本製鐵株式会社 電解金属箔製造ドラム用チタン材およびその製造方法
JP3859384B2 (ja) * 1999-03-08 2006-12-20 日鉱金属株式会社 屈曲性に優れるフレキシブルプリント回路基板用圧延銅箔およびその製造方法
JP2001011685A (ja) * 1999-06-30 2001-01-16 Mitsui Mining & Smelting Co Ltd 電解銅箔およびその製造方法

Also Published As

Publication number Publication date
CN1831203A (zh) 2006-09-13
CN1341164A (zh) 2002-03-20
US6544663B1 (en) 2003-04-08
TW483292B (en) 2002-04-11
KR20010108078A (ko) 2001-12-07
EP1167580A4 (en) 2005-12-07
WO2001048272A1 (fr) 2001-07-05
EP1167580A1 (en) 2002-01-02
HK1044970A1 (zh) 2002-11-08
CN1247821C (zh) 2006-03-29
JP2001181886A (ja) 2001-07-03
ATE407235T1 (de) 2008-09-15
DE60040141D1 (de) 2008-10-16
JP3250994B2 (ja) 2002-01-28
EP1167580B1 (en) 2008-09-03

Similar Documents

Publication Publication Date Title
CN111526660B (zh) 附载体铜箔及铜箔基板
KR100435298B1 (ko) 전해동박
US7223481B2 (en) Method of producing ultra-thin copper foil with carrier, ultra-thin copper foil with carrier produced by the same, printed circuit board, multilayer printed circuit board and chip on film circuit board
US6984456B2 (en) Flexible printed wiring board for chip-on flexibles
KR100941219B1 (ko) 전해 동박, 그 전해 동박을 이용하여 얻어진 표면 처리 전해 동박, 그 표면 처리 전해 동박을 이용한 동장 적층판 및 프린트 배선판
US7771841B2 (en) Ultrathin copper foil with carrier and printed circuit board using same
TW575668B (en) Process for manufacturing a composite foil suitable for manufacturing multi-layer printed circuit boards
CN102317510B (zh) 金属箔及其制造方法、绝缘基板、布线基板
KR20020081698A (ko) 복합 구리 포일 및 그의 제조방법
JP4709575B2 (ja) 銅箔の粗面化処理方法及び粗面化処理液
JP4959052B2 (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
US5447619A (en) Copper foil for the manufacture of printed circuit boards and method of producing the same
KR20150126008A (ko) 캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법
KR20230129209A (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
EP0758840B1 (en) Copper foil and high-density multi-layered printed circuit board using the copper foil for inner layer circuit
EP0495468B1 (en) Method of producing treated copper foil, products thereof and electrolyte useful in such method
KR20010102562A (ko) 표면처리 동박과 그 표면처리 동박의 제조방법 및 그표면처리 동박을 사용한 동 클래드 적층판
JP2023103401A (ja) プリント配線板及びその製造方法
CA2227179A1 (en) Copper foil for the manufacture of printed circuits and method of producing same
KR102504286B1 (ko) 표면 처리 동박 및 그 제조방법
JP2005240132A (ja) 電解銅箔及び電解銅箔光沢面の電解研磨方法
JP7527501B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
KR100364052B1 (ko) 인쇄회로제조용동박및그의제조방법
KR101315364B1 (ko) 내열성이 개선된 표면 처리 동박 및 그 제조방법
KR20170099588A (ko) 비전도성 고분자막과의 박리강도를 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 16