KR20150126008A - 캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법 - Google Patents

캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR20150126008A
KR20150126008A KR1020157027336A KR20157027336A KR20150126008A KR 20150126008 A KR20150126008 A KR 20150126008A KR 1020157027336 A KR1020157027336 A KR 1020157027336A KR 20157027336 A KR20157027336 A KR 20157027336A KR 20150126008 A KR20150126008 A KR 20150126008A
Authority
KR
South Korea
Prior art keywords
layer
carrier
copper foil
thin copper
copper
Prior art date
Application number
KR1020157027336A
Other languages
English (en)
Inventor
가즈히코 사카구치
신이치 사사키
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20150126008A publication Critical patent/KR20150126008A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

파인 피치 형성에 적합한 캐리어 부착 동박을 제공한다. 지지체인 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 극박 구리층 표면은, 적어도 편면의 비접촉식 조도계로 측정한 Rz 가 0.5 ㎛ 이하인 캐리어 부착 동박.

Description

캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법{COPPER FOIL WITH ATTACHED CARRIER, COPPER-CLAD LAMINATE USING SAME, PRINTED CIRCUIT BOARD, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD}
본 발명은, 캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법에 관한 것이다.
프린트 배선판은 동박에 절연 기판을 접착시켜 구리 피복 적층판으로 한 후에, 에칭에 의해 동박면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 최근의 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.
파인 피치화에 대응하여, 최근에는 두께 9 ㎛ 이하, 나아가서는 두께 5 ㎛ 이하의 동박이 요구되고 있지만, 이와 같은 극박의 동박은 기계적 강도가 낮아 프린트 배선판의 제조시에 깨지거나, 주름이 발생하거나 하기 쉽기 때문에, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재하여 극박 구리층을 전 착시킨 캐리어 부착 동박이 등장하고 있다. 극박 구리층의 표면을 절연 기판에 첩합 (貼合) 하여 열 압착 후, 캐리어는 박리층을 개재하여 박리 제거된다. 노출된 극박 구리층 상에 레지스트로 회로 패턴을 형성한 후에, 극박 구리층을 황산-과산화수소계의 에천트로 에칭 제거하는 수법 (MSAP：Modified-Semi-Additive-Process) 에 의해 미세 회로가 형성된다.
여기서, 수지와의 접착면이 되는 캐리어 부착 동박의 극박 구리층의 표면에 대해서는, 주로, 극박 구리층과 수지 기재의 박리 강도가 충분한 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분히 유지되고 있는 것이 요구된다. 극박 구리층과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로, 표면의 프로파일 (요철, 거칠기) 을 크게 한 극박 구리층 상에 다량의 조화 (粗化) 입자를 부착시키는 방법이 대표적이다.
그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에, 이와 같은 프로파일 (요철, 거칠기) 이 큰 극박 구리층을 사용하면, 회로 에칭시에 불필요한 구리 입자가 남아 버려, 회로 패턴 사이의 절연 불량 등의 문제가 발생한다.
이 때문에, WO2004/005588호 (특허문헌 1) 에서는, 반도체 패키지 기판을 비롯한 미세 회로 용도의 캐리어 부착 동박으로서, 극박 구리층의 표면에 조화 처리를 실시하지 않는 캐리어 부착 동박을 사용하는 것이 시도되고 있다. 이와 같은 조화 처리를 실시하지 않는 극박 구리층과 수지의 밀착성 (박리 강도) 은, 그 낮은 프로파일 (요철, 조도, 거칠기) 의 영향으로 일반적인 프린트 배선판용 동박과 비교하면, 저하되는 경향이 있다. 그 때문에, 캐리어 부착 동박에 대해 추가적인 개선이 요구되고 있다.
그래서, 일본 공개특허공보 2007-007937호 (특허문헌 2) 및 일본 공개특허공보 2010-006071호 (특허문헌 3) 에서는, 캐리어 부착 극박 동박의 폴리이미드계 수지 기판과 접촉 (접착) 하는 면에, Ni 층 또는/및 Ni 합금층을 형성하는 것, 크로메이트층을 형성하는 것, Cr 층 또는/및 Cr 합금층을 형성하는 것, Ni 층과 크로메이트층을 형성하는 것, Ni 층과 Cr 층을 형성하는 것이 기재되어 있다. 이들 표면 처리층을 형성함으로써, 폴리이미드계 수지 기판과 캐리어 부착 극박 동박의 밀착 강도를 조화 처리없이, 또는 조화 처리의 정도를 저감 (미세화) 하면서 원하는 접착 강도를 얻고 있다. 또한, 실란 커플링제로 표면 처리하거나, 방청 처리를 실시하거나 하는 것도 기재되어 있다.
WO2004/005588호 일본 공개특허공보 2007-007937호 일본 공개특허공보 2010-006071호
캐리어 부착 동박의 개발에 있어서는, 지금까지 극박 구리층과 수지 기재의 박리 강도를 확보하는 것에 중점이 놓여 있었다. 그 때문에, 파인 피치화에 관해서는 아직 충분한 검토가 이루어져 있지 않아, 여전히 개선의 여지가 남아 있다. 그래서, 본 발명은 파인 피치 형성에 적합한 캐리어 부착 동박을 제공하는 것을 과제로 한다. 구체적으로는, 지금까지의 MSAP 로 형성할 수 있는 한계라고 생각되고 있던 L (라인)/S (스페이스) = 15 ㎛/15 ㎛ 보다 미세한 배선을 형성 가능한 캐리어 부착 동박을 제공하는 것을 과제로 한다.
상기 목적을 달성하기 위해서, 본 발명자들은 예의 연구를 거듭한 결과, 극박 구리층의 표면을 저조도화하는 것이 가능해지는 것을 알아내었다. 그리고, 당해 캐리어 부착 동박은 파인 피치 형성에 매우 효과적인 것을 알아내었다.
본 발명은 상기 지견을 기초로 하여 완성한 것이며, 일측면에 있어서, 지지체인 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 극박 구리층 표면은, 적어도 편면의 비접촉식 조도계로 측정한 Rz 가 0.5 ㎛ 이하인 캐리어 부착 동박이다.
본 발명에 관련된 캐리어 부착 동박의 일 실시형태에 있어서는, 상기 극박 구리층 표면은, 양면의 비접촉식 조도계로 측정한 Rz 가 0.5 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 다른 일 실시형태에 있어서는, 상기 극박 구리층 표면은, 비접촉식 조도계로 측정한 Ra 가 0.12 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 극박 구리층 표면은, 비접촉식 조도계로 측정한 Rt 가 1.0 ㎛ 이하이다.
본 발명은 다른 일측면에 있어서, 지지체인 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 극박 구리층 표면은, 적어도 편면의 비접촉식 조도계로 측정한 Ra 가 0.12 ㎛ 이하인 캐리어 부착 동박이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 극박 구리층 표면은, 양면의 비접촉식 조도계로 측정한 Ra 가 0.12 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 극박 구리층 표면은, 비접촉식 조도계로 측정한 Rt 가 1.0 ㎛ 이하이다.
본 발명은 또 다른 일측면에 있어서, 지지체인 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 극박 구리층 표면은, 적어도 편면의 비접촉식 조도계로 측정한 Rt 가 1.0 ㎛ 이하인 캐리어 부착 동박이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 극박 구리층 표면은, 양면의 비접촉식 조도계로 측정한 Rt 가 1.0 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 캐리어가 필름으로 형성되어 있다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 캐리어의 상기 중간층측 표면의 Rz 가 0.5 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 캐리어의 상기 중간층측 표면의 Ra 가 0.12 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 캐리어의 상기 중간층측 표면의 Rt 가 1.0 ㎛ 이하이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 극박 구리층 표면의 적어도 편면에 조화 처리층이 형성되어 있다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 조화 처리층이, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체로 이루어지는 층 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 층 또는 어느 1 종 이상을 포함하는 합금을 포함하는 층이다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 극박 구리층의 표면에 수지층을 구비한다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 조화 처리층의 표면에 수지층을 구비한다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층의 표면에 수지층을 구비한다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 상기 수지층이 유전체를 포함한다.
본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 극박 구리층을 사용한 세미 애디티브 공법에 의해, 라인/스페이스 = 15/15 ㎛ 보다 미세한 회로 형성이 가능한 캐리어 부착 동박이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박을 사용하여 제조한 프린트 배선판이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,
상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명에 관련된 캐리어 부착 동박은 파인 피치 형성에 적합하고, 예를 들어, MSAP 공정으로 형성할 수 있는 한계라고 생각되고 있던 라인/스페이스 = 15 ㎛/15 ㎛ 보다 미세한 배선, 예를 들어 라인/스페이스 = 10 ㎛/10 ㎛ 의 미세한 배선을 형성하는 것이 가능해진다.
도 1 은, 본 발명의 캐리어 부착 동박의 구조의 일례이다.
도 2 의 A ∼ C 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 3 의 D ∼ F 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 수지 및 2 층째 캐리어 부착 동박 적층부터 레이저 구멍 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 4 의 G ∼ I 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 비아 필 형성부터 1 층째의 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 5 의 J ∼ K 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 플래시 에칭부터 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
＜캐리어＞
본 발명의 캐리어는, 중간층측 표면의 Rz 가 0.5 ㎛ 이하인 것을 사용하는 것이 바람직하다. 이와 같은 구성에 의하면, 캐리어 상에 형성하는 중간층의 편방의 표면 혹은 양 표면의 Rz 의 0.5 ㎛ 이하로의 제어가 용이해진다. 캐리어의 중간층측 표면의 Rz 는 보다 바람직하게는 0.3 ㎛ 이하, 보다 더 바람직하게는 0.1 ㎛ 이하이다.
또, 본 발명의 캐리어는, 중간층측 표면의 Ra 가 0.12 ㎛ 이하인 것을 사용하는 것이 바람직하다. 이와 같은 구성에 의하면, 캐리어 상에 형성하는 중간층의 편방의 표면 혹은 양 표면의 Ra 의 0.12 ㎛ 이하로의 제어가 용이해진다. 캐리어의 중간층측 표면의 Ra 는 보다 바람직하게는 0.1 ㎛ 이하, 보다 더 바람직하게는 0.08 ㎛ 이하, 보다 더 바람직하게는 0.05 ㎛ 이하이다.
또, 본 발명의 캐리어는, 중간층측 표면의 Rt 가 1.0 ㎛ 이하인 것을 사용하는 것이 바람직하다. 이와 같은 구성에 의하면, 캐리어 상에 형성하는 중간층의 편방의 표면 혹은 양 표면의 Rt 의 1.0 ㎛ 이하로의 제어가 용이해진다. 캐리어의 중간층측 표면의 Rt 는 보다 바람직하게는 0.5 ㎛ 이하, 보다 더 바람직하게는 0.3 ㎛ 이하이다.
본 발명의 캐리어로는, 예를 들어 수지 필름 등의 필름을 사용하는 것이 바람직하고, 특히 표면 평활성을 갖는 필름을 사용하는 것이 바람직하다. 이와 같은 필름 캐리어로는, 일반적으로는, 건식 표면 처리나 습식 표면 처리시, 혹은 기판 제조시의 적층 프레스시의 열 부하에 견딜 수 있는 내열 필름이 바람직하고, 폴리이미드 필름 등을 사용할 수 있다.
폴리이미드 필름에 사용하는 재료는, 특별히 제한은 없다. 예를 들어, 우베 흥산 제조 유피렉스, DuPont/토레·듀퐁 제조 카프톤, 카네카 제조 아피칼 등이 출시되고 있지만, 어느 폴리이미드 필름도 적용할 수 있다. 또, 본 발명의 캐리어에 사용할 수 있는 필름은, 이와 같은 특정한 품종에 한정되는 것은 아니다.
폴리이미드 필름을 사용하는 경우, 당해 필름 표면을 플라즈마 처리함으로써, 필름 표면의 오염 물질의 제거와 표면의 개질을 실시할 수 있다. 플라즈마 처리 후의 폴리이미드 필름의 표면의 Rz 는, 재질의 차이 및 초기 표면 조도의 차이에 따라 다르기도 하지만, Rz = 2.5 ∼ 500 ㎚ 의 범위, Ra = 1 ∼ 100 ㎚ 의 범위, 또는, Rt = 5 ∼ 800 ㎚ 의 범위에서 조정할 수 있다. 또, 플라즈마 처리 조건과 표면 조도의 관계를 미리 취득함으로써, 소정의 조건으로 플라즈마 처리하여 원하는 표면 조도를 갖는 폴리이미드 필름을 얻을 수 있다.
또, 본 발명의 캐리어로는 금속박을 사용할 수 있다. 금속박으로는 동박, 니켈박, 니켈 합금박, 알루미늄박, 알루미늄 합금박, 철박, 철 합금박 아연박, 아연 합금박, 스테인리스 박 등을 사용할 수 있다. 또, 본 발명의 캐리어로는 동박을 사용할 수 있다. 동박은 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열 처리를 반복하여 제조된다. 동박의 재료로는 터프 피치 구리 (JIS H3100 합금 번호 C1100) 나 무산소구리 (JIS H3100 합금 번호 C1020) 와 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「동박」 을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.
본 발명의 캐리어로서 사용하는 압연 동박은 고광택 압연에 의해 생산할 수 있다.
또한, 고광택 압연은 이하의 식으로 규정되는 유막 당량을 13000 ∼ 24000 으로 함으로써 실시할 수 있다. 또한, 표면 처리 후의 동박의 표면 조도 (Rz) 를 보다 작게 (예를 들어, Rz = 0.20 ㎛) 하고자 하는 경우에는, 고광택 압연을 이하의 식으로 규정되는 유막 당량을 12000 이상 24000 이하로 함으로써 실시한다.
유막 당량 = {(압연유 점도 [cSt]) × (통판 (通板) 속도 [mpm] ＋ 롤 주속도 [mpm])} / {(롤의 맞물림각 [rad]) × (재료의 항복 응력 [㎏/㎟])}
압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다.
유막 당량을 12000 ∼ 24000 으로 하기 위해서는, 저점도의 압연유를 사용하거나, 통판 속도를 느리게 하거나 하는 등, 공지된 방법을 이용하면 된다.
또, 본 발명의 캐리어로서 사용하는 전해 동박의 제조 조건의 일례는, 이하에 나타낸다.
＜전해액 조성＞
구리：90 ∼ 110 g/ℓ
황산：90 ∼ 110 g/ℓ
염소：50 ∼ 100 ㎎/ℓ
레벨링제 1 (비스(3-술포프로필)디술파이드)：10 ∼ 50 ㎎/ℓ
레벨링제 2 (디알킬아미노기 함유 중합체)：10 ∼ 50 ㎎/ℓ
상기 디알킬아미노기 함유 중합체에는 예를 들어 이하의 화학식의 디알킬아미노기 함유 중합체를 사용할 수 있다.
[화학식 1]
Figure pct00001
(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)
＜제조 조건＞
전류 밀도：70 ∼ 100 A/d㎡
전해액 온도：50 ∼ 60 ℃
전해액 선속：3 ∼ 5 m/sec
전해 시간：0.5 ∼ 10 분간
또, 본원 발명에 사용할 수 있는 전해 동박으로서 JX 닛코닛세키 금속 주식회사 제조 HLP 박을 들 수 있다.
본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 완수하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 25 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면, 생산 코스트가 높아지므로 일반적으로는 50 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 300 ㎛ 이고, 보다 전형적으로는 12 ∼ 150 ㎛ 이고, 보다 더 전형적으로는 12 ∼ 100 ㎛ 이고, 보다 더 전형적으로는 25 ∼ 50 ㎛ 이며, 보다 전형적으로는 25 ∼ 38 ㎛ 이다.
＜중간층＞
캐리어 상에는 중간층을 형성한다. 캐리어와 중간층 사이에 다른 층을 형성해도 된다. 중간층으로는, 캐리어 부착 동박에 있어서 건식 표면 처리나 습식 표면 처리로 임의의 중간층으로 할 수 있다. 예를 들어, 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, 또는 이들의 합금, 또는 이들의 수화물, 또는 이들의 산화물, 혹은 유기물 중 어느 1 종 이상을 포함하는 층으로 형성하는 것이 바람직하다. 중간층은 복수의 층으로 구성되어도 된다.
본 발명의 일 실시형태에 있어서, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군 중 어느 1 종의 원소로 이루어지는 단일 금속층, 또는, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소로 이루어지는 합금층과, 그 위에 형성된 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소의 수화물 혹은 산화물로 이루어지는 층으로 구성된다.
중간층은 금속층 혹은 합금층과, 그 위에 형성된 산화물층의 2 층으로 구성되는 것이 바람직하다. 이 경우, 금속층 혹은 합금층은 필름 캐리어와의 계면에, 산화물층은 극박 구리층과의 계면에 각각 접하도록 하여 형성한다.
중간층은, 예를 들어 스퍼터링, CVD 및 PVD 와 같은 건식 표면 처리, 혹은 전기 도금, 무전해 도금 및 침지 도금과 같은 습식 표면 처리에 의해 얻을 수 있다.
＜극박 구리층＞
중간층 상에는 극박 구리층을 형성한다. 중간층과 극박 구리층 사이에는 다른 층을 형성해도 된다. 극박 구리층은, 건식 도금, 또는, 황산구리, 피롤린산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금 (습식 도금) 에 의해 형성할 수 있고, 일반적인 전해 동박에서 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 또한, 습식 도금으로 극박 구리층을 형성하는 경우에는, 염소, 레벨링제인 유기 황 화합물, 레벨링제인 유기 질소 화합물을 포함하는 구리 도금욕으로 극박 구리층을 형성할 필요가 있다. 예를 들어, 본원에 있어서 습식 도금에 사용할 수 있는 구리 도금욕의 조성, 도금 조건은 이하와 같다.
·구리 도금욕
구리 농도：30 ∼ 120 g/ℓ
H2SO4 농도：20 ∼ 120 g/ℓ
Cl 농도：30 ∼ 80 ㎎/ℓ
비스(3-술포프로필)디술파이드2나트륨 농도：10 ∼ 50 ㎎/ℓ
하기 구조식으로 나타내는 디알킬아미노기 함유 중합체：10 ∼ 50 ㎎/ℓ
[화학식 2]
Figure pct00002
·구리 도금 조건
전해액 온도：20 ∼ 80 ℃
전류 밀도：10 ∼ 100 A/d㎡
극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇으며, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이고, 보다 전형적으로는 2 ∼ 5 ㎛ 이다. 또한, 극박 구리층은 캐리어의 양면에 형성해도 된다.
＜조화 처리 및 그 밖의 표면 처리＞
극박 구리층의 표면에는, 예를 들어 절연 기판과의 밀착성을 양호하게 하는 것 등을 위해서 조화 처리를 실시함으로써 조화 처리층을 형성한다. 조화 처리는, 예를 들어, 구리 또는 구리 합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리층은, 파인 피치 형성의 관점에서 미세한 입자로 구성되는 것이 바람직하다.
조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체로 이루어지는 층 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 층 또는 어느 1 종 이상을 포함하는 합금을 포함하는 층으로 구성할 수 있다.
또, 조화 처리를 한 후, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2 차 입자나 3 차 입자 및/또는 내열층 및/또는 방청층을 형성하고, 또한 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 실시해도 된다. 즉, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 되고, 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 된다.
여기서 크로메이트 처리층이란, 무수 크롬산, 크롬산, 2크롬산, 크롬산염 또는 2크롬산염을 포함하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티탄 등의 원소 (금속, 합금, 산화물, 질화물, 황화물 등 어떤 형태여도 된다) 를 포함해도 된다. 크로메이트 처리층의 구체예로는, 무수 크롬산 또는 2크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 2크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.
내열층, 방청층으로는 공지된 내열층, 방청층을 사용할 수 있다. 예를 들어, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 포함하는 층이어도 되고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 된다. 또, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈을 50 wt％ ∼ 99 wt％, 아연을 50 wt％ ∼ 1 wt％ 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5 ∼ 1000 ㎎/㎡, 바람직하게는 10 ∼ 500 ㎎/㎡, 바람직하게는 20 ∼ 100 ㎎/㎡ 여도 된다. 또, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비 (= 니켈의 부착량/아연의 부착량) 가 1.5 ∼ 10 인 것이 바람직하다. 또, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5 ㎎/㎡ ∼ 500 ㎎/㎡ 인 것이 바람직하고, 1 ㎎/㎡ ∼ 50 ㎎/㎡ 인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 포함하는 층인 경우, 스루홀이나 비아홀 등의 내벽부가 디스미어액과 접촉했을 때에 동박과 수지 기판의 계면이 디스미어액에 잘 침식되지 않아, 동박과 수지 기판의 밀착성이 향상된다.
예를 들어 내열층 및/또는 방청층은, 부착량이 1 ㎎/㎡ ∼ 100 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 50 ㎎/㎡ 인 니켈 또는 니켈 합금층과, 부착량이 1 ㎎/㎡ ∼ 80 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 40 ㎎/㎡ 인 주석층을 순차 적층한 것이어도 되고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트 중 어느 1 종에 의해 구성되어도 된다. 또, 내열층 및/또는 방청층은, 니켈 또는 니켈 합금과 주석의 합계 부착량이 2 ㎎/㎡ ∼ 150 ㎎/㎡ 인 것이 바람직하고, 10 ㎎/㎡ ∼ 70 ㎎/㎡ 인 것이 보다 바람직하다. 또, 내열층 및/또는 방청층은,［니켈 또는 니켈 합금 중의 니켈 부착량］/［주석 부착량］ = 0.25 ∼ 10 인 것이 바람직하고, 0.33 ∼ 3 인 것이 보다 바람직하다. 당해 내열층 및/또는 방청층을 사용하면, 캐리어 부착 동박을 프린트 배선판에 가공하여 이후의 회로의 박리 강도, 당해 박리 강도의 내약품성 열화율 등이 양호해진다.
또한, 실란 커플링 처리에 이용되는 실란 커플링제에는 공지된 실란 커플링제를 사용해도 되고, 예를 들어 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제, 메르캅토계 실란 커플링제를 사용해도 된다. 또, 실란 커플링제에는 비닐트리메톡시실란, 비닐페닐트리메톡시란, γ-메타크릴옥시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 사용해도 된다.
상기 실란 커플링 처리층은, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란 등의 실란 커플링제 등을 사용하여 형성해도 된다. 또한, 이와 같은 실란 커플링제는, 2 종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 사용하여 형성한 것인 것이 바람직하다.
여기서 말하는 아미노계 실란 커플링제란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-하이드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥스옥시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, (N,N-디에틸-3-아미노프로필)트리메톡시실란, (N,N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군에서 선택되는 것이어도 된다.
실란 커플링 처리층은, 규소 원자 환산으로, 0.05 ㎎/㎡ ∼ 200 ㎎/㎡, 바람직하게는 0.15 ㎎/㎡ ∼ 20 ㎎/㎡, 바람직하게는 0.3 ㎎/㎡ ∼ 2.0 ㎎/㎡ 의 범위에서 형성되어 있는 것이 바람직하다. 전술한 범위의 경우, 기재 수지와 표면 처리 동박의 밀착성을 보다 향상시킬 수 있다.
또, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에, 국제 공개번호 WO2008/053878, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 일본 공개특허공보 2013-19056호에 기재된 표면 처리를 실시할 수 있다.
조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면 (또한, 본 발명에서는 극박 구리층의 표면이 조화 처리 등의 각종 표면 처리가 실시되어 있는 경우에는, 「극박 구리층의 표면」 및 「극박 구리층 표면」 은 조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면을 의미한다.) 은, 일측면에 있어서, 적어도 편면, 바람직하게는 양면을 비접촉식 조도계로 측정했을 때에 Rz (10 점 평균 조도) 를 0.5 ㎛ 이하로 하는 것이 파인 피치 형성의 관점에서 매우 유리해진다. Rz 는 바람직하게는 0.3 ㎛ 이하이며, 보다 바람직하게는 0.1 ㎛ 이하이다. 단, Rz 는, 지나치게 작아지면, 수지와의 밀착력이 저하되기 때문에, 사용되는 기판의 레진과의 조합에 따라 적절한 선택이 필요하다. 또한, Rz 의 하한은 특별히 설정할 필요는 없지만, 예를 들어 Rz 는 0.0001 ㎛ 이상, 예를 들어 0.0005 ㎛ 이상, 예를 들어 0.0010 ㎛ 이상, 예를 들어 0.005 ㎛ 이상, 예를 들어 0.007 ㎛ 이상이다.
조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면은, 다른 일측면에 있어서, 적어도 편면, 바람직하게는 양면을 비접촉식 조도계로 측정했을 때에 Ra (산술 평균 조도) 를 0.12 ㎛ 이하로 하는 것이 파인 피치 형성의 관점에서 매우 유리해진다. Ra 는 바람직하게는 0.10 ㎛ 이하이고, 보다 바람직하게는 0.08 ㎛ 이하이며, 보다 더 바람직하게는 0.05 ㎛ 이하이다. 단, Ra 는, 지나치게 작아지면, 수지와의 밀착력이 저하되기 때문에, 사용되는 기판의 레진과의 조합에 따라 적절한 선택이 필요하다. 또한, Ra 의 하한은 특별히 설정할 필요는 없지만, 예를 들어 Ra 는 0.0001 ㎛ 이상, 예를 들어 0.0005 ㎛ 이상, 예를 들어 0.0010 ㎛ 이상, 예를 들어 0.005 ㎛ 이상, 예를 들어 0.007 ㎛ 이상이다.
조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면은, 다른 일측면에 있어서, 적어도 편면, 바람직하게는 양면을 비접촉식 조도계로 측정했을 때에 Rt 를 1.0 ㎛ 이하로 하는 것이 파인 피치 형성의 관점에서 매우 유리해진다. Rt 는 바람직하게는 0.5 ㎛ 이하이며, 보다 바람직하게는 0.3 ㎛ 이하이다. 단, Rt 는, 지나치게 작아지면, 수지와의 밀착력이 저하되기 때문에, 사용되는 기판의 레진과의 조합에 따라 적절한 선택이 필요하다. 또한, Rt 의 하한은 특별히 설정할 필요는 없지만, 예를 들어 Rt 는 0.0001 ㎛ 이상, 예를 들어 0.0005 ㎛ 이상, 예를 들어 0.0010 ㎛ 이상, 예를 들어 0.005 ㎛ 이상, 예를 들어 0.007 ㎛ 이상이다.
상기 극박 구리층 표면은, 상기 서술한 바와 같이 Rz, Ra, Rt 의 조도를 각각 단독으로 제어하는 것이 아니라, Rz 와 Ra 와, Ra 와 Rt 와, 또는, Rz 와 Ra 와 Rt 를 제어함으로써, 보다 양호하게 파인 피치를 형성하는 것이 가능해진다.
본 발명에 있어서, 극박 구리층 표면의 Rz 에 대해서는 JIS B0601-1994 에 준거, Ra, Rt 의 조도 파라미터에 대해서는 JIS B0601-2001 에 준거하여 비접촉식 조도계로 측정한다.
이와 같이 하여, 극박 구리층 표면의 Rz, Ra, 및/또는, Rt 의 조도가 제어된 본 발명에 관련된 캐리어 부착 동박은 파인 피치 형성에 적합하고, 예를 들어, MSAP 공정에서 형성할 수 있는 한계라고 생각되고 있던 라인/스페이스 = 15 ㎛/15 ㎛ 보다 미세한 배선, 예를 들어 라인/스페이스 = 10 ㎛/10 ㎛ 의 미세한 배선을 형성하는 것이 가능해진다.
＜수지층＞
본 발명의 캐리어 부착 동박의 극박 구리층 (극박 구리층이 표면 처리되어 있는 경우에는, 당해 표면 처리에 의해 극박 구리층 상에 형성된 표면 처리층) 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.
상기 수지층은 접착용 수지, 즉 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없어, 그 절연 수지층을 중첩하여 보관할 수 있고, 또한 가열 처리를 받으면, 경화 반응이 일어나는 상태를 포함한다.
또 상기 수지층은 열경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개번호 WO2008/004399, 국제 공개번호 WO2008/053878, 국제 공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225호, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개번호 WO2008/114858, 국제 공개번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개번호 WO2009/001850, 국제 공개번호 WO2009/145179, 국제 공개번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 된다.
＜캐리어 부착 동박＞
이와 같이 하여, 캐리어와, 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박이 제조된다.
본 발명의 캐리어 부착 동박의 구조의 일례를, 도 1 에 나타낸다. 도 1 에 나타내는 본 발명의 캐리어 부착 동박은, 필름 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한다. 극박 구리층은, 스퍼터링에 의해 형성된 스퍼터 구리층과, 전해 도금으로 형성된 전해 구리층으로 구성되어 있다. 또, 캐리어 부착 동박을 극박 구리층측으로부터 수지 기판에 첩부 (貼付) 하여, 캐리어를 박리한 후의 극박 구리층 표면은, 박리면측과 수지면측으로 구별된다.
캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하여 구리 피복 적층판으로 하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다. 또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」 에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.
또, 당해 프린트 배선판을 사용하여 전자 기기를 제조해도 되고, 당해 전자 부품류가 탑재된 프린트 회로판을 사용하여 전자 기기를 제조해도 되며, 당해 전자 부품류가 탑재된 프린트 기판을 사용하여 전자 기기를 제조해도 된다. 이하에, 본 발명에 관련된 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇가지 나타낸다.
본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 삽입된 것으로 하는 것도 가능하다.
본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 사용하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 두께 형성을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 캐리어를 박리하여 노출된 극박 구리층 표면에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함으로써 노출된 극박 구리층을 플래시 에칭에 의해 제거하는 공정
을 포함한다.
모디파이드 세미애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 구리층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비아홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비아홀 등에 무전해 도금 처리에 의해 두께 형성을 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매핵을 부여하는 공정,
상기 캐리어를 박리하여 노출된 극박 구리층 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 절연 기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정,
상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정
을 포함한다.
본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요 부분을 에칭 등에 의해 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,
상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,
상기 무전해 도금층의 표면에 마스크를 형성하는 공정,
마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,
상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정,
상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
을 포함한다.
스루홀 또는/및 블라인드 비아를 형성하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 된다.
여기서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 이용하여 상세하게 설명한다. 또한, 여기서는 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박을 예로 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 갖는 캐리어 부착 동박을 사용해도 마찬가지로 하기의 프린트 배선판의 제조 방법을 실시할 수 있다.
먼저, 도 2-A 에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박 (1 층째) 을 준비한다.
다음으로, 도 2-B 에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하여, 레지스트를 소정의 형상으로 에칭한다.
다음으로, 도 2-C 에 나타내는 바와 같이, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정의 형상의 회로 도금을 형성한다.
다음으로, 도 3-D 에 나타내는 바와 같이, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박 (2 층째) 을 극박 구리층측으로부터 접착시킨다.
다음으로, 도 3-E 에 나타내는 바와 같이, 2 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
다음으로, 도 3-F 에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍 형성을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.
다음으로, 도 4-G 에 나타내는 바와 같이, 블라인드 비아에 구리를 매립하여 비아 필을 형성한다.
다음으로, 도 4-H 에 나타내는 바와 같이, 비아 필 상에, 상기 도 2-B 및 도 2-C 와 같이 하여 회로 도금을 형성한다.
다음으로, 도 4-I 에 나타내는 바와 같이, 1 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.
다음으로, 도 5-J 에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면인 극박 구리층을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.
다음으로, 도 5-K 에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제조한다.
상기 다른 캐리어 부착 동박 (2 층째) 은, 본 발명의 캐리어 부착 동박을 사용해도 되고, 종래의 캐리어 부착 동박을 사용해도 되며, 또한 통상적인 동박을 사용해도 된다. 또, 도 4-H 에 나타나는 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그들의 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 실시해도 된다.
본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 표면의 색차가 이하 (1) 을 만족하도록 제어되고 있는 것이 바람직하다. 본 발명에 있어서 「극박 구리층 표면의 색차」 란, 극박 구리층의 표면의 색차, 또는, 조화 처리 등의 각종 표면 처리가 실시되어 있는 경우에는 그 표면 처리층 표면의 색차를 나타낸다. 즉, 본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 층의 표면의 색차가 이하 (1) 을 만족하도록 제어되고 있는 것이 바람직하다.
(1) 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면의 JIS Z8730 에 기초하는 색차 ΔE*ab 가 45 이상이다.
여기서, 색차 ΔL, Δa, Δb 는, 각각 색차계로 측정되고, 흑/백/적/녹/황/청을 가미하여, JIS Z8730 에 기초하는 L*a*b 표색계를 이용하여 나타내는 종합 지표이며, ΔL：흑백, Δa：적록, Δb：황청으로서 나타낸다. 또,ΔE*ab 는 이들 색차를 이용하여 하기 식으로 나타낸다.
Figure pct00003
상기 서술한 색차는, 극박 구리층 형성시의 전류 밀도를 높게 하고, 도금액중의 구리 농도를 낮게 하고, 도금액의 선유속을 높게 함으로써 조정할 수 있다.
또 상기 서술한 색차는, 극박 구리층의 표면에 조화 처리를 실시하여 조화 처리층을 형성함으로써 조정할 수도 있다. 조화 처리층을 형성하는 경우에는 구리 및 니켈, 코발트, 텅스텐, 몰리브덴으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 포함하는 전계액을 사용하여, 종래보다 전류 밀도를 높게 (예를 들어, 40 ∼ 60 A/d㎡) 하고, 처리 시간을 짧게 (예를 들어, 0.1 ∼ 1.3 초) 함으로써 조정할 수 있다. 극박 구리층의 표면에 조화 처리층을 형성하지 않는 경우에는, Ni 의 농도를 기타 원소의 2 배 이상으로 한 도금욕을 사용하여, 극박 구리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면에 Ni 합금 도금 (예를 들어, Ni-W 합금 도금, Ni-Co-P 합금 도금, Ni-Zn 합금 도금) 을 종래보다 저전류 밀도 (0.1 ∼ 1.3 A/d㎡) 로 처리 시간을 길게 (20 초 ∼ 40 초) 설정하여 처리함으로써 달성할 수 있다.
극박 구리층 표면의 JIS Z8730 에 기초하는 색차 ΔE*ab 가 45 이상이면, 예를 들어, 캐리어 부착 동박의 극박 구리층 표면에 회로를 형성할 때에, 극박 구리층과 회로의 콘트라스트가 선명해지고, 그 결과, 시인성이 양호해져 회로의 위치 맞춤을 양호한 정밀도로 실시할 수 있다. 극박 구리층 표면의 JIS Z8730 에 기초하는 색차 ΔE*ab 는, 바람직하게는 50 이상이고, 보다 바람직하게는 55 이상이며, 보다 더 바람직하게는 60 이상이다.
극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 층의 표면의 색차가 상기와 같이 제어되고 있는 경우에는, 회로 도금과의 콘트라스트가 선명해져, 시인성이 양호해진다. 따라서, 상기 서술한 바와 같은 프린트 배선판의 예를 들어 도 2-C 에 나타내는 바와 같은 제조 공정에 있어서, 회로 도금을 양호한 정밀도로 소정의 위치에 형성하는 것이 가능해진다. 또, 상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 도 5-J 에 나타내는 바와 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이에 따라 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내 (耐) 마이그레이션성이 향상되고, 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 도 5-J 및 도 5-K 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.
또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.
또, 상기 1 층째에 사용되는 캐리어 부착 동박은, 당해 캐리어 부착 동박의 캐리어의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써, 1 층째에 사용되는 캐리어 부착 동박은 지지되어, 주름이 생기기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판 또는 수지층으로는, 상기 1 층째에 사용되는 캐리어 부착 동박을 지지하는 효과를 갖는 것이면, 특별히 한정되지 않는다. 예를 들어, 상기 기판 또는 수지층으로서, 본 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.
실시예
이하에, 본 발명의 실시예에 의해 본 발명을 더욱 상세하게 설명하는데, 본 발명은 이들 실시예에 의해 전혀 한정되는 것은 아니다.
1. 캐리어 부착 동박의 제조
＜실시예 1＞
폴리이미드 필름 (우베 흥산사 제조의 유피렉스 S 필름；두께 35 ㎛) 을 진공 장치 내에 세트하고, 진공 배기 후, 산소를 사용하여 플라즈마 처리를 실시하였다.
계속해서 플라즈마 처리한 필름의 편면에 Cr 스퍼터링에 의해 Cr 층을 10 ㎚ 형성하였다. 그 후, Cr 스퍼터층을 산소 가스 분위기의 챔버 내에서 처리하고, 표면에 크롬 산화물을 형성시켜, 중간층을 형성하였다.
또한, Cr 중간층의 표면에 Cu 를 스퍼터하여 Cu 스퍼터층을 두께 5 ㎛ 형성하였다. 스퍼터 조건은, Cu 타겟을 사용한 Ar 가스 중에서, 방전 전압 500 V, 방전 전류 15 A, 진공도 5 × 10-2 ㎩ 로 하였다.
이어서, 이 5 ㎛ 의 Cu 스퍼터층의 표면에 대해 극박 구리층 표면에 이하의 조화 처리 1, 조화 처리 2, 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
·조화 처리 1
(액 조성 1)
Cu：10 ∼ 30 g/ℓ
H2SO4：10 ∼ 150 g/ℓ
W：0 ∼ 50 ㎎/ℓ
도데실황산나트륨：0 ∼ 50 ㎎/ℓ
As：0 ∼ 200 ㎎/ℓ
(전기 도금 조건 1)
온도：30 ∼ 70 ℃
전류 밀도：25 ∼ 110 A/d㎡
조화 쿨롬량：50 ∼ 500 As/d㎡
도금 시간：0.5 ∼ 20 초
·조화 처리 2
(액 조성 2)
Cu：20 ∼ 80 g/ℓ
H2SO4：50 ∼ 200 g/ℓ
(전기 도금 조건 2)
온도：30 ∼ 70 ℃
전류 밀도：5 ∼ 50 A/d㎡
조화 쿨롬량：50 ∼ 300 As/d㎡
도금 시간：1 ∼ 60 초
·내열 처리
(액 조성)
NaOH：40 ∼ 200 g/ℓ
NaCN：70 ∼ 250 g/ℓ
CuCN：50 ∼ 200 g/ℓ
Zn(CN)2：2 ∼ 100 g/ℓ
As2O3：0.01 ∼ 1 g/ℓ
(액온)
40 ∼ 90 ℃
(전류 조건)
전류 밀도：1 ∼ 50 A/d㎡
도금 시간：1 ∼ 20 초
·크로메이트 처리
K2Cr2O7 (Na2Cr2O7 혹은 CrO3)：2 ∼ 10 g/ℓ
NaOH 또는 KOH：10 ∼ 50 g/ℓ
ZnOH 또는 ZnSO4·7H2O：0.05 ∼ 10 g/ℓ
pH：7 ∼ 13
욕온：20 ∼ 80 ℃
전류 밀도：0.05 ∼ 5 A/d㎡
시간：5 ∼ 30 초
·실란 커플링 처리
0.1 vol％ ∼ 0.3 vol％ 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.
＜실시예 2＞
실시예 1 과 동일한 공정, 방법, 조건으로 폴리이미드 필름 캐리어 상에 5 ㎛ 의 Cu 스퍼터 극박 구리층을 형성한 후, 실시예 1 의 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
＜실시예 3＞
실시예 1 과 동일한 공정, 방법, 조건으로 폴리이미드 캐리어 상에 1 ㎛ 의 Cu 스퍼터층을 형성 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cu 스퍼터층 상에 전해 도금으로 2 ㎛ 의 Cu 도금층을 형성하고, 총 구리 두께가 3 ㎛ 인 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다.
·전해 Cu 도금층
구리 농도：30 ∼ 120 g/ℓ
H2SO4 농도：20 ∼ 120 g/ℓ
Cl 농도：30 ∼ 80 ㎎/ℓ
비스(3-술포프로필)디술파이드2나트륨 농도：10 ∼ 50 ㎎/ℓ
디알킬아미노기 함유 중합체 (중량 평균 분자량 8500)：10 ∼ 50 ㎎/ℓ
전해액 온도：20 ∼ 80 ℃
전류 밀도：10 ∼ 100 A/d㎡
극박 구리층을 형성한 후, 이어서, 극박 구리층 표면에 실시예 1 과 동일한 조화 처리 1, 조화 처리 2, 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
＜실시예 4＞
실시예 3 과 동일한 공정, 방법, 조건으로 폴리이미드 필름 캐리어 상에 중간층 및 극박 구리층을 형성하였다. 다음으로, 실시예 1 의 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
＜실시예 5＞
실시예 4 의 폴리이미드 캐리어 대신에, 압연 동박 (JX 닛코닛세키 금속 제조 터프 피치 구리 (JIS H3100 합금 번호 C1100) 박 18 ㎛ 두께) 에 대해, 실시예 4 와 동일한 공정, 방법, 조건으로, 1 ㎛ 의 Cu 스퍼터층을 형성 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cu 스퍼터층 상에 전해 도금으로 2 ㎛ 의 Cu 도금층을 형성하고, 총 구리 두께가 3 ㎛ 인 극박 구리층을 얻었다. 다음으로, 실시예 1 의 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
＜실시예 6＞
실시예 4 의 폴리이미드 캐리어 대신에, 전해 동박 (JX 닛코닛세키 금속 제조 HLP 박 18 ㎛ 두께) 에 대해, 실시예 4 와 동일한 공정, 방법, 조건으로, 1 ㎛ 의 Cu 스퍼터층을 형성 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cu 스퍼터층 상에 전해 도금으로 2 ㎛ 의 Cu 도금층을 형성하고, 총 구리 두께가 3 ㎛ 인 극박 구리층을 얻었다. 다음으로, 실시예 1 의 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
＜실시예 7＞
실시예 4 의 폴리이미드 캐리어 대신에, 압연 동박 (JX 닛코닛세키 금속 제조 터프 피치 구리 (JIS H3100 합금 번호 C1100) 박 18 ㎛ 두께) 에 대해, 실시예 4 와 동일한 공정, 방법, 조건으로 중간층을 형성 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, 실시예 4 와 동일한 방법, 조건으로 중간층 상에 전해 도금으로 3 ㎛ 의 Cu 도금층을 형성하고, 총 구리 두께가 3 ㎛ 인 극박 구리층을 얻었다. 다음으로, 실시예 1 의 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
＜실시예 8＞
실시예 4 의 폴리이미드 캐리어 대신에, 전해 동박 (JX 닛코닛세키 금속 제조 HLP 박 18 ㎛ 두께) 에 대해, 실시예 4 와 동일한 공정, 방법, 조건으로, 중간층을 형성 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, 중간층 상에 전해 도금으로 3 ㎛ 의 Cu 도금층을 형성하고, 총 구리 두께가 3 ㎛ 인 극박 구리층을 얻었다. 다음으로, 실시예 1 의 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
＜실시예 9＞
실시예 4 의 폴리이미드 캐리어 대신에, 압연 동박 (JX 닛코닛세키 금속 제조 터프 피치 구리 (JIS H3100 합금 번호 C1100) 박 18 ㎛ 두께) 에 대해, 실시예 4 와 동일한 공정, 방법, 조건으로 중간층을 형성 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, 실시예 4 와 동일한 방법, 조건으로 중간층 상에 전해 도금으로 3 ㎛ 의 Cu 도금층을 형성하고, 총 구리 두께가 3 ㎛ 인 극박 구리층을 얻었다. 다음으로, 이하의 조화 처리 3 을 실시한 후에 실시예 1 의 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
·조화 처리 3
(액 조성 3)
Cu：10 ∼ 20 g/ℓ
Ni：5 ∼ 15 g/ℓ
Co：5 ∼ 15 g/ℓ
(전기 도금 조건 3)
온도：25 ∼ 60 ℃
전류 밀도：35 ∼ 55 A/d㎡
조화 쿨롬량：5 ∼ 50 As/d㎡
도금 시간：0.1 ∼ 1.4 초
＜실시예 10＞
실시예 4 의 폴리이미드 캐리어 대신에, 전해 동박 (JX 닛코닛세키 금속 제조 HLP 박 18 ㎛ 두께) 에 대해, 실시예 4 와 동일한 공정, 방법, 조건으로, 중간층을 형성 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, 중간층 상에 전해 도금으로 3 ㎛ 의 Cu 도금층을 형성하고, 총 구리 두께가 3 ㎛ 인 극박 구리층을 얻었다. 다음으로, 실시예 9 의 조화 처리 3 을 실시한 후에 실시예 1 의 내열 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.
＜비교예 1＞
실시예 1 의 폴리이미드 캐리어 대신에, 전해 동박 (JX 닛코닛세키 금속 제조 JTC 박 18 ㎛ 두께) 상의 샤이니면에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 4000 ㎍/d㎡ 부착량의 Ni 층을 형성하였다.
·Ni 층
황산니켈：250 ∼ 300 g/ℓ
염화니켈：35 ∼ 45 g/ℓ
아세트산니켈：10 ∼ 20 g/ℓ
시트르산3나트륨：15 ∼ 30 g/ℓ
광택제：사카린, 부틴디올 등
도데실황산나트륨：30 ∼ 100 ppm
pH：4 ∼ 6
욕온：50 ∼ 70 ℃
전류 밀도：3 ∼ 15 A/d㎡
수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Ni 층 상에 11 ㎍/d㎡ 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
·전해 크로메이트 처리
액 조성：중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ
pH：3 ∼ 4
액온：50 ∼ 60 ℃
전류 밀도：0.1 ∼ 2.6 A/d㎡
쿨롬량：0.5 ∼ 30 A·s/d㎡
롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 인 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다.
·극박 구리층
구리 농도：30 ∼ 120 g/ℓ
H2SO4 농도：20 ∼ 120 g/ℓ
전해액 온도：20 ∼ 80 ℃
전류 밀도：5 ∼ 9 A/d㎡
·조화 처리 1
(액 조성 1)
Cu：10 ∼ 30 g/ℓ
H2SO4：10 ∼ 150 g/ℓ
As：0 ∼ 200 ㎎/ℓ
(전기 도금 조건 1)
온도：30 ∼ 70 ℃
전류 밀도：25 ∼ 110 A/d㎡
조화 쿨롬량：50 ∼ 500 As/d㎡
도금 시간：0.5 ∼ 20 초
·조화 처리 2
(액 조성 2)
Cu：20 ∼ 80 g/ℓ
H2SO4：50 ∼ 200 g/ℓ
(전기 도금 조건 2)
온도：30 ∼ 70 ℃
전류 밀도：5 ∼ 50 A/d㎡
조화 쿨롬량：50 ∼ 300 As/d㎡
도금 시간：1 ∼ 60 초
·내열 처리
(액 조성)
NaOH：40 ∼ 200 g/ℓ
NaCN：70 ∼ 250 g/ℓ
CuCN：50 ∼ 200 g/ℓ
Zn(CN)2：2 ∼ 100 g/ℓ
As2O3：0.01 ∼ 1 g/ℓ
(액온)
40 ∼ 90 ℃
(전류 조건)
전류 밀도：1 ∼ 50 A/d㎡
도금 시간：1 ∼ 20 초
·크로메이트 처리
K2Cr2O7 (Na2Cr2O7 혹은 CrO3)：2 ∼ 10 g/ℓ
NaOH 또는 KOH：10 ∼ 50 g/ℓ
ZnOH 또는 ZnSO4·7H2O：0.05 ∼ 10 g/ℓ
pH：7 ∼ 13
욕온：20 ∼ 80 ℃
전류 밀도：0.05 ∼ 5 A/d㎡
시간：5 ∼ 30 초
·실란 커플링 처리
0.1 vol％ ∼ 0.3 vol％ 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.
＜비교예 2＞
실시예 4 의 폴리이미드 필름 캐리어 대신에, 전해 동박 (JX 닛코닛세키 금속 제조 JTC 박 18 ㎛ 두께) 을 사용하여, 당해 전해 동박 상의 샤이니면에 1 ㎛ 의 Cu 스퍼터층을 형성한 것 이외에는, 실시예 4 와 동일한 처리를 실시하였다.
2. 캐리어 부착 동박의 특성 평가
상기와 같이 하여 얻어진 캐리어 부착 동박에 대해, 이하의 방법으로 특성 평가를 실시하였다.
(표면 조도)
중간층을 형성한 캐리어에 대해, 당해 중간층의 표면 조도 (캐리어의 중간층 형성측 표면 조도) 를, 비접촉식 조도 측정기 (올림퍼스 제조 LEXT OLS4000) 를 사용하여, Ra, Rt 는 JIS B0601-2001 에 준거, Rz 에 대해서는 JIS B0601-1994 에 준거하여 측정하였다. 또, 극박 구리층의 중간층측 및 수지측의 표면 조도에 대해서도, 비접촉식 조도 측정기 (올림퍼스 제조 LEXT OLS4000) 를 사용하여, Ra, Rt 는 JIS B0601-2001 에 준거, Rz 에 대해서는 JIS B0601-1994 에 준거하여 측정하였다.
＜측정 조건＞
컷오프：없음
기준 길이：257.9 ㎛
기준 면적：66524 μ㎡
측정 환경 온도：23 ∼ 25 ℃
(회로 형성성)
각 캐리어 부착 동박을 에폭시계 수지에 적층 프레스하고, 이어서 캐리어를 박리 제거하였다. 노출한 극박 구리층의 표면을 소프트 에칭에 의해 0.3 ㎛ 제거하였다. 그 후, 세정, 건조를 실시한 후에, 극박 구리층 상에, 드라이 필름 레지스트 (히타치 화성 공업 제조, 상품명 RY-3625) 를 라미네이트 도포하였다. 15 mJ/㎠ 의 조건으로 노광하고, 현상액 (탄산나트륨) 을 사용하여 38 ℃ 에서 1 분간, 액 분사 요동하고, 각종 라인/스페이스의 레지스트 패턴을 형성하였다. 이어서, 황산구리 도금 (JCU 제조 CUBRITE21) 을 사용하여 총 구리 두께 15 ㎛ 로 도금 업한 후, 박리액 (수산화나트륨) 으로 드라이 필름 레지스트를 박리하였다. 그 후, 극박 구리층을 황산-과산화수소계의 에천트 (미츠비시 가스 화학 제조 CPE-800) 로 에칭 제거하여 각종 라인/스페이스의 배선을 형성하였다. 결과를 표 1 에 나타낸다.
Figure pct00004
(평가 결과)
실시예 1 ∼ 10 은, 모두 극박 구리층 표면의 적어도 편면의 Rz 가 0.5 ㎛ 이하이고, 라인/스페이스 = 15 ㎛/15 ㎛ 보다 미세한 배선을 형성할 수 있었다. 또, 실시예 1 ∼ 10 은, 모두 극박 구리층 표면의 적어도 편면의 Ra 가 0.12 ㎛ 이하였다. 또, 실시예 1 ∼ 10 은, 모두 극박 구리층 표면의 적어도 편면의 Rt 가 1.0 ㎛ 이하였다.
비교예 1 및 2 는, 모두 극박 구리층의 양 표면의 Rz 가 0.5 ㎛ 를 초과하고 있어, 라인/스페이스 = 15 ㎛/15 ㎛ 보다 미세한 배선을 형성할 수 없었다. 또, 비교예 1 및 2 는, 모두 극박 구리층의 양 표면의 Ra 가 0.12 ㎛ 를 초과하고 있고, 극박 구리층 표면의 양 표면의 Rt 가 1.0 ㎛ 를 초과하고 있었다.

Claims (27)

  1. 지지체인 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 극박 구리층 표면은, 적어도 편면의 비접촉식 조도계로 측정한 Rz 가 0.5 ㎛ 이하인, 캐리어 부착 동박.
  2. 제 1 항에 있어서,
    상기 극박 구리층 표면은, 양면의 비접촉식 조도계로 측정한 Rz 가 0.5 ㎛ 이하인, 캐리어 부착 동박.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 극박 구리층 표면은, 비접촉식 조도계로 측정한 Ra 가 0.12 ㎛ 이하인, 캐리어 부착 동박.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 극박 구리층 표면은, 비접촉식 조도계로 측정한 Rt 가 1.0 ㎛ 이하인, 캐리어 부착 동박.
  5. 지지체인 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 극박 구리층 표면은, 적어도 편면의 비접촉식 조도계로 측정한 Ra 가 0.12 ㎛ 이하인, 캐리어 부착 동박.
  6. 제 5 항에 있어서,
    상기 극박 구리층 표면은, 양면의 비접촉식 조도계로 측정한 Ra 가 0.12 ㎛ 이하인, 캐리어 부착 동박.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 극박 구리층 표면은, 비접촉식 조도계로 측정한 Rt 가 1.0 ㎛ 이하인, 캐리어 부착 동박.
  8. 지지체인 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 극박 구리층 표면은, 적어도 편면의 비접촉식 조도계로 측정한 Rt 가 1.0 ㎛ 이하인, 캐리어 부착 동박.
  9. 제 8 항에 있어서,
    상기 극박 구리층 표면은, 양면의 비접촉식 조도계로 측정한 Rt 가 1.0 ㎛ 이하인, 캐리어 부착 동박.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 캐리어가 필름으로 형성되어 있는, 캐리어 부착 동박.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 캐리어의 상기 중간층측 표면의 Rz 가 0.5 ㎛ 이하인, 캐리어 부착 동박.
  12. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 캐리어의 상기 중간층측 표면의 Ra 가 0.12 ㎛ 이하인, 캐리어 부착 동박.
  13. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 캐리어의 상기 중간층측 표면의 Rt 가 1.0 ㎛ 이하인, 캐리어 부착 동박.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    극박 구리층 표면의 적어도 편면에 조화 처리층이 형성되어 있는, 캐리어 부착 동박.
  15. 제 14 항에 있어서,
    상기 조화 처리층이, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체로 이루어지는 층 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 층 또는 어느 1 종 이상을 포함하는 합금을 포함하는 층인, 캐리어 부착 동박.
  16. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 캐리어 부착 동박.
  17. 제 14 항 또는 제 15 항에 있어서,
    상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 캐리어 부착 동박.
  18. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 극박 구리층의 표면에 수지층을 구비하는, 캐리어 부착 동박.
  19. 제 14 항 또는 제 15 항에 있어서,
    상기 조화 처리층의 표면에 수지층을 구비하는, 캐리어 부착 동박.
  20. 제 16 항 또는 제 17 항에 있어서,
    상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층의 표면에 수지층을 구비하는, 캐리어 부착 동박.
  21. 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 수지층이 유전체를 포함하는, 캐리어 부착 동박.
  22. 제 1 항 내지 제 21 항 중 어느 한 항에 있어서,
    극박 구리층을 사용한 세미 애디티브 공법에 의해, 라인/스페이스 = 15/15 ㎛ 보다 미세한 회로 형성이 가능한, 캐리어 부착 동박.
  23. 제 1 항 내지 제 22 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한, 구리 피복 적층판.
  24. 제 1 항 내지 제 22 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한, 프린트 배선판.
  25. 제 24 항에 기재된 프린트 배선판을 사용한, 전자 기기.
  26. 제 1 항 내지 제 22 항 중 어느 한 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
    그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
  27. 제 1 항 내지 제 22 항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,
    상기 수지층 상에 회로를 형성하는 공정,
    상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,
    상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정
    을 포함하는, 프린트 배선판의 제조 방법.
KR1020157027336A 2013-03-04 2014-03-04 캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법 KR20150126008A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013042076 2013-03-04
JPJP-P-2013-042076 2013-03-04
PCT/JP2014/055494 WO2014136785A1 (ja) 2013-03-04 2014-03-04 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
KR20150126008A true KR20150126008A (ko) 2015-11-10

Family

ID=51491300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157027336A KR20150126008A (ko) 2013-03-04 2014-03-04 캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법

Country Status (5)

Country Link
JP (1) JP6514635B2 (ko)
KR (1) KR20150126008A (ko)
CN (2) CN107031143A (ko)
TW (1) TW201446495A (ko)
WO (1) WO2014136785A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5925981B1 (ja) * 2014-09-19 2016-05-25 三井金属鉱業株式会社 表面処理銅箔及びその製造方法、プリント配線板用銅張積層板、並びにプリント配線板
JP2016084533A (ja) * 2014-10-22 2016-05-19 Ｊｘ金属株式会社 表面処理金属材、キャリア付金属箔、コネクタ、端子、積層体、シールドテープ、シールド材、プリント配線板、金属加工部材、電子機器の製造方法、及び、プリント配線板の製造方法
KR101852671B1 (ko) * 2015-01-21 2018-06-04 제이엑스금속주식회사 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법
JP6427454B2 (ja) * 2015-03-31 2018-11-21 日鉄ケミカル＆マテリアル株式会社 銅張積層板及びプリント配線板
JP6639128B2 (ja) * 2015-07-10 2020-02-05 株式会社カネカ 金属細線フィルムおよびその製造方法
JP6200042B2 (ja) * 2015-08-06 2017-09-20 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2017141983A1 (ja) * 2016-02-18 2017-08-24 三井金属鉱業株式会社 プリント配線板の製造方法
JP6824436B2 (ja) * 2017-10-26 2021-02-03 三井金属鉱業株式会社 極薄銅箔及びキャリア付極薄銅箔、並びにプリント配線板の製造方法
JP6836689B2 (ja) * 2018-03-29 2021-03-03 三井金属鉱業株式会社 ガラスキャリア付銅箔及びその製造方法
EP3930996B1 (en) * 2019-02-28 2023-10-25 Circuit Foil Luxembourg Composite copper foil and method of fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4006618B2 (ja) * 2001-09-26 2007-11-14 日鉱金属株式会社 キャリア付銅箔の製法及びキャリア付銅箔を使用したプリント基板
TW200420208A (en) * 2002-10-31 2004-10-01 Furukawa Circuit Foil Ultra-thin copper foil with carrier, method of production of the same, and printed circuit board using ultra-thin copper foil with carrier
JP2004169181A (ja) * 2002-10-31 2004-06-17 Furukawa Techno Research Kk キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP3977790B2 (ja) * 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP4087369B2 (ja) * 2003-11-11 2008-05-21 古河サーキットフォイル株式会社 キャリア付き極薄銅箔、およびプリント配線板
JP4570070B2 (ja) * 2004-03-16 2010-10-27 三井金属鉱業株式会社 絶縁層形成用の樹脂層を備えたキャリア箔付電解銅箔、銅張積層板、プリント配線板、多層銅張積層板の製造方法及びプリント配線板の製造方法
CN101851769B (zh) * 2005-03-31 2012-07-04 三井金属矿业株式会社 电解铜箔及其制造方法、表面处理电解铜箔、覆铜层压板及印刷电路板
JP4927503B2 (ja) * 2005-12-15 2012-05-09 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
JP5379528B2 (ja) * 2009-03-24 2013-12-25 三井金属鉱業株式会社 キャリア箔付電解銅箔、キャリア箔付電解銅箔の製造方法及びそのキャリア箔付電解銅箔を用いて得られる銅張積層板
JP5482285B2 (ja) * 2010-02-23 2014-05-07 大日本印刷株式会社 配線回路基板用基材、配線回路基板用基材の製造方法、配線回路基板、配線回路基板の製造方法、ｈｄｄ用サスペンション基板、ｈｄｄ用サスペンションおよびハードディスクドライブ
JP5481577B1 (ja) * 2012-09-11 2014-04-23 Ｊｘ日鉱日石金属株式会社 キャリア付き銅箔

Also Published As

Publication number Publication date
TW201446495A (zh) 2014-12-16
TWI562885B (ko) 2016-12-21
JPWO2014136785A1 (ja) 2017-02-16
CN105209252B (zh) 2018-01-30
CN107031143A (zh) 2017-08-11
WO2014136785A1 (ja) 2014-09-12
CN105209252A (zh) 2015-12-30
JP6514635B2 (ja) 2019-05-15

Similar Documents

Publication Publication Date Title
KR20150126008A (ko) 캐리어 부착 동박, 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법
JP6640567B2 (ja) キャリア付銅箔、積層体、プリント配線板、電子機器の製造方法及びプリント配線板の製造方法
TWI638590B (zh) Carrier copper foil, laminated body, printed wiring board, and printed wiring board manufacturing method
KR20170046632A (ko) 표면 처리 동박, 적층판, 프린트 배선판, 전자 기기, 캐리어 부착 동박 및 프린트 배선판의 제조 방법
KR101705969B1 (ko) 캐리어 부착 동박, 프린트 배선판, 적층체, 전자기기 및 프린트 배선판의 제조 방법
CN106455341A (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
KR101803165B1 (ko) 캐리어 부착 동박, 프린트 배선판, 구리 피복 적층판, 전자 기기 및 프린트 배선판의 제조 방법
WO2014196576A1 (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法
KR101909352B1 (ko) 표면 처리 동박, 캐리어가 부착된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법
KR101607381B1 (ko) 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법
KR20150085105A (ko) 캐리어 부착 구리박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 및, 프린트 배선판의 제조 방법
KR101822251B1 (ko) 구리박, 캐리어 부착 구리박, 구리 피복 적층체, 프린트 배선판, 반도체 패키지용 회로 형성 기판, 반도체 패키지, 전자 기기, 수지 기재, 회로의 형성 방법, 세미 애디티브 공법, 프린트 배선판의 제조 방법
JP5997080B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
TW201438890A (zh) 表面處理銅箔、積層板、附載體銅箔、印刷配線板、印刷電路板、電子機器及印刷配線板之製造方法
JP6546836B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP2016194112A (ja) キャリア付金属箔、積層体、プリント配線板、電子機器、キャリア付金属箔の製造方法及びプリント配線板の製造方法
JP5298252B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6821370B2 (ja) キャリア付金属箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6522974B2 (ja) キャリア付銅箔、積層体、積層体の製造方法、及び、プリント配線板の製造方法
JP6570430B2 (ja) キャリア付銅箔の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6842232B2 (ja) キャリア付金属箔、積層体、プリント配線板、電子機器、キャリア付金属箔の製造方法及びプリント配線板の製造方法
JP2014210431A (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP6329727B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
WO2018207788A1 (ja) 電解銅箔及びその製造方法、銅張積層板、プリント配線板及びその製造方法、並びに電子機器及びその製造方法
WO2018207785A1 (ja) 電解銅箔及びその製造方法、銅張積層板、プリント配線板及びその製造方法、並びに電子機器及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application