TWI326900B - Method for manufacturing semiconductor device - Google Patents

Description

1326900 九、發明說明： 【發明所屬之技術領域】 本發明有關半導體裝置之製造方法，特別有關，製造 使用具有非對稱結構的源/汲區的電晶體形成的半導體裝 置的方法。 ~ 【先前技術】 縮短單元陣列中的存取電晶體（下稱單元電晶體）的 閘極長度的需要伴隨著近來DRAM(動態隨機存取記憶體） 單元的微型化。然而，在電晶體中的短槽效應隨著閘極長 度縮短變得更嚴重，並且發生缺點，從而由於增加的亞臨 限值電流使得電晶體的臨限電M ( Vt)降低。當為了使得 vt的減小最小化而增加在基板中的雜質濃度時，由於增 加的接面漏電，DRAM中刷新特性的劣化成為嚴重缺點。 將單元電晶體的源/汲區製造成非對稱的（非對稱電 晶體）被認為是一種加強DRAM的刷新特性的方法。這個 方法有關通過使得在位線側上的源/汲區中的N型雜質的 濃度南於在存儲節點側上的源/汲區的該雜質濃度，並且 在位線側上的源、汲區下選擇地形成高濃度的p型雜 質區，限制耗盡層的擴展並防止穿通（見曰本專利申請公 開Ν〇·Η05-1 02479 )。維持基板中低的雜質濃度也使得 能夠在存儲節點侧上的源/汲區中的接面漏電最小化。 在這類非對稱電晶體結構中，在通過公知的方法在ρ 1夕基板上首先形成閘電極後’用光阻劑（ph〇t〇 resist)

2249-8310-PF 5 1326900 掩蓋在存館節點侧上將 源/汲區更深地離子植八：;、二的並且通過比 層，其後離…㈤在()濃?二 濃度的N型擴散層。從而开^ &支擴放層上形成高 散層從而形成所謂的穿通制止區。這個區 由^ 農度的P型擴散層構成，它在位線側上的高濃 二：擴散層構成的源"及區下並與其相鄰。然後，完：除 表面錢用閘電極作為罩幕在？_基板的整個 表面上離子植入磷（ρ ), 嗯 U從而形成在存儲節點側上的源/ 及&。廷個區由低濃度的Ν型擴散層構成。 1伯如上所述’為了形成具有非對稱結構的源/没區，必 吏用光阻劑作為罩幕形成源/沒區。但是，由於與圖形 Pattern)小型化和減少的電晶體閘長度的近來的 一起在間極之間的空間的縱橫比增加，在光㈣ 光阻劑1G7產生了缺點，如圖12所示。特収，諸如3 關閉極112的多合属 夕金屬閘和其他多層結構使得縱橫比進— 步增加’光阻劑的殘餘是嚴重的缺點。光阻劑1〇… 在形成非對稱電晶體的高濃度㈣擴散層(位線側上的 /及區）和高濃度P型擴散層（穿通制止區）時用於離子 植=的罩幕。因此，在光阻劑這樣形成殘餘時，不可能以 規定分佈高精確度地進行離子植入。 【發明内容】 本發明的目的是克服光阻劑殘餘的缺點，和提供一種 半導體裝置之製造方法，從而能夠在要形成具有非對稱結

2249-8310-PF 6 1326900 會 f的源/汲區的規定區以希 |植入。 平2的刀佈以高的精確度進行離 通過如下的半導體裝置製 上述和其他目的，上… 法能夠實現本發明的 其他目的，上述方法包括步驟·在半導 成閘槽，在閘槽的内壁中形 * ,, 珉閘浥緣臈，至少向閘槽内填 充閘極材料，通過構圖閘 鄰的半$ # A 4 成閘和在與閘槽相 州幻千等體基板的規定位置佶 ^ . 吏用罩幕在構圖閘極材料前 k擇地形成穿通制止區。 在本發明中，在向閘栲 槽中真^ Μ材料的步驟後可以 仃形成穿通制止區的步驟，$ 扞开彡点空、3 ^ 邵次在形成閘槽步驟前可以進 灯开/成穿通制止區的步驟。 a± , a ^ ^ Ph . 刖者順序進行這些步驟 時在形成閘絕緣膜後進行離 4主娜s V伹八凶此獲得如下特定 特徵’即’咼濃度N型擴散声和 佈齡太顆欢層和问濃度的P型擴散層的分 不可此波動。當以後者順序進行這些步驟時，沒有例 如夕或其他間極材料存在以充當通過膜，使得能夠 以低的施I進行離子植人和容易控制分佈。 根據本發明’利用閘槽的邊界 線側上的源Λ及區，丄于羊方式形成在位 因此此夠s又疋光阻劑中開口的寬产以 使得比位線側上的源/沒區的夏度以 IL ^ 7見度大其結果，能夠充分 地減小由於光阻劑的殘餘引 引起的在位線側上的源/汲區的 雜貝？辰度的波動，並且題菩膝供士 並且..·具考降低由於間極的不對準引起的 冤日日體的特性的波動0 在本發明的優選方面，半導體裝置之製造方法 包括步驟’使用用於形成穿通制止區的罩幕，形成在穿通

2249-8310-PF 7 υυ 制止區上的第一源/汲區。 在本發明的優選方面，半導體裝置之製造方法進一步 包括步驟’從閘槽觀察，在盥篦 你〇第—源/及區相對側上形成 第二源/及區。 第—源/汲區具有比第二源/ 第—源/汲區連接位線，第二 在本發明的優選方面 没區更高的雜質濃度。 在本發明的優選方面 源Λ及區連接單元電容器。 在本發明優選方面，在向閑槽填充問極材料的步驟中 閘極材料包括多層膜。兮炙 ^膘該夕層膜優選包括形成在至少間槽 中的第一導電膜和在該槽 1曰上办成的第二導電膜。另外，第 一導電膜優選地是矽膜， 一導電膜優選地是金屬膜或高 融點金屬矽化物膜。 通過下述半導體裝置之製 製2^方法也能夠實現本發明 、 以和，、他目的，上述方法包；fc牛^ 沄包括步驟第一步驟，在半導 形成第一和第二閘槽；第二步驟，在第一和第二 閉槽的内壁表面上形成閉絕緣膜；第三步驟，向至少第： 和第一閘槽填充閘極;Ι?Ι· Μ ·贫 jj. 枓’第四步驟，通過構圖閘極材料 形成閘極；第五步驟， /成罩幕，其具有露出在形成第一 槽的區和形成第二槽區之間的區域的開口；第六步驟，通 過使用罩幕向在開σ下的半導體基板離子植 =選擇地形成穿通制止區;第七步驟，通過使用丄 半導體基板離子植入第二導電雜質選擇地形 成比穿通制止區游沾结· 淺的第一源/汲區；及第八步驟，在從第

2249-8310-PF L326900 一閘槽觀察在與第一源/汲區相對側上的區中，和從第二 閘槽觀察與第一源/没區相對側的區中，通過離子植入第 二導電雜質選擇形成具有比第一源/汲區低的雜質濃度的 第二源/没區’其中在第四步驟前進行第五到第七步驟。 _ 【實施方式】 下面參照附圖詳細說明用於dram單元電晶體的本發 明的優選實施例。 鲁 圖1 _8是根據本發明第一實施例製造DRAM的過程的 示意剖視或平面圖。 在根據本實施例的DRAM製造過程中，首先通過STI (淺槽隔離）法在P型矽基板1 〇丨上形成深度約 250-35〇nm的元件分離區102，其後如圖u所示，通過 CVD法在矽基板1 〇 1的表面上順序沉積作為保護絕緣膜的 厚度約為10-20nm的氧化矽膜ι〇3χ和厚度約為 • 1 00 —200nm的氮化矽膜l〇3y。然後，用光刻技術形成開口 l〇3a，以選擇地去掉在要形成閘極的規定區中的氮化矽膜 * 103y和氧化矽膜ι〇3χ’如圖1β所示，並且形成罩幕圖形， -以用於形成閘槽。然後，如圖1C所示，通過使用罩幕圖 形幹刻蝕矽基板101形成分開規定間隔的兩個槽（閘槽） 104。優選地，閘槽104的深度約為1〇〇 2〇〇nm。 如圖2所示，通過熱氧化反應在閘槽1〇4的内壁上選 擇地形成厚度約為6-8nm的閘氧化物臈，氮化矽膜1〇打 和氧化石夕膜购留下。優選地，在間氧化物膜1〇5形成

2249-8310-PF 9 L326900 J通過閘槽1 〇 4内部的槽摻雜調節在此電晶體内的臨限 電壓Vt。 如圖3所不，在完全去掉氮化矽膜丨〇3y後，通過 CVD法在包括閘槽1〇4的内部的p型基板ι〇ι的整個表面 上"L·積厚度為5〇_1〇〇nm的用N型雜質摻雜的多晶矽膜（摻 雜的多晶矽膜）1 〇 6。 在基板的整個表面上形成光阻劑丨〇7後，選擇地去掉 要形成位線側源/汲區的區中的光阻劑1〇7，以形成開口 l〇7a，並且形成離子植入的罩幕圖形，如圖乜和4β所示。 圖4A是示意平面圖，示出形成光阻劑的過程，圖“是沿 圖4A的線A-A的剖視圖。如圖所示，在光阻劑】〇7中形 成的開口 l〇7a的寬度方向上的邊緣位於閘槽1〇4上並 且開口 107a的寬度W1設定為稍大於在閘槽1〇4之間的寬 度 W0。 、 如圖5A所示，然後，通過向要形成位線侧的源/汲區 的規定區以20-70keV的植入能量離子植入約5χ1〇12至1 xlO'W的爛（Β)，形成將是穿通制止區的高濃度ρ型 擴散層108。然後，如圖5B所示，在高濃度"擴散層 108上，通過以40_1〇〇KeV的植入能量離子植入約ΐχΐ〇ΐ3 至lxl〇15cnT2的磷（Ρ)，形成將成為在位線側上的源/汲 區（第一源/沒區）的高濃度Ν型擴散層1〇9。因此，使 用閘槽104 α自對準的方式形成了高濃度ρ型擴散層 108和高濃度Ν型擴散層1〇9。由於開口 i〇7a的寬度^ 猶大於在閘槽104之間的寬度w〇，所以在離子植入時，

2249-8310-PF 10 鬌 硼（B) rn 驭蛳Q P )也植入到在閘槽丨〇4中的多晶矽膜1 〇6 。但是’這些雜質沒有聚濃到足以具有對多晶矽膜的 =特性具有顯著影響的程度。但當開口丨〇7a的寬度Η 疋與閘槽1 04之間的寬度W0相同時，當開口 1 〇7a的位置 不對準時’則為源/汲區的高濃度N型擴散層1 〇9與相鄰 的閑槽之-的間氧化物膜105 A開。因此，通過如上所 述使％•開σ 1〇 7a的寬度W1大於在閉槽1()4之間的寬度

:’即使當開口 1 07a不對準時，為源/汲區的高濃度N 1 、政層1 0 9鱿夠可靠地被置於與閘槽中的兩個閘氧化 物膜的接觸中。 在完全去掉光阻劑1 07後’通過在多晶矽膜1 06的表 上濺射，'儿積由鎢（W )(優選的是順序沉積N和W 的多層膜）i(c〇)，鈦（Ti)或錄（Ni)構成的高融 點金屬膜11 〇 ’另外在其表面上通過CVD沉積氮化矽膜 如圖6A所示。然後，用光刻技術在氮化矽膜11 1 中形成圖形，在閘们04上形成厚度約為2〇nm的閘帽絕 緣膜11 la。然後用閘帽絕緣膜丨丨la作為罩幕構圖多晶 石夕膜106和高融點金屬膜11〇。此時，氧化石夕膜ι〇3χ的 功能是起刻姓制止器的作用。從而如圖6Β所示，完成由 多晶矽膜106和高融點金屬膜11〇(廣義上也包括閘帽 絕緣膜iiu)構成的閘極112。代替高融點金屬膜11〇, 也可以形成石夕化鶴（WSi)膜或其他高融點金屬石夕化物膜。 如圖7所示，然後在從閉極112觀察的與位線側源/ U的相對側上的位置中形成低濃度N型擴散層113。通

2249-8310-PF 11 1326900 過10-50KeV的植入能量向基板的整個表面離子植入磷約 5xl012至lxl〇"cm-2形成該層。從而，使用閘極ιΐ2以自 對準方式形成在存儲節點側上的源/汲區（第二源/汲區）。 從而，疋成具有槽結構的閘極和非對稱結構的源/汲 區的單70電晶體。增加在位線側上的源/汲區中的基板的 雜質濃度增強該區的電場，因此接面漏電也增加。但是， 在DRAM中，僅降低在存儲節點側上的接面漏電足夠，並 且在位線側上的接面漏電的增加不是重要問題。也就是 說，不犧牲位線側上的源/汲區的電場，能夠抑制穿通， 並且旎夠強化DRAM的刷新特性。由於對閘極賦予槽結構 也增加槽長度，相對於平面結構能夠加強刷新特性◊但 疋，根據本發明將閘極的槽結構與對於源/汲區的非對稱 結構結合能夠突出地強化刷新特性。 然後，利用通用的DRAM製造方法將各類佈線和單元 電容成層。具體地，通過在單元電晶體上形成層間絕緣膜 114，隨後形成位元線i丨6，單元電容丨丨7，字元線118， 穿過層間絕緣膜114的接觸塞115(包括位線接觸頭U5a 和存儲節點接觸頭n5b)，和其他元件的過程，形成具 有槽閘型非對稱單元電晶體的DRAM，如圖8所示。 如上所述，在形成閘槽後，在閘槽的内壁上形成閘氧 化物膜，和然後在包括閘槽的内部的基板的整個表面上嵌 入多晶矽膜的步驟後，通過在位線侧上形成源/汲區的步 驟，以自對準方式，利用閘槽的邊界形成位線側源/汲區。 因此，能夠在防止閘極不對準的同時，充分地降低由殘留

2249-8310-PF 12 1326900 的光阻劑引起的在位線側上的源/汲區 動。因此’能夠製造具有充分地降低 -的波 的微小變化和極優良刷新特性的_。 阳體特性 〃圖9—11是示意剖視圖’部分示出根據本發明第二實 施例製造DRAM的過程。 • 本實施例的特徵是’首先在形成元件分離區1〇2的p 型石夕基板101上進行形成位線侧源/沒區的離子植入，然 _ 後進行包括閘極形成和其他過程的順序步驟。 在位線侧上形成源/汲區的步驟基本與第一實施例相 同。在P型石夕基板1〇1的整個表面上首先形成光阻劑1〇7 後，如圖9A和9B所示，撰挥认土 4占Λΐ 汀不選擇地去掉要形成位線側源/汲 區的區中的光阻劑，以形成開口 1〇7a，並且形成離子植 入的罩幕圖形。圖9A;^不出形成光阻劑的過程的示意平 面圖，圖9B是沿圖9A的B_B線的剖視圖。如圖所示在 光阻劑107中形成的開口 107a的寬度方向的邊緣位於在 Φ 要形成的閘槽1〇4的區上，並且設定開口 l〇7a的寬度 wi使得稍大於在要形成的閘槽104的區之間的寬度w〇。 如圖1〇Α所示，然後，通過向要形成位線側的源/汲 區的規定區中以10-50keV的植入能量離子植入約5χ1〇12 至1 xl 0 cm 2的蝴（β )’形成將成為穿通制止區的高濃 度Ρ型擴散層108。然後’通過以2〇-5〇KeV的植入能量 離子植入約lxl〇13至lxl〇i5cm-2的磷（p)，在高濃度p 型擴散層1 08上形成將成為位線側上的源/汲區（第一源/

汲區）的高濃度N型擴散層1〇9，如圖i〇B所示。 2249-8310-PF 13 1.J26900 如圖m和m所示，在完全去掉光阻齊|1〇7後，在 基板的整個表面上形成新的光阻劑12〇，從要形成間槽的 區選擇地去掉光阻劑12〇，並且形成用於形成間槽的罩幕 圖形。然t，通過使用上述罩幕圖形幹刻飯石夕基板ι〇ι 形成以規定間隔分開的兩個閘槽1〇4。由於開口 的 寬度稱大於在要形成閘槽104的區之間的寬度，所以在要 形成閘槽m的各區中離子植人時，硼（B)或鱗⑺也 植入到多晶石夕膜106。然而，由於通過形成㈣1〇4除去 這些區，不存在對閘極特性的影響。因此獲得效果，以致 相對於閘槽以自對準的方式形成在位線側上的源/沒區。 然後’通過基本與在圖6_8中示出的相同的過程完成 本實施例的艱M。具體地’如圖6所示，在閉槽1〇4的 内壁上選擇地形成厚度約為"nm的閘氧化物膜後， ，過CVD法向包括閘槽1〇4内部的？型石夕基板的整個表面 沉積厚度為50-1 〇〇nm的用N型雜質摻雜的多晶矽膜（摻 雜的多晶矽膜）106。然後，通過在多晶矽膜1〇6的表面 上濺射，沉積由鎢⑴等構成的高融點金屬膜n〇，並 且進-步通過CVD在其表面上沉積氮化石夕膜i i i。然後， 使用光刻技術形成氮化矽膜lu中的圖形，並且在閘槽 1〇4上形成厚度約為2〇 ηπ]的閘帽絕緣膜ma。接著，用 閉帽絕緣膜no料罩幕將多晶石夕膜⑽和高融點金屬 膜110構圖。如圖6B所示，從而完成多晶石夕膜106和高

融.·《占金屬11 〇 (廣義地也包括閘帽絕緣膜⑴a)構成的閘 極 112。 2249-8310-PF 14 1-326900

如圖7所示，然後，在從閘極112觀察與位線側源/ ’及&相對側的位置上形成將成為在存儲節點側上的源,汲 區（第二源/汲區）的低濃度N型擴散層從而完成 具有槽結構閘極和非對稱結構源/汲區的單元電晶體。另 外，通過在單元電晶體上形成層間絕緣膜ιΐ4，：後形成 位X線U6’單元電容器m，字元線118和穿過層間絕 緣膜U4的接觸塞115(包括位線觸點115和存健節點觸 點115b)和其他元件的過程，形成具有槽閘型非對稱單 元電晶體的DRAM，如圖8所示。 、如上所述，根據本實施例，通過進行形成位線側上的 源/沒區的步料順序進行形成閘極的各步驟，以自對準 方式，利用閘槽的邊界形成位線側源/汲區。因此，能夠 獲得與第-實施例相同的效果。也就是說，能夠在防止閑 極不對準的同時’充分的降低殘留的光阻劑引起的在位線 側上的源/汲區的雜質濃度的波動。因此，能夠製造充分 地降低穿通，電晶體特性變化很小，並且具有極優良刷新 特性的DRAM。 上述說明了本發明幾個實施例，但是本發明不限於上 述實施例。本發明可在不偏離本發明的預定範圍内以各種 方式實施，本發明申請專利範圍涵蓋這些改變。 例如，在上述第一實施例中，形成閘氧化物膜】〇5， 氧化矽膜103x和氮化矽膜103y留下，如圖2所示。但是， 閘氧化物膜1 05也可以在除去氮化矽膜丨〇3y後形成。 在上述實施例中說明的情況是，通過STI法形成元件

2249-8310-PF 15 ί326900 分離區，但是不限於這樣的方法，當然也可以使用L〇c〇s 法或其他方法。 在如下的情況的上述實施例中說明了例子，即，本發 明用於N槽MOS電晶體，其使用p型矽基板，但是本發明 不限於這情況，也可以用於P槽MOS電晶體❶在需要時也 可以形成P-阱（well)或N-阱。另外，在上述實施例中 DRAM用作半導體裝置的例子，但是本發明不限於此，能 夠用於製造具有非對稱結構源/汲區和槽結構閘極的任何 半導體裝置的製造。但是，就能夠實現刷新特性的明顯強 化來說，本發明在DRAM製造中極為有效。 【圖式簡單說明】 圖1A-1C是示意刳視圖，示出根據本發明第一實施例 製造DRAM (具體地形成閘槽104)的過程；

圖2是示意剖視圖，示出根據本發明第一實施例製造 DRAM (具體地形成氧化矽膜ι〇5)的過程； 圖3是*意剖視圖，示出根據本發明第—實施例製造 dram (具體地形成多晶矽膜106)的過程. 圖4 A是不意平面圖，示屮ip祕a 〜丁 w國不出根據本發明第一實施例製 造DRAM (具體地形成開口 107a)的過程. 圖4B是示意剖 不出根據本發明第一實施例製 造DRAM (具體地形成開口 1〇的過程 圖5A-5B是示意剖視圖，示出舻 _ 丁出根據本發明第一實施例 製造DRAM(具體地形成高濃度p型

1擴政層1〇8和高濃度N 22^9*8310-PF 16 1.326900 型擴散層109)的過程； 圖6A-6B是示意剖視圖，示出桐 出根據本發明第一實施例 製造DRAM (具體地形成閘極i丨2 )的過程. 圖7是示意剖視圖，示出根據本發明第—實施例製造 DRAM (具體地形成低濃度N型擴散層ιΐ3)的過程； 圖8是示意剖視圖，示出根據本發明第—實施王例製造 DRAM (具體地形成各類佈線和單元電容器）的過程 圖Μ是示意平面圖，示出根據本發明第二實施例製 造DRAM (具體地形成開口 1〇7a)的過程的部分； 圖9B是示意剖視圖’示出根據本發明第二實施例製 造dram (具體地形成開口 107a)的過程的部分； 圖10A-10B是示意剖視圖，示出根據本發明第二㈣ 例製造DRAM (具體地形成高濃度p型擴散層ι〇8和高濃 度N型擴散層1〇9)的過程的部分； 圖11A是示意平面圓，示出根據本發明第二實施例製 造dram (具體地形成閘槽104)的過程的部分； 圖11B是示意剖視圖，示出根據本發明第二實施例製 造DRAM (具體地形成閘槽1〇4)的過程的部分；及 圓12是示意剖視圖，示出部分根據現有技術製造 DRAM的過程。 【主要元件符號說明】 1 01〜P型矽基板； 102〜元件分離區；

2249-8310-PF 17 1-326900 103〜氮化矽膜； 103a〜開口； 104〜閘槽； 1 0 5〜閘氧化物膜； 106〜多晶矽膜； 1 0 7 ~光阻劑； I 0 7a〜光阻劑開口； 108〜高濃度P型擴散層； 109~高濃度N型擴散層； II 0〜高融點金屬膜； 11卜氮化矽膜； 111a〜閘帽絕緣膜； 11 2 ~閘極； 11 3〜低濃度N型擴散層； 114〜層間絕緣膜； 115~接觸塞； 11 5 a ~位線接觸頭； 11 5 b〜存儲節點接觸頭； 11 6〜位元線； 117〜單元電容； 11 8〜字元線； 1 2 0 ~光阻劑。 18

2249-8310-PF

Claims (1)

1326900 第095133458號中文申請專利範圍修正本 修正日期：994 9〇 十、申請專利範圍： h々气' 1. 一種半導體裝置之製造方法，包括下列步驟厂‘ 在半導體基板中形成閘槽； 在上述閘槽的内壁中形成閘絕緣膜； 至少向上述閘槽内填充閘極材料； 通過構圖上述閘極材料形成閘極； • 在上述半導體基板中形成第一源/汲區； 在上述半導體基板中形成第二源/汲區，而將上述閘 •槽夾置於上述第-源/波區與上述第二源Λ及區之間；及 使用罩幕’在構圖上述閘極材料前選擇地形成穿通制 止區，其中上述罩幕是具有開口，上述開口是在上述半導 體基板之欲形成上述第一源/汲區的區域的上方，上述罩 幕*並覆蓋上述半導體基板之欲形成上述第二源/汲區的區 域D 2·如申請專利範圍第1項所述的半導體裝置之製造 方法其中在向閘槽内填充上述閘極材料的上述步驟後進 •行形成穿通制止區的上述步驟。 • 3.如申請專利範圍第1項所述的半導體裝置之製造 方法’其中在形成閘槽的上述步驟前進行形成穿通制止區 的上述步驟。 4. 如申印專利範圍第i項所述的半導體裝置之製造 方法’其中使用用於形成上述穿通制止區的上述罩幕，形 成在上述穿通制止區上的第一源/汲區。 5. 如申請專利範圍们項所述的半導體裝置之製造 2249-8310-PF1 19 1326900 方法’其中從上述閘槽觀察，在與上述第一源/汲區相對 側上形成第二源/汲區。 6.如申請專利範圍第5項所述的半導體裝置之製造 方法，其申上述第一源/汲區具有比上述第二源/汲區更高 的雜質濃度。 7.如申請專利範圍第6項所述的半導體裝置之製造 方法，其中上述第一源/汲區連接到位線，並且上述第二 源/没區連接到單元電容器。

8. 如申請專利範圍第7項所述的半導體裝置之製造 方法，其中在向閘槽填充上述閘極材料的上述步驟中，上 述開極材料包括多層膜。 9. 如申請專利範圍第8項所述的半導體裝置之製造 方法，其中上述多層膜包括形成在至少上述閘槽中的第一 導電膜和在上述閘槽上形成的第二導電膜。 ，10.如申請專職㈣9項所述的半導體裝置之製 造方法，其中上述第一導電膜是矽膜；及 上述第二導電膜是金屬膜或离 两狀-又阿蛐點金屬矽化物膜。 11· 一種半導體裝置之製造方法，包括： 、 第一步驟’在半導體基板中形， 人攻第一和第二閘槽，上 述半導體基板具有元件分離區，上 遴第一和第二閘槽是形 成於被上述元件分離區圍繞的區域中； 第二步驟，在上述第一和第二 間絕緣膜； 閉槽的内壁表面上形声 第二閘槽内填充閘極材 第二步驟’向至少上述第一和 2249-8310-PF1 20 1326900 料； 第四步驟，通過構圖上述閘極材料形成閘極； 第五步驟’形成罩幕’其具有露出在形成上述第一閘 槽的區和形成上述第二閘槽的區之間的區域的開口，上述 罩幕是覆蓋上述第一閘槽與上述元件分離區之間的區 • 域’並覆蓋上述第二閘槽與上述元件分離區之間的區域； 第六步驟，通過使用上述罩幕向在上述開口下的上述 半導體基板中離子植入第一導電雜質，選擇地形成穿通制 _止區； 第七步驟，通過使用上述罩幕向在上述開口下的上述 半導體基板中離子植入第二導電雜質，選擇地形成比上述 穿通制止區淺的第一源/汲區；及 第八步驟，在從上述第一閘槽觀察的與上述第一源/ 沒區相對侧上的區中，和從上述第二閘槽觀察的與上述第 一源Λ及區相對側上的區中，通過離子植入上述第二導電 雜質選擇地形成具有比上述第一源/汲區低的雜質濃度的 _第二源Λ及區； 其中在上述第四步驟前進行上述第五到第七步驟。 12. 如申請專利範圍第11項所述的半導體裝置之製 造方法’其中上述第五到第七步驟在上述第三步驟後進 行。 13. 如申請專利範圍第11項所述的半導體裝置之製 造方法，其中上述第五到第七步驟在上述第一步驟前進 行0 2249-8310-PF1 21 1^2690^ 14.如申請專利範圍第13項所述的半導體裝置之製 这方法，其中上述罩幕的上述開口也露出冑分的上 和第二閘槽。 — 15.如申請專利範圍第14項所述的半導體裝置之 邊方法，其中上述閘極材料包括多層膜，其一 導電膜順序成層； 第二

上述第二導電膜是金屬膜或高融點金屬％化。 16.如申請專利範圍第U至Μ 、° 落々制，生方·、土甘士 一項所述的半 線；及 原/及區連接到位 上述第二源/汲區連接到單元電容器

2249-8310-PF1 22