TWI313868B - Non-volatile storage system, method for operation the same and flash memory system - Google Patents

Description

1313868 九、發明說明： 【發明所屬之技術領域】 本备明係關於程式化非揮發性記憶體。 【先前技術】 半導體記憶體已更普遍地用於各種電子裝置。例如，非 揮發性半導體記憶體用於蜂巢式電話'數位相機、個人數 位助理、行動計算裝置、非行動計算裝置及其他裝置。電 可抹除可程式化唯讀記憶體（EEPR0M)及快閃記憶體屬於 最普遍的非揮發性半導體記憶體。 EEPROM與快閃記憶體兩者均使用一浮動龍，其定位 於半導體基板中的通道區上面並與之絕緣。該浮動問極定 位於源極區與汲極區之間。一控制閘極係提供於浮動閉極 面並”之、邑緣。電晶體之臨界電壓藉由保留在浮動閘極 上之電荷數量來控制。&，在接通電晶體之前，必需將最 小數量的電壓施加至控制閘極以使其源極與汲極之間導 電、’忒電壓係藉由浮動閘極上之電荷位準來控制。 當程式化一 EEPR〇M或快閃記憶體裝置（例如NAND快間 記憶體裝置）時，一般將-程式電塵施加至控制閉極並將位 元線接地。來自通道的電子將注入浮動閘極。當電子在浮 動閘極内累聚時’浮動閘極變成帶負電且記憶體單元之臨 界電塵上升，使得記憶體單元處於一程式化狀態。在美國 專利案6,859’397 ’標題為「非冑發性記憶體之源極側自我 啟動技術」及在2003年7月29日申請的美國專利申請公告案 2005/0024939,標題為厂摘測過程式化記憶體」中可查找 nJ679.doc 1313868 關於程式化的更多資訊，二申請案其全體内容以引用方式 併入本文。 • 某些EEPROM及快閃記憶體裝置具有一浮動閘極，其用 於儲存二範圍之電荷，因此記憶體單元可在二狀態之間加 以程式化/或抹除（一抹除狀態與一程式化狀態）。此類快閃 記憶體裝置有時稱為一二元快閃記憶體裝置。 一多狀態（還稱為多級）快閃記憶體裝置係藉由識別由禁 鲁 止範圍分離的多個不同允許/有效程式化臨界電壓範圍來 貫施。各不同臨界電壓範圍對應記憶體裴置中所編碼之資 料位元組之一預定值。 般而。在程式操作期間施加至控制閘極之程式電 壓作為-系列脈衝而施加。在一具體實施例中，該等脈衝 之數量隨著各連續脈衝增加一預定段差大小（例如〇 2伏 特、0.3伏特、〇.2伏特、或其他）。^顯示一程式電壓信號 伏^pgm，其可施加至快閃記憶體單元之控制間極（或在某 • 些情況下，操'縱閘極）。程式電壓信號VPgm包括一系列脈 衝，其數ϊ上隨時間而增加。在該等程式脈衝之間的週期 中:實施驗證操作。即’在連續程式化脈衝之間讀取正在 平行程式化的一組單元之各單元之程式化位準，以決定其 • A否等於或大於將其程式化的—驗證位準。對於多狀態快 閃έ己憶體單元陣列，琴蓉,陪辨μ _ - ^ 4 # 5己隐體早兀可執行各狀態的一驗 W ^驟U允許決定該單％是否已到達其資料相關聯的驗 =位準。例如，能以四狀態來儲存資料之—多狀態記憶體 早凡可能需要針對三比較點而執行驗證操作。 111679.doc !313868 程式電麼vPgm之數量之選擇係—折衷。過高的值會造成 某些記憶體單元過程式化，而過低的值則會造成程式化時 間更長。一般而言，非揮發性記憶體之使用者期望記憶體 快速地程式化。 在先前技術裝置中，相同的程式信號用於未曾明顯使用 的新裝置（還稱為最新裝置）及頻繁使用的裝置。然而，隨著 揮發性記憶體裝置經歷許多程式化循環，電荷便變得在

浮動閘極與通道區之間的絕緣中捕獲。此電荷捕獲將臨界 電壓偏移至-更向位準’從而使記憶體單元更快地程式 化。若將程式信號之數量^得過高，即使其不會造成最 新裝置的過程式化，隨著該裝置變得更頻繁地使用，則該 裝置可能會經歷過程式化H新裝置f使其程式電壓 設得足夠低，以在裳置更老化時避免過程式化。此程式電 壓數量之降低將會減小最新裝置程式化資料之速度。 【發明内容】 又 本文所述之技術提供更快地程式化資料而不增加過程式 化之風險之解決方式。為獲得此結果，一組程式化特性用 來程式化-新裝置’而另—組程式化特性用來在使用該裝 置之後程式化此裝置。 ~在-具體實施例中，系、統在—第„週期期間使用具有一 第一初始值的一遞增程式作轳凌兹儿 , 、s征八L就果权式化一組非揮發性儲存 元件並隨後在-第二週期期間使用具有n始值的_ 遞增程式信號來程式化該組非揮發性儲存元件，其中該第 二週期在該第-週期之後而該第二初始值不同於該第二初 111679.doc 1313868 m :實：方案包括一組非揮發性儲存元件 電路，其與該等非揮發性ΒίΙ 電路接收程式化資料之一技 ^理 6月未。回應該請求，若該等非禮 發性儲存元件之一使用_ 非輝 ^ 使用心不指示一第-使用，則該-或多 個官理電路使用具有—第_起動值的—程式化信 化該等非揮發㈣存元件且若該使用指示指示—第二^ 用’則使用具有一第-扣以

一I動值的一程式化信號來程式化玆 等非揮發性儲存元件。一使 ^ 定用和不之一耗例係一旗標（_或 户個位70 ) ’其儲存於非揮純儲存^、—控制^、—狀緣 機或別處。該旗標儲存反映非揮發性儲存元件之使用之二 測量之資料。 【實施方式】 適合實施本發明之非揮發性記憶體系統之一範例使用 NAND快閃記憶體結構，其包括在二選擇閘極之間串聯配置 多個電晶體。該等串聯電晶體及該等選擇問極稱為nand 字串。圖2為顯示—NAND字串的俯視圖。圖3為其等效電 路。圖2及3中所示之NAND字串包括四電晶體1〇〇、1〇2、1〇4 及106，其串聯並夾於一第一選擇閘極12〇與一第二選擇閘 極122之間。選擇閘極120將NAND字串連接至位元線接點 126。選擇閘極122將NAND字串連接至源極線接點128。藉 由將適^電麗施加至控制閘極12 0 C G而控制選擇閘極 120。藉由將適當電壓施加至控制閘極122CG而控制選擇閘 極122。電晶體1〇〇、1〇2、104及106之各電晶體皆具有一控 II1679.doc 1313868

制閘極及一浮動閘極。電晶體100具有控制閘極1〇〇cg與浮 動閘極1OOFG。電晶體1 〇2包括控制閘極丨〇2CG與浮動閘極 102FG。電晶體1〇4包括控制閘極1〇4CG與浮動閘極 104FG電體1 包括一控制閘極1 〇6CG與浮動閘極 106FG。控制閘極1〇〇CG連接至字元線WL3，控制閘極 102CG連接至字元線WL2，控制閘極1〇4C(}連接至字元線 WL1，而控制閉極1〇6CG連接至字元線WL〇。在一具體實施 例中，電晶體100、1〇2、104及1〇6各為記憶體單元。在其 他具體實施例中，該等記憶體單元可包括多個電晶體或可 不同於圖2及3中所示之電晶體。選擇閘極12〇連接至選擇線 SGD。選擇閘極122連接至選擇線SGS。

〜圖4提供上述^^^^字串之一斷面圖。如圖4所示，ΝΑΝ〇 字串之電晶體形成於P型井區14〇内。各電晶體包括一堆疊 閘極結構，其由一控制閘極（100CG、102CG、及 106CG)與動閘極（1’G、1Q2FG、及 1 卿⑺組 成"亥等斤動閘;^係形成於一氧化物或其他介電膜之頂部 上的P型井之表面上。控制閘極在浮動閘極上面，一層間多 日日夕"電層刀離控制閘極與浮動閘極。該等記憶體單元之 控制閘極（100、102、1ΓΜΒ 〇、<·»·» -人 以104及106)形成子兀線。相鄰單元之間 共旱 N+# 雜層 13〇、132、134 Π6及138，藉此將該等單元 相互串聯以形成—NAND字串。該些Ν+摻雜層形成該等單 元之各單元之源極與汲極。例如，Ν+摻雜層13〇作為電晶體 之及極與電晶體1〇6之源極，Ν+摻雜層132作為電晶體 106之汲極與電晶體104之源極 Ν+摻雜層134作為電晶體 111679.doc 1313868 之及極與電日曰體！ 02之源極，N+推雜層⑼作為電晶體 • 之汲極’、電BB體100之源極，而N+摻雜層138作為電晶體

, 之及極”電BS體120之源極。N+摻雜層126連接至ISiAND 子串之位元線，而N+摻雜層128連接至多個nanD字串之一 共用源極線。 w ^S圖2至4顯示在NAND字串内的四記憶體單 元’但四電晶體之使用僅供作為一範例。使用本文所述之 技術的NAND子串可具有小於四記Jt體單％ 體單^例如，某些NAND字串會包括8記憶體單元、财 憶體早兀、32記憶體單元、M記憶體單元等。本文之論述 不限於NAND字串内的任何特定數目之記憶體單元。 各記憶體單元皆可儲存以類比或數位形式表示的資料。 當儲存-位元數位資料時，記憶體單元的可能臨界電壓範 圍分成二範圍，其係指派的邏輯資料「i」及「0」。在NAND 型快閃記憶體之一範例中，在抹除記憶體單元之後電壓臨 界值為負，且定義為邏輯「1」。在-程式操作之後臨界電 壓為正’且定義為邏輯「〇」。當臨界電壓為負並藉由向控 制間極施加0伏特來嘗試—讀取時，記憶體單元會接通以指 示正在儲存邏輯一。告上 什L科 田^界電壓為正並藉由向控制閘極施 加〇伏特來嘗試-讀取操作時，記憶體單元不會接通 示儲存邏輯零。 ^ 一記憶體單元還可儲；a m At 4 储存夕個狀態，藉此儲存多個位元的 數位貝料在儲存多個資料狀態之情況下，臨界 口 分成狀態數目。例如，甚枯田也作 ® 右使用四狀態，則便有四臨界電a 1 H679.doc •】0· 1313868 範圍指派給資料值「u」、「 型記憶體之一範例中，“ 」及00」。在麵〇 定義為「u」e正二在厂—抹除操作之後臨界電麼為負且 r ^ 電覆用於「10」、「〇1」及「〇〇1之狀 如，邏輯才田碼为配來將資料值（例 電二=界範圍’使得若-浮動閘極之臨界 电反錯h地偏移至其相鄰 程、相鄰貫體狀感’則僅會影響-位元。 釭式化於屺憶體單元内 圍之門6 “、 ^科與5亥早兀之該等臨界電塵範 =間：定關取決於該等記憶體單元所採用的資料編碼 = 美國專利案第6W號及在期年6月13 ”:、美國專利申請案第1〇/461，卿記憶體系統之跟 ^兀」說明用於多狀態㈣記憶體單元之各種資料編碼 案，一者其全部内容以引用方式併入本文。 在下列美國專利案/專利申請案中提供να助型快閃記憶 體及其操作的相關範例，其全部内容以引用方式併入： 文.美國專利案第5,57〇,315號、美國專利案第5,774,397號、 美國專利案第6,046,935號、美國專利案第5,386,422號、美 國專利案第6,456,528號及美國專利申請案序列號 〇9/893,277(公告案第仍2003/〇〇〇2348號）。除nand快閃記 憶體之外’本發明還可使用其他類型的非揮發性記憶體。 在快閃EEPROM系統中有用的另一類型記憶體單元利用 一非導電介電材料替代一導電浮動閘極以一非揮發性方式 來儲存電荷。在Chan等人的論文「真正的單電晶體氧化物_ 氮化物·氧化物EEPROM裝置」（ιΕΕΕ電子裝置學刊，第 EDL-8卷，第3號，1987年3月，第93至9S頁）中說明此類單 111679.doc 1313868

兀。將由氧化石夕、氮化石夕及氧化石夕（「ΟΝΟ」）所形成的三 層"電質夾入於一導電控制閘極與在記憶體單元通道上面 的-半導電基板之一表面之間。藉由將電子從該單元通道 注入氮化物内來程式化該單元，#中於一限制區内其捕獲 並儲存。然後此儲存電荷以可偵測的一方式改變該單元之 通道之一部分之臨界電壓。藉由將熱電洞注入氮化物内來 抹除該單元。還參見N〇zaki等人發表的「半導體碟片應用 之MONOS記憶體單元之LMbEEpRQM」，ieee期刊固態電 路’第26卷’第4號’ 1991年4月，第497至501頁，其說明 在-分離閘極組態中的—類似單元，#中—摻雜多晶石夕閉 極在記憶體單元通道之—部分上延伸以形成—分離的選擇 電晶體；前述二論文其全部内容以引用方式併入本文。在

JoeE.Brewer所著之「非揮發性半導體記 憶體技術」（1998年IEEE出版社）之節丨.2中所提及之程式化 技術還在該節中加以說明以施加至介電電荷捕獲裝置，其 以引用方式併人本文。本發明還使用在此段落中所述之記 憶體單元。因而’本文所述之技術還施加至不同記憶體單 元之介電區之間的耦合。

Eitan等人之「NR0M :新型局部化捕獲，二位元非揮發 性記憶體單元」，IEEE電子裝置學報，第21卷，第u號，2〇〇〇 年叩，第543頁至545頁，已說明在各單元中儲存二位元 之另方法 ΟΝΟ "電層検跨源極擴散區與汲極擴散區 之間的通道而延伸。-資料位元之電荷在相鄰祕的介電 層中局部化H資料位元之電荷在相鄰源極的介電層 I11679.doc ‘12- 1313868 中局部化。藉由分離地讀取在介電質内的空間分離電荷儲 ，區域之二進制狀態，便可獲得多狀態資料儲存。本發明 還使用在此段落中所述之記憶體單元。 一圖5係可用來實施本發明的—快閃記憶體系統之一具體 實把例之方塊圖。藉由行控制電路2Q4、列控制電路_、 c源極控制電路21〇及p型井控制電路綱來控制記憶體單元 陣列202。打控制電路2G4連接至記億體單元陣列搬之該等 位元線用於讀取在該等記憶體單元内儲存的資料、用於在 一程式操作期間決定該等記憶體單元之一狀態、以及用於 控制該等位元線之電位位準以促進程式化或禁止程式化。 :列控制電路2G6連接至該等字元線，以選擇該等字元線之 -者、施加讀取電壓、施加程式電壓及施加一抹除電壓。 例如’ EPR⑽與快閃記憶體電路内所使用的程式電麗位準 高於記憶體電路内正常使用的電墨。其經常高於提供至電 路的電壓。較佳的係藉由在列控制電路寫中(或別處)的一 電荷幫浦來產生該些更高的電壓，在—範例中該電荷幫浦 本質上將電荷轉儲於該電容式字元線内以將其充電至—更 高電屡。該電荷幫浦以-電塵^接收—輸人並藉由採用一 糸列電壓乘數階段漸進地增壓該輸入電壓以一更高的電壓 提供-輸出。將該電壓輸出提供至一負載，例如一 咖⑽記憶體電路之字元線。在某些實施方案中，從該負 載至該電荷幫浦存在-回授信號。傳統的先前技術幫浦回 應指示該負載已到達一預定電壓之—信號而關。或者， 一旦該負載到達該預定電壓便使用-分流器來防止過充 111679.doc -13 - 1313868 二Π，：點消耗更多功率且在低功率應用中並不適用。 二美入國/利案6,734,718中查找更多關於電細之資 讯其全部内容以引用方式併入本文。 c«控制電路2職制連接至該等記憶體單元的一共用 源極線（在圖6中掉記為「Γ、、β 制Ρ型井《。原極」）。？型井控制電路控 儲存在記憶體單元的資料藉由行控制電路2〇4來讀出並 ，由資料輸入/輸出缓衝器212輸出至外部ι/〇線。將要财 内的牙王式貝科經由外部I / Ο線輸入至資料輸 入/輸出緩衝器212,並傳送至行控制電路綱。將外部ι/〇 線連接至控制器218。 將用於控制快閃記憶體裝置的命令資料輸入至控制器 218，。命令資料通知快閃記憶體所請求的操作。將輸入命令 傳送至狀態機216，其控制行控制電路2G4、列控制電路 /。、原極匕制2 10、p井控制電路㈣及資料輸入/輸出緩 衝為212。狀g機2 16還可輸出快閃記憶體的狀態資料，例 如READY/BUSMPASS/FAil。在某些具體實施例中，狀 態機216負責管理程式化程序，包括下述流程圖中所示之該 專程序。 抆制為21 8連接或可連接一主機系統，例如個人電腦、數 位相機、個人數位助理等。控制器218與主機通信以便從主 機接收命令、從主機接收資料、提供資料至主機及提供狀 L貝至主機。控制器2 ! 8將主機之命令轉換成可藉由命令 電路214轉譯並執行的命令信號，命令電路214與狀態機 111679.doc 14 1313868 通信。控制器218—般包含緩衝器記憶體，用以正寫入記憶 體陣列或正從記憶體陣列讀取之使用者資料。在某些具體 實施例中，可藉由該控制器來管理程式化程序。.

一不範性記憶體系統包含：一積體電路，其包括控制器 218 ;以及各一或多個積體電路晶片，各包含一記憶體陣列 及相關聯的控制、輸入/輸出及狀態機電路。趨勢係將一系 統之該等記憶體陣列與控制電路一起整合在一或多個積體 電路晶片上。可作為主機系統的部分而嵌入該記憶體系 統，或將其包括在-記憶卡（或其他封裝）内，其可移除地插 入該等主機系統。此類可移除卡可包括整個記憶體系統(例 如包括控制器）或僅（多個）記憶體陣列及相關聯周邊電路 (控制器嵌入主機内）。因而，該控制器（或㈣ 主機内或包括在一可移除記憶體系統内。 在某些實施方案中，可組合圖5之該等組件之某些粗件。 :各種設計中，圖5之該等組件之一或多個組件，除記憶體 早兀陣列2〇2外，可視為-管理電路。例如，-或多個管理 電路可包括-命令電路、—狀態機、_列_電路一行 L制電路 '一井控制電路、一源極控制電路或—資料I 路之任一者或一組合。 j考圖6,說明記憶體單元陣列如的―範例結構。作為 K列，說明- NAND快閃EEpR〇M，其分割成工，似區塊。 冋時抹除儲存在各區塊的資料。在—具體實施例中， 為同時抹除之單元的最小單位。在此範例中二 在Ml2行’其分錢數行料數行。料位元❹成錢 川 679.doc 1313868 =線(BLe)與奇數位元線(BL〇)。，顯示四記憶體單元， /、串聯以形成-NAND字串。儘管顯示在各N娜字串内包 括四單元，但可使用大於或小於四單元。Να·字串的一端 子經由一選擇雷晶，ς r d、± _ 逼曰曰體SGD連接至對應的位元線，而另 子經由一第二選擇電晶體SGS連接至c源極。 在咳取及私式化操作之一具體實施例期間，同時 4,256記龍單元。所選擇之該等記«單元具有相同的字

兀線及相同種類之位元線(例如偶數位元線或奇數位元 線）。因此’可同時讀取或程式化532位元組的資料。續些 :時讀取或程式化的532位元組資料形成_邏輯頁。因此―， £塊可儲存至少人邏輯頁（四字元線，各具有奇數及偶數 頁）。當各記憶體單元儲在^ 次 _ 凡储存一位几貧料（例如多狀態記憶體單 )夺其中《玄二—位疋之各位元係儲存於一不同的頁内， 一區塊儲存16邏輯頁。本發明還可使用其他大小之區塊及 頁此外，料使用除圖5及6之外的架構來實施本發明。 例如，在-具體實施例中，該等位元線並未分成奇數位元 線與偶數位元線’使得同時地（或不同時地）程式化及讀取所 有位元線。 藉由上升Ρ型井至一抹除電壓（例如2〇伏特）並將一選定 區塊之該等字元線接地來抹除記憶體單元。該等源極線與 :凡線浮動。可在整個記憶體陣列、分離的區&、或另-早凡早位上執行抹除。電子從浮動閉極傳送至ρ型井區域而 臨界電壓變成負（在一具體實施例中）。 在讀取及驗證操作中，將選擇閘極（SGD及sgs)及未選擇 111679.doc 1313868 字元線（例如WLO、WL2及WL3)上升 如4.5伏特），以使電晶體作為選通閘極而操作。將選定的字 元線（例如WL1)連接至—電壓，其位準針對各讀取及驗證操 作而指定，以便決定相關記憶體單元之一臨界電壓是否大 於或小於此位準。例如，在針對一二級記憶體單元之一讀 取知作中，可將選定的字元線WL1接土也，使得積測該臨界 電壓是否高於0伏特。例如’在針對一二級記憶體單元之— 驗證操作中，將選定的字元線wu連接至〇·8伏特，使得 驗證該臨界電壓是否已達到至少0.8伏特。源極及ρ型井處 於〇伏特冑選疋的位元線（BLe)預充電至—位準，例如， 〇.7伏特。若臨界電懕其热空；& , 、。 堅同於子兀線上的讀取或驗證位準，與 關 >主举70相關聯之位fi* # ^ Ό T、 -a- 、友（BLe)之電位位準維持高位準，因 爲非導電性記憶體單元。 -^ 万面右臨界電壓低於讀取 或驗β丘位準’相關位元線 物、'隹深（BLe)之電位位準便會降低至一低 位準，例如，小於0 5伏 元線放導電記憶料元將該位 放大器來須測記憶體單元之狀態。 ^比車乂盗感應 依據此項技術中習知之技 證操作。因而，習4 K 这之抹除、碩取及驗 °匕項技術者可針對所解經沾社夕 冰 加以變化。還可使用士苗4+〜 斤解釋的許多細卽 驗證技術。 、術令習知的其他抹除、讀取及 所述’各區塊可分成 一頁為—程式化單元纟具體實施例中， 多個片斷且哼等 /、— &案中，個別頁可分成 1且邊寺片斷可包合名 3在一基本程式化操作時一次寫 IJI679.doc 1313868 入的最小數目單元。資料之—或多個頁—般儲存於 憶體單元中。一頁可儲存_或多個區段…區段包括使用 者資料及管理資料。管理資料一般包括—錯誤校正碼 (ECC)，其已根據區段之使用者資料而計算。當將資料浐 化在矩陣内時，控制ϋ之—部分計算ECC，且當從該= 讀取資料時還檢查ECC。或者，將ECC及/或其他f理資料 儲存於不同頁，或甚至不同區塊中，@非其_之使用者 資料。在其他具體實施例中，記憶體裝置之其他零件（例如 狀態機）可計算ECC。‘ ^ ° 使用者資料之-區段-般為5 i 2位元組，對應於磁碟機中 -區段之大小。管理資料—般為額外的16至2〇位元組。較 大數目的頁形成一區塊，任何地方皆從8頁（例如）直至U、 64或更多頁。 圖7顯當各記憶體單元儲#二位元資肖時記憶體單元 陣列之臨界電壓分佈。圖7顯示已抹除的記憶體單元之一第 一臨界電壓分佈E。還顯示已程式化的記憶體單元之三臨界 電壓分佈A、B及C。在-具體實施例中，£分佈中的臨界電 壓為負而A、B及C分佈中的臨界電壓為正。 圖7之各不同臨界電壓範圍對應於資料位元組之預定 值。程式化於記憶體單元内的資料與該單元之臨界電壓位 準之間的特定關取決於該等單元所採用的資料編碼方案。 一範例指派「11」為臨界電壓範圍E(狀態E)，「1〇」為臨界 電壓範圍A(狀態A)，「00」為臨界電壓範圍B(狀態B)而「〇】 為臨界電壓範圍C(狀態C)。然而，在其他具體實施例中/ 111679.doc •18· 1313868 使用其他方案。 圖7還顯示三讀取參考電壓Vra、Vrb及Vrc，用於從記憶 體單兀讀取資料。藉由測試一給定記憶體單元之臨界電壓 大於或小於Vra、Vrb及Vrc，系統可決定記憶體單元所處之 狀態。圖7a還顯示三驗證參考電MVva、Vvb&Vvc。當將

記憶體單元程式化為狀態A時，系統將測試該等記憶體單元 之臨界電壓是否大於或等於Vva。當將記憶體單元程式化為 狀態B時，系統將測試該等記憶體單元之臨界電壓是否大於 ，等於Vvb。當將記憶體單元程式化為狀態c時，系統將決 疋忒4 δ己憶體單元之臨界電壓是否大於或等於vvc。 在-具體實施例中，記憶體單元可從抹除狀態£直接程式 ，為該等程式化狀態A、Bg之任—者（如曲線箭頭所示卜 稱為全序列程式化。例如，可先抹除要程式化的一群記憶 體單元，使得該群中的所有記憶體單元均處於抹除狀態£。 當某些記憶體單元正從狀態』程式化為狀態八時，其他記憶 體單元正從狀態E程式化為狀態肢/或從狀態』至狀態c。 圖8顯示針對二不同頁儲存資料程式化一多狀態記憶體 單元之-二選通技術之—範例：一下頁與一上頁。顯示四 狀態··狀態E⑴）、狀態A⑽、狀態B(〇〇)及狀態c㈣。對 於狀態E’二頁面儲存「】」。對於狀態A，下頁儲存「〇」 而上頁儲存「！」。料狀態B，二頁面儲存「q」。對於狀態 下頁儲存「lj而上頁儲存「〇」。應注意，儘管已將特 定位元圖案指派為該等狀態之各狀態’但還可指派不同的 位元圖案。在一第一程式化選通令，依據要程式化為下邏 ⑴ 679.doc •19- 1313868 輯頁的位元D又疋單元臨界電塵位準。若該位元為邏輯「i」， 則不改變臨界電屢，由於其處於適當狀態，其作爲已更早 抹除之結果。然而’若要程式化的位元為邏輯「〇」，則單 元之臨界位準增加為狀態A，如箭頭230所示。由此推斷第 —程式化選通。 在一第一程式化選通中，依據正程式化為上邏輯頁之位 ^設定單元臨界電塵位準。若上邏輯頁面位元要儲存邏輯 1J ’則由於取決於下頁位元之程式化，單元處於該等狀 態ΜΑ之-者’其二者均攜帶-上頁位元「1」，因此不發 士任何程式化。若上頁位元為邏輯「〇」’則偏移臨界電壓。 右第一選通導致單元處於一抹除狀態Ε，則在第二相位時程 式化忒單兀，使得臨界電壓增加為在狀態c内，所箭頭ΜΑ 所不。若單元已程式化為狀態Α ’其為第一程式化選通之結 果，則在第二選通時進一步矛呈式化該記憶體單元，使得臨 界電壓增加至在狀態B内，如箭頭232所示。第二選通之結 果將單元程式化為針對上頁指定來儲存邏輯「〇」之狀態而 不改變下頁之資料。 在-具體實施例中’若寫入足夠的資料以填滿一整頁， 則可建立一系統來執行全序列寫入。若針對一整頁寫入不 足夠的資料，則程式化程序可使用接收到的資料程式化下 頁。當接收到後續資料時，然後系統才程式化上頁。在另 一具體實施例中，系、統可採用程式化下頁之模式開始寫入 且若後續接收到足夠資料以填滿一整個（或大多數）字元線 之記憶體單元，則轉換成全序列程式化模式。在發明者 111679.doc -20- 1313868

SergyAnatolievichGorobets與 YanLi於 2004 年 12 月 14 主 的美國專利申請案序列號酬3，125，標題為「使1 用4二； 料之非揮發性記憶體之管線程式化」中揭示此類具體以 例的更多細節’其全部内容以引用方式併入本文。 圖9Α至C揭示程式化非揮發性記憶體之另一程序，其針 對任一特定記憶體單元，藉由針對前頁寫入相:記憶體單 元之後^目對於-特定頁寫入該特定記憶體單元來減小浮動 閘極至浮動閘極耦合。在圖9 Α至c所教導之程 ^ ^斤之一實施 方案之一範例中，非揮發性記憶體單元使用四資料狀綠， 每記憶體單元儲存二位元資料。例如，假定狀態ε為抹=狀 態而狀態A、MC為程式化狀態。狀態Ε儲存資_。狀離 A儲存資料0卜狀態b儲存資㈣。狀態c儲存資料⑼。二 為一非格雷編碼之範例，因為二位元在相鄰狀態之間 改變。還可使用其他資料至實體資料狀態之編碼 體單元儲存二頁資料。出於引用目 " .^ ^ 7將該些資料頁稱為 頁，然而，可給予其其他標籤。針對圖9之程序參 考狀態A ’上頁儲存位元〇而下頁儲存位以。參考狀能/ ==1而下頁儲存位元°。參考圖C，二頁⑽位 :貝枓〇。圖9之程式化程序為—二步驟程序。在第一 中，程式化下頁。若下頁要保持資料i，則記憶體翠元狀能 保持在狀態E。若資料要程式化為〇，則記憶體單元之q 電壓上升’使得將該記憶體單元程式化為狀態B，。因此圖 單元從狀態E至狀態B，之程式化。圖-中所 ” 係一中間狀態6;因此，驗證點顯示為Vvb，，其 】】】679.doc -21 1313868 小於Vvb。 在-具體實施例中，在將_記憶體單元從狀態味式化為 狀態B，之後，則相對於其下頁將一相鄰字元線上的其鄰近 記憶體單元程式化。在程式化該鄰近記憶體單元之後，浮 動閘極至浮動開極耗合效應會上升考量下的記憶體單元之 明顯臨界電塵，該記憶體單元處於狀態B,。此點將具有加 寬狀態B’之臨界電壓分佈至圓叩之臨界電壓分佈25〇所示 之臨界電壓分佈之效應。#程式化上頁時料正臨界電廢 分佈之此明顯加寬。 ▲圖9C顯示程式化上頁之程序。若記憶體單元處於抹除狀 態E而上頁保持為丨，則記憶體單元將保持狀態e。若記憶體 單元處於狀態E而其上頁資料要程式化為〇，則該記憶體單 元之臨界電壓將上升，使得該記憶體單元處於狀態A。若記 憶體單元處於中間臨界電壓分佈25〇且上頁資料要保持丄， 則將該記憶體單元程式化為最終狀態B。若記憶體單元處於 中間臨界電壓分佈250且上頁資料要變為資料〇，則該記憶 體單兀之臨界電壓將上升，使得該記憶體單元處於狀態c。 圖9 A至C所示之程序減小浮動閘極至浮動閘極耦合之效 應’因為僅鄰近記憶體單元之上頁程式化會影響一給定記 憶體單元之明顯臨界電壓。一交替狀態編碼之一範例係當 上頁資料為1時從分佈2 5 0移動至狀態C，而當上頁資料為〇 時移動至狀態B。儘管圖9 A至C提供相對於四資料狀態及二 資料頁的一範例，但圖9 A至C所教導之概念可施加至多於 或小於四狀態及不同於二頁之其他實施方案。在2〇〇5年4 111679.doc • 22- 1313868 、国專利申請案第】1/099 133號 非揮發性記憶體讳現榇蟪為「在 。體靖取刼作期間補償耦合 於各種程式化方幸η 」τ j笪找更多關 案及斤動閘極至浮動閘極耦合之細節。 能IS供：表，其顯示在程式化非揮發性記憶體期間性 程式化^产θ供針對最新裝置（未使用）及已經執行1〇，_ %之裝置之資科。在一具體實施例中，

痛環包括程式化及抹除私式化 他且(次抹除及w後知式化）之動作。在其 鲁 例中’該程式化循環可包括程式化而無抹除。 表㈣依據針對圖8上述之方法用於將資料程式化 及上頁之程式化脈衝（Vpgm)之數：t。還存在依據針 7所述之方法執行全序列程式化之資料。在二情況中， 初始脈衝之數量為16_〇伏特而段差大小狀3伏特。如圖1〇 ^不二最新裳置之平均程式化時間為_㈣而已使用裂 置之平均程式化時間為65〇，c。最新装置比已循環裝置要 ;、t夕於3個的程式化脈衝。此外，在軟程式化程序（如 下述）期間最新裝置要求更多的程式化脈衝。 為纟加各式化程序之速度，而無不合理地增加過程式化 之風險，提出當程式化一最新裝置時使用一組程式化參數 而*程式化已經經歷一特定使用數量之裝置時使用另一組 程式化參數。 在具體實施例中，可藉由改變程式化信號Vpgm(例如 >見圖1)之初始程式化脈衝之數量來使用不同程式化參數 式化最新裝置及已使用裝置。圖11係一流程圖，其説明 金在 . 9 蚁時間而改變初始程式化脈衝之數量來程式化非揮發 111679.doc •23· 1313868 性記憶體之-程序之—具體實施例。在步驟则中，設定初 始程式化電壓。即，奘¥ a a t 褒置決疋程式信號Vpgm之第一脈衝之 數里在圖11A所tf之—範例中，施加至控制閑極之程式電 塵之第脈衝之數里為16 9伏特。各連續脈衝比較先前脈 衝數里上&加G.3伏特。在步驟如中，裝置操作n循環，其 中數子N事先預定或即時決定。在步驟中，在職環之 後降低Vpgm之初始程式化脈衝之數量。在圖㈣所示之 一範例中，將施加至控制閘極之程式電壓Vpgm之第一脈衝 之數里降低為16.6伏特n續脈衝比較先前脈衝數量上 增加〇·3伏特。在步驟306中，裝置操作Μ循環⑽朴相同 或不同其中數㈣之數量事^即時決定。在步驟3〇8 中’在操作N+M循環之後，將初始程式化電麗降低至一新 值。在圖UC所示之-範例中，將施加至控制閘極之程式電 壓vPgm之第-脈衝之數量降低為16 3伏特。各連續脈衝比 較先前脈衝數量上增純3伏特。在步驟⑽中，裝置操作 額外的P循環，其中P之數量事先已知或即時㈣。在步驟 中，將程式電塵Vpgmi初始脈衝之數量降低。在圖ιΐβ 所不之一範例中，將施加至控制閘極之程式電壓乂叩爪之第 一脈衝之數量降低為16·〇伏特。各連續脈衝比較先前脈衝 數量上增加0.3伏特。在步驟314中，使用新初始脈衝操作 裝置。降低初始程式化脈衝之程序可繼續持續盡可能多的 段差。 曰圖12提供一表，其具有對應於圖丨丨之程序之範例性能度 置。在一具體實施例中，在步驟3〇〇中初始程式化脈衝將具 111679.doc -24· I313868

有設定為16.9伏特之數量。在1K程式化循環（步驟3〇2)之 後，初始脈衝之數量將降低至16.6伏特（步驟3〇4)。在操作 大約3,000循環之後，初始脈衝之數量將降低為μ」伏特而 程式化電塵則將以每脈衝0.3伏特而增加。在操作1〇,〇〇〇循 環之後，初始程式脈衝之數量將設定為16〇伏特。使用此 方案’程式化下頁之脈衝數目將為1G，·程式化上頁之脈衝 數目將為15;且程式化全序列之脈衝數目將為19。貫穿裝 置之使用壽命，在程式化程序期間的性能穩定。—未處理 部份之程式化性能已增加而不增加過程式化。 實二]之：夕:供用於實施與圖U相關聯之概念的各種具體 貫把例之額外細節。昤呌者 除汁數红式化循裱之外’如上面針對 ^2所解釋’其他具體實施例包括計數執行軟程式化所需 式脈叙數目°當軟程式化脈衝數目到達— 時’初始程式化脈衝之數量將會改變。在另—具时施二

二’:數一:式::定循環期間系統將計數程式州 衝之數量將會數:Γ臨界值 跫在另一具體實施例中，李鲚+ 一讀取程序期間 τ糸統可基於在 叙曰 使用的錯誤校正數量來決定改變兮初私 數罝。可將調整 4及初始 i秩式化特性之該些方案之任一 整體，基於逐個區塊 為— 憶體陣列)上，或,+ s 裝置(例如整個記 態機、二者之… 5己憶體子集上。可藉由控制器、狀 圖η係一流程^另外結構來執行該程序。 節，其中該系統計拿… ^'體早兀之更多細 裎式循環數目並相應調整初始程式化 lll679.doc -25- 1313868 脈衝之數景。-T _ 数里。可回應接收程式化 之程序。扃+ _ 貝枓之一凊求而執行圖13 紅序在步驟402中，系統將 式化。此舉可包括、諸「 。己逢體之適备部分來程 步_，彳^= 或區段來寫入。在 -計數環計數為㈣化循環之數目之 仰咏冲數可儲存 制器、或另外位-… 陣列、狀態機、控 八乃外位置内。在一且掛 於與狀態機相關聯的-暫存μ = 列中，循環計數健存 憶體之選定部分，其針在步驟傷，預程式化記 mm Mr 八、、a1 D己憶體之平滑磨損而提供。 將在所選擇區段或頁中的所有記 界電塵範圍。步驟傷係— 彳式化為相同臨 後抹除所有要程式化二如。在步驟彻’然 將老化記憶體單元移動^^二例如’步驟彻可包括 410,系統執行一軟程^ u >見圖7至9) °在步驟 _體單元在抹除程式_，該等記 早几之某些把憶體單元之臨界電壓可能降低至… 佈E之值（參見圖7至9) 了月b降低至小於分 )軟％式化程序將類似圖1將程式雷 愿脈衝施加至記憶體單元 Λ電 … 早兀使得其臨界電屡會增加為在臨 界電壓分佈Ε内。在步驟41? 士 ^ ^ 中，系統將存取一旗標， 示初始程式脈衝之數量。例 ^ 」斯便用圖12之表，若零件已 執行1，000循環，則初始脈衝 ^ ^ 衡之耘式脈衝之數量將為16.6伏 特。在步驟412，藉由正確地程式化 值。在步驟414中，將μ w 。幫浦來設定該初始 ^ 將私式计數PC初始設定為零。在步驟416 ，將一程式脈衝施加至適當的（多個）字元線。在步驟418 中，可驗證在該（等）字亓蟪μ AA > & _ „ )子70線上的纪憶體皁元來查看其是 到達目標臨界電壓位準。若所右 右所有5己憶體早凡已到達目標臨 111679.doc -26 - 1313868 界電C位準（步驟402)’則在步驟422中程式化程序已成功地 疋成（狀態選通）。若並未驗證所有記憶體單元，則在步驟 424中決定程式計數^是否小㈣。若程式計數不小於2〇, 貝·I #王式化私序已失敗（步驟426)。若程式計數比較步驟似 中耘式D十數而小於20 ’針對下一脈衝，程式電壓信號乂剛 之數量遞增段差大小（例如〇.3伏特）而程式計數％遞增。注 意，針對當前程式化循環之剩餘者，將已到達其目標臨界 電壓之記憶體單元鎖定於程式化之外。在步驟似之後，圖 13之程序在步驟416繼續並施加下—程式脈衝。 圖^說明遞增循環計數並調整旗標之程序之一流程 作為圖U之步驟_之部分而執行。在步驟偏，循 ί衣计數（標記為C0)遞增。 區塊等上已執行之程式循數:表在此特定裝置、 環計數是否小於一第—臨::數:第=2中，循 】，_。若循環計數小於第 1 t耗例係 的旗標。該旗標可m^則不改變步驟464中 式脈衝所使用之數量之 一 #固位兀，其儲存初始程 心不。在一具體實施例中，嗲旌 ^可儲存於快閃記憶體陣_ μ。亥旗 旗標可儲存於與狀態機或 =體實施例中，該 —具體實施例，其包括起動脈^關聯的—暫存器中。在 需能夠儲存四值；因此 ：四可能數量中’該旗標 可能需具有包括—位元植：旗；"為2位元。為方便設計， 數不小於第-臨界值，料若在步驟462決定循環計 第二臨界值。該第=::::Γ循環計數切- 乾例為3,〇〇〇猶環。若楯環 1 H679.doc -27- 1313868 汁數小 7將初始程式脈衝數量識別:與==該旗標，該 關聯的數量。例如，當褒置選通第⑽置較小偏移相 vP㈣例如以9伏特）在步驟 =值時，初始 16.6伏特。若在步_6中決定循環二 =移(0.3伏特)至 ?’則在步㈣。決定循環計數是否小二=二臨界 臨界值之間且二tr使:胸計數在第二臨界值與第三 別與-最新裝置相關 私不重寫該旗標，該指示識 丨展置相關聯之初始程式數 如，該初始程式專偏移。例 若循環計數不小於第偏移二段差(例如，。 式電塵將會向下偏移較大偏移rn:置之初始程 伏特）。因而，在步驟4 、月U括一&差（例如〇.9 始程4航衡 Θ ，在圖12之範例中旗標指示初 :旗二信t數量應為16_°伏特。在某些具體實施例中， 在旗標值不改變時不需 寫旗軚。在圖14中寫入的旗標為 在圖13之步驟412中檢查的旗標。 圖15係說明針對程式化信號vPgm設定初始脈衝數量之 知序之-流程圖，其作為圖13之步驟412之部分而執行。在 步驟500中，讀取藉由圖14之程序寫入的旗標。若旗標指示 一 ^㈣（步驟502)中’則將程式化信號vPgm之初始脈衝 數里π定為小於一較大偏移之初始數量。使用圖U之範 例’與t新裝置相關聯之初始程式化電壓V叩_為16.9 伏特而較大偏移為〇·9伏特；因此，步驟5〇4將初始脈衝數 里偏私至1 6.〇伏特。若旗標不指示一較大偏移（步驟$〇2)， 111679,doc -28- 1313868 則系統決定該旗輕县$ 4t _ , ^ 〆姘知疋否‘不一辛等偏移（步驟5〇6)。若是， 則將第脈衝之數量設定為小於一中等偏移（例如〇·6伏特） 之VpgmO(例如16·9伏特）。在圖12之範例中，步驟綱將初 始脈衝之數里设定為16·3伏特。若旗標不指示一中等偏 移則系統决定该旗標是否指示—較小偏移（步驟5 ^〇)。若 旗軚拓不較小偏移，則在步驟512中將第一脈衝之數量設 定為^於—較小偏移（例如〇·3伏特）之VPgm0。若旗標不指 不較小偏移，則將第一脈衝之數量保持在Vpgm〇(例如 16 · 9伏特）。 圖16係針對基於軟程式化程序期間的性能決定初始程式 化脈衝之數s之一具體實施例說明一程式化程序之一流程 圖圖I6之步驟532、534及536分別類似圖13之步驟402、 406及408。圖16之步驟5〇4類似圖π之步驟412。圖16之步 驟542、544、546、548、55()、说、5M及⑽類似圖此 步驟 414、416、418、420、422、424、426 及 428。 圖W係說明軟程式化及適當調整旗標之程序之一流程 圖，如在圖！6之步驟538中所執行。圖17之程序使用一組脈 衝，其具有類似圖1之信號之遞增數量。因為其用於一軟程 式化耘序期間，故該信號稱為Vspgm而該等脈衝稱為軟程 式化脈衝。在圖17之步驟560中，初始脈衝具有其數量集。 在一具體實施例中，在軟程式化期間的初始脈衝之數量大 約為14伏特。還可使用其他值。此外，將迴路計數Lc設定 為零。在步驟562中，將一軟程式脈衝施加至選定記憶體單 兀之（多個）字元線。在步驟564中，執行一驗證程序以杳看

Hi679.doc •29- 1313868 不增加。在其他具體實施例中，可使用其他行為。在圖^ 之；/驟600 ,夫定而寫入旗標以指示Vpgm〇之一特定偏移。 在-具體實施例中，步驟刚包括執行圖14或圖17之程序。 在步驟602中，決定旗標是否已指示該數量或更大之偏移。 若是’則在步驟604不寫人該旗標。若否，則寫人該旗標以 指示VpgmO之新偏移。

圖19係説明程式化非揮發性記憶體之一程序之一具體實 施例之一流程圓，其計數一程式化循環中的迭代數量以便 決定如何在一未來程式化循環、中設定初始程式化脈衝之數 量。圖 19之步驟 650、652、654、656、658、660、662、664、 666、668、670、及 672 分別與圖13之步驟 4〇2、4〇6、4〇8、 41〇、412、414、416、418、42〇、424、426、及428相同。 一差異係在步驟664驗證之後，若驗證所有記憶體單元（步 驟666)，則在步驟680決定程式計數pc是否小於9。步驟 662、664、666、668、及672形成一迴路，其不斷地迭代直 至所有記憶體單元程式或程式計數到達2〇(或在其他具體 實施例中的一不同數字）。若該迴路之迭代數目小於9=則 在步驟684中遞增一旗標。若迭代數目不小於9，則完成哼 程式化程序而不改變旗標。每次在步驟684遞增旗標時，系 統將會改變（或降低）程式化k號之初始脈衝之數量。在+ ^ 658中檢查旗標，下一次執行圖19之程序。因而，例如，若 初始程式化電壓脈衝之數篁為1 6.9伏特，則系統將繼續使 用一程式電壓信號，其中初始脈衝具有16·9伏特之數量， 直至程式化記憶體所需的迭代數量小於9。一曰> ψ 111679.doc 31 1313868 於則旗標將會遞增。下―次執行_程式化程序時，在步 驟658,系統將查看到旗標已遞增並將初始程式脈衝之數量 之值從16·9向下改變至16_6。此舉將引起迭代數目再次上 升。最終，圖19之程序之迭代數目將會小於9,在此情況下 旗標將會遞增且初始脈衝其數量將降低至⑹等。應注 意，在圖19中步驟680中的值9可改變為其他值。 “ 圖20係説明基於在—先前讀取操作期㈣測的錯誤數量 =是否降低初始程式化脈衝之數量的此類程式之一具體 實施例之-流程圖。可回應讀取資料之—請求而執行圖Μ 之程序。在步驟700中，針對一資料頁執行一正常讀取操 作。可藉由此項技術中習知的各種技術來執行此操作。在 步驟702中，檢查讀取資料所儲存的錯誤校正碼以查看是否 存在任何錯誤1不存在任何錯誤，則在_7()4中^資 料°f存在錯誤’則在步驟中決定該等錯誤是否可校 “ =D亥錯决不可权正，則在步驟7〇8，報告一錯誤。若錯 决了权正’則在步驟71G校正錯誤且在步驟川報告資料。 j步驟714，系統決定錯誤校正數量是否超過-臨界值。一 =界值之-範例係是否每區段多於2位元具有—錯誤。還可 2其:臨界值。若錯誤超過該臨界值，則在步驟川遞增 其j °若錯誤不超過該臨界值，則不遞增該旗標。當 為最新裝置時’旗標為零。在遞增旗標之後，下—次執 私式化私序時，系統將改變初始程式化脈衝之數量。例如， ΓΪ:㈣(無步驟4°4)可用於程式化。當執行步驟412時， 便^存取旗標且矣：甘+ ” /、由於上一次存取已遞增，則第一程式 111679.doc •32- 1313868 圖⑽顯示各種臨界電麗分佈並說明程式化非揮發性 記億體之一程序。 Λ 圖1 0係說明程式化性能的一圖表。 圖11係說明程式化非揮發性儲存器之—程序之一具體實 施例之一流程圖。 圖11Α至D顯示具有不同數量之初始脈衝之程式信號。 圖12係說明程式化性能的一圖表。

圖13係說明程式化非揮發性儲存器之一程序之一具體實 施例之一流程圖。 圖！4係說明遞增循環計數之一程序之一具體實施例之一 流程圖。 圖15係說明設定程式信號Vpgm之初始值之一程序之一 具體實施例之一流程圖。 圖16係說明程式化非揮發性儲存器之一程序之一具體實 施例之一流程圖。 圖17係說明執行一軟程式化程序之一程序之一具體實施 例之一流程圖。 圖18係說明寫入眘粗5 乃呙八貝枓至一旗標之一程序之一項具體實施 例之一流程圖。 圖19係D兒明#呈式化非揮發性儲存器之一程序之一具體實 施例之一流程圖。 圖2〇係次明頃取資料之—程序之—具體實施例之一流程 圖。 【主要元件符號說明】 111679.doc •34- 1313868

100 電晶體 100CG 控制開極 100FG 浮動閘極 102 電晶體 102CG 控制閘極 102FG 浮動閘極 104 電晶體 104CG 控制閉極 104FG 浮動閘極 106 電晶體 106CG 控制閘極 106FG 浮動閘極 120 第一選擇閘極 120CG 控制閘極 122 第二選擇閘極 126 位元線接點/N+摻雜層 128 源極線接點/N+掺雜層 130 N+摻雜層 132 N+摻雜層 134 N+換雜層 136 N+摻雜層 138 N+摻雜層 140 P型井區 202 記憶體單元陣列 -35- 111679.doc 1313868 204 行控制電路 206 列控制電路 208 P型井控制電路 210 c源極控制電路 212 資料輸入/輸出缓衝器 214 命令電路 216 狀態機 218 控制器

111679.doc -36-

Claims (1)

13 1激糊19514號專利申請案 中文申請專利範圍替換本(98年5月） 十、申請專利範圍： 1. 一種用於操作非揮發性儲存器之方法，其包含： 在一第-週期期間使用-第一組一或多個程式化參數 來程式化-組非揮發性儲存元件，其包含在該第一週期 期間多次使用—第—組程式化脈衝來程式化該組非揮發 性儲存元件；以及 在-第二週期期間使用—第二組一或多個程式化參數 來程式化該組非揮發性錯存㈣，其包含在該第二週期 期間多次使用-第二組程式化脈衝來程式化該組非揮發 I·生儲存疋件，該第二組一或多個程式化參數係不同於該 第一組一或多個程式化參數。 2. 如請求項1之方法，其中： 该第一週期為一第一時間週期；以及 該第二週期為一第二時間週期，其在該第一時間週期 之後。 3. 如請求項1之方法，其中： 時間週期與未曾明顯使用的-裝置相關聯；以及 聯。-時間週期在一臨界數量使用之後的該裝置相關 之方法’其中在該第-週期期間多次使用該第 包含："化脈衝來程式化該組非揮發性儲存元件之步驟 在一特定時間利用妒於— ^ ^ ^ 。； 一第一初始大小之程式化脈衝 來程式化該組非揮發衡 111679-980504.doc 1313868 在該特定時間後，利用始於該第一初始大小之程 脈衝來程式化該組非揮發性儲存元件。 ^ 5. —種用於操作非揮發性儲存器之方法，其包含： 、在-第-週期期間使用每次具有一第一初始值的一遞 增程式脈衝組來多次程式化一組非揮發性儲存元件；以 及 在-第二週期期間使用每次具有一第二初始值的一遞 增程式脈衝組❹切^化該組非揮魏儲存元件，該 第二週期在該第一週期之後’該第二初始值不同於該第 一初始值。

如請求項5之方法，其中： 該第一初始值為一第一電壓； 該第二初始值為一第二電壓，其小於該第一電壓；以及 δ專知式脈衝為具有遞增數量的一系列電壓脈衝。 如請求項5之方法，其進一步包含： 在一第三週期期間使用每次具有一第三初始值的一遞 曰程式脈衝組來多次程式化該組非揮發性儲存元件，該 第週期在8亥第二週期之後，該第三初始值不同於該第 二初始值。 8. 如請求項5之方法，其中： *亥第—週期與—數目的程式化循環相關。 9. 如請求項5之方法，其中： 該組非揮發性儲存元件為非揮發性儲存元件之一區 塊。 111679-980504.doc 1313868 1〇·如請求項5之方法，其中： 之一整體 陣歹^組非揮發性儲存元件為非揮發性儲存元件 U.如請求項5之方法，其進一步包含： 測試該組非揮發性儲存元 式化循環； 千疋否，”一預定數目的程 ^該組非揮發性儲存元件是否經受―狀數 式化循環之一指示； 接收程式化資料之一請求； 回應該請求讀取該指示； ^ ^ τ 4組非揮發性存s件未曾經歷該 數目的程式化循環，則在該第一週期期間使用具有該第 7始值的該遞增程式脈衝组執行該組非揮發性儲存元 件之該程式化；以及 若該指示指示該組非揮發性儲存元件已經歷該預定數 目的程式化循環，則在該第二週期期間使用具有該第二 初始值的該遞增程式脈衝組執行該組非揮發性儲存元件 之該程式化。 12.如請求項5之方法，其進一步包含： 接收程式化資料之一請求； 回應該請求抹除該組非揮發性儲存元件； 在該抹除之後軟程式化該组非揮發性儲存元件；以及 基於所使用的軟程式化之數量來設定一指示器，其中 若該指示器指示-[數量的軚程式化，則使用具有該 111679-980504.doc 1313868 第一初始值的該遞增程式脈衝組來執行在該第一週期期 間的4組非揮發性儲存元件之該程式化且若該指示指示 一第二數量的軟程式化，則使用具有該第二初始值的該 遞增程式脈衝組來執行在該第二週_間的該組非揮發 性儲存元件之該程式化。 13.如請求項5之方法，其中在該第一週期期間的該組非揮發 性儲存元件之該程式化包括： 施加程式脈衝至該組非揮發性儲存元件之至少一子集 直至該程式化完成；以及 、 決定該程式化脈衝是否到達一臨界值，若該程式脈衝 到達該臨界值，則該第__週期結束而該第二週期開始。 14. 如請求項13之方法，其中： 該臨界值為程式脈衝的一預定數目。 15. 如請求項5之方法，其進一步包含： 從該組非揮發性儲存元件讀取資料； φ 決定在該資料中錯誤之存在；以及 =錯：是否滿足一臨界位準，若該錯誤滿足該臨 則該第一週期結束而該第二週期開始。 16 ·如請求項15之方法，其中： 若二或多個位元具有一錯誤，則該錯 1 7·如請求項5之方法，其令： 、/足μ臨界值。 該組非揮發性儲存元件包 ! 〇 , ^ Τ ι 3轶閃圮憶體元件。 18·如印求項5之方法，其中： 組係基於一第— 該具有一第一初始值的遞増程式脈衝 111679-980504.doc 1313868 組參數以施加遞增脈衝，該遞增脈衝之一第一脈衝具有 該第一初始值；及 在該第一週期期間多次程式化該組非揮發性儲存元件 之步驟包含在多次處理之每一次中使用該第一組參數來 程式化該組非揮發性儲存元件。 19. 一種用於操作非揮發性儲存器之方法，其包含： 接收程式化資料之一請求； 讀取一組非揮發性儲存元件之一使用指示，使用一程 式信號來程式化該組非揮發性儲存元件，該程式信號具 有一起動值； 若該使用指示指示-第一臨界數量之使用，則改變該 起動值；以及 使用具有該起動值之該程式化信號來程式化該組非揮 發性儲存元件。 20. 如請求項19之方法，其中： 該程式信號包括具有上升數量的一組脈衝；以及 該起動值與一第一脈衝之一數量有關。 21. 如請求項19之方法，其中： 該組非揮發性儲存元件包含快閃記憶體元件。 22. 如請求項19之方法，其中： 該使用指示儲存於該組非揮發性儲存元件内。 23. 如請求項1 9之方法，其中： 該使用指示儲存於用於該組非揮發性儲存元件的—控 制器内。 111679-980504.doc 1313868 24·如請求項ip之方法，其中： 元件的一狀態機 该使用指不儲存於該組非揮發性儲存 内；以及 該使用指示對應於-數目的程式化操作。 25.如請求項19之方法，其進一步包含、。 抹除該組非揮發性儲存元件，· 軟程式化該組非揮發性儲存元件之至少 基於執行的該軟程式化之數量來設定該指^ ’ 26·如請求項25之方法，其中： 該指示為藉由-或多個位元代表的_旗標；以及 該指示之該設定改變該旗標係該軟程式化要求多於一 預定數目的迭代。 27.如請求項19之方法，其進一步包含： 該指示 基於該程式化步驟是否要求一預定數目之迭代來設定 28. 如請求項19之方法，其進一步包含： 接收讀取資料之一請求； 決定該資料中錯誤之存在；以及 基於該錯誤是否滿足一臨界位準來設定該指示。 29. 如請求項19之方法，其中： 該起動之該改變由降低該起動值組成。 3〇· —種非揮發性儲存系統，其包含·· 非揮發儲存元件；以及 一或多個管理電路，其與該等非揮發性儲存元件通信， 111679-980504.doc 1313868 31. 32. 33. 34. 35. 1或多個管理電路接收程式化f料之1求，若該非 發性館存兀件之一使用指示指示一第一使用，則該一 或多個管理電路回應該請求使用具有—第—起動值的一 程式化信號來程式㈣等非揮發㈣存元件且若該使用 指示j示-第二使用，則使用具有—第二起動值的—程 式化信號來程式化該等非揮發性儲存元件。 如請求項30之非揮發性儲存系統，其中： 該一或多個管理電路回應該請求而讀取該使用指示’· 以及 該一或多個管理電路回應該非揮發性儲存系統之預定 義操作更新該使用指示。 如請求項31之非揮發性儲存系統，其中： 該使用指示對應於程式化循環之數目。 如請求項30之非揮發性儲存系統，其中·· 該一或多個管理電路抹除該等非揮發性儲存元件並在 該抹除之後軟程式化該等非揮發性儲存_，以及 若該軟程式化要求一 管理電路從指示該第一 使用指示。 臨界數目的迭代，則該一或多個 使用至指示該第二使用來改變該 如請求項3G之非揮發性儲存系統，其中： 若該一特定程式化循環要求—臨界數目的迭代 一或多個管理電路從指示該第-使用至指示該第 來改變該使用指示。 則該 使用 如 請求項30之非揮發性儲存系 統，其中 111679-980504.doc 1313868 人或多個管理電路從該等非揮發性儲存元件讀取資 料並決定該資料中是否存在任何錯誤；以及 /該資料包括多於—預定數目的錯誤，則該一或多個 :理電路從指示該第一使用至指示該該 使用指示。 36·如請求項30之非揮發性儲存系統，其中： 若該使用指示指示一箆= 路使用具有-第：起動：:則該一或多個管理電 非揮發性儲存Li的—程式化信號來程式化該等 37·如請求項3G之非揮發性儲存系統，其中： 該一或多個非揮發儲存元件 區塊。 千马非揮發性儲存元件之一 38. 如請求項30之非揮發性儲存系統，其中： 該一或多個非揮發性儲存二· 閃記憶體袭置陣列。 Μ包括多個區塊的-快 39. 如請求項3〇之非揮發性儲存系統，其中. 該一或多個非揮發性儲存元件恤. 抓如請求項30之非揮發性健存系統:其^憶體裝置。 該一或多個管理電路包括一:. 路及控制器之一者或多個；以广、解碼器、感應電 該非揮發性儲存元件係—怏 分，該快閃記憶體裝置陣列包括;^憶體裝置陣列之部 41 _ -種非揮發性儲存系統，其包含予几線與位疋線。 多個非揮發性儲存元件；以及 111679-980504.doc 1313868 =或夕個管理電路，其與該等非揮發性儲存元件通信， =或夕個皆理電路在一第一組程式化循環期間使用一 第起動程式化信號值來程式化該等非揮發性儲存元 ° 或夕個管理電路在一第二組程式化循環期間使 一 一起動程式化信號值來程式化該組非揮發性儲存 兀該第—起動程式化信號值不同於該第二起動程式 值該第二組程式化循環在該第一組程式化循 之後。 衣 42. 如明求項41之非揮發性儲存系統其中： ”亥第一起動程式化信號值對應於具有遞增數量之一 列脈衝之-第一脈衝之電壓大小。 ’、 43. 如請求項41之非揮發性儲存系統，其中： ^ ^或夕個營理電路決定該第一組程式化循環是否已 π成並回應正執行的一預定數目的程式化循環 第二組程式化循環。 動该 44. 如咕求項41之非揮發性儲存系統，其中： 〜該—或多個管理電路決定該第-組程式化循環是否 το成並回應-特定程式化循環之迭代之臨界數 該第二組程式化循環。 求起動 45. 如請求項41之非揮發性儲存系統其中·· Λ或夕個管理電路抹除該等非揮發性儲存元件· 在抹除该等非揮發性倚存元件之後該一或 或多個管理電路決定該第-組程式化循環是否 路在該等非揮發性儲存元件上執行軟程式化官理電 該—Αh Μ 已 111679-980504.doc 1313868 之臨界數量來起動該第二 70成並回應該軟程式化之送代 組程式化循環。

46.如請求項4j 該一或多 料； 之非揮發性儲存系統，其中： 個管理電路從該等非揮發性儲存 元件讀取資 或多個管理電路在該發現錯誤以及； =個管理電路決定該第一組程式化循環是否已 =:應該f料中錯誤之臨界數量來起動該第二組程 47·如請求項41之非揮發性儲存系統，其中： 該非揮發性儲存元件包括快閃記憶體。 48. —種快閃記憶體系統，其包含：。 快閃記憶體元件；以及 ;以理電路’其與該等快閃記憶體元件通信， 該:或多個管理電路使用電壓從—第—電壓隨時間遞择

的一程式化信號來程式化該等快閃記憶體元件且隨後^ 一^夕個&理電路使用電壓從—第二電壓隨時間遞增的 程式化仏號來程式化該等快閃記憶體元件，該第 壓小於該第一電壓。 49·如請求項48之快閃記憶體系統，其中： 在針對該快閃記憶體系統㈣到—預定義使用條件之 後’該-或多個管理電路使用電壓從該第二電麗隨時 遞增的該具有-脈衝組之程式化信號而開始。 0 50.如請求項49之快閃記憶體系統，其中·· U1679-980504.doc 1313868 2ΓΓ—者偵測到該預定義使用條件：計數程式 r之數—程式化循環之迭代、計數—軟程式化循 垓之送代、及計數錯誤。 51. 一種：於操作非揮發性儲存器之方法，其包含： 在-第-週期期間使用一遞增第—脈衝組來多次程式 化一組非揮發性㈣元件，該遞增第—脈衝組之一第一 脈衝的一第一初始值每次皆遞增；以及

在-第二週期期間使用一遞增第二脈衝組來多次程式 化-組非揮發性儲存元件，該遞增第二脈衝組之一第一 脈衝的-第二初始值每次皆遞增，該第二週期在該第一 週之後，該第二初始值小於該第一初始值。 52,如請求項51之方法，其進一步包含： 在一第三週期期間使用具有一第三初始值的一遞增第 三脈衝組來程式化該組非揮發性儲存元件，該第三週期 在該第二週期之後’該第三初始值小於該第二初始值。 53_如請求項51之方法，其中： 該第一週期與一數目的程式化循環相關。 54_如請求項51之方法，其進一步包含： ’貝J »式》亥組非揮發性儲存元件是否經受一預定數目的程 式化循環； 儲存該組非揮發性儲存元件是否經受一預定數目的程 式化循環之一指示； 接收程式化資料之一請求； 回應該請求而讀取該指示； H1679-980504.doc !313868 右该指示龜；# 叙 4亥組非揮發性儲存元& 數目的程式化尨p 子7L件未曾經歷該預定 紐非揮發性^ 則執行在該第—週期期間程式化該 埒存7G件之步驟；以及 若該指示it - # 目的程式化^ 揮發性儲存元件已經歷該預定數 非揮發性錯存元件=驟亥第一週期期間執行程式化該組 55.如請求項51之方法，其中

非揮發性儲存_ ^ 週期期間程式化該組 储存兀*件之步驟包括·· 二該遞增第一脈衝組直到該程式化完成；以及 第遞增第—脈衝組是否到達—臨界值，若該遞增 =:組到達該臨界值，則該第-週期結束而該第二 週期開始》 56. 如清求項S5之方法，其中·· /岛界值為程式脈衝的一預定數目。 57. 如請求項幻之方法，其中： • 在該第-週期期間多次程式化該組非揮發性儲存元件 之：驟包含多次預程式化、多次抹除、多次軟程式化以 及多次基於一第一組參數施加具有該第一初始值的脈 衝。 H1679-980504.doc -12- 560 560 胙年日修正替換頁

ΐ 17 111679-fig.doc •13-