JP2001357688A - 半導体記憶装置とその書き換え装置 - Google Patents
半導体記憶装置とその書き換え装置Info
- Publication number
- JP2001357688A JP2001357688A JP2000180655A JP2000180655A JP2001357688A JP 2001357688 A JP2001357688 A JP 2001357688A JP 2000180655 A JP2000180655 A JP 2000180655A JP 2000180655 A JP2000180655 A JP 2000180655A JP 2001357688 A JP2001357688 A JP 2001357688A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- trimming
- rewriting
- semiconductor memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 電気的に書き換え可能な不揮発性記憶装置に
おいて、書き換え後の閾値電圧分布の幅を一定の値に抑
える必要があるが、プロセスパラメータのばらつきによ
って基準電圧がばらついてしまうため、不揮発性記憶装
置はチップ毎に最適な基準電圧を設定する必要がある。
従来、基準電圧のトリミングは検査時にのみチップ毎に
最適な基準電圧を設定していた。 【解決手段】 基準電圧測定回路の測定結果とトリミン
グ情報認識回路の第１のトリミング情報とから第２のト
リミング情報を算出する手段を持つ書き換え装置を１０
０使って、書き換えを行なう度に毎回基準電圧の第２の
トリミングを行なうことで、ユーザ書き換え時の使用電
圧や使用温度による書き換え時間のずれを補正すること
が可能であり、書き換え回数増加に伴う書き換え時間の
劣化を抑えられる書き換え方式が可能となる。
おいて、書き換え後の閾値電圧分布の幅を一定の値に抑
える必要があるが、プロセスパラメータのばらつきによ
って基準電圧がばらついてしまうため、不揮発性記憶装
置はチップ毎に最適な基準電圧を設定する必要がある。
従来、基準電圧のトリミングは検査時にのみチップ毎に
最適な基準電圧を設定していた。 【解決手段】 基準電圧測定回路の測定結果とトリミン
グ情報認識回路の第１のトリミング情報とから第２のト
リミング情報を算出する手段を持つ書き換え装置を１０
０使って、書き換えを行なう度に毎回基準電圧の第２の
トリミングを行なうことで、ユーザ書き換え時の使用電
圧や使用温度による書き換え時間のずれを補正すること
が可能であり、書き換え回数増加に伴う書き換え時間の
劣化を抑えられる書き換え方式が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、電気的に書き換え
可能な不揮発性記憶装置などの半導体記憶装置に関する
ものである。
可能な不揮発性記憶装置などの半導体記憶装置に関する
ものである。
【０００２】
【従来の技術】電気的に書き換え可能な不揮発性記憶装
置においては、書き込みもしくは消去後のメモリセルの
しきい値の電圧分布の幅をある一定の値に抑える必要が
ある。
置においては、書き込みもしくは消去後のメモリセルの
しきい値の電圧分布の幅をある一定の値に抑える必要が
ある。
【０００３】しかしながら、前記メモリセルを構成する
ＭＯＳ・ＦＥＴは、プロセス毎にゲート酸化膜の厚み、
素子の各部の寸法や拡散領域の不純物濃度などのパラメ
ータがばらつき、それによって最適な読み出し電位、書
き込み電位、消去電位を設定するための基準電圧がばら
ついてしまう。したがって、不揮発性記憶装置ではチッ
プ毎に最適な基準電圧を設定する必要がある。
ＭＯＳ・ＦＥＴは、プロセス毎にゲート酸化膜の厚み、
素子の各部の寸法や拡散領域の不純物濃度などのパラメ
ータがばらつき、それによって最適な読み出し電位、書
き込み電位、消去電位を設定するための基準電圧がばら
ついてしまう。したがって、不揮発性記憶装置ではチッ
プ毎に最適な基準電圧を設定する必要がある。
【０００４】従来、チップ毎の前記基準電圧の最適化
（トリミングという）は、出荷前の検査時において、半
導体検査装置が不揮発性記憶装置の内部電圧を検出し、
その検出結果に基づいてデータを作成し、そのデータを
用いて不揮発性記憶素子の書き換えやヒューズカット等
を行なうことにより、チップ毎に最適な基準電圧を設定
している。
（トリミングという）は、出荷前の検査時において、半
導体検査装置が不揮発性記憶装置の内部電圧を検出し、
その検出結果に基づいてデータを作成し、そのデータを
用いて不揮発性記憶素子の書き換えやヒューズカット等
を行なうことにより、チップ毎に最適な基準電圧を設定
している。
【０００５】図１１にこの従来例を示す。不揮発性記憶
装置１は、ユーザ使用領域１０とトリミング情報領域１
１からなる不揮発性メモリアレイ２と、不揮発性メモリ
セルの読み出し・書き換えを制御するためのデコーダや
センスアンプや制御回路などからなるメモリ周辺回路３
と、読み出し・書き換えに必要な電圧を発生する読み出
し・書き換え電圧発生回路４と、読み出し・書き換え電
圧発生回路４で使用する基準電圧を作成する基準電圧発
生回路５と、基準電圧発生回路５が基準電圧を発生する
ためのトリミング情報を格納する基準電圧トリミング設
定用レジスタ群６とを内蔵している。
装置１は、ユーザ使用領域１０とトリミング情報領域１
１からなる不揮発性メモリアレイ２と、不揮発性メモリ
セルの読み出し・書き換えを制御するためのデコーダや
センスアンプや制御回路などからなるメモリ周辺回路３
と、読み出し・書き換えに必要な電圧を発生する読み出
し・書き換え電圧発生回路４と、読み出し・書き換え電
圧発生回路４で使用する基準電圧を作成する基準電圧発
生回路５と、基準電圧発生回路５が基準電圧を発生する
ためのトリミング情報を格納する基準電圧トリミング設
定用レジスタ群６とを内蔵している。
【０００６】トリミング情報領域１１は、書き換え動作
前にトリミング情報転送線９を介して基準電圧トリミン
グ設定用レジスタ群６にトリミング情報を転送するメモ
リセルからなる。７は書き換えのための入出力端子群、
８は基準電圧を出力するための電源端子である。
前にトリミング情報転送線９を介して基準電圧トリミン
グ設定用レジスタ群６にトリミング情報を転送するメモ
リセルからなる。７は書き換えのための入出力端子群、
８は基準電圧を出力するための電源端子である。
【０００７】この不揮発性記憶装置１に対する書き換え
装置としての半導体検査装置（以降、テスタという）２
０による補正トリミング手順を図１２を用いて説明す
る。先ず、テスタ２０がステップＳ１において不揮発性
記憶装置１の基準電圧トリミング設定用レジスタ群６の
リセットを指示する。これによって不揮発性記憶装置１
がステップＳ２において、基準電圧トリミング設定用レ
ジスタ群６をリセットする。
装置としての半導体検査装置（以降、テスタという）２
０による補正トリミング手順を図１２を用いて説明す
る。先ず、テスタ２０がステップＳ１において不揮発性
記憶装置１の基準電圧トリミング設定用レジスタ群６の
リセットを指示する。これによって不揮発性記憶装置１
がステップＳ２において、基準電圧トリミング設定用レ
ジスタ群６をリセットする。
【０００８】次ぎにテスタ２０がステップＳ３において
基準電圧測定モードを入出力端子群７から設定する。不
揮発性記憶装置１はステップＳ４においてリセットされ
た状態の基準電圧を電源端子８から出力する。
基準電圧測定モードを入出力端子群７から設定する。不
揮発性記憶装置１はステップＳ４においてリセットされ
た状態の基準電圧を電源端子８から出力する。
【０００９】テスタ２０はステップＳ５においてステッ
プＳ４で電源端子８に出力された出力電位を測定し、規
定値内であれば実際の書き換えステップＳ６を実行す
る。ステップＳ５での判定結果が規格値外であれば、ス
テップＳ７において基準電圧を補正する第１のトリミン
グ値を算出する。
プＳ４で電源端子８に出力された出力電位を測定し、規
定値内であれば実際の書き換えステップＳ６を実行す
る。ステップＳ５での判定結果が規格値外であれば、ス
テップＳ７において基準電圧を補正する第１のトリミン
グ値を算出する。
【００１０】ステップＳ７に次いでステップＳ８では、
トリミング値書き込みモードを不揮発性記憶装置１に指
示し、不揮発性記憶装置１はステップＳ９でテスタ２０
が算出した第１のトリミング値を入出力端子群７からメ
モリ周辺回路３を介してトリミング情報領域１１に書き
込む。以上の設定で、プロセスパラメータのばらつきに
よる基準電圧の補正トリミングの設定は完了する。
トリミング値書き込みモードを不揮発性記憶装置１に指
示し、不揮発性記憶装置１はステップＳ９でテスタ２０
が算出した第１のトリミング値を入出力端子群７からメ
モリ周辺回路３を介してトリミング情報領域１１に書き
込む。以上の設定で、プロセスパラメータのばらつきに
よる基準電圧の補正トリミングの設定は完了する。
【００１１】実際には書き換え動作前に、不揮発性記憶
装置１ではステップＳ１０においてトリミング情報領域
１１からトリミング情報転送線９を介して基準電圧トリ
ミング設定用レジスタ群６に転送される。この動作以降
に、基準電圧トリミング設定用レジスタ群６の情報によ
り補正された基準電圧が基準電圧発生回路５より出力さ
れる。
装置１ではステップＳ１０においてトリミング情報領域
１１からトリミング情報転送線９を介して基準電圧トリ
ミング設定用レジスタ群６に転送される。この動作以降
に、基準電圧トリミング設定用レジスタ群６の情報によ
り補正された基準電圧が基準電圧発生回路５より出力さ
れる。
【００１２】テスタ２０はステップＳ１１において基準
電圧測定モードを入出力端子群７から指示すると、半導
体記憶装置１はステップＳ１２において補正された状態
の基準電圧を電源端子８から出力する。
電圧測定モードを入出力端子群７から指示すると、半導
体記憶装置１はステップＳ１２において補正された状態
の基準電圧を電源端子８から出力する。
【００１３】テスタ２０はステップＳ１３においてステ
ップＳ１２で出力された出力電位を測定して規定値内で
あれば実際の書き換えの前記ステップＳ６に進む。規格
外であれば基準電圧の補正ができないということで、ス
テップＳ１４でデバイスフェイルにする。
ップＳ１２で出力された出力電位を測定して規定値内で
あれば実際の書き換えの前記ステップＳ６に進む。規格
外であれば基準電圧の補正ができないということで、ス
テップＳ１４でデバイスフェイルにする。
【００１４】以上の手順を出荷前の検査時に１回行なう
ことで、プロセスパラメータのばらつきによる基準電圧
の第１のトリミング値が、チップ毎に書き換え前に毎回
実施される。
ことで、プロセスパラメータのばらつきによる基準電圧
の第１のトリミング値が、チップ毎に書き換え前に毎回
実施される。
【００１５】
【発明が解決しようとする課題】しかし、この様な従来
の基準電圧のトリミング手法では、出荷前の検査時にプ
ロセスパラメータのばらつきに対する基準電圧の補正ト
リミングしか行なわず、ユーザが書き換えを行なう状態
での使用電圧や使用温度による基準電圧のずれにはトリ
ミング補正がなく、基準電圧のずれに伴う書き換え時間
のずれが発生する。
の基準電圧のトリミング手法では、出荷前の検査時にプ
ロセスパラメータのばらつきに対する基準電圧の補正ト
リミングしか行なわず、ユーザが書き換えを行なう状態
での使用電圧や使用温度による基準電圧のずれにはトリ
ミング補正がなく、基準電圧のずれに伴う書き換え時間
のずれが発生する。
【００１６】また、図１３に示すような、書き換え回数
増加による書き換え時間の劣化を抑えることもできな
い。さらに、これらの半導体記憶装置には、書き換えの
プロテクトや機密保持機能がなく安易に読み出し、書き
換えができてしまうデメリットがある。
増加による書き換え時間の劣化を抑えることもできな
い。さらに、これらの半導体記憶装置には、書き換えの
プロテクトや機密保持機能がなく安易に読み出し、書き
換えができてしまうデメリットがある。
【００１７】本発明は、ユーザ書き換え時の使用電圧や
使用温度による書き換え時間のずれを補正でき、書き換
え回数増加に伴う書き換え時間の劣化を抑えられる半導
体記憶装置とその書き換え装置を提供することを目的と
する。
使用温度による書き換え時間のずれを補正でき、書き換
え回数増加に伴う書き換え時間の劣化を抑えられる半導
体記憶装置とその書き換え装置を提供することを目的と
する。
【００１８】また本発明は、読み出し・書き換えプロテ
クトを実現してデータ漏洩を防ぐ機密保持機能を有する
半導体記憶装置とその書き換え装置を提供することを目
的とする。
クトを実現してデータ漏洩を防ぐ機密保持機能を有する
半導体記憶装置とその書き換え装置を提供することを目
的とする。
【００１９】
【課題を解決するための手段】本発明の請求項１記載の
半導体記憶装置は、電気的に書き換え可能な不揮発性メ
モリセルに対してアクセスする電位を発生する電源回路
が前記不揮発性メモリセルと同一の集積回路に搭載さ
れ、前記電位を決定する基準電圧を検出し、その検出結
果に基づいて前記電位を適正にするのに必要なトリミン
グ情報をトリミング情報領域に設定し、設定されたトリ
ミング情報に従って前記基準電圧を設定する半導体記憶
装置であって、前記基準電圧を集積回路の外部に出力す
る第１の手段と、初期設定されたトリミング情報を集積
回路の外部に出力する第２の手段と、使用状態での前記
基準電圧が適正になるように前記第１の手段と第２の手
段を介して読み出された情報に基づいて集積回路の外部
から指示された使用状態トリミング情報に前記トリミン
グ情報領域のトリミング情報を更新する第３の手段とを
設けたことを特徴とする。
半導体記憶装置は、電気的に書き換え可能な不揮発性メ
モリセルに対してアクセスする電位を発生する電源回路
が前記不揮発性メモリセルと同一の集積回路に搭載さ
れ、前記電位を決定する基準電圧を検出し、その検出結
果に基づいて前記電位を適正にするのに必要なトリミン
グ情報をトリミング情報領域に設定し、設定されたトリ
ミング情報に従って前記基準電圧を設定する半導体記憶
装置であって、前記基準電圧を集積回路の外部に出力す
る第１の手段と、初期設定されたトリミング情報を集積
回路の外部に出力する第２の手段と、使用状態での前記
基準電圧が適正になるように前記第１の手段と第２の手
段を介して読み出された情報に基づいて集積回路の外部
から指示された使用状態トリミング情報に前記トリミン
グ情報領域のトリミング情報を更新する第３の手段とを
設けたことを特徴とする。
【００２０】本発明の請求項２記載の半導体記憶装置
は、同一の集積回路内に、第１のトリミング情報を格納
する不揮発性メモリアレイと、基準電圧を生成するため
の基準電圧トリミング設定用レジスタ群と、前記基準電
圧トリミング設定用レジスタ群によって出力電圧が制御
される基準電圧発生回路と、前記基準電圧発生回路の出
力電圧に基づいた電圧を発生する読み出し・書き換え電
圧発生回路とを備え、ゲートとソースとドレインと基板
を有する前記不揮発性メモリアレイの閾値を上記ゲート
とソースとドレインと基板に印加する電圧を制御して変
化させデータを記憶されるように構成した半導体記憶装
置であって、前記基準電圧発生回路より発生される基準
電圧を集積回路の外部に出力する回路と、前記基準電圧
トリミング設定用レジスタ群の第１のトリミング情報を
集積回路の外部に出力する回路と、集積回路の外部より
指示された第２のトリミング情報に前記第１のトリミン
グ情報を更新する回路とを設けたことを特徴とする。
は、同一の集積回路内に、第１のトリミング情報を格納
する不揮発性メモリアレイと、基準電圧を生成するため
の基準電圧トリミング設定用レジスタ群と、前記基準電
圧トリミング設定用レジスタ群によって出力電圧が制御
される基準電圧発生回路と、前記基準電圧発生回路の出
力電圧に基づいた電圧を発生する読み出し・書き換え電
圧発生回路とを備え、ゲートとソースとドレインと基板
を有する前記不揮発性メモリアレイの閾値を上記ゲート
とソースとドレインと基板に印加する電圧を制御して変
化させデータを記憶されるように構成した半導体記憶装
置であって、前記基準電圧発生回路より発生される基準
電圧を集積回路の外部に出力する回路と、前記基準電圧
トリミング設定用レジスタ群の第１のトリミング情報を
集積回路の外部に出力する回路と、集積回路の外部より
指示された第２のトリミング情報に前記第１のトリミン
グ情報を更新する回路とを設けたことを特徴とする。
【００２１】本発明の請求項３記載の書き換え装置は、
請求項２記載の半導体記憶装置に接続されて第１のトリ
ミング情報の更新を指示する書き換え装置であって、前
記半導体記憶装置の基準電圧を測定する基準電圧測定回
路と、前記半導体記憶装置の第１の基準電圧トリミング
情報を認識するトリミング情報認識回路と、前記基準電
圧測定回路の測定結果と前記トリミング情報認識回路の
情報とから第２のトリミング情報を算出するトリミング
値算出回路を設け、第１の基準電圧トリミング情報を第
２のトリミング情報に更新するように前記半導体記憶装
置に指示するよう構成したことを特徴とする。
請求項２記載の半導体記憶装置に接続されて第１のトリ
ミング情報の更新を指示する書き換え装置であって、前
記半導体記憶装置の基準電圧を測定する基準電圧測定回
路と、前記半導体記憶装置の第１の基準電圧トリミング
情報を認識するトリミング情報認識回路と、前記基準電
圧測定回路の測定結果と前記トリミング情報認識回路の
情報とから第２のトリミング情報を算出するトリミング
値算出回路を設け、第１の基準電圧トリミング情報を第
２のトリミング情報に更新するように前記半導体記憶装
置に指示するよう構成したことを特徴とする。
【００２２】本発明の請求項４記載の半導体記憶装置の
書き換え方法は、電気的に書き換え可能な不揮発性メモ
リセルに対してアクセスする電位を発生する電源回路が
前記不揮発性メモリセルと同一の集積回路に搭載され、
前記電位を決定する基準電圧を検出し、その検出結果に
基づいて前記電位を適正にするのに必要なトリミング情
報をトリミング情報領域に設定し、設定されたトリミン
グ情報に従って前記基準電圧を設定する半導体記憶装置
を使用するに際して、半導体記憶装置に書き換え装置を
接続して、前記半導体記憶装置の基準電圧を測定すると
ともに、前記半導体記憶装置の第１の基準電圧トリミン
グ情報を認識し、基準電圧の測定結果と認識した第１の
基準電圧トリミング情報とから第２のトリミング情報を
算出し、第１の基準電圧トリミング情報を第２のトリミ
ング情報に更新するようにデータの書き換えを前記半導
体記憶装置に指示することを特徴とする。
書き換え方法は、電気的に書き換え可能な不揮発性メモ
リセルに対してアクセスする電位を発生する電源回路が
前記不揮発性メモリセルと同一の集積回路に搭載され、
前記電位を決定する基準電圧を検出し、その検出結果に
基づいて前記電位を適正にするのに必要なトリミング情
報をトリミング情報領域に設定し、設定されたトリミン
グ情報に従って前記基準電圧を設定する半導体記憶装置
を使用するに際して、半導体記憶装置に書き換え装置を
接続して、前記半導体記憶装置の基準電圧を測定すると
ともに、前記半導体記憶装置の第１の基準電圧トリミン
グ情報を認識し、基準電圧の測定結果と認識した第１の
基準電圧トリミング情報とから第２のトリミング情報を
算出し、第１の基準電圧トリミング情報を第２のトリミ
ング情報に更新するようにデータの書き換えを前記半導
体記憶装置に指示することを特徴とする。
【００２３】本発明の請求項５記載の書き換え装置は、
請求項３において、データの書き換えに際して半導体記
憶装置のテスト書き込みを実行する書き込みテスト手段
と、前記テスト書き込みの所要時間を測定する書き換え
時間測定回路とを設け、書き換え時間測定回路で測定時
間が規定値内であれば実際の書き換えステップを実行
し、規格外であれば測定時間と第１のトリミング情報と
から適正な第２のトリミング情報を前記トリミング値算
出回路で計算して第１の基準電圧トリミング情報を第２
のトリミング情報に更新するように前記半導体記憶装置
に指示するよう構成したことを特徴とする。
請求項３において、データの書き換えに際して半導体記
憶装置のテスト書き込みを実行する書き込みテスト手段
と、前記テスト書き込みの所要時間を測定する書き換え
時間測定回路とを設け、書き換え時間測定回路で測定時
間が規定値内であれば実際の書き換えステップを実行
し、規格外であれば測定時間と第１のトリミング情報と
から適正な第２のトリミング情報を前記トリミング値算
出回路で計算して第１の基準電圧トリミング情報を第２
のトリミング情報に更新するように前記半導体記憶装置
に指示するよう構成したことを特徴とする。
【００２４】本発明の請求項６記載の半導体記憶装置の
書き換え方法は、請求項４において、データの書き換え
に際して半導体記憶装置のテスト書き込みを実行し書き
込み所要時間を測定し、測定時間が規定値内であれば実
際の書き換えを実行し、規格外であれば測定時間と第１
のトリミング情報とから適正な第２のトリミング情報を
計算して前記半導体記憶装置の第１の基準電圧トリミン
グ情報を第２のトリミング情報に更新することを特徴と
する。
書き換え方法は、請求項４において、データの書き換え
に際して半導体記憶装置のテスト書き込みを実行し書き
込み所要時間を測定し、測定時間が規定値内であれば実
際の書き換えを実行し、規格外であれば測定時間と第１
のトリミング情報とから適正な第２のトリミング情報を
計算して前記半導体記憶装置の第１の基準電圧トリミン
グ情報を第２のトリミング情報に更新することを特徴と
する。
【００２５】本発明の請求項７記載の書き換え装置は、
請求項３において、解除コードと入力された書き換えプ
ロテクト解除信号と比較して比較結果が不一致の場合は
基準電圧測定回路による基準電圧の測定を禁止する基準
電圧測定制御回路を設け、前記基準電圧測定制御回路が
不一致を検出した状態では前記半導体記憶装置内の読み
出し・書き換え電圧発生回路がノンアクティブになるよ
うな第３のトリミング値を前記半導体記憶装置に出力す
るように構成したことを特徴とする。
請求項３において、解除コードと入力された書き換えプ
ロテクト解除信号と比較して比較結果が不一致の場合は
基準電圧測定回路による基準電圧の測定を禁止する基準
電圧測定制御回路を設け、前記基準電圧測定制御回路が
不一致を検出した状態では前記半導体記憶装置内の読み
出し・書き換え電圧発生回路がノンアクティブになるよ
うな第３のトリミング値を前記半導体記憶装置に出力す
るように構成したことを特徴とする。
【００２６】本発明の請求項８記載の半導体記憶装置の
書き換え方法は、請求項４において、データの書き換え
に際して、前記半導体記憶装置に接続された書き換え装
置の解除コードとこの書き換え装置に入力された書き換
えプロテクト解除信号と比較し、比較結果が不一致の場
合は前記半導体記憶装置の基準電圧の測定を禁止して半
導体記憶装置内の読み出し・書き換え電圧発生回路がノ
ンアクティブになるような第３のトリミング値を前記半
導体記憶装置に出力して読み出し・書き換えプロテクト
を実現することを特徴とする。
書き換え方法は、請求項４において、データの書き換え
に際して、前記半導体記憶装置に接続された書き換え装
置の解除コードとこの書き換え装置に入力された書き換
えプロテクト解除信号と比較し、比較結果が不一致の場
合は前記半導体記憶装置の基準電圧の測定を禁止して半
導体記憶装置内の読み出し・書き換え電圧発生回路がノ
ンアクティブになるような第３のトリミング値を前記半
導体記憶装置に出力して読み出し・書き換えプロテクト
を実現することを特徴とする。
【００２７】本発明の請求項９記載の書き換え装置は、
請求項５において、解除コードと入力された書き換えプ
ロテクト解除信号と比較して比較結果が不一致の場合は
書き換え時間の測定を禁止する書き換え時間測定制御回
路を設け、前記書き換え時間測定制御回路が不一致を検
出した状態では前記半導体記憶装置内の読み出し・書き
換え電圧発生回路がノンアクティブになるような第３の
トリミング値を前記半導体記憶装置に出力するように構
成したことを特徴とする。
請求項５において、解除コードと入力された書き換えプ
ロテクト解除信号と比較して比較結果が不一致の場合は
書き換え時間の測定を禁止する書き換え時間測定制御回
路を設け、前記書き換え時間測定制御回路が不一致を検
出した状態では前記半導体記憶装置内の読み出し・書き
換え電圧発生回路がノンアクティブになるような第３の
トリミング値を前記半導体記憶装置に出力するように構
成したことを特徴とする。
【００２８】本発明の請求項１０記載の半導体記憶装置
の書き換え方法は、請求項６において、データの書き換
えに際して、前記半導体記憶装置に接続された書き換え
装置の解除コードとこの書き換え装置に入力された書き
換えプロテクト解除信号と比較し、比較結果が不一致の
場合は書き換え時間の測定を禁止して半導体記憶装置内
の読み出し・書き換え電圧発生回路がノンアクティブに
なるような第３のトリミング値を前記半導体記憶装置に
出力して読み出し・書き換えプロテクトを実現すること
を特徴とする。
の書き換え方法は、請求項６において、データの書き換
えに際して、前記半導体記憶装置に接続された書き換え
装置の解除コードとこの書き換え装置に入力された書き
換えプロテクト解除信号と比較し、比較結果が不一致の
場合は書き換え時間の測定を禁止して半導体記憶装置内
の読み出し・書き換え電圧発生回路がノンアクティブに
なるような第３のトリミング値を前記半導体記憶装置に
出力して読み出し・書き換えプロテクトを実現すること
を特徴とする。
【００２９】本発明の請求項１１記載の半導体記憶装置
は、請求項２において、不揮発性メモリアレイのトリミ
ング情報領域に読み出し禁止が設定されている場合に
は、外部に接続された書き換え装置からのアクセスが行
なわれると基準電圧発生回路から前記読み出し・書き換
え電圧発生回路がノンアクティブになるような第３のト
リミング値を基準電圧トリミング設定用レジスタ群に強
制的に再設定する基準電圧制御回路を設け、データ漏洩
を防ぐ機密保持機能としたことを特徴とする。
は、請求項２において、不揮発性メモリアレイのトリミ
ング情報領域に読み出し禁止が設定されている場合に
は、外部に接続された書き換え装置からのアクセスが行
なわれると基準電圧発生回路から前記読み出し・書き換
え電圧発生回路がノンアクティブになるような第３のト
リミング値を基準電圧トリミング設定用レジスタ群に強
制的に再設定する基準電圧制御回路を設け、データ漏洩
を防ぐ機密保持機能としたことを特徴とする。
【００３０】本発明の請求項１２記載の半導体記憶装置
は、請求項１１において、基準電圧制御回路を、第１の
トリミング情報を格納する不揮発性メモリアレイ領域と
同一の集積回路内に搭載されている内部制御回路からの
アクセスが行なわれる場合には、不揮発性メモリアレイ
のトリミング情報領域に読み出し禁止が設定されていて
も前記トリミング情報領域から読み出した正しいトリミ
ング情報を基準電圧トリミング設定用レジスタ群に出力
するように構成したことを特徴とする。
は、請求項１１において、基準電圧制御回路を、第１の
トリミング情報を格納する不揮発性メモリアレイ領域と
同一の集積回路内に搭載されている内部制御回路からの
アクセスが行なわれる場合には、不揮発性メモリアレイ
のトリミング情報領域に読み出し禁止が設定されていて
も前記トリミング情報領域から読み出した正しいトリミ
ング情報を基準電圧トリミング設定用レジスタ群に出力
するように構成したことを特徴とする。
【００３１】
【発明の実施の形態】以下、本発明の各実施の形態を図
１〜図１０を用いて説明する。 （実施の形態１）図１と図２は本発明の（実施の形態
１）の半導体記憶装置２１とユーザ使用状態での書き換
えに使用される書き換え装置１００を示す。
１〜図１０を用いて説明する。 （実施の形態１）図１と図２は本発明の（実施の形態
１）の半導体記憶装置２１とユーザ使用状態での書き換
えに使用される書き換え装置１００を示す。
【００３２】半導体記憶装置２１については、図１１に
示した半導体記憶装置１に加えて基準電圧トリミング設
定用レジスタ群６に対する入出力端子群１１０が追加さ
れている点である。その他の不揮発性メモリアレイ２、
メモリ周辺回路３、読み出し・書き換え電圧発生回路
４、基準電圧発生回路５、基準電圧トリミング設定用レ
ジスタ群６、入出力端子群７、電源端子８、トリミング
情報転送線９などは従来例を示す図１１と同じである。
示した半導体記憶装置１に加えて基準電圧トリミング設
定用レジスタ群６に対する入出力端子群１１０が追加さ
れている点である。その他の不揮発性メモリアレイ２、
メモリ周辺回路３、読み出し・書き換え電圧発生回路
４、基準電圧発生回路５、基準電圧トリミング設定用レ
ジスタ群６、入出力端子群７、電源端子８、トリミング
情報転送線９などは従来例を示す図１１と同じである。
【００３３】この半導体記憶装置２１について説明す
る。出荷前の検査時において、半導体検査装置（図１１
のテスタ２０）は図１２に示したトリミング手順を実行
して、プロセスパラメータのばらつきによる基準電圧の
第１のトリミング値がチップ毎に書き換え前に毎回実施
される。以上の動作により基準電圧トリミング設定用レ
ジスタ群６に、プロセスパラメータのばらつきに対する
基準電圧の第１のトリミング値が格納されることは図１
１に示した従来の半導体記憶装置１と同じであるが、本
発明の（実施の形態１）の半導体記憶装置２１では、入
出力端子群７よりの制御信号により、基準電圧トリミン
グ設定用レジスタ群６に格納された情報を入出力端子群
１１０から出力することと、入出力端子群１１０からの
データを基準電圧トリミング設定用レジスタ群６に格納
することができるように構成されている。
る。出荷前の検査時において、半導体検査装置（図１１
のテスタ２０）は図１２に示したトリミング手順を実行
して、プロセスパラメータのばらつきによる基準電圧の
第１のトリミング値がチップ毎に書き換え前に毎回実施
される。以上の動作により基準電圧トリミング設定用レ
ジスタ群６に、プロセスパラメータのばらつきに対する
基準電圧の第１のトリミング値が格納されることは図１
１に示した従来の半導体記憶装置１と同じであるが、本
発明の（実施の形態１）の半導体記憶装置２１では、入
出力端子群７よりの制御信号により、基準電圧トリミン
グ設定用レジスタ群６に格納された情報を入出力端子群
１１０から出力することと、入出力端子群１１０からの
データを基準電圧トリミング設定用レジスタ群６に格納
することができるように構成されている。
【００３４】図１に示した書き換え装置１００は、次の
ように構成されている。１０１は書き換え制御回路・読
み出し制御回路、１０２は基準電圧測定モード設定回
路、１０３はトリミング値入出力制御設定回路、１０４
はトリミング値算出回路、１０５は基準電圧測定回路、
１０６は第１の基準電圧トリミング情報を認識するトリ
ミング情報認識回路としてのトリミング情報入出力回
路、１０７は制御信号出力端子群、１０８は基準電圧入
力端子、１０９はトリミング情報入出力端子である。
ように構成されている。１０１は書き換え制御回路・読
み出し制御回路、１０２は基準電圧測定モード設定回
路、１０３はトリミング値入出力制御設定回路、１０４
はトリミング値算出回路、１０５は基準電圧測定回路、
１０６は第１の基準電圧トリミング情報を認識するトリ
ミング情報認識回路としてのトリミング情報入出力回
路、１０７は制御信号出力端子群、１０８は基準電圧入
力端子、１０９はトリミング情報入出力端子である。
【００３５】この書き換え装置１００を使ったユーザ使
用状態での書き換え半導体記憶装置２１への動作につい
て図２を使って説明する。ユーザ使用状態での書き換え
において、書き換え装置１００がステップＳ１において
基準電圧トリミング設定用レジスタ群６を読み出すモー
ドを制御信号出力端子群１０７より半導体記憶装置２１
の入出力端子群７に設定する。
用状態での書き換え半導体記憶装置２１への動作につい
て図２を使って説明する。ユーザ使用状態での書き換え
において、書き換え装置１００がステップＳ１において
基準電圧トリミング設定用レジスタ群６を読み出すモー
ドを制御信号出力端子群１０７より半導体記憶装置２１
の入出力端子群７に設定する。
【００３６】半導体記憶装置２１はステップＳ２におい
て基準電圧トリミング設定用レジスタ群６のデータを入
出力端子群１１０から出力する。読み出された内容は書
き換え装置１００のトリミング情報入出力端子１０９を
経てトリミング情報入出力回路１０６に、プロセスパラ
メータのばらつきに対する基準電圧の第１のトリミング
値として取り込まれる。
て基準電圧トリミング設定用レジスタ群６のデータを入
出力端子群１１０から出力する。読み出された内容は書
き換え装置１００のトリミング情報入出力端子１０９を
経てトリミング情報入出力回路１０６に、プロセスパラ
メータのばらつきに対する基準電圧の第１のトリミング
値として取り込まれる。
【００３７】次ぎに、書き換え装置１００がステップＳ
３において基準電圧測定モードを制御信号出力端子群１
０７から半導体記憶装置２１の入出力端子群７に指示す
ると、半導体記憶装置２１は第１のトリミング値によっ
て補正された状態の基準電圧を電源端子８からステップ
Ｓ４において出力する。
３において基準電圧測定モードを制御信号出力端子群１
０７から半導体記憶装置２１の入出力端子群７に指示す
ると、半導体記憶装置２１は第１のトリミング値によっ
て補正された状態の基準電圧を電源端子８からステップ
Ｓ４において出力する。
【００３８】この出力電位を書き換え装置１００は、基
準電圧入力端子１０８から基準電圧測定回路１０５がス
テップＳ５において測定し、規定値内であれば実際の書
き換えステップＳ６に進む。測定結果が規格値外であれ
ば、その値と既に取り込まれている第１のトリミング値
とから基準電圧を補正するための第２のトリミング値を
ステップＳ７においてトリミング値算出回路１０４で算
出する。
準電圧入力端子１０８から基準電圧測定回路１０５がス
テップＳ５において測定し、規定値内であれば実際の書
き換えステップＳ６に進む。測定結果が規格値外であれ
ば、その値と既に取り込まれている第１のトリミング値
とから基準電圧を補正するための第２のトリミング値を
ステップＳ７においてトリミング値算出回路１０４で算
出する。
【００３９】ステップＳ７を実行すると、次ぎに、書き
換え装置１００はステップＳ８においてトリミング値出
力モードに設定し、半導体記憶装置２１はこの第２のト
リミング値をトリミング情報入出力端子１０９から入出
力端子群１１０を介して基準電圧トリミング設定用レジ
スタ群６にステップＳ９において書き込む。
換え装置１００はステップＳ８においてトリミング値出
力モードに設定し、半導体記憶装置２１はこの第２のト
リミング値をトリミング情報入出力端子１０９から入出
力端子群１１０を介して基準電圧トリミング設定用レジ
スタ群６にステップＳ９において書き込む。
【００４０】以上の設定で、プロセスパラメータのばら
つきによる基準電圧の補正トリミングに加え、ユーザ使
用状態での基準電圧の補正トリミングの設定が完了す
る。基準電圧トリミング設定用レジスタ群６の情報によ
り補正された基準電圧が基準電圧発生回路５より出力さ
れる。再度、ステップＳ１０において基準電圧測定モー
ドを入出力端子群７から設定すると、半導体記憶装置２
１は補正された状態の基準電圧をステップＳ１１におい
て電源端子８から出力する。
つきによる基準電圧の補正トリミングに加え、ユーザ使
用状態での基準電圧の補正トリミングの設定が完了す
る。基準電圧トリミング設定用レジスタ群６の情報によ
り補正された基準電圧が基準電圧発生回路５より出力さ
れる。再度、ステップＳ１０において基準電圧測定モー
ドを入出力端子群７から設定すると、半導体記憶装置２
１は補正された状態の基準電圧をステップＳ１１におい
て電源端子８から出力する。
【００４１】この出力電位を書き換え装置１００はステ
ップＳ１２において基準電圧測定回路１０５で測定し、
規定値内であれば実際の書き換えステップＳ６に進む。
規格外であれば基準電圧の補正ができないということで
ステップＳ１３でデバイスフェイルとなる。
ップＳ１２において基準電圧測定回路１０５で測定し、
規定値内であれば実際の書き換えステップＳ６に進む。
規格外であれば基準電圧の補正ができないということで
ステップＳ１３でデバイスフェイルとなる。
【００４２】以上の手順をユーザ書き換え時毎に毎回行
なうことで、ユーザ書き換え時の使用電圧や使用温度に
よる書き換え時間のずれを補正することが可能であり、
書き換え回数増加に伴う書き換え時間の劣化を抑えられ
る書き換え方式が可能となる。
なうことで、ユーザ書き換え時の使用電圧や使用温度に
よる書き換え時間のずれを補正することが可能であり、
書き換え回数増加に伴う書き換え時間の劣化を抑えられ
る書き換え方式が可能となる。
【００４３】（実施の形態２）図３と図４は本発明の
（実施の形態２）を示す。２１は半導体記憶装置、１０
０は書き換え装置、１０１は書き換え制御回路・読み出
し制御回路、１０３はトリミング値入出力制御設定回
路、１０４はトリミング値算出回路、１１１は書き換え
時間測定回路、１０６はトリミング情報入出力回路、１
０７は制御信号出力端子群、１０９はトリミング情報入
出力端子である。
（実施の形態２）を示す。２１は半導体記憶装置、１０
０は書き換え装置、１０１は書き換え制御回路・読み出
し制御回路、１０３はトリミング値入出力制御設定回
路、１０４はトリミング値算出回路、１１１は書き換え
時間測定回路、１０６はトリミング情報入出力回路、１
０７は制御信号出力端子群、１０９はトリミング情報入
出力端子である。
【００４４】この書き換え装置１００を使った半導体記
憶装置２１への動作について図４を使って説明する。ユ
ーザ使用状態での書き換えにおいて、書き換え装置１０
０から基準電圧トリミング設定用レジスタ群６を読み出
すモードを制御信号出力端子群１０７より入出力端子群
７に設定することによって、半導体記憶装置２１内の基
準電圧トリミング設定用レジスタ群６のデータが入出力
端子群１１０からトリミング情報入出力端子１０９を経
てトリミング情報入出力回路１０６に、プロセスパラメ
ータのばらつきに対する基準電圧の第１のトリミング値
が取り込まれる。
憶装置２１への動作について図４を使って説明する。ユ
ーザ使用状態での書き換えにおいて、書き換え装置１０
０から基準電圧トリミング設定用レジスタ群６を読み出
すモードを制御信号出力端子群１０７より入出力端子群
７に設定することによって、半導体記憶装置２１内の基
準電圧トリミング設定用レジスタ群６のデータが入出力
端子群１１０からトリミング情報入出力端子１０９を経
てトリミング情報入出力回路１０６に、プロセスパラメ
ータのばらつきに対する基準電圧の第１のトリミング値
が取り込まれる。
【００４５】次ぎに、テスト不揮発性メモリセルを使っ
た書き換え動作モードを入出力端子群７から設定するこ
とによって、半導体記憶装置２１は第１のトリミング値
によって補正された状態の基準電圧で書き換えを行な
う。この書き換え時間を書き換え装置１００内の書き換
え時間測定回路１１１が測定し、規定値内であれば実際
の書き換えステップに進む。測定結果が規格値外であれ
ば、その値と既に取り込まれている第１のトリミング値
とから、基準電圧を補正するための第２のトリミング値
をトリミング値算出回路１０４で算出する。
た書き換え動作モードを入出力端子群７から設定するこ
とによって、半導体記憶装置２１は第１のトリミング値
によって補正された状態の基準電圧で書き換えを行な
う。この書き換え時間を書き換え装置１００内の書き換
え時間測定回路１１１が測定し、規定値内であれば実際
の書き換えステップに進む。測定結果が規格値外であれ
ば、その値と既に取り込まれている第１のトリミング値
とから、基準電圧を補正するための第２のトリミング値
をトリミング値算出回路１０４で算出する。
【００４６】次ぎに、書き換え装置１００はこの第２の
トリミング値をトリミング情報入出力端子１０９から入
出力端子群１１０を介して基準電圧トリミング設定用レ
ジスタ群６に書き込む。以上の設定で、プロセスパラメ
ータのばらつきによる基準電圧の補正トリミングに加
え、ユーザ使用状態での書き換え時間に対する補正トリ
ミングの設定が完了する。
トリミング値をトリミング情報入出力端子１０９から入
出力端子群１１０を介して基準電圧トリミング設定用レ
ジスタ群６に書き込む。以上の設定で、プロセスパラメ
ータのばらつきによる基準電圧の補正トリミングに加
え、ユーザ使用状態での書き換え時間に対する補正トリ
ミングの設定が完了する。
【００４７】基準電圧トリミング設定用レジスタ群６の
情報により補正された基準電圧が基準電圧発生回路５よ
り出力される。再度、テスト不揮発性メモリセルを使っ
た書き換え動作モードを入出力端子群７から設定する
と、半導体記憶装置は補正された状態の基準電圧での書
き換えが実施される。この書き換え時間を書き換え装置
１００は書き換え時間測定回路１１１で測定し、規定値
内であれば実際の書き換えステップに進む。規格外であ
れば基準電圧の補正ができないということでデバイスフ
ェイルとなる。
情報により補正された基準電圧が基準電圧発生回路５よ
り出力される。再度、テスト不揮発性メモリセルを使っ
た書き換え動作モードを入出力端子群７から設定する
と、半導体記憶装置は補正された状態の基準電圧での書
き換えが実施される。この書き換え時間を書き換え装置
１００は書き換え時間測定回路１１１で測定し、規定値
内であれば実際の書き換えステップに進む。規格外であ
れば基準電圧の補正ができないということでデバイスフ
ェイルとなる。
【００４８】以上の手順をユーザ書き換え時毎に毎回行
なうことで、ユーザ書き換え時の使用電圧や使用温度に
よる書き換え時間のずれを補正することが可能であり、
書き換え回数増加に伴う書き換え時間の劣化を抑えられ
る書き換え方式が可能となり、基準電圧をモニターした
トリミングだけの場合より、より精度が高く書き換え時
間のずれを補正できる。
なうことで、ユーザ書き換え時の使用電圧や使用温度に
よる書き換え時間のずれを補正することが可能であり、
書き換え回数増加に伴う書き換え時間の劣化を抑えられ
る書き換え方式が可能となり、基準電圧をモニターした
トリミングだけの場合より、より精度が高く書き換え時
間のずれを補正できる。
【００４９】（実施の形態３）図５と図６は本発明の
（実施の形態３）を示す。２１は半導体記憶装置、１０
０は書き換え装置、１０１は書き換え制御回路・読み出
し制御回路、１０２は基準電圧測定モード設定回路、１
０３はトリミング値入出力制御設定回路、１０４はトリ
ミング値算出回路、１０５は基準電圧測定回路、１０６
はトリミング情報入出力回路、１０７は制御信号出力端
子群、１０８は基準電圧入力端子、１０９はトリミング
情報入出力端子、１１２は基準電圧測定制御回路、１１
３は基準電圧測定を許可する制御信号入力端子である。
（実施の形態３）を示す。２１は半導体記憶装置、１０
０は書き換え装置、１０１は書き換え制御回路・読み出
し制御回路、１０２は基準電圧測定モード設定回路、１
０３はトリミング値入出力制御設定回路、１０４はトリ
ミング値算出回路、１０５は基準電圧測定回路、１０６
はトリミング情報入出力回路、１０７は制御信号出力端
子群、１０８は基準電圧入力端子、１０９はトリミング
情報入出力端子、１１２は基準電圧測定制御回路、１１
３は基準電圧測定を許可する制御信号入力端子である。
【００５０】この書き換え装置１００を使った半導体記
憶装置２１への動作について図６を使って説明する。ユ
ーザ使用状態での書き換えの前において、書き換えが許
可されているかを判断するための、プロテクト解除信号
を制御信号入力端子１１３から基準電圧測定制御回路１
１２に出力する。
憶装置２１への動作について図６を使って説明する。ユ
ーザ使用状態での書き換えの前において、書き換えが許
可されているかを判断するための、プロテクト解除信号
を制御信号入力端子１１３から基準電圧測定制御回路１
１２に出力する。
【００５１】基準電圧測定制御回路１１２での比較結果
がＯＫの場合は、書き換え装置１００から基準電圧トリ
ミング設定用レジスタ群６を読み出すモードを制御信号
出力端子群１０７より入出力端子群７に設定することに
よって、半導体記憶装置２１内の基準電圧トリミング設
定用レジスタ群６のデータが入出力端子群１１０からト
リミング情報入出力端子１０９を経て、トリミング情報
入出力回路１０６に、プロセスパラメータのばらつきに
対する基準電圧の第１のトリミング値が取り込まれる。
がＯＫの場合は、書き換え装置１００から基準電圧トリ
ミング設定用レジスタ群６を読み出すモードを制御信号
出力端子群１０７より入出力端子群７に設定することに
よって、半導体記憶装置２１内の基準電圧トリミング設
定用レジスタ群６のデータが入出力端子群１１０からト
リミング情報入出力端子１０９を経て、トリミング情報
入出力回路１０６に、プロセスパラメータのばらつきに
対する基準電圧の第１のトリミング値が取り込まれる。
【００５２】次ぎに、基準電圧測定モードを入出力端子
群７から設定することによって、半導体記憶装置２１は
第１のトリミング値によって補正された状態の基準電圧
を電源端子８から出力する。
群７から設定することによって、半導体記憶装置２１は
第１のトリミング値によって補正された状態の基準電圧
を電源端子８から出力する。
【００５３】この出力電位を書き換え装置１００内の基
準電圧測定回路１０５が測定し、規定値内であればトリ
ミング値の変更なしで次ぎのステップへ進む。測定結果
が規格値外であれば、その値と既に取り込まれている第
１のトリミング値とから、基準電圧を補正するための第
２のトリミング値をトリミング値算出回路１０４で算出
する。
準電圧測定回路１０５が測定し、規定値内であればトリ
ミング値の変更なしで次ぎのステップへ進む。測定結果
が規格値外であれば、その値と既に取り込まれている第
１のトリミング値とから、基準電圧を補正するための第
２のトリミング値をトリミング値算出回路１０４で算出
する。
【００５４】基準電圧測定制御回路１１２での比較結果
がＮＧの場合は、基準電圧を前記半導体記憶装置２１内
の読み出し・書き換え電圧発生回路４がノンアクティブ
になるような電圧、例えば０ボルトに補正するための第
３のトリミング値をトリミング値算出回路１０４で算出
する。
がＮＧの場合は、基準電圧を前記半導体記憶装置２１内
の読み出し・書き換え電圧発生回路４がノンアクティブ
になるような電圧、例えば０ボルトに補正するための第
３のトリミング値をトリミング値算出回路１０４で算出
する。
【００５５】次ぎに、書き換え装置１００は第１、第２
あるいは第３のトリミング値をトリミング情報入出力端
子１０９から入出力端子群１１０を介して基準電圧トリ
ミング設定用レジスタ群６に書き込む。
あるいは第３のトリミング値をトリミング情報入出力端
子１０９から入出力端子群１１０を介して基準電圧トリ
ミング設定用レジスタ群６に書き込む。
【００５６】以上の設定で、プロセスパラメータのばら
つきによる基準電圧の補正トリミングに加え、ユーザ使
用状態での基準電圧の補正トリミングの設定が完了す
る。但し、プロテクト解除信号が一致しない場合は、基
準電圧が０ボルトとなり、読み出し動作・書き換え動作
がプロテクトされている状態となっている。
つきによる基準電圧の補正トリミングに加え、ユーザ使
用状態での基準電圧の補正トリミングの設定が完了す
る。但し、プロテクト解除信号が一致しない場合は、基
準電圧が０ボルトとなり、読み出し動作・書き換え動作
がプロテクトされている状態となっている。
【００５７】基準電圧トリミング設定用レジスタ群６の
情報により補正された基準電圧が基準電圧発生回路５よ
り出力される。再度、基準電圧測定モードを入出力端子
群７から設定すると、半導体記憶装置は補正された状態
の基準電圧を電源端子８から出力する。この出力電位を
書き換え装置１００は基準電圧測定回路１０５で測定
し、規定値内であれば実際の書き換えステップに進む。
規格外であれば基準電圧の補正ができないということで
デバイスフェイルとなる。プロテクトされている状態の
ものもデバイスフェイルとなり、読み出し動作・書き換
え動作のプロテクトが実現できる。
情報により補正された基準電圧が基準電圧発生回路５よ
り出力される。再度、基準電圧測定モードを入出力端子
群７から設定すると、半導体記憶装置は補正された状態
の基準電圧を電源端子８から出力する。この出力電位を
書き換え装置１００は基準電圧測定回路１０５で測定
し、規定値内であれば実際の書き換えステップに進む。
規格外であれば基準電圧の補正ができないということで
デバイスフェイルとなる。プロテクトされている状態の
ものもデバイスフェイルとなり、読み出し動作・書き換
え動作のプロテクトが実現できる。
【００５８】（実施の形態４）図７と図８は本発明の
（実施の形態４）を示す。２１は半導体記憶装置、１０
０は書き換え装置、１０１は書き換え制御回路・読み出
し制御回路、１０３はトリミング値入出力制御設定回
路、１０４はトリミング値算出回路、１１１は書き換え
時間測定回路、１０６はトリミング情報入出力回路、１
０７は制御信号出力端子群、１０９はトリミング情報入
出力端子、１１４は書き換え時間測定制御回路、１１５
は書き換え時間測定を許可する制御信号入力端子であ
る。
（実施の形態４）を示す。２１は半導体記憶装置、１０
０は書き換え装置、１０１は書き換え制御回路・読み出
し制御回路、１０３はトリミング値入出力制御設定回
路、１０４はトリミング値算出回路、１１１は書き換え
時間測定回路、１０６はトリミング情報入出力回路、１
０７は制御信号出力端子群、１０９はトリミング情報入
出力端子、１１４は書き換え時間測定制御回路、１１５
は書き換え時間測定を許可する制御信号入力端子であ
る。
【００５９】この書き換え装置１００を使った半導体記
憶装置２１への動作について図８を使って説明する。ユ
ーザ使用状態での書き換えの前において、書き換えが許
可されているかを判断するための、プロテクト解除信号
を制御信号入力端子１１５から書き換え時間測定制御回
路１１４に出力する。
憶装置２１への動作について図８を使って説明する。ユ
ーザ使用状態での書き換えの前において、書き換えが許
可されているかを判断するための、プロテクト解除信号
を制御信号入力端子１１５から書き換え時間測定制御回
路１１４に出力する。
【００６０】書き換え時間測定制御回路１１４での比較
結果がＯＫの場合は、書き換え装置１００から基準電圧
トリミング設定用レジスタ群６を読み出すモードを制御
信号出力端子群１０７より入出力端子群７に設定するこ
とによって、半導体記憶装置２１内の基準電圧トリミン
グ設定用レジスタ群６のデータが入出力端子群１１０か
らトリミング情報入出力端子１０９を経て、トリミング
情報入出力回路１０６に、プロセスパラメータのばらつ
きに対する基準電圧の第１のトリミング値が取り込まれ
る。
結果がＯＫの場合は、書き換え装置１００から基準電圧
トリミング設定用レジスタ群６を読み出すモードを制御
信号出力端子群１０７より入出力端子群７に設定するこ
とによって、半導体記憶装置２１内の基準電圧トリミン
グ設定用レジスタ群６のデータが入出力端子群１１０か
らトリミング情報入出力端子１０９を経て、トリミング
情報入出力回路１０６に、プロセスパラメータのばらつ
きに対する基準電圧の第１のトリミング値が取り込まれ
る。
【００６１】次ぎに、テスト不揮発性メモリセルを使っ
た書き換え動作モードを入出力端子群７から設定するこ
とによって、半導体記憶装置２１は第１のトリミング値
によって補正された状態の基準電圧で書き換えを行な
う。この書き換え時間を書き換え装置１００内の書き換
え時間測定回路１１１が測定し、規定値内であればトリ
ミング値の変更なしで次ぎのステップへ進む。測定結果
が規格値外であれば、その値と既に取り込まれている第
１のトリミング値とから、基準電圧を補正するための第
２のトリミング値をトリミング値算出回路１０４で算出
する。
た書き換え動作モードを入出力端子群７から設定するこ
とによって、半導体記憶装置２１は第１のトリミング値
によって補正された状態の基準電圧で書き換えを行な
う。この書き換え時間を書き換え装置１００内の書き換
え時間測定回路１１１が測定し、規定値内であればトリ
ミング値の変更なしで次ぎのステップへ進む。測定結果
が規格値外であれば、その値と既に取り込まれている第
１のトリミング値とから、基準電圧を補正するための第
２のトリミング値をトリミング値算出回路１０４で算出
する。
【００６２】書き換え時間測定制御回路１１４での比較
結果がＮＧの場合は、基準電圧を０ボルトに補正するた
めの第３のトリミング値をトリミング値算出回路１０４
で算出する。次ぎに、書き換え装置１００は第１、第２
あるいは第３のトリミング値をトリミング情報入出力端
子１０９から入出力端子群１１０を介して基準電圧トリ
ミング設定用レジスタ群６に書き込む。
結果がＮＧの場合は、基準電圧を０ボルトに補正するた
めの第３のトリミング値をトリミング値算出回路１０４
で算出する。次ぎに、書き換え装置１００は第１、第２
あるいは第３のトリミング値をトリミング情報入出力端
子１０９から入出力端子群１１０を介して基準電圧トリ
ミング設定用レジスタ群６に書き込む。
【００６３】以上の設定で、プロセスパラメータのばら
つきによる基準電圧の補正トリミングに加え、ユーザ使
用状態での書き換え時間に対する補正トリミングの設定
が完了する。基準電圧トリミング設定用レジスタ群６の
情報により補正された基準電圧が基準電圧発生回路５よ
り出力される。再度、テスト不揮発性メモリセルを使っ
た書き換え動作モードを入出力端子群７から設定する
と、半導体記憶装置は補正された状態の基準電圧での書
き換えが実施される。この書き換え時間を書き換え装置
１００は書き換え時間測定回路１１１で測定し、規定値
内であれば実際の書き換えステップに進む。規格外であ
れば基準電圧の補正ができないということでデバイスフ
ェイルとなる。プロテクトされている状態のものもデバ
イスフェイルとなり、読み出し動作・書き換え動作のプ
ロテクトが実現できる。
つきによる基準電圧の補正トリミングに加え、ユーザ使
用状態での書き換え時間に対する補正トリミングの設定
が完了する。基準電圧トリミング設定用レジスタ群６の
情報により補正された基準電圧が基準電圧発生回路５よ
り出力される。再度、テスト不揮発性メモリセルを使っ
た書き換え動作モードを入出力端子群７から設定する
と、半導体記憶装置は補正された状態の基準電圧での書
き換えが実施される。この書き換え時間を書き換え装置
１００は書き換え時間測定回路１１１で測定し、規定値
内であれば実際の書き換えステップに進む。規格外であ
れば基準電圧の補正ができないということでデバイスフ
ェイルとなる。プロテクトされている状態のものもデバ
イスフェイルとなり、読み出し動作・書き換え動作のプ
ロテクトが実現できる。
【００６４】（実施の形態５）図９と図１０は本発明の
（実施の形態５）を示す。２１は半導体記憶装置、２は
ユーザ使用領域１０とトリミング情報領域１１からなる
不揮発性メモリアレイ、３は不揮発性メモリセルの読み
出し・書き換えを制御するためのデコーダやセンスアン
プや制御回路などからなるメモリ周辺回路、４は読み出
し・書き換えに必要な電圧を発生する読み出し・書き換
え電圧発生回路、５は読み出し・書き換え電圧発生回路
４で使用する基準電圧を作成する基準電圧発生回路、６
は基準電圧発生回路５が基準電圧を発生するためのトリ
ミング情報を格納する基準電圧トリミング設定用レジス
タ群、１１は書き換え動作前にトリミング情報転送線９
を介して基準電圧トリミング設定用レジスタ群に転送す
るためのメモリセル（トリミング情報領域）、７は書き
換えのための入出力端子群、８は基準電圧を出力するた
めの電源端子、１１０は基準電圧トリミング設定用レジ
スタ群６に対する入出力端子群、１１６はＣＰＵ・ＲＡ
Ｍなどの内部制御回路、１１７はトリミング情報領域か
らの基準電圧制御情報を取り込み電圧発生の制御を行な
う基準電圧制御回路である。
（実施の形態５）を示す。２１は半導体記憶装置、２は
ユーザ使用領域１０とトリミング情報領域１１からなる
不揮発性メモリアレイ、３は不揮発性メモリセルの読み
出し・書き換えを制御するためのデコーダやセンスアン
プや制御回路などからなるメモリ周辺回路、４は読み出
し・書き換えに必要な電圧を発生する読み出し・書き換
え電圧発生回路、５は読み出し・書き換え電圧発生回路
４で使用する基準電圧を作成する基準電圧発生回路、６
は基準電圧発生回路５が基準電圧を発生するためのトリ
ミング情報を格納する基準電圧トリミング設定用レジス
タ群、１１は書き換え動作前にトリミング情報転送線９
を介して基準電圧トリミング設定用レジスタ群に転送す
るためのメモリセル（トリミング情報領域）、７は書き
換えのための入出力端子群、８は基準電圧を出力するた
めの電源端子、１１０は基準電圧トリミング設定用レジ
スタ群６に対する入出力端子群、１１６はＣＰＵ・ＲＡ
Ｍなどの内部制御回路、１１７はトリミング情報領域か
らの基準電圧制御情報を取り込み電圧発生の制御を行な
う基準電圧制御回路である。
【００６５】この半導体記憶装置２１の動作について図
１０を使って説明する。前記（実施の形態１）での説明
に加え、トリミング情報領域１１のメモリセルアレイの
一部が、読み出し用基準電圧の発生を止める情報に割り
当てられ、その情報が読み出し動作の前に基準電圧制御
回路１１７に転送される。
１０を使って説明する。前記（実施の形態１）での説明
に加え、トリミング情報領域１１のメモリセルアレイの
一部が、読み出し用基準電圧の発生を止める情報に割り
当てられ、その情報が読み出し動作の前に基準電圧制御
回路１１７に転送される。
【００６６】半導体記憶装置２１の外部からのアクセス
が行なわれる場合のみ、転送された情報が、基準電圧の
発生を禁止するものであれば基準電圧制御回路１１７か
ら基準電圧トリミング設定用レジスタ群６に対し、読み
出し時の基準電圧を前記半導体記憶装置２１内の読み出
し・書き換え電圧発生回路４がノンアクティブになるよ
うな電圧、例えば０ボルトになるような第３のトリミン
グ値が強制的に設定される。
が行なわれる場合のみ、転送された情報が、基準電圧の
発生を禁止するものであれば基準電圧制御回路１１７か
ら基準電圧トリミング設定用レジスタ群６に対し、読み
出し時の基準電圧を前記半導体記憶装置２１内の読み出
し・書き換え電圧発生回路４がノンアクティブになるよ
うな電圧、例えば０ボルトになるような第３のトリミン
グ値が強制的に設定される。
【００６７】さらに、転送された情報が基準電圧の発生
を禁止しないものであれば基準電圧制御回路１１７から
基準電圧トリミング設定用レジスタ群６に対し、プロセ
スパラメータのばらつきに対する基準電圧の第１のトリ
ミング値が設定される。また、半導体記憶装置２１内部
のＣＰＵやＲＡＭの内部制御回路１１６からのアクセス
が行なわれる場合のみは、転送された情報が、基準電圧
の発生を禁止するか否かに関わらず、基準電圧制御回路
１１７から基準電圧トリミング設定用レジスタ群６に対
しプロセスパラメータのばらつきに対する基準電圧の第
１のトリミング値が設定される。以上の構成により、半
導体記憶装置外部へのデータ漏洩を防ぐ機密保持機能を
有することが可能である。
を禁止しないものであれば基準電圧制御回路１１７から
基準電圧トリミング設定用レジスタ群６に対し、プロセ
スパラメータのばらつきに対する基準電圧の第１のトリ
ミング値が設定される。また、半導体記憶装置２１内部
のＣＰＵやＲＡＭの内部制御回路１１６からのアクセス
が行なわれる場合のみは、転送された情報が、基準電圧
の発生を禁止するか否かに関わらず、基準電圧制御回路
１１７から基準電圧トリミング設定用レジスタ群６に対
しプロセスパラメータのばらつきに対する基準電圧の第
１のトリミング値が設定される。以上の構成により、半
導体記憶装置外部へのデータ漏洩を防ぐ機密保持機能を
有することが可能である。
【００６８】
【発明の効果】以上のように本発明によると、半導体記
憶装置から出力される基準電圧や書き換え時間に対し
て、書き換え装置が毎回トリミングを実施することで、
ユーザ書き換え状態での使用電圧や使用温度による書き
換え時間のずれや、書き換え回数増加による書き換え時
間の劣化を抑えられることを可能にすることができるも
のである。また、読み出し・書き換えプロテクトを実現
してデータ漏洩を防ぐ機密保持機能を有する半導体記憶
装置とその書き換え装置を実現できる。
憶装置から出力される基準電圧や書き換え時間に対し
て、書き換え装置が毎回トリミングを実施することで、
ユーザ書き換え状態での使用電圧や使用温度による書き
換え時間のずれや、書き換え回数増加による書き換え時
間の劣化を抑えられることを可能にすることができるも
のである。また、読み出し・書き換えプロテクトを実現
してデータ漏洩を防ぐ機密保持機能を有する半導体記憶
装置とその書き換え装置を実現できる。
【図１】本発明の（実施の形態１）の半導体記憶装置と
書き換え装置の構成図
書き換え装置の構成図
【図２】同実施の形態の書き換え装置での半導体記憶装
置のトリミング課程を示すフローチャート図
置のトリミング課程を示すフローチャート図
【図３】本発明の（実施の形態２）の半導体記憶装置と
書き換え装置の構成図
書き換え装置の構成図
【図４】同実施の形態の書き換え装置での半導体記憶装
置のトリミング課程を示すフローチャート図
置のトリミング課程を示すフローチャート図
【図５】本発明の（実施の形態３）の半導体記憶装置と
書き換え装置の構成図
書き換え装置の構成図
【図６】同実施の形態の書き換え装置での半導体記憶装
置へのプロテクト方法を示すフローチャート図
置へのプロテクト方法を示すフローチャート図
【図７】本発明の（実施の形態４）の半導体記憶装置と
書き換え装置の構成図
書き換え装置の構成図
【図８】同実施の形態の半導体記憶装置への書き換え装
置でのプロテクト方法を示すフローチャート図
置でのプロテクト方法を示すフローチャート図
【図９】本発明の（実施の形態５）の半導体記憶装置と
書き換え装置の構成図
書き換え装置の構成図
【図１０】同実施の形態における書き換え装置での半導
体記憶装置への機密保持方法を示すフローチャート図
体記憶装置への機密保持方法を示すフローチャート図
【図１１】従来の半導体記憶装置の回路構成図と検査装
置でのトリミング手順の機能図
置でのトリミング手順の機能図
【図１２】同従来例の検査装置での半導体記憶装置のト
リミング課程を示すフローチャート図
リミング課程を示すフローチャート図
【図１３】ＥＷ繰り返し回数による書き換え時間の変化
の特性図
の特性図
２ 不揮発性メモリアレイ ３ メモリ周辺回路 ４ 読み出し・書き換え電圧発生回路 ５ 基準電圧発生回路 ６ 基準電圧トリミング設定用レジスタ群 ７ 入出力端子群 ８ 電源端子 ９ トリミング情報転送線 １０ ユーザ使用領域 １１ トリミング情報領域 ２０ 半導体検査装置 ２１ 半導体記憶装置 １００ 書き換え装置 １０１ 書き換え制御回路・読み出し制御回路 １０２ 基準電圧測定モード設定回路 １０３ トリミング値入出力制御設定回路 １０４ トリミング値算出回路 １０５ 基準電圧測定回路 １０６ トリミング情報入出力回路（トリミング情報認
識回路） １０７ 制御信号出力端子群 １０８ 基準電圧入力端子 １１０ 入出力端子群 １１１ 書き換え時間測定回路 １１２ 基準電圧測定制御回路 １１３ 制御信号入力端子 １１４ 書き換え時間測定制御回路 １１５ 制御信号入力端子 １１６ 内部制御回路 １１７ 基準電圧制御回路
識回路） １０７ 制御信号出力端子群 １０８ 基準電圧入力端子 １１０ 入出力端子群 １１１ 書き換え時間測定回路 １１２ 基準電圧測定制御回路 １１３ 制御信号入力端子 １１４ 書き換え時間測定制御回路 １１５ 制御信号入力端子 １１６ 内部制御回路 １１７ 基準電圧制御回路
Claims (12)
- 【請求項１】電気的に書き換え可能な不揮発性メモリセ
ルに対してアクセスする電位を発生する電源回路が前記
不揮発性メモリセルと同一の集積回路に搭載され、前記
電位を決定する基準電圧を検出し、その検出結果に基づ
いて前記電位を適正にするに必要なトリミング情報をト
リミング情報領域に設定し、設定されたトリミング情報
に従って前記基準電圧を設定する半導体記憶装置であっ
て、 前記基準電圧を集積回路の外部に出力する第１の手段
と、 初期設定されたトリミング情報を集積回路の外部に出力
する第２の手段と、 使用状態での前記基準電圧が適正になるように前記第１
の手段と第２の手段を介して読み出された情報に基づい
て集積回路の外部から指示された使用状態トリミング情
報に前記トリミング情報領域のトリミング情報を更新す
る第３の手段とを設けた半導体記憶装置。 - 【請求項２】同一の集積回路内に、 第１のトリミング情報を格納する不揮発性メモリアレイ
と、 基準電圧を生成するための基準電圧トリミング設定用レ
ジスタ群と、 前記基準電圧トリミング設定用レジスタ群によって出力
電圧が制御される基準電圧発生回路と、 前記基準電圧発生回路の出力電圧に基づいた電圧を発生
する読み出し・書き換え電圧発生回路と を備え、ゲートとソースとドレインと基板を有する前記
不揮発性メモリアレイの閾値を上記ゲートとソースとド
レインと基板に印加する電圧を制御して変化させデータ
を記憶されるように構成した半導体記憶装置であって、 前記基準電圧発生回路より発生される基準電圧を集積回
路の外部に出力する回路と、 前記基準電圧トリミング設定用レジスタ群の第１のトリ
ミング情報を集積回路の外部に出力する回路と、 集積回路の外部より指示された第２のトリミング情報に
前記第１のトリミング情報を更新する回路とを設けた半
導体記憶装置。 - 【請求項３】請求項２記載の半導体記憶装置に接続され
て第１のトリミング情報の更新を指示する書き換え装置
であって、 前記半導体記憶装置の基準電圧を測定する基準電圧測定
回路と、 前記半導体記憶装置の第１の基準電圧トリミング情報を
認識するトリミング情報認識回路と、 前記基準電圧測定回路の測定結果と前記トリミング情報
認識回路の情報とから第２のトリミング情報を算出する
トリミング値算出回路を設け、 第１の基準電圧トリミング情報を第２のトリミング情報
に更新するように前記半導体記憶装置に指示するよう構
成した書き換え装置。 - 【請求項４】電気的に書き換え可能な不揮発性メモリセ
ルに対してアクセスする電位を発生する電源回路が前記
不揮発性メモリセルと同一の集積回路に搭載され、前記
電位を決定する基準電圧を検出し、その検出結果に基づ
いて前記電位を適正にするに必要なトリミング情報をト
リミング情報領域に設定し、設定されたトリミング情報
に従って前記基準電圧を設定する半導体記憶装置を使用
するに際して、 半導体記憶装置に書き換え装置を接続して、前記半導体
記憶装置の基準電圧を測定するとともに、前記半導体記
憶装置の第１の基準電圧トリミング情報を認識し、 基準電圧の測定結果と認識した第１の基準電圧トリミン
グ情報とから第２のトリミング情報を算出し、 第１の基準電圧トリミング情報を第２のトリミング情報
に更新するようにデータの書き換えを前記半導体記憶装
置に指示する半導体記憶装置の書き換え方法。 - 【請求項５】データの書き換えに際して半導体記憶装置
のテスト書き込みを実行する書き込みテスト手段と、 前記テスト書き込みの所要時間を測定する書き換え時間
測定回路とを設け、 書き換え時間測定回路で測定時間が規定値内であれば実
際の書き換えステップを実行し、規格外であれば測定時
間と第１のトリミング情報とから適正な第２のトリミン
グ情報を前記トリミング値算出回路で計算して第１の基
準電圧トリミング情報を第２のトリミング情報に更新す
るように前記半導体記憶装置に指示するよう構成した請
求項３記載の書き換え装置。 - 【請求項６】データの書き換えに際して半導体記憶装置
のテスト書き込みを実行し書き込み所要時間を測定し、 測定時間が規定値内であれば実際の書き換えを実行し、
規格外であれば測定時間と第１のトリミング情報とから
適正な第２のトリミング情報を計算して前記半導体記憶
装置の第１の基準電圧トリミング情報を第２のトリミン
グ情報に更新する請求項４記載の半導体記憶装置の書き
換え方法。 - 【請求項７】解除コードと入力された書き換えプロテク
ト解除信号と比較して比較結果が不一致の場合は基準電
圧測定回路による基準電圧の測定を禁止する基準電圧測
定制御回路を設け、 前記基準電圧測定制御回路が不一致を検出した状態では
前記半導体記憶装置内の読み出し・書き換え電圧発生回
路がノンアクティブになるような第３のトリミング値を
前記半導体記憶装置に出力するように構成した請求項３
記載の書き換え装置。 - 【請求項８】データの書き換えに際して、前記半導体記
憶装置に接続された書き換え装置の解除コードとこの書
き換え装置に入力された書き換えプロテクト解除信号と
比較し、比較結果が不一致の場合は前記半導体記憶装置
の基準電圧の測定を禁止して半導体記憶装置内の読み出
し・書き換え電圧発生回路がノンアクティブになるよう
な第３のトリミング値を前記半導体記憶装置に出力して
読み出し・書き換えプロテクトを実現する請求項４記載
の半導体記憶装置の書き換え方法。 - 【請求項９】解除コードと入力された書き換えプロテク
ト解除信号と比較して比較結果が不一致の場合は書き換
え時間の測定を禁止する書き換え時間測定制御回路を設
け、前記書き換え時間測定制御回路が不一致を検出した
状態では前記半導体記憶装置内の読み出し・書き換え電
圧発生回路がノンアクティブになるような第３のトリミ
ング値を前記半導体記憶装置に出力するように構成した
請求項５記載の書き換え装置。 - 【請求項１０】データの書き換えに際して、前記半導体
記憶装置に接続された書き換え装置の解除コードとこの
書き換え装置に入力された書き換えプロテクト解除信号
と比較し、 比較結果が不一致の場合は書き換え時間の測定を禁止し
て半導体記憶装置内の読み出し・書き換え電圧発生回路
がノンアクティブになるような第３のトリミング値を前
記半導体記憶装置に出力して読み出し・書き換えプロテ
クトを実現する請求項６記載の半導体記憶装置の書き換
え方法。 - 【請求項１１】不揮発性メモリアレイのトリミング情報
領域に読み出し禁止が設定されている場合には、外部に
接続された書き換え装置からのアクセスが行なわれると
基準電圧発生回路から前記読み出し・書き換え電圧発生
回路がノンアクティブになるような第３のトリミング値
を基準電圧トリミング設定用レジスタ群に強制的に再設
定する基準電圧制御回路を設け、データ漏洩を防ぐ機密
保持機能とした請求項２記載の半導体記憶装置。 - 【請求項１２】基準電圧制御回路を、第１のトリミング
情報を格納する不揮発性メモリアレイ領域と同一の集積
回路内に搭載されている内部制御回路からのアクセスが
行なわれる場合には、不揮発性メモリアレイのトリミン
グ情報領域に読み出し禁止が設定されていても前記トリ
ミング情報領域から読み出した正しいトリミング情報を
基準電圧トリミング設定用レジスタ群に出力するように
構成した請求項１１記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000180655A JP2001357688A (ja) | 2000-06-16 | 2000-06-16 | 半導体記憶装置とその書き換え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000180655A JP2001357688A (ja) | 2000-06-16 | 2000-06-16 | 半導体記憶装置とその書き換え装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001357688A true JP2001357688A (ja) | 2001-12-26 |
Family
ID=18681695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000180655A Pending JP2001357688A (ja) | 2000-06-16 | 2000-06-16 | 半導体記憶装置とその書き換え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001357688A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008542968A (ja) * | 2005-06-03 | 2008-11-27 | サンディスク コーポレイション | 不揮発性メモリを繰返すに連れてプログラム電圧のシフトを開始する方法 |
| JP2009146474A (ja) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2011238346A (ja) * | 2011-06-16 | 2011-11-24 | Sandisk Il Ltd | フラッシュメモリ内のエラーから復旧するための方法 |
| US8379460B2 (en) | 2009-11-09 | 2013-02-19 | Samsung Electronics Co., Ltd. | Trim circuit and semiconductor memory device comprising same |
| US9958845B2 (en) | 2014-07-29 | 2018-05-01 | Samsung Electronics Co., Ltd. | Storage device, operation method of storage device and method of accessing storage device |
-
2000
- 2000-06-16 JP JP2000180655A patent/JP2001357688A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008542968A (ja) * | 2005-06-03 | 2008-11-27 | サンディスク コーポレイション | 不揮発性メモリを繰返すに連れてプログラム電圧のシフトを開始する方法 |
| JP4931915B2 (ja) * | 2005-06-03 | 2012-05-16 | サンディスク コーポレイション | 不揮発性メモリを繰返すに連れてプログラム電圧のシフトを開始する方法 |
| JP2009146474A (ja) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8379460B2 (en) | 2009-11-09 | 2013-02-19 | Samsung Electronics Co., Ltd. | Trim circuit and semiconductor memory device comprising same |
| JP2011238346A (ja) * | 2011-06-16 | 2011-11-24 | Sandisk Il Ltd | フラッシュメモリ内のエラーから復旧するための方法 |
| US9958845B2 (en) | 2014-07-29 | 2018-05-01 | Samsung Electronics Co., Ltd. | Storage device, operation method of storage device and method of accessing storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4274870B2 (ja) | ２ビットセルメモリにてダイナミックリファレンスを利用するシステム | |
| US6931582B2 (en) | Memory card and memory controller | |
| EP1182669B1 (en) | Non-volatile semiconductor memory device | |
| US7031188B2 (en) | Memory system having flash memory where a one-time programmable block is included | |
| US5561627A (en) | Nonvolatile semiconductor memory device and data processor | |
| JP2004185745A (ja) | 半導体記憶装置及びリファレンスセルの補正方法 | |
| US7574576B2 (en) | Semiconductor device and method of controlling the same | |
| US20120179953A1 (en) | Semiconductor Integrated Circuit | |
| JP2000011670A (ja) | 不揮発性メモリを有する機器 | |
| US20040246784A1 (en) | Nonvolatile semiconductor memory device | |
| US20090070523A1 (en) | Flash memory device storing data with multi-bit and single-bit forms and programming method thereof | |
| JP2008108326A (ja) | 記憶装置およびその自己テスト方法 | |
| JP2001357688A (ja) | 半導体記憶装置とその書き換え装置 | |
| US8780640B2 (en) | System and method to enable reading from non-volatile memory devices | |
| JPH11297084A (ja) | 半導体装置 | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| CN111755060A (zh) | 失效数据修复电路和方法、非挥发性存储器、可读存储介质 | |
| JP2007323488A (ja) | データ格納装置及びデータアクセス方法 | |
| US11923017B2 (en) | Non-volatile storage device | |
| JP2000339977A (ja) | データ設定方法および装置、データ記憶装置、情報記憶媒体 | |
| JP4118623B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4119397B2 (ja) | 異常検出回路 | |
| JP2009080872A (ja) | 半導体集積回路 | |
| JP2007220249A (ja) | 半導体記憶装置 | |
| JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 |