JP5174829B2 - 隣接メモリセルの記憶状態を考慮した不揮発性メモリセルの読み出し - Google Patents
隣接メモリセルの記憶状態を考慮した不揮発性メモリセルの読み出し Download PDFInfo
- Publication number
- JP5174829B2 JP5174829B2 JP2009544243A JP2009544243A JP5174829B2 JP 5174829 B2 JP5174829 B2 JP 5174829B2 JP 2009544243 A JP2009544243 A JP 2009544243A JP 2009544243 A JP2009544243 A JP 2009544243A JP 5174829 B2 JP5174829 B2 JP 5174829B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- read operations
- read
- memory element
- subset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Description
Claims (15)
- 不揮発性記憶装置からデータを読み出す方法であり、
対象の不揮発性記憶素子に記憶された特定データ値を読み出すための共通試行の一部として、前記対象の不揮発性記憶素子に一組の読み出し動作を実行するステップであり、前記一組の読み出し動作の少なくとも1つのサブセットが、隣接する不揮発性記憶素子に複数の異なる電圧を加えるステップと、
前記隣接不揮発性記憶素子に一群の読み出し動作を実行するステップであり、前記一群の読み出し動作が、少なくとも部分的かつ一時的に前記一組の読み出し動作に混在されているステップと、
前記一群の読み出し動作に基づいて前記一組の読み出し動作の1つのサブセットから情報を選択するステップと、
前記選択された情報に基づいて前記対象の不揮発性記憶素子に記憶されている前記特定データ値を通知するステップと、
を含む方法。 - 前記複数の異なる電圧のそれぞれが前記隣接不揮発性記憶素子の複数の異なる状態のそれぞれに対応付けられていることを特徴とする請求項1の方法。
- 前記一群の読み出し動作は、前記隣接不揮発性記憶素子の第1状態を検査するステップと、前記隣接不揮発性記憶素子の第2状態を検査するステップと、前記隣接不揮発性記憶素子の第3状態を検査するステップを含んでおり、
前記一組の読み出し動作は、読み出し動作の第1サブセットと、読み出し動作の第2サブセットと、読み出し動作の第3サブセットと、読み出し動作の第4サブセットを含んでおり、
読み出し動作の前記第1サブセットは、前記第1状態に対応付けられた第1電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第2サブセットは、前記第2状態に対応付けられているが第1状態には対応付けられていない第2電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第3サブセットは、前記第3状態に対応付けられている第3電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第4サブセットは、前記隣接不揮発性記憶素子に第4電圧を加える複数の読み出し動作を含んでいる、
ことを特徴とする請求項1又は2の方法。 - 前記一群の読み出し動作は、前記隣接不揮発性記憶素子の第1状態を検査するステップと、前記隣接不揮発性記憶素子の第2状態であって第1状態の閾値電圧よりも高い閾値電圧を有する第2状態を検査するステップと、前記隣接不揮発性記憶素子の第3状態であって第2状態の閾値電圧よりも高い閾値電圧を有する第3状態を検査するステップを含んでおり、
前記隣接不揮発性記憶素子は、第3状態の閾値電圧よりも高い閾値電圧を有する第4状態となることが可能であり、
前記一組の読み出し動作は、読み出し動作の第1サブセットと、第2サブセットを含んでおり、
読み出し動作の前記第1サブセットは、前記第1状態と前記第4状態に対応付けられた第1電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第2サブセットは、前記第2状態と前記第3状態に対応付けられた第2電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第1サブセットは、前記第1状態の検査の後であって前記第2状態の検査の前に実行され、
読み出し動作の前記第2サブセットは、前記第2状態の検査と前記第3状態の検査の後に実行される、
ことを特徴とする請求項1又は2の方法。 - 前記一群の読み出し動作は、前記隣接不揮発性記憶素子の第1状態を検査するステップと、前記隣接不揮発性記憶素子の第2状態であって第1状態の閾値電圧よりも高い閾値電圧を有する第2状態を検査するステップと、前記隣接不揮発性記憶素子の第3状態であって第2状態の閾値電圧よりも高い閾値電圧を有する第3状態を検査するステップと、前記隣接不揮発性記憶素子の第4状態であって第3状態の閾値電圧よりも高い閾値電圧を有する第4状態を検査するステップを含んでおり、
前記一組の読み出し動作は、第1読み出し動作、第2読み出し動作、及び、第3読み出し動作を含んでおり、
前記第1読み出し動作は、前記第1状態に対応付けられた第1電圧を前記隣接不揮発性記憶素子に加えるステップを含んでおり、
前記第2読み出し動作は、前記第2状態と前記第3状態に対応付けられた第2電圧を前記隣接不揮発性記憶素子に加えるステップを含んでおり、
前記第3読み出し動作は、前記第4状態に対応付けられた第3電圧を前記隣接不揮発性記憶素子に加えるステップを含んでおり、
前記第1読み出し動作は、前記第1状態の検査の後であって前記第2状態の検査の前に実行され、
前記第2読み出し動作は、前記第2状態の検査と第3状態の検査の後であって前記第4状態の検査の前に実行され、
前記第3読み出し動作は、前記第4状態の検査の後に実行される、
ことを特徴とする請求項1又は2の方法。 - 前記対象の不揮発性記憶素子が、他の不揮発性記憶素子を含むNANDストリングで前記隣接不揮発性記憶素子の次に位置しており、
前記一組の読み出し動作の少なくとも1つの読み出し動作が、前記対象の不揮発性記憶素子に読み出し比較電圧を加え、前記隣接不揮発性記憶素子に第1電圧を加え、前記他の不揮発性記憶素子に他の電圧を加え、
前記一組の読み出し動作の少なくとも他の1つの読み出し動作が、前記対象の不揮発性記憶素子に前記読み出し比較電圧を加え、前記隣接不揮発性記憶素子に第2電圧を加え、前記他の不揮発性記憶素子に前記他の電圧を加え、
前記他の電圧が前記第1電圧と異なる、
ことを特徴とする請求項1又は2の方法。 - 前記一組の読み出し動作が、読み出し動作の第1サブセットと第2サブセットを含んでおり、
読み出し動作の前記第1サブセットが、前記隣接不揮発性記憶素子に第1電圧を加える複数の読み出し動作を含んでおり、
読み出し動作の前記第2サブセットが、前記隣接不揮発性記憶素子に第2電圧を加える複数の読み出し動作を含んでいることを特徴とする請求項1又は2の方法。 - 対象の不揮発性記憶素子とこれの次に位置する隣接不揮発性記憶素子を含む一組の不揮発性記憶素子と、
前記一組の不揮発性記憶素子と通信する1以上の管理回路と、を備えており、
前記対象の不揮発性記憶素子からデータを読み出す試行の一部として、前記1以上の管理回路は、前記対象の不揮発性記憶素子に一組の読み出し動作を実行するとともに、前記隣接不揮発性記憶素子に一群の読み出し動作を実行し、
1以上の前記一群の読み出し動作は、前記一組の読み出し動作の少なくとも一部と一時的に混在され、
前記一組の読み出し動作は、前記隣接不揮発性記憶素子に複数の異なる電圧を加えるステップを含み、
前記1以上の管理回路は、前記一群の読み出し動作に基づいて前記一組の読み出し動作のサブセットを選択するとともに、選択されたサブセットに基づいて前記対象の不揮発性記憶素子に記憶されたデータを特定する、
ことを特徴とする不揮発性記憶システム。 - 前記複数の異なる電圧のそれぞれは、前記隣接不揮発性記憶素子の複数の異なる状態のそれぞれに対応付けられている、
ことを特徴とする請求項8の不揮発性記憶システム。 - 前記一群の読み出し動作は、前記隣接不揮発性記憶素子の第1状態を検査するステップと、前記隣接不揮発性記憶素子の第2状態であって第1状態の閾値電圧よりも高い閾値電圧を有する第2状態を検査するステップと、前記隣接不揮発性記憶素子の第3状態であって第2状態の閾値電圧よりも高い閾値電圧を有する第3状態を検査するステップを含んでおり、
前記一組の読み出し動作は、読み出し動作の第1サブセットと、読み出し動作の第2サブセットと、読み出し動作の第3サブセットと、読み出し動作の第4サブセットを含んでおり、
読み出し動作の前記第1サブセットは、前記第1状態に対応付けられた第1電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第2サブセットは、前記第2状態に対応付けられているが第1状態には対応付けられていない第2電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第3サブセットは、前記第3状態に対応付けられている第3電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第4サブセットは、前記隣接不揮発性記憶素子に第4電圧を加える複数の読み出し動作を含んでおり、
前記1以上の管理回路は、前記第1状態の検査の後であって前記第2状態の検査の前に読み出し動作の前記第1サブセットを実行し、
前記1以上の管理回路は、前記第2状態の検査の後であって前記第3状態の検査の前に読み出し動作の前記第2サブセットを実行し、
前記1以上の管理回路は、前記第3状態の検査の後に読み出し動作の前記第3サブセットを実行する、
ことを特徴とする請求項8又は9の不揮発性記憶システム。 - 前記一群の読み出し動作は、前記隣接不揮発性記憶素子の第1状態を検査するステップと、前記隣接不揮発性記憶素子の第2状態であって第1状態の閾値電圧よりも高い閾値電圧を有する第2状態を検査するステップと、前記隣接不揮発性記憶素子の第3状態であって第2状態の閾値電圧よりも高い閾値電圧を有する第3状態を検査するステップと、前記隣接不揮発性記憶素子の第4状態であって第3状態の閾値電圧よりも高い閾値電圧を有する第4状態を検査するステップを含んでおり、
読み出し動作の前記第1セットは、読み出し動作の第1サブセットと、読み出し動作の第2サブセットと、読み出し動作の第3サブセットを含んでおり、
読み出し動作の前記第1サブセットは、前記第1状態に対応付けられた第1電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第2サブセットは、前記第2状態と前記第3状態に対応付けられた第2電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第3サブセットは、前記第4状態に対応付けられた第3電圧を前記隣接不揮発性記憶素子に加える複数の読み出し動作を含んでおり、
読み出し動作の前記第1サブセットは、前記第1状態の検査の後であって前記第2状態の検査の前に実行され、
読み出し動作の前記第2サブセットは、前記第2状態の検査と前記第3状態の検査の後であって前記第4状態の検査の前に実行され、
読み出し動作の前記第3サブセットは、前記第4状態の検査の後に実行される、
ことを特徴とする請求項8又は9の不揮発性記憶システム。 - 前記一群の読み出し動作は、前記隣接不揮発性記憶素子の第1状態を検査するステップと、前記隣接不揮発性記憶素子の第2状態であって第1状態の閾値電圧よりも高い閾値電圧を有する第2状態を検査するステップと、前記隣接不揮発性記憶素子の第3状態であって第2状態の閾値電圧よりも高い閾値電圧を有する第3状態を検査するステップと、前記隣接不揮発性記憶素子の第4状態であって第3状態の閾値電圧よりも高い閾値電圧を有する第4状態を検査するステップを含んでおり、
前記一組の読み出し動作は、第1読み出し動作と、第2読み出し動作と、第3読み出し動作を含んでおり、
前記第1読み出し動作は、前記第1状態に対応付けられた第1電圧を前記隣接不揮発性記憶素子に加えることを含んでおり、
前記第2読み出し動作は、前記第2状態と前記第3状態に対応付けられた第2電圧を前記隣接不揮発性記憶素子に加えることを含んでおり、
前記第3読み出し動作は、前記第4状態に対応付けられた第3電圧を前記隣接不揮発性記憶素子に加えることを含んでおり、
前記第1読み出し動作は、前記第1状態の検査の後であって前記第2状態の検査の前に実行され、
前記第2読み出し動作は、前記第2状態の検査と第3状態の検査の後であって前記第4状態の検査の前に実行され、
前記第3読み出し動作は、前記第4状態の検査の後に実行される、
ことを特徴とする請求項8又は9の不揮発性記憶システム。 - 前記一組の読み出し動作は、読み出し動作の第1サブセットと第2サブセットを含んでおり、
読み出し動作の前記第1サブセットは、前記隣接不揮発性記憶素子に第1電圧を加える複数の読み出し動作を含んでおり、
読み出し動作の前記第2サブセットは、前記隣接不揮発性記憶素子に第2電圧を加える複数の読み出し動作を含んでいる、
ことを特徴とする請求項8又は9の不揮発性記憶システム。 - 前記対象の不揮発性記憶素子と前記隣接不揮発性記憶素子は、他の不揮発性記憶素子を含むNANDストリングの一部であり、
前記一組の読み出し動作の少なくとも1つの読み出し動作は、前記対象の不揮発性記憶素子に読み出し比較電圧を加え、前記隣接不揮発性記憶素子に第1電圧を加え、前記他の不揮発性記憶素子に他の電圧を加え、
前記一組の読み出し動作の少なくとも1つの他の読み出し動作は、前記対象の不揮発性記憶素子に前記読み出し比較電圧を加え、前記隣接不揮発性記憶素子に第2電圧を加え、前記他の不揮発性記憶素子に前記他の電圧を加え、
前記他の電圧が前記第1の電圧と異なる、
ことを特徴とする請求項8又は9の不揮発性記憶システム。 - 前記一組の不揮発性記憶素子は、マルチステートNANDフラッシュメモリデバイスであることを特徴とする請求項8から14のいずれか1項に記載の不揮発性記憶システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/618,569 US7495962B2 (en) | 2006-12-29 | 2006-12-29 | Alternating read mode |
US11/618,578 US7440324B2 (en) | 2006-12-29 | 2006-12-29 | Apparatus with alternating read mode |
US11/618,578 | 2006-12-29 | ||
US11/618,569 | 2006-12-29 | ||
PCT/US2007/088787 WO2008083137A1 (en) | 2006-12-29 | 2007-12-24 | Reading of a nonvolatile memory cell by taking account of the stored state of a neighboring memory cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010515202A JP2010515202A (ja) | 2010-05-06 |
JP5174829B2 true JP5174829B2 (ja) | 2013-04-03 |
Family
ID=39358350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009544243A Expired - Fee Related JP5174829B2 (ja) | 2006-12-29 | 2007-12-24 | 隣接メモリセルの記憶状態を考慮した不揮発性メモリセルの読み出し |
Country Status (8)
Country | Link |
---|---|
EP (1) | EP2078303B1 (ja) |
JP (1) | JP5174829B2 (ja) |
KR (1) | KR101100359B1 (ja) |
CN (1) | CN101627443B (ja) |
AT (1) | ATE475186T1 (ja) |
DE (1) | DE602007007974D1 (ja) |
TW (1) | TWI397075B (ja) |
WO (1) | WO2008083137A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7499319B2 (en) | 2006-03-03 | 2009-03-03 | Sandisk Corporation | Read operation for non-volatile storage with compensation for coupling |
US7813181B2 (en) * | 2008-12-31 | 2010-10-12 | Sandisk Corporation | Non-volatile memory and method for sensing with pipelined corrections for neighboring perturbations |
US8050092B2 (en) * | 2009-05-29 | 2011-11-01 | Seagate Technology Llc | NAND flash memory with integrated bit line capacitance |
KR101678888B1 (ko) * | 2010-08-06 | 2016-12-07 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 판독 방법 |
KR101810640B1 (ko) | 2010-11-26 | 2017-12-20 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 메모리 시스템 그리고 그것의 읽기 방법 |
KR102089532B1 (ko) | 2013-02-06 | 2020-03-16 | 삼성전자주식회사 | 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR102318561B1 (ko) | 2014-08-19 | 2021-11-01 | 삼성전자주식회사 | 스토리지 장치, 스토리지 장치의 동작 방법 |
KR102294352B1 (ko) | 2015-04-20 | 2021-08-26 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법 |
JP6779838B2 (ja) * | 2017-06-28 | 2020-11-04 | キオクシア株式会社 | メモリシステムおよび制御方法 |
CN107481758B (zh) * | 2017-08-09 | 2020-05-01 | 上海华虹宏力半导体制造有限公司 | 一种存储器的操作方法 |
KR102531995B1 (ko) * | 2018-03-29 | 2023-05-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 이를 포함하는 저장 장치 및 메모리 컨트롤러의 동작 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60012081T2 (de) * | 1999-05-11 | 2004-11-18 | Fujitsu Ltd., Kawasaki | Nichtflüchtige Halbleiterspeicheranordnung, die eine Datenleseoperation während einer Datenschreib/lösch-Operation erlaubt |
US6771536B2 (en) * | 2002-02-27 | 2004-08-03 | Sandisk Corporation | Operating techniques for reducing program and read disturbs of a non-volatile memory |
US6781877B2 (en) * | 2002-09-06 | 2004-08-24 | Sandisk Corporation | Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells |
US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US7196931B2 (en) * | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
JP3913704B2 (ja) | 2003-04-22 | 2007-05-09 | 株式会社東芝 | 不揮発性半導体記憶装置及びこれを用いた電子装置 |
JP3884448B2 (ja) * | 2004-05-17 | 2007-02-21 | 株式会社東芝 | 半導体記憶装置 |
US7372730B2 (en) | 2004-01-26 | 2008-05-13 | Sandisk Corporation | Method of reading NAND memory to compensate for coupling between storage elements |
US7196928B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling during read operations of non-volatile memory |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
WO2007103038A1 (en) | 2006-03-03 | 2007-09-13 | Sandisk Corporation | Read operation for non-volatile storage with compensation for floating gate coupling |
-
2007
- 2007-12-24 WO PCT/US2007/088787 patent/WO2008083137A1/en active Application Filing
- 2007-12-24 CN CN2007800508905A patent/CN101627443B/zh active Active
- 2007-12-24 KR KR1020097016020A patent/KR101100359B1/ko active IP Right Grant
- 2007-12-24 DE DE602007007974T patent/DE602007007974D1/de active Active
- 2007-12-24 AT AT07869872T patent/ATE475186T1/de not_active IP Right Cessation
- 2007-12-24 JP JP2009544243A patent/JP5174829B2/ja not_active Expired - Fee Related
- 2007-12-24 EP EP07869872A patent/EP2078303B1/en active Active
- 2007-12-26 TW TW096150404A patent/TWI397075B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2078303B1 (en) | 2010-07-21 |
DE602007007974D1 (de) | 2010-09-02 |
WO2008083137A1 (en) | 2008-07-10 |
KR101100359B1 (ko) | 2011-12-30 |
TWI397075B (zh) | 2013-05-21 |
KR20090117709A (ko) | 2009-11-12 |
ATE475186T1 (de) | 2010-08-15 |
JP2010515202A (ja) | 2010-05-06 |
TW200849263A (en) | 2008-12-16 |
CN101627443A (zh) | 2010-01-13 |
EP2078303A1 (en) | 2009-07-15 |
CN101627443B (zh) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5174829B2 (ja) | 隣接メモリセルの記憶状態を考慮した不揮発性メモリセルの読み出し | |
JP4954223B2 (ja) | フローティングゲート結合に対する補償を伴う不揮発性記憶装置に対する読み出し動作 | |
JP5439488B2 (ja) | 不揮発性メモリアレイの最終ワードラインのデータ保持力改善 | |
US7440324B2 (en) | Apparatus with alternating read mode | |
JP5113195B2 (ja) | 閾値電圧区分に基づく動的検証 | |
EP2577671B1 (en) | Programming non-volatile storage with synchronized coupling | |
TWI402856B (zh) | 用於在非揮發性儲存器中增加通道升壓之加強位元線預充電方案 | |
EP2446443B1 (en) | Forecasting program disturb in memory by detecting natural threshold voltage distribution | |
EP1964127B1 (en) | Method for programming non-volatile memory with reduced program disturb using modified pass voltages | |
JP4855474B2 (ja) | スマート検証を利用してマルチステート不揮発性メモリをプログラミングする方法 | |
WO2008083131A2 (en) | Method for programming with initial programming voltage based on trial | |
KR101428767B1 (ko) | 비휘발성 저장소자의 판독 동작 동안에 파워 소모의 감소 | |
JP2012531003A (ja) | 不揮発性記憶装置においてチャネルブーストを改良するための縮小されたプログラミングパルス幅 | |
JP4995273B2 (ja) | 異なる電圧を使用する不揮発性記憶装置のための検証動作 | |
WO2010044993A1 (en) | Multi-pass programming for memory using word line coupling | |
KR101130332B1 (ko) | 비휘발성 메모리에 대한 최상위 다중-레벨 상태의 고속 프로그래밍 | |
JP4995264B2 (ja) | 読み出し中におけるプログラム外乱による影響の軽減 | |
US7495962B2 (en) | Alternating read mode | |
JP4995265B2 (ja) | 読み出し中におけるプログラム外乱による影響の軽減 | |
JP4950299B2 (ja) | 複数のブーストモードを使用した不揮発性メモリ内のプログラム妨害の低減 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5174829 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |