TWI302363B - A method for forming a semiconductor device - Google Patents
A method for forming a semiconductor device Download PDFInfo
- Publication number
- TWI302363B TWI302363B TW095118105A TW95118105A TWI302363B TW I302363 B TWI302363 B TW I302363B TW 095118105 A TW095118105 A TW 095118105A TW 95118105 A TW95118105 A TW 95118105A TW I302363 B TWI302363 B TW I302363B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- deep trench
- semiconductor device
- upper portion
- fabricating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000000034 method Methods 0.000 title claims description 22
- 239000003990 capacitor Substances 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 48
- 125000006850 spacer group Chemical group 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 241001137251 Corvidae Species 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000227 grinding Methods 0.000 claims 1
- 229910052735 hafnium Inorganic materials 0.000 claims 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 45
- 239000013078 crystal Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000010436 fluorite Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910000410 antimony oxide Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 150000001722 carbon compounds Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- MWRJCEDXZKNABM-UHFFFAOYSA-N germanium tungsten Chemical compound [Ge].[W] MWRJCEDXZKNABM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1302363 - 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體元件之製造方法，且 特別是有關於一種具有鑲嵌式垂直電晶體的記憶體元 件之製造方法。 【先前技術】 隨著積體電路廣泛地運用，為因應不同使用目 的，更高效能與更低廉價格之各類半導體元件相繼產 • 出，其中，動態隨機存取記憶體（DRAM)在現今資 訊電子業中更有著不可或缺的地位。 現今大多數的DRAM單元是由一個電晶體與一個 • 電容器所構成。由於目前DRAM之記憶容量已達到 • 256百萬位甚至512百萬位元以上，在元件積集度要 求越來越高的情況下，記憶單元與電晶體的尺寸需要 大幅縮小，才可能製造出記憶容量更高，處理速度更 快的DRAM。 • 然而，傳統的平面電晶體技術需要佔用更多的晶 片面積，且其難以達到上述高記憶容量、較高的整合 度，以及快處理速度的要求。因此，應用嵌壁式閘極 垂直電晶體技術（recessed vertical gate transistor，以下 可簡稱RVERT)和嵌壁式通道技術於DRAM產品，以 減少位於半導體基底上之電晶體和電容1§之使用面 積，使得傳統的平面電晶體技術上述的缺點得以改 善，因此，嵌壁式閘極垂直電晶體技術（RVERT)已成 為重要的半導體製造技術。 5 1302363 第1圖係為傳統垂直間極電晶體之上視圖。請蒼 照第1圖，由於需要精準的控制溝槽式電容器104中 埋藏式導電帶的外擴散距離，因此必需精準的控制鑲 嵌式閘極102和溝槽式電容器104間的距離D，然而， 在線寬60nm以下，傳統黃光微影方法之疊對精度 (overlay)的控制對於製造鑲嵌式閘極記憶體係非常的 困難。 【發明内容】 • 根據上述問題，本發明之一目的係為提供一種半 導體元件之製造方法，可精確的控制鑲嵌式垂直電晶 體和深溝槽電容器間之距離。 \ 本發明提供一種半導體元件之製造方法。首先， 提供一基底，其中基底包括至少兩個深溝槽電容器設 ' 置於其中，且深溝槽電容器之上部部分超出基底表 面。其後，於深溝槽電容器之上部部分的侧壁形成間 隙壁，並以深溝槽電容器之上部部分和間隙壁為罩 鲁 幕，蝕刻基底，以形成一凹陷區。接下來，形成一鑲 嵌式閘極於凹陷區中。 本發明提供一種半導體元件之製造方法。首先， 提供一基底，其中基底包括複數個深溝槽電容器設置 於其中，且深溝槽電容器之上部部分超出基底表面。 其後，於深溝槽電容器之上部部分的侧壁形成間隙 壁，暴露一為深溝槽電容器所圍繞之預定區。接著， 以深溝槽電容器之上部部分和間隙壁為罩幕，蝕刻預 定區，以形成一凹陷區。後續，形成一鑲嵌式閘極於 6 1302363 凹陷區中。 【實施方式】 以下將以實施例詳細說明做為本發明之參考，且 範例係伴隨著圖式說明之。在圖式或描述中，相似或 相同之部分係使用相同之圖號。在圖式中，實施例之 形狀或是厚度可擴大，以簡化或是方便標示。圖式中 各元件之部分將以分別描述說明之，值得注意的是， 圖中未繪示或描述之元件，可以具有各種熟習此技藝 之人士所知的形式。此外，當敘述一層係位於一基板 或是另一層上時，此層可直接位於基板或是另一層 上，或是其間亦可以有中介層。 第2A圖〜第2G圖揭示本發明一實施例形成具有 鑲嵌式垂直電晶體之製程步驟，請參照第2A圖，提供 一基底200，並於基底200形成第一墊層202和第二 墊層204，基底200可包括矽、砷化鎵、氮化鎵、應 變梦、坤化梦、碳化梦、碳^化物、鑽石、羞晶層和/或 其它材料，第一墊層202可為氧化矽所組成，第二墊 層204可為氮化矽所組成，且第一墊層202和第二墊 層204可藉由傳統的微影和蝕刻技術圖形化，形成至 少兩個開口。 接著，如第2B圖所示，以圖形化的第一墊層202 和第二墊層204做為罩幕，蝕刻基底200，以形成至 少兩個溝槽206，並且形成深溝槽電容器208於溝槽 206中，深溝槽電容器208之下半部可包括一例如多 晶梦之上電極210、一例如氧化梦-氮化碎-氧化發堆疊 1302363 層（ΟΝΟ)之電容器介恭 下電極214，另外，1、^ 一摻雜於基底200之 括-領形介電層21/、二；208之上半部可包 邊絕緣層220僅以緣層—其中單 邊形成_埋藏帶222,在本::二: 例中，早邊絕緣層 X月之貝施 層204共面。 之頂縣面可大體上和第二墊
第-整声204 ®，使用選擇性钱刻法，移除 :一it :，以暴露部分之深溝槽電容器谓，較佳 者’在上述的移除第二墊層204步驟後，部分之深溝 槽電谷裔2G8可突出基底表面，舉例來說，當第一塾 層202和深溝槽電容器2〇8之單邊絕緣層，是氧化 石夕，可使用浸泡顧的方法選擇性移除第二塾層。 請參照第2D圖，藉由一沉積技術，形成一間隙壁 層（未繪示）於第一墊層202和單邊絕緣層22〇上，該間 隙壁層可藉由化學氣相沉積法（CVD)、電漿辅助化學 氣栢沉積法（PECVD)、原子層沉積法（Ald)、物理氣相 沉積法(PVD)、旋轉塗佈和/或其它製程形成，間隙壁 層·可包括氮化矽、氧化矽、氮氧化矽、上述材料之組 合、上述材料之堆疊結構、聚烯銨（P〇lyimide)、旋轉 玻璃（SOG)、類鑽石碳（例如美商應材所開發之Black
Diamond)、氟石夕玻璃FSG，Dow Chemical所開發之 SILK™，Trikon Technologies 所開發之 OrionTM， Honeywell所開發之FLARE™，JSR Micro所開發之 LKD、Xerogel、Aerogel，多晶氟化石炭和/或其它材料。 8 1302363 較佳者，間隙壁層係為氮化矽所組成。 接下來，蝕刻間隙壁層以於深溝槽電容器208暴 露部分之侧壁形成間隙壁226,在本發明之較佳實施 例中，當間隙壁層為氮化矽組成時，上述之蝕刻步驟 可使用CHF3、CF4和02之結合或C6F6做為主要蝕刻 物進行银刻，且此#刻步驟可更進一步以電漿增強反 應。間隙壁226之深度和寬度可影響電晶體通道長 度、源極寬度和汲極寬度，此外，可進一步調整此钱 刻製程之壓力、溫度、能量、偏壓和/或氣體流量，以 達成所希望間隙壁之形狀。 請參照第2E圖，以間隙壁226和深溝槽電容器 208之單邊絕緣層220做為蝕刻罩幕，蝕刻第一墊層 202。接下來，以間隙壁226、深溝槽電容器208之單 邊絕緣層220及圖形化之第一墊層202做為蝕刻罩 幕，進行例如反應離子蝕刻法之非等向性蝕刻，蝕刻 基底200，以於兩個深溝槽電容器間形成一凹陷區 228。 後續，請參照第2F圖，形成一例如氧化矽所組成 之閘極介電層230於凹陷區228之底部和侧壁上，形 成閘極介電層230的方法可包括熱氧化法和沉積法， 其中熱氧化法可以為快速熱氧化、爐管熱氧化或是内 部蒸氣產生氧化反應（in situ steam generation，以下可 簡稱ISSG)，沉積方法可以為低壓化學氣相沉積法、 高溫氧化沉積法（high temperature oxide，HTO)或是相 類似的製程。 •1302363 之後，以例如化學氣相沉積法LPCVD在凹陷區 228中填入例如多晶矽、鎢或是矽化鎢等之導電材料， 之後，回#刻導電材料，以形成鑲嵌式閘極232，其 中鑲嵌式閘極232之頂部表面可和單邊絕緣層220表 面共面，或是鑲嵌式閘極232之頂部表面較單邊絕緣 層220表面低。 後續，請參照第2G圖，藉由例如浸泡磷酸的濕蝕 刻方法移除間隙壁，之後，對基底200進行離子佈植， 以於鑲嵌式閘極232兩側基底200形成源極區234和 汲極區236，其中源極區234電性連接鄰近深溝槽電 容器之埋藏帶區202。 根據上述，本發明實施例之方法在形成鑲嵌式閘 極時，可減少一道黃光步驟，進而降低成本，更甚者， 由於本發明實施例鑲嵌式閘極是採用間隙壁做為自對 準定義，而不是用黃光定義之方法，因此可精確的控 制REVERT和深溝槽電容器間之距離，且更容易控制 REVERT和深溝槽電容器間之外擴散之距離。 第3A圖係為本發明一實施範例形成具有鑲嵌式 垂直電晶體之記憶體元件的上視圖，其中記憶體元件 之晶包大小為8F2，水平長度D3為4F，垂直長度D4 為2F，如第3A圖所示，4個深溝槽電容器208包圍 一預定形成鑲嵌式閘極302之區域，在本發明之較佳 實施例中，深溝槽電容器208是以陣列方式排列，且 每個深溝槽電容器208和區域302之距離D2大體上相 同0 .1302363 更甚著，深溝槽電容器208突出基底表面一定的 高度。當深溝槽電容器208之侧壁形成有間隙壁後， 基底除了預定形成鑲嵌式閘極區302之外，皆為該間 隙壁層覆蓋，因此，形成在包圍預定形成鑲嵌式閘極 區302之深溝槽電容器208突出部分側壁之間隙壁可 定義預定形成鑲嵌式閘極區302。之後，以間隙壁和 深溝槽電容器208為罩幕，蝕刻基底之預定形成鑲嵌 式閘極區302，以形成一凹陷區，後續，於凹陷區中 形成一閘極介電層和一鑲嵌式閘極。在形成深溝槽電 容器和鑲嵌式閘極之後，可在基底中形成淺溝槽隔離 區502，以定義出主動區。
在本發明之較佳實施例中，由於鑲嵌式閘極是由 間隙壁所定義，而不是由黃光微影製程定義，因此可 克服習知技術微影製程之對位誤差，可精準的定義鑲 嵌式閘極於兩相鄰深溝槽電容器之中間位置，因此， 可沿著位元線方向或是字元線方向對記憶體元件進行 微縮，舉例來說，沿著字元線方向微縮可達成水平長 度D3為3F，垂直長度D4為2F之6F2的晶包尺寸大 小，如第3B圖所示。另外，沿著字元線方向微縮可達 成水平長度D3為2F，垂直長度D4為2F之4F2的晶 包尺寸大小，如第3C圖所示。更甚者，沿著字元線和 位元線方向微縮可達成水平長度D3為3F，垂直長度 D4為1.5F之4.5F2的晶包尺寸大小，如第3D圖所示。 又另外，沿著位元線方向微縮可達成水平長度D3為 3F，垂直長度D4為2F之6F2尺寸大小的晶包，且在 正投影方向觀之，深溝檜電容器208為圓形.，如第4A 11 -1302363 ’另垂= 觀之，深溝槽電容器2。8為橢圓二包如 義圖，在本發明之—實施例中，用以定 可口切^欺式閘極之主動區的淺溝槽隔離結構502 主動’或是用—義—包括鑲嵌式閑極之 •之= :籌槽。隔離結構5〇2可切到鑲嵌式間極232 緣效果和一下部部分5〇6，以有較佳的絕 1从衣如弟5Β圖所示。 ."2!明之一實施謝，可在上述例如形成鏵 ^式=極和深溝槽電容器之後再形成字元線，因此 •說疋如第可5^:定！具f相同寬度的線，舉例來 谓卜元線510在位於深溝槽電容哭 232 之*分可具有較寬的寬度，而在鑲嵌式閘ί 232上方可具有較窄的寬度。另外，在另極 •中’ t?i5r可重疊深溝槽電容器208之‘:二： 極時’m施狀方法在形成鑲喪式閑 由於太恭ί二驟，進而降低成本，更甚者， 準定義\1例鑲嵌式閘極是採用間隙壁做為自對 制πΐ 用黃光定義之方法’因此可精確的於 斧準的溝槽電容器間之距離，鑲嵌式間極ί 疋位在兩相鄰之深溝槽電容器之正中間，此 ::控二=尺之;憂點亦可 12
1302363 雖然本發明已以較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發 明之精神和範圍内，當可作些許之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者 為準。
13 -1302363 【圖式簡單說明】 第1圖係為傳統垂直閘極電晶體之上視圖。 第2A圖〜第2G圖揭示本發明一實施例形成具有鑲 嵌式垂直電晶體之製程步驟。 第3A圖係為本發明一實施範例包括鑲嵌式垂直電 晶體之記憶體元件的上視圖，其中晶胞尺寸為8F2。 第3B圖係為本發明一實施範例包括鑲嵌式垂直電 晶體之記憶體元件的上視圖’其中晶胞尺寸為6F2。 第3C圖係為本發明一實施範例包括鑲嵌式垂直電 晶體之記憶體元件的上視圖’其中晶胞尺寸為4F2。 第3D圖係為本發明一實施範例包括鑲嵌式垂直電 晶體之記憶體元件的上視圖，其中晶胞尺寸為4.5F2。 第4A圖係為本發明另一實施範例包括鑲嵌式垂直 電晶體之記憶體元件的上視圖。 第4B圖係為本發明又另一實施範例包括鑲嵌式垂 直電晶體之記憶體元件的上視圖。 第5A圖係為本發明再又另一實施範例包括鑲嵌式 垂直電晶體之記憶體元件的上視圖。 第5B圖係為本發明又另一實施範例包括鑲嵌式垂 直電晶體之記憶體元件的上視圖。 第5C圖係為本發明一實施範例揭示字元線之包括 錶嵌式垂直電晶體之記憶體元件的上視圖。 第5D圖係為本發明另一實施範例揭示字元線之包 括镶嵌式垂直電晶體之記憶體元件的上視圖。 【主要元件符號說明】 14 •1302363 D〜距離； 102〜鑲嵌式閘極； 104〜溝槽式電容器； 200〜基底； 202〜第一墊層； 204〜第二墊層； 206〜溝槽； 208〜深溝槽電容器； 210〜上電極； 212〜電容器介電層； 214〜下電極； 216〜領形介電層； 218〜導電層； 220〜單邊絕緣層； 222〜埋藏帶； 226〜間隙壁； 228〜凹陷區； 230〜閘極介電層； 232〜鑲嵌式閘極； 234〜源極區； 236〜没極區， 3〇2〜镶欲式閘極； 502〜淺溝槽隔離區； 504〜上部部分； 506〜下部部分； 510〜字元線； 520〜字元線。
Claims (1)
1302363 0年π丨沐修(更)正替換頁 第95118105號申請專利範正本 _ί期：97年5月14日 十、申請專利範圍： 1. 一種半導體元件之製造方法，包括： 提供一基底，其中該基底包括至少兩個深溝槽電容器 設置於其中，且該深溝槽電容器之一上部部分超出該基底 表面； 於該些深溝槽電容器之該上部部分的侧壁上形成複 數個間隙壁； 以該些深溝槽電容器之該上部部分和該複數個間隙 壁為罩幕，蝕刻該基底，以形成一凹陷區；及 形成一鑲嵌式閘極於該凹陷區中。 2. 如申請專利範圍第1項所述之半導體元件之製造方 法，其中該提供一基底，其中該基底包括至少兩個深溝槽 電容器設置於其中，且該深溝槽電容器之上部部分超出該 基底表面之步驟，包括： 提供一基底，具有一第一墊層和一第二塾層形成於其 上； 圖形化該第一墊層和該第二墊層和該基底，以形成至 少兩個溝槽； 於每一溝槽中形成一深溝槽電容器；及 完全地移除該第二墊層，以暴露出該上部部分超出該 基底表面之該深溝槽電容器。 3. 如申請專利範圍第2項所述之半導體元件之製造方 法，其中該上部部分之一上表面和該第二墊層之一上表面 共平面。 4. 如申請專利範圍第1項所述之半導體元件之製造方 客戶編號：2005-0042 本所編號：0548-A50482-TWFinal Wayne Lian 16 1302銳⑻。聯騎利範圍 從月’_(更)正替換; 期：97年5月14日 法，其中該鑲嵌式閘極之頂部表面大體上和該深溝槽電容 器之頂部表面位於相同水平。 5. 如申請專利範圍第1項所述之半導體元件之製造方 法，更包括佈植該基底，以於該鑲嵌式閘極之相對兩側分 別形成一源極區和一没極區。 6. 如申請專利範圍第1項所述之半導體元件之製造方 法，其中該複數個間隙壁包括氧化矽、氮化矽和氮氧化矽。 7. —種半導體元件之製造方法，包括： 提供一基底，其中該基底包括複數個深溝槽電容器設 置於其中，且該些深溝槽電容器之一上部部分超出該基底 表面； 於該些深溝槽電容器之該上部部分的侧壁上形成複 數個間隙壁，暴露一為該些深溝槽電容器所圍繞之預定 區， 以該些深溝槽電容器之該上部部分和該複數個間隙 壁為罩幕，蝕刻該預定區，以形成一凹陷區；及 形成一鑲嵌式閘極於該凹陷區中。 8. 如申請專利範圍第7項所述之半導體元件之製造方 法，其中該些深溝槽電容器係為以陣列方式排列的4個深 溝槽電容器。 9. 如申請專利範圍第7項所述之半導體元件之製造方 法，在形成一鑲嵌式閘極於該凹陷區之後，更包括： 形成複數個淺溝槽絕緣區於該基底中，以定義一主動 區。 10. 如申請專利範圍第9項所述之半導體元件之製造 客戶編號：2005-0042 本戶斤編號：0548-A50482-TWFinal Wayne Lian 17 说藝號嘯專稱涵彳(更’正抓朗:97年5月14曰 方法，其中該複數個溝槽絕緣區只切到該鑲嵌式閘極之4 個邊角。 11. 如申請專利範圍第7項所述之半導體元件之製造 方法，更包括形成一字元線，其中該字元線電性連接該鑲 嵌式閘極。 12. 如申請專利範圍第11項所述之半導體元件之製造 方法，其中該字元線位於該深溝槽電容器上之部分較位於 鑲嵌式閘極上之另一部分為寬。 13. 如申請專利範圍第7項所述之半導體元件之製造 鬌 方法，其中該提供一基底，其中該基底包括複數個深溝槽 電容器設置於其中，且該深溝槽電容器之該上部部分超出 該基底表面之步驟，包括： 提供一基底，具有一第一塾層和一第二塾層形成於其 上； 圖形化該第一墊層和該第二墊層和該基底，以形成複 數個溝槽； 於每一該溝槽中形成一深溝槽電容器；及 完全地移除該第二墊層，以暴露出該上部部分超出該 基底表面之該深溝槽電容器。 14. 如申請專利範圍第7項所述之半導體元件之製造 方法，其中形成一鑲嵌式閘極於該凹陷之步驟包括： 形成一閘極介電層於該凹陷區中； 形成一導電材料層於該基底上方；及 研磨該導電材料層、該複數個間隙壁和該深溝槽電容 器之上部部分，以形成該鑲嵌式閘極。 客戶編號：2005-0042 本所編號：0548-A50482-TWFinal Wayne Lian 18 -0¾紛8105號申請專利範圍A修(更)正替換喜玥：97年5月14曰 * 15.如申請專利範圍第7項所述之半導體元件之製造 方法，更包括佈植該基底，以於該鑲嵌式閘極之相對兩側 分別形成一源極區和一^及極區。 16.如申請專利範圍第7項所述之半導體元件之製造 方法，其中該複數個間隙壁包括氧化矽、氮化矽和氮氧化 石夕。 客戶編號：2005-0042 本所編號：0548-A50482-TWFinal Wayne Lian
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/141,656 US7316952B2 (en) | 2005-05-31 | 2005-05-31 | Method for forming a memory device with a recessed gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200642043A TW200642043A (en) | 2006-12-01 |
| TWI302363B true TWI302363B (en) | 2008-10-21 |
Family
ID=36791642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095118105A TWI302363B (en) | 2005-05-31 | 2006-05-22 | A method for forming a semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7316952B2 (zh) |
| EP (1) | EP1729338B1 (zh) |
| JP (1) | JP4427037B2 (zh) |
| KR (1) | KR100749035B1 (zh) |
| CN (1) | CN100388464C (zh) |
| TW (1) | TWI302363B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7563686B2 (en) * | 2005-05-31 | 2009-07-21 | Nanya Technology Corporation | Method for forming a memory device with a recessed gate |
| TWI343625B (en) * | 2006-03-09 | 2011-06-11 | Nanya Technology Corp | A semiconductor device and manufacturing method of the same |
| TWI323498B (en) * | 2006-04-20 | 2010-04-11 | Nanya Technology Corp | Recessed gate mos transistor device and method of making the same |
| TWI278043B (en) * | 2006-05-12 | 2007-04-01 | Nanya Technology Corp | Method for fabricating self-aligned recessed-gate MOS transistor device |
| KR100780656B1 (ko) * | 2006-06-29 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스게이트 제조방법 |
| KR100818886B1 (ko) * | 2006-12-11 | 2008-04-01 | 동부일렉트로닉스 주식회사 | 트랜치 ｍｏｓｆｅｔ 디바이스 제조 방법 |
| CN101221890B (zh) * | 2007-01-12 | 2010-11-03 | 南亚科技股份有限公司 | 半导体结构形成的方法 |
| US20080299722A1 (en) * | 2007-05-29 | 2008-12-04 | Jessica Hartwich | Manufacturing method for forming a recessed channel transistor, method for forming a corresponding integrated semiconductor memory device and corresponding self-aligned mask structure |
| TWI343631B (en) * | 2007-06-20 | 2011-06-11 | Nanya Technology Corp | Recess channel mos transistor device and fabricating method thereof |
| DE102007038925A1 (de) * | 2007-08-17 | 2009-02-19 | Qimonda Ag | Verfahren zum Herstellen einer aktiven Vorrichtung einer Halbleiterspeichervorrichtung, und eine Halbleiterspeichervorrichtung |
| US8644046B2 (en) * | 2009-02-10 | 2014-02-04 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including vertical NAND channels and methods of forming the same |
| US8614917B2 (en) | 2010-02-05 | 2013-12-24 | Samsung Electronics Co., Ltd. | Vertically-integrated nonvolatile memory devices having laterally-integrated ground select transistors |
| KR101561061B1 (ko) * | 2009-04-10 | 2015-10-16 | 삼성전자주식회사 | 돌출형 소자 분리막을 가지는 반도체 소자 |
| US8470654B2 (en) | 2010-02-23 | 2013-06-25 | Micron Technology, Inc. | Methods of forming an electrically conductive buried line and an electrical contact thereto and methods of forming a buried access line and an electrical contact thereto |
| US8178418B1 (en) * | 2011-04-25 | 2012-05-15 | Nanya Technology Corporation | Method for fabricating intra-device isolation structure |
| US8507915B2 (en) | 2011-11-30 | 2013-08-13 | International Business Machines Corporation | Low resistance embedded strap for a trench capacitor |
| US9171738B2 (en) * | 2012-12-18 | 2015-10-27 | Infineon Technologies Austria Ag | Systems and methods for integrating bootstrap circuit elements in power transistors and other devices |
| KR102171267B1 (ko) | 2014-01-28 | 2020-10-28 | 삼성전자 주식회사 | 랜딩 패드를 구비하는 반도체 소자 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227468A (ja) * | 1988-03-08 | 1989-09-11 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| US6236079B1 (en) * | 1997-12-02 | 2001-05-22 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device having a trench capacitor |
| US5945707A (en) * | 1998-04-07 | 1999-08-31 | International Business Machines Corporation | DRAM cell with grooved transfer device |
| US6331459B1 (en) | 1999-02-18 | 2001-12-18 | Infineon Technologies Ag | Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM |
| US6190971B1 (en) * | 1999-05-13 | 2001-02-20 | International Business Machines Corporation | Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region |
| TW451425B (en) * | 2000-05-16 | 2001-08-21 | Nanya Technology Corp | Manufacturing method for memory cell transistor |
| US6576945B2 (en) * | 2001-02-05 | 2003-06-10 | International Business Machines Corporation | Structure and method for a compact trench-capacitor DRAM cell with body contact |
| JP2002289816A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6809368B2 (en) * | 2001-04-11 | 2004-10-26 | International Business Machines Corporation | TTO nitride liner for improved collar protection and TTO reliability |
| US6437388B1 (en) * | 2001-05-25 | 2002-08-20 | Infineon Technologies Ag | Compact trench capacitor memory cell with body contact |
| US6528367B1 (en) * | 2001-11-30 | 2003-03-04 | Promos Technologies, Inc. | Self-aligned active array along the length direction to form un-biased buried strap formation for sub-150 NM BEST DRAM devices |
| US6727540B2 (en) * | 2002-08-23 | 2004-04-27 | International Business Machines Corporation | Structure and method of fabricating embedded DRAM having a vertical device array and a bordered bitline contact |
| US6707095B1 (en) | 2002-11-06 | 2004-03-16 | International Business Machines Corporation | Structure and method for improved vertical MOSFET DRAM cell-to-cell isolation |
| TW587311B (en) * | 2003-05-30 | 2004-05-11 | Nanya Technology Corp | Memory cell with partly vertical channel and the manufacturing method thereof |
| TW591757B (en) * | 2003-08-19 | 2004-06-11 | Nanya Technology Corp | Double corner rounding processes for partial vertical cell |
| TWI223385B (en) | 2003-09-04 | 2004-11-01 | Nanya Technology Corp | Trench device structure with single side buried strap and method for fabricating the same |
| US6844591B1 (en) * | 2003-09-17 | 2005-01-18 | Micron Technology, Inc. | Method of forming DRAM access transistors |
| US7241659B2 (en) | 2003-09-25 | 2007-07-10 | Promos Technologies, Inc. | Volatile memory devices and methods for forming same |
| KR100500472B1 (ko) * | 2003-10-13 | 2005-07-12 | 삼성전자주식회사 | 리세스 게이트 트랜지스터 구조 및 형성방법 |
| KR100500473B1 (ko) * | 2003-10-22 | 2005-07-12 | 삼성전자주식회사 | 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법 |
| US7015092B2 (en) | 2003-12-18 | 2006-03-21 | Infineon Technologies North America Corp. | Methods for forming vertical gate transistors providing improved isolation and alignment of vertical gate contacts |
| US7442976B2 (en) | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
| US7256441B2 (en) | 2005-04-07 | 2007-08-14 | Infineon Technologies Ag | Partially recessed DRAM cell structure |
| US7563686B2 (en) * | 2005-05-31 | 2009-07-21 | Nanya Technology Corporation | Method for forming a memory device with a recessed gate |
-
2005
- 2005-05-31 US US11/141,656 patent/US7316952B2/en active Active
-
2006
- 2006-05-16 EP EP06010091.4A patent/EP1729338B1/en active Active
- 2006-05-22 TW TW095118105A patent/TWI302363B/zh active
- 2006-05-29 KR KR1020060047988A patent/KR100749035B1/ko active IP Right Grant
- 2006-05-31 CN CNB2006100876637A patent/CN100388464C/zh active Active
- 2006-05-31 JP JP2006150946A patent/JP4427037B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006339648A (ja) | 2006-12-14 |
| JP4427037B2 (ja) | 2010-03-03 |
| TW200642043A (en) | 2006-12-01 |
| US7316952B2 (en) | 2008-01-08 |
| KR20060124597A (ko) | 2006-12-05 |
| CN100388464C (zh) | 2008-05-14 |
| EP1729338B1 (en) | 2016-07-06 |
| CN1873948A (zh) | 2006-12-06 |
| EP1729338A2 (en) | 2006-12-06 |
| US20060270149A1 (en) | 2006-11-30 |
| EP1729338A3 (en) | 2009-04-15 |
| KR100749035B1 (ko) | 2007-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI302363B (en) | A method for forming a semiconductor device | |
| TWI412086B (zh) | 用於絕緣層上覆半導體溝渠裝置之自我對準體接點及其製造方法 | |
| US7592233B2 (en) | Method for forming a memory device with a recessed gate | |
| KR100740949B1 (ko) | 반도체 디바이스의 형성방법 | |
| JP2008288597A (ja) | 半導体素子及びその製造方法並びにｄｒａｍの製造方法 | |
| TWI305675B (en) | Semiconductor device and fabrication thereof | |
| KR100924007B1 (ko) | 반도체 소자의 수직 채널 트랜지스터 형성 방법 | |
| JP2008091937A (ja) | エピタキシャル層を利用するトランジスター構造及びその製造方法 | |
| WO2023279719A1 (zh) | 半导体结构的制备方法及半导体结构 | |
| JP2010272679A (ja) | 半導体装置及びその製造方法 | |
| JP2009088514A (ja) | 半導体素子及びその製造方法 | |
| TW201637175A (zh) | 電容器帶體連接結構及製作方法 | |
| TWI471947B (zh) | 電晶體元件及其製造方法 | |
| TW201117359A (en) | Buried bit line process and scheme | |
| KR101061172B1 (ko) | 수직형 트랜지스터를 구비한 반도체 소자 및 그의 제조방법 | |
| TW201407752A (zh) | 高深寬比電路圖形暨其製作方法 | |
| CN100446257C (zh) | 动态随机存取存储器及其制造方法 | |
| US7394124B2 (en) | Dynamic random access memory device | |
| JP2005197715A (ja) | Ｓｒａｍデバイスの製造方法 | |
| US6245633B1 (en) | Fabrication method for a double-side double-crown stacked capacitor | |
| US20230223450A1 (en) | Semiconductor structure and manufacturing method thereof | |
| JP2007281199A (ja) | 半導体装置 | |
| KR20040059737A (ko) | 반도체 메모리 소자의 제조 방법 | |
| JP2005197463A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100327437B1 (ko) | 반도체 소자 및 그의 제조 방법 |