CN1873948A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1873948A CN1873948A CNA2006100876637A CN200610087663A CN1873948A CN 1873948 A CN1873948 A CN 1873948A CN A2006100876637 A CNA2006100876637 A CN A2006100876637A CN 200610087663 A CN200610087663 A CN 200610087663A CN 1873948 A CN1873948 A CN 1873948A
- Authority
- CN
- China
- Prior art keywords
- deep
- substrate
- semiconductor device
- trench capacitor
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 230000000994 depressogenic effect Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 238000006396 nitration reaction Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 230000001936 parietal effect Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- -1 carbide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- LOPFACFYGZXPRZ-UHFFFAOYSA-N [Si].[As] Chemical compound [Si].[As] LOPFACFYGZXPRZ-UHFFFAOYSA-N 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件的制造方法。首先，提供一衬底，其中衬底包括多个设置于其中的深沟槽电容器，且深沟槽电容器的上部部分超出衬底表面。其后，在深沟槽电容器的上部部分的侧壁形成间隙壁，暴露一为深沟槽电容器所围绕的预定区。接着，以深沟槽电容器的上部部分和间隙壁为掩模，蚀刻预定区，以形成一凹陷区。接着，形成一镶嵌式栅极于凹陷区中。
Description
技术领域
本发明涉及一种半导体器件的制造方法，特别是涉及一种具有镶嵌式垂直晶体管的存储器元件的制造方法。
背景技术
随着集成电路广泛地运用，为因应不同使用目的，更高效能与更低廉价格的各类半导体器件相继产出，其中，动态随机存取存储器(DRAM)在现今信息电子业中更有着不可或缺的地位。
现今大多数的DRAM单元是由一个晶体管与一个电容器构成的。由于目前DRAM的存储容量已达到256兆位甚至512兆位以上，在元件集成度要求越来越高的情况下，存储单元与晶体管的尺寸需要大幅缩小，才可能制造出存储容量更高，处理速度更快的DRAM。
然而，传统的平面晶体管技术需要占用更多的芯片面积，且其难以达到上述高存储容量、较高的集成度，以及快处理速度的要求。因此，应用嵌壁式栅极垂直晶体管技术(recessed vertical gate transistor，以下可简称RVERT)和嵌壁式沟道技术于DRAM产品，以减少位于半导体衬底上的晶体管和电容器的使用面积，使得传统的平面晶体管技术上述的缺点得以改善，因此，嵌壁式栅极垂直晶体管技术(RVERT)已成为重要的半导体制造技术。
图1为传统垂直栅极晶体管的上视图。请参照图1，由于需要精准的控制沟槽式电容器104中埋藏式导电带的外扩散距离，因此必需精准的控制镶嵌式栅极102和沟槽式电容器104间的距离D，然而，在线宽60nm以下，传统光刻方法的迭对精度(overlay)的控制对于制造镶嵌式栅极存储器非常的困难。
发明内容
根据上述问题，本发明的一目的为提供一种半导体器件的制造方法，可精确地控制镶嵌式垂直晶体管和深沟槽电容器间的距离。
本发明提供一种半导体器件的制造方法。首先，提供一衬底，其中衬底包括至少两个设置于其中的深沟槽电容器，且深沟槽电容器的上部部分超出衬底表面。其后，在深沟槽电容器的上部部分的侧壁形成间隙壁，并以深沟槽电容器的上部部分和间隙壁为掩模，蚀刻衬底，以形成一凹陷区。接下来，形成一镶嵌式栅极于凹陷区中。
本发明提供一种半导体器件的制造方法。首先，提供一衬底，其中衬底包括多个设置于其中的深沟槽电容器，且深沟槽电容器的上部部分超出衬底表面。其后，在深沟槽电容器的上部部分的侧壁形成间隙壁，暴露一为深沟槽电容器所围绕的预定区。接着，以深沟槽电容器的上部部分和间隙壁为掩模，蚀刻预定区，以形成一凹陷区。接着，形成一镶嵌式栅极于凹陷区中。
附图说明
图1为传统垂直栅极晶体管的上视图。
图2A～图2G揭示本发明一实施例形成具有镶嵌式垂直晶体管的工艺步骤。
图3A为本发明一实施范例包括镶嵌式垂直晶体管的存储器元件的上视图，其中单元尺寸为8F2。
图3B为本发明一实施范例包括镶嵌式垂直晶体管的存储器元件的上视图，其中单元尺寸为6F2。
图3C为本发明一实施范例包括镶嵌式垂直晶体管的存储器元件的上视图，其中单元尺寸为4F2。
图3D为本发明一实施范例包括镶嵌式垂直晶体管的存储器元件的上视图，其中单元尺寸为4.5F2。
图4A为本发明另一实施范例包括镶嵌式垂直晶体管的存储器元件的上视图。
图4B为本发明又另一实施范例包括镶嵌式垂直晶体管的存储器元件的上视图。
图5A为本发明再又另一实施范例包括镶嵌式垂直晶体管的存储器元件的上视图。
图5B为本发明又另一实施范例包括镶嵌式垂直晶体管的存储器元件的上视图。
图5C为本发明一实施范例揭示字线的包括镶嵌式垂直晶体管的存储器元件的上视图。
图5D为本发明另一实施范例揭示字线的包括镶嵌式垂直晶体管的存储器元件的上视图。
简单符号说明
D～距离； 102～镶嵌式栅极；
104～沟槽式电容器； 200～衬底；
202～第一垫层； 204～第二垫层；
206～沟槽； 208～深沟槽电容器；
210～上电极； 212～电容器介电层；
214～下电极； 216～领形介电层；
218～导电层； 220～单边绝缘层；
222～埋藏带； 226～间隙壁；
228～凹陷区； 230～栅极介电层；
232～镶嵌式栅极； 234～源极区；
236～漏极区； 302～镶嵌式栅极；
502～浅沟槽隔离区； 504～上部部分；
506～下部部分； 510～字线；
520～字线。
具体实施方式
以下将以实施例详细说明作为本发明的参考，且范例伴随着图式说明。在附图或描述中，相似或相同的部分使用相同的图号。在图式中，实施例的形状或厚度可扩大，以简化或是方便标示。图中各元件的部分将以分别描述说明之，值得注意的是，图中未绘示或描述的元件，可以具有各种本领域技术人员所知的形式。此外，当叙述一层位于一衬底或是另一层上时，此层可直接位于衬底或是另一层上，或是其间也可以有中间层。
图2A～图2G揭示本发明一实施例形成具有镶嵌式垂直晶体管的工艺步骤，请参照图2A，提供一衬底200，并于衬底200形成第一垫层202和第二垫层204，衬底200可包括硅、砷化镓、氮化镓、应变硅、砷化硅、碳化硅、碳化物、金刚石、外延层和/或其它材料，第一垫层202可为氧化硅所组成，第二垫层204可为氮化硅所组成，且第一垫层202和第二垫层204可通过传统的光刻和蚀刻技术构图，形成至少两个开口。
接着，如图2B所示，以图案化的第一垫层202和第二垫层204作为掩模，蚀刻衬底200，以形成至少两个沟槽206，并且形成深沟槽电容器208于沟槽206中，深沟槽电容器208的下半部可包括一例如多晶硅的上电极210、一例如氧化硅-氮化硅-氧化硅堆叠层(ONO)的电容器介电层212和一掺杂于衬底200的下电极214，另外，深沟槽电容器208的上半部可包括一领形介电层216、一电连接上电极210的导电层218和一位于沟槽顶部的单边绝缘层220，其中单边绝缘层220仅绝缘沟槽的一边，暴露另外一边，而在暴露的一边形成一埋藏带222，在本发明的一实施例中，单边绝缘层220的顶部表面可大体上和第二垫层204共面。
后续，请参照图2C，使用选择性蚀刻法，移除第二垫层204，以暴露部分的深沟槽电容器208，优选地，在上述的移除第二垫层204步骤后，部分的深沟槽电容器208可突出衬底表面，举例来说，当第一垫层202和深沟槽电容器208的单边绝缘层220是氧化硅，可使用浸泡磷酸的方法选择性移除第二垫层。
请参照图2D，通过一沉积技术，形成一间隙壁层(未绘示)于第一垫层202和单边绝缘层220上，该间隙壁层可通过化学气相沉积法(CVD)、等离子体辅助化学气相沉积法(PECVD)、原子层沉积法(ALD)、物理气相沉积法(PVD)、旋转涂布和/或其它工艺形成，间隙壁层可包括氮化硅、氧化硅、氮氧化硅、上述材料的组合、上述材料的堆叠结构、聚酰亚胺(Polyimide)、旋转玻璃(SOG)、类金刚石碳(例如美商应材所开发的Black Diamond)、氟硅玻璃FSG，Dow Chemical所开发的SILKTM，Trikon Technologies所开发的OrionTM，Honeywell所开发的FLARETM，JSR Micro所开发的LKD、Xerogel、Aerogel，多晶氟化碳和/或其它材料。优选地，间隙壁层为氮化硅所组成。
接下来，蚀刻间隙壁层以在深沟槽电容器208暴露部分的侧壁形成间隙壁226，在本发明的优选实施例中，当间隙壁层为氮化硅组成时，上述的蚀刻步骤可使用CHF3、CF4和O2的结合或C6F6作为主要蚀刻物进行蚀刻，且此蚀刻步骤可更进一步以等离子体增强反应。间隙壁226的深度和宽度可影响晶体管沟道长度、源极宽度和漏极宽度，此外，可进一步调整此蚀刻工艺的压力、温度、能量、偏压和/或气体流量，以达成所希望间隙壁的形状。
请参照图2E，以间隙壁226和深沟槽电容器208的单边绝缘层220作为蚀刻掩模，蚀刻第一垫层202。接下来，以间隙壁226、深沟槽电容器208的单边绝缘层220及图案化的第一垫层202作为蚀刻掩模，进行例如反应离子蚀刻法的各向异性蚀刻，蚀刻衬底200，以在两个深沟槽电容器间形成一凹陷区228。
后续，请参照图2F，形成一例如氧化硅所组成的栅极介电层230于凹陷区228的底部和侧壁上，形成栅极介电层230的方法可包括热氧化法和沉积法，其中热氧化法可以为快速热氧化、炉管热氧化或是原位蒸气产生氧化反应(in situ steam generation，以下可简称ISSG)，沉积方法可以为低压化学气相沉积法、高温氧化沉积法(high temperature oxide，HTO)或是相类似的工艺。
之后，以例如化学气相沉积法LPCVD在凹陷区228中填入例如多晶硅、钨或是硅化钨等的导电材料，之后，回蚀刻导电材料，以形成镶嵌式栅极232，其中镶嵌式栅极232的顶部表面可和单边绝缘层220表面共面，或是镶嵌式栅极232的顶部表面较单边绝缘层220表面低。
后续，请参照图2G，通过例如浸泡磷酸的湿蚀刻方法移除间隙壁，之后，对衬底200进行离子注入，以在镶嵌式栅极232两侧衬底200形成源极区234和漏极区236，其中源极区234电连接邻近深沟槽电容器的埋藏带区202。
根据上述，本发明实施例的方法在形成镶嵌式栅极时，可减少一道光刻步骤，进而降低成本，更甚者，由于本发明实施例镶嵌式栅极是采用间隙壁做为自对准定义，而不是用光刻定义的方法，因此可精确地控制REVERT和深沟槽电容器间的距离，且更容易控制REVERT和深沟槽电容器间的外扩散的距离。
图3A为本发明一实施范例形成具有镶嵌式垂直晶体管的存储器元件的上视图，其中存储器元件的单元大小为8F2，水平长度D3为4F，垂直长度D4为2F，如图3A所示，4个深沟槽电容器208包围一预定形成镶嵌式栅极302的区域，在本发明的优选实施例中，深沟槽电容器208是以阵列方式排列，且每个深沟槽电容器208和区域302的距离D2大体上相同。
更甚者，深沟槽电容器208突出衬底表面一定的高度。当深沟槽电容器208的侧壁形成有间隙壁后，衬底除了预定形成镶嵌式栅极区302之外，皆为该间隙壁层覆盖，因此，形成在包围预定形成镶嵌式栅极区302的深沟槽电容器208突出部分侧壁的间隙壁可定义预定形成镶嵌式栅极区302。之后，以间隙壁和深沟槽电容器208为掩模，蚀刻衬底的预定形成镶嵌式栅极区302，以形成一凹陷区，后续，于凹陷区中形成一栅极介电层和一镶嵌式栅极。在形成深沟槽电容器和镶嵌式栅极之后，可在衬底中形成浅沟槽隔离区502，以定义出有源区。
在本发明的优选实施例中，由于镶嵌式栅极是由间隙壁所定义，而不是由光刻工艺定义，因此可克服现有技术光刻工艺的对位误差，可精准地定义镶嵌式栅极于两相邻深沟槽电容器的中间位置，因此，可沿着位线方向或是字线方向对存储器元件进行微缩，举例来说，沿着字线方向微缩可达成水平长度D3为3F，垂直长度D4为2F的6F2的单元尺寸大小，如图3B所示。另外，沿着字线方向微缩可达成水平长度D3为2F，垂直长度D4为2F的4F2的单元尺寸大小，如图3C所示。更甚者，沿着字线和位线方向微缩可达成水平长度D3为3F，垂直长度D4为1.5F的4.5F2的单元尺寸大小，如图3D所示。又另外，沿着位线方向微缩可达成水平长度D3为3F，垂直长度D4为2F的6F2尺寸大小的单元，且在正投影方向观之，深沟槽电容器208为圆形，如图4A所示。另外，沿着位线方向微缩可达成水平长度D3为3F，垂直长度D4为2F的6F2尺寸大小的单元，在正投影方向观之，深沟槽电容器208为椭圆形，如图4B所示。
请参照图5A，在本发明的一实施例中，用以定义包括镶嵌式栅极的有源区的浅沟槽隔离结构502可只切到镶嵌式栅极232的4个边角，以得到较大的隔离工艺窗范围，或是用以定义包括镶嵌式栅极的有源区的浅沟槽隔离结构502可切到镶嵌式栅极232的一上部部分504和一下部部分506，以有较佳的绝缘效果，如图5B所示。
在本发明的一实施范例中，可在上述例如形成镶嵌式栅极和深沟槽电容器之后再形成字线，因此，字线可不需要一定为具有相同宽度的线，举例来说，如图5C所示，字线510在位于深沟槽电容器208上方的部分可具有较宽的宽度，而在镶嵌式栅极232上方可具有较窄的宽度。另外，在另一实施范例中，字线520可重叠深沟槽电容器208的中间部分，如图5D所示。
根据上述，本发明实施例的方法在形成镶嵌式栅极时，可减少一道光刻步骤，进而降低成本，更甚者，由于本发明实施例镶嵌式栅极是采用间隙壁作为自对准定义，而不是用光刻定义的方法，因此可精确地控制REVERT和深沟槽电容器间的距离，镶嵌式栅极可精准地定位在两相邻的深沟槽电容器的正中间，此外，本发明的优点还可以减少工艺对位的问题，精准地控制临界尺寸。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以权利要求所界定者为准。
Claims (8)
1.一种半导体器件的制造方法，包括：
提供衬底，其中该衬底包括至少两个设置于其中的深沟槽电容器，且该深沟槽电容器的上部部分超出该衬底表面；
在该些深沟槽电容器的上部部分的侧壁形成间隙壁；
以该些深沟槽电容器的上部部分和该些间隙壁为掩模，蚀刻该衬底，以形成凹陷区；及
形成镶嵌式栅极于该凹陷区中。
2.如权利要求1所述的半导体器件的制造方法，其中该提供衬底，其中该衬底包括至少两个设置于其中的深沟槽电容器，且该深沟槽电容器的上部部分超出该衬底表面的步骤包括：
提供衬底，其具有形成于其上的垫层；
构图该垫层和该衬底，以形成至少两个沟槽；
在每一沟槽中形成深沟槽电容器；及
移除该垫层，以暴露出该上部部分超出该衬底表面的该深沟槽电容器。
3.如权利要求2所述的半导体器件的制造方法，其中该垫层包括垫氮化层和垫氧化层。
4.如权利要求1所述的半导体器件的制造方法，其中该镶嵌式栅极的顶部表面大体上和该深沟槽电容器的顶部表面位于相同水平。
5.如权利要求1所述的半导体器件的制造方法，还包括注入该衬底，以在该镶嵌式栅极的相对两侧分别形成源极区和漏极区。
6.如权利要求1所述的半导体器件的制造方法，其中该间隙壁包括氧化硅、氮化硅和氮氧化硅。
7.如权利要求1所述的半导体器件的制造方法，还包括形成一字线，其中该字线电连接该镶嵌式栅极。
8.如权利要求7所述的半导体器件的制造方法，其中该字线位于该深沟槽电容器上的部分比位于镶嵌式栅极上的另一部分宽。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/141,656 | 2005-05-31 | ||
| US11/141,656 US7316952B2 (en) | 2005-05-31 | 2005-05-31 | Method for forming a memory device with a recessed gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1873948A true CN1873948A (zh) | 2006-12-06 |
| CN100388464C CN100388464C (zh) | 2008-05-14 |
Family
ID=36791642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100876637A Active CN100388464C (zh) | 2005-05-31 | 2006-05-31 | 半导体器件的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7316952B2 (zh) |
| EP (1) | EP1729338B1 (zh) |
| JP (1) | JP4427037B2 (zh) |
| KR (1) | KR100749035B1 (zh) |
| CN (1) | CN100388464C (zh) |
| TW (1) | TWI302363B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679137B2 (en) | 2006-04-20 | 2010-03-16 | Nanya Technology Corp. | Method for fabricating recessed gate MOS transistor device |
| CN102760681A (zh) * | 2011-04-25 | 2012-10-31 | 南亚科技股份有限公司 | 组件内隔离结构的制造方法 |
| CN103872037A (zh) * | 2012-12-18 | 2014-06-18 | 英飞凌科技奥地利有限公司 | 在功率晶体管中集成自举电路元件的系统和方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7563686B2 (en) * | 2005-05-31 | 2009-07-21 | Nanya Technology Corporation | Method for forming a memory device with a recessed gate |
| TWI343625B (en) * | 2006-03-09 | 2011-06-11 | Nanya Technology Corp | A semiconductor device and manufacturing method of the same |
| TWI278043B (en) * | 2006-05-12 | 2007-04-01 | Nanya Technology Corp | Method for fabricating self-aligned recessed-gate MOS transistor device |
| KR100780656B1 (ko) * | 2006-06-29 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스게이트 제조방법 |
| KR100818886B1 (ko) * | 2006-12-11 | 2008-04-01 | 동부일렉트로닉스 주식회사 | 트랜치 ｍｏｓｆｅｔ 디바이스 제조 방법 |
| CN101221890B (zh) * | 2007-01-12 | 2010-11-03 | 南亚科技股份有限公司 | 半导体结构形成的方法 |
| US20080299722A1 (en) * | 2007-05-29 | 2008-12-04 | Jessica Hartwich | Manufacturing method for forming a recessed channel transistor, method for forming a corresponding integrated semiconductor memory device and corresponding self-aligned mask structure |
| TWI343631B (en) * | 2007-06-20 | 2011-06-11 | Nanya Technology Corp | Recess channel mos transistor device and fabricating method thereof |
| DE102007038925A1 (de) * | 2007-08-17 | 2009-02-19 | Qimonda Ag | Verfahren zum Herstellen einer aktiven Vorrichtung einer Halbleiterspeichervorrichtung, und eine Halbleiterspeichervorrichtung |
| US8644046B2 (en) | 2009-02-10 | 2014-02-04 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including vertical NAND channels and methods of forming the same |
| US8614917B2 (en) | 2010-02-05 | 2013-12-24 | Samsung Electronics Co., Ltd. | Vertically-integrated nonvolatile memory devices having laterally-integrated ground select transistors |
| KR101561061B1 (ko) * | 2009-04-10 | 2015-10-16 | 삼성전자주식회사 | 돌출형 소자 분리막을 가지는 반도체 소자 |
| US8470654B2 (en) | 2010-02-23 | 2013-06-25 | Micron Technology, Inc. | Methods of forming an electrically conductive buried line and an electrical contact thereto and methods of forming a buried access line and an electrical contact thereto |
| US8507915B2 (en) | 2011-11-30 | 2013-08-13 | International Business Machines Corporation | Low resistance embedded strap for a trench capacitor |
| KR102171267B1 (ko) | 2014-01-28 | 2020-10-28 | 삼성전자 주식회사 | 랜딩 패드를 구비하는 반도체 소자 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227468A (ja) * | 1988-03-08 | 1989-09-11 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| US6236079B1 (en) * | 1997-12-02 | 2001-05-22 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device having a trench capacitor |
| US5945707A (en) * | 1998-04-07 | 1999-08-31 | International Business Machines Corporation | DRAM cell with grooved transfer device |
| US6331459B1 (en) * | 1999-02-18 | 2001-12-18 | Infineon Technologies Ag | Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM |
| US6190971B1 (en) * | 1999-05-13 | 2001-02-20 | International Business Machines Corporation | Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region |
| TW451425B (en) * | 2000-05-16 | 2001-08-21 | Nanya Technology Corp | Manufacturing method for memory cell transistor |
| US6576945B2 (en) * | 2001-02-05 | 2003-06-10 | International Business Machines Corporation | Structure and method for a compact trench-capacitor DRAM cell with body contact |
| JP2002289816A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6809368B2 (en) * | 2001-04-11 | 2004-10-26 | International Business Machines Corporation | TTO nitride liner for improved collar protection and TTO reliability |
| US6437388B1 (en) * | 2001-05-25 | 2002-08-20 | Infineon Technologies Ag | Compact trench capacitor memory cell with body contact |
| US6528367B1 (en) * | 2001-11-30 | 2003-03-04 | Promos Technologies, Inc. | Self-aligned active array along the length direction to form un-biased buried strap formation for sub-150 NM BEST DRAM devices |
| US6727540B2 (en) * | 2002-08-23 | 2004-04-27 | International Business Machines Corporation | Structure and method of fabricating embedded DRAM having a vertical device array and a bordered bitline contact |
| US6707095B1 (en) * | 2002-11-06 | 2004-03-16 | International Business Machines Corporation | Structure and method for improved vertical MOSFET DRAM cell-to-cell isolation |
| TW587311B (en) * | 2003-05-30 | 2004-05-11 | Nanya Technology Corp | Memory cell with partly vertical channel and the manufacturing method thereof |
| TW591757B (en) * | 2003-08-19 | 2004-06-11 | Nanya Technology Corp | Double corner rounding processes for partial vertical cell |
| TWI223385B (en) * | 2003-09-04 | 2004-11-01 | Nanya Technology Corp | Trench device structure with single side buried strap and method for fabricating the same |
| US6844591B1 (en) * | 2003-09-17 | 2005-01-18 | Micron Technology, Inc. | Method of forming DRAM access transistors |
| US7241659B2 (en) * | 2003-09-25 | 2007-07-10 | Promos Technologies, Inc. | Volatile memory devices and methods for forming same |
| KR100500472B1 (ko) * | 2003-10-13 | 2005-07-12 | 삼성전자주식회사 | 리세스 게이트 트랜지스터 구조 및 형성방법 |
| KR100500473B1 (ko) * | 2003-10-22 | 2005-07-12 | 삼성전자주식회사 | 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법 |
| US7015092B2 (en) * | 2003-12-18 | 2006-03-21 | Infineon Technologies North America Corp. | Methods for forming vertical gate transistors providing improved isolation and alignment of vertical gate contacts |
| US7442976B2 (en) * | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
| US7256441B2 (en) * | 2005-04-07 | 2007-08-14 | Infineon Technologies Ag | Partially recessed DRAM cell structure |
| US7563686B2 (en) * | 2005-05-31 | 2009-07-21 | Nanya Technology Corporation | Method for forming a memory device with a recessed gate |
-
2005
- 2005-05-31 US US11/141,656 patent/US7316952B2/en active Active
-
2006
- 2006-05-16 EP EP06010091.4A patent/EP1729338B1/en active Active
- 2006-05-22 TW TW095118105A patent/TWI302363B/zh active
- 2006-05-29 KR KR1020060047988A patent/KR100749035B1/ko active IP Right Grant
- 2006-05-31 CN CNB2006100876637A patent/CN100388464C/zh active Active
- 2006-05-31 JP JP2006150946A patent/JP4427037B2/ja active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679137B2 (en) | 2006-04-20 | 2010-03-16 | Nanya Technology Corp. | Method for fabricating recessed gate MOS transistor device |
| CN101281886B (zh) * | 2006-04-20 | 2010-04-07 | 南亚科技股份有限公司 | 凹入式栅极金属氧化物半导体晶体管装置及其制作方法 |
| CN102760681A (zh) * | 2011-04-25 | 2012-10-31 | 南亚科技股份有限公司 | 组件内隔离结构的制造方法 |
| CN102760681B (zh) * | 2011-04-25 | 2014-08-06 | 南亚科技股份有限公司 | 组件内隔离结构的制造方法 |
| CN103872037A (zh) * | 2012-12-18 | 2014-06-18 | 英飞凌科技奥地利有限公司 | 在功率晶体管中集成自举电路元件的系统和方法 |
| US9530773B2 (en) | 2012-12-18 | 2016-12-27 | Infineon Technologies Austria Ag | Systems and methods for integrating bootstrap circuit elements in power transistors and other devices |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI302363B (en) | 2008-10-21 |
| US7316952B2 (en) | 2008-01-08 |
| KR100749035B1 (ko) | 2007-08-14 |
| KR20060124597A (ko) | 2006-12-05 |
| TW200642043A (en) | 2006-12-01 |
| JP2006339648A (ja) | 2006-12-14 |
| EP1729338A2 (en) | 2006-12-06 |
| US20060270149A1 (en) | 2006-11-30 |
| CN100388464C (zh) | 2008-05-14 |
| EP1729338A3 (en) | 2009-04-15 |
| EP1729338B1 (en) | 2016-07-06 |
| JP4427037B2 (ja) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100388464C (zh) | 半导体器件的制造方法 | |
| KR100547227B1 (ko) | 신규한 디램 액세스 트랜지스터 | |
| TW529176B (en) | Improved vertical MOSFET | |
| CN1157763C (zh) | 在半导体器件中形成自对准接触的方法 | |
| TWI640064B (zh) | 動態隨機存取記憶體及其製造方法 | |
| CN114005791B (zh) | 存储器件及其形成方法 | |
| EP4036960A1 (en) | Memory forming method and memory | |
| KR19990078136A (ko) | Ｄｒａｍ 셀 장치 및 그 제조방법 | |
| CN113707612B (zh) | 存储器件及其形成方法 | |
| US7026209B2 (en) | Dynamic random access memory cell and fabrication thereof | |
| US7682897B2 (en) | DRAM fabrication method using oxidation spacers on pillar dielectric sidewalls | |
| US20210351189A1 (en) | Memory and method for forming same | |
| US11423951B2 (en) | Semiconductor structure and method for fabricating the same | |
| WO2020244199A1 (zh) | 存储结构及其形成方法 | |
| JP2003017590A (ja) | 半導体装置及びその製造方法 | |
| US7394124B2 (en) | Dynamic random access memory device | |
| WO2023130698A1 (zh) | 半导体结构及其制备方法 | |
| US20230013653A1 (en) | Memory device and method for forming same | |
| US20230061462A1 (en) | Semiconductor device and a method making the same | |
| KR100956476B1 (ko) | Ｄｒａｍ 소자의 구조 및 제조 방법 | |
| US20240130116A1 (en) | Semiconductor device | |
| KR20230069662A (ko) | 반도체 메모리 소자 | |
| CN115188708A (zh) | 半导体器件及其形成方法 | |
| CN100514655C (zh) | 沟渠式电容器及其制造方法 | |
| KR100416659B1 (ko) | 반도체장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |