TWI276150B - Method to pattern at least one layer and electrical component with structures composed of said layer - Google Patents
Method to pattern at least one layer and electrical component with structures composed of said layer Download PDFInfo
- Publication number
- TWI276150B TWI276150B TW094112695A TW94112695A TWI276150B TW I276150 B TWI276150 B TW I276150B TW 094112695 A TW094112695 A TW 094112695A TW 94112695 A TW94112695 A TW 94112695A TW I276150 B TWI276150 B TW I276150B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- reticle
- structured
- producing
- motor assembly
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims description 173
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 239000002346 layers by function Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 4
- 239000013078 crystal Substances 0.000 claims 1
- 229910002601 GaN Inorganic materials 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 238000001035 drying Methods 0.000 description 4
- 230000001788 irregular Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052770 Uranium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 239000012459 cleaning agent Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 2
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
- Micromachines (AREA)
- Led Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
1276150 九、發明說明: 【發明所屬之技術領域】 本發明涉及一種使至少一層被結構化所用之方法 具有由該層所構成之結構之電機組件。 【先前技術】 在製造半導體結構和電機組件時,通常需要使至 由至少一層所構成的結構被結構化。因此,通常各 每一即將產生的結構施加一種光阻於該層上,進行 顯像且然後將該光阻的結構轉移至該層中。這些方 時間且複雜,此乃因這些方法須各別地施加二個光 須使由至少一層所構成的第一和第二結構各別地 化。 【發明內容】 本發明的目的是提供一種方法,其可使上述的缺 改良。 本發明中上述目的藉由申請專利範圍第1項之方 成。本方法之有利的其它形式以及具有以本方法所 結構之電機組件描述在申請專利範圍其它各項中。 本發明描述一種產生一結構化之層所用的方法, 以下各步驟: A) 在基板上配置至少一個層, B) 在至少一個層上產生一種具有第一和第二結 罩結構, 以及 少二種 別地對 曝光, 法很費 阻層且 被結構 點獲得 法來達 製成的 其包括 構之光 1276150 c)上述之至少一層藉由一種等向性方法而被結構化, D)然後藉由異向性方法使至少一層被結構化。 相對於上述之傳統方法而言,本發明的方法中只需一種 光罩結構,此乃因在步驟C)和D)中該層依據本發明係藉由 光罩結構之第一結構和第二結構首先以等向性方法然後以 異向性方法而被結構化。在等向性結構化方法中,結構化 速率與方向無關,例如,以濕式化學蝕刻劑來進行的等向 性蝕刻即與方向無關。由於等向性結構化,則在步驟C)中 φ 須在第一結構下方使至少一層之大的區域被去除,然後該 結構之此層下方的區域在步驟D)中即可被接近(access)。在 異向性方法中,結構化速率與方向有關。例如,濕式化學 蝕刻方法在步驟C)中適合作爲等向性結構化方法,濺鍍方 法在步驟D)中適合作爲異向性結構化方法。其它用作等向 性蝕刻劑之例子是濕式蝕刻劑,例如,HF-和HC1-溶液,用 作異向性鈾刻劑者例如氬-或氯-電漿·。因此,本發明中由於 步驟C)中之等向性結構化方法和步驟D)中之異向性結構化 φ 方法之組合而可只以一種光罩結構在至少一層中產生二種 結構。 - 在一種有利的實施形式中,在步驟A)中產生第一層且在 、 第一層上產生至少一第二層,其中在步驟C)中第二層被結 構化且在步驟D)中第一層被結構化。由於步驟C)中等向性 的結構化,則可在光罩結構之第二結構下方使第二層之大 部份被去除,且因此使第一層之大部份區域裸露出來,以 便在步驟D)中可經由裸露的區域來進行結構化。然後,步 1276150 驟D)中光罩層之第二結構藉由異向性蝕刻方法而儘可能準 確地轉移至第一層中。 較有利的方式是在步驟c)中使光罩結構的第一結構-且 在步驟D)中使光罩結構的第二結構轉移到至少一個層中。 光罩結構的第一結構可以是一種粗結構,其在與細結構 的第二結構相比較時具有較大的粒徑。粗結構之最小的粒 徑較佳是細結構之最小的粒徑之二倍。藉由步驟c)中之等 Μ結構Him罩結-耩'第二應 • 妄_’使該處只有jl,1幾.麗如,請參閱 __________________ 第1 C圖)。因此,步驟C)中的等向性結構可,,擺脫”細結構, 使細結構可獨立地被欠(under)蝕刻且因此不能轉移。只有 在異向性的結構化步驟D)中該第二細結構才可轉移到至少 一個層中。若在基板上施加第一和第二層,則有利的方式 是使粗結構轉移至第二層中且使細結構轉移至第一層中。 因此,粗結構例如可具有一種連結墊用的形式而具有一種 特定的幾何形式(例如,圓形,三角形,四邊形),細結構例 φ 如可具有用於接觸線或用於細導電軌的線形結構。 若基板上只存在著一層而不是存在著第一和第二層,則 ^ 步驟C)中該層之與粗的光罩結構相鄰的區域由於等向性結 ' 構化方法而被去除且只有光罩結構的粗結構轉移至該層 中。步驟D)中該細結構可轉移至該層之由粗的光罩結構所 進一步去除的區域中。 此外,在基板上存在第一和第二層時,有利的方式是在 步驟C)中使用對第二層具有選擇性的蝕刻劑且情況需要時 1276150 亦在步驟D)中使用一種對第一層具有選擇性之蝕刻劑。於 是可確保步驟C)和D)中分別只有所期望的層被結構化。蝕 刻劑的選取因此與第一和第二層的特性有關。當第一層是 金屬層且第二層是介電質層(例如,Si〇2)時,則例如步驟C) . 中可使用HF且步驟D)中可使用濺鍍方法。 第一和第二待結構化的層例如可以是金屬層。當該二個 已結構化的層應該被用來接觸一電機組件時,則特別有利 的是在基板上產生鉑層以作爲第一層且產生金層以作爲第 φ 二層。此二個金屬層特別是具有良好的導電性,其中在金 層上可特別簡單地例如藉由結合(Bond)方法(例如,超音波-結合)而施加一種電性接觸用的導線。 本發明之方法的步驟B)中有利地產生一種光阻層且藉由 微影術(S卩,由曝光且然後進行顯影所達成的結構化方法) 而使光阻層被結構化成光罩結構。已結構化的光阻層在本 發明的方法中特別適合用作光罩結構。當然亦可在步驟B) 中產生一種不可以光來結構化的光罩結構。例如,可在第 # 二層上產生一種聚合物層(例如,聚醯亞胺層)且然後藉由一 種經由光罩之結構化的飩刻過程使該聚合物層被結構化。 ‘ 在本發明的方法之一種有利的實施形式中,在步驟C)之 ’ 後所進行的步驟C1)中該光罩結構在多個區域(其中該光罩 結構下方之第二層已去除)中下降至第一層上。此種額外的 步驟例如已顯示在第1 D圖中。本發明中在步驟C)中由於等 向性的結構化方法而可能藉由第二層之去除使該光罩結構 的廣大區域由下方被掏空(例如,請參閱第1 C圖)。在此種 1276150 情況下,特別有利的是在步驟c 1)中使光罩結構下降至第一 層’以確保光罩結構之結構可特別準確地在步驟D)中藉由 異向性的結構化方法而轉移至第一層上。光罩結構下降至 第一層例如可藉由下述方式來達成,即,使光罩結構乾燥 或由基板(其具有第一層和第二層)和光罩結構所構成的整 個配置安裝至一種離心機中且隨後進行離心作用以使光罩 結構乾燥,此時該光罩結構受到乾燥作用且同時下降至第 一層上。 • 光罩結構適合乾燥的時機主要是當步驟C)中所使用的結 構化介質(例如,蝕刻化學劑)藉由一種清潔劑(例如,水)而 被去除且隨後所剩餘之水亦應去除時。 有利的方式是在步驟C)中使第二層除了光罩結構下方之 一個或多個區域之外完全被去除。因此,第一層之很大的 區域成爲空著的情況且在步驟B)中因此可特別簡單地進行 一種結構化。 此外,在步驟D)之後的步驟E)中使光罩結構去除。光罩 鲁結構在此種情況下只作爲暫時性存在的結構而用來使第一 和第二層或其中一層被結構化且光罩結構隨後又被去除。 本發明的方法可有利地修改,使其成爲一種電機組件的 製造方法,特別是用來製造電機組件的電性終端。因此, 在步驟A)中製備該具有其它功能層之基板且在步驟B)中產 生一種光罩結構,其具有一種幾何上已定形的平面區以作 爲第一結構以及一*種由第一結構開始的線形結構以作爲弟 二結構。此種光罩例如已顯示在第1圖中。然後,在步驟 1276150 c)中使第二層結構化成一種配置在光罩結構之幾何上已定 形的區域下方的區域,其中形成一種結合墊(例如,請參閱 第1 C圖和第2圖)。然後,在步驟D)中使光罩結構之線形 結構轉移至第一層中,其中形成多條接觸線(例如,請參閱 第1 E圖)。該結合墊因此具有一種與光罩結構區域之幾何形 式相對應的形式。即,在與光罩結構區域之幾何形式相比 ^ 較時,該結合墊具有另外的凹入區且亦具有一種面向基板 而變寬之橫切面(例如,請參閱第1 C,2和3圖)。各凹入區 φ 和面向基板而變寬之橫切面因此須追溯至步驟C)中的等向 性的結構化方法,其會造成光罩結構下方被掏空。 一種與本發明的方法的另一形式相類似的方法具有另一 步驟C 1)且以橫切面的形式顯示在第1 A至1 F圖中。光罩結 構之幾何上已定形的區域(其在光罩結構中形成一種連續的 層區)因此用來使由第二層所構成的結合墊被結構化。該區 域之幾何形式可任意地選取,例如,其可爲四角形(如第3 圖所示),卵形,圓形或三角形或任意之多角形。此外,光 φ 罩結構之該區域之幾何形式亦可具有不規則的任意的形 式。在步驟C)的等向性結構化中,光罩結構之該區域之幾 ^ 何形式成像在第二層中,其中由於等向性的結構化方法而 - 使光罩結構的下方被掏空,光罩結構之該區域之幾何形式 於是只能粗略地轉移至第二層中(例如,請參閱第1 c和3 圖)。依據所使用的等向性蝕刻介質,第二層之性質和步驟 C)中蝕刻過程之持續期間會造成像結合墊形式之凹入區。因 此,光罩結構之該區域之例如圓的形式須轉移至第二層 -10- 127.615.0 中,使圓形之該結合墊具有額外之凹入區(請參閱第2圖)。 此外,由已結構化的第二層所構成的結合墊由於等向性的 結構化方法而具有一種面向基板逐漸變寬的橫切面,其同 樣如第1 C圖所示。 因此,藉由本發明的方法之另一種形式,則可特別簡單 地製成電機組件用的接觸線和結合墊,其中此種製程可藉 由本發明的方法依據已製成的組件之幾何形式和結合墊的 开夕式來辨認’其中結合墊具有光罩結構之區域之幾何开多 φ 式,此種幾何形式具有另外的凹入區和另外之面向基板而 變寬的橫切面。藉由本發明之方法的上述方式所製成的接 觸線在電性上與該結合墊相接觸且例如可藉由一已連結的 導線使電流均勻地經由整個基板而施加至該結合墊上,或 使電流導入至已施加在基板上之各功能層。各接觸線因此 使施加至結合墊上的電流儘可能均勻地分佈在該組件的各 功能層上。各接觸線於是可具有儘可能不同的任意形式。 例如,各接觸線可以柵格形式來形成(例如,請參閱第2和 Φ 4圖)。此外,各接觸線同樣可以輻射式之鋸齒形來形成, 如第3圖所示。 • 又,可使用本發明的上述方法以製成活性組件,例如, • 可製成電機組件之導電性結構及其結合墊。又,可特別簡 易地藉由本發明之方法的其它方式以製成表面波-組件之導 電性微結構(例如,數位間的指狀電極)和電性上與各微結構 .相接觸的結合墊。表面波-組件之導電性微結構例如包含 鋁,與微結構相接觸的結合墊則可包食金。 -11 - 1276150 又,本發明的另一標的是電機組件,其基板具有一種配 置於其上的第一和第二結構,其中第一結構藉由等向性-且 第二結構藉由異向性之結構化方法而由至少一層被結構化 而製成。第一結構由於等向性的結構化方法而顯示一種面 向基板逐漸變寬的橫切面以及一種不規則的幾何形式,其 基本上對應於產生第一結構所用的光罩結構之形式且由於 等向性的結構化而具有另外的凹入區。第一結構例如可以 是一種結合墊,第二結構可以是接觸線(例如,導電軌)或一 種接觸柵格。 在傳統的組件中,該結合墊通常具有一種特定的幾何形 式,例如,圓形或三角形,其中未存在另外的凹入區且亦 未存在著面向基板而變寬的橫切面。這可歸因於電性接觸 區之傳統製造方法中使用異向性的結構化方法,其使光阻 的結構垂直地轉移至待結構化的層中。 本發明的組件之優點是其可特別簡單地製成。該結合墊 的幾何形式例如可爲圓形,三角形,四邊形,多邊形或任 Φ 意之不規則的形式。 上述形式的組件中的各接觸線可有利地以柵格形式來形 - 成,使施加至該結合墊上的電流可特別均勻地分佈在功能 層上。第二層的材料(其通常用來使結合墊被結構化)是金時 較佳,第一層的材料(其形成上述的接觸線)是鉑時較佳。 此外,本發明的標的是一種包含基板的電機組件,基板 具有一種配置在基板上的第一和第二結構,其中第一結構 具有一種面向基板而變寬的橫切面且具有一種幾何形式, -12- 1276150 其周圍具有其它凹入區。 如上所述,各凹入區和面向基板而變寬的橫切面係由於 第一結構的等向性蝕刻所造成。 本發明以下將依據圖式中的實施例來詳述。 【實施方式】 第1A圖以橫切面方式顯示本發明之方法中之步驟A)完 成之後由基板5和施加於基板上的第一層1 〇和第二層15 所構成的配置。例如,當電性接觸區應以電機組件用之接 φ 觸線和結合墊之形式來構成時’則第一層1 〇可包含鉑且第 二層15可包含金。 然後,如第1B圖所示,在步驟B)中在第二層15上產生 光罩結構2 0。光罩結構2 0因此具有一種幾何形的區域 2 〇 A,其下方形成該結合墊。此外,光罩結構2 0具有由區 域20A開始的線形的結構20B,其在製造各接觸區時用來使 稍後由第一層1 0所構成的各接觸線被結構化。光罩結構2 0 之這些線形的結構於是可以柵格形式構成。 Φ 第1 C圖顯示步驟c)中如何經由光罩結構20使第二層1 5 藉由一種等向性的結構化方法而被結構化且因此使第一層 • 1〇之一部份裸露出來。在步驟C)中於是形成已結構化的第 , 二層1 5 A,其形成稍後之結合墊之一部份。由第1 C圖可得 知··由於等向性的結構化方法而可造成該光罩結構2 0之欠 (u n d e r)鈾刻現象,使各凹入區2 5 A形成在已結構化的第一 層15A中。結果,已結構化的第二層15A之橫切面15C向 著基板5而變寬。等向性的結構化方法(例如’等向性的蝕 -13- 1276150 刻)因此可有利地不需進行且如第1 C圖所示而顯示出第二 層15之存在於光罩結構20之較小結構20B下方的大區域, 使光罩結構20之廣大區域可完全由下方掏空。 在隨後之示於第1D圖中的步驟C1)中,光罩結構20之已 _ 由下方掏空的部份下降至第一層1 0上。這例如可以下述方 式來達成,即,使光罩結構乾燥,以去除水狀的清潔劑。 該清潔劑用來對步驟C)中所用的蝕刻劑進行沖洗。蝕刻劑 例如可包含濕式化學蝕刻劑。爲了進行乾燥,則由光罩結 • 構,上述之二種層和基板所構成的整個配置可安裝在離心 機中,其中特別有利的是同時使光罩結構20之已由下方掏 空的區域下降至第一層10上。光罩結構20下降至第一層 1 0時可特別準確地使光罩結構之結構在隨後的步驟D)中轉 移至第一層10上。 然後,在步驟D)中經由光罩結構20使第一層10被結構 化,其中光罩結構20之較小的結構20B轉移至第一層上。 因此形成已結構化的第一層10A(請參閱第1E圖)。之後形 φ 成一種接觸柵格,如第2A和2B圖中的俯視圖所示。 然後,在步驟E)中使光罩結構20去除,其中由已結構化 ‘ 的第一和第二層10A,15A所構成的結合墊25以及另外存在 • 的接觸線30於是會裸露出來(第1F圖)。當與一條導線相連 結時,該結合墊2 5例如可作爲該組件之電性接觸區。 第2A和2B圖顯示第二層(一種經由光罩結構20之金層) 之等向性結構。如第2A圖所示,光罩結構之柵格形的區域, 線形的結構20B在等向性蝕刻過程中由下方被掏空’其中 -14- 1276150 第2 A圖中在線形的結構2 0 B之各相交點上仍然存在著第二 金層之殘留物35。此處”由下方掏空”之現象因此是不完整 的。此外,由於等向性的結構而可辨認出各凹入區2 5 A已 形成在該結合墊25中。各凹入區同樣亦由於光罩結構之下 方掏空現象所造成。光罩結構之該區域之原來的幾何形式 在此種情況下是圓形的,因此造成一種具有額外之凹入區 25A之圓形的結合墊。第2B圖中步驟C)結束。因此,光罩 結構之線形結構20B之各相交點下方不再存在著第二金層 φ 之區域35。 第3圖以俯視圖顯示一種具有接觸線30(其形成鋸齒形之 輻射形式)之結合墊25之另一可能之實施形式。光罩結構之 區域之原來之幾何形式此處以虛線表示成形式20A。原來的 形式在此種情況下是四邊形。於是在步驟C)中由於等向性 的結構而造成一種形式25B,其除了四邊形20A之外另具有 凹入區25A。輻射形式之接觸線30是接觸線之另一種可能 的形式,接觸線通常是柵格形。 φ 第4圖是本發明之電機組件的透視圖。該電機組件在此 種情況下是一種InGaN-LED。因此,在基板5(例如,藍寶 * 石基板)上施加不同功能的層。例如,施加一種G a N -緩衝層 - 45,η-摻雜的氮化鎵40,InGaN_多重量子井50以及p-氮化 鎵36。此外,仍可存在其它以不同之元素(例如,鋁或銦) 來摻雜的氮化鎵層,其在此處未各別地指出其名稱。在P-摻雜之氮化鎵層(其通常是不易導電者)上施加多個接觸 區,其例如可藉由本發明的方法而製成。即,該結合墊25 -15- 1276150 具有例如由於本發明的方法而另外存在的凹入區25A以及 一種接觸柵格30以使電流能較佳地轉移至p-摻雜的氮化鎵 層36上。此外,在n_摻雜的氮化鎵層上仍存在著一種n-電極60。本發明的接觸區同樣可施加在η-摻雜的氮化鎵層 上。 實施例 在本發明的方法之步驟Α)中蒸鑛一種InGaN-LED,其具 有由鉑所構成的第一層且第一層厚度是40奈米(nm),然後 φ 蒸鍍一種由金構成的第二層,其厚度是1 000奈米。然後對 光阻AZ 1 5 05 (Clariant)進行一種離心作用且以相對應的光 罩(條寬2.5微米且中央的結合墊具有120微米的直徑)來曝 光2秒。然後已曝光的區域以顯影劑AZ 3 5 1 B來顯影,此 時形成光罩結構,其隨後在120°C時乾燥30分鐘。在步驟 C)中以含有氰化物的水狀蝕刻劑(適用於金)來對第二層(金 層)進行蝕刻,其中仍須進行1次1 /2分鐘之事後蝕刻,以 使光罩結構達成良好的下方掏空現象。然後,該蝕刻劑藉 φ 由以水來沖洗基板而去除且隨後在旋塗-沖洗-乾燥機中以 最大240 0轉(U)/分鐘的速率而被乾燥,其中另外使光罩結 • 構之下方已掏空的區域下降至第一層(鉑層)。然後在較低的 , 轉速下在旋塗-沖洗-乾燥機中在氮氣流下再進行乾燥。隨後 在氬電漿中藉由濺鍍來對鉑層蝕刻6分鐘(步驟D))。然後 在Po si strip中使光罩結構被去除。 本發明不限於此處所述的實施例。其它形式(例如,結合 墊之幾何形式)以及接觸線之形式和功能等亦可變化,但這 •16- 127615-0 均屬本發明的範圍。 【圖式簡單說明】 第1A至1F圖本發明之方法的一種形式之橫切面示意圖。 第2A和2B圖係步驟c)*第二層之等向性結構化時以 俯視圖顯示已放大的結合墊的容納區。 第3圖一種具有接觸線之結合墊之實施形式。 第4圖本發明的電機組件之一種可能的實施形式。 【主荽元件之符號說明】 1 電機組件 5 基板 10 層 10A 結構化之層 15 層 15A 結構化之層 15C 橫切面 20 光罩結構 20A 結構 20B 結構 25 結合墊 25A 凹入區 25B 形式 25C 橫切面 30 接觸線 35 殘留物 36 , 4〇 , 45 , 50 功能層 60 電極 -17-
Claims (1)
- 1276150 〜 ( f 第94 1 1 2695號「使至少一層被結構化所用之方法以及 具有由該層所構成之結構之電機組件」專利案 (2006年11月修正) 十、申請專利範圍: 1. 一種結構化之層(1 0A)之產生方法,包含以下各步驟 A) 在基板(5)上配置第一層(10)且此第一層(1〇) 上配置至少一第二層(15), B) 在第二層(15)上產生一種具有第一(20A)和第二 結構(2 0 B )之光罩結構, C) 上述之第二層(15)係藉由一種等向性方法而被 結構化,而使第一層暴露; D) 然後藉由異向性方法使第一層(10)暴露的部分 被結構化。 2. 如申請專利範圍第1項之產生方法,其中光罩結構之 第一層是粗結構且光罩結構之第二層是細結構,粗結 構之最小粒徑至少是細結構之最小粒徑之二倍。 3. 如申請專利範圍第1項之產生方法,其中 步驟C)係藉由等向性方法使遮罩的粗結構轉移 至第二層中; 步驟D)係藉由異向性方法使遮罩的細結構轉移 至第一層中。 4. 如申請專利範圍第1項之產生方法,其中在步驟C) 中使用一種對第二層具有選擇性的蝕刻劑。 S > 4 1276150 Λ 1 I 5 ·如申請專利範圍第1項之產生方法,其中在步驟Α) 中產生金屬層作爲第一及/或第二層。 6 ·如申請專利範圍第5項之產生方法,其中在步驟a ) 中在基板上產生鉑層作爲第一層且產生金層作爲第 二層。 , 7.如申請專利範圍第1項之產生方法,其中在步驟B) 中產生光阻層且藉由微影術使光阻層結構化成光罩 結構。 8. 如申請專利範圍第1項之產生方法,其中在緊接著步 驟C)之後的步驟C1)中使光罩結構在區域(其中光罩 結構下方之第二層已去除)中下降至第一層。 9. 如申請專利範圍第1項之產生方法,其中 -在步驟C)中第二層藉由濕式等向性蝕刻而被結構化 -在步驟D)中第一層藉由異向性乾燥蝕刻而被結構化 〇 10. 如申請專利範圍第1項之產生方法,其中在步驟C) _ 中第二層除了光罩結構下方的一個或多個區域之外 都被去除。 1 1 ·如申請專利範圍第1項之產生方法,其中在步驟D) 之後的步驟E)中去除該光罩結構(20)。 12.如申請專利範圍第1項之產生方法,其用來製造一 種電機組件(1), -在步驟A)中製備一基板(5),其在第一層(1〇)下方具 -2 - 1276150 有其它的功能層(36,40,45,50),其中第一層(10) 和第二層(1 5)分別以金屬層形成, -步驟B)中產生光罩結構(20),其具有至少一幾何形 的區域(20A)以作爲第一結構且具有由區域(20A)開 .始的線形的結構(20B)以作爲第二結構, k -步驟C)中第二層(15)被結構化成一種配置在光罩結 構(20)之至少一幾何形的區域(20A)下方之區域(15A) ,其中形成一種結合墊(25), # -在步驟D)中光罩結構(20)之線形的結構(20B)轉移 至第一層(10)中,其中形成多條接觸線(30), -結合墊(25)具有一種與光罩結構之幾何形的區域之 幾何形式(20 A)相對應的形式(25 B)且具有一種面向 基板而變寬的橫切面(25C)。 1 3 ·如申請專利範圍第1 2項之產生方法,其中光罩結構 (20)之線形的結構(20B)以柵格形式而形成。 φ 14·如申請專利範圍第1項之產生方法,其中在步驟C) 中光罩結構的第一結構-且在步驟D)中光罩結構的第 _ 二結構轉移到至少一層中。 ^ 1 5 · —種電機組件(1),其包括: 一基板(5 ),其具有配置於其上的第一結構(1 5 A)和第 二結構(10A), -第一結構(1 5 A)具有一種面向基板(5)而變寬之橫切 面(15C)且具有一種幾何形式(2 5B),其周圍另外具有 凹入區(25A),且第一結構是粗結構,第二結構是細 1276150 , 》 t I I 結構’其中粗結構之最小範圍至少爲細結構之最小範 圍的二倍大。 1 6 ·如申請專利範圍第1 5項之電機組件(1),其中第一結 構包含一結合墊(25)且第二結構包含多條接觸線(30) , 1 7 ·如申請專利範圍第1 6項之電機組件,其中各接觸線 係爲導電性之微結構,以及該基板包括一壓電晶體。 1 8 ·如申請專利範圍第1 6或1 7項之電機組件,其中各 0 接觸線(30 )係以柵格形式而形成。 19. 如申請專利範圍第16項之電機組件,其中各接觸線 (30)包含第一導電材料,以及該結合墊(25)包含 第一和第二導電層,其中第一層包含第一導電材料且 第二層包含第二導電材料。 20. 如申請專利範圍第丨9項之電機組件,其中第一導電 材料係爲鉛且第二導電材料係爲金。 φ 2 1 ·如申請專利範圍第1 5項之電機組件,其中由不同的 第一層(1 0 )和第二層(1 5 )所構成的第一結構(1 5 A . )和第二結構(1 0 A )已結構化。 22·如申請專利範圍第1 5項之電機組件,其中該基板另 外包括多個活性層(36、40、45、50 )。 23 ·如申請專利範圍第22項之電機組件,其中各活性層 (36、40、45、50)包含p-和η-摻雜的半導體層(36 ,40 ) 〇 -4-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004019588A DE102004019588A1 (de) | 2004-04-22 | 2004-04-22 | Verfahren zur Strukturierung von zumindest einer Schicht sowie elektrisches Bauelement mit Strukturen aus der Schicht |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200535986A TW200535986A (en) | 2005-11-01 |
TWI276150B true TWI276150B (en) | 2007-03-11 |
Family
ID=35160218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094112695A TWI276150B (en) | 2004-04-22 | 2005-04-21 | Method to pattern at least one layer and electrical component with structures composed of said layer |
Country Status (8)
Country | Link |
---|---|
US (1) | US7741227B2 (zh) |
EP (1) | EP1738404B1 (zh) |
JP (1) | JP5065009B2 (zh) |
KR (1) | KR101146888B1 (zh) |
CN (1) | CN100511603C (zh) |
DE (1) | DE102004019588A1 (zh) |
TW (1) | TWI276150B (zh) |
WO (1) | WO2005103818A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100706944B1 (ko) * | 2005-10-17 | 2007-04-12 | 삼성전기주식회사 | 질화물계 반도체 발광소자 |
US10734320B2 (en) | 2018-07-30 | 2020-08-04 | Infineon Technologies Austria Ag | Power metallization structure for semiconductor devices |
DE102016122318A1 (de) * | 2016-11-21 | 2018-05-24 | Infineon Technologies Ag | Anschlussstruktur eines Leistungshalbleiterbauelements |
US11127693B2 (en) | 2017-08-25 | 2021-09-21 | Infineon Technologies Ag | Barrier for power metallization in semiconductor devices |
US11031321B2 (en) | 2019-03-15 | 2021-06-08 | Infineon Technologies Ag | Semiconductor device having a die pad with a dam-like configuration |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60183726A (ja) * | 1984-03-02 | 1985-09-19 | Toshiba Corp | 半導体装置の電極パタ−ンの形成方法 |
US4863560A (en) * | 1988-08-22 | 1989-09-05 | Xerox Corp | Fabrication of silicon structures by single side, multiple step etching process |
NL9002163A (nl) * | 1990-10-05 | 1992-05-06 | Philips Nv | Werkwijze voor de vervaardiging van een halfgeleiderinrichting. |
US5096535A (en) * | 1990-12-21 | 1992-03-17 | Xerox Corporation | Process for manufacturing segmented channel structures |
US5225372A (en) * | 1990-12-24 | 1993-07-06 | Motorola, Inc. | Method of making a semiconductor device having an improved metallization structure |
JPH04323822A (ja) * | 1991-04-23 | 1992-11-13 | Rohm Co Ltd | 半導体装置及びその電極用導電体の形成方法 |
JPH04357832A (ja) * | 1991-06-04 | 1992-12-10 | Fujitsu Ltd | エッチング方法および薄膜トランジスタの製造方法 |
US5420078A (en) * | 1991-08-14 | 1995-05-30 | Vlsi Technology, Inc. | Method for producing via holes in integrated circuit layers |
US5177439A (en) * | 1991-08-30 | 1993-01-05 | U.S. Philips Corporation | Probe card for testing unencapsulated semiconductor devices |
US5431770A (en) * | 1993-10-13 | 1995-07-11 | At&T Corp. | Transistor gate formation |
US5445994A (en) * | 1994-04-11 | 1995-08-29 | Micron Technology, Inc. | Method for forming custom planar metal bonding pad connectors for semiconductor dice |
US5686356A (en) * | 1994-09-30 | 1997-11-11 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
US5894161A (en) * | 1997-02-24 | 1999-04-13 | Micron Technology, Inc. | Interconnect with pressure sensing mechanism for testing semiconductor wafers |
US6054334A (en) * | 1997-09-12 | 2000-04-25 | Micron Technology, Inc. | Methods and structures for pad reconfiguration to allow intermediate testing during manufacture of an integrated circuit |
US6828230B2 (en) * | 1997-09-12 | 2004-12-07 | Micron Technology, Inc. | Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same |
JP2002532870A (ja) | 1998-12-07 | 2002-10-02 | インテル・コーポレーション | 切欠きゲートを備えたトランジスタ |
JP2000278964A (ja) * | 1999-01-21 | 2000-10-06 | Alps Electric Co Ltd | マイクロアクチュエータとその製造方法並びにマイクロアクチュエータを用いた磁気ヘッド装置及び磁気記録装置 |
US6222280B1 (en) * | 1999-03-22 | 2001-04-24 | Micron Technology, Inc. | Test interconnect for semiconductor components having bumped and planar contacts |
KR100295061B1 (ko) * | 1999-03-29 | 2001-07-12 | 윤종용 | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 |
US6803327B1 (en) * | 1999-04-05 | 2004-10-12 | Taiwan Semiconductor Manufacturing Company | Cost effective polymide process to solve passivation extrusion or damage and SOG delminates |
JP4514855B2 (ja) * | 1999-08-19 | 2010-07-28 | 東京エレクトロン株式会社 | プロービングカードの製造方法 |
US6468439B1 (en) * | 1999-11-01 | 2002-10-22 | Bmc Industries, Inc. | Etching of metallic composite articles |
US6627096B2 (en) * | 2000-05-02 | 2003-09-30 | Shipley Company, L.L.C. | Single mask technique for making positive and negative micromachined features on a substrate |
DE10105163A1 (de) * | 2000-11-06 | 2002-05-16 | Cubit Electronics Gmbh | Verfahren und Anordnung zum Kontaktieren von auf Sunbstratfolien angeordneten metallischen Kontaktflächen |
JP2003046127A (ja) * | 2001-05-23 | 2003-02-14 | Sanyo Electric Co Ltd | 窒化物系半導体発光素子 |
JP4515043B2 (ja) * | 2002-05-17 | 2010-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6756671B2 (en) * | 2002-07-05 | 2004-06-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Microelectronic device with a redistribution layer having a step shaped portion and method of making the same |
US7358195B2 (en) * | 2003-04-01 | 2008-04-15 | Lg.Philips Lcd Co., Ltd. | Method for fabricating liquid crystal display device |
US7005751B2 (en) * | 2003-04-10 | 2006-02-28 | Formfactor, Inc. | Layered microelectronic contact and method for fabricating same |
US6948940B2 (en) * | 2003-04-10 | 2005-09-27 | Formfactor, Inc. | Helical microelectronic contact and method for fabricating same |
US8440569B2 (en) * | 2007-12-07 | 2013-05-14 | Cadence Design Systems, Inc. | Method of eliminating a lithography operation |
JP2009152243A (ja) * | 2007-12-18 | 2009-07-09 | Toshiba Corp | 半導体装置の製造方法 |
-
2004
- 2004-04-22 DE DE102004019588A patent/DE102004019588A1/de active Pending
-
2005
- 2005-04-21 KR KR1020067023816A patent/KR101146888B1/ko not_active IP Right Cessation
- 2005-04-21 CN CNB2005800125434A patent/CN100511603C/zh active Active
- 2005-04-21 JP JP2007508724A patent/JP5065009B2/ja not_active Expired - Fee Related
- 2005-04-21 TW TW094112695A patent/TWI276150B/zh not_active IP Right Cessation
- 2005-04-21 WO PCT/DE2005/000736 patent/WO2005103818A2/de active Application Filing
- 2005-04-21 EP EP05748572.4A patent/EP1738404B1/de active Active
- 2005-04-21 US US10/599,949 patent/US7741227B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN100511603C (zh) | 2009-07-08 |
DE102004019588A1 (de) | 2005-11-17 |
JP2007535142A (ja) | 2007-11-29 |
US20080001162A1 (en) | 2008-01-03 |
WO2005103818A2 (de) | 2005-11-03 |
KR20070001270A (ko) | 2007-01-03 |
KR101146888B1 (ko) | 2012-05-22 |
WO2005103818A3 (de) | 2006-02-23 |
EP1738404A2 (de) | 2007-01-03 |
EP1738404B1 (de) | 2018-04-04 |
US7741227B2 (en) | 2010-06-22 |
JP5065009B2 (ja) | 2012-10-31 |
CN1947232A (zh) | 2007-04-11 |
TW200535986A (en) | 2005-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI276150B (en) | Method to pattern at least one layer and electrical component with structures composed of said layer | |
KR100565174B1 (ko) | 나노갭 전극소자의 제작 방법 | |
JP3517426B2 (ja) | 集積回路においてコンタクトビアを製造する方法 | |
JP2007536747A (ja) | 金属エアブリッジ | |
JP3706310B2 (ja) | 微細構造の製造方法 | |
TW501265B (en) | Method to produce a dielectric anti-fuse structure | |
JPH0485829A (ja) | 半導体装置及びその製造方法 | |
JP3571252B2 (ja) | 半導体装置の製造方法 | |
RU2671287C1 (ru) | Способ изготовления воздушных мостов | |
JPH05243217A (ja) | 半導体装置の製造方法 | |
CN108632732A (zh) | 麦克风及其制造方法 | |
JPH0290623A (ja) | 半導体装置の製造方法 | |
JPH02207531A (ja) | 半導体装置の製造方法 | |
KR100480590B1 (ko) | 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법 | |
JPS62149138A (ja) | 半導体装置の製造方法 | |
JPS62245650A (ja) | 多層配線構造体の製造法 | |
JPH0497523A (ja) | 半導体装置の製造方法 | |
JPH0377362A (ja) | 半導体装置及びその製造方法 | |
TWI334208B (en) | Bump structure with annular support and the manufacturing method thereof | |
JPS62249451A (ja) | 多層配線構造体の製造法 | |
JPS596560A (ja) | 半導体装置の製造方法 | |
JPS59214282A (ja) | 半導体装置の製造方法 | |
JPH05218212A (ja) | 半導体装置の製造方法 | |
JPH02105519A (ja) | 半導体集積回路の製造方法 | |
JPH02292819A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |