JP5065009B2 - 少なくとも1つの層の構造化方法並びに層から成る構造を備えた電気素子 - Google Patents

少なくとも1つの層の構造化方法並びに層から成る構造を備えた電気素子 Download PDF

Info

Publication number
JP5065009B2
JP5065009B2 JP2007508724A JP2007508724A JP5065009B2 JP 5065009 B2 JP5065009 B2 JP 5065009B2 JP 2007508724 A JP2007508724 A JP 2007508724A JP 2007508724 A JP2007508724 A JP 2007508724A JP 5065009 B2 JP5065009 B2 JP 5065009B2
Authority
JP
Japan
Prior art keywords
layer
mask
mask structure
structured
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007508724A
Other languages
English (en)
Other versions
JP2007535142A (ja
Inventor
ハッケンベルガー マヤ
フェルクル ヨハネス
ツァイゼル ローラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2007535142A publication Critical patent/JP2007535142A/ja
Application granted granted Critical
Publication of JP5065009B2 publication Critical patent/JP5065009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Led Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

半導体構造および電気素子の製造の際に、少なくとも1つの層から成る少なくとも2つの構造を構造化する必要がしばしばある。その際しばしば、生成すべきそれぞれの構造に対して別個に、層上にホトレジストが被着され、露光され、現像されかつ引き続いてホトレジストの構造が層に移される。この形式の方法は時間がかかりしかも複雑である。というのはそれには、2つのホトラック層の別個の被着並びに少なくとも1つの層から成る第1および第2の構造の別個の構造化が必要だからである。
本発明の課題は上に述べた欠点に関して改善されている方法を提供することである。
この課題は、本発明によれば、請求項1に記載の方法によって解決される。方法の有利な形態並びにこの方法を用いて作製される構造を備えている素子はその他の請求項の対象である。
本発明は、次の工程を有している構造化された層を生成する方法を示している:
A) 基板に少なくとも1つの層が配置され、
B) 前記少なくとも1つの層に第1の構造および第2の構造を有するマスク構造が生成され、
C) 前記少なくとも1つの層は等方性法によって構造化され、
D) 引き続いて前記少なくとも1つの層は異方性法によって構造化される。
上に述べた従来の方法とは異なって、本発明の方法においては1つのマスク構造が必要なだけである。というのは、工程C)およびD)において層は本発明によりマスク構造の第1の構造および第2の構造を用いて等方性法および引き続く異方性法により構造化されるからである。等方性の構造化法の場合、構造化レートは方向に無関係であり、例えばウェットエッチング材料を用いた等方性エッチングの場合である。その際等方性の構造化に基づいて工程C)において第1の構造の下にこの少なくとも1つの層の大きな領域が除去され、その結果この層のこの下に位置している領域は工程D)における構造化のためにアクセス可能な状態にある。異方性法では構造化レートは方向に依存している。工程C)における等方性構造化法として例えばウエットエッチング法を使用することができかつ工程D)における異方性構造化法として例えばスパッタ法を使用することができる。等方性に作用するエッチング材料に対する別の例はHFおよびHCl溶液のようなウエットエッチング材料がありかつ異方性のエッチング材料に対して例えばアルゴンまたは塩素プラズマがある。こうして本発明により、工程C)における等方性構造化法と工程D)における異方性構造化法との組み合わせに基づいて少なくとも1つの層における2つの構造をただ一つのマスク構造によって生成することができる。
有利な実施形態において工程A)において第1の層およびその上の少なくとも1つの第2の層が生成され、それから工程C)において第2の層が構造化されかつ工程D)において第1の層が構造化される。その際工程C)における等方性エッチングに基づいてマスク構造の第2の構造の下方に第2の層の比較的大きな部分が除去され、ひいては第1の層の比較的大きな領域が露出され、そのからこの領域を工程D)において構造化することができる。引き続いてマスク構造の第2の構造ができるだけ正確に異方性構造化法を用いて第1の層に移される。
有利には工程C)においてマスク構造の第1の構造がかつ工程D)においてマスク構造の第2の構造が少なくとも1つの層に移される。
マスク層の第1の構造は粗い構造を有していてよく、この構造は第2の構造、細かな構造に比べて比較的大きな拡がりを有している。その際有利には、粗い構造の最小の拡がりは細かな構造の最小の拡がりの少なくとも2倍の大きさである。その際工程C)における等方性の構造化により、マスク構造における第2の微細構造の下に空洞を形成することができるので、そこでは実質的に粗い構造だけが少なくとも1つの層に移される(例えば図1C参照)。こうして工程C)における等方性構造化は微細構造を介して「材料が除去される」ので、微細構造は完全にアンダエッチングされ、それ故に移されない。異方性構造化工程D)においてようやく第2の微細構造が少なくとも1つの層に移される。第1および第2の層が基板に形成されると、有利にも粗構造が第2の層に移されかつ微細構造が第1の層に移される。その際粗構造は例えば所定の幾何学形状(例えば円形、三角形、四角形)を有するボンディングパッド用の形状のものであってよくかつ微細構造は例えばコンタクトラインに対するライン形状の構造または微細な導体路であってよい。
第1および第2の層に代わって基板上に一つだけの層が存在しているとき、工程C)において、粗いマスク構造に隣接しているこの層の領域が等方性構造化法に基づいて除去されかつマスク構造の粗構造だけがこの層に移される。それから工程D)において微細構造は、この層の、粗いマスク構造によって大きく除去された領域に移すことができる。
更に、基板上に第1および第2の層が存在している場合、工程C)において第2の層に対して選択的な腐食材料が使用されかつ場合によっては工程D)においても第1の層に対して選択的な腐食材料が使用されるようにすれば有利である。これにより、工程C)およびD)においてその都度、所望の層だけが構造化されることを保証することができる。その際エッチング材料の選択は第1および第2の層の性質に依存している。第1の層が金属層でありかつ第2の層が誘電体層、例えばSiOであるとき、例えばC)においてHFを使用しかつD)においてスパッタ法を使用することができる。
第1および第2の構造化すべき層は例えば金属層であってよい。これら2つの構造化された層を電気素子のコンタクト形成のために使用しようとするとき、基板上に第1の層が白金層として生成されかつ第2の層として金層が生成されると特別有利である。両方の金属層は特別導電性が高く、この際金層に更に特別簡単に、例えばボンディング法、例えば超音波ボンディングを用いて電気的なコンタクト形成のためのワイヤを取り付けることができる。
本発明の方法の工程B)において有利にも、ホトラック層が生成されかつホトリソグラフィー(露光および引き続く現像による構造化)を用いてマスク構造に構造化される。構造化されたホトラック層は本発明の方法におけるマスク層として特別適している。しかし光では構造化できないマスク構造を工程B)において生成することも可能である。例えば、第2の層にポリマー層、例えばポリイミド層を生成しかつこれを次いでマスクによる構造化されたエッチングを用いてマスク構造に構造化するようにすればよい。
本発明の方法の有利な実施形態において、工程C)後に行われる工程C1)においてマスク構造下の第2の層が除去された領域においてマスク構造が第1の層に下げられる。この形式の付加的な工程は例えば図1Dに図示されている。本発明によれば、工程C)において等方性構造化法に基づいてマスク構造の大きな領域を第2の層の除去により潜り込んだ形で取り除くことが可能である(例えば図1C参照)。この場合、工程C1)においてマスク構造を第1の層に下げてその際にマスク構造の構造が特別正確に工程D)において第1の層に異方性構造化法を用いて移すことができるようにすると特別有利である。第1の層上にマスク構造を下げるのは例えば次のようにして実現することができる:マスク構造を乾かすまたはマスク構造の乾燥のために第1および第2の層およびマスク構造を有する基板から成る全体の配置構成を遠心分離器に入れ、引き続いて遠心分離にかける。そうするとマスク構造は乾燥されかつ同時に第1の層に下げられる。
マスク構造の乾燥はとりわけ、工程C)において使用される構造化手段、例えばエッチング化学物質を洗浄手段、例えば水を用いて除去しかつ引き続いて残りの水を除去するようにすればとりわけ有利である。
有利には、工程C)において、第2の層がマスク構造の下方の1つまたは複数の領域まで完全に除去される。こうして第1の層の非常に大きな領域が露出され、ひいては工程B)における構造化を特別簡単に実現可能である。
更に工程D)に続く工程E)においてマスク構造を除去することができる。マスク構造はこの場合一時的に存在する構造として、第1および第2の層もしくは唯一の層の構造化のためにだけ必要とされかつその後に再び除去することができる。
有利には本発明の方法は、電気素子、殊に電気素子の電気的な接続のための方法を対象とするように変形される。その際工程A)において付加的な機能層を持った基板が用意されかつ工程B)において第1の構造としての幾何学的に成形された面状の領域およびそこから出発している、第2の構造としてのライン形状の構造を有しているマスク構造が生成される。この形式のマスクは例えば図1に図示されている。引き続いて工程C)において第2の層がマスク構造の幾何学的に成形された領域の下方に配置されている領域に構造化され、ここでボンディングパッドが形成される(例えば図1Cおよび図2参照)。それから引き続いて工程D)においてマスク構造のライン形状の構造が第1の層に移され、ここでコンタクトラインが形成される(例えば図1E参照)。その際ボンディングパッドはマスク構造の領域の幾何学形状に実質的に相応している形状を有している。すなわち、マスク構造の領域の幾何学形状に比較して、ボンディングパッドは付加的な内側に向かった湾曲部を有しておりかつ基板の方に向かって拡幅されている横断面を有している(例えば図1C,図2および図3参照)。その際この湾曲部および基板の方に向かって拡幅されている横断面の形成はC)における等方性構造化法のためであり、このためにマスク構造の下方に空洞ができるのである。
本発明の方法のこの変形形態に類似している、付加的な工程C1)を有している方法が図1A〜図1Fに断面にて略示されている。その際マスク構造における連続している層領域を形成する、マスク構造の幾何学的に成形された領域は第2の層からボンディングパッドを構造化するために用いられる。その際この領域の幾何学形状は任意に選択することができる。例えば図3に示されているような四角形、楕円形、円形または三角形または任意の形状の多角形が可能である。更に、マスク構造の領域の幾何学形状が任意の不規則な形状をとることができるようにしてもよい。その際工程C)における等方性構造化においてマスク構造の領域の幾何学的形状は第2の層に写像され、その際等方性構造化法に基づいてマスク構造に下方をえぐる空洞が形成されるので、マスク構造の領域の幾何学的形状は第2の層に粗く移されるだけである(例えば図1Cおよび図3参照)。その際使用の等方性エッチング材料、第2の層の性質および工程C)におけるエッチング過程の持続時間に依存して結果的にボンディングパッドの形の内側への湾曲が生じる。従ってマスク構造の領域の例えば円形の形状は第2の層に移されて、付加的な内湾曲箇所を有する円形形状のボンディングパッドができることになる(図2参照)。更に第2の構造化された層から成るボンディングパッドは、図1Cにも示されているように、等方性構造化法に基づいて基板に向かって拡幅されている横断面を有している。
こうして本発明の方法の変形形態を用いて特別簡単にコンタクト形成されかつ電気素子に対するボンディングパッドが作製され、その際本発明の方法による作製を幾何学形状および完成した素子のボンディングパッドの形状に基づいて認識することができる(ボンディングパッドは付加的な湾曲部および付加的に基板の方に向かって拡幅していく横断面を有するマスク構造の領域の幾何学形状を有している)。本発明の方法のこの変形形態を用いて作製されるコンタクトラインは、ボンディングパッドと電気的にコンタクトされておりかつ電流をボンディングパッドに例えばボンディングされたワイヤを用いて印加することができ、同時に基板全体もしくはその上に堆積されている機能層を介して作用するように考慮する。従ってコンタクトラインはボンディングパッドに供給された電流を素子の機能層を介してできるだけ均一に「分配する」。その際コンタクトラインは種々様々な任意の形状をとることができる。例えばこれらは格子形状に成形されていてよい(例えば図2および図4参照)。更にコンタクトラインは図3に示されているように、放射形状およびジグザグに成形されたものであってもよい。
更に、本発明の方法の変形形態を活性エレメント、例えば電気素子の導電構造およびそのボンディングパッドの作製のために使用することができる。例えば表面波素子の導電性のマイクロ構造(例えばインターデジタル形フィンガ電極)およびこれと電気的に接触しているボンディングパッドを本発明の方法の変形を用いて特別簡単に作製することができる。表面波素子の導電性のマイクロ構造は例えばアルミニウムを有しており、一方これと接触しているボンディングパッドは金を含んでいることができる。
本発明の対象は更に、基板を備え、ここで基板に少なくとも1つの第1の構造および第2の構造が配置されており、第1の構造は等方性の構造化法を用いて少なくとも1つの層から構造化されておりかつ第2の構造は異方性の構造化法を用いて少なくとも1つの層から構造化されているという電気素子である。その際第1の構造は等方性の構造化法に基づいて基板に向かって拡幅していく横断面並びに不規則な幾何学形状を示している。この形状は実質的に、この第1の構造を生成するために使用されるマスク構造の形状に相応しておりかつ等方性構造化に基づいた付加的な湾曲部分を有している。第1の構造は例えばボンディングパッドでありかつ第2の構造は例えばコンタクトライン、例えば導体路またはコンタクト格子であってよい。
従来の素子ではボンディングパッドは通例、所定の幾何学的な形状、例えば円形の形状または四角形を有しており、その際付加的な湾曲部も、基板に向かって拡幅していく横断面も存在していない。このことは、電気的なコンタクトに対する従来の作製方法において、ホトレジストの構造を構造化されるべき層に垂直に移す異方性の構造化法が使用されることにその理由がある。
本発明の素子は、それが特別簡単に作製可能であるという利点を有している。その際ボンディングパッドの幾何学形状は例えば円形、三角形、四角形、多角形であってよく、任意の不規則な形状をとってもよい。
この形式の素子におけるコンタクトラインは有利には、格子形状に成形されているので、ボンディングパッドに供給される電流は特別均一に機能層を介して分配されるようにすることができる。通例ボンディングパッドを構造化する第2の層の材料は有利には金であり、一方コンタクトラインを形成する第1の層の材料は有利には白金であってよい。
本発明の対象は更に、基板を有しており、該基板の上には第1の構造および第2の構造が配置されており、ここで第1の構造は基板に向かって拡幅されている横断面および幾何学的な形状を有しており、該形状の周囲は付加的な内側に湾曲している箇所を有しているという電気素子である。
上述してきたように、このような内側に湾曲している箇所および基板に向かって拡幅していく横断面はこの第1の構造の等方性エッチングがその原因である。
次に本発明を図示の実施例に基づいて各図を参照して詳細に説明する。
図1A〜図1Fは本発明の方法の1つの形態を横断面にて示している。
図2Aおよび2Bは工程Cにおける第2の層の等方性構造化期間のボンディングパッドを拡大平面図にて示している。
図3はボンディングパッドとコンタクトラインとの実施形態を示している。
図4は本発明の電気素子の可能な実施形態を示している。
図1Aは本発明の方法の工程A)の後の、基板5およびその上に堆積されている第1の層10および第2の層15から成る配置構成を横断面にて示している。例えばコンタクトラインおよびボンディングパッドの形の、電気的な素子に対する電気的なコンタクト形成が実現されるべきとき、例えば第1の層10は白金を有しておりかつ第2の層15は金を有している。
次いで図1Bに示されているように工程B)においてマスク構造20が第2の層15に生成される。その際このマスク構造20は幾何学的に成形された領域20Aを有している。この領域の下ではボンディングパッドが形成される。更にマスク構造20は領域20Aから出ているライン形状の構造20Bを有している。この構造はコンタクトの作製の場合に第1の層10から後にコンタクトラインを構造化するために用いられる。その際マスク構造20のこのライン形状の構造は格子形状に実現されていてもよい。
図1Cは、工程C)においてマスク構造20を通してどのように第2の層15が等方性構造化法を用いて構造化され、その際に部分的に第1の層10が露出されるかを示している。その際この工程C)において第2の構造化された層15Aは生じる。これは後のボンディングパッドの部分を形成している。その際図1Cから、等方性構造化法に基づいてマスク構造20にアンダエッチングが行われ、その結果第2の構造化された層15Aに内に向かった湾曲部25Aが形成される。その結果として、第2の構造化された層15Aの横断面15Cは基板5に向かって拡幅することになる。その際等方性構造化法、例えば等方性エッチングは有利にも図1Cに示されているように、第2の層15の、マスク構造20の小さい方の構造20Bの下方に存在している大きな領域を除去するので、マスク構造20の広い領域の下が完全に空洞化される。
その際ここでは図1Dに図示されている次の工程C1)において、マスク構造20の、下方が空洞化された部分が第1の層10に下げられる。このことは例えば工程C)において使用されたエッチング媒体を洗浄するために使用された水分の多い洗浄剤を除去するために、マスク構造20を乾燥させることによって行うことができる。エッチング材料は例えばウエットケミカルエッチング材料を含んでいることができる。その際乾燥のために、マスク構造、2つの層並びに基板から成る全体の装置を遠心分離器に投入することができ、その際に特別有利には同時に、下が空洞になっているマスク構造20の領域が第1の層10に下げられる。マスク構造20が第1の層に下がることで、引き続く工程D)においてマスク構造のこの構造は第1の層10へ特別正確に移されることになる。
引き続いて工程D)においてマスク構造20を通して第1の層10が構造化され、その際マスク構造20の比較的小さな構造20Bが第1の層に移される。その際第1の構造化された層10Aが形成される(図1E)。その際図2Aおよび図2Bに平面にて示されているように、コンタクト格子が形成される。
引き続いて工程E)においてマスク構造20が除去され、その際に第1および第2の構造化された層10A,15Aおよび付加的にコンタクトライン30から成るボンディングパッド25が露出される(図1F)。ボンディングパッド25は例えば、ワイヤがボンディングされるとき、素子の電気的なコンタクト形成のために用いることができる。
図2Aおよび図2Bには、マスク構造20を通した第2の層、金層の等方性構造化が示されている。その際図2Aから分かるように、格子形状の領域、マスク構造のライン形状の構造20Bは等方性エッチング過程の間下方が空洞化され、その際図2Aにおいてライン形状の構造20Bの交差点に第2の金層の残り35が存在している。すなわちここでは下方の空洞化はまだ完全ではない。更に、等方性構造化に基づいてボンディングパッド25に内側に向いている湾曲部25Aが存在していることが分かる。これもマスク構造の下方空洞化が原因で生じたものである。マスク構造の領域の本来の幾何学的形状はこの場合円形であるので、結果的に円形状のボンディングパッドに基づいて内側に向いている湾曲部25Aを有している円形状のボンディングパッドが生じることになる。図2Bにおいて工程C)は完了する。その際マスク構造20のライン形状の構造20Bの交差点の下方に第2の金層の領域35はもはや存在していない。
図3には、ジグザグした放射の形のコンタクトライン30を有するボンディングパッド25の別の可能な実施例が示されている。マスク構造の領域の本来の幾何学的形状はここでは破線で形状20Aとして示されている。最初の形状はこの場合四角形だった。そこから結果的に等方性構造化に基づいた工程C)において、四角形20に対して付加的に内側に向かっている湾曲部25Aを有している形状25Bが生じる。その際放射形状のコンタクトライン30は格子形状であることが多いコンタクトラインの可能な変形形態である。
図4には、本発明の素子が斜視図にて略示されている。素子はこの例においてInGaN形LEDである。その際基板5、例えばサファイア基板に種々の機能層が堆積されている。その際例えばGaNバッファ層45、nドーピングされた窒化ガリウム40、InGaN多重量子井戸50並びにP形窒化ガリウム36である。更にここには個別に示されていないが、種々の要素、例えばアルミニウムまたはインジウムによってドーピングされた付加的な窒化ガリウム層が存在している。大抵は導電性の低いpドーピングされた窒化ガリウム層に、例えば本発明の方法を用いて作製することができるコンタクトが形成されている。すなわち、例えば本発明の方法に基づいて付加的に存在している内に向かった湾曲部25Aを有しているボンディングパッド25並びに電流の、pドーピングされた窒化ガリウム層36への一層良好な伝達のためのコンタクト格子30。更に、nドーピングされた窒化ガリウム層40上にn形電極60が存在している。その際本発明のコンタクトはnドーピングされた窒化ガリウム層に形成されるようにすることもできる。
実施例
本発明の方法の工程A)においてInGaN形LEDは40nmの厚さを有する白金から成る第1の層および引き続いて1000nmの厚さを有する金から成る第2の層が蒸着される。引き続いてホトラックAZ1505(Clariant)がスピン塗布されかつ2秒間相応のマスク(ライン幅2.5μmであり、120μmの直径を有するセンターボンディングパッドを備えている)を用いて露光される。その後露光された領域は現像液AZ351Bによって現像され、その際マスク構造が形成される。これはその後に30分間120℃で乾燥される。それから工程C)において第2の層、金層が金用の水分の多いシアン化物含有エッチング材料によってエッチングされ、その際更に1+1/2分間、ポストエッチングされて、マスク構造の申し分ない下方空洞化が実現される。引き続いてエッチング材料が基板を水で洗浄することによって除去されかつその後に最大2.400U/minでスピンリンサードライヤーにおいて乾燥され、ここで付加的にマスク構造の下方空洞化された領域が第1の層、白金層に下げられる。その際引き続いてスピンリンサードライヤーにおいて低い回転数で窒素流下でポスト乾燥される。その後白金層は6分間、アルゴンプラズマにおいてスパッタリングを用いてエッチングされる(工程D))。その後マスク構造はポジストリップ(Posistrip)において除去される。
本発明はここに図示の実施例に制限されていない。別の変形は例えばボンディングパッドの幾何学的形状に関して、並びにコンタクトラインの形状および機能に関して可能である。
本発明の方法の1つの形態の1工程の横断面 本発明の方法の1つの形態の次の工程の横断面 本発明の方法の1つの形態のその次の工程の横断面 本発明の方法の1つの形態の更にその次の工程の横断面 本発明の方法の1つの形態の更にその次の工程の横断面 本発明の方法の1つの形態の更にその次の工程の横断面 工程Cにおける第2の層の等方性構造化期間のボンディングパッドの拡大平面図 図2Aに続く段階でのボンディングパッドの拡大平面図 ボンディングパッドとコンタクトラインとの実施形態を示す平面略図 本発明の電気素子の可能な実施形態を略示する斜視図

Claims (15)

  1. 基板(5)上に上下に配置された少なくとも2つの構造化された層(10A,15A)を生成するための方法において、
    A) 基板(5)に第1の層(10)およびその上に少なくとも1つの第2の層(15)が配置され、
    B) 前記少なくとも1つの第2の層(15)に第1の構造(20A)および第2の構造(20B)を有するマスク構造(20)が生成され、
    C) 前記第2の層(15)が等方性エッチング法によって構造化されることによって、前記第1の構造領域以外の前記第2の層(15)が前記マスク構造の下の領域まで除去され、前記第1の層の、前記除去された領域の下に位置している領域が露出されるようにしており、
    D) 引き続いて、前記第1の層(10)の露出された領域は異方性エッチング法によって構造化されるという工程で、基板(5)上に上下に配置された少なくとも2つの構造化された層(10A,15A)を生成するための方法であって、
    前記マスク構造(20)の前記第1の構造(20A)は粗い構造でありかつ前記マスク構造(20)の前記第2の構造(20B)は細かな構造であることを特徴とする方法
  2. − マスク構造の第1の構造は粗い構造でありかつマスク構造の第2の構造は細かな構造であり、ここで粗い構造の最小の拡がりは細かな構造の最小の拡がりの少なくとも2倍の大きさである
    請求項1記載の方法。
  3. − 工程C)において第2の層に対して選択的な腐食材料が使用される
    請求項1または2記載の方法。
  4. − 工程A)において金属層が第1の層および/または第2の層として生成される
    請求項1から3までのいずれか1項記載の方法。
  5. − 工程A)において基板上に第1の層としてPt層が生成されかつ第2の層としてAu層が生成される
    請求項4記載の方法。
  6. − 工程B)においてホトラッカ層が生成されかつホトリソグラフィーを用いてマスク構造のために構造化される
    請求項1から5までのいずれか1項記載の方法。
  7. − 工程C)においてマスク構造下の第2の層が除去され、
    − 引き続いて工程C1)においてマスク構造下の第2の層が除去された領域におけるマスク構造が第1の層に下げられる
    請求項1から6までのいずれか1項記載の方法。
  8. − 工程C)において第2の層は等方性ウェットエッチング法を用いて構造化され、
    − 工程D)において第1の層は異方性ドライエッチング法を用いて構造化される
    請求項1から7までのいずれか1項記載の方法。
  9. − 工程C)において、前記マスク構造の第2の構造の下で第2の層の領域は除去され、前記第1の層の領域は露出され、
    − 工程D)において、前記マスク構造の第2の構造は前記第1の層に移される
    請求項1から8までのいずれか1項記載の方法。
  10. − 工程D)に続く工程E)においてマスク構造(20)が除去される
    請求項1から9までのいずれか1項記載の方法。
  11. − 工程A)において第1の層(10)の下方に付加的な機能層(36,40,45,50)を持った基板(5)が用意され、ここで第1および第2の層(10,15)はそれぞれマスク層として実現され、
    − 工程B)において第1の構造としての少なくとも1つの幾何学的に成形された領域(20A)およびそこから出発している、第2の構造としてのライン形状の構造(20B)を有しているマスク構造(20)が生成され、
    − 工程C)において第2の層(15)はマスク構造(20)の幾何学的に成形された領域(20A)の下方に配置されている領域(15A)に構造化され、ここでボンディングパッド(25)が形成され、
    − 工程D)においてマスク構造(20)のライン形状の構造(20B)が第1の層(10)に移され、ここでコンタクトライン(30)が形成され、ここで
    − ボンディングパッド(25)は、付加的な湾曲部と、基板の方に向かって拡幅されている横断面(25C)とを有している
    請求項1から10までのいずれか1項記載の方法。
  12. − マスク構造(20)のライン形状の構造(20B)は格子形状に成形される
    請求項11記載の方法。
  13. − 工程C)においてマスク構造の第1の構造が少なくとも1つの層に移されかつ工程D)においてマスク構造の第2の構造が少なくとも1つの層に移される
    請求項1から12までのいずれか1項記載の方法。
  14. − 工程C)において第1の構造のみが移され、かつ工程D)において第2の構造のみが移される
    請求項13記載の方法。
  15. A) 基板(5)に少なくとも1つの層(10)が配置され、
    B) 前記少なくとも1つの層(10)に第1の構造(20A)および第2の構造(20B)を有するマスク構造(20)が生成され、
    C) 第1の構造(20A)下以外の前記少なくとも1つの層(10)の上部が完全に空洞化されるように、前記少なくとも1つの層(10)は等方性エッチング法によって構造化され
    D) 引き続いて第1の構造(20A)下以外の前記少なくとも1つの層(10)異方性エッチング法によって構造化されるという工程で、1つの構造化された層(10A)を生成するための方法であって、
    前記マスク構造(20)の第1の構造(20A)は粗い構造でありかつマスク構造(20)の第2の構造(20B)は細かな構造であることを特徴とする方法
JP2007508724A 2004-04-22 2005-04-21 少なくとも1つの層の構造化方法並びに層から成る構造を備えた電気素子 Expired - Fee Related JP5065009B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004019588.9 2004-04-22
DE102004019588A DE102004019588A1 (de) 2004-04-22 2004-04-22 Verfahren zur Strukturierung von zumindest einer Schicht sowie elektrisches Bauelement mit Strukturen aus der Schicht
PCT/DE2005/000736 WO2005103818A2 (de) 2004-04-22 2005-04-21 Verfahren zur strukturierung von zumindest einer schicht sowie elektrisches bauelement mit strukturen aus der schicht

Publications (2)

Publication Number Publication Date
JP2007535142A JP2007535142A (ja) 2007-11-29
JP5065009B2 true JP5065009B2 (ja) 2012-10-31

Family

ID=35160218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007508724A Expired - Fee Related JP5065009B2 (ja) 2004-04-22 2005-04-21 少なくとも1つの層の構造化方法並びに層から成る構造を備えた電気素子

Country Status (8)

Country Link
US (1) US7741227B2 (ja)
EP (1) EP1738404B1 (ja)
JP (1) JP5065009B2 (ja)
KR (1) KR101146888B1 (ja)
CN (1) CN100511603C (ja)
DE (1) DE102004019588A1 (ja)
TW (1) TWI276150B (ja)
WO (1) WO2005103818A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706944B1 (ko) * 2005-10-17 2007-04-12 삼성전기주식회사 질화물계 반도체 발광소자
US10734320B2 (en) 2018-07-30 2020-08-04 Infineon Technologies Austria Ag Power metallization structure for semiconductor devices
DE102016122318A1 (de) * 2016-11-21 2018-05-24 Infineon Technologies Ag Anschlussstruktur eines Leistungshalbleiterbauelements
US11127693B2 (en) 2017-08-25 2021-09-21 Infineon Technologies Ag Barrier for power metallization in semiconductor devices
US11031321B2 (en) 2019-03-15 2021-06-08 Infineon Technologies Ag Semiconductor device having a die pad with a dam-like configuration

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60183726A (ja) * 1984-03-02 1985-09-19 Toshiba Corp 半導体装置の電極パタ−ンの形成方法
US4863560A (en) * 1988-08-22 1989-09-05 Xerox Corp Fabrication of silicon structures by single side, multiple step etching process
NL9002163A (nl) * 1990-10-05 1992-05-06 Philips Nv Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
US5096535A (en) * 1990-12-21 1992-03-17 Xerox Corporation Process for manufacturing segmented channel structures
US5225372A (en) * 1990-12-24 1993-07-06 Motorola, Inc. Method of making a semiconductor device having an improved metallization structure
JPH04323822A (ja) * 1991-04-23 1992-11-13 Rohm Co Ltd 半導体装置及びその電極用導電体の形成方法
JPH04357832A (ja) * 1991-06-04 1992-12-10 Fujitsu Ltd エッチング方法および薄膜トランジスタの製造方法
US5420078A (en) * 1991-08-14 1995-05-30 Vlsi Technology, Inc. Method for producing via holes in integrated circuit layers
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5431770A (en) * 1993-10-13 1995-07-11 At&T Corp. Transistor gate formation
US5445994A (en) * 1994-04-11 1995-08-29 Micron Technology, Inc. Method for forming custom planar metal bonding pad connectors for semiconductor dice
US5686356A (en) * 1994-09-30 1997-11-11 Texas Instruments Incorporated Conductor reticulation for improved device planarity
US5894161A (en) * 1997-02-24 1999-04-13 Micron Technology, Inc. Interconnect with pressure sensing mechanism for testing semiconductor wafers
US6054334A (en) * 1997-09-12 2000-04-25 Micron Technology, Inc. Methods and structures for pad reconfiguration to allow intermediate testing during manufacture of an integrated circuit
US6828230B2 (en) * 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
JP2002532870A (ja) 1998-12-07 2002-10-02 インテル・コーポレーション 切欠きゲートを備えたトランジスタ
JP2000278964A (ja) * 1999-01-21 2000-10-06 Alps Electric Co Ltd マイクロアクチュエータとその製造方法並びにマイクロアクチュエータを用いた磁気ヘッド装置及び磁気記録装置
US6222280B1 (en) * 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
KR100295061B1 (ko) * 1999-03-29 2001-07-12 윤종용 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법
US6803327B1 (en) * 1999-04-05 2004-10-12 Taiwan Semiconductor Manufacturing Company Cost effective polymide process to solve passivation extrusion or damage and SOG delminates
JP4514855B2 (ja) * 1999-08-19 2010-07-28 東京エレクトロン株式会社 プロービングカードの製造方法
US6468439B1 (en) * 1999-11-01 2002-10-22 Bmc Industries, Inc. Etching of metallic composite articles
US6627096B2 (en) * 2000-05-02 2003-09-30 Shipley Company, L.L.C. Single mask technique for making positive and negative micromachined features on a substrate
DE10105163A1 (de) * 2000-11-06 2002-05-16 Cubit Electronics Gmbh Verfahren und Anordnung zum Kontaktieren von auf Sunbstratfolien angeordneten metallischen Kontaktflächen
JP2003046127A (ja) * 2001-05-23 2003-02-14 Sanyo Electric Co Ltd 窒化物系半導体発光素子
JP4515043B2 (ja) * 2002-05-17 2010-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
US7358195B2 (en) * 2003-04-01 2008-04-15 Lg.Philips Lcd Co., Ltd. Method for fabricating liquid crystal display device
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
US6948940B2 (en) * 2003-04-10 2005-09-27 Formfactor, Inc. Helical microelectronic contact and method for fabricating same
US8440569B2 (en) * 2007-12-07 2013-05-14 Cadence Design Systems, Inc. Method of eliminating a lithography operation
JP2009152243A (ja) * 2007-12-18 2009-07-09 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN100511603C (zh) 2009-07-08
DE102004019588A1 (de) 2005-11-17
JP2007535142A (ja) 2007-11-29
US20080001162A1 (en) 2008-01-03
WO2005103818A2 (de) 2005-11-03
KR20070001270A (ko) 2007-01-03
KR101146888B1 (ko) 2012-05-22
WO2005103818A3 (de) 2006-02-23
EP1738404A2 (de) 2007-01-03
EP1738404B1 (de) 2018-04-04
TWI276150B (en) 2007-03-11
US7741227B2 (en) 2010-06-22
CN1947232A (zh) 2007-04-11
TW200535986A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
JP5289830B2 (ja) 半導体装置
JP5065009B2 (ja) 少なくとも1つの層の構造化方法並びに層から成る構造を備えた電気素子
JP6370305B2 (ja) Ledワイヤを備える隣接した領域の製造方法およびその製造方法により得られる装置
CN111129254B (zh) 半导体器件及其形成方法
US20130092900A1 (en) Nanowire sized opto-electronic structure and method for manufacturing the same
US6306750B1 (en) Bonding pad structure to prevent inter-metal dielectric cracking and to improve bondability
TWI418060B (zh) 發光二極體晶片的製造方法
JP2007036240A (ja) 垂直構造の窒化ガリウム系発光ダイオード素子、及びその製造方法
JP2002100609A (ja) 半導体の表面を荒くする方法
KR100565174B1 (ko) 나노갭 전극소자의 제작 방법
KR200472973Y1 (ko) 발광 다이오드 기판 및 발광 다이오드
US6946313B2 (en) Method of making an aligned electrode on a semiconductor structure
JP5292456B2 (ja) Iii族窒化物半導体素子およびその製造方法
JP5881865B2 (ja) 半導体表面の粗面化方法
JP2013026347A (ja) 半導体装置およびその製造方法
JP2002208753A (ja) 半導体発光素子およびその製造方法
JP6511451B2 (ja) 半導体の表面に金属コンタクトを形成する方法及び金属コンタクトを備える装置
JP2022159182A (ja) 半導体発光装置と成長基板の間の角部での分離層の除去方法
KR100920051B1 (ko) 상변화 기억 소자의 제조방법
JP5535213B2 (ja) オプトエレクトロニクスデバイスおよびオプトエレクトロニクスデバイスの製造方法
KR101280958B1 (ko) 반도체 소자 제조 방법
JP3955806B2 (ja) 半導体装置
JPH02207531A (ja) 半導体装置の製造方法
KR101445809B1 (ko) 패터닝된 사파이어 기판의 재사용을 위한 선택적 표면 식각 방법 및 이에 따른 패터닝된 사파이어 기판
KR100917812B1 (ko) 듀얼 다마신을 갖는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080307

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110901

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120809

R150 Certificate of patent or registration of utility model

Ref document number: 5065009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees