CN111129254B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111129254B
CN111129254B CN201911056735.5A CN201911056735A CN111129254B CN 111129254 B CN111129254 B CN 111129254B CN 201911056735 A CN201911056735 A CN 201911056735A CN 111129254 B CN111129254 B CN 111129254B
Authority
CN
China
Prior art keywords
photoresist
hard mask
over
light emitting
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911056735.5A
Other languages
English (en)
Other versions
CN111129254A (zh
Inventor
胡恬
胡毓祥
郭宏瑞
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111129254A publication Critical patent/CN111129254A/zh
Application granted granted Critical
Publication of CN111129254B publication Critical patent/CN111129254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125—Distributed Bragg reflector [DBR] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一种方法包括：在衬底上方沉积光子结构，该光子结构包括光子半导体层，在光子结构上方形成导电焊盘，在导电焊盘上方形成硬掩模，其中图案化硬掩模以用硬掩模区域覆盖每个导电焊盘，使用该硬掩模作为蚀刻掩模蚀刻光子结构，以形成从衬底突出的多个台面结构，每个台面结构包括光子结构、接触焊盘和硬掩模区域的部分，在多个台面结构上方沉积第一光刻胶，在第一光刻胶上方沉积第二光刻胶，图案化第二光刻胶以暴露多个台面结构的硬掩模区域，以及蚀刻硬掩模区域以暴露多个台面结构的接触焊盘的部分。本发明的实施例还涉及半导体器件及其形成方法。

Description

半导体器件及其形成方法
技术领域
本发明的实施例涉及半导体器件及其形成方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体行业经历了快速的增长。在大多数情况下，集成密度的提高来自最小部件尺寸的反复减小，这允许将更多组件集成到给定区域中。近年来，光学部件已经在越来越多的应用中与半导体器件集成在一起，特别是由于对手机、平板电脑和其他便携式器件中的相机的需求不断增加。
发明内容
本发明的实施例提供了一种形成半导体器件的方法，包括：在衬底上方沉积光子结构，所述光子结构包括光子半导体层；在所述光子结构上方形成导电焊盘；在所述导电焊盘上方形成硬掩模，其中，图案化所述硬掩模以用硬掩模区域覆盖每个所述导电焊盘；使用所述硬掩模作为蚀刻掩模蚀刻所述光子结构，以形成从所述衬底突出的多个台面结构，每个所述台面结构包括所述光子结构、接触焊盘和所述硬掩模区域的部分；在所述多个台面结构上方沉积第一光刻胶；在所述第一光刻胶上方沉积第二光刻胶；图案化所述第二光刻胶以暴露所述多个台面结构的所述硬掩模区域；以及蚀刻所述硬掩模区域以暴露所述多个台面结构的所述接触焊盘的部分。
本发明的另一实施例提供了一种形成半导体器件的方法，包括：在载体衬底上形成多个发光结构，每个所述发光结构包括：第一多个反射层，设置在所述载体衬底上方；发光半导体层，设置在所述第一多个反射层上方；第二多个反射层，设置在所述发光半导体层上方；导电焊盘，设置在所述第二多个反射层上方；和介电层，设置在所述导电焊盘上方；在相邻的发光结构之间的所述载体衬底上方形成第一光刻胶材料；在所述第一光刻胶材料上方和所述多个发光结构上方形成第二光刻胶材料；在所述第二光刻胶材料中图案化开口以暴露每个所述发光结构的所述介电层；在每个所述发光结构的所述介电层中蚀刻凹槽，所述凹槽暴露所述发光结构的所述导电焊盘，其中，所述凹槽具有阶梯侧壁；以及在每个所述发光结构的所述介电层中的所述凹槽中形成接合焊盘，所述接合焊盘在所述发光结构的相应导电焊盘上方和所述凹槽的侧壁上方延伸。
本发明的另一实施例提供了一种半导体器件，包括：多个发光二极管结构，其中，每个所述发光二极管结构包括：第一多层反射结构；第二多层反射结构；发光二极管层，设置在所述第一多层反射结构和所述第二多层反射结构之间；绝缘层，位于所述第二多层反射结构上方；和接合结构，延伸穿过所述绝缘层并且与所述第二多层反射结构电连接，所述接合结构具有阶梯侧壁；以及互连结构，包括多个接触焊盘，其中，所述多个发光二极管结构中的每个的所述接合结构通过焊料材料电连接到所述互连结构的相应的接触焊盘，其中，所述焊料材料物理接触相应的接合结构的非垂直内侧壁。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图5示出了根据一些实施例的用于形成光子结构的工艺的各个截面图。
图6A至图6K示出了根据第一实施例的用于在光子结构的台面中形成凹槽的工艺的各种截面图。
图7A至图7F示出了根据第二实施例的用于在光子结构的台面中形成凹槽的工艺的各种截面图。
图8A至图8F示出了根据第三实施例的用于在光子结构的台面中形成凹槽的工艺的各种截面图。
图9A至图9F示出了根据第四实施例的用于在光子结构的台面中形成凹槽的工艺的各种截面图。
图10示出了根据一些实施例的用于形成光子结构的工艺的截面图。
图11示出了根据一些实施例的用于形成互连结构的工艺的截面图。
图12至图20示出了根据一些实施例的用于形成光子器件的工艺的各种截面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明在各个示例中可以重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
根据一些实施例，形成诸如发光二极管器件或激光器件的光子器件。该光子器件可以包括第一结构，该第一结构包括从载体衬底突出的多个台面。可以在台面的顶面上方形成硬掩模材料，然后在硬掩模材料中形成的凹槽用于后续的接合焊盘形成。在一些实施例中，通过在第一步骤中沉积第一光刻胶，在第二步骤中在第一光刻胶上方沉积第二光刻胶，然后图案化第二光刻胶，在硬掩模材料中形成凹槽。在一些实施例中，也图案化第一光刻胶。图案化的第二光刻胶可以用作用于在硬掩模材料中蚀刻凹槽的蚀刻掩模。第一光刻胶和第二光刻胶的使用可以允许台面上方的改进的光刻胶图案化，并因此减少由于硬掩模材料中的不适当蚀刻的凹槽而导致缺陷的机会。在一些实施例中，使用部分蚀刻硬掩模材料的多个蚀刻步骤和部分蚀刻第二光刻胶的修整步骤来蚀刻硬掩模材料。以这种方式，可以形成具有不太垂直的侧壁的凹槽，例如具有阶梯状轮廓的侧壁。以这种方式，形成在凹槽上方的接合焊盘可以具有不太垂直的侧壁的形状，这可以允许改善接合期间的焊料接触。
图1至图5、图6A至图6J、图7A至图7F、图8A至图8F、图9A至图9F和图10示出了根据一些实施例的形成包括发光二极管的结构的工艺的各种截面图。图1至图5示出了形成初始器件的各个步骤，并且图6A至图6K、图7A至图7F、图8A至图8F和图9A至图9F示出了在图1至图5所示的工艺之后在硬掩模114(参见图5)中形成开口130(参见图5)的四个单独的实施例工艺。图10示出了在图6A至图6J、图7A至图7F、图8A至图8F和图9A至图9F中所示的四个单独的实施例工艺中的任一个之后的接合焊盘116的形成。尽管在形成包括发光二极管的结构的特定上下文中描述了工艺和结构，但是在本发明的上下文中还考虑了诸如半导体激光器、光电探测器或其他光子器件的其他结构的形成。
在图1中，提供了载体衬底102。载体衬底102可以是半导体衬底，诸如可以被掺杂(例如，以p型或n型掺杂剂掺杂)或未掺杂的块状半导体、绝缘体上半导体(SOI)衬底等。载体衬底102可以是晶圆，诸如硅晶圆或砷化镓(GaAs)晶圆。通常，SOI衬底是在绝缘体层上形成的半导体材料层。绝缘体层可以是例如掩埋氧化物(BOX)层、氧化硅层等。绝缘体层提供在通常为硅或玻璃衬底的衬底上。也可以使用其他衬底，诸如多层或梯度衬底。在一些实施例中，载体衬底102的半导体材料可以包括：包括硅或锗的半导体；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等或它们的组合的其他半导体。
蚀刻停止层105可以形成在载体衬底102上。蚀刻停止层105可以通过诸如化学气相沉积(CVD)的合适的沉积工艺来沉积，或者可以通过合适的外延工艺来生长。蚀刻停止层105可以包括诸如InGaP、InP、GaAsAl、AlAs等的材料或它们的组合，与随后形成的上面的层相比，该材料表现出足够的蚀刻速率选择性。在一些实施例中，蚀刻停止层105的厚度在约0.1μm和约5μm之间。
第一反射结构106可以形成在蚀刻停止层105上。第一反射结构106可以包括多层材料，例如一种或多种类型的半导体材料。这些层可以是掺杂的或不掺杂的。可以通过诸如化学气相沉积(CVD)的合适的沉积工艺来沉积这些层，或者可以通过合适的外延工艺来生长这些层。第一反射结构106可以是例如分布式布拉格反射器结构，其中具有不同折射率的材料的交替层被组合用于反射光和/或透射特定波长的光。在一些实施例中，反射结构106包括不同材料的交替层，诸如具有不同组分的半导体材料的交替层。在一些实施例中，第一反射结构106包括载体衬底102的材料(例如，GaAs)的交替的掺杂和未掺杂的层，其中掺杂层具有与未掺杂层不同的折射率。掺杂剂可以是允许掺杂层具有与未掺杂层不同的折射率的任何合适的掺杂剂。在一些实施例中，掺杂剂是诸如C的p型掺杂剂。在一些实施例中，第一反射结构106的掺杂层的掺杂剂浓度在从约1E-17原子/cm3到约1E-18原子/cm3的范围内。因此，第一反射结构106可以在所得的发光二极管104中形成p型反射区域(参见图10)。第一反射结构106可以具有任何宽度。在一些实施例中，第一反射结构106具有在约1μm与约9μm之间的高度H1。图1出于说明性目的示出了四个交替层，并且其他实施例可以具有更少或更多的交替层。
参考图1，在第一反射结构106上形成光子半导体区域108。光子半导体区域108可以包括载体衬底102的材料(例如，GaAs)的掺杂层，或者可以包括其他材料或材料的组合。在一些实施例中，光子半导体区域108可以具有p型区域和n型区域。在一些实施例中，光子半导体区域108包括P-N结，该P-N结在操作期间发光(例如，作为发光二极管)或在操作期间以单个谐振频率发射激光。可以用诸如硼、铝、镓、铟等的p型掺杂剂来掺杂p型区域，并且可以使用诸如磷、砷等的n型掺杂剂来掺杂n型区域。在一些实施例中，在n型区域上方形成p型区域。光子半导体区域108的n型区域可以连接到第一反射结构106，使得光朝着第一反射结构106发射。在其他实施例中，光子半导体区域108用作光电探测器的一部分。
第二反射结构110可以形成在光子半导体区域108上。光子半导体区域108的p型区域可以连接到第二反射结构110。第二反射结构110可以包括多层材料，诸如一种或多种半导体材料。在一些实施例中，第二反射结构110包括不同材料的交替层，诸如具有不同组分的半导体材料的交替层。这些层可以是掺杂的或未掺杂的。可以通过诸如化学气相沉积(CVD)的合适的沉积工艺来沉积这些层，或者可以通过合适的外延工艺来生长这些层。第二反射结构110可以是例如分布式布拉格反射器。在一些实施例中，第二反射结构110包括载体衬底102的材料(例如，GaAs)的交替的掺杂和未掺杂的层，其中掺杂层具有与未掺杂层不同的折射率。掺杂剂可以是允许掺杂层具有与未掺杂层不同的折射率的任何掺杂剂。在一些实施例中，掺杂剂是诸如Si的n型掺杂剂。在一些实施例中，第二反射结构110的掺杂层具有在约1E-17原子/cm3至约1E-18原子/cm3的范围内的掺杂剂浓度。因此，第二反射结构110可以在所得的发光二极管104中形成n型反射区域(见图3)。第二反射结构110的掺杂剂可以是与第一反射结构106的掺杂剂不同的掺杂剂。在一些实施例中，第二反射结构110具有在约1μm和约9μm之间的高度H2。图1出于说明性目的示出了四个交替层，并且其他实施例可以具有更少或更多的交替层。
在一些实施例中，反射结构106和110形成谐振腔，谐振腔可以增强来自光子半导体区域108的光的强度。反射结构106和110可以在相同波长的光下具有不同的反射率。例如，反射结构106和110的折射率在光的特定波长(例如在操作期间从光子半导体区域108发射的光的波长)下可以不同。在一些实施例中，第一反射结构106形成为具有比第二反射结构110更低的反射率，使得与第二反射结构110相比，允许来自光子半导体区域108的更多的光(例如，激光)传输通过第一反射结构106。在某些情况下，可以通过调整反射结构106和110的总高度、交替层的数量或反射结构106和110的总掺杂量来改变反射结构106和110的折射率。例如，具有比第二反射结构110更少的交替层的第一反射结构106可以具有比第二反射结构110更低的反射率。在一些实施例中，第一反射结构106的高度H1可以小于第二反射结构110的高度H2，例如，由于第一反射结构106具有比第二反射结构110少的交替层。
在图2中，接触焊盘112形成在第二反射结构110上。接触焊盘112物理和电连接到第二反射结构110，第二反射结构110本身物理和电连接到光子半导体区域108。接触焊盘112因此电连接到所得发光二极管104的n型侧(参见图10)。接触焊盘112可以包括一种或多种材料，诸如Ge、Au、GeAu、Ni、Ti、Ta、Pt、Cu、Pt、Al、W、In、Ag、Sn、Zn、Pd、Mn、Sb、Be、Mg、Si等或它们的组合。接触焊盘112可以包括单层材料或多层材料。在一些实施例中，接触焊盘112与第二反射结构110形成欧姆电接触。
在一些实施例中，通过首先在第二反射结构110上方形成晶种层来形成接触焊盘112。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同的材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层上方的铜层。可以使用例如物理气相沉积(PVD)等形成晶种层。然后可以在晶种层上方形成光刻胶并对光刻胶进行图案化。可以通过旋涂等形成光刻胶，并且可以使用适当的光刻技术(例如，暴露于光然后进行光刻胶蚀刻)来对光刻胶进行图案化。光刻胶的图案对应于接触焊盘112。图案化形成穿过光刻胶的开口，该开口暴露出晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀、化学镀等的镀来形成导电材料。导电材料可以包括金属，例如铜、钛、钨、铝等或它们的组合。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)来去除光刻胶。一旦去除了光刻胶，诸如通过使用可接受的蚀刻工艺，诸如通过湿蚀刻或干蚀刻，去除晶种层的暴露部分。晶种层的剩余部分和导电材料形成接触焊盘112。
转到图3，在第二反射结构110和接触焊盘112上方形成硬掩模材料，然后对硬掩模材料进行图案化，形成硬掩模区域114。图案化硬掩模材料，使得硬掩模区域114覆盖接触焊盘112，并且第二反射结构110的一部分暴露在硬掩模区域114之间。硬掩模区域114的硬掩模材料可以是诸如氧化硅、氮化硅、氧化铝等或组合的材料，与第二反射结构110、光子半导体区域108和第一反射结构106的材料相比，具有足够的蚀刻选择性，以允许将硬掩模区域114用作掩模。可以通过诸如CVD等的沉积工艺或另一合适的工艺来形成硬掩模材料。可以通过任何合适的光刻掩模和蚀刻工艺将硬掩模材料图案化成硬掩模区域114。例如，可以在第二反射结构110上方和在接触焊盘112上方形成光刻胶。然后可以对该光刻胶进行图案化，并且可以利用一个或多个蚀刻工艺(例如干蚀刻工艺)来去除硬掩模材料的一部分，在需要硬掩模区域114的地方留下硬掩模材料的剩余部分。然后可以使用合适的工艺(诸如灰化工艺)去除光刻胶。在一些实施例中，硬掩模区域114可以形成为在第二反射结构110上的厚度在约1μm和约5μm之间，并且在接触焊盘112上的厚度在约0.8μm和约0.2μm之间。在一些实施例中，硬掩模区域114可以被图案化为具有在约3μm与约50μm之间的宽度W0以及在约6μm与约100μm之间(诸如约20μm)的节距P0。在一些实施例中，可以确定硬掩模区域114的宽度W0或节距P0，以随后形成具有特定宽度W1或节距P1的台面107(见图5)。
转到图4，在第二反射结构110、发射半导体区域108、第一反射结构106和载体衬底102中形成凹槽109。使用硬掩模区域114作为蚀刻掩模，使用一个或多个蚀刻工艺形成凹槽109。第二反射结构110、发射半导体区域108、第一反射结构106和载体衬底102的剩余部分限定了多个台面107。可以使用一个或多个湿蚀刻工艺或使用一个或多个各向异性干蚀刻工艺来蚀刻凹槽109。在一些实施例中，可以使用多种不同的干蚀刻工艺来蚀刻凹槽109。在一些实施例中，台面107可具有直的侧壁、弯曲的侧壁、垂直的侧壁、锥形的侧壁，阶梯侧壁或具有这些特征的组合的侧壁。在一些实施例中，台面107的侧壁可具有相对于彼此具有不同角度的多个笔直或锥形部分。例如，在一些实施例中，台面107的第一部分(例如，下部)可以比台面107的第二部分(例如，上部)具有更垂直的侧壁。在一些实施例中，在平面图中，台面107可以具有正方形、矩形、圆形、不规则形状、伸长的形状(例如，条形)或具有其他形状。
在一些实施例中，干蚀刻工艺包括在处理室中执行的等离子体蚀刻工艺，其中将工艺气体供应到处理室中。在一些实施例中，等离子体是直接等离子体。在其他实施例中，等离子体是在连接到处理室的单独的等离子体生成室中生成的远程等离子体。可以通过生成等离子体的任何合适的方法将工艺气体激活成等离子体，诸如变压器耦合等离子体(TCP)系统、电感耦合等离子体(ICP)系统、磁增强反应离子技术、电子回旋共振技术等。
在一些实施例中，干蚀刻工艺中使用的工艺气体可以以约10sccm至约1000sccm之间的速率流入处理室。在一些实施例中，干蚀刻工艺在约25℃至约100℃之间的温度下执行。处理室中的压力可以在约1mTorr和约200mTorr之间。在一些实施例中，如上所述，干蚀刻工艺的工艺特性可以在蚀刻期间改变一次或多次，这可以导致台面107的侧壁具有阶梯状轮廓或具有多个部分的轮廓。
仍然参考图4，在一些实施例中，将凹槽109蚀刻到载体衬底102中，使得台面107具有在约5μm与约25μm之间的高度H3。台面107可具有垂直侧壁或可具有锥形侧壁，如图5所示。台面107的侧壁还可具有垂直部分和锥形部分。在一些实施例中，可以在蚀刻凹槽109之后执行诸如湿化学清洁或干等离子体清洁工艺的清洁工艺。
转到图5，在台面107的光子半导体区域108中形成不透明部分108B。在自顶向下的视图中，不透明部分108B围绕光子半导体区域108的透明部分108A的周边延伸。在一些实施例中，不透明部分108B基本上阻挡或吸收来自光子半导体区域108的光，使得光不在横向方向(例如，在平行于载体衬底102的主表面的方向)上从所得的发光二极管104发射。不透明部分108B也可以比透明部分108A对载流子的导电性更弱，因此可以在操作期间增加导电性更高的透明部分108A的载流子浓度。不透明部分108B可以包括光子半导体区域108的氧化材料。在一些实施例中，不透明部分108B由光子半导体区域108的材料通过诸如快速热氧化(RTO)工艺、湿化学氧化工艺、在含氧环境中执行的快速热退火(RTA)等的氧化工艺形成。
仍参考图5，在台面107的侧面上形成保护间隔件124。保护间隔件124可以由诸如氮化硅、氧化硅、SiCN、氧化铝、它们的组合等的介电材料形成。保护间隔件124可以通过使用CVD、PVD、ALD等的共形沉积形成，然后进行各向异性干蚀刻以去除载体衬底102或硬掩模区域114的侧面上的保护间隔件的部分。在一些实施例中，保护间隔件124形成为具有约0.05μm至约3μm之间的厚度。
为了清楚起见，在下文中，对台面107的引用也被认为也包括保护间隔件124。在形成保护间隔件124之后，台面107可以间隔开节距P1。在一些实施例中，节距P1在约6μm和约100μm之间。在一些实施例中，第一反射结构106的下部具有下部宽度W1’，第二反射结构110的上部具有上部宽度W1。在一些实施例中，下部宽度W1’在约4μm和约51μm之间，并且上部宽度W1在约3μm和约50μm之间。在一些实施例中，台面107可具有介于约0.1与约9之间(诸如约1.1)的纵横比(高度/宽度)。在一些实施例中，相邻台面107之间的凹槽109可具有在约0.1与约9之间的纵横比(高度/宽度)。
图6A至图6K、图7A至图7F、图8A至图8F和图9A至图9F示出了在图1至图5所示的工艺之后在硬掩模区域114中形成开口130的四个实施例工艺。图6A至图6K示出了根据第一实施例的用于在硬掩模区域114中形成凹槽130(参见图6J)的中间工艺步骤。在图6A至图6K所示的实施例中，形成负性光刻胶600并对其图案化(见图6A至图6C)，然后在负性光刻胶600上方形成正性光刻胶610并图案化正性光刻胶610以形成蚀刻掩模(见图6D至图6F)。然后，将图案化的正性光刻胶610用作蚀刻掩模，使用蚀刻步骤和修整步骤的循环的蚀刻工艺用于在硬掩模区域114中形成凹槽130(见图6G至图6K)。
在某些情况下，形成负性光刻胶600以及然后在负性光刻胶600上方形成正性光刻胶610可以减少由于不适当的光刻胶图案化而导致缺陷的机会。例如，使用两种光刻胶可以减少在显影期间去除硬掩模区域114上方的所有光刻胶的机会。如果去除了硬掩模区域114上方的所有光刻胶，则可以在形成凹槽130期间去除比所期望的数量更多的硬掩模区域114的材料(见图6G至图6J)。硬掩模区域114的不适当蚀刻会导致器件故障或性能降低。在某些情况下，使用两种所述的光刻胶可以减少节距较大(例如，大于约20μm)的台面107或由纵横比较大的间隙(例如，间隙的高度/宽度小于约4)分隔开的相邻的台面107的不适当的光刻胶图案化。以这种方式，如上所述形成负性光刻胶600和正性光刻胶610可以减少工艺缺陷的机会，并且还可以在器件设计中提供更大的灵活性。
首先转到图6A，在台面107和载体衬底102上方形成负性光刻胶600。负性光刻胶600填充凹槽109并且可以覆盖硬掩模区域114的顶面。负性光刻胶600可以通过合适的工艺(诸如旋涂等)形成。在一些实施例中，负性光刻胶600可以形成为在硬掩模区域114的顶面上方具有在约0μm与约1μm之间的厚度。
在图6B中，使用光掩模602将负性光刻胶600暴露于光604。光604可以是例如紫外(UV)光。光掩模602可以具有图案，使得仅设置在台面107之间的负性光刻胶600的区域暴露于光604。在暴露于光604时，暴露区域中的负性光刻胶604变得交联或聚合，因此变得更耐显影剂的去除(见图6C)。
在图6C中，对负性光刻胶600进行显影，去除负性光刻胶600中未暴露于光604的部分。例如，可以使用合适的湿化学显影剂对负性光刻胶600进行显影。以这种方式，可以图案化负性光刻胶600。负性光刻胶600的剩余部分设置在台面107之间，并且可以突出于硬掩模区域114的顶面之上。在一些实施例中，剩余负性光刻胶600部分地在硬掩模区域114的顶面上方延伸。在一些实施例中，硬掩模区域114的顶面没有剩余的负性光刻胶600。在一些实施例中，在显影负性光刻胶600之后，执行热处理工艺(例如，硬烘烤)以增加剩余的负性光刻胶600的稳定性。在一些实施例中，负性光刻胶600在硬掩模区域114的顶面之上突出约0μm至约1μm。
转到图6D，在台面107和负性光刻胶600上方形成正性光刻胶610。正性光刻胶610覆盖硬掩模区域114的顶面。可以通过诸如旋涂等的适当工艺形成正性光刻胶610。在一些实施例中，正性光刻胶610可以在硬掩模区域114之间具有凹进区域(例如，较薄区域)，如图6D所示。在一些情况下，硬掩模区域114之间的正性光刻胶610的凹进区域可能是由于负性光刻胶600不完全填充凹槽109而引起的。在某些情况下，正性光刻胶610可以在硬掩模区域114上方具有凹进区域。在某些情况下，硬掩模区域114上方的正性光刻胶610的凹进区域可能是由于负性光刻胶610在台面107之上突出而引起的。在某些情况下，如图6D所示，正性光刻胶610的凹进区域可以位于硬掩模区域114之间，并且负性光刻胶600可以突出在台面107之上。
在图6E中，使用光掩模612将正性光刻胶610暴露于光614。光614可以是例如紫外(UV)光。光掩模612可以具有图案，使得仅位于台面107正上方的正性光刻胶610的一些区域暴露于光614。一旦暴露于光614，则在暴露的区域中的正性光刻胶610变得更不耐显影剂的去除(参见图6F)。
在图6F中，对正性光刻胶610进行显影，去除正性光刻胶610的暴露于光614的部分。例如，可以使用合适的湿化学显影剂对正性光刻胶610进行显影。以这种方式，可以图案化正性光刻胶610，以暴露硬掩模区域114的顶面。正性光刻胶610的一些剩余部分在硬掩模区域114的顶面上方部分地延伸。在一些实施例中，在显影正性光刻胶610之后，执行热处理工艺(例如，硬烘烤)以增加剩余的正性光刻胶610的稳定性。在一些实施例中，正性光刻胶610在硬掩模区域114的顶面之上突出的厚度在约3μm和约0μm之间，诸如约1.5μm。
仍然参考图6F，在显影正性光刻胶610之后，正性光刻胶610中的位于硬掩模区域114上方的开口可以具有在约1μm和约12μm之间的宽度W2。在一些实施例中，正性光刻胶610的高度的变化量V1可以小于约1μm。在一些实施例中，正性光刻胶610中的开口与硬掩模区域114的顶面之间的角度A1在约30°至约90°之间，诸如约46°。
在图6G至图6J中，在硬掩模区域114中形成凹槽130，以暴露接触焊盘112。首先，使用正性光刻胶610作为蚀刻掩模，执行第一蚀刻步骤以部分地蚀刻硬掩模区域114。在一些实施例中，第一蚀刻步骤可以将硬掩模区域114蚀刻约0.1μm与约0.5μm之间的深度。第一蚀刻步骤可以包括例如干蚀刻工艺。在一些实施例中，干蚀刻工艺包括在处理室中执行的等离子体蚀刻工艺，其中将工艺气体供应到处理室中。在一些实施例中，等离子体是直接等离子体。在其他实施例中，等离子体是在连接到处理室的单独的等离子体生成室中生成的远程等离子体。可以通过生成等离子体的任何合适的方法将工艺气体激活成等离子体，诸如变压器耦合等离子体(TCP)系统、电感耦合等离子体(ICP)系统、磁增强反应离子技术、电子回旋共振技术等。
转向图6H，在第一蚀刻步骤之后，执行第一修整步骤。第一修整步骤蚀刻正性光刻胶610，这增加了正性光刻胶610中的开口的宽度。例如，第一修整步骤可以将正性光刻胶中的开口的宽度从W2(见图6G)增加到宽度W3，宽度W3可以比W2大大约0.01μm至约1μm。第一修整步骤可以暴露硬掩模区域114的顶面的一部分。在一些情况下，由于第一修整步骤，正性光刻胶610的更浅的角度A1可以允许正性光刻胶610中的开口的宽度更大地增加。在一些实施例中，第一修整步骤包括干蚀刻工艺，诸如等离子体蚀刻工艺，第一修整步骤可以在与第一蚀刻步骤相同的处理室中执行。
转到图6I，使用正性光刻胶610作为蚀刻掩模，执行第二蚀刻步骤以部分地蚀刻硬掩模区域114。因为正性光刻胶610中的开口具有增加的宽度，所以第二蚀刻步骤蚀刻硬掩模区域114的先前未蚀刻的部分以及先前通过第一蚀刻步骤蚀刻的硬掩模区域114的部分(参见图6G)。以这种方式，第二蚀刻步骤使凹槽130具有阶梯状轮廓(例如，具有一个或多个阶梯的侧壁)，如图6I所示。在一些实施例中，第二蚀刻步骤可以将硬掩模区域114蚀刻约0.1μm至约0.5μm之间的附加深度。第二蚀刻步骤可以包括类似于第一蚀刻步骤的干蚀刻工艺。在一些实施例中，第二蚀刻步骤可以使用与第一蚀刻步骤不同的干蚀刻工艺。
转到图6J，执行附加的修整步骤和蚀刻步骤以蚀刻凹槽130，暴露接触焊盘112。例如，在图6I所示的第二蚀刻步骤之后，可以执行第二修整步骤以进一步增大正性光刻胶610中的开口的宽度。第二修整步骤可以类似于第一修整步骤(见图6H)。然后可以执行第三蚀刻步骤，第三蚀刻步骤可以类似于第二蚀刻步骤或第一蚀刻步骤。以这种方式，可以执行包括修整步骤和蚀刻步骤的多个蚀刻循环，从而执行交替的修整步骤和蚀刻步骤。在一些情况下，在第一蚀刻步骤之后，可以执行两个或多个蚀刻循环，每个循环包括修整步骤和随后的蚀刻步骤。例如，可以执行三个蚀刻循环，产生图6J所示的凹槽130的阶梯状轮廓。在其他实施例中，可以执行多于或少于三个的蚀刻循环。
通过如上所述使用多个蚀刻循环形成凹槽130，凹槽130形成为具有阶梯状轮廓。在某些情况下，阶梯状轮廓的“台阶”可能没有统一的高度或长度。在一些情况下，阶梯状轮廓的“台阶”的表面可以不是垂直或水平的(例如，这些表面可以是成角度的、锥形的、不规则的等)。在一些实施例中，凹槽130的阶梯状轮廓可以具有与硬掩模区域114的顶面之间的在约45°至约70°之间(诸如约46°)的近似角度A2。在一些情况下，由于在修整步骤期间正性光刻胶610中的开口的较大宽度增加，正性光刻胶610的较浅的角度A1(见图6F)可允许凹槽130的较浅角度A2。在一些情况下，具有阶梯状或成角度的轮廓的凹槽130允许接合焊盘116与导电连接件302之间的改进的结合，如以下关于图12所述。
转到图6K，去除正性光刻胶610和负性光刻胶600。可以使用例如湿化学工艺或干工艺(例如灰化工艺)来去除正性光刻胶610和负性光刻胶600。在一些实施例中，在与负性光刻胶600分开的步骤中去除正性光刻胶610。在一些情况下，使用干工艺去除负性光刻胶600导致保护间隔件124具有更粗糙的表面，如图6K所示。
图7A至图7F示出了根据第二实施例的用于在硬掩模区域114中形成凹槽130(参见图7E)的中间工艺步骤。在图7A至图7F所示的实施例中，形成第一正性光刻胶700但未图案化第一正性光刻胶700(参见图7A)，然后第二正性光刻胶710形成在第一正性光刻胶700上方并图案化第二正性光刻胶710以形成蚀刻掩模(参见图7B至图7D)。然后，使用图案化的第二正性光刻胶710作为蚀刻掩模，使用蚀刻步骤和修整步骤的循环的蚀刻工艺用于在硬掩模区域114中形成凹槽130(见图7E至图7F)。在一些情况下，形成第一正性光刻胶700以及然后在第一正性光刻胶700上形成第二正性光刻胶710可以减少由于不适当的光刻胶图案化而造成缺陷的机会，并且允许器件设计具有更大的灵活性，类似于上面关于图6A至图6K的描述。
首先转向图7A，在台面107和载体衬底102上方形成第一正性光刻胶700。第一正性光刻胶700填充凹槽109并且可以覆盖硬掩模区域114的顶面。可以通过诸如旋涂等的适当工艺来形成第一正性光刻胶700。在一些实施例中，第一正性光刻胶700可以形成为在硬掩模区域114的顶面上方具有在约0μm与约5μm之间的厚度。
转向图7B，在第一正性光刻胶700上方形成第二正性光刻胶710。可以通过诸如旋涂等的适当工艺来形成第二正性光刻胶710。在一些实施例中，第二正性光刻胶710可以形成为具有约0μm至约5μm之间的厚度，诸如约2.5μm。
在图7C中，使用光掩模712将第二正性光刻胶710暴露于光714。光714可以是例如紫外(UV)光。光掩模712可以具有图案，使得仅在台面107正上方的第二正性光刻胶710的一些区域暴露于光714。第一正性光刻胶700的区域也可以暴露于穿过第二正性光刻胶710的光714。一旦暴露于光714，第二正性光刻胶710和第一正性光刻胶700的曝光区域变得更不耐显影剂的去除(见图7D)。
在图7D中，显影第二正性光刻胶710和第一正性光刻胶700，去除第二正性光刻胶710和第一正性光刻胶700的暴露于光714的部分。例如，可以使用合适的湿化学显影剂显影第二正性光刻胶710和第一正性光刻胶700。以这种方式，第二正性光刻胶710和第一正性光刻胶700可以被图案化，暴露出硬掩模区域114的顶面。剩余的第二正性光刻胶710和第一正性光刻胶700的一些部分在硬掩模区域114的顶面上方部分地延伸。在一些实施例中，在显影之后，执行热处理工艺(例如，硬烘烤)以增加剩余的第二正性光刻胶710和第一正性光刻胶700的稳定性。在一些实施例中，第二正性光刻胶710在硬掩模区域114的顶面之上突出的厚度在约0μm和约3μm之间，诸如约1.5μm。
仍然参考图7D，在显影第二正性光刻胶710和第一正性光刻胶700之后，硬掩模区域114上方的第二正性光刻胶710和第一正性光刻胶700中的开口可以具有约1μm和约12μm之间的宽度W4。在一些实施例中，第二正性光刻胶710的高度的变化量V2可以小于约1μm。在一些实施例中，第二正性光刻胶710和第一正性光刻胶700中的开口与硬掩模区域114的顶面成约30°至约90°之间的角度A3，诸如约84°。
在图7E中，在硬掩模区域114中形成凹槽130，暴露接触焊盘112。可以使用干蚀刻工艺和修整工艺来形成凹槽130，所述干蚀刻工艺和修整工艺与之前关于图6G至图6J所述的相似。例如，可以使用第一蚀刻步骤以及随后的修整步骤和蚀刻步骤的一个或多个循环来形成凹槽130。包括蚀刻步骤和修整步骤的干蚀刻工艺的工艺细节可以类似于先前关于图6G至图6J所述的细节，并且在此不再重复。另外，通过如上所述使用多个蚀刻循环形成凹槽130，凹槽130形成为具有阶梯状轮廓。在某些情况下，阶梯状轮廓的“台阶”可能没有统一的高度或长度。在一些情况下，阶梯状轮廓的“台阶”的表面可以不是垂直或水平的(例如，这些表面可以是成角度的、锥形的、不规则的等)。在一些实施例中，凹槽130的阶梯状轮廓可以具有与硬掩模区域114的顶面之间的在约45°至约70°之间(诸如约64°)的近似角度A4。在一些情况下，较浅的角度A3(见图7D)可允许凹槽130的较浅角度A4。在某些情况下，具有阶梯状或成角度的轮廓的凹槽130允许改善接合焊盘116与导电连接件302之间的结合，下面将参考图12进行描述。
转到图7F，去除第二正性光刻胶710和第一正性光刻胶700。可以使用例如湿化学工艺或干工艺(例如灰化工艺)去除第二正性光刻胶710和第一正性光刻胶700。在一些实施例中，在与第一正性光刻胶700分开的步骤中去除第二正性光刻胶710。在一些情况下，在去除第一正性光刻胶700之后，保护间隔件124可具有比去除负性光刻胶600之后的保护间隔件124的表面(如先前关于图6K所述)更光滑的表面。
图8A至图8F示出了根据第三实施例的用于在硬掩模区域114中形成凹槽130(参见图8E)的中间工艺步骤。在图8A至图8F所示的实施例中，形成负性光刻胶800但未图案化负性光刻胶800，然后在负性光刻胶800上方形成正性光刻胶810并图案化正性光刻胶810以形成蚀刻掩模(参见图8B至图8D)。然后，使用图案化的正性光刻胶810作为蚀刻掩模，使用蚀刻步骤和修整步骤的循环的蚀刻工艺用于在硬掩模区域114中形成凹槽130(见图8E至图8F)。在一些情况下，与上面关于图6A至图6K的描述相似，形成负性光刻胶800以及然后在负性光刻胶800上方形成正性光刻胶810可以减少由于不适当的光刻胶图案化而导致缺陷的机会，并允许器件设计具有更大的灵活性。
首先转到图8A，负性光刻胶800形成在台面107和载体衬底102上方。负性光刻胶800填充凹槽109，并且可以覆盖硬掩模区域114的顶面的一部分。可以通过诸如旋涂等的适当工艺来形成负性光刻胶800。在一些实施例中，可以控制旋涂工艺的旋转速度，使得在执行旋涂工艺之后，硬掩模区域114的顶面的部分没有负性光刻胶800。在一些实施例中，负性光刻胶800可以突出于硬掩模区域114的顶面之上，如图8A所示，或者可以位于硬掩模区域114的顶面处或下方。负性光刻胶800的顶面可以具有凸形(如图8A所示)、平面、凹形或其他形状。
转到图8B，在负性光刻胶800上方形成正性光刻胶810。可以通过诸如旋涂等的适当工艺来形成正性光刻胶810。在一些实施例中，正性光刻胶810可以形成为具有约0μm至约5μm之间的厚度，诸如约2.5μm。
在图8C中，使用光掩模812将正性光刻胶810暴露于光814。光814可以是例如紫外(UV)光。光掩模812可以具有图案，使得仅在台面107正上方的正性光刻胶810的一些区域暴露于光814。在暴露于光814时，正性光刻胶810的暴露的区域变得更不耐显影剂的去除(参见图8D)。
在图8D中，对正性光刻胶810进行显影，去除正性光刻胶810的暴露于光814的部分。例如，可以使用合适的湿化学显影剂对正性光刻胶810进行显影。以这种方式，可以图案化正性光刻胶810，暴露出硬掩模区域114的顶面。剩余的正性光刻胶810的一些部分在硬掩模区域114的顶面上方部分地延伸。在一些实施例中，在显影之后，执行热处理工艺(例如，硬烘烤)以增加剩余的正性光刻胶810的稳定性。
仍然参考图8D，在显影正性光刻胶810之后，正性光刻胶810中的位于硬掩模区域114上方的开口可以具有在约1μm和约12μm之间的宽度W5。在一些实施例中，正性光刻胶810中的开口与硬掩模区域114的顶面成约30°至约90°之间的角度A5，诸如约84°。
在图8E中，在硬掩模区域114中形成凹槽130，暴露出接触焊盘112。可以使用类似于先前关于图6G至图6J所述的干蚀刻和修整工艺来形成凹槽130。例如，可以使用第一蚀刻步骤以及随后的修整步骤和蚀刻步骤的一个或多个循环来形成凹槽130。包括蚀刻步骤和修整步骤的干蚀刻工艺的工艺细节可以类似于先前关于图6G至图6J所述的细节，并且在此不再重复。另外，通过如上所述使用多个蚀刻循环形成凹槽130，凹槽130形成为具有阶梯状轮廓。在某些情况下，阶梯状轮廓的“台阶”可能没有统一的高度或长度。在一些情况下，阶梯状轮廓的“台阶”的表面可以不是垂直或水平的(例如，这些表面可以是成角度的、锥形的、不规则的等)。在一些实施例中，凹槽130的阶梯状轮廓可以具有与硬掩模区域114的顶面之间的在约45°至约70°之间(诸如约64°)的近似角度A6。在一些情况下，较浅的角度A5(见图8D)可允许凹槽130的较浅角度A6。在某些情况下，具有阶梯状或成角度的轮廓的凹槽130允许改善接合焊盘116与导电连接件302之间的结合，下面将参考图12进行描述。
转到图8F，去除正性光刻胶810和负性光刻胶800。可以使用例如湿化学工艺或干工艺(例如灰化工艺)来去除正性光刻胶810和负性光刻胶800。在一些实施例中，在与负性光刻胶800分开的步骤中去除正性光刻胶810。在一些情况下，由于负性光刻胶800尚未显影，因此在去除负性光刻胶800之后，保护间隔件124可以具有比在去除负性光刻胶600之后的保护间隔件124的表面(如先前关于图6K所述)更光滑的表面。
图9A至图9F示出了根据第四实施例的用于在硬掩模区域114中形成凹槽130(参见图9E)的中间工艺步骤。在图9A至图9F所示的实施例中，形成第一正性光刻胶900但未图案化第一正性光刻胶900，然后在第一正性光刻胶900上方形成第二正性光刻胶910并图案化第二正性光刻胶910以形成蚀刻掩模(参见图9B至图9D)。然后，使用图案化的第二正性光刻胶910作为蚀刻掩模，使用蚀刻步骤和修整步骤的循环的蚀刻工艺用于在硬掩模区域114中形成凹槽130(见图9E至图9F)。在一些情况下，形成第一正性光刻胶900以及然后在第一正性光刻胶900上方形成第二正性光刻胶910可以减小由于不适当的光刻胶图案化而导致缺陷的机会，并允许器件设计具有更大的灵活性，类似于上面关于图6A至图6K的描述。
首先转向图9A，在台面107和载体衬底102上方形成第一正性光刻胶900。第一正性光刻胶900至少部分地填充凹槽109。在一些实施例中，第一正性光刻胶900可以覆盖硬掩模区域114的顶面的部分。可以通过诸如旋涂等的适当工艺来形成第一正性光刻胶900。在一些实施例中，可以控制旋涂工艺的旋转速度，使得在执行旋涂工艺之后，硬掩模区域114的顶面的部分没有第一正性光刻胶900。在一些实施例中，第一正性光刻胶900可以突出于硬掩模区域114的顶面之上，或者可以位于硬掩模区域114的顶面处或下方，如图9A所示。第一正性光刻胶900的顶面可以具有凸形、平坦形、凹形(如图9A所示)或其他形状。
转向图9B，第二正性光刻胶910形成在第一正性光刻胶900上方。第二正性光刻胶910可以通过诸如旋涂等的适当工艺形成。在一些实施例中，第二正性光刻胶910可以形成为具有约0μm至约5μm之间的厚度，诸如约2.5μm。
在图9C中，使用光掩模912将第二正性光刻胶910暴露于光914。光914可以是例如紫外(UV)光。光掩模912可具有图案，使得仅在台面107正上方的第二正性光刻胶910的一些区域暴露于光914。在暴露于光914时，第二正性光刻胶910的暴露区域变得更不耐显影剂的去除(参见图9D)。
在图9D中，显影第二正性光刻胶910，去除第二正性光刻胶910的暴露于光914的部分。可以例如使用合适的湿化学显影剂显影第二正性光刻胶910。以这种方式，可以图案化第二正性光刻胶910，暴露出硬掩模区域114的顶面。剩余的第二正性光刻胶910的一些部分在硬掩模区域114的顶面上方部分地延伸。在一些实施例中，在显影之后，执行热处理工艺(例如，硬烘烤)以增加剩余的第二正性光刻胶910的稳定性。在一些实施例中，第二正性光刻胶910在硬掩模区域114的顶面之上突出的厚度在约0μm和约3μm之间，诸如约1.5μm。
仍参考图9D，在显影第二正性光刻胶910之后，位于硬掩模区域114上方的第二正性光刻胶910中的开口可以具有在约1μm与约12μm之间的宽度W5。在一些实施例中，第二正性光刻胶910中的开口与硬掩模区域114的顶面成约30°至约90°之间的角度A7。
在图9E中，在硬掩模区域114中形成凹槽130，暴露出接触焊盘112。可以使用干蚀刻工艺和修整工艺来形成凹槽130，该干蚀刻工艺和修整工艺类似于先前关于图6G至图6J所述的工艺。例如，可以使用第一蚀刻步骤以及随后的修整步骤和蚀刻步骤的一个或多个循环来形成凹槽130。包括蚀刻步骤和修整步骤的干蚀刻工艺的工艺细节可以类似于先前关于图图6G至图6J所述的细节，并且在此不再重复。另外，通过如上所述使用多个蚀刻循环形成凹槽130，凹槽130形成为具有阶梯状轮廓。在某些情况下，阶梯状轮廓的“台阶”可能没有统一的高度或长度。在一些情况下，阶梯状轮廓的“台阶”的表面可以不是垂直或水平的(例如，这些表面可以是成角度的、锥形的、不规则的等)。在一些实施例中，凹槽130的阶梯状轮廓可以具有与硬掩模区域114的顶面之间的在约45°至约70°之间(诸如约64°)的近似角度A8。在一些情况下，较浅的角度A7(参见图9D)可允许凹槽130的较浅的角度A8。在某些情况下，具有阶梯状或成角度的轮廓的凹槽130允许改善接合焊盘116与导电连接件302之间的结合，下面关于图12进行描述。
转到图9F，去除第二正性光刻胶910和第一正性光刻胶900。可以使用例如湿化学工艺或干工艺(例如，灰化工艺)去除第二正性光刻胶910和第一正性光刻胶900。在一些实施例中，在与第一正性光刻胶900分开的步骤中去除第二正性光刻胶910。在一些情况下，在去除第一正性光刻胶900之后，保护间隔件124可具有比在去除负性光刻胶600之后的保护间隔件124的表面(如先前关于图6K所述)更光滑的表面。
现在转到图10，在硬掩模区域114和接触焊盘112上形成接合焊盘116，与接触焊盘112形成电连接，从而形成第一结构100。在一些实施例中，在台面107上方(包括在硬掩模区域114和接触焊盘112上方)形成光刻胶并且图案化光刻胶。光刻胶可以通过旋涂等形成，并且可以暴露于光以用于图案化。图案化形成穿过光刻胶的与接合焊盘116对应的开口。在硬掩模区域114的暴露部分上以及在接触焊盘112的暴露部分上形成导电材料，形成接合焊盘116。可以使用PVD、电子束PVD、镀工艺等形成导电材料。导电材料可以包括Ti、Ta、Ni、Cu、Sn、In、Au、Al、Pt、Pd、Ag等或它们的组合。在一些实施例中，接合焊盘116的导电材料具有在约0.3μm与约2μm之间的厚度，诸如约0.7μm。然后，通过诸如灰化工艺的适当工艺去除光刻胶和过量的导电材料。在一些实施例中，接合焊盘116可以具有在约3μm和约14μm之间的宽度W7，诸如约8μm。可以在硬掩模区域114和接触焊盘112上方共形地形成接合焊盘116的导电材料，使得由于硬掩模区域114的阶梯状轮廓，接合焊盘116具有成角度的侧壁。在一些情况下，接合焊盘116具有凹形、碗形或类似形状。以这种方式，在载体衬底102上形成发光二极管104。
图11示出了根据一些实施例的第二结构200的截面图。第二结构200可以是诸如集成电路、中介层等的器件。第二结构200包括半导体衬底202、在半导体衬底202中和/或上形成诸如晶体管、二极管、电容器、电阻器等的器件。该器件可以由互连结构204互连以形成集成电路，该互连结构204由例如半导体衬底上的一个或多个介电层中的金属化图案形成。互连结构204包括导电层205，导电层205中的一些可用于耦合至发光二极管104。导电层205可以是诸如铜、铝等或它们的组合的导电材料。可以在互连结构204上方形成钝化层206以保护该结构。钝化层206可以由一种或多种合适的介电材料制成，诸如氧化硅、氮化硅、低k电介质、模塑料等或它们的组合。第二结构200还包括接触焊盘210，诸如铝或铜焊盘，制成外部连接。接触焊盘210在第二结构200的相应的有源侧上，并且可以通过适当的技术(诸如通过使用光刻、蚀刻和沉积工艺)形成为延伸穿过钝化层206。可以使用诸如电镀或化学镀的镀工艺来执行接触焊盘210的材料的沉积，但是可以使用诸如溅射、蒸发或PECVD工艺的其他形成工艺。接触焊盘210与互连结构204的焊盘205形成电连接。
在一些实施例中，UBM 212可以形成在一些或全部接触焊盘210上方。在图11中，UBM 212示出为仅形成在接触焊盘210上方，随后电连接到发光二极管104的n型侧(见图12)。UBM 212可以通过适当的技术形成在接触焊盘210上方，诸如通过使用光刻、蚀刻和沉积工艺。UBM 212可以包括一种或多种导电材料，诸如铜、镍、钛、金、钨等或它们的组合。可以使用诸如电镀或化学镀的镀工艺来执行导电材料的沉积，但是也可以使用诸如溅射、蒸发或PECVD工艺的其他形成工艺。
仍然参考图11，导电连接件302可以由诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料形成在UBM 212上。在一些实施例中，导电连接件302是焊料凸块。在一些实施例中，通过首先通过诸如蒸发、电镀、印刷、焊料转移、球放置等的合适方法在UBM 212上形成焊料层来形成导电连接件302。一旦在UBM 212上形成焊料层，就可以执行回流以将材料成形为用于导电连接件302的期望的凸块形状。
图12至图20示出了根据一些实施例的用于形成光子器件300的工艺的中间阶段的各种截面图。光子器件300的部分可以例如作为光源或激光器来操作。可以在进一步的处理中封装光子器件300以形成例如图像传感器、光纤网络器件等。所得器件可以是集成电路器件(诸如片上系统(SoC))的一部分。
在图12中，第一结构100电连接并物理连接至第二结构200。通过将第一结构100的接合焊盘116连接至第二结构200的导电连接件302，将第一结构100的发光二极管104连接至第二结构200的导电层205。在一些实施例中，将接合焊盘116放置为与导电连接件302接触，然后执行回流工艺。在一些情况下，接合焊盘116的成角度的侧壁(由于硬掩模区域114的阶梯状轮廓)允许导电连接件302物理接触接合焊盘116的更大的表面积。例如，接合焊盘116的底面和接合焊盘116的侧壁之间的较浅侧壁角度可以允许导电连接件302的材料更容易地流入接合焊盘116的底面和接合焊盘116的侧壁附近的区域中。另外，接合焊盘116和导电连接件302之间的空隙可以增加第一结构100和第二结构200之间的电阻。在某些情况下，接合焊盘116的成角度侧壁可以减小在接触或回流之后在接合焊盘116和导电连接件302之间存在空隙的可能性。以这种方式，可以改善第一结构100和第二结构200之间的电和物理连接，因此可以改善光子器件300的性能。
在一些实施例中，第一结构100连接到第二结构200，使得发光二极管104的第二反射结构110(例如，n型侧或阴极)面向第二结构200，并且发光二极管104的第一反射结构106(例如，p型侧或阳极)面向第一结构100。如以上关于图4所指出的，第一反射结构106可以具有比第二反射结构110低的反射率。这样，与第一反射结构106相比，第二反射结构110更多地反射了来自发射半导体区域108的所产生的光发射(例如，激光)。这样，更多的光发射透射穿过第一反射结构106(例如，在远离第二结构200的方向上)。
在图13中，去除载体衬底102，使发光二极管104保持附接至第二结构200。可以通过一种或多种蚀刻工艺来去除载体衬底102，蚀刻工艺可以包括湿蚀刻工艺和/或干蚀刻工艺。在一些实施例中，使用对蚀刻停止层105上方的载体衬底102的材料具有选择性的蚀刻工艺来去除载体衬底102。然后可以使用单独的湿或干蚀刻工艺来去除蚀刻停止层105。在去除载体衬底102和蚀刻停止层105之后，发光二极管104保持附接到第二结构200。
在图14中，钝化层304形成在发光二极管104和第二结构200上方。钝化层304还沿着接触焊盘210和导电连接件302的侧面延伸。钝化层304可以包括诸如氧化硅、氮化硅、氧化铝、氮化铝的材料、其他材料或它们的组合。钝化层304可以是单层或包括多层。可以使用诸如CVD、PECVD、LPCVD、PVD、ALD等的沉积工艺来形成钝化层304。在一些实施例中，钝化层304形成为具有约0.1μm至约0.5μm之间的厚度。
仍然参考图14，在钝化层304上方形成隔离材料306。隔离材料306可以包括诸如氧化硅、氮化硅、氧化铝、氮化铝、聚合物、聚酰亚胺或聚酰亚胺衍生物等的材料、其他材料或组合。隔离材料306可以包括单层或多层。可以使用诸如CVD、PECVD、LPCVD、PVD、ALD、旋涂工艺等的沉积工艺来形成隔离材料306。在形成隔离材料306之后，可以使用例如CMP工艺来使隔离材料306平坦化。在一些实施例中，在平坦化之后，隔离材料306在发光二极管104之上延伸约0.1μm至约6μm之间的高度。
在图15中，在隔离材料306上形成掩模层312。掩模层312可以由诸如SiC的材料形成，或者可以由诸如Ti、Cu、TiW、TaN、TiN等或它们的组合的金属或含金属的材料形成。掩模层312可以是单层或可以包括多层，并且可以称为硬掩模层。可以通过诸如PVD、CVD等的沉积工艺来形成掩模层312。
转向图16，在隔离材料306中图案化开口，暴露一个或多个接触焊盘210。可以使用适当的光刻和蚀刻技术图案化开口。例如，可以在掩模层312上形成光刻胶(未示出)。光刻胶可以是单层光刻胶、三层光刻胶等，并且可以通过旋涂等形成。可以通过经由光掩模暴露于光来对光刻胶进行图案化，然后显影，形成穿过光刻胶的开口以暴露掩模层312的区域。可以使用图案化的光刻胶作为蚀刻掩模，将光刻胶的图案转移至掩模层312。可以使用诸如湿蚀刻工艺、干蚀刻工艺或它们的组合的可接受的蚀刻工艺来蚀刻掩模层312。
然后可以使用图案化的掩模层312作为蚀刻掩模，通过将掩模层312的图案转移到隔离材料306来图案化隔离材料306。可以使用诸如湿蚀刻工艺、干蚀刻工艺或它们的组合的可接受的蚀刻工艺来蚀刻隔离材料306。在一些实施例中，钝化层304可以用作用于蚀刻隔离材料306的蚀刻停止层，并且可以使用单独的蚀刻工艺来蚀刻。一旦完成隔离材料306的图案化，就可以通过诸如湿蚀刻工艺、干蚀刻工艺、灰化工艺等或它们的组合的适当工艺来去除掩模层312的剩余部分和光刻胶。
在图17中，在隔离材料306的开口中形成导电材料以形成通孔326。在一些实施例中，可以首先在隔离材料306中的开口内形成阻挡层(未示出)。阻挡层可以包括单层或多层，并且可以包括Ti、Ta、TiN、TaN等或它们的组合。然后可以在阻挡层上方形成晶种层(未示出)。晶种层可以包括单层或多层，并且可以包括Ti、Cu等或它们的组合。可以使用诸如CVD、PVD等的适当工艺来形成阻挡层或晶种层。然后，在晶种层上形成导电材料。通孔326的导电材料可以包括诸如Cu、Ti、W、Al等或它们的组合的导电材料。可以通过诸如电镀或化学镀的镀来形成导电材料。在形成导电材料之后，执行平坦化工艺以平坦化导电材料和隔离材料306，形成通孔326。平坦化工艺可以是例如研磨工艺、CMP工艺等。
在图18中，在隔离材料306中形成开口，以暴露发光二极管104的第一反射结构106的表面。在一些实施例中，在隔离材料306和通孔326上形成光刻胶(未示出)。光刻胶可以是单层光刻胶、三层光刻胶等，并且可以通过旋涂等形成。可以通过光掩模暴露于光来对光刻胶进行图案化，然后显影，形成穿过光刻胶的开口以暴露隔离材料306的区域。然后，使用图案化的光刻胶作为蚀刻掩模来蚀刻隔离材料306。可以使用诸如湿蚀刻工艺、干蚀刻工艺或它们的组合的可接受的蚀刻工艺来蚀刻隔离材料306。在一些实施例中，钝化层304可以用作用于蚀刻隔离材料306的蚀刻停止层，并且可以使用单独的蚀刻工艺来蚀刻。
在图19中，在隔离材料306中的开口中形成导线338，从而形成用于发光二极管104的第一反射结构106的接触件。在一些实施例中，首先在隔离材料306上方以及在第一反射表面106和通孔326的暴露表面上方形成晶种层(未示出)。晶种层可以包括单层或多层，并且可以包括Ti、Cu等或它们的组合。可以使用诸如CVD、PVD等的合适工艺来形成晶种层。然后在晶种层上形成光刻胶(未示出)并图案化光刻胶。可以通过旋涂等形成光刻胶，并且可以将光刻胶曝光以用于图案化。然后可以使光刻胶显影，形成穿过光刻胶的开口以暴露晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀的镀来形成导电材料。导线338的导电材料可以包括诸如铜、钛、钨、铝、铂、镍、金等或它们的组合的导电材料。导电材料可以包括单层或多层。然后，使用诸如干蚀刻工艺或灰化工艺的适当工艺去除光刻胶和晶种层的其上未形成导电材料的部分。在去除光刻胶之后，使用可接受的蚀刻工艺，诸如通过湿蚀刻工艺或干蚀刻工艺，去除晶种层的暴露部分。晶种层的剩余部分和导电材料形成导线338。
如图19所示，除了用于第一反射结构106的接触件外，导线338还可以将一些发光二极管104电连接到一些通孔326。以这种方式，互连结构204通过导电连接件302电连接到第二反射结构110，并且互连结构204通过导线338和通孔326电连接到第一反射结构106。
在图20中，钝化层342形成在导线338和隔离材料306上方。钝化层342可以包括氧化硅、氮化硅等或它们的组合，并且可以通过诸如CVD的沉积工艺形成。在一些实施例中，如图20所示，在形成之后图案化钝化层342。在图案化之后，钝化层342的剩余部分可以覆盖导线338和通孔326。可以使用光刻技术来图案化钝化层342，光刻技术诸如形成光刻胶，图案化光刻胶，以及使用图案化的光刻胶作为蚀刻掩模来蚀刻钝化层342。可以使用诸如湿蚀刻工艺或干蚀刻工艺的适当工艺蚀刻钝化层342。
实施例可以实现优点。通过在发光二极管的硬掩模区域(例如，类似于图6A至图9F)中形成凹槽期间形成两个单独的光刻胶，可以实现硬掩模区域上方的光刻胶的改进显影。在某些情况下，使用两种光刻胶可以增加台面节距、高度和宽度的范围。例如，可以使用大至约60μm的相邻台面之间的节距，而光刻胶显影问题的机会较小，诸如在显影期间去除硬掩模区域上方的所有光刻胶。在某些情况下，可以使用低至约0.3的相邻台面之间的间隙的纵横比(高度/宽度)，而光刻胶显影问题的机会较小。以这种方式，形成如本文所述的两个单独的光刻胶可以允许在器件(诸如发光二极管、激光二极管、本文所述的光子器件或其他类型的器件)的布置、间隔、尺寸或设计中具有更大的灵活性。
使用多个蚀刻和修整步骤(例如，类似于图6F至图6J)在硬掩模区域中形成凹槽也可以实现优点。通过以这种方式形成凹槽，凹槽可具有阶梯状侧壁。凹槽的阶梯状侧壁允许台面的接合焊盘形成为具有成角度的侧壁。接合焊盘的成角度的侧壁可允许改善的焊料接触。例如，相比于具有更垂直的侧壁的接合焊盘，焊料可能能够接触具有成角度的侧壁的接合焊盘的更大表面积。在某些情况下，使用本文所述的技术不太可能在焊料中形成空隙。以这种方式，可以改善器件的电性能。在某些情况下，如上所述使用两个单独的光刻胶可以更容易地使硬掩模区域被蚀刻为具有阶梯状侧壁。例如，在硬掩模上方图案化光刻胶以具有成角度的侧壁可以允许在硬掩模区域的阶梯状侧壁中形成更大的台阶。
在实施例中，一种方法包括：在衬底上方沉积光子结构，该光子结构包括光子半导体层，在光子结构上方形成导电焊盘，在导电焊盘上方形成硬掩模，其中图案化硬掩模以用硬掩模区域覆盖每个导电焊盘，使用该硬掩模作为蚀刻掩模蚀刻光子结构，以形成从衬底突出的多个台面结构，每个台面结构包括光子结构、接触焊盘和硬掩模区域的部分，在多个台面结构上方沉积第一光刻胶，在第一光刻胶上方沉积第二光刻胶，图案化第二光刻胶以暴露多个台面结构的硬掩模区域，以及蚀刻硬掩模区域以暴露多个台面结构的接触焊盘的部分。在实施例中，第二光刻胶是正性光刻胶。在实施例中，第一光刻胶是与第二光刻胶不同类型的光刻胶。在实施例中，该方法还包括在沉积第一光刻胶之后并且在沉积第二光刻胶之前，图案化第一光刻胶以暴露多个台面结构的硬掩模区域。在实施例中，沉积光子结构包括在衬底上方沉积半导体材料的第一掺杂层，在第一掺杂层上方沉积发射半导体区域，以及在发射半导体区域上方沉积半导体材料的第二掺杂层。在实施例中，其中蚀刻硬掩模区域包括执行第一干蚀刻工艺以部分地蚀刻硬掩模区域以及执行一个或多个蚀刻循环，其中每个蚀刻循环包括执行修整工艺以部分地蚀刻第二光刻胶以及执行第二干蚀刻工艺以部分地蚀刻硬掩模区域。在实施例中，修整工艺包括使用O2作为工艺气体的第一等离子体蚀刻工艺，并且其中第二干蚀刻工艺包括使用CH4和CHF3作为工艺气体的第二等离子体蚀刻工艺。在实施例中，在蚀刻硬掩模区域之后，硬掩模区域的部分具有阶梯表面。在实施例中，该方法还包括在接触焊盘的暴露部分上方形成接合焊盘，该接合焊盘在硬掩模区域上方延伸。在实施例中，该方法还包括将互连结构附接到多个台面结构的接合焊盘，其中，互连结构包括多个接触结构，其中，附接包括在互连结构的多个接触结构上形成焊料凸块，以及使互连结构的每个焊料凸块与多个台面结构的一个的相应接合焊盘接触。
在实施例中，一种方法包括在载体衬底上形成多个发光结构，每个发光结构包括设置在载体衬底上方的第一多个反射层、设置在第一多个反射层上方的发光半导体层、设置在发光半导体层上方的第二多个反射层、设置在第二多个反射层上方的导电焊盘和设置在导电焊盘上方的介电层。该方法还包括在相邻的发光结构之间的载体衬底上方形成第一光刻胶材料，在第一光刻胶材料上方和多个发光结构上方形成第二光刻胶材料，在第二光刻胶材料中图案化开口以暴露每个发光结构的介电层，在每个发光结构的介电层中蚀刻凹槽，该凹槽暴露发光结构的导电焊盘，其中该凹槽具有阶梯侧壁，以及在每个发光结构的介电层中的该凹槽中形成接合焊盘，接合焊盘在发光结构的相应导电焊盘上方和在凹槽的侧壁上方延伸。在实施例中，第一光刻胶材料包括负性光刻胶。在实施例中，第二光刻胶材料包括正性光刻胶。在实施例中，在形成第二光刻胶材料之后，将第一光刻胶材料插入第二光刻胶材料和介电层之间。在实施例中，凹槽的阶梯侧壁与导电焊盘的顶面成45°至70°之间的角度。在实施例中，形成多个发光结构还包括在第一多个反射层、第二多个反射层和介电层的暴露的侧壁上形成保护间隔件。在实施例中，该方法还包括在每个发光结构的介电层中蚀刻凹槽之后，去除第一光刻胶材料和第二光刻胶材料，其中，在去除第一光刻胶材料和第二光刻胶材料之后，保护间隔件具有粗糙的表面。
在实施例中，一种器件包括多个发光二极管结构，其中每个发光二极管结构包括第一多层反射结构、第二多层反射结构、设置在第一多层反射结构和第二多层反射结构之间的发光二极管层、位于第二多层反射结构上方的绝缘层以及延伸穿过绝缘层并且与第二多层反射结构电连接的接合结构，接合结构具有阶梯侧壁。该器件还包括互连结构，该互连结构包括多个接触焊盘，其中多个发光二极管结构中的每个的接合结构通过焊料材料电连接到互连结构的相应的接触焊盘，其中焊料材料物理接触相应的接合结构的非垂直内侧壁。在实施例中，接合结构的外侧壁具有阶梯状轮廓。在实施例中，其中发光二极管结构的节距在20μm和60μm之间。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成半导体器件的方法，包括：
在衬底上方沉积光子结构，所述光子结构包括光子半导体层；
在所述光子结构上方形成接触焊盘；
在所述接触焊盘上方形成硬掩模，其中，图案化所述硬掩模以用硬掩模区域覆盖每个所述接触焊盘；
使用所述硬掩模作为蚀刻掩模蚀刻所述光子结构，以形成从所述衬底突出的多个台面结构，每个所述台面结构包括所述光子结构、所述接触焊盘和所述硬掩模区域的部分；
在所述多个台面结构上方沉积第一光刻胶；
在所述第一光刻胶上方沉积第二光刻胶；
图案化所述第二光刻胶以暴露所述多个台面结构的所述硬掩模区域；以及
蚀刻所述硬掩模区域以暴露所述多个台面结构的所述接触焊盘的部分，
其中，蚀刻所述硬掩模区域包括：
执行第一干蚀刻工艺以部分地蚀刻所述硬掩模区域；以及
执行一个或多个蚀刻循环，其中，每个所述蚀刻循环包括：
执行修整工艺以部分地蚀刻所述第二光刻胶；以及
执行第二干蚀刻工艺以部分地蚀刻所述硬掩模区域。
2.根据权利要求1所述的方法，其中，所述第二光刻胶是正性光刻胶。
3.根据权利要求1所述的方法，其中，所述第一光刻胶是与所述第二光刻胶不同类型的光刻胶。
4.根据权利要求1所述的方法，还包括在沉积所述第一光刻胶之后并且在沉积所述第二光刻胶之前，图案化所述第一光刻胶以暴露所述多个台面结构的所述硬掩模区域。
5.根据权利要求1所述的方法，其中，沉积所述光子结构包括：
在所述衬底上方沉积半导体材料的第一掺杂层；
在所述第一掺杂层上方沉积发射半导体区域；以及
在所述发射半导体区域上方沉积所述半导体材料的第二掺杂层。
6.根据权利要求1所述的方法，其中，所述光子半导体层包括p型区域和n型区域。
7.根据权利要求1所述的方法，其中，所述修整工艺包括使用O2作为工艺气体的第一等离子体蚀刻工艺，并且其中，所述第二干蚀刻工艺包括使用CH4和CHF3作为工艺气体的第二等离子体蚀刻工艺。
8.根据权利要求1所述的方法，其中，在蚀刻所述硬掩模区域之后，所述硬掩模区域的部分具有阶梯表面。
9.根据权利要求1所述的方法，还包括在所述接触焊盘的暴露部分上方形成接合焊盘，所述接合焊盘在所述硬掩模区域上方延伸。
10.根据权利要求9所述的方法，还包括将互连结构附接到所述多个台面结构的所述接合焊盘，其中，所述互连结构包括多个接触结构，其中，所述附接包括：
在所述互连结构的所述多个接触结构上形成焊料凸块；以及
使所述互连结构的每个所述焊料凸块与所述多个台面结构的一个的相应接合焊盘接触。
11.一种形成半导体器件的方法，包括：
在载体衬底上形成多个发光结构，每个所述发光结构包括：
第一多个反射层，设置在所述载体衬底上方；
发光半导体层，设置在所述第一多个反射层上方；
第二多个反射层，设置在所述发光半导体层上方；
导电焊盘，设置在所述第二多个反射层上方；和
介电层，设置在所述导电焊盘上方；
在相邻的发光结构之间的所述载体衬底上方形成第一光刻胶材料；
在所述第一光刻胶材料上方和所述多个发光结构上方形成第二光刻胶材料；
在所述第二光刻胶材料中图案化开口以暴露每个所述发光结构的所述介电层；
在每个所述发光结构的所述介电层中蚀刻凹槽，所述凹槽暴露所述发光结构的所述导电焊盘，其中，所述凹槽具有阶梯侧壁；以及
在每个所述发光结构的所述介电层中的所述凹槽中形成接合焊盘，所述接合焊盘在所述发光结构的相应导电焊盘上方和所述凹槽的侧壁上方延伸。
12.根据权利要求11所述的方法，其中，所述第一光刻胶材料包括负性光刻胶。
13.根据权利要求11所述的方法，其中，所述第二光刻胶材料包括正性光刻胶。
14.根据权利要求11所述的方法，其中，在形成所述第二光刻胶材料之后，所述第一光刻胶材料插入在所述第二光刻胶材料和所述介电层之间。
15.根据权利要求11所述的方法，其中，所述凹槽的所述阶梯侧壁与所述导电焊盘的顶面成45°至70°之间的角度。
16.根据权利要求11所述的方法，其中，形成所述多个发光结构还包括在所述第一多个反射层、所述第二多个反射层和所述介电层的暴露的侧壁上形成保护间隔件。
17.根据权利要求16所述的方法，还包括在每个所述发光结构的所述介电层中蚀刻所述凹槽之后，去除所述第一光刻胶材料和所述第二光刻胶材料，其中，在去除所述第一光刻胶材料和所述第二光刻胶材料之后，所述保护间隔件具有粗糙的表面。
18.一种半导体器件，包括：
多个发光二极管结构，其中，每个所述发光二极管结构包括：
第一多层反射结构；
第二多层反射结构；
发光二极管层，设置在所述第一多层反射结构和所述第二多层反射结构之间；
绝缘层，位于所述第二多层反射结构上方，所述绝缘层具有第一阶梯侧壁；和
接合结构，延伸穿过所述绝缘层并且与所述第二多层反射结构电连接，所述接合结构具有与所述绝缘层的第一阶梯侧壁相匹配的第二阶梯侧壁；以及
互连结构，包括多个接触焊盘，其中，所述多个发光二极管结构中的每个的所述接合结构通过焊料材料电连接到所述互连结构的相应的接触焊盘，其中，所述焊料材料物理接触相应的接合结构的非垂直内侧壁。
19.根据权利要求18所述的半导体器件，其中，所述第一多层反射结构具有比所述第二多层反射结构更低的反射率。
20.根据权利要求18所述的半导体器件，其中，所述发光二极管结构的节距在20μm和60μm之间。
CN201911056735.5A 2018-10-31 2019-10-31 半导体器件及其形成方法 Active CN111129254B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753755P 2018-10-31 2018-10-31
US62/753,755 2018-10-31
US16/564,153 US11121299B2 (en) 2018-10-31 2019-09-09 Semiconductor device and method
US16/564,153 2019-09-09

Publications (2)

Publication Number Publication Date
CN111129254A CN111129254A (zh) 2020-05-08
CN111129254B true CN111129254B (zh) 2021-05-25

Family

ID=70328421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911056735.5A Active CN111129254B (zh) 2018-10-31 2019-10-31 半导体器件及其形成方法

Country Status (5)

Country Link
US (1) US11121299B2 (zh)
KR (1) KR102272124B1 (zh)
CN (1) CN111129254B (zh)
DE (1) DE102019124243A1 (zh)
TW (1) TWI739188B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7174231B2 (ja) * 2018-09-25 2022-11-17 日亜化学工業株式会社 発光装置の製造方法および発光装置
US11271136B2 (en) * 2018-11-07 2022-03-08 Seoul Viosys Co., Ltd Light emitting device
CN113363160A (zh) * 2020-05-27 2021-09-07 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN112133790A (zh) * 2020-09-25 2020-12-25 武汉敏芯半导体股份有限公司 高速光电探测器制备方法
CN112289800B (zh) * 2020-10-30 2022-04-12 长江存储科技有限责任公司 一种三维存储器件及其制造方法
TWI746248B (zh) * 2020-11-04 2021-11-11 欣興電子股份有限公司 發光封裝體及其製造方法
CN114447194B (zh) * 2020-11-04 2024-04-16 欣兴电子股份有限公司 发光封装体及其制造方法
CN113161236A (zh) * 2021-03-12 2021-07-23 武汉高芯科技有限公司 一种薄膜刻蚀方法
FR3142061A1 (fr) * 2022-11-14 2024-05-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce optoélectronique émissive monolithique

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177177A (ja) * 1997-12-16 1999-07-02 Advantest Corp 半導体レーザの評価方法
CN102738193A (zh) * 2011-04-07 2012-10-17 台湾积体电路制造股份有限公司 双基板多结发光二极管阵列结构
CN107611127A (zh) * 2017-09-19 2018-01-19 睿力集成电路有限公司 半导体结构及其形成方法
CN107768487A (zh) * 2016-08-18 2018-03-06 新世纪光电股份有限公司 巨量转移电子元件的方法
CN108572513A (zh) * 2017-03-10 2018-09-25 三星电子株式会社 用于制造半导体器件的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406095A (en) * 1992-08-27 1995-04-11 Victor Company Of Japan, Ltd. Light emitting diode array and production method of the light emitting diode
JP3838218B2 (ja) * 2003-05-19 2006-10-25 ソニー株式会社 面発光型半導体レーザ素子及びその製造方法
EP1902497A1 (en) 2005-06-08 2008-03-26 Firecomms Limited Surface emitting optical devices
KR100776165B1 (ko) * 2006-05-26 2007-11-12 동부일렉트로닉스 주식회사 듀얼다마신 구조를 가지는 반도체 소자의 제조방법
JP5527714B2 (ja) * 2009-11-18 2014-06-25 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
JP5782823B2 (ja) 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
US8604491B2 (en) * 2011-07-21 2013-12-10 Tsmc Solid State Lighting Ltd. Wafer level photonic device die structure and method of making the same
JP6221926B2 (ja) 2013-05-17 2017-11-01 日亜化学工業株式会社 半導体発光素子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177177A (ja) * 1997-12-16 1999-07-02 Advantest Corp 半導体レーザの評価方法
CN102738193A (zh) * 2011-04-07 2012-10-17 台湾积体电路制造股份有限公司 双基板多结发光二极管阵列结构
CN107768487A (zh) * 2016-08-18 2018-03-06 新世纪光电股份有限公司 巨量转移电子元件的方法
CN108572513A (zh) * 2017-03-10 2018-09-25 三星电子株式会社 用于制造半导体器件的方法
CN107611127A (zh) * 2017-09-19 2018-01-19 睿力集成电路有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20200135997A1 (en) 2020-04-30
KR20200050430A (ko) 2020-05-11
US11121299B2 (en) 2021-09-14
CN111129254A (zh) 2020-05-08
KR102272124B1 (ko) 2021-07-06
TW202018765A (zh) 2020-05-16
TWI739188B (zh) 2021-09-11
DE102019124243A1 (de) 2020-04-30

Similar Documents

Publication Publication Date Title
CN111129254B (zh) 半导体器件及其形成方法
KR102278327B1 (ko) 반도체 디바이스 및 방법
JP7128259B2 (ja) 単一チップ直列接続ｖｃｓｅｌアレイ
TWI692161B (zh) 表面安裝相容的vcsel陣列
CN110581209B (zh) 半导体器件和方法
US9224932B2 (en) Wafer level photonic device die structure and method of making the same
TWI552387B (zh) 製作發光二極體封裝結構的方法以及發光二極體封裝結構
CN103257398A (zh) 制造聚合物波导的方法
KR20100036072A (ko) 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
CN110676246A (zh) 集成芯片
US11855246B2 (en) Semiconductor device and method
US11698489B1 (en) Photonic package device and method for fabricating the same
CN112490135A (zh) 封装组件及其形成方法
CN112466895A (zh) 光学感测器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant