KR20100036072A - 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들 - Google Patents

구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들 Download PDF

Info

Publication number
KR20100036072A
KR20100036072A KR1020080095517A KR20080095517A KR20100036072A KR 20100036072 A KR20100036072 A KR 20100036072A KR 1020080095517 A KR1020080095517 A KR 1020080095517A KR 20080095517 A KR20080095517 A KR 20080095517A KR 20100036072 A KR20100036072 A KR 20100036072A
Authority
KR
South Korea
Prior art keywords
layer
metal layer
pad
copper
redistribution
Prior art date
Application number
KR1020080095517A
Other languages
English (en)
Other versions
KR101483273B1 (ko
Inventor
신창우
정현수
안은철
김점곤
천진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20080095517A priority Critical patent/KR101483273B1/ko
Priority to US12/568,086 priority patent/US8456012B2/en
Publication of KR20100036072A publication Critical patent/KR20100036072A/ko
Priority to US13/875,525 priority patent/US8735281B2/en
Application granted granted Critical
Publication of KR101483273B1 publication Critical patent/KR101483273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

구리 패드, 패드 장벽층 및 재배선 금속층을 포함하는 반도체 소자와 배선 구조 및 그 제조 방법들이 설명된다. 본 발명의 일 실시예에 의한 반도체 소자는, 하부층 상에 형성된 구리 패드, 상기 구리 패드 상에 형성된 티타늄을 포함하는 패드 장벽층, 상기 패드 장벽층 상에 형성된 무기 절연층, 상기 무기 절연층 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 씨드 금속층, 상기 씨드 금속층 상에 형성된 재배선 금속층, 및 상기 재배선 금속층 상에 형성된 상부 보호층을 포함한다.
구리 패드, 패드 장벽층, 무기 절연층, 재배선

Description

구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들{A Semiconductor Device and Interconnection Structure Thereof Including a Copper Pad and a Pad Barrier Layer and Methods of Fabricating the Same}
본 발명은 반도체 소자와 반도체 소자의 배선 구조 및 그 제조 방법들에 관한 것이다.
차세대 반도체 소자에서 중요시되는 것은 반도체 소자의 소형화, 경량화, 대용량화, 저전력화, 그리고 고속화라 할 수 있다. 이러한 여러 가지 기술적 문제들을 극복하기 위하여 반도체 소자의 재료 개발과 구조 개선 등의 다양한 연구가 진행되고 있다. 이에 따라 주목 받고 있는 대표적인 전도성 재료가 낮은 저항과 높은 전도성을 가진 구리이다. 그러나 구리는 산화되기 쉽고, 식각이 어려우며, 가격이 비교적 비싸다는 점이 쉽게 선택되기 어려운 점이라 할 수 있다.
본 발명이 해결하고자 하는 과제는, 구리 패드, 패드 장벽층 및 금속 배선들을 포함하는 반도체 소자를 제공함에 있다.
본 발명이 해결하고자 하는 다른 과제는, 구리 패드, 패드 장벽층 및 금속 배선들을 포함하는 반도체 소자의 배선 구조를 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는, 구리 패드, 패드 장벽층 및 금속 배선들을 포함하는 반도체 소자의 제조 방법을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는, 구리 패드, 패드 장벽층 및 금속 배선들을 포함하는 반도체 소자의 배선 구조를 형성하는 방법을 제공함에 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자는, 하부층 상에 형성된 구리 패드, 상기 구리 패드 상에 형성된 티타늄을 포함하는 패드 장벽층, 상기 패드 장벽층 상에 형성된 무기 절연층, 상기 무기 절연층 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 씨드 금속층, 상기 씨드 금속층 상에 형성된 재배선 금속층, 및 상기 재배선 금속층 상에 형성된 상부 보호층을 포함한다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자의 배선 구조는, 하부층 상에 형성된 구리 패드, 상기 구리 패드 상에 형성된 티타늄을 포함하는 패드 장벽층, 상기 패드 장벽층 상에 형성된 무기 절연층, 상기 무기 절연층 상에 형성된 버퍼층, 상기 버퍼층 상에 형성된 씨드 금속층, 상기 씨드 금속층 상에 형성된 금속 배선층, 및 상기 금속 배선층 상에 형성된 상부 보호층을 포함한다.
상기 해결하고자 하는 또 다른 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자의 제조 방법은, 하부층 상에 구리 패드를 형성하고, 상기 구리 패드 상에 티타늄을 포함하는 패드 장벽층을 형성하고, 상기 패드 장벽층 상에 무기 절연층을 형성하고, 상기 무기 절연층 상에 버퍼층을 형성하고, 상기 버퍼층 상에 씨드 금속층을 형성하고, 상기 씨드 금속층 상에 재배선 금속층을 형성하고, 및 상기 재배선 금속층 상에 상기 재배선 금속층의 일부를 노출시키는 상부 보호층을 형성하는 것을 포함한다.
상기 구리 패드는 다마신 방법에 의해 형성될 수 있다.
상기 패드 장벽층은, 티타늄층이 증착 방법에 의하여 형성되고, 상기 티타늄층 상에 티타늄 질화물 층이 증착 방법으로 형성되는 것을 포함한다.
상기 패드 장벽층은 상기 하부층의 상부 표면보다 위로 돌출될 수 있다.
상기 씨드 금속층은 구리 또는 금이 증착방법으로 형성될 수 있다.
상기 씨드 금속층은, 상기 패드 장벽층 상에 티타늄을 포함하는 하부 씨드 금속층이 형성되고, 및 상기 하부 씨드 금속층 상에 상부 씨드 금속층이 형성되는 것을 포함하고, 상기 상부 씨드 금속층은 구리 또는 금 중에서 어느 하나 이상을 포함한다.
상기 재배선 금속층은 금을 포함하고, 상기 재배선 금속층은, 상기 씨드 금속층 상에 상기 씨드 금속층의 최상부와 동일한 금속으로 하부 재배선 금속층이 형성되고, 및 상기 하부 재배선 금속층 상에 금을 포함하는 상부 재배선 금속층이 형성되는 것을 포함하며, 상기 하부 재배선 금속층은 구리를 포함한다.
상기 재배선 금속층은 금을 포함하고, 상기 재배선 금속층은, 상기 씨드 금속층 상에 상기 씨드 금속층의 최상부와 동일한 금속으로 하부 재배선 금속층이 형성되고, 및 상기 하부 재배선 금속층 상에 금을 포함하는 상부 재배선 금속층이 형성되는 것을 포함하며, 상기 하부 재배선 금속층과 상기 상부 재배선층의 사이에 니켈을 포함하는 중간 재배선 금속층이 형성되는 것을 더 포함한다.
상기 무기 절연층은 실리콘 질화물로 형성되고, 상기 패드 장벽층의 상부 표면의 일부를 노출시킬 수 있다.
상기 버퍼층은 감광성 폴리이미드가 도포 방법으로 형성되며 상기 패드 장벽층의 상부 표면의 일부를 노출시킬 수 있다.
상기 상부 보호층은 에폭시를 함유하는 감광성 폴리이미드로 형성될 수 있다.
상기 버퍼층과 상기 씨드 금속층 사이에 하부 보호층이 형성되는 것을 더 포함하고, 상기 하부 보호층은 에폭시 수지를 함유하는 폴리이미드가 도포 방법으로 형성될 수 있다.
상기 해결하고자 하는 또 다른 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자의 배선 구조를 형성하는 방법은, 하부층 상에 형성된 구리 패드를 형성하고, 상기 구리 패드 상에 티타늄을 포함하는 패드 장벽층을 형성하고, 상기 패드 장벽층 상에 무기 절연층을 형성하고, 상기 무기 절연층 상에 버퍼층을 형성하고, 상기 버퍼층 상에 씨드 금속층을 형성하고, 상기 씨드 금속층 상에 금속 배선층을 형성하고, 및 상기 금속 배선층 상에 상부 보호층을 형성하는 것을 포함한다.
상기 패드 장벽층은 티타늄층이 형성되고, 및 상기 티타늄층 상에 티타늄 질화물층이 형성되는 것을 포함한다.
상기 씨드 금속층 및 금속 배선층은 구리를 포함한다.
상기 패드 장벽층은 상기 하부층의 상부 표면보다 위로 돌출될 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상술한 바와 같이 본 발명의 실시예들에 의한 반도체 소자, 배선 구조 및 그 제조 방법들에 의하면, 구리 패드를 포함함으로써 반도체 소자 및 배선 구조의 특성이 우수해지며, 구리 패드에 동반되어 야기될 수 있는 문제들이 패드 장벽층을 통해 완전하게 해결될 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
본 발명자들은 차세대 반도체 소자 기술 분야에서, 저전력 소모와 고속 동작을 구현하기 위하여, 다양한 전도성 재료를 전도체로 적용하는 연구를 진행하였다. 이 연구는 가격(cost)이 저렴하고, 기존의 반도체 공정과 호환성을 갖고 있어서 설비(apparatus)를 새로 준비해야 할 필요가 없으면서도, 전도성이 좋은 재료를 찾기 위한 연구이다. 현재까지의 연구 결과로, 반도체 소자에 사용되는 전도성 재료로는 구리를 선택하는 것이 최선이라는 결론을 내렸다. 구리 이외의 다른 물질은 가격이 비싸고, 새로운 공정 설비를 필요로 하기 때문에 현재의 반도체 공정에 호환성 있게 적용하기는 어려운 일이다.
이를 전제로, 구리를 반도체 소자의 전도성 재료로 적용하는 다양한 연구를 진행하였다. 궁극적으로는 반도체 소자의 모든 전도성 재료를 구리로 바꿀 수도 있겠으나, 기존 공정을 최소한으로 대체해 나가는 것이 바람직하다. 이에 따라, 반도체 소자의 가장 중요한 부분부터 구리로 대체해 나가는 연구를 진행하였다. 실험 결과, 반도체 소자에서 가장 성능 개선이 필요한 부분들 중에, 신호를 입출력하는 부분과 신호를 분배 또는 수집하는 부분들이 다른 구성 요소들 보다 성능 개선이 중요하다는 결론을 얻었다. 즉, 대체적으로, 반도체 소자와 시스템 (또는 모듈)이 신호를 주고 받는 부분으로부터 반도체 기판 상에 직접적으로 형성되는 단위 소자로 향하는 순서를 따라 전도성 재료들을 구리로 대체해 가는 것이 바람직하다는 결론을 얻었다. 반도체 소자의 성능, 단가, 제조 용이성 등을 고려할 때, 그 순서를 따르는 것이 바람직하다는 것이다.
따라서, 반도체 소자의 전도성 요소들을 구리로 대체하는 연구를 단계별로 진행하였다. 가장 먼저 연구한 부분은 반도체 소자의 재배선(redistribution) 구조에 구리를 적용하는 연구이다. 재배선이란 웨이퍼 레벨에서 이루어진 단위 반도체 칩 간의 전기적 연결 구조를 의미한다. 구리를 재배선 구조에 적용할 경우, 최종적으로 노출되는 부위에 캡핑층이 더 형성되는 경우 반도체 소자의 내구성 증진에 큰 효과가 있다는 연구 결과가 얻어졌다.
다음으로 진행된 연구는 재배선 구조가 형성되기 전의 전도체, 즉 단일 반도 체 칩의 최종 입출력 패드들에 구리를 적용하는 연구이다. 재배선 구조가 형성될 경우, 구리가 적용된 최종 입출력 패드들의 상면에 금속 간의 반응을 억제하는 장벽층을 형성하면 반도체 소자가 보다 개선된 성능과 내구성을 확보한다는 연구 결과를 얻었다.
또한, 이러한 일련의 실험들에서, 단일 반도체 칩의 최종 입출력 패드들과 재배선 구조들 간의 계면 (interface)에 대한 보다 깊은 연구와 실험의 필요성이 대두되었다. 이에 대하여 본 발명자들은, 단일 반도체 칩의 최종 입출력 패드에 구리를 적용하고 재배선 구조를 구리 또는 다른 금속으로 형성할 경우, 발생할 수 있는 여러 가지 문제들을 해결할 수 있는 기술을 연구하였고, 몇 가지 만족할 만한 결과를 얻었다. 본 출원을 통하여, 연구 성과들 및 실험 결과들에 대한 기술적 사상과 예시적인 실시예들을 설명한다.
본 명세서에서, 반도체 소자의 입출력 패드 및 재배선 구조에 대하여 설명되지만, 본 발명의 기술적 사상은 보다 넓게 응용될 수 있다. 예를 들어, 재배선 구조가 아니라 일반적인 배선 구조에도 본 발명의 기술적 사상이 적용될 수 있다. 그러므로, 본 명세서에서, 본 명세서에 설명된 본 발명의 기술적 사상은 반도체 소자 내부의 다양한 배선 구조들 및 그들의 형성 방법에 폭넓게 응용될 수 있으며, 이것은 모두 본 발명의 기술적 사상의 권리 범위에 포함된다.
도 1a 내지 1d 및 도 2는 본 발명의 예시적인 실시예들(exemplary embodiments)에 의한 반도체 소자의 배선 구조들을 개념적으로 도시한 종단면도들이다.
도 1a를 참조하면, 본 발명의 예시적인 실시예에 의한 반도체 소자의 배선 구조(100a)는, 하부층(110, bottom layer) 상/내에 형성된 구리 패드(120, copper pad), 구리 패드(120) 상에 형성된 패드 장벽층(130, pad barrier layer), 하부층(110) 및 패드 장벽층(130) 상에 형성된 무기 절연층(140, inorganic insulating layer), 무기 절연층(140) 상에 형성된 버퍼층(150, buffer layer), 버퍼층(150) 상에 형성된 하부 보호층 (160, lower protective layer), 하부 보호층(160)의 일부 상에 형성된 금속 재배선층(180a, metal redistribution layer), 및 금속 재배선층(180a) 상에 형성된 상부 보호층(190, upper protective layer)을 포함한다.
하부층(110)과 무기 절연층(140)은 직접적으로 맞닿을 수 있다. 구리 배선(120)과 무기 절연층(140) 사이에는 패드 장벽층(130)이 형성될 수 있고, 따라서 구리 배선(120)과 무기 절연층(140)은 서로 직접적으로 맞닿지 않을 수 있다. 하부 보호층(160)과 금속 재배선층(180) 사이에는 씨드 금속층(170a)이 더 형성될 수 있다.
무기 절연층(140), 버퍼층(150) 및 하부 보호층(160)은 패드 장벽층(130)의 일부를 노출시키는 오프닝이 형성될 수 있다. 오프닝 내에서, 씨드 금속층(170a)이 패드 장벽층(130) 상에 직접적으로 형성될 수 있고, 씨드 금속층(170a) 상에 금속 재배선층(180a)이 형성될 수 있다. 이 오프닝에 의하여 노출되는 패드 장벽층(130)의 표면 상에는 무기 절연층(140), 하부 보호층(160), 및 씨드 금속층(170a)이 직접적으로 맞닿을 수 있다. 버퍼층(150) 및 재배선 금속층(180a) 등은 직접적으로 맞닿지 않을 수 있다.
상부 보호층(190)은 금속 재배선층(180a)의 표면의 일부를 노출시킬 수 있다. 하부 보호층(160)과 상부 보호층(190)은 동일한 물질로 형성될 수 있다.
하부층(110)은 단지 구리 패드(120)의 하부에 형성된 물질층이라는 의미로 이해되어야 한다. 또는 하부층(110)의 표면과 구리 배선(120)의 표면이 동일한 높이로 형성될 수 있다. 하부층(110)은 특정한 재질의 물질층을 의미하지 않는다. 예를 들어, 실리콘 기판일 수도 있고, 절연물로 형성된 물질층일 수도 있고, 전도성 패턴을 포함하는 물질층일 수도 있다. 본 실시예에서는 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여 하부층(110)이 절연물 층인 것으로 간주하여 도시되고 설명된다. 예를 들어, 층간 절연층(ILD, inter-layer dielectric layer) 또는 금속간 절연층(IMP, inter-metal dielectric)일 수 있다. 또는 금속 전 절연층(PMD. Pre-metal dielectric)으로 불릴 수도 있다. 본 실시예에서는 특히 하부층(110)이 실리콘 산화물인 것으로 예시한다. 또, 탄소(C), 수소(H), 불소(F), 붕소(B) 또는 인(P) 등을 함유할 수 있다.
구리 패드(120)는 반도체 칩 내에서, 상하로 전기적 신호를 전달하는 패턴들 ­ 예를 들어, 컨택 플러그들 또는 비아 플러그들 ­ 상에 형성될 수 있다. 구리 패드(120)는 전기적 신호를 더 위로 전달하기 위한 패턴들 ­ 예를 들어, 구리 패턴 상에 더 형성되는 컨택 플러그들 또는 비아 플러그들 ­ 과 전기적으로 연결되거나 전기적 신호를 수평 방향으로 전달하기 위한 패턴 ­ 예를 들어, 배선들 (interconnections) ­ 과 전기적으로 연결되기 위한 패턴으로 이해될 수 있다. 부가하여, 반도체 칩의 외부로 전기적 신호를 전달하기 위한 패턴일 수 있다. 즉, 반 도체 칩의 입출력 패드들을 포함하는 의미로 이해될 수 있다. 다른 관점에서, 구리 패드(120)는 비아 플러그의 일부일 수도 있고, 구리 배선(interconnection)의 일부일 수도 있다. 일반적으로 패드라 함은 비아 플러그의 단면적을 크게 하거나 다른 전도성 패턴과 연결되기 위하여 비아와 전도성 패턴의 중간에 형성되는 구조물을 의미한다. 또, 일반적으로 사각형(rectangle or quadrangle)으로 디자인된 패턴을 의미한다. 그러나, 본 명세서에서는 배선 형태, 즉 라인 형태로 형성될 수 있다는 것을 암시한다.
패드 장벽층(130)은 구리 패드(120)의 표면에 전체적 또는 일부 상에 형성될 수 있다. 구리 패드(120)의 일부 상에 형성될 경우, 구리 패드(120)의 노출된 부분 상에만 형성될 수 있다. 또는, 구리 패드(120)의 일부 상에 형성된 패드 장벽층(130)의 일부만이 노출될 수도 있다. 패드 장벽층(130)은 금속으로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 본 명세서에서, 패드 장벽층(130)이 다층으로 형성될 경우, 다층 구조를 유지할 수도 있지만, 단층으로 변화될 수도 있다. 보다 상세한 설명은 후술된다. 본 실시예에서, 패드 장벽층(130)은 구리 패드(120)의 상부 표면 상에 전면적으로 형성된 것으로 예시한다. 패드 장벽층은 하부층(110)의 상부 표면보다 돌출된 모양으로 형성될 수 있다.
패드 장벽층(130)은 티타늄을 함유하는 금속으로 형성될 수 있다. 티타늄은 구리 패드(120) 상에 형성되어 좋은 접착력을 가지며 티타늄 질화물층은 우수한 확산 장벽 기능을 갖는다. 패드 장벽층(130)은 구리 패드(120)가 노출됨으로써 손상될 수 있는 가능성 ­ 예를 들어, 구리 패드(120) 표면의 산화, 오염, 원자 또는 불순물의 확산 등 ­ 을 방지할 수 있다. 또, 패드 장벽층(130)은 구리 패드(120) 위에 형성될 다른 물질층들로부터 유입될 수 있는 불순물 입자 또는 화학적 물리적 손상 등으로부터 구리 패드(120)를 보호할 수 있다. 티타늄외에도 다양한 난반응성 금속 (refractory metals)으로 형성될 수 있다. 티타늄은 반도체 공정에 매우 널리 사용되는 난반응성 금속이므로, 본 실시예에서는 대표적으로 티타늄을 패드 장벽층(130)에 포함되는 금속인 경우를 예시한다. 본 발명의 기술적 사상이 티타늄에 한정되는 것은 아니지만, 티타늄을 사용할 경우, 다른 물질보다 상대적으로 가격이 저렴하고 안정한 공정을 기대할 수 있다는 의미로 이해될 수 있다.
패드 장벽층(130)이 다층으로 형성될 경우, 하부의 티타늄층과 상부의 티타늄 질화물층을 포함할 수 있다. 패드 장벽층(130)이 단층으로 형성될 경우, 티타늄 질화물층으로 형성될 수 있다. 그러나, 티타늄 질화물층은 티타늄층이 질화되어 형성될 수 있기 때문에, 티타늄층을 질화시키는 정도에 따라 단층 또는 다층으로 형성될 것이다. 또는, 티타늄층 상에 티타늄 질화물층이 직접적으로 형성될 수도 있다. 이 경우, 패드 장벽층(130)은 하부의 티타늄층을 유지할 것이다.
무기 절연층(140)이 하부층(110), 구리 패드(120) 및 패드 장벽층(130) 상에 형성될 수 있다. 무기 절연층(140)은 하부층(110)을 견고하게 고정하는 기능을 가질 수 있다. 즉, 무기 절연층(140)은 상대적으로 하부층(110)보다 견고한 (dense) 물질로 형성될 수 있다. 또, 무기 절연층(140)은 상부에 형성될 물질층의 기반을 견고하게 유지하는 기능을 가질 수 있다. 즉, 무기 절연층(140)은 그 상부에 형성될 물질층보다도 상대적으로 견고한 물질로 형성될 수 있다. 통상적으로, 무기 절 연층(140)이 폴리머나 수지 계열의 물질, 예를 들어 폴리이미드 또는 에폭시 수지 등으로 형성될 경우, 신뢰할 만한 견고성을 기대하기 쉽지 않다. 따라서, 본 실시예에서는 무기 절연층(140)이 실리콘 질화물 계열로 형성될 수 있다. 또, 후속 공정들에서 폴리머만을 사용하여 절연층들을 형성하게 될 경우, 폴리머들이 취약한 특성, 예를 들어 수분의 침투 등으로부터 반도체 칩을 보호할 수 있다.
버퍼층(150)은 무기 절연층(140)보다 유연성이 좋고 절연성이 좋은 절연물로 형성될 수 있다. 본 실시예에서 버퍼층(150)은 폴리머, BCB, 또는 수지로 형성될 수 있으며, 특히 감광성 폴리이미드로 형성될 수 있다. 그러나, 다른 물질, 예를 들어 실리콘 산화물 등으로 형성하는 것이 적절하지 않다는 것은 아니다. 버퍼층(150)이 실리콘 산화물로 형성될 수도 있다. 반도체 생산 공정에서, 일반적으로 버퍼층(150)까지 형성된 후, 1차 생산 라인 밖으로 옮겨진다. 1차 생산 라인에서는 웨이퍼를 가공하는 공정들이 수행된다. 이후 공정들은 2차 생산 라인에서 수행된다. 2차 생산 라인은 반도체 칩의 최종 단계의 공정들이 수행되며, 예를 들어 범프 공정, 솔더 공정, 쏘잉 공정 및 재배선 공정 등이 수행된다. 2차 생산 라인에서는 일반적으로 증착 공정 등이 수행되지 않는다. 다른 말로, 2차 생산 라인에서는 폴리머, 수지 등을 이용한 도포(coating) 공정들이 수행된다.
하부 보호층(160)도 절연물로 형성될 수 있다. 하부 보호층(160)도 폴리머, BCB, 또는 수지로 형성될 수 있으며, 특히 폴리이미드로 형성될 수 있다. 부가하여, 하부 보호층(160)은 버퍼층(150)과 다른 물질로 형성될 수 있다. 즉, 하부 보호층(160)과 버퍼층(150)이 모두 폴리이미드로 형성될 수 있으나, 다른 물질을 함 유한 폴리이미드로 형성될 수 있다. 예를 들어 에폭시 수지를 함유하는 폴리이미드로 형성될 수 있다. 또한, 하부 보호층(160)도 감광성 폴리이미드로 형성될 수 있다. 그러나, 하부 보호층(160)이 반드시 에폭시 수지를 함유하는 감광성 폴리이미드로 형성되어야 하는 것은 아니다.
씨드 금속층(170a)은 단층 또는 다층으로 형성될 수 있다. 본 실시예에서는 단층으로 형성된 경우가 예시되었다. 씨드 금속층(170a)은 패드 장벽층(130)과 재배선 금속층(180a)을 형성하는 물질의 종류에 따라 다양하게 형성될 수 있다. 예를 들어, 재배선 금속층(180a)이 구리로 형성될 경우, 씨드 금속층(170a)은 단층 구리층으로 형성되거나 티타늄층과 구리층의 다층으로 형성될 수 있다. 물론, 다른 금속층이 형성되지 못할 이유는 없다. 단지 본 실시예에서는 간단한 실시예를 보이기 위한 것일 뿐이다. 또, 전기적 물리적 특성이 매우 뛰어난 금, 은, 백금 같은 귀금속류 (noble metal)로 형성될 수도 있으며, 특히 금(Au)으로 형성될 수 있다. 씨드 금속층(170a)이 귀금속류로 형성될 경우, 단층으로 형성될 수도 있고 다층으로 형성될 수도 있다. 예를 들어, 금 또는 백금의 단층으로 형성될 수도 있고, 티타늄과 금 또는 백금의 다층으로 형성될 수도 있다. 씨드 금속층(170a)은 재배선 금속층(180a)과 연관성이 있으므로 씨드 금속층(170a)과 재배선 금속층(180a)의 물질과 구조 등에 따라 다양하게 응용될 수 있다. 씨드 금속층(170a)이 다층으로 형성될 경우, 최하층은 티타늄으로 형성될 수 있다. 티타늄은 물질간 접착력이 우수하기 때문에 패드 장벽층(130)과 씨드 금속층(170a)의 접촉이 매우 안정될 것이다.
재배선 금속층(180a)은 단층 또는 다층의 금속층으로 형성될 수 있다. 본 실 시예에서, 재배선 금속층(180a)은 구리, 니켈 또는 금 등을 이용하여 단층 또는 다층으로 형성될 수 있다. 재배선 금속층(180a)은 씨드 금속층(170a)을 형성하는 금속의 종류와 밀접한 관계를 갖는다. 예를 들어, 씨드 금속층(170a)의 최상층과 재배선 금속층의 최하층(181)이 같은 금속으로 형성될 수 있다. 예를 들어, 씨드 금속층(170a)의 최상층이 구리층이라면 재배선 금속층의 최하층(181)도 구리층으로 형성될 수 있고, 씨드 금속층(170a)의 최상층이 금층이라면 재배선 금속층의 최하층(181)이 금층으로 형성될 수 있다. 재배선 금속층(180a)이 다층으로 형성되고, 금층을 포함할 경우, 구리를 포함하는 하부 재배선 금속층(181)과 금을 포함하는 상부 재배선 금속층(185) 사이에 니켈을 포함하는 중간 재배선 금속층(183)이 형성될 수 있다.
도 1a에 씨드 금속층(170a)과 재배선 금속층(180a)이 단층으로 형성된 경우가 예시되었다. 예를 들어, 씨드 금속층(170a)이 금으로 형성되고, 재배선 금속층(180a)도 금으로 형성된 경우가 예시된 것으로 이해될 수 있다. 본 도면은 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여 도시된 도면이므로, 실제 반도체 칩의 종단면도와는 차이가 있을 수 있다. 예를 들어, 패드 장벽층(130), 씨드 금속층(170a) 및 재배선 금속층(180a) 중, 서로 동일한 금속으로 형성될 경우, 그 경계면은 보이지 않을 것이다. 만약 패드 장벽층(130)의 최상부층과 씨드 금속층(170a)이 동일한 금속으로 형성될 경우, 패드 장벽층(130)의 최상부층과 씨드 금속층(170a)은 일체형 구조물로 보여질 것이다. 마찬가지로, 씨드 금속층(170a)과 재배선 금속층(180a)이 동일한 금속으로 형성될 경우, 씨드 금속층(170a)과 재배선 금속층(180a)은 일체형 구조물로 보여질 것이다. 이것은 다른 실시예에서도 공통으로 적용될 수 있다.
상부 보호층(190)도 폴리머로 형성될 수 있다. 본 실시예에서, 상부 보호층(190)은 하부 보호층(160)과 같은 물질로 형성될 수 있다. 하부 보호층(160)과 상부 보호층(190)이 동일한 물질로 형성될 경우, 두 물질층의 경계면은 보이지 않을 수 있다. 일반적으로, 상부 보호층(190)은 에폭시 수지를 포함하는 감광성 폴리이미드로 형성될 수 있다. 상부 보호층(190)에는 재배선 금속층(180a)의 일부를 노출하는 오프닝이 형성될 수 있다. 이 오프닝의 내부에 UBM (under bumped metal) 또는 범프가 형성될 수 있다.
도 1b는 재배선 금속층(180b)이 하부 재배선 금속층(181), 중간 재배선 금속층(183) 및 상부 재배선 금속층(185)으로 형성된 경우를 예시한 것이다. 구체적으로, 씨드 금속층(170a)이 구리로 형성되고, 재배선 금속층(180b)이 각각 구리, 니켈, 금의 다층으로 형성된 경우가 예시된 것으로 이해될 수 있다. 앞서 언급되었듯이, 씨드 금속층(170a)과 하부 재배선 금속층(181)이 동일한 금속으로 형성된다면, 두 금속층들(170a, 181) 간의 경계면은 보이지 않을 것이다. 구체적으로, 씨드 금속층(170a)과 하부 재배선 금속층(181)은 일체화된 구조로 보여질 것이다.
도 1c는 씨드 금속층(170b)이 하부 씨드 금속층(173) 및 상부 씨드 금속층(175)으로 형성된 경우를 예시한 것이다. 구체적으로, 하부 씨드 금속층(173)이 티타늄으로 형성되고, 상부 씨드 금속층(175)이 금으로 형성된 경우가 예시된 것으로 이해될 수 있다. 앞서 언급되었듯이, 상부 씨드 금속층(175)과 재배선 금속 층(180a)이 동일한 금속으로 형성된다면, 두 금속층들(175, 180a) 간의 경계면은 보이지 않을 것이다. 구체적으로, 상부 씨드 금속층(175)과 재배선 금속층(180a)은 일체화된 구조로 보여질 것이다.
도 1d는 씨드 금속층(170b)이 하부 씨드 금속층(173) 및 상부 씨드 금속층(175)으로 형성되고, 재배선 금속층(180b)이 하부 재배선 금속층(181), 중간 재배선 금속층(183) 및 상부 재배선 금속층(185)으로 형성된 경우를 예시한 것이다. 구체적으로, 하부 씨드 금속층(173)이 티타늄으로 형성되고, 상부 씨드 금속층(175)이 구리로 형성되며, 하부 재배선 금속층(181)이 구리로 형성되고, 중간 재배선 금속층(183)이 니켈로 형성되고, 상부 재배선 금속층(185)이 금으로 형성된 경우가 예시된 것으로 이해될 수 있다. 앞서 언급되었듯이, 상부 씨드 금속층(175)과 하부 재배선 금속층(181)이 동일한 금속으로 형성된다면, 두 금속층들(175, 181) 간의 경계면은 보이지 않을 것이다. 구체적으로, 상부 씨드 금속층(175)과 하부 재배선 금속층(181)은 일체화된 구조로 보여질 것이다.
도 1a 내지 1d에서, 점선으로 표시된 것은 본 발명의 기술적 사상을 실시하고자 하는 사람의 의도에 따라 선택될 수 있는 반도체 칩의 단면 구조를 설명하는 것이다. 또, 위에서 언급된 금속들이 반드시 그 층을 형성하여야 하는 것은 아니다.
대체적으로, 구리 패드(120) 상에 패드 장벽층(130)이 형성되고, 패드 장벽층(130) 상에 씨드 금속층(170)이 형성되고, 씨드 금속층(170) 상에 재배선 금속층(180)이 각각 금속으로 형성되되, 각 층들의 경계에서는 두 금속이 같은 물질이 므로 서로 구분되지 않는다. 이 것을 도 1e에 개념적으로 도시하였다.
도 1e를 참조하면, 패드 장벽층(130)과 하부 씨드 금속층(173)이 일체형으로 형성되고, 상부 씨드 금속층(175a)과 하부 재배선 금속층(181a)이 일체형으로 형성된 것이 보여진다. 앞서 언급하였듯이, 동일한 금속으로 두 금속층들(175a, 181a)을 연속으로 형성할 경우, 두 금속층들(175a, 181a)의 경계면은 사실상 없는 것처럼 되기 때문이다.
도 2는 본 발명의 또 다른 실시예에 의한 반도체 소자의 배선 구조를 도시한 종단면도이다. 구체적으로 도 1a 내지 1d에서 보여진 버퍼층(150)과 하부 보호층(160)이 일체형으로 형성될 수 있다. 도면에는 가장 간단한 구조가 예시적으로 보여진다. 버퍼층(150)과 하부 보호층(160)이 일체형 버퍼층(250)으로 형성될 수 있다는 것은, 하나의 생산 라인, 즉 1차 생산 라인에서 수행될 수 있다는 것을 보여준다. 앞서 언급하였듯이, 버퍼층(150)은 1차 생산 라인에서 수행되는 공정이고, 하부 보호층(160)은 2차 생산 라인에서 수행되는 공정이다. 버퍼층(150)은 1차 생산 라인에서 수행되는 공정이므로 무기 절연층(240)보다 유연한 절연물질, 예를 들어 실리콘 산화물로 대체될 수도 있을 것이다. 하부 보호층(160)은 2차 생산 라인에서 수행되는 공정이므로, 코팅 공정으로 형성되는 폴리머 물질로 형성된다. 폴리머 물질은 앞서 예시되었으며, 본 실시예에서는 폴리이미드로 형성된 것으로 예시한다. 동시에, 버퍼층(150) 또는 하부 보호층(160)으로 형성된 일체형 버퍼층(250)은 우수한 절연 특성을 가져야 한다. 따라서, 두 물질층들(150, 160)을 일체화할 경우, 실리콘 산화물보다 폴리이미드로 형성되는 것이 바람직하다. 또, 무기 절연 층(240) 상에 직접적으로 형성되어야 하므로, 1차 생산 라인에서 형성되는 것이 바람직하다. 이 경우, 일체형 버퍼층(250)은 에폭시 수지가 포함되지 않은 감광성 폴리이미드로 형성될 수 있고, 상부 보호층(290)은 에폭시 수지가 포함된 감광성 폴리이미드로 형성될 수 있다. 앞서 설명하였듯이, 씨드 금속층(270) 및 재배선 금속층(280)은 다층으로 형성될 수 있다.
도 3a 내지 3h는 본 발명의 일 실시예에 의한 반도체 소자의 배선 구조를 형성하는 방법을 개념적으로 도시한 도면들이다. 예시적으로, 도 1d에 예시된 반도체 소자의 배선 구조(100d)를 예시한다.
도 3a를 참조하면, 구리 패드(320)가 하부층(310) 내 또는 하부층(310) 상에 형성된다. 구리 패드(320)는 구리 패드(320)가 형성될 영역이 이미 형성된 다음, 도금 방법으로 그 영역의 내부를 채우고, CMP 등의 평탄화 공정을 이용하여 형성될 수 있다. 통상 이러한 공정은 다마신 공정이라 불린다. 따라서, 하부층(310)의 상부 표면과 구리 패드(320)의 상부 표면을 동일한 높이를 갖는다.
하부층(310)은 상대적으로 두껍게 형성될 수 있으며, 상대적으로 유연한 물질로 형성될 수 있다. 본 실시예에서는 하부층(310)이 실리콘 산화물로 형성된 것으로 간주한다. 하부층(310)은 보다 낮은 유전율을 갖기 위하여 및/또는 평탄화 특성을 좋게 하기 위하여 다른 물질을 함유할 수 있다. 예를 들어, 하부층(310)은 붕소(B, boron), 인(P, phosphorous), 불소(F, fluorine), 탄소(C, carbon), 게르마늄(Ge, germanium), 질소(N, nitrogen) 및/또는 그 외 하나 이상의 다른 물질들을 포함할 수 있다. 즉, 다른 이물질을 포함하는 실리콘 산화물인 것으로 예시된다. 하부층(310)은 저유전율과 평탄화 기능을 가질 수 있다. 이 경우, 하부층(310)으로 실리콘 산화물이 사용될 수 있고, 다른 이물질들을 포함할 수 있다.
구리 패드(320)는 순수한 구리 또는 구리를 포함하는 금속 화합물이나 합금 등으로 형성될 수 있다. 구리를 포함하는 금속 화합물이라는 의미는 구리와 다른 비금속 물질이 화학적/물리적으로 섞인 물질일 수 있다는 의미이고, 구리를 포함하는 합금이라는 의미는 구리와 다른 금속이 섞인 물질일 수 있다는 의미이다. 또, 구리와 다른 물질층이 다층으로 형성될 수 있음도 의미한다. 도면에서는 구리 패턴이 간략하게 단층으로 형성된 것으로 간주된 단면 모양으로 도시된다.
도 3b를 참조하면, 구리 패드(320) 상에 패드 장벽층(330)이 형성된다. 패드 장벽층(330)은 구리 패드(320)의 표면 상에 전체적으로 형성될 수 있다. 앞서 언급하였듯이, 패드 장벽층(330)은 단층 또는 다층으로 형성될 수 있고, 티타늄 질화물층을 포함할 수 있다. 예를 들어, 티타늄 질화물층만으로 형성될 수도 있고, 티타늄층과 티타늄 질화물층의 다층으로 형성될 수도 있다. 보다 상세하게, 구리 패드(320) 상에 티타늄층이 형성되고, 티타늄층 상에 티타늄 질화물층이 형성될 수 있다. 티타늄층은 화학적 증착 방법(CVD) 또는 물리적 증착 방법(PVD)에 의하여 형성될 수 있다. 티타늄 질화물층은 티타늄층의 일부를 질화시킴으로써 형성될 수 있다. 또는 티타늄층 상에 티타늄 질화층이 직접 형성될 수 있다. 패드 장벽층은 티타늄 질화물층으로만 형성될 수 있다. 이 경우, 구리 패드(320) 상에 티타늄층이 형성된 후, 티타늄층이 모두 질화됨으로써 티타늄 질화물층이 형성될 수 있다. 티타늄 질화물층은 플라즈마 또는 열적 에너지를 이용한 CVD 방법으로 형성될 수 있 다. 본 실시예에서, 패드 장벽층(330)은 예시적으로 약 1천Å의 두께로 형성된다.
본 도면에서, 구리 패드(320)와 패드 장벽층(330)이 정확하게 정렬(align)된 모양으로 도시되었으나, 패드 장벽층(330)을 형성하는 방법에 따라 다양한 모습으로 형성될 수 있다. 예를 들어, 구리 패드(320)의 상부 표면 전체를 덮되, 더 넓은 수평 면적으로 형성될 수도 있고, 구리 패드(320)의 상부 표면의 외곽 일부에는 형성되지 않을 수도 있다. 통상적으로, 패드 장벽층(330)이 증착 방법으로 형성된 다음, 사진 식각(photolithography and etching) 방법으로 형성되기 때문이다. 패드 장벽층(330)을 증착 방법을 이용하여 형성할 때, 구리 패드(320)의 상부 표면뿐만 아니라 하부층(310) 상에도 형성된다. 따라서, 전면적으로 형성된 패드 장벽층(330) 물질을 패터닝하여 구리 패드(320) 상에만 형성되도록 하는 공정이 수행될 수 있다. 이때 사용될 수 있는 간단한 방법이 사진 식각 공정이다. 구리 패드(320)는 한 변이 수 마이크로 미터 이상으로서, 다른 반도체 패턴들에 비해 상대적으로 매우 큰 패턴이다. 그러므로, 구리 패드(320) 상에 패드 장벽층(330)을 형성하는 공정은 매우 쉬운 공정이다. 증착 방법이라고 함은 물리적 화학적 증착 방법을 통칭한다. 만약, 패드 장벽층(330)을 형성하고 한 이후 CMP 등의 평탄화 공정이 수행될 경우, 패드 장벽층(330)은 하부층(310) 상으로 돌출되지 않을 것이다.
도 3c를 참조하면, 패드 장벽층(330) 상에 전면적으로 무기 절연층(340)이 형성된다. 무기 절연층(340)은 패드 장벽층(330) 및 하부층(310) 상에 직접적으로 형성될 수 있다. 즉, 무기 절연층(340)의 하부는 하부층(310)의 상부 표면과 맞닿으며 형성될 수 있다. 돌출된 패드 장벽층(330) 상에 형성된 무기 절연층(340)은 패드 장벽층(330)의 프로파일을 따라 돌출될 것이다. 그러나, 본 도면에서는 본 발명의 기술적 사상을 이해하기 쉬도록 하기 위하여, 무기 절연층(340)의 표면이 평탄한 것으로 간주하여 도시되고 설명된다. 무기 절연층(340)은 하부층(310)보다 상대적으로 견고한 물질로 형성될 수 있다. 무기 절연층(340)은 무기 절연층(340) 상에 형성될 다른 막질이 패터닝될 때 식각 정지막의 기능도 가질 수 있다. 무기 절연층(340)은 CVD 방법으로 형성될 수 있고, 실리콘 질화물(SixNy) 또는 실리콘 산화 질화물(SixOyNz)로 형성될 수 있으며, 수소 등의 불순물이 미량 함유될 수 있다. 본 실시예에서는 실리콘 질화물로 형성된 것으로 가정한다. 본 실시예에서, 무기 절연층(340)은 예시적으로 약 6천Å의 두께로 형성된다.
본 발명의 기술적 사상에 의한 무기 절연층(340)은 플라즈마를 이용한 증착 방법을 사용하여 형성될 수 있다. 본 발명자의 연구 결과들 중 하나가 반도체 소자의 집적도가 높을수록 구성 물질들이 열(heat)에 의한 영향에 민감하다는 것이다. 과거에는 별 문제가 되지 않았던 공정 온도들이 반도체 소자의 내부 구조가 미세해지면서 매우 민감한 요소가 되었다. 즉, 높은 공정 온도는 이미 형성된 물질층의 상(state)이나 결합 구조 등을 변화시키거나 불안정하게 할 수 있다. 따라서, 다른 물질층에 대한 열(heat)에 영향들을 고려하는 측면에서, 반도체 소자 제조 공정들은 되도록 저온에서 수행되는 것이 바람직하다는 것이 본 발명자의 연구 결과 중 하나이다. 플라즈마 증착 공정은 열(thermal) 증착 공정보다 상대적으로 수 백℃ 낮은 온도에서 수행된다. 따라서, 본 실시예에서는 무기 절연층이 플라즈마 증착 방법을 이용하여 형성될 수 있다. 부가하여, 반도체 제조 공정에서, 초기 단계에서 후기 단계로 진행될수록 저온에서 공정을 수행하는 것이 바람직하다. 반도체 칩을 구성하는 물질층에 열 부담을(thermal budget) 덜 주기 때문이다. 따라서, 초기 단계의 공정들은 열(thermal) 공정인 것이 바람직하고, 후기 단계의 공정들은 플라즈마 공정들인 것이 바람직하다고 할 수 있다. 열(thermal) 공정은 플라즈마 공정보다 고온에서 수행되며 막질의 치밀성이 좋고 플라즈마 라디칼에 의한 손상이 없지만 상대적으로 공정 시간이 오래 걸리고 생산성이 낮다. 본 실시예에서는 플라즈마 공정을 이용하여 무기 절연층(340)을 형성함으로써 반도체 칩의 열 부담을 줄일 수 있고, 상대적으로 간단하고 빠르게 형성할 수 있다. 무기 절연층(340)이 두텁게 형성될 경우, 반도체 칩의 열적(thermal), 물리적 특성에 좋지 않은 영향을 미칠 수 있다는 것이 본 발명자들의 연구 결과들 중 하나였다. 이것은 무기 절연층(340)의 견고성이 반도체 칩의 유연성을 제약할 수 있기 때문인 것으로 보인다. 따라서, 무기 절연층(340)은 상대적으로 하부층(310) 및 버퍼층(도 3d의 참조 부호 350)보다 얇게 형성되는 것이 바람직하다.
도 3d를 참조하면, 버퍼층(350)이 무기 절연층(340) 상에 형성되고, 패드 장벽층(330)의 표면의 일부를 노출시키는 제1 오프닝이 형성된다. 버퍼층(350)은 본 실시예에서 폴리머로 형성될 수 있다. 폴리머는 증착 공정(deposition process)로 형성되지 않고 코팅 공정을 통하여 형성될 수 있다. 그러므로, 폴리머 공정은 상대적으로 간단한 공정으로 형성될 수 있다. 본 실시예에서, 버퍼층(350)은 폴리이미드로 형성될 수 있고, 특히 감광성 폴리이미드(photosensitive polyimide)로 형성될 수 있다. 감광성 폴리이미드는 실리콘 산화물 등보다 상대적으로 간단하게 형성 될 수 있고, 물질의 유연성 및 절연성이 좋으며, 포토리소그래피 공정이 가능하다. 따라서 물질층 형성 공정 및 물질층 패터닝 공정 등을 보다 단순화시킬 수 있다. 감광성 폴리이미드로 형성되었으므로, 포토레지스트 패턴을 형성하지 않고 제1 오프닝(O)을 형성할 수 있다. 제1 오프닝(O)은 측벽이 경사지도록 형성될 수 있다. 제1 오프닝(O)의 측벽이 경사지게 형성될 경우, 수직하게 형성될 때와 비교하여, 패터닝 공정이 수월하고 형성된 패턴이 견고하다. 제1 오프닝(O)은 버퍼층(350) 및 무기 절연층(340)을 관통하여 패드 장벽층(330)의 상부 표면을 노출시킨다. 본 실시예에서, 버퍼층(350)은 수 천 Å의 두께로 형성될 수 있으며, 예시적으로 약 5천Å의 두께로 형성된다. 제1 오프닝(O)을 가진 버퍼층(350)을 형성하는 공정까지가 일반적으로 1차 생산 라인에서 수행되는 공정들이다.
도 3e를 참조하면, 버퍼층(350) 상에 하부 보호층(360)이 형성되고, 패드 장벽층(330)의 표면의 일부를 노출시키는 좁아진 제1 오프닝(O´)이 형성된다. 하부 보호층(360)도 폴리머로 형성될 수 있다. 본 실시예에서, 폴리이미드로 형성될 수 있으며, 특히 에폭시 수지를 함유하는 감광성 폴리이미드로 형성될 수 있다. 좁아진 제1 오프닝(O´)을 가진 하부 보호층(360)을 형성하는 공정부터는 일반적으로 제2 생산 라인에서 수행될 수 있다. 하부 보호층(360)은 버퍼층(350)보다 상대적으로 얇게 형성될 수 있다. 본 실시예에서, 하부 보호층(360)은 예시적으로 5천Å이하로 형성될 수 있으며, 4천Å 이상의 두께로 형성될 수 있다.
도 3f를 참조하면, 하부 보호층(360)의 상부 표면 및 좁아진 제1 오프닝(O´)의 측벽 및 노출된 패드 장벽층(330) 상에 씨드 금속층(370a)이 형성된다. 씨드 금속층(370a)은 물리적 증착 방법(PVD)을 이용하여 형성될 수 있다. 씨드 금속층(370a)은 단층 또는 다층으로 형성될 수 있는데, 본 실시예에서는 다층으로 형성된 경우가 예시된다. 즉, 씨드 금속층은(370a) 하부 씨드 금속층(373a)과 상부 씨드 금속층(375a)을 포함할 수 있다. 하부 씨드 금속층(373a)은 티타늄으로 형성될 수 있다. 상부 씨드 금속층(375a)은 구리 또는 금으로 형성될 수 있다. 씨드 금속층(370a)이 다층으로 형성될 경우, 하부 씨드 금속층(373a)은 물리적 증착 방법으로 형성될 수 있고, 상부 씨드 금속층(375a)은 물리적 증착 방법이나 도금 방법으로 형성될 수 있다. 본 실시예에서, 씨드 금속층(370a)은 2천 내지 4천Å의 두께로 형성될 수 있다. 단층으로 형성될 경우 2천Å에 가깝게 결성될 수 있고, 다층으로 형성될 경우 4천Å에 가깝게 형성될 수 있다.
도 3g를 참조하면, 씨드 금속층 패턴(370) 및 재배선 금속층(380)이 형성된다. 재배선 금속층(380)은 금속 물질에 따라 도금 방법 또는 증착 방법으로 형성될 수 있으며, 본 실시예에서는 도금 방법으로 형성된 것으로 설명된다. 재배선 금속층(380)은 단층 또는 다층으로 형성될 수 있으며, 본 실시예에서는 3층으로 형성된 것이 예시적으로 설명된다. 즉, 재배선 금속층(380)은 하부 재배선 금속층(381), 중간 재배선 금속층(383) 및 상부 재배선 금속층(385)을 포함할 수 있다. 본 실시예에서, 하부 재배선 금속층(381)은 구리로 형성될 수 있고, 중간 재배선 금속층(383)은 니켈로 형성될 수 있으며, 상부 재배선 금속층(385)은 금으로 형성될 수 있다. 본 실시예에서, 재배선 금속층(380)은 수 만Å의 두께로 형성될 수 있다. 하부 보호층(360)이 재배선 금속층(380) 및 씨드 금속층 패턴(370)과 같은 모양으로 패터닝 될 수도 있다.
도 3h를 참조하면, 재배선 금속층(380) 상에 상부 보호층(390)이 형성된다. 상부 보호층(390)은 반도체 칩 상에 전면적으로 형성될 수 있다. 상부 보호층(390)은 하부 보호층(360)과 동일한 물질로 형성될 수 있다. 상부 보호층(390)과 하부 보호층(360)이 동일한 물질로 형성되면, 두 물질의 경계면은 보이지 않을 것이다. 이후, 재배선 금속층(380)의 일부를 노출하는 오프닝이 형성될 수 있고, 도 1d에 도시된 본 발명의 일 실시예에 의한 반도체 소자의 배선 구조(100d)가 완성될 수 있다.
그 외, 도면에 참조 부호가 표시되지 않은 구성 요소들은 본 명세서의 다른 도면들 및 그 설명들로부터 그 이름과 기능 등이 쉽게 이해될 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
도 1a 내지 1e 및 도 2는 본 발명의 예시적인 실시예들에 의한 반도체 소자의 배선 구조들을 개념적으로 도시한 종단면도들이다.
도 3a 내지 3h는 본 발명의 일 실시예에 의한 반도체 소자의 배선 구조를 형성하는 방법을 개념적으로 도시한 도면들이다.
(도면의 주요부분에 대한 부호의 설명)
110, 210, 310: 하부층
120, 220, 320: 구리 패드
130, 220, 330: 패드 장벽층
140, 240, 340: 무기 절연층
150, 250, 350: 버퍼층
160, 360: 하부 보호층
170, 270, 370: 씨드 금속층
180, 280, 380: 재배선 금속층
190, 290, 390: 상부 보호층

Claims (20)

  1. 하부층 상에 형성된 구리 패드;
    상기 구리 패드 상에 형성된 티타늄을 포함하는 패드 장벽층;
    상기 패드 장벽층 상에 형성된 무기 절연층;
    상기 무기 절연층 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 씨드 금속층;
    상기 씨드 금속층 상에 형성된 재배선 금속층; 및
    상기 재배선 금속층 상에 형성된 상부 보호층을 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 하부층은 실리콘 산화물이고, 상기 하부층의 상부 표면과 상기 구리 패드의 상부 표면이 동일한 높이인 반도체 소자.
  3. 제1항에 있어서,
    상기 패드 장벽층은 상기 하부층의 상부 표면보다 위로 돌출된 반도체 소자.
  4. 제1항에 있어서,
    상기 패드 장벽층은 티타늄층 및 티타늄층 상에 형성된 티타늄 질화물층을 포함하는 반도체 소자.
  5. 제1항에 있어서,
    상기 씨드 금속층은 구리 또는 금 중에서 어느 하나 이상을 포함하는 반도체 소자.
  6. 제1항에 있어서,
    상기 씨드 금속층은 티타늄을 포함하는 하부 씨드 금속층 및 상부 씨드 금속층을 포함하는 반도체 소자.
  7. 제6항에 있어서,
    상기 상부 씨드 금속층은 구리 또는 금 중에서 어느 하나 이상을 포함하는 반도체 소자..
  8. 제1항에 있어서,
    상기 재배선 금속층은 구리 또는 금 중에서 어느 하나 이상을 포함하는 반도체 소자.
  9. 제1항에 있어서,
    상기 재배선 금속층은 상기 씨드 금속층과 동일한 금속으로 형성되는 하부 재배선 금속층 및 금을 포함하는 상부 재배선 금속층을 포함하는 반도체 소자.
  10. 제9항에 있어서,
    상기 재배선 금속층은 상기 하부 재배선 금속층과 상기 상부 재배선 금속층의 사이에 니켈을 포함하는 중간 재배선 금속층을 포함하는 반도체 소자.
  11. 제1항에 있어서,
    상기 무기 절연층은 실리콘 질화물로 형성되되, 상기 패드 장벽층의 상부 표면의 일부를 노출시키는 반도체 소자.
  12. 제1항에 있어서,
    상기 버퍼층은 폴리머로 형성되며, 상기 패드 장벽층의 상부 표면의 일부를 노출시키는 반도체 소자.
  13. 제12항에 있어서,
    상기 버퍼층은 감광성 폴리이미드로 형성되는 반도체 소자.
  14. 제1항에 있어서,
    상기 상부 보호층은 에폭시를 함유하는 감광성 폴리이미드로 형성되는 반도체 소자.
  15. 제1항에 있어서,
    상기 버퍼층과 상기 씨드 금속층 사이에 형성된 하부 보호층을 더 포함하는 반도체 소자.
  16. 제15항에 있어서,
    상기 하부 보호층 및 상부 보호층은 폴리머로 형성되는 반도체 소자.
  17. 제16항에 있어서,
    상기 하부 보호층은 에폭시 수지를 함유하는 감광성 폴리이미드로 형성되는 반도체 소자.
  18. 하부층 상에 형성된 구리 패드;
    상기 구리 패드 상에 형성된 티타늄을 포함하는 패드 장벽층;
    상기 패드 장벽층 상에 형성된 무기 절연층;
    상기 무기 절연층 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 씨드 금속층;
    상기 씨드 금속층 상에 형성된 금속 배선층; 및
    상기 금속 배선층 상에 형성된 상부 보호층을 포함하는 반도체 소자의 배선 구조.
  19. 제18항에 있어서,
    상기 패드 장벽층은 티타늄층 및 상기 티타늄층 상에 형성된 티타늄 질화물층을 포함하는 반도체 소자의 배선 구조.
  20. 제18항에 있어서,
    상기 씨드 금속층 및 상기 금속 배선층은 구리를 포함하는 반도체 소자의 배선 구조.
KR20080095517A 2008-09-29 2008-09-29 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들 KR101483273B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20080095517A KR101483273B1 (ko) 2008-09-29 2008-09-29 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
US12/568,086 US8456012B2 (en) 2008-09-29 2009-09-28 Inter connection structure including copper pad and pad barrier layer, semiconductor device and electronic apparatus including the same
US13/875,525 US8735281B2 (en) 2008-09-29 2013-05-02 Inter connection structure including copper pad and pad barrier layer, semiconductor device and electronic apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080095517A KR101483273B1 (ko) 2008-09-29 2008-09-29 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들

Publications (2)

Publication Number Publication Date
KR20100036072A true KR20100036072A (ko) 2010-04-07
KR101483273B1 KR101483273B1 (ko) 2015-01-16

Family

ID=42056523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080095517A KR101483273B1 (ko) 2008-09-29 2008-09-29 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들

Country Status (2)

Country Link
US (2) US8456012B2 (ko)
KR (1) KR101483273B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
JP2012193445A (ja) * 2011-02-28 2012-10-11 Tokyo Electron Ltd 窒化チタン膜の形成方法、窒化チタン膜の形成装置及びプログラム
KR102036942B1 (ko) 2012-02-24 2019-10-25 스카이워크스 솔루션즈, 인코포레이티드 화합물 반도체용 구리 상호접속부에 관련된 개선된 구조체, 소자 및 방법
KR101916088B1 (ko) 2012-04-02 2018-11-07 삼성전자주식회사 반도체 패키지
US9716066B2 (en) * 2013-06-29 2017-07-25 Intel Corporation Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
US9171782B2 (en) * 2013-08-06 2015-10-27 Qualcomm Incorporated Stacked redistribution layers on die
KR20150073473A (ko) * 2013-12-23 2015-07-01 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
US9701119B2 (en) * 2014-06-12 2017-07-11 Funai Electric Co., Ltd. Fluid ejection chip including hydrophilic and hydrophopic surfaces and methods of forming the same
US9478512B2 (en) * 2015-02-11 2016-10-25 Dawning Leading Technology Inc. Semiconductor packaging structure having stacked seed layers
US10170445B2 (en) * 2015-05-26 2019-01-01 International Business Machines Corporation Method for electrical coupling and electric coupling arrangement
KR20170026701A (ko) * 2015-08-26 2017-03-09 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR102049255B1 (ko) * 2016-06-20 2019-11-28 삼성전자주식회사 팬-아웃 반도체 패키지
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
TWI681528B (zh) * 2018-05-28 2020-01-01 力成科技股份有限公司 重佈線結構及其製造方法
US11362010B2 (en) * 2019-10-16 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
CN110767604B (zh) * 2019-10-31 2022-03-18 厦门市三安集成电路有限公司 化合物半导体器件和化合物半导体器件的背面铜制程方法
US11715756B2 (en) * 2021-04-09 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Device structure and methods of forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
KR100376878B1 (ko) * 2000-08-09 2003-03-19 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
US6914332B2 (en) * 2002-01-25 2005-07-05 Texas Instruments Incorporated Flip-chip without bumps and polymer for board assembly
JP2004273591A (ja) 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
US7244671B2 (en) * 2003-07-25 2007-07-17 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP4476701B2 (ja) * 2004-06-02 2010-06-09 日本碍子株式会社 電極内蔵焼結体の製造方法
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP4745007B2 (ja) 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
JP2007221036A (ja) * 2006-02-20 2007-08-30 Fujikura Ltd 半導体パッケージ及びその製造方法
US20070235878A1 (en) 2006-03-30 2007-10-11 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
KR100806350B1 (ko) * 2007-01-25 2008-03-06 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
TW201005826A (en) * 2008-07-24 2010-02-01 Dongbu Hitek Co Ltd Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package

Also Published As

Publication number Publication date
US20100078819A1 (en) 2010-04-01
US8456012B2 (en) 2013-06-04
US20130244419A1 (en) 2013-09-19
KR101483273B1 (ko) 2015-01-16
US8735281B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
KR101483273B1 (ko) 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
US11664336B2 (en) Bonding structure and method of forming same
US11756907B2 (en) Bonding structure and method of forming same
US10978362B2 (en) Semiconductor structure with conductive structure
US8502372B2 (en) Low-cost 3D face-to-face out assembly
TW202002095A (zh) 半導體內連線結構及方法
US10886245B2 (en) Semiconductor structure, 3DIC structure and method of fabricating the same
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
US11189583B2 (en) Semiconductor structure and manufacturing method thereof
US11682594B2 (en) Semiconductor structure including interconnection to probe pad with probe mark
TW201919194A (zh) 封裝結構
US6803304B2 (en) Methods for producing electrode and semiconductor device
TWI792433B (zh) 半導體裝置以及其製造方法
CN114883296A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 6