KR20200050430A - 반도체 디바이스 및 방법 - Google Patents

반도체 디바이스 및 방법 Download PDF

Info

Publication number
KR20200050430A
KR20200050430A KR1020190137928A KR20190137928A KR20200050430A KR 20200050430 A KR20200050430 A KR 20200050430A KR 1020190137928 A KR1020190137928 A KR 1020190137928A KR 20190137928 A KR20190137928 A KR 20190137928A KR 20200050430 A KR20200050430 A KR 20200050430A
Authority
KR
South Korea
Prior art keywords
photoresist
hard mask
light emitting
etching
layer
Prior art date
Application number
KR1020190137928A
Other languages
English (en)
Other versions
KR102272124B1 (ko
Inventor
티안 후
유-시앙 후
훙-주이 구오
첸-후아 유
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20200050430A publication Critical patent/KR20200050430A/ko
Application granted granted Critical
Publication of KR102272124B1 publication Critical patent/KR102272124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125—Distributed Bragg reflector [DBR] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

방법은, 기판 위에 포토닉 구조물을 퇴적하는 단계로서, 상기 포토닉 구조물은 포토닉 반도체층을 포함하는 단계; 상기 포토닉 구조물 위에 도전성 패드를 형성하는 단계; 상기 도전성 패드 위에 하드 마스크를 형성하는 단계로서, 상기 각각의 도전성 패드를 하드 마스크 영역으로 덮도록 상기 하드 마스크가 패터닝되는 단계; 상기 기판으로부터 돌출된 복수의 메사(mesa) 구조물을 형성하도록 상기 하드 마스크를 에칭 마스크로 사용하여 상기 포토닉 구조물을 에칭하는 단계로서, 상기 각각의 메사 구조물은 상기 포토닉 구조물의 일부, 콘택 패드 및 하드 마스크 영역을 포함하는 단계; 상기 복수의 메사 구조물 위에 제1 포토레지스트를 퇴적하는 단계; 상기 제1 포토레지스트 위에 제2 포토레지스트를 퇴적하는 단계; 상기 복수의 메사 구조물의 하드 마스크 영역을 노출시키도록 상기 제2 포토레지스트를 패터닝하는 단계; 및 상기 복수의 메사 구조물의 콘택 패드의 부분을 노출시키도록 상기 하드 마스크 영역을 에칭하는 단계를 포함한다.

Description

반도체 디바이스 및 방법{SEMICONDUCTOR DEVICE AND METHOD}
우선권 주장 및 상호 참조
본 출원은 여기에 그 전체가 참조에 의해 통합되는 2018년 10월 31일자 출원된 발명의 명칭 "Semiconductor Device and Method"의 미국 가특허 출원 제62/753,755에 우선권을 주장한다.
반도체 산업은 (예를 들어, 트랜지스터, 다이오드, 저항기, 커패시터 등과 같은) 다양한 전자 부품의 집적 밀도의 지속적인 개선으로 인해 급속한 성장을 경험했다. 대부분의 경우, 집적 밀도의 향상이 최소 피처 크기를 반복적으로 줄임으로써 더 많은 구성 요소가 주어진 영역에 통합될 수 있었다. 최근 휴대폰, 태블릿 및 기타 휴대용 디바이스의 카메라 수요가 증가함에 따라 광학 피처가 점점 더 많은 애플리케이션에서 반도체 디바이스와 통합되었다.
본 개시의 양태는 첨부 도면과 함께 다음의 상세한 설명을 읽으면 가장 잘 이해할 수 있다. 본 산업계에서의 표준 관행에 따라, 다양한 피처는 일정한 비율로 도시되지 않았다는 점에 유의한다. 실제로, 다양한 피처의 치수는 설명의 명료성을 위해 임의로 증가 또는 감소될 수 있다.
도 1 내지 도 5는 일부 실시예에 따라 포토닉 구조물을 형성하기 위한 공정의 다양한 단면도를 도시한다.
도 6a 내지 도 6k는 제1 실시예에 따라 포토닉 구조물의 메사에서 리세스를 형성하기 위한 공정의 다양한 단면도를 도시한다.
도 7a 내지 도 7f는 제2 실시예에 따라 포토닉 구조물의 메사에서 리세스를 형성하기 위한 공정의 다양한 단면도를 도시한다.
도 8a 내지 도 8f는 제3 실시예에 따라 포토닉 구조물의 메사에서 리세스를 형성하기 위한 공정의 다양한 단면도를 도시한다.
도 9a 내지 도 9f는 제4 실시예에 따라 포토닉 구조물의 메사에서 리세스를 형성하기 위한 공정의 다양한 단면도를 도시한다.
도 10은 일부 실시예에 따라 포토닉 구조물을 형성하기 위한 공정의 단면도를 도시한다.
도 11은 일부 실시예에 따라 상호연결 구조물을 형성하기 위한 공정의 단면도를 도시한다.
도 12 내지 도 20은 일부 실시예에 따라 포토닉 디바이스를 형성하기 위한 공정의 다양한 단면도를 도시한다.
아래의 개시는 본 발명의 다양한 피처를 구현하기 위한 많은 다양한 실시예 또는 예를 제공한다. 본 개시를 간단히 하도록 컴포넌트 및 배치 중 소정의 예가 이하에 설명된다. 물론, 이는 단지 예일 뿐이며, 한정하려는 의도가 아니다. 예컨대, 다음의 설명에서 제2 피처 위의 또는 그 위의 제1 피처의 형성은, 제1 및 제2 피처가 직접 접촉하여 형성되는 실시예를 포함할 수도 있고, 또한 부가적인 피처가 제1 및 제2 피처 사이에 형성되어 제1 및 제2 피처가 직접 접촉하지 않는 실시예를 포함할 수도 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순성 및 명료성을 위한 것이며, 논의되는 다양한 실시예 및/또는 구성물 간의 관계를 그 자체로 나타내지 않는다.
또한, "밑에(beneath)", "아래에(below)", "하부의(lower)", "위에(above)", "상부의(upper)" 등과 같은 공간적으로 상대적인 용어가, 도면에 도시된 하나의 컴포넌트 또는 피처와는 상이한 컴포넌트(들) 또는 피처(들) 간의 관계를 설명하는 데 있어서, 설명의 편의를 위해 사용될 수도 있다. 공간적으로 상대적인 용어는, 도면에 나타난 방향 외에도, 사용 또는 작동 중인 디바이스의 다른 방향을 망라한다. 장비는 다른 방향으로(90도 회전되거나 다른 방향으로 회전) 배치될 수 있고, 본 개시에서 사용된 공간적으로 상대적인 서술어는 이에 따라 마찬가지로 해석될 수 있다.
일부 실시예에 따르면, 발광 다이오드 디바이스 또는 레이저 디바이스와 같은 포토닉 디바이스가 형성된다. 포토닉 디바이스는 캐리어 기판으로부터 돌출된 다중 메사(mesa)를 포함하는 제1 구조물을 포함할 수 있다. 하드 마스크 재료가 메사의 최상부 표면 위에 형성되고, 다음으로 후속하는 본딩 패드 형성에 사용되는 하드 마스크 재료에 리세스가 형성될 수 있다. 일부 실시예에서, 리세스는 제1 단계에서 제1 포토레지스트를 퇴적하고, 제2 단계에서 제1 포토레지스트 위에 제2 포토레지스트를 퇴적한 다음, 제2 포토레지스트를 패터닝함으로써 하드 마스크 재료에 형성된다. 일부 실시예에서, 제1 포토레지스트 또한 패터닝된다. 패터닝된 제2 포토레지스트는 하드 마스크 재료의 리세스를 에칭하기 위한 에칭 마스크로서 사용될 수 있다. 제1 포토레지스트 및 제2 포토레지스트를 모두 사용함으로써, 메사 위의 포토레지스트 패터닝을 개선하고, 이로 인해 하드 마스크 재료에 부적절하게 에칭된 리세스로 인한 결함의 가능성을 줄일 수 있다. 일부 실시예에서, 하드 마스크 재료를 부분적으로 에칭하는 다중 에칭 단계 및 제2 포토레지스트를 부분적으로 에칭하는 트리밍 단계를 사용하여 하드 마스크 재료가 에칭된다. 이러한 방식으로, 리세스가, 계단형 프로파일을 갖는 측벽과 같이 덜 수직인 측벽을 갖도록 형성될 수 있다. 이러한 방식으로, 리세스 위에 형성된 본딩 패드는 덜 수직인 측벽을 갖는 형상을 가질 수 있으며, 이는 본딩 동안 솔더 콘택을 개선시킬 수 있다.
도 1 내지 도 5, 도 6a 내지 도 6k, 도 7a 내지 도 7f, 도 8a 내지 도 8f, 도 9a 내지 도 9f 및 도 10은 일부 실시예에 따라 발광 다이오드를 포함하는 구조물을 형성하기 위한 공정의 다양한 단면도를 도시한다. 도 1 내지 도 5는 초기 디바이스를 형성하는 다양한 단계를 도시하고, 도 6a 내지 도 6k, 도 7a 내지 도 7f, 도 8a 내지 도 8f 및 도 9a 내지 도 9f는 도 1 내지 도 5에 도시된 공정에 후속하여 하드 마스크 영역(114)(도 5 참조)에 개구부(130)(도 5 참조)를 형성하기 위한 네 개의 개별 실시예의 공정을 도시한다. 도 10은 도 6a 내지 도 6k, 도 7a 내지 도 7f, 도 8a 내지 도 8f 및 도 9a 내지 도 9f에 도시된 네 개의 개별 실시예 공정 중 임의의 공정에 후속하는 본딩 패드(116)의 형성을 도시한다. 발광 다이오드를 포함하는 구조물을 형성하는 특정 맥락에서 공정 및 구조물이 설명되지만, 반도체 레이저, 광 검출기 또는 다른 포토닉 디바이스와 같은 다른 구조물의 형성도 본 발명의 맥락에서 고려된다.
도 1에서, 캐리어 기판(102)이 제공된다. 캐리어 기판(102)은 (예를 들어, p형 또는 n형 도펀트로) 도핑되거나 미도핑된 벌크 반도체, 절연체 상 반도체(Semiconductor-On-Insulator, SOI) 기판 등과 같은 반도체 기판일 수 있다. 캐리어 기판(102)은 실리콘 웨이퍼 또는 갈륨 비소(GaAs) 웨이퍼와 같은 웨이퍼일 수 있다. 일반적으로, SOI 기판은 절연체층 위에 형성된 반도체 재료의 층이다. 절연체층은 예를 들어 매립 산화물(Buried Oxide, BOX)층, 실리콘 산화물층 등일 수 있다. 절연체층은 기판, 전형적으로 실리콘 또는 유리 기판 위에 제공된다. 다층 또는 구배 기판과 같은 다른 기판도 사용될 수 있다. 일부 실시예에서, 캐리어 기판(102)의 반도체 재료는 실리콘 또는 게르마늄을 포함하는 반도체, 실리콘 탄화물, 갈륨 비화물, 갈륨 인화물, 인듐 인화물, 인듐 비화물, 또는 인듐 안티몬화물을 포함하는 화합물 반도체, SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP 등을 포함하는 그 밖의 반도체 등 또는 이의 조합을 포함할 수 있다.
에칭 정지층(105)이 캐리어 기판(102) 위에 형성될 수 있다. 에칭 정지층(105)은 화학적 기상 증착(Chemical Vapor Deposition, CVD)과 같은 적절한 퇴적 공정에 의해 퇴적되거나, 적절한 에피택시 공정에 의해 성장될 수 있다. 에칭 정지층(105)은, 후속하여 형성되는 그 위에 위치하는 층에 비하여 충분한 에칭 속도 선택성을 나타내는 InGaP, InP, GaAsAl, AlAs 등 또는 이의 조합과 같은 재료를 포함할 수 있다. 일부 실시예에서, 에칭 정지층(105)은 약 0.1 μm 내지 약 5 μm의 두께를 가진다.
제1 반사 구조물(106)이 에칭 정지층(105) 위에 형성될 수 있다. 제1 반사 구조물(106)은 하나 이상의 유형의 반도체 재료와 같은 다층의 재료를 포함할 수 있다. 층은 도핑되거나 미도핑될 수 있다. 층은 화학적 기상 증착(Chemical Vapor Deposition, CVD)과 같은 적절한 퇴적 공정에 의해 퇴적되거나, 적절한 에피택시 공정에 의해 성장될 수 있다. 제1 반사 구조물(106)은 예를 들어, 분산된 브래그 반사기 구조물일 수 있으며, 여기서 상이한 굴절률을 갖는 재료의 교번층이 조합되어 사용되어 소정의 파장의 광을 반사 및/또는 투과시킨다. 일부 실시예에서, 반사 구조물(106)은 상이한 조성을 갖는 반도체 재료의 교번층과 같은 상이한 재료의 교번층을 포함한다. 일부 실시예에서, 제1 반사 구조물(106)은 캐리어 기판(102)의 재료(예를 들어, GaAs)의 교번하는 도핑층 및 미도핑층을 포함하고, 도핑층은 미도핑층과 상이한 굴절률을 가진다. 도펀트는 도핑층이 미도핑층과 상이한 굴절률을 갖도록 하는 임의의 적절한 도펀트일 수 있다. 일부 실시예에서, 도펀트는 C와 같은 p형 도펀트이다. 일부 실시예에서, 제1 반사 구조물(106)의 도핑층은 약 1E-17 atoms/cm3 내지 약 1E-18 atoms/cm3 범위의 도펀트 농도를 가진다. 따라서, 제1 반사 구조물(106)은 결과적인 발광 다이오드(104)(도 10 참조)에서 p형 반사 영역을 형성할 수 있다. 제1 반사 구조물(106)은 임의의 폭을 가질 수 있다. 일부 실시예에서, 제1 반사 구조물(106)은 약 1 μm 내지 약 9 μm의 높이(H1)를 가진다. 도 1은 예시의 목적으로 네 개의 교번층을 도시하며, 다른 실시예는 더 적거나 더 많은 교번하는 층을 가질 수 있다.
여전히 도 1을 참조하면, 포토닉 반도체 영역(108)이 제1 반사 구조물(106) 위에 형성된다. 포토닉 반도체 영역(108)은 캐리어 기판(102)의 재료(예를 들어, GaAs)의 도핑층을 포함하거나, 또는 다른 재료 또는 재료의 조합을 포함할 수 있다. 일부 실시예에서, 포토닉 반도체 영역(108)은 p형 영역 및 n형 영역을 가질 수 있다. 일부 실시예에서, 포토닉 반도체 영역(108)은 (예를 들어, 발광 다이오드로서) 작동 중에 광을 방출하거나 작동 중에 단일 공진 주파수로 레이징하는 P-N 접합을 포함한다. p형 영역은 붕소, 알루미늄, 갈륨, 인듐 등과 같은 p형 도펀트로 도핑될 수 있고, n형 영역은 인, 비소 등과 같은 n형 도펀트로 도핑될 수 있다. 일부 실시예에서, p형 영역은 n형 영역 위에 형성된다. 포토닉 반도체 영역(108)의 n형 영역은 제1 반사 구조물(106)에 연결되어 광이 제1 반사 구조물(106)을 향해 방출될 수 있다. 다른 실시예에서, 포토닉 반도체 영역(108)은 광 검출기의 일부로서 사용된다.
제2 반사 구조물(110)이 포토닉 반도체 영역(108) 위에 형성될 수 있다. 포토닉 반도체 영역(108)의 p형 영역은 제2 반사 구조물(110)에 연결될 수 있다. 제2 반사 구조물(110)은 하나 이상의 반도체 재료와 같은 재료의 다수층을 포함할 수 있다. 일부 실시예에서, 제2 반사 구조물(110)은 상이한 조성을 갖는 반도체 재료의 교번층과 같이 상이한 재료의 교번층을 포함한다. 층은 도핑되거나 미도핑될 수 있다. 층은 화학적 기상 증착(Chemical Vapor Deposition, CVD)과 같은 적절한 퇴적 공정에 의해 퇴적되거나, 적절한 에피택시 공정에 의해 성장될 수 있다. 제2 반사 구조물(110)은 예를 들어 분산 브래그 반사기일 수 있다. 일부 실시예에서, 제2 반사 구조물(110)은 캐리어 기판(102)의 재료(예를 들어, GaAs)의 교번하는 도핑층 및 미도핑층을 포함하고, 도핑층은 미도핑층과 상이한 굴절률을 가진다. 도펀트는 도핑층이 미도핑층과 상이한 굴절률을 갖도록 하는 임의의 도펀트일 수 있다. 일부 실시예에서, 도펀트는 Si와 같은 n형 도펀트이다. 일부 실시예에서, 제2 반사 구조물(110)의 도핑층은 약 1E-17 atoms/cm3 내지 약 1E-18 atoms/cm3 범위의 도펀트 농도를 가진다. 따라서, 제2 반사 구조물(110)은 결과적인 발광 다이오드(104)(도 3 참조)에서 n형 반사 영역을 형성할 수 있다. 제2 반사 구조물(110)의 도펀트는 제1 반사 구조물(106)의 도펀트와 상이한 도펀트일 수 있다. 일부 실시예에서, 제2 반사 구조물(110)은 약 1 μm 내지 약 9 μm의 높이(H2)를 가진다. 도 1은 예시 목적으로 네 개의 교번층을 도시하고, 다른 실시예는 더 적거나 더 많은 교번하는 층을 가질 수 있다.
일부 실시예에서, 반사 구조물(106, 110)은 포토닉 반도체 영역(108)으로부터의 광의 세기를 향상시킬 수 있는 공진 공동(resonant cavity)을 형성한다. 반사 구조물(106, 110)은 동일한 광 파장에서 상이한 반사율을 가질 수 있다. 예를 들어, 작동 중에 포토닉 반도체 영역(108)으로부터 방출된 광 파장과 같은 소정의 광 파장에서, 반사 구조물(106, 110)의 굴절률이 상이할 수 있다. 일부 실시예에서, 제1 반사 구조물(106)은 제2 반사 구조물(110)보다 낮은 반사율을 갖도록 형성되어, 포토닉 반도체 영역(108)으로부터의 광(예를 들어, 레이저 광)의 방출이 제2 반사 구조물(110)보다 제1 반사 구조물(106)을 통해 더 많이 투과되도록 한다. 일부 경우에, 반사 구조물(106, 110)의 굴절률은 반사 구조물(106, 110)의 전체 높이, 교번층의 개수 또는 전체 도핑 양을 조정함으로써 변경될 수 있다. 예를 들어, 제2 반사 구조물(110)보다 적은 교번층을 가지는 제1 반사 구조물(106)은 제2 반사 구조물(110)보다 반사율이 낮을 수 있다. 일부 실시예에서, 예를 들어, 제1 반사 구조물(106)이 제2 반사 구조물(110)보다 더 적은 교번층을 가지기 때문에, 제1 반사 구조물(106)의 높이(H1)는 제2 반사 구조물(110)의 높이(H2)보다 작을 수 있다.
도 2에서, 콘택 패드(112)가 제2 반사 구조물(110) 위에 형성된다. 콘택 패드(112)는 제2 반사 구조물(110)에 물리적으로 그리고 전기적으로 연결되며, 그 자체가 포토닉 반도체 영역(108)에 물리적으로 그리고 전기적으로 연결된다. 따라서, 콘택 패드(112)가 결과적인 발광 다이오드(104)(도 10 참조)의 n형 측부에 전기적으로 연결된다. 콘택 패드(112)는 Ge, Au, GeAu, Ni, Ti, Ta, Pt, Cu, Pt, Al, W, In, Ag, Sn, Zn, Pd, Mn, Sb, Be, Mg, Si 등 또는 이의 조합과 같은 하나 이상의 재료를 포함한다. 콘택 패드(112)는 단일층의 재료 또는 다수층의 재료를 포함할 수 있다. 일부 실시예에서, 콘택 패드(112)는 제2 반사 구조물(110)과 옴 전기 콘택을 형성한다.
일부 실시예에서, 콘택 패드(112)는 먼저 제2 반사 구조물(110) 위에 시드층을 형성함으로써 형성된다. 일부 실시예에서, 시드층은 단일층 또는 상이한 재료로 형성된 다수의 서브층을 포함하는 복합층일 수 있는 금속층이다. 일부 실시예에서, 시드층은 티타늄층 위에 구리층을 포함한다. 시드층은 예를 들어 물리적 기상 증착(Physical Vapor Deposition, PVD) 등을 사용하여 형성될 수 있다. 다음으로, 포토레지스트가 시드층 위에 형성되고 패터닝될 수 있다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있고, (예를 들어, 노광된 후 포토레지스트 에칭을 하는) 적절한 포토 리소그래피 기술을 사용하여 패터닝될 수 있다. 포토레지스트의 패턴은 콘택 패드(112)에 대응한다. 패터닝은 시드층을 노출시키는 포토레지스트를 통해 개구부를 형성한다. 다음으로, 포토레지스트의 개구부 내에 그리고 시드층의 노출된 부분 상에 도전성 재료가 형성된다. 도전성 재료는 전기 도금, 무전해 도금 등과 같은 도금에 의해 형성될 수 있다. 도전성 재료는 구리, 티타늄, 텅스텐, 알루미늄, 또는 이의 조합 등과 같은 금속을 포함할 수 있다. 다음으로, 위에 도전성 재료가 형성되지 않은 포토레지스트 및 시드층의 부분이 제거된다. 포토레지스트는 산소 플라즈마 등과 같은 허용 가능한 애싱 또는 스트리핑 공정에 의해 제거될 수 있다. 포토레지스트가 제거되면, 예를 들어 습식 또는 건식 에칭과 같은 허용 가능한 에칭 공정을 사용하여 시드층의 노출된 부분이 제거된다. 시드층 및 도전성 재료의 나머지 부분이 콘택 패드(112)를 형성한다.
도 3을 참조하면, 하드 마스크 재료가 제2 반사 구조물(110) 및 콘택 패드(112) 위에 형성되고, 이어서 패터닝되어 하드 마스크 영역(114)을 형성한다. 하드 마스크 재료는 하드 마스크 영역(114)이 콘택 패드(112)를 덮도록 패터닝되고, 제2 반사 구조물(110)의 부분은 하드 마스크 영역(114) 사이에서 노출된다. 하드 마스크 영역(114)의 하드 마스크 재료는, 하드 마스크 영역(114)가 마스크로 사용될 수 있도록 제2 반사 구조물(110), 포토닉 반도체 영역(108) 및 제1 반사 구조물(106)의 재료에 비하여 충분한 에칭 선택성을 가지는 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 등, 또는 이의 조합과 같은 재료일 수 있다. 하드 마스크 재료는 CVD 등과 같은 퇴적 공정 또는 다른 적절한 공정에 의해 형성될 수 있다. 하드 마스크 재료는 임의의 적절한 포토 리소그래피 마스크 및 에칭 공정에 의해 하드 마스크 영역(114)으로 패터닝될 수 있다. 예를 들어, 포토레지스트가 제2 반사 구조물(110) 위에 그리고 콘택 패드(112) 위에 형성될 수 있다. 다음으로, 포토레지스트가 패터닝될 수 있고, 하나 이상의 에칭 공정(예를 들어, 건식 에칭 공정)이 이용되어, 하드 마스크 재료의 부분을 제거하고, 하드 마스크 영역(114)이 요구되는 위치에 하드 마스크 재료의 나머지 부분을 남길 수 있다. 다음으로, 애싱 공정과 같은 적절한 공정을 사용하여 포토레지스트가 제거될 수 있다. 일부 실시예에서, 하드 마스크 영역(114)은, 제2 반사 구조물(110) 상에서 약 1 μm 내지 약 5 μm 사이의 두께를 갖고, 콘택 패드(112) 상에서 약 0.8 μm 내지 약 0.2 μm 사이의 두께를 갖도록 형성될 수 있다. 일부 실시예에서, 하드 마스크 영역(114)은 약 3 μm 내지 약 50 μm 사이의 폭(W0)을 갖고 약 6 μm 내지 약 100 μm, 예를 들어 약 20 μm의 피치(P0)를 갖도록 패터닝될 수 있다. 일부 실시예에서, 하드 마스크 영역(114)의 폭(W0) 또는 피치(P0)는 소정의 폭(W1) 또는 피치(P1)(도 5 참조)를 갖는 메사(107)를 후속하여 형성하도록 결정될 수 있다.
도 4를 참조하면, 제2 반사 구조물(110), 포토닉 반도체 영역(108), 제1 반사 구조물(106) 및 캐리어 기판(102)에 리세스(109)가 형성된다. 리세스(109)는 하드 마스크 영역(114)을 에칭 마스크로 사용하는 하나 이상의 에칭 공정을 사용하여 형성된다. 제2 반사 구조물(110), 포토닉 반도체 영역(108), 제1 반사 구조물(106) 및 캐리어 기판(102)의 나머지 부분은 다수의 메사(107)를 형성한다. 리세스(109)는 하나 이상의 습식 에칭 공정을 사용하거나 하나 이상의 이방성 건식 에칭 공정을 사용하여 에칭될 수 있다. 일부 실시예에서, 리세스(109)는 다수의 상이한 건식 에칭 공정을 사용하여 에칭될 수 있다. 일부 실시예에서, 메사(107)는 직선형 측벽, 곡선형 측벽, 수직형 측벽, 테이퍼형 측벽, 계단형 측벽 또는 이러한 특성의 조합을 갖는 측벽을 가질 수 있다. 일부 실시예에서, 메사(107)의 측벽은 서로 상이한 각도를 갖는 복수의 직선형 또는 테이퍼형 부분을 가질 수 있다. 예를 들어, 일부 실시예에서, 메사(107)의 제1부(예를 들어, 하부)는 메사(107)의 제2부(예를 들어, 상부)보다 더 많은 수직형 측벽을 가질 수 있다. 일부 실시예에서, 평면도에서, 메사(107)는 정사각형, 직사각형, 원형, 불규칙형, 길게 늘여진 형상(예를 들어, 스트립) 또는 그 밖의 형상을 가질 수 있다.
일부 실시예에서, 건식 에칭 공정은 처리 챔버에서 수행되는 플라즈마 에칭 공정을 포함하며, 공정 가스가 처리 챔버로 공급된다. 일부 실시예에서, 플라즈마는 직접 플라즈마이다. 다른 실시예에서, 플라즈마는 처리 챔버에 연결된 별도의 플라즈마 생성 챔버에서 생성되는 원격 플라즈마이다. 공정 가스는 변압기 결합 플라즈마(Transformer Coupled Plasma, TCP) 시스템, 유도 결합 플라즈마(Inductively Coupled Plasma, ICP) 시스템, 자기 강화 반응성 이온 기술, 전자 사이클로트론 공명 기술 등과 같은 플라즈마를 생성하는 임의의 적절한 방법에 의해 플라즈마로 활성화될 수 있다.
일부 실시예에서, 건식 에칭 공정에 사용되는 공정 가스가 약 10 sccm 내지 약 1000 sccm 사이의 속도로 처리 챔버 내로 유동할 수 있다. 일부 실시예에서, 건식 에칭 공정은 약 25℃ 내지 약 100℃의 온도에서 수행된다. 처리 챔버 내의 압력은 약 1 mTorr 내지 약 200 mTorr일 수 있다. 일부 실시예에서, 건식 에칭 공정의 공정 특성은 에칭 중에 한 번 이상 변경될 수 있으며, 이는 메사(107)의 측벽이 계단형 프로파일 또는 전술한 바와 같이 다수의 부분을 갖는 프로파일을 갖도록 할 수 있다.
여전히 도 4를 참조하면, 일부 실시예에서, 메사(107)가 약 5 μm 내지 약 25 μm의 높이(H3)를 갖도록, 리세스(109)가 캐리어 기판(102)으로 에칭된다. 메사(107)는 수직형 측벽을 가지거나, 도 5에 도시된 바와 같이 테이퍼형 측벽을 가질 수 있다. 메사(107)는 수직형 부분과 테이퍼형 부분 모두를 갖는 측벽을 가질 수도 있다. 일부 실시예에서, 리세스(109)를 에칭한 이후에 습식 화학 세정 또는 건식 플라즈마 세정 공정과 같은 세정 공정이 수행될 수 있다.
도 5를 참조하면, 불투명부(108B)가 메사(107)의 포토닉 반도체 영역(108)에 형성된다. 불투명부(108B)는 평면도에서 포토닉 반도체 영역(108)의 투명부(108A)의 주변 둘레로 연장된다. 일부 실시예에서, 불투명부(108B)는 포토닉 반도체 영역(108)으로부터의 광을 실질적으로 차단 또는 흡수하여, 결과적인 발광 다이오드(104)로부터 측 방향(예를 들어, 캐리어 기판(102)의 주 표면에 평행한 방향)으로 광이 방출되지 않도록 한다. 불투명부(108B)는 또한 투명부(108A)보다 캐리어에 대해 덜 도전성일 수 있고, 따라서 작동 중에 더 도전성인 투명부(108)의 캐리어 농도를 증가시킬 수 있다. 불투명부(108B)는 포토닉 반도체 영역(108)의 산화된 재료를 포함할 수 있다. 일부 실시예에서, 불투명부(108B)는 산소 함유 환경에서 수행되는 급속 열 산화(Rapid Thermal Oxidation, RTO) 공정, 습식 화학적 산화 공정, 급속 열 어닐링(Rapid Thermal Anneal, RTA) 등과 같은 산화 공정에 의해 포토닉 반도체 영역(108)의 재료로 형성된다.
여전히 도 5를 참조하면, 보호 스페이서(124)가 메사(107)의 측부 위에 형성된다. 보호 스페이서(124)는 실리콘 질화물, 실리콘 산화물, SiCN, 알루미늄 산화물, 이의 조합 등과 같은 유전체 재료로 형성될 수 있다. 보호 스페이서(124)는, CVD, PVD, ALD 등을 사용한 컨포멀 퇴적에 이어, 이방성 건식 에칭으로 하드 마스크 영역(114) 또는 캐리어 표면(102)의 측면상의 보호 스페이서의 부분을 제거하여 형성될 수 있다. 일부 실시예에서, 보호 스페이서(124)는 약 0.05 μm 내지 약 3 μm의 두께를 갖도록 형성된다.
명료함을 위해, 이하에서 메사(107)에 대한 언급은 보호 스페이서(124)도 포함하는 것으로 간주된다. 보호 스페이서(124)의 형성 이후에, 메사(107)는 피치(P1)만큼 이격될 수 있다. 일부 실시예에서, 피치(P1)는 약 6 μm 내지 약 100 μm 사이이다. 일부 실시예에서, 제1 반사 구조물(106)의 하부는 하부 폭(W1')을 가지며, 제2 반사 구조물(110)의 상부는 상부 폭(W1)을 가진다. 일부 실시예에서, 하부 폭(W1')은 약 4 ㎛ 내지 약 51 ㎛이고, 상부 폭(W1)은 약 3 ㎛ 내지 약 50 ㎛이다. 일부 실시예에서, 메사(107)는 약 0.1 내지 약 9, 예를 들어 약 1.1의 형상비(높이/폭)를 가질 수 있다. 일부 실시예에서, 인접한 메사(107) 사이의 리세스(109)는 약 0.1 내지 약 9의 형상비(높이/폭)를 가질 수 있다.
도 6a 내지 도 6k, 도 7a 내지 도 7f, 도 8a 내지 도 8f, 도 9a 내지 도 9f는 도 1 내지 5에 도시된 공정에 후속하여 하드 마스크 영역(114)에 개구부(130)를 형성하기 위한 네 개의 실시예 공정을 도시한다. 도 6a 내지 도 6k는 제1 실시예에 따라 하드 마스크 영역(114)에 리세스(130)(도 6j 참조)를 형성하기 위한 중간 공정 단계를 도시한다. 도 6a 내지 도 6k에 도시된 실시예에서, 네거티브 포토레지스트(600)가 형성되어 패터닝되고(도 6a 내지 도 6c 참조), 다음으로 포지티브 포토레지스트(610)가 네거티브 포토레지스트(600) 위에 형성되고 패터닝되어 에칭 마스크를 형성한다(도 6d 참조). 다음으로, 패터닝된 포지티브 포토레지스트(610)를 에칭 마스크로 사용하여, 에칭 단계 및 트리밍 단계를 포함하는 사이클을 사용하는 에칭 공정이 하드 마스크 영역(114)에 리세스(130)를 형성하는 데 사용된다(도 6g 내지 도 6k 참조).
일부 경우에, 네거티브 포토레지스트(600)를 형성한 다음 네거티브 포토레지스트(600) 위에 포지티브 포토레지스트(610)를 형성하여, 부적절한 포토레지스트 패터닝으로 인한 결함의 가능성이 줄어들 수 있다. 예를 들어, 두 개의 포토레지스트의 사용은 현상 중에 하드 마스크 영역(114) 위의 모든 포토레지스트가 제거될 가능성을 감소시킬 수 있다. 하드 마스크 영역(114) 위의 모든 포토레지스트가 제거되면, 리세스(130)의 형성(도 6g 내지 도 6j 참조) 중에, 원하는 것보다 더 많은 양의 하드 마스크 영역(114)의 재료가 제거될 수 있다. 하드 마스크 영역(114)의 부적절한 에칭은 디바이스의 고장 또는 성능 저하를 유발할 수 있다. 일부 경우에, 설명된 바와 같이 두 개의 포토레지스트를 사용하면, (예를 들어, 약 20㎛ 초과의) 비교적 큰 피치를 갖는 메사(107) 또는 (예를 들어, 약 4 미만의 갭 높이/폭을 갖는) 비교적 큰 형상비를 갖는 갭에 의해 분리된 인접한 메사(107)에 있어서 부적절한 포토레지스트 패터닝을 감소시킬 수 있다. 이러한 방식으로, 설명된 바와 같이 네거티브 포토레지스트(600) 및 포지티브 포토레지스트(610) 둘 다를 형성하면, 공정 결함의 가능성이 감소될 수 있고, 또한 디바이스의 설계에 더 많은 유연성이 제공될 수 있다.
먼저 도 6a를 참조하면, 네거티브 포토레지스트(600)가 메사(107) 및 캐리어 기판(102) 위에 형성된다. 네거티브 포토레지스트(600)는 리세스(109)를 채우고 하드 마스크 영역(114)의 최상부 표면을 덮을 수 있다. 네거티브 포토레지스트(600)는 스핀 코팅 등과 같은 적절한 공정에 의해 형성될 수 있다. 일부 실시예에서, 네거티브 포토레지스트(600)는 하드 마스크 영역(114)의 최상부 표면 상에서 약 0 μm 내지 약 1 μm 사이의 두께를 갖도록 형성될 수 있다.
도 6b에서, 네거티브 포토레지스트(600)가 포토 마스크(602)를 사용하여 광(604)에 노출된다. 광(604)은 예를 들어 자외선(ultraviolet, UV) 광일 수 있다. 포토 마스크(602)는 메사(107) 사이에 배치된 네거티브 포토레지스트(600)의 영역만이 광(604)에 노출되도록 하는 패턴을 가질 수 있다. 광(604)에 노출되면, 노광된 영역의 네거티브 포토레지스트(604)는 가교되거나 중합되어 현상제에 의한 제거에 있어서 저항력이 높아질 수 있다(도 6c 참조).
도 6c에서, 네거티브 포토레지스트(600)가 현상되어, 광(604)에 노출되지 않은 네거티브 포토레지스트(600)의 부분을 제거한다. 네거티브 포토레지스트(600)는, 예를 들어 적절한 습식 화학 현상제를 사용하여 현상될 수 있다. 이러한 방식으로, 네거티브 포토레지스트(600)가 패터닝될 수 있다. 네거티브 포토레지스트(600)의 나머지 부분은 메사(107) 사이에 배치되고 하드 마스크 영역(114)의 최상부 표면 위로 돌출될 수 있다. 일부 실시예에서, 나머지 네거티브 포토레지스트(600)는 하드 마스크 영역(114)의 최상부 표면 위에서 부분적으로 연장된다. 일부 실시예에서, 하드 마스크 영역(114)의 최상부 표면에는 남아있는 네거티브 포토레지스트(600)가 없다. 일부 실시예에서, 네거티브 포토레지스트(600)를 현상한 이후에, 열처리 공정(예를 들어, 하드 베이크)가 수행되어 남아있는 네거티브 포토레지스트(600)의 안정성을 증가시킨다. 일부 실시예에서, 네거티브 포토레지스트(600)는 약 0 μm 내지 약 1 μm만큼 하드 마스크 영역(114)의 최상부 표면 위로 돌출된다.
도 6d를 참조하면, 포지티브 포토레지스트(610)가 메사(107) 및 네거티브 포토레지스트(600) 위에 형성된다. 포지티브 포토레지스트(610)는 하드 마스크 영역(114)의 최상부 표면을 덮는다. 포지티브 포토레지스트(610)는 스핀 코팅 등과 같은 적절한 공정에 의해 형성될 수 있다. 일부 실시예에서, 포지티브 포토레지스트(610)는 도 6d에 도시된 바와 같이 하드 마스크 영역(114) 사이에 리세스 영역(예를 들어, 더 얇은 영역)을 가질 수 있다. 일부 경우에, 하드 마스크 영역(114) 사이의 포지티브 포토레지스트(610)의 리세스 영역은 리세스(109)를 불완전하게 채우는 네거티브 포토레지스트(600)에 기인할 수 있다. 일부 경우에, 포지티브 포토레지스트(610)는 하드 마스크 영역(114) 위에 리세스 영역을 가질 수 있다. 일부 경우에, 하드 마스크 영역(114) 위의 포지티브 포토레지스트(610)의 리세스 영역은 메사(107) 위로 돌출된 네거티브 포토레지스트(610)에 기인할 수 있다. 일부 경우에, 포지티브 포토레지스트(610)의 리세스 영역은 하드 마스크 영역(114) 사이에 위치할 수 있고, 도 6d에 도시된 바와 같이, 네거티브 포토레지스트(600)가 메사(107) 위로 돌출될 수 있다.
도 6e에서, 포지티브 포토레지스트(610)가 포토 마스크(612)를 사용하여 광(614)에 노출된다. 광(614)은 예를 들어 자외선(ultraviolet, UV) 광일 수 있다. 포토 마스크(612)는 메사(107) 바로 위의 포지티브 포토레지스트(610)의 일부 영역 만이 광(614)에 노출되도록 하는 패턴을 가질 수 있다. 광(614)에 노출되면, 노광된 영역의 포지티브 포토레지스트(610)는 현상제에 의한 제거에 있어서 저항력이 낮아질 수 있다(도 6f 참조).
도 6f에서, 포지티브 포토레지스트(610)가 현상되어, 광(614)에 노출된 포지티브 포토레지스트(610)의 부분이 제거된다. 포지티브 포토레지스트(610)는 예를 들어 적절한 습식 화학 현상제를 사용하여 현상될 수 있다. 이러한 방식으로, 포지티브 포토레지스트(610)는 패터닝되어, 하드 마스크 영역(114)의 최상부 표면을 노출 시킬 수 있다. 포지티브 포토레지스트(610)의 일부 나머지 부분은 하드 마스크 영역(114)의 최상부 표면 위에서 부분적으로 연장된다. 일부 실시예에서, 포지티브 포토레지스트(610)를 현상한 이후에, 나머지 포지티브 포토레지스트(610)의 안정성을 증가시키도록 열처리 공정(예를 들어, 하드 베이크)이 수행된다. 일부 실시예에서, 포지티브 포토레지스트(610)는 하드 마스크 영역(114)의 최상부 표면 위로 약 3 μm 내지 약 0 μm, 예를 들어 약 1.5 μm의 두께로 돌출된다.
여전히도 6f를 참조하면, 포지티브 포토레지스트(610)를 현상한 이후에, 하드 마스크 영역(114) 위의 포지티브 포토레지스트(610)의 개구부는 약 1 μm 내지 약 12 μm의 폭(W2)을 가질 수 있다. 일부 실시예에서, 포지티브 포토레지스트(610)의 높이의 변동(V1)은 약 1 μm 미만일 수 있다. 일부 실시예에서, 포지티브 포토레지스트(610)의 개구부는, 하드 마스크 영역(114)의 최상부 표면과 약 30° 내지 약 90°, 예를 들어 약 46°의 각도(A1)를 형성한다.
도 6g 내지 도 6j에서, 리세스(130)가 콘택 패드(112)를 노출시키는 하드 마스크 영역(114)에 형성된다. 먼저, 포지티브 포토레지스트(610)를 에칭 마스크로 사용하여, 하드 마스크 영역(114)을 부분적으로 에칭하도록 제1 에칭 단계가 수행된다. 일부 실시예에서, 제1 에칭 단계는 하드 마스크 영역(114)을 약 0.1 μm 내지 약 0.5 μm의 깊이로 에칭할 수 있다. 제1 에칭 단계는, 예를 들어 건식 에칭 공정을 포함할 수 있다. 일부 실시예에서, 건식 에칭 공정은 처리 챔버에서 수행되는 플라즈마 에칭 공정을 포함하며, 공정 가스가 처리 챔버로 공급된다. 일부 실시예에서, 플라즈마는 직접 플라즈마이다. 다른 실시예에서, 플라즈마는 처리 챔버에 연결된 별도의 플라즈마 생성 챔버에서 생성되는 원격 플라즈마이다. 공정 가스는 변압기 결합 플라즈마(Transformer Coupled Plasma, TCP) 시스템, 유도 결합 플라즈마(Inductively Coupled Plasma, ICP) 시스템, 자기 강화 반응성 이온 기술, 전자 사이클로트론 공명 기술 등과 같은 플라즈마를 생성하는 임의의 적절한 방법에 의해 플라즈마로 활성화될 수 있다.
도 6h를 참조하면, 제1 에칭 단계 이후에, 제1 트리밍 단계가 수행된다. 제1 트리밍 단계는 포지티브 포토레지스트(610)를 에칭하고, 이는 포지티브 포토레지스트(610)의 개구부의 폭을 증가시킨다. 예를 들어, 제1 트리밍 단계는 포지티브 포토레지스트의 개구부의 폭을 폭(W2)(도 6g 참조)에서 폭(W3)으로 증가시킬 수 있으며, 폭(W3)은 폭(W2)보다 크며 약 0.01 μm 내지 약 1 μm일 수 있다. 제1 트리밍 단계는 하드 마스크 영역(114)의 최상부 표면의 부분을 노출 시킬 수 있다. 일부 경우에, 포지티브 포토레지스트(610)의 더 얕은 각도(A1)는 제1 트리밍 단계로 인해 포지티브 포토레지스트(610)에서 개구부의 폭의 더 큰 증가를 허용할 수 있다. 일부 실시예에서, 제1 트리밍 단계는 플라즈마 에칭 공정과 같은 건식 에칭 공정을 포함하고, 이는 제1 에칭 단계와 동일한 처리 챔버에서 수행될 수 있다.
도 6i를 참조하면, 포지티브 포토레지스트(610)를 에칭 마스크로 사용하여, 하드 마스크 영역(114)을 부분적으로 에칭하도록 제2 에칭 단계가 수행된다. 포지티브 포토레지스트(610)의 개구부가 증가된 폭을 갖기 때문에, 제2 에칭 단계는, 이전에 에칭되지 않은 하드 마스크 영역(114)의 부분 및 제1 에칭 단계에 의해 이전에 에칭된 하드 마스크 영역(114)의 부분을 에칭한다(도 6g 참조). 이러한 방식으로, 제2 에칭 단계는, 도 6i에 도시된 바와 같이 리세스(130)가 (예를 들어, 하나 이상의 단을 갖는 측벽을 가지는) 계단형 프로파일을 가지도록 한다. 일부 실시예에서, 제2 에칭 단계는 약 0.1 μm 내지 약 0.5 μm 사이의 추가 깊이로 하드 마스크 영역(114)을 에칭할 수 있다. 제2 에칭 단계는 제1 에칭 단계의 공정과 유사한 건식 에칭 공정을 포함할 수 있다. 일부 실시예에서, 제2 에칭 단계는 제1 에칭 단계와는 상이한 건식 에칭 공정을 사용할 수 있다.
도 6j를 참조하면, 리세스(130)를 에칭하여 콘택 패드(112)를 노출시키도록 추가의 트리밍 단계 및 에칭 단계가 수행된다. 예를 들어, 도 6i에 도시된 제2 에칭 단계 이후에, 포지티브 포토레지스트(610)의 개구부의 폭을 더 증가시키도록 제2 트리밍 단계가 수행될 수 있다. 제2 트리밍 단계는 제1 트리밍 단계와 유사할 수 있다(도 6h 참조). 다음으로, 제2 에칭 단계 또는 제1 에칭 단계와 유사할 수 있는 제3 에칭 단계가 수행될 수 있다. 이러한 방식으로, 트리밍 단계 및 에칭 단계를 포함하는 다수의 에칭 사이클이 수행되어, 트리밍 단계 및 에칭 단계가 교호적으로 수행될 수 있다. 일부 경우에, 제1 에칭 단계 이후에, 2회 이상의 에칭 사이클이 수행될 수 있으며, 각각의 사이클은 트리밍 단계 다음으로 에칭 단계를 포함한다. 예를 들어, 세 개의 에칭 사이클이 수행되어, 도 6j에 도시된 리세스(130)의 계단형 프로파일이 생성될 수 있다. 다른 실시예에서, 3회보다 많거나 적은 에칭 사이클이 수행될 수 있다.
설명된 바와 같이 다수의 에칭 사이클을 사용하여 리세스(130)를 형성함으로써, 리세스(130)는 계단형 프로파일을 갖도록 형성된다. 일부 경우에, 계단형 프로파일의 "단"은 균일한 높이 또는 길이를 갖지 않을 수 있다. 일부 경우에, 계단형 프로파일의 "단"의 표면은 수직 또는 수평이 아닐 수 있다(예를 들어, 표면은 각이 지거나, 테이퍼형이거나, 불규칙형 등일 수 있다). 일부 실시예에서, 리세스(130)의 계단형 프로파일은 하드 마스크 영역(114)의 최상부 표면으로부터 약 45° 내지 약 70° 사이, 예를 들어 약 46°의 대략적인 각도(A2)를 가질 수 있다. 일부 경우에, 트리밍 단계 동안 폭이 커질수록 포지티브 포토레지스트(610)의 개구부를 증가시키기 때문에, 포지티브 포토레지스트(610)의 더 얕은 각도(A1)(도 6f 참조)는 리세스(130)의 더 얕은 각도(A2)를 허용할 수 있다. 일부 경우에, 계단형 또는 각진 프로파일의 리세스(130)를 갖는 것은 도 12와 관련하여 후술하는 본딩 패드(116)와 도전성 연결부(302) 사이에 개선된 조인트를 허용한다.
도 6k를 참조하면, 포지티브 포토레지스트(610) 및 네거티브 포토레지스트(600)가 제거된다. 포지티브 포토레지스트(610) 및 네거티브 포토레지스트(600)는 예를 들어 습식 화학 공정 또는 건식 공정(예를 들어, 애싱 공정)을 사용하여 제거될 수 있다. 일부 실시예에서, 포지티브 포토레지스트(610)는 네거티브 포토레지스트(600)와 별도의 단계에서 제거된다. 일부 경우에, 건식 공정을 사용하여 네거티브 포토레지스트(600)를 제거하면 도 6k에 도시된 바와 같이 보호 스페이서(124)가 더 거친 표면을 갖게 된다.
도 7a 내지 도 7f는 제2 실시예에 따라 하드 마스크 영역(114)에 리세스(130)(도 7e 참조)를 형성하기 위한 중간 공정 단계를 도시한다. 도 7a 내지 도 7f에 도시된 실시예에서, 제1 포지티브 포토레지스트(700)가 형성되지만 패터닝되지 않고(도 7a 참조), 다음으로, 제2 포지티브 포토레지스트(710)가 제1 포지티브 포토레지스트(700) 위에 형성되고 패터닝되어 에칭 마스크를 형성한다(도 7b 내지 도 7d 참조). 다음으로, 패터닝된 제2 포지티브 포토레지스트(710)를 에칭 마스크로 사용하여, 에칭 단계 및 트리밍 단계를 포함하는 사이클을 사용하는 에칭 공정이 하드 마스크 영역(114)에 리세스(130)를 형성하는 데 사용된다(도 7e 내지 도 7f 참조). 일부 경우에, 제1 포지티브 포토레지스트(700)를 형성하고, 다음으로 제1 포지티브 포토레지스트(700) 위에 제2 포지티브 포토레지스트(710)를 형성하는 것은 부적절한 포토레지스트 패터닝으로 인한 결함의 가능성을 감소시킬 수 있고, 도 6a 내지 도 6k에 대한 상기 설명과 유사하게 디바이스 설계에 더 많은 유연성을 허용할 수 있다.
먼저 도 7a를 참조하면, 제1 포지티브 포토레지스트(700)가 메사(107) 및 캐리어 기판(102) 위에 형성된다. 제1 포지티브 포토레지스트(700)는 리세스(109)를 채우고 하드 마스크 영역(114)의 최상부 표면을 덮을 수 있다. 제1 포토레지스트(700)는 스핀 코팅 등과 같은 적절한 공정에 의해 형성될 수 있다. 일부 실시예에서, 제1 포지티브 포토레지스트(700)는 하드 마스크 영역(114)의 최상부 표면 위에 약 0 μm 내지 약 5 μm의 두께를 갖도록 형성될 수 있다.
도 7b를 참조하면, 제2 포지티브 포토레지스트(710)가 제1 포지티브 포토레지스트(700) 위에 형성된다. 포지티브 포토레지스트(610)는 스핀 코팅 등과 같은 적절한 공정에 의해 형성될 수 있다. 일부 실시예에서, 제2 포지티브 포토레지스트(710)는 약 0 μm 내지 약 5 μm, 예를 들어 약 2.5 μm의 두께를 갖도록 형성될 수 있다.
도 7c에서, 포토 마스크(712)를 사용하여 제2 포지티브 포토레지스트(710)가 광(714)에 노출된다. 광(714)은 예를 들어 자외선(ultraviolet, UV) 광일 수 있다. 포토 마스크(712)는, 메사(107) 바로 위의 제2 포지티브 포토레지스트(710)의 일부 영역만이 광(714)에 노출되도록 하는 패턴을 가질 수 있다. 제1 포지티브 포토레지스트(700)의 영역 또한 제2 포지티브 포토레지스트(710)를 통해 광(714)에 노출될 수 있다. 광(714)에 노출 시, 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)의 노출된 영역은 현상제에 의한 제거에 있어서 저항력이 낮아진다(도 7d 참조).
도 7d에서, 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)가 현상되어, 광(714)에 노출된 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)의 부분이 제거된다. 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)는 예를 들어 적절한 습식 화학 현상제를 사용하여 현상될 수 있다. 이러한 방식으로, 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)는 패터닝되어, 하드 마스크 영역(114)의 최상부 표면을 노출 시킬 수 있다. 나머지 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)의 일부 부분은 하드 마스크 영역(114)의 최상부 표면 위로 부분적으로 연장된다. 일부 실시예에서, 현상 이후에, 나머지 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)의 안정성을 증가시키도록 열처리 공정(예를 들어, 하드 베이크)이 수행된다. 일부 실시예에서, 제2 포지티브 포토레지스트(710)은 약 0 μm 내지 약 3 μm, 예를 들어 약 1.5 μm의 두께로 하드 마스크 영역(114)의 최상부 표면 위로 돌출된다.
여전히 도 7d를 참조하면, 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)를 현상한 이후에, 하드 마스크 영역(114) 위의 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)의 개구부는 약 1 μm 내지 약 12 μm 사이의 폭(W4)을 가질 수 있다. 일부 실시예에서, 제2 포지티브 포토레지스트(710)의 높이의 변동(V2)은 약 1 μm 미만일 수 있다. 일부 실시예에서, 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)의 개구부는 하드 마스크 영역(114)의 최상부 표면과 약 30° 내지 약 90°, 예를 들어 약 84°의 각도(A3)를 형성한다.
도 7e에서, 리세스(130)가 하드 마스크 영역(114)에 형성되어, 콘택 패드(112)를 노출 시킨다. 리세스(130)는 도 6g 내지 도 6j와 관련하여 전술한 바와 유사한 건식 에칭 공정 및 트리밍 공정을 사용하여 형성될 수 있다. 예를 들어, 리세스(130)는 제1 에칭 단계에 이어 하나 이상의 사이클의 트리밍 단계 및 에칭 단계를 사용하여 형성될 수 있다. 에칭 단계 및 트리밍 단계를 포함하는 건식 에칭 공정의 공정 세부 사항은 도 6g 내지 도 6j와 관련하여 전술한 바와 유사할 수 있으며 여기서 반복되지 않는다. 또한, 전술한 바와 같이 다수의 에칭 사이클을 사용하여 리세스(130)를 형성함으로써, 리세스(130)는 계단형 프로파일을 갖도록 형성된다. 일부 경우에, 계단형 프로파일의 "단"은 균일한 높이 또는 길이를 갖지 않을 수 있다. 일부 경우에, 계단형 프로파일의 "단"의 표면은 수직 또는 수평이 아닐 수 있다(예를 들어, 표면은 각이 지거나, 테이퍼형이거나, 불규칙형 등일 수 있다). 일부 실시예에서, 리세스(130)의 계단형 프로파일은 하드 마스크 영역(114)의 최상부 표면으로부터 약 45° 내지 약 70° 사이, 예를 들어 약 64°의 대략적인 각도(A4)를 가질 수 있다. 일부 경우에, 더 얕은 각도(A3)(도 7d 참조)는 리세스(130)의 더 얕은 각도(A4)를 허용할 수 있다. 일부 경우에, 계단형 또는 각진 프로파일의 리세스(130)를 갖는 것은 도 12와 관련하여 후술하는 본딩 패드(116)와 도전성 연결부(302) 사이에 개선된 조인트를 허용한다.
도 7f를 참조하면, 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)가 제거된다. 제2 포지티브 포토레지스트(710) 및 제1 포지티브 포토레지스트(700)는, 예를 들어 습식 화학 공정 또는 건식 공정(예를 들어, 애싱 공정)을 사용하여 제거될 수 있다. 일부 실시예에서, 제2 포지티브 포토레지스트(710)는 제1 포지티브 포토레지스트(700)와 별도의 단계에서 제거된다. 일부 경우에, 제1 포지티브 포토레지스트(700)를 제거한 이후에, 보호 스페이서(124)는, 도 6k와 관련하여 전술한 바와 같은 네거티브 포토레지스트(600)를 제거한 이후의 보호 스페이서(124)의 표면보다 매끄러운 표면을 가질 수 있다.
도 8a 내지 도 8f는, 제3 실시예에 따라 하드 마스크 영역(114)에 리세스(130)(도 8e 참조)를 형성하기 위한 중간 공정 단계를 도시한다. 도 8a 내지 도 8f에 도시된 실시예에서, 네거티브 포토레지스트(800)가 형성되지만 패터닝되지 않고, 다음으로, 포지티브 포토레지스트(810)가 네거티브 포토레지스트(800) 위에 형성되고 패터닝되어 에칭 마스크를 형성한다(도 8b 내지 도 8d 참조). 다음으로, 패터닝된 포지티브 포토레지스트(810)를 에칭 마스크로 사용하여, 에칭 단계 및 트리밍 단계를 포함하는 사이클을 사용하는 에칭 공정이 하드 마스크 영역(114)에 리세스(130)를 형성하는 데 사용된다(도 8e 및 도 8f 참조). 일부 경우에, 네거티브 포토레지스트(800)를 형성하고, 다음으로 네거티브 포토레지스트(800) 위에 포지티브 포토레지스트(810)를 형성하는 것은 부적절한 포토레지스트 패터닝으로 인한 결함의 가능성을 감소시킬 수 있고, 도 6a 내지 도 6k에 대한 상기 설명과 유사하게 디바이스 설계에 더 많은 유연성을 허용할 수 있다.
먼저 도 8a를 참조하면, 네거티브 포토레지스트(800)가 메사(107) 및 캐리어 기판(102) 위에 형성된다. 네거티브 포토레지스트(800)는 리세스(109)를 채우고 하드 마스크 영역(114)의 최상부 표면의 부분을 덮을 수 있다. 네거티브 포토레지스트(800)는 스핀 코팅 등과 같은 적절한 공정에 의해 형성될 수 있다. 일부 실시예에서, 스핀 코팅 공정의 회전 속도는, 스핀 코팅 공정을 수행한 이후에 하드 마스크 영역(114)의 최상부 표면의 부분에 네거티브 포토레지스트(800)가 없도록 제어될 수 있다. 일부 실시예에서, 네거티브 포토레지스트(800)는 도 8a에 도시된 바와 같이 하드 마스크 영역(114)의 최상부 표면 위로 돌출되거나, 또는 하드 마스크 영역(114)의 최상부 표면에 또는 그 아래에 위치할 수 있다. 네거티브 포토레지스트(800)의 최상부 표면은 (도 8a에 도시된 바와 같이) 볼록한 형상, 편평한 형상, 오목한 형상 또는 그 밖의 형상을 가질 수 있다.
도 8b를 참조하면, 포지티브 포토레지스트(810)가 네거티브 포토레지스트(800) 위에 형성된다. 포지티브 포토레지스트(810)는 스핀 코팅 등과 같은 적절한 공정에 의해 형성될 수 있다. 일부 실시예에서, 포지티브 포토레지스트(810)는 약 0 μm 내지 약 5 μm, 예를 들어 약 2.5 μm의 두께를 갖도록 형성될 수 있다.
도 8c에서, 포지티브 포토레지스트(810)는 포토 마스크(812)를 사용하여 광(814)에 노출된다. 광(814)은 예를 들어 자외선(ultraviolet, UV) 광일 수 있다. 포토 마스크(812)는, 메사(107) 바로 위의 포지티브 포토레지스트(810)의 일부 영역만이 광(814)에 노출되도록 하는 패턴을 가질 수 있다. 광(814)에 노출 시, 포지티브 포토레지스트(810) 및 네거티브 포토레지스트(800)의 노출된 영역은 현상제에 의한 제거에 있어서 저항력이 낮아진다(도 8d 참조).
도 8d에서, 포지티브 포토레지스트(810)가 현상되어, 광(814)에 노출된 포지티브 포토레지스트(810)의 부분이 제거된다. 포지티브 포토레지스트(810)는 예를 들어 적절한 습식 화학 현상제를 사용하여 현상될 수 있다. 이러한 방식으로, 포지티브 포토레지스트(810)가 패터닝되어, 하드 마스크 영역(114)의 최상부 표면을 노출 시킬 수 있다. 나머지 포지티브 포토레지스트(810)의 일부 부분은 하드 마스크 영역(114)의 최상부 표면 위에서 부분적으로 연장된다. 일부 실시예에서, 현상 이후에, 나머지 포지티브 포토레지스트(810)의 안정성을 증가시키도록 열처리 공정(예를 들어, 하드 베이크)이 수행된다.
여전히 도 8d를 참조하면, 포지티브 포토레지스트(810)를 현상한 이후에, 하드 마스크 영역(114) 위의 포지티브 포토레지스트(810)의 개구부는 약 1 μm 내지 약 12 μm 사이의 폭(W5)을 가질 수 있다. 일부 실시예에서, 포지티브 포토레지스트(810)의 개구부는 하드 마스크 영역(114)의 최상부 표면과 약 30° 내지 약 90°, 예를 들어 약 84°의 각도(A5)를 형성한다.
도 8e에서, 리세스(130)가 콘택 패드(112)를 노출시키는 하드 마스크 영역(114)에 형성된다. 리세스(130)는 도 6g 내지 도 6j와 관련하여 전술한 바와 유사한 건식 에칭 공정 및 트리밍 공정을 사용하여 형성될 수 있다. 예를 들어, 리세스(130)는 제1 에칭 단계에 이어 하나 이상의 사이클의 트리밍 단계 및 에칭 단계를 사용하여 형성될 수 있다. 에칭 단계 및 트리밍 단계를 포함하는 건식 에칭 공정의 공정 세부 사항은 도 6g 내지 도 6j와 관련하여 전술한 바와 유사할 수 있으며 여기서 반복되지 않는다. 또한, 전술한 바와 같이 다수의 에칭 사이클을 사용하여 리세스(130)를 형성함으로써, 리세스(130)는 계단형 프로파일을 갖도록 형성된다. 일부 경우에, 계단형 프로파일의 "단"은 균일한 높이 또는 길이를 갖지 않을 수 있다. 일부 경우에, 계단형 프로파일의 "단"의 표면은 수직 또는 수평이 아닐 수 있다(예를 들어, 표면은 각이 지거나, 테이퍼형이거나, 불규칙형 등일 수 있다). 일부 실시예에서, 리세스(130)의 계단형 프로파일은 하드 마스크 영역(114)의 최상부 표면으로부터 약 45° 내지 약 70° 사이, 예를 들어 약 64°의 대략적인 각도(A6)를 가질 수 있다. 일부 경우에, 더 얕은 각도(A5)(도 8d 참조)는 리세스(130)의 더 얕은 각도(A6)를 허용할 수 있다. 일부 경우에, 계단형 또는 각진 프로파일의 리세스(130)를 갖는 것은 도 12와 관련하여 후술하는 본딩 패드(116)와 도전성 연결부(302) 사이에 개선된 조인트를 허용한다.
도 8f를 참조하면, 포지티브 포토레지스트(810) 및 네거티브 포토레지스트(800)가 제거된다. 포지티브 포토레지스트(810) 및 네거티브 포토레지스트(800)는, 예를 들어 습식 화학 공정 또는 건식 공정(예를 들어, 애싱 공정)을 사용하여 제거될 수 있다. 일부 실시예에서, 포지티브 포토레지스트(810)는 네거티브 포토레지스트(800)와 별도의 단계에서 제거된다. 일부 경우에, 네거티브 포토레지스트(800)가 현상되지 않았기 때문에, 네거티브 포토레지스트(800)를 제거한 이후에, 보호 스페이서(124)는 도 6k와 관련하여 전술한 바와 같은 네거티브 포토레지스트(600)를 제거한 이후의 보호 스페이서(124)의 표면보다 매끄러운 표면을 가질 수 있다.
도 9a 내지 도 9f는, 제4 실시예에 따라 하드 마스크 영역(114)에 리세스(130)(도 9e 참조)를 형성하기 위한 중간 공정 단계를 도시한다. 도 9a 내지 도 9f에 도시된 실시예에서, 제1 포지티브 포토레지스트(900)가 형성되지만 패터닝되지 않고, 다음으로, 제2 포지티브 포토레지스트(910)가 제1 포지티브 포토레지스트(900) 위에 형성되고 패터닝되어 에칭 마스크를 형성한다(도 9b 내지 도 9d 참조). 다음으로, 패터닝된 제2 포지티브 포토레지스트(910)를 에칭 마스크로 사용하여, 에칭 단계 및 트리밍 단계를 포함하는 사이클을 사용하는 에칭 공정이 하드 마스크 영역(114)에 리세스(130)를 형성하는 데 사용된다(도 9e 및 도 9f 참조). 일부 경우에, 제1 포지티브 포토레지스트(900)를 형성하고 다음으로 제1 포지티브 포토레지스트(900) 위에 제2 포지티브 포토레지스트(910)를 형성하는 것은 부적절한 포토레지스트 패터닝으로 인한 결함의 가능성을 감소시킬 수 있고, 도 6a 내지 도 6k에 대한 상기 설명과 유사하게 디바이스 설계에 더 많은 유연성을 허용할 수 있다.
먼저 도 9a를 참조하면, 제1 포지티브 포토레지스트(900)가 메사(107) 및 캐리어 기판(102) 위에 형성된다. 제1 포지티브 포토레지스트(900)는 리세스(109)를 적어도 부분적으로 채운다. 일부 실시예에서, 제1 포지티브 포토레지스트(900)는 하드 마스크 영역(114)의 최상부 표면의 부분을 덮을 수 있다. 제1 포지티브 포토레지스트(900)는 스핀 코팅 등과 같은 적절한 공정에 의해 형성될 수 있다. 일부 실시예에서, 스핀 코팅 공정의 회전 속도는 스핀 코팅 공정을 수행한 이후에 하드 마스크 영역(114)의 최상부 표면의 부분에 제1 포지티브 포토레지스트(900)가 없도록 제어될 수 있다. 일부 실시예에서, 제1 포지티브 포토레지스트(900)는 하드 마스크 영역(114)의 최상부 표면 위로 돌출되거나, 또는 하드 마스크 영역(114)의 최상부 표면에 또는 (도 9a에 도시된 바와 같이) 그 아래에 위치할 수 있다. 제1 포지티브 포토레지스트(900)의 최상부 표면은 볼록한 형상, 편평한 형상, (도 9a에 도시된 바와 같이) 오목한 형상 또는 다른 형상을 가질 수 있다.
도 9b를 참조하면, 제2 포지티브 포토레지스트(910)가 제1 포지티브 포토레지스트(900) 위에 형성된다. 제2 포지티브 포토레지스트(910)는 스핀 코팅 등과 같은 적절한 공정에 의해 형성될 수 있다. 일부 실시예에서, 제2 포지티브 포토레지스트(910)는 약 0 μm 내지 약 5 μm, 예를 들어 약 2.5 μm의 두께를 갖도록 형성될 수 있다.
도 9c에서, 제2 포지티브 포토레지스트(910)는 포토 마스크(912)를 사용하여 광(914)에 노출된다. 광(914)은 예를 들어 자외선(ultraviolet, UV) 광일 수 있다. 포토 마스크(912)는, 메사(107) 바로 위의 제2 포지티브 포토레지스트(910)의 일부 영역만이 광(914)에 노출되도록 하는 패턴을 가질 수 있다. 광(914)에 노출 시, 제2 포지티브 포토레지스트(910)의 노출된 영역은 현상제에 의한 제거에 있어서 저항력이 낮아진다(도 9d 참조).
도 9d에서, 제2 포지티브 포토레지스트(910)가 현상되어, 광(914)에 노출된 제2 포지티브 포토레지스트(910)의 부분이 제거된다. 제2 포지티브 포토레지스트(910)는 예를 들어 적절한 습식 화학 현상제를 사용하여 현상될 수 있다. 이러한 방식으로, 제2 포지티브 포토레지스트(910)가 패터닝되어, 하드 마스크 영역(114)의 최상부 표면을 노출시킬 수 있다. 나머지 제2 포지티브 포토레지스트(910)의 일부 부분이 하드 마스크 영역(114)의 최상부 표면 위에서 부분적으로 연장된다. 일부 실시예에서, 현상 이후에, 나머지 제2 포지티브 포토레지스트(910)의 안정성을 증가시키도록 열처리 공정(예를 들어, 하드 베이크)이 수행된다. 일부 실시예에서, 제2 포지티브 포토레지스트(910)는 하드 마스크 영역(114)의 최상부 표면 위로 약 3 μm 내지 약 0 μm, 예를 들어 약 1.5 μm의 두께로 돌출된다.
여전히 도 9d를 참조하면, 제2 포지티브 포토레지스트(910)를 현상한 이후에, 하드 마스크 영역(114) 위의 제2 포지티브 포토레지스트(910)의 개구부는 약 1 μm 내지 약 12 μm 사이의 폭(W6)을 가질 수 있다. 일부 실시예에서, 제2 포지티브 포토레지스트(910)의 개구부는 하드 마스크 영역(114)의 최상부 표면과 약 30° 내지 약 90°의 각도(A7)를 형성한다.
도 9e에서, 리세스(130)가 하드 마스크 영역(114)에 형성되어, 콘택 패드(112)를 노출시킨다. 리세스(130)는 도 6g 내지 도 6j와 관련하여 전술한 바와 유사한 건식 에칭 공정 및 트리밍 공정을 사용하여 형성될 수 있다. 예를 들어, 리세스(130)는 제1 에칭 단계에 이어 하나 이상의 사이클의 트리밍 단계 및 에칭 단계를 사용하여 형성될 수 있다. 에칭 단계 및 트리밍 단계를 포함하는 건식 에칭 공정의 공정 세부 사항은 도 6g 내지 도 6j와 관련하여 전술한 바와 유사할 수 있으며 여기서 반복되지 않는다. 또한, 전술한 바와 같이 다수의 에칭 사이클을 사용하여 리세스(130)를 형성함으로써, 리세스(130)는 계단형 프로파일을 갖도록 형성된다. 일부 경우에, 계단형 프로파일의 "단"은 균일한 높이 또는 길이를 갖지 않을 수 있다. 일부 경우에, 계단형 프로파일의 "단"의 표면은 수직 또는 수평이 아닐 수 있다(예를 들어, 표면은 각이 지거나, 테이퍼형이거나, 불규칙형 등일 수 있다). 일부 실시예에서, 리세스(130)의 계단형 프로파일은 하드 마스크 영역(114)의 최상부 표면으로부터 약 45° 내지 약 70° 사이, 예를 들어 약 64°의 대략적인 각도(A8)를 가질 수 있다. 일부 경우에, 더 얕은 각도(A7)(도 9d 참조)는 리세스(130)의 더 얕은 각도(A8)를 허용할 수 있다. 일부 경우에, 계단형 또는 각진 프로파일의 리세스(130)를 갖는 것은 도 12와 관련하여 후술하는 본딩 패드(116)와 도전성 연결부(302) 사이에 개선된 조인트를 허용한다.
도 9f를 참조하면, 제2 포지티브 포토레지스트(910) 및 제1 포지티브 포토레지스트(900)가 제거된다. 제2 포지티브 포토레지스트(910) 및 제1 포지티브 포토레지스트(900)는, 예를 들어 습식 화학 공정 또는 건식 공정(예를 들어, 애싱 공정)을 사용하여 제거될 수 있다. 일부 실시예에서, 제2 포지티브 포토레지스트(910)는 제1 포지티브 포토레지스트(900)와 별도의 단계에서 제거된다. 일부 경우에, 제1 포지티브 포토레지스트(900)를 제거한 이후에, 보호 스페이서(124)는 도 6k와 관련하여 전술한 바와 같은 네거티브 포토레지스트(600)를 제거한 이후의 보호 스페이서(124)의 표면보다 매끄러운 표면을 가질 수 있다.
이제 도 10을 참조하면, 본딩 패드(116)가 하드 마스크 영역(114) 및 콘택 패드(112) 위에 형성되고, 콘택 패드(112)와 전기적으로 연결되어, 제1 구조물(100)을 형성한다. 일부 실시예에서, 포토레지스트가, 하드 마스크 영역(114) 및 콘택 패드(112) 위를 포함하여, 메사 (107) 위에 형성되고 패터닝된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있고 패터닝을 위해 노광될 수 있다. 패터닝은 본딩 패드(116)에 대응하는 포토레지스트를 통해 개구부를 형성한다. 도전성 재료가 하드 마스크 영역(114)의 노출된 부분 위에 그리고 콘택 패드(112)의 노출된 부분 위에 형성되어 본딩 패드(116)를 형성한다. 도전성 재료는 PVD, 전자빔 PVD, 도금 공정 등을 사용하여 형성될 수 있다. 도전성 재료는 Ti, Ta, Ni, Cu, Sn, In, Au, Al, Pt, Pd, Ag 등 또는 이의 조합을 포함할 수 있다. 일부 실시예에서, 본딩 패드(116)의 도전성 재료는 약 0.3 μm 내지 약 2 μm 사이, 예를 들어 약 0.7 μm의 두께를 가진다. 다음으로, 포토레지스트 및 과잉의 도전성 재료는 애싱 공정와 같은 적절한 공정에 의해 제거된다. 일부 실시예에서, 본딩 패드(116)는 약 3 μm 내지 약 14 μm, 예를 들어 약 8 μm의 폭(W7)을 가질 수 있다. 본딩 패드(116)의 도전성 재료는 하드 마스크 영역(114) 및 콘택 패드(112) 위에 컨포멀하게 형성되어, 본딩 패드(116)가 하드 마스크 영역(114)의 계단형 프로파일로 인해 각진 측벽을 갖도록 할 수 있다. 일부 실시예에서, 본딩 패드(116)는 오목한 형상, 보울(bowl) 형상 또는 유사한 형상을 가진다. 이러한 방식으로, 발광 다이오드(104)가 캐리어 기판(102) 위에 형성된다.
도 11은 일부 실시예에 따른 제2 구조물(200)의 단면도를 도시한다. 제2 구조물(200)은 집적 회로, 인터포저(interposer) 등과 같은 디바이스일 수 있다. 제2 구조물(200)는, 반도체 기판(202) 내에 및/또는 위에 형성된, 트랜지스터, 다이오드, 커패시터, 저항기 등과 같은 디바이스를 갖는 반도체 기판(202)을 포함한다. 디바이스는, 예를 들어 반도체 기판(202) 상의 하나 이상의 유전층의 금속화 패턴에 의해 형성된 상호연결 구조물(204)에 의해 상호연결되어, 집적 회로를 형성할 수 있다. 상호연결 구조물(204)은 도전층(205)을 포함하고, 이 중 일부는 발광 다이오드(104)에 결합되도록 사용될 수 있다. 도전층(205)은 구리, 알루미늄 등, 또는 이의 조합과 같은 도전성 재료일 수 있다. 구조물을 보호하도록, 상호연결 구조물(204) 위에 패시베이션층(206)이 형성될 수 있다. 패시베이션층(206)은 실리콘 산화물, 실리콘 질화물, 저-k 유전체, 몰딩 화합물 등 또는 이의 조합과 같은 하나 이상의 적절한 유전체 재료로 만들어질 수 있다. 제2 구조물(200)은 외부 연결이 이루어지는, 알루미늄 또는 구리 패드와 같은 콘택 패드(210)를 또한 포함한다. 콘택 패드(210)는 제2 구조물(200)의 각각의 활성 측부로 지칭될 수 있는 것 위에 위치하며, 포토 리소그래피, 에칭 및 퇴적 공정 등과 같은 적절한 기술에 의해 패시베이션층(206)을 통해 연장하여 형성될 수 있다. 콘택 패드(210)의 재료의 퇴적은 전기 도금 또는 무전해 도금과 같은 도금 공정을 사용하여 수행될 수 있지만, 스퍼터링, 증착(evaporation), 또는 PECVD 공정와 같은 다른 형성 공정이 사용될 수 있다. 콘택 패드(210)는 상호연결 구조물(204)의 패드(205)에 전기적으로 연결된다.
일부 실시예에서, UBM(212)이 콘택 패드(210)의 일부 또는 전부에 걸쳐 형성될 수 있다. 도 11에서, UBM(212)은, 이후에 발광 다이오드(104)(도 12 참조)의 n형 측부에 전기적으로 연결되는 콘택 패드(210) 위에만 형성되는 것으로 도시되었다. UBM(212)은 포토 리소그래피, 에칭 및 퇴적 공정 등과 같은 적절한 기술에 의해 콘택 패드(210) 위에 형성될 수 있다. UBM(212)은 구리, 니켈, 티타늄, 금, 텅스텐 등, 또는 이의 조합과 같은 하나 이상의 도전성 재료를 포함할 수 있다. 도전성 재료의 퇴적은 전기 도금 또는 무전해 도금과 같은 도금 공정을 사용하여 수행될 수 있지만, 스퍼터링, 증착 또는 PECVD 공정과 같은 다른 형성 공정이 사용될 수도 있다.
여전히 도 11을 참조하면, 도전성 커넥터(302)가 솔더, 구리, 알루미늄, 금, 니켈, 은, 팔라듐, 주석 등, 또는 이의 조합과 같은 도전성 재료로 UBM(212) 위에 형성될 수 있다. 일부 실시예에서, 도전성 커넥터(302)는 솔더 범프이다. 일부 실시예에서, 도전성 커넥터(302)는 증착, 전기 도금, 프린팅, 솔더 전사, 볼 배치 등과 같은 적절한 방법을 통해 UBM(212) 위에 솔더층을 먼저 형성함으로써 형성된다. UBM(212) 위에 솔더층이 형성되면, 도전성 커넥터(302)를 만들기 위해 원하는 범프 형상으로 재료를 형상화하도록 리플로우(reflow)가 수행될 수 있다.
도 12 내지 도 20은 일부 실시예에 따른, 포토닉 디바이스(300)를 형성하기 위한 공정의 중간 단계의 다양한 단면도를 도시한다. 포토닉 디바이스(300)의 일부는 예를 들어 광원 또는 레이저로 작동할 수 있다. 포토닉 디바이스(300)는 예를 들어 이미지 센서, 광섬유 네트워크 디바이스 등을 형성하도록 추가 처리에서 패키징될 수 있다. 결과적인 디바이스는 칩 상 시스템(System-On-Chip, SoC)과 같은 집적 회로 디바이스의 일부일 수 있다.
도 12에서, 제1 구조물(100)이 제2 구조물(200)에 전기적으로 그리고 물리적으로 연결된다. 제1 구조물(100)의 본딩 패드(116)을 제2 구조물(200)의 도전성 커넥터(302)와 결합시킴으로써, 제1 구조물(100)의 발광 다이오드(104)는 제2 구조물(200)의 도전층(205)에 연결된다. 일부 실시예에서, 본딩 패드(116)가 도전성 커넥터(302)와 접촉하여 위치되고, 다음으로 리플로우 공정이 수행된다. 일부 경우에, (하드 마스크 영역(114)의 계단형 프로파일로 인한) 본딩 패드(116)의 각진 측벽은 도전성 커넥터(302)가 본딩 패드(116)의 더 많은 표면적과 물리적으로 접촉하도록 한다. 예를 들어, 본딩 패드(116)의 최하부 표면과 본딩 패드(116)의 측벽 사이의 측벽 각도가 얕아질수록, 전도성 커넥터 (302)의 재료가 본딩 패드(116)의 최하부 표면과 본딩 패드(116)의 측벽 근처에 위치하는 영역 모두로 보다 쉽게 유동할 수 있다. 또한, 본딩 패드(116)와 도전성 커넥터(302) 사이의 공극은 제1 구조물(100)과 제2 구조물(200) 사이의 저항을 증가시킬 수 있다. 일부 경우에, 본딩 패드(116)의 각진 측벽은 콘택 또는 리플로우 이후에 본딩 패드(116)와 도전성 커넥터(302) 사이에 공극이 존재할 가능성을 감소시킬 수 있다. 이러한 방식으로, 제1 구조물(100)과 제2 구조물(200) 사이의 전기적 및 물리적 연결이 향상될 수 있으며, 따라서 포토닉 디바이스(300)의 성능이 향상될 수 있다.
일부 실시예에서, 발광 다이오드(104)의 제2 반사 구조물(110)(예를 들어, n형 측부 또는 캐소드)이 제2 구조물(200)을 향하고, 발광 다이오드(104)의 제1 반사 구조물(106)(예를 들어, p형 측부 또는 애노드)이 제1 구조물(100)을 향하도록, 제1 구조물(100)이 제2 구조물(200)에 연결된다. 도 4와 관련하여 전술한 바와 같이, 제1 반사 구조물(106)은 제2 반사 구조물(110)보다 낮은 반사율을 가질 수 있다. 이와 같이, 포토닉 반도체 영역(108)에서 생성된 광(예를 들어, 레이저 광)의 방출은 제1 반사 구조물(106)보다 제2 반사 구조물(110)에 의해 더 많이 반사된다. 이와 같이, 발광은 (예를 들어, 제2 구조물(200)로부터 멀어지는 방향으로) 제1 반사 구조물(106)을 통해 더 많이 투과된다.
도 13에서, 캐리어 기판(102)이 제거되고, 발광 다이오드(104)는 제2 구조물(200)에 부착된 채로 남는다. 캐리어 기판(102)은 습식 에칭 공정 및/또는 건식 에칭 공정을 포함할 수 있는 하나 이상의 에칭 공정에 의해 제거될 수 있다. 일부 실시예에서, 캐리어 기판(102)은 에칭 정지층(105) 위의 캐리어 기판(102)의 재료에 선택적인 에칭 공정을 사용하여 제거된다. 에칭 정지층(105)은 별도의 습식 또는 건식 에칭 공정을 사용하여 제거될 수 있다. 캐리어 기판(102) 및 에칭 정지층(105)의 제거 이후에, 발광 다이오드(104)는 제2 구조물(200)에 부착된 상태로 유지된다.
도 14에서, 패시베이션층(304)이 발광 다이오드(104) 및 제2 구조물(200) 위에 형성된다. 패시베이션층(304)은 또한 콘택 패드(210) 및 도전성 커넥터(302)의 측부를 따라 연장된다. 패시베이션층(304)은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 알루미늄 질화물 등과 같은 재료, 그 밖의 재료, 또는 이의 조합을 포함할 수 있다. 패시베이션층(304)은 단일층일 수 있거나 다수층을 포함할 수 있다. 패시베이션층(304)은 CVD, PECVD, LPCVD, PVD, ALD 등과 같은 퇴적 공정을 사용하여 형성될 수 있다. 일부 실시예에서, 패시베이션층(304)은 약 0.1 μm 내지 약 0.5 μm의 두께를 갖도록 형성된다.
여전히 도 14를 참조하면, 격리 재료(306)가 패시베이션층(304) 위에 형성된다. 격리 재료(306)는 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 알루미늄 질화물, 폴리머, 폴리이미드, 폴리이미드 유도체 등, 그 밖의 재료 또는 이의 조합을 포함할 수 있다. 격리 재료(306)는 단일층 또는 다수층을 포함할 수 있다. 격리 재료(306)는 CVD, PECVD, LPCVD, PVD, ALD, 스핀 코팅 공정 등과 같은 퇴적 공정을 사용하여 형성될 수 있다. 격리 재료(306)의 형성 이후에, 격리 재료(306)는 예를 들어 CMP 공정을 사용하여 평탄화될 수 있다. 일부 실시예에서, 평탄화 이후에, 격리 재료(306)는 발광 다이오드(104) 위로 약 0.1 μm 내지 약 6 μm의 높이로 연장된다.
도 15에서, 마스크층(312)이 격리 재료(306) 위에 형성된다. 마스크층(312)은 SiC와 같은 재료, 또는 Ti, Cu, TiW, TaN, TiN 등 또는 이의 조합과 같은 금속 또는 금속 함유 재료로 형성될 수 있다. 마스크층(312)은 단일층일 수 있거나 또는 다수층을 포함할 수 있고, 하드 마스크층이라고 지칭될 수 있다. 마스크층(312)은 PVD, CVD 등과 같은 퇴적 공정에 의해 형성될 수 있다.
도 16을 참조하면, 격리 재료(306)에 개구부가 패터닝되어 하나 이상의 콘택 패드(210)를 노출시킨다. 개구부는 적절한 포토 리소그래피 및 에칭 기술을 사용하여 패터닝될 수 있다. 예를 들어, 마스크층(312) 위에 포토레지스트(미도시)가 형성될 수 있다. 포토레지스트는 단일층 포토레지스트, 3중층 포토레지스트 등일 수 있으며, 스핀 코팅 등에 의해 형성될 수 있다. 포토레지스트는 포토 마스크를 통해 노광됨으로써 패터닝될 수 있고, 다음으로 현상되고 포토레지스트를 통해 개구부를 형성하여 마스크층(312)의 영역을 노출시킬 수 있다. 포토레지스트의 패턴은 패터닝된 포토레지스트를 에칭 마스크로 사용하여 마스크층(312)으로 전사될 수 있다. 마스크층(312)은 습식 에칭 공정, 건식 에칭 공정 또는 이의 조합과 같은 허용 가능한 에칭 공정을 사용하여 에칭될 수 있다.
다음으로, 패터닝된 마스크층(312)을 에칭 마스크로서 사용하여 마스크층(312)의 패턴을 격리 재료(306)로 전사함으로써 격리 재료(306)가 패터닝될 수 있다. 격리 재료(306)는 습식 에칭 공정, 건식 에칭 공정 또는 이의 조합과 같은 허용 가능한 에칭 공정을 사용하여 에칭될 수 있다. 일부 실시예에서, 패시베이션층(304)은 격리 재료(306)의 에칭을 위한 에칭 정지 부로서 사용될 수 있고, 별도의 에칭 공정을 사용하여 에칭될 수 있다. 격리 재료(306)의 패터닝이 완료되면, 마스크층(312) 및 포토레지스트의 나머지 부분이 습식 에칭 공정, 건식 에칭 공정, 애싱 공정 등 또는 이의 조합과 같은 적절한 공정에 의해 제거될 수 있다.
도 17에서, 격리 재료(306)의 개구부에 도전성 재료가 형성되어 비아(326)를 형성한다. 일부 실시예에서, 배리어층(미도시)이 먼저 격리 재료(206)의 개구부 내에 형성될 수 있다. 배리어층은 단일층 또는 다수층을 포함할 수 있고, Ti, Ta, TiN, TaN 등 또는 이의 조합을 포함할 수 있다. 다음으로, 시드층(미도시)이 배리어층 위에 형성될 수 있다. 시드층은 단일층 또는 다수층을 포함할 수 있고, Ti, Cu 등 또는 이의 조합을 포함할 수 있다. 배리어층 또는 시드층은 CVD, PVD 등과 같은 적절한 공정을 사용하여 형성될 수 있다. 다음으로, 도전성 재료가 시드층 위에 형성된다. 비아(326)의 도전성 재료는 Cu, Ti, W, Al 등 또는 이의 조합과 같은 도전성 재료를 포함할 수 있다. 도전성 재료는 전기 도금 또는 무전해 도금 등과 같은 도금에 의해 형성될 수 있다. 도전성 재료를 형성한 이후에, 도전성 재료 및 격리 재료(306)을 평탄화하도록 평탄화 공정이 수행되어 비아(326)를 형성한다. 평탄화 공정은 예를 들어 연삭 공정, CMP 공정 등일 수 있다.
도 18에서, 개구부가 격리 재료(306)에 형성되고, 발광 다이오드(104)의 제1 반사 구조물(106)의 표면을 노출시킨다. 일부 실시예에서, 포토레지스트(미도시)가 격리 재료(306) 및 비아(326) 위에 형성된다. 포토레지스트는 단일층 포토레지스트, 3중층 포토레지스트 등일 수 있고, 스핀 코팅 등에 의해 형성될 수 있다. 포토레지스트는 포토 마스크를 통해 노광됨으로써 패터닝되고 현상되어, 포토레지스트를 통해 개구부를 형성하여 격리 재료(306)의 영역을 노출시킨다. 다음으로, 패터닝된 포토레지스트를 에칭 마스크로 사용하여 격리 재료(306)가 에칭된다. 격리 재료(306)는 습식 에칭 공정, 건식 에칭 공정 또는 이의 조합과 같은 허용 가능한 에칭 공정을 사용하여 에칭될 수 있다. 일부 실시예에서, 패시베이션층(304)은 격리 재료(306)의 에칭을 위한 에칭 정지부로 사용될 수 있고, 별도의 에칭 공정을 사용하여 에칭될 수 있다.
도 19에서, 격리 재료(306)의 개구부에 도전성 라인(338)이 형성되어, 발광 다이오드(104)의 제1 반사 구조물(106)에 대한 콘택을 형성한다. 일부 실시예에서, 시드층(미도시)이 격리 재료(306) 위에 그리고 제1 반사 표면(106) 및 비아(326)의 노출된 표면 위에 먼저 형성된다. 시드층은 단일층 또는 다수층을 포함할 수 있고, Ti, Cu 등 또는 이의 조합을 포함할 수 있다. 시드층은 CVD, PVD 등과 같은 적절한 공정을 사용하여 형성될 수 있다. 다음으로, 포토레지스트(미도시)가 시드층 위에 형성되고 패터닝된다. 포토레지스트는 스핀 코팅 등에 의해 형성될 수 있고 패터닝을 위해 노광될 수 있다. 다음으로, 포토레지스트가 현상되어, 포토레지스트를 통해 개구부를 형성하여 시드층을 노출시킬 수 있다. 다음으로, 포토레지스트의 개구부 내에 그리고 시드층의 노출된 부분 위에 도전성 재료가 형성된다. 도전성 재료는 전기 도금 또는 무전해 도금 등과 같은 도금에 의해 형성될 수 있다. 도전성 라인(338)의 도전성 재료는 구리, 티타늄, 텅스텐, 알루미늄, 백금, 니켈, 금 등, 또는 이의 조합과 같은 도전성 재료를 포함할 수 있다. 도전성 재료는 단일층 또는 다수층을 포함할 수 있다. 다음으로, 위에 도전성 재료가 형성되지 않은 포토레지스트 및 시드층의 부분이 건식 에칭 공정 또는 애싱 공정과 같은 적절한 공정을 사용하여 제거된다. 포토레지스트가 제거된 이후에, 시드층의 노출된 부분은 습식 또는 건식 에칭 공정과 같은 허용 가능한 에칭 공정을 사용하여 제거된다. 시드층 및 도전성 재료의 나머지 부분은 도전성 라인(338)을 형성한다.
도 18에 도시된 바와 같이, 제1 반사 구조물(106)에 대한 콘택일 뿐만 아니라, 도전성 라인(338)은 또한 일부 발광 다이오드(104)를 일부 비아(326)에 전기적으로 연결할 수 있다. 이러한 방식으로, 상호연결 구조물(204)이 도전성 커넥터(302)를 통해 제2 반사 구조물(110)에 전기적으로 연결되고, 상호연결 구조물(204)이 도전성 라인(338) 및 비아(326)를 통해 제1 반사 구조물(106)에 전기적으로 연결된다.
도 20에서, 패시베이션층(342)이 도전성 라인(338) 및 격리 재료(306) 위에 형성된다. 패시베이션층(342)은 실리콘 산화물, 실리콘 질화물 등 또는 이의 조합을 포함할 수 있고, CVD와 같은 퇴적 공정에 의해 형성될 수 있다. 일부 실시예에서, 도 20에 도시된 바와 같이, 패시베이션층(342)이 형성된 후에 패터닝된다. 패터닝 이후에, 패시베이션층(342)의 나머지 부분은 도전성 라인(338) 및 비아(326)를 덮을 수 있다. 패시베이션층(342)은, 예를 들어, 포토레지스트를 형성하고, 포토레지스트를 패터닝하고, 패터닝된 포토레지스트를 에칭 마스크로서 사용하여 패시베이션층(342)을 에칭하는 것과 같이 포토 리소그래피 기술을 사용하여 패터닝될 수 있다. 패시베이션층(342)은 습식 에칭 공정 또는 건식 에칭 공정와 같은 적절한 공정을 사용하여 에칭될 수 있다.
실시예는 이점을 달성할 수 있다. 발광 다이오드의 하드 마스크 영역에 리세스를 형성하는 동안 두 개의 개별 포토레지스트를 형성함으로써(예를 들어, 도 6a 내지 도 9f와 유사), 하드 마스크 영역 위에서 포토레지스트의 현상이 개선될 수 있다. 경우에 따라, 두 개의 포토레지스트를 사용하면 메사의 피치, 높이 및 폭의 범위를 증가시킬 수 있다. 예를 들어, 인접한 메사 사이에 약 60 ㎛의 크기의 피치를 사용하여, 현상 중에 하드 마스크 영역 상의 모든 포토레지스트가 제거되는 것과 같은 포토레지스트 현상 문제의 가능성이 줄어들 수 있다. 경우에 따라, 인접 메사 사이에 약 0.3 정도로 낮은 갭의 형상비(높이/폭)를 사용하여, 포토레지스트 현상 문제의 가능성이 줄어들 수 있다. 이러한 방식으로, 본 개시에 설명된 바와 같이 두 개의 개별 포토레지스트를 형성하는 것은, 본 개시에 설명된 발광 다이오드, 레이저 다이오드, 포토닉 디바이스 또는 그 밖의 유형의 디바이스와 같은 디바이스의 배열, 간격, 치수 또는 설계에 있어서 더 큰 유연성을 허용할 수 있다.
다수의 에칭 및 트리밍 단계를 사용하여 (예를 들어, 도 6f 내지 도 6j와 유사하게) 하드 마스크 영역에 리세스를 형성하는 것 또한 이점을 달성할 수 있다. 이러한 방식으로 리세스를 형성함으로써, 리세스는 계단형 측벽을 가질 수 있다. 리세스의 계단형 측벽은 메사의 본딩 패드가 각진 측벽을 갖도록 형성되게 한다. 본딩 패드의 각진 측벽은 개선된 솔더 콘택을 허용할 수 있다. 예를 들어, 솔더는 더 수직인 측벽을 갖는 본딩 패드보다 각진 측벽을 갖는 본딩 패드에서 더 많은 표면적과 콘택할 수 있다. 일부 경우에, 본 개시에 설명된 기술을 사용하여, 솔더에서 공극이 형성될 가능성이 줄어들 수 있다. 이러한 방식으로, 디바이스의 전기적 성능이 향상될 수 있다. 일부 경우에, 전술한 바와 같이 두 개의 별개의 포토레지스트를 사용하면, 계단형 측벽을 갖는 하드 마스크 영역이 에칭되는 것이 보다 용이해질 수 있다. 예를 들어, 각진 측벽을 갖도록 하드 마스크 위에 포토레지스트를 패터닝하는 것은 하드 마스크 영역의 계단식 측벽에 더 큰 단이 형성될 수 있도록 한다.
일 실시예에서, 방법은, 기판 위에 포토닉 구조물을 퇴적하는 단계 - 상기 포토닉 구조물은 포토닉 반도체층을 포함함 - ; 상기 포토닉 구조물 위에 도전성 패드를 형성하는 단계; 상기 도전성 패드 위에 하드 마스크를 형성하는 단계 - 상기 각각의 도전성 패드를 하드 마스크 영역으로 덮도록 상기 하드 마스크가 패터닝됨 -; 상기 기판으로부터 돌출된 복수의 메사(mesa) 구조물을 형성하도록 상기 하드 마스크를 에칭 마스크로 사용하여 상기 포토닉 구조물을 에칭하는 단계 - 상기 각각의 메사 구조물은 상기 포토닉 구조물의 일부, 콘택 패드 및 하드 마스크 영역을 포함함 -; 상기 복수의 메사 구조물 위에 제1 포토레지스트를 퇴적하는 단계; 상기 제1 포토레지스트 위에 제2 포토레지스트를 퇴적하는 단계; 상기 복수의 메사 구조물의 하드 마스크 영역을 노출시키도록 상기 제2 포토레지스트를 패터닝하는 단계; 및 상기 복수의 메사 구조물의 콘택 패드의 부분을 노출시키도록 상기 하드 마스크 영역을 에칭하는 단계를 포함한다. 일 실시예에서, 상기 제2 포토레지스트는 포지티브 포토레지스트가다. 일 실시예에서, 상기 제1 포토레지스트는 상기 제2 포토레지스트와는 상이한 유형의 포토레지스트가다. 일 실시예에서, 방법은 상기 제1 포토레지스트를 퇴적한 이후에 그리고 상기 제2 포토레지스트를 퇴적하기 이전에, 상기 복수의 메사 구조물의 하드 마스크 영역을 노출시키도록 상기 제1 포토레지스트를 패터닝하는 단계를 더 포함한다. 일 실시예에서, 상기 포토닉 구조물을 퇴적하는 단계는, 상기 기판 위에 반도체 재료의 제1 도핑층을 퇴적하는 단계; 상기 제1 도핑층 위에 발광 반도체 영역을 퇴적하는 단계; 및 상기 발광 반도체 영역 위에 상기 반도체 재료의 제2 도핑층을 퇴적하는 단계를 포함한다. 일 실시예에서, 상기 하드 마스크 영역을 에칭하는 단계는, 상기 하드 마스크 영역을 부분적으로 에칭하도록 제1 건식 에칭 공정을 수행하는 단계; 및 하나 이상의 에칭 사이클을 수행하는 단계 - 상기 각각의 에칭 사이클은, 상기 제2 포토레지스트를 부분적으로 에칭하도록 트리밍 공정을 수행하는 단계; 및 상기 하드 마스크 영역을 부분적으로 에칭하도록 제2 건식 에칭 공정을 수행하는 단계를 포함함 - 를 포함한다. 일 실시예에서, 상기 트리밍 공정은 공정 가스로서 O2를 사용하는 제1 플라즈마 에칭 공정을 포함하고, 상기 제2 건식 에칭 공정은 공정 가스로서 CH4 및 CHF3을 사용하는 제2 플라즈마 에칭 공정을 포함한다. 일 실시예에서, 상기 하드 마스크 영역을 에칭한 이후에, 상기 하드 마스크 영역의 부분이 계단형 표면을 갖는다. 일 실시예에서, 방법은 상기 콘택 패드의 노출된 부분 위에 본딩 패드를 형성하는 단계를 더 포함하고, 상기 본딩 패드는 상기 하드 마스크 영역 위에서 연장된다. 일 실시예에서, 방법은 상호연결 구조물을 상기 복수의 메사의 본딩 패드에 부착하는 단계를 더 포함하고, 상기 상호연결 구조물은 복수의 콘택 구조물을 포함하며, 상기 부착하는 단계는, 상기 상호연결 구조물의 복수의 콘택 구조물 위에 솔더 범프를 형성하는 단계; 및 상기 상호연결 구조물의 각각의 솔더 범프를 상기 복수의 메사 중 하나의 대응하는 본딩 패드에 접촉시키는 단계를 포함한다.
일 실시예에서, 방법은, 캐리어 기판 위에 복수의 발광 구조물을 형성하는 단계 - 상기 각각의 발광 구조물은, 상기 캐리어 기판 위에 배치된 복수의 제1 반사층; 상기 복수의 제1 반사층 위에 배치된 발광 반도체층; 상기 발광 반도체층 위에 배치된 복수의 제2 반사층; 상기 복수의 제2 반사층 위에 배치된 도전성 패드; 및 상기 도전성 패드 위에 배치된 유전층을 포함함 - 를 포함한다. 방법은 또한, 인접한 발광 구조물 사이에서 상기 캐리어 기판 위에 제1 포토레지스트 재료를 형성하는 단계; 상기 제1 포토레지스트 재료 위에 그리고 상기 복수의 발광 구조물 위에 제2 포토레지스트 재료를 형성하는 단계; 상기 각각의 발광 구조물의 유전층을 노출시키도록 상기 제2 포토레지스트 재료에 개구부를 패터닝하는 단계; 상기 각각의 발광 구조물의 유전층에 리세스를 에칭하는 단계 - 상기 리세스는 상기 발광 구조물의 도전성 패드를 노출시키며, 상기 리세스는 계단형 측벽을 가짐 - ; 및 상기 각각의 발광 구조물의 유전층의 리세스에 본딩 패드를 형성하는 단계 - 상기 본딩 패드는 상기 발광 구조물의 각각의 도전성 패드 위에서 그리고 상기 리세스의 측벽 위에서 연장됨 - 를 포함한다. 일 실시예에서, 상기 제1 포토레지스트 재료는 네거티브 포토레지스트를 포함한다. 일 실시예에서, 상기 제2 포토레지스트 재료는 포지티브 포토레지스트를 포함한다. 일 실시예에서, 상기 제2 포토레지스트 재료를 형성한 이후에, 상기 제1 포토레지스트 재료는 상기 제2 포토레지스트 재료와 상기 유전층 사이에 개재된다. 일 실시예에서, 상기 리세스의 계단형 측벽은 상기 도전성 패드의 최상부 표면과 45° 내지 70°사이인 각도를 이룬다. 일 실시예에서, 상기 복수의 발광 구조물을 형성하는 단계는, 상기 복수의 제1 반사층, 상기 복수의 제2 반사층 및 상기 유전층의 노출된 측벽 위에 보호 스페이서를 형성하는 단계를 더 포함한다. 일 실시예에서, 방법은 상기 각각의 발광 구조물의 유전층에 상기 리세스를 에칭한 이후에, 상기 제1 포토레지스트 재료 및 상기 제2 포토레지스트 재료를 제거하는 단계를 더 포함하고, 상기 보호 스페이서는 상기 제1 포토레지스트 재료 및 제2 포토레지스트 재료를 제거한 이후에 거친 표면을 갖는다.
일 실시예에서, 디바이스는, 복수의 발광 다이오드 구조물을 포함하고, 각각의 발광 다이오드 구조물은 각각 제1 다층 반사 구조물; 제2 다층 반사 구조물; 상기 제1 다층 반사 구조물과 상기 제2 다층 반사 구조물 사이에 배치된 발광 다이오드층; 상기 제2 다층 반사 구조물 위의 절연층; 및 상기 절연층을 통해 연장되고 상기 제2 다층 반사 구조물에 전기적으로 연결되는 본딩 구조물로서, 계단형 측벽을 갖는 본딩 구조물을 포함한다. 디바이스는 또한, 복수의 콘택 패드를 포함하는 상호연결 구조물을 포함하고, 상기 복수의 발광 다이오드 구조물 각각의 본딩 구조물은 상기 상호연결 구조물의 각각의 콘택 패드에 솔더 재료에 의해 전기적으로 연결되며, 상기 솔더 재료는 상기 각각의 본딩 구조물의 비수직 내부 측벽에 물리적으로 접촉한다. 일 실시예에서, 상기 본딩 구조물의 외부 측벽은 계단형 프로파일을 갖는다. 일 실시예에서, 상기 발광 다이오드 구조물은 20 ㎛ 내지 60 ㎛ 사이의 피치를 갖는다.
전술한 바는 몇몇 실시예의 피처를 개략적으로 설명하여 당업자가 본 개시의 양태를 더 잘 이해할 수 있도록 한다. 당업자는 본 개시에서 소개하는 실시예와 동일한 목적을 수행하고/하거나 동일한 장점을 달성하기 위한 다른 공정 및 구조물을 설계 또는 변화하기 위한 기초로서 본 개시를 용이하게 사용할 수 있다는 것을 이해할 것이다. 당업자는 또한 이러한 균등 구성물이 본 개시의 사상 및 범위를 벗어나지 않는다는 것과, 그들이 본 개시의 사상 및 범위를 벗어나지 않고 다양한 변화, 치환 및 변형을 행할 수 있음을 알 것이다.
실시예
1. 방법에 있어서
기판 위에 포토닉 구조물(photonic structure)을 퇴적하는 단계 - 상기 포토닉 구조물은 포토닉 반도체층을 포함함 - ;
상기 포토닉 구조물 위에 도전성 패드를 형성하는 단계;
상기 도전성 패드 위에 하드 마스크를 형성하는 단계 - 각각의 도전성 패드를 하드 마스크 영역으로 덮도록 상기 하드 마스크가 패터닝됨 - ;
상기 기판으로부터 돌출된 복수의 메사(mesa) 구조물을 형성하도록 상기 하드 마스크를 에칭 마스크로 사용하여 상기 포토닉 구조물을 에칭하는 단계 - 각각의 메사 구조물은 상기 포토닉 구조물의 일부, 콘택 패드 및 하드 마스크 영역을 포함함 - ;
상기 복수의 메사 구조물 위에 제1 포토레지스트를 퇴적하는 단계;
상기 제1 포토레지스트 위에 제2 포토레지스트를 퇴적하는 단계;
상기 복수의 메사 구조물의 하드 마스크 영역을 노출시키도록 상기 제2 포토레지스트를 패터닝하는 단계; 및
상기 복수의 메사 구조물의 콘택 패드의 부분을 노출시키도록 상기 하드 마스크 영역을 에칭하는 단계
를 포함하는 방법.
2. 제1항에 있어서,
상기 제2 포토레지스트는 포지티브 포토레지스트인 것인 방법.
3. 제1항에 있어서,
상기 제1 포토레지스트는 상기 제2 포토레지스트와는 상이한 유형의 포토레지스트인 것인 방법.
4. 제1항에 있어서,
상기 제1 포토레지스트를 퇴적한 이후에 그리고 상기 제2 포토레지스트를 퇴적하기 이전에, 상기 복수의 메사 구조물의 하드 마스크 영역을 노출시키도록 상기 제1 포토레지스트를 패터닝하는 단계
를 더 포함하는 방법.
5. 제1항에 있어서,
상기 포토닉 구조물을 퇴적하는 단계는,
상기 기판 위에 반도체 재료의 제1 도핑층을 퇴적하는 단계;
상기 제1 도핑층 위에 발광 반도체 영역을 퇴적하는 단계; 및
상기 발광 반도체 영역 위에 상기 반도체 재료의 제2 도핑층을 퇴적하는 단계를 포함하는 것인 방법.
6. 제1항에 있어서,
상기 하드 마스크 영역을 에칭하는 단계는,
상기 하드 마스크 영역을 부분적으로 에칭하도록 제1 건식 에칭 공정을 수행하는 단계; 및
하나 이상의 에칭 사이클을 수행하는 단계 - 각각의 에칭 사이클은,
상기 제2 포토레지스트를 부분적으로 에칭하도록 트리밍 공정을 수행하는 단계, 및
상기 하드 마스크 영역을 부분적으로 에칭하도록 제2 건식 에칭 공정을 수행하는 단계를 포함함 - 를 포함하는 것인 방법.
7. 제 6항에 있어서,
상기 트리밍 공정은 공정 가스로서 O2를 사용하는 제1 플라즈마 에칭 공정을 포함하고, 상기 제2 건식 에칭 공정은 공정 가스로서 CH4 및 CHF3을 사용하는 제2 플라즈마 에칭 공정을 포함하는 것인 방법.
8. 제1항에 있어서,
상기 하드 마스크 영역을 에칭한 이후에, 상기 하드 마스크 영역의 부분이 계단형 표면을 가지는 것인 방법.
9. 제1항에 있어서,
상기 콘택 패드의 노출된 부분 위에 본딩 패드를 형성하는 단계 - 상기 본딩 패드는 상기 하드 마스크 영역 위에서 연장됨 -
를 더 포함하는 방법.
10. 제9항에 있어서,
상호연결 구조물을 상기 복수의 메사의 본딩 패드에 부착하는 단계
를 더 포함하고,
상기 상호연결 구조물은 복수의 콘택 구조물을 포함하며, 상기 부착하는 단계는,
상기 상호연결 구조물의 복수의 콘택 구조물 위에 솔더 범프를 형성하는 단계; 및
상기 상호연결 구조물의 각각의 솔더 범프를 상기 복수의 메사 중 하나의 대응하는 본딩 패드에 접촉시키는 단계를 포함하는 것인 방법.
11. 방법에 있어서,
캐리어 기판 상에 복수의 발광 구조물을 형성하는 단계 - 각각의 발광 구조물은,
상기 캐리어 기판 위에 배치된 복수의 제1 반사층;
상기 복수의 제1 반사층 위에 배치된 발광 반도체층;
상기 발광 반도체층 위에 배치된 복수의 제2 반사층;
상기 복수의 제2 반사층 위에 배치된 도전성 패드; 및
상기 도전성 패드 위에 배치된 유전층을 포함함 - ;
인접한 발광 구조물 사이에서 상기 캐리어 기판 위에 제1 포토레지스트 재료를 형성하는 단계;
상기 제1 포토레지스트 재료 위에 그리고 상기 복수의 발광 구조물 위에 제2 포토레지스트 재료를 형성하는 단계;
상기 각각의 발광 구조물의 유전층을 노출시키도록 상기 제2 포토레지스트 재료에 개구부를 패터닝하는 단계;
상기 각각의 발광 구조물의 유전층에 리세스를 에칭하는 단계 - 상기 리세스는 상기 발광 구조물의 도전성 패드를 노출시키며, 상기 리세스는 계단형 측벽을 가짐 - ; 및
상기 각각의 발광 구조물의 유전층의 리세스에 본딩 패드를 형성하는 단계 - 상기 본딩 패드는 상기 발광 구조물의 각각의 도전성 패드 위에서 그리고 상기 리세스의 측벽 위에서 연장됨 -
를 포함하는 방법.
12. 제11항에 있어서,
상기 제1 포토레지스트 재료는 네거티브 포토레지스트를 포함하는 것인 방법.
13. 제11항에 있어서,
상기 제2 포토레지스트 재료는 포지티브 포토레지스트를 포함하는 것인 방법.
14. 제11항에 있어서, 상기 제2 포토레지스트 재료를 형성한 이후에, 상기 제1 포토레지스트 재료는 상기 제2 포토레지스트 재료와 상기 유전층 사이에 개재되는 것인 방법.
15. 제11항에 있어서,
상기 리세스의 계단형 측벽은 상기 도전성 패드의 최상부 표면과 45° 내지 70°사이의 각도를 이루는 것인 방법.
16. 제11항에 있어서,
상기 복수의 발광 구조물을 형성하는 단계는, 상기 복수의 제1 반사층, 상기 복수의 제2 반사층 및 상기 유전층의 노출된 측벽 상에 보호 스페이서를 형성하는 단계를 더 포함하는 것인 방법.
17. 제16항에 있어서,
상기 각각의 발광 구조물의 유전층에 상기 리세스를 에칭한 이후에, 상기 제1 포토레지스트 재료 및 상기 제2 포토레지스트 재료를 제거하는 단계
를 더 포함하고, 상기 보호 스페이서는 상기 제1 포토레지스트 재료 및 제2 포토레지스트 재료를 제거한 이후에 거친(rough) 표면을 가지는 것인 방법.
18. 디바이스에 있어서,
복수의 발광 다이오드 구조물로서,
제1 다층 반사 구조물;
제2 다층 반사 구조물;
상기 제1 다층 반사 구조물과 상기 제2 다층 반사 구조물 사이에 배치된 발광 다이오드층;
상기 제2 다층 반사 구조물 위의 절연층; 및
상기 절연층을 통해 연장되고 상기 제2 다층 반사 구조물에 전기적으로 연결되는 본딩 구조물로서, 계단형 측벽을 갖는 본딩 구조물을, 각각 포함하는 상기 복수의 발광 다이오드 구조물; 및
복수의 콘택 패드를 포함하는 상호연결 구조물
을 포함하고,
상기 복수의 발광 다이오드 구조물 각각의 본딩 구조물은 솔더 재료에 의해 상기 상호연결 구조물의 각각의 콘택 패드에 전기적으로 연결되며, 상기 솔더 재료는 상기 각각의 본딩 구조물의 비수직(non-vertical) 내부 측벽에 물리적으로 접촉하는 것인 디바이스.
19. 제18항에 있어서,
상기 본딩 구조물의 외부 측벽은 계단형 프로파일을 가지는 것인 디바이스.
20. 제18항에 있어서,
상기 발광 다이오드 구조물은 20 ㎛ 내지 60 ㎛ 사이의 피치를 가지는 것인 디바이스.

Claims (10)

  1. 방법에 있어서
    기판 위에 포토닉 구조물(photonic structure)을 퇴적하는 단계 - 상기 포토닉 구조물은 포토닉 반도체층을 포함함 - ;
    상기 포토닉 구조물 위에 도전성 패드를 형성하는 단계;
    상기 도전성 패드 위에 하드 마스크를 형성하는 단계 - 각각의 도전성 패드를 하드 마스크 영역으로 덮도록 상기 하드 마스크가 패터닝됨 - ;
    상기 기판으로부터 돌출된 복수의 메사(mesa) 구조물을 형성하도록 상기 하드 마스크를 에칭 마스크로 사용하여 상기 포토닉 구조물을 에칭하는 단계 - 각각의 메사 구조물은 상기 포토닉 구조물의 일부, 콘택 패드 및 하드 마스크 영역을 포함함 - ;
    상기 복수의 메사 구조물 위에 제1 포토레지스트를 퇴적하는 단계;
    상기 제1 포토레지스트 위에 제2 포토레지스트를 퇴적하는 단계;
    상기 복수의 메사 구조물의 하드 마스크 영역을 노출시키도록 상기 제2 포토레지스트를 패터닝하는 단계; 및
    상기 복수의 메사 구조물의 콘택 패드의 부분을 노출시키도록 상기 하드 마스크 영역을 에칭하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제2 포토레지스트는 포지티브 포토레지스트인 것인 방법.
  3. 제1항에 있어서,
    상기 제1 포토레지스트는 상기 제2 포토레지스트와는 상이한 유형의 포토레지스트인 것인 방법.
  4. 제1항에 있어서,
    상기 제1 포토레지스트를 퇴적한 이후에 그리고 상기 제2 포토레지스트를 퇴적하기 이전에, 상기 복수의 메사 구조물의 하드 마스크 영역을 노출시키도록 상기 제1 포토레지스트를 패터닝하는 단계
    를 더 포함하는 방법.
  5. 제1항에 있어서,
    상기 포토닉 구조물을 퇴적하는 단계는,
    상기 기판 위에 반도체 재료의 제1 도핑층을 퇴적하는 단계;
    상기 제1 도핑층 위에 발광 반도체 영역을 퇴적하는 단계; 및
    상기 발광 반도체 영역 위에 상기 반도체 재료의 제2 도핑층을 퇴적하는 단계를 포함하는 것인 방법.
  6. 제1항에 있어서,
    상기 하드 마스크 영역을 에칭하는 단계는,
    상기 하드 마스크 영역을 부분적으로 에칭하도록 제1 건식 에칭 공정을 수행하는 단계; 및
    하나 이상의 에칭 사이클을 수행하는 단계 - 각각의 에칭 사이클은,
    상기 제2 포토레지스트를 부분적으로 에칭하도록 트리밍 공정을 수행하는 단계, 및
    상기 하드 마스크 영역을 부분적으로 에칭하도록 제2 건식 에칭 공정을 수행하는 단계를 포함함 - 를 포함하는 것인 방법.
  7. 제1항에 있어서,
    상기 하드 마스크 영역을 에칭한 이후에, 상기 하드 마스크 영역의 부분이 계단형 표면을 가지는 것인 방법.
  8. 제1항에 있어서,
    상기 콘택 패드의 노출된 부분 위에 본딩 패드를 형성하는 단계 - 상기 본딩 패드는 상기 하드 마스크 영역 위에서 연장됨 -
    를 더 포함하는 방법.
  9. 방법에 있어서,
    캐리어 기판 상에 복수의 발광 구조물을 형성하는 단계 - 각각의 발광 구조물은,
    상기 캐리어 기판 위에 배치된 복수의 제1 반사층;
    상기 복수의 제1 반사층 위에 배치된 발광 반도체층;
    상기 발광 반도체층 위에 배치된 복수의 제2 반사층;
    상기 복수의 제2 반사층 위에 배치된 도전성 패드; 및
    상기 도전성 패드 위에 배치된 유전층을 포함함 - ;
    인접한 발광 구조물 사이에서 상기 캐리어 기판 위에 제1 포토레지스트 재료를 형성하는 단계;
    상기 제1 포토레지스트 재료 위에 그리고 상기 복수의 발광 구조물 위에 제2 포토레지스트 재료를 형성하는 단계;
    상기 각각의 발광 구조물의 유전층을 노출시키도록 상기 제2 포토레지스트 재료에 개구부를 패터닝하는 단계;
    상기 각각의 발광 구조물의 유전층에 리세스를 에칭하는 단계 - 상기 리세스는 상기 발광 구조물의 도전성 패드를 노출시키며, 상기 리세스는 계단형 측벽을 가짐 - ; 및
    상기 각각의 발광 구조물의 유전층의 리세스에 본딩 패드를 형성하는 단계 - 상기 본딩 패드는 상기 발광 구조물의 각각의 도전성 패드 위에서 그리고 상기 리세스의 측벽 위에서 연장됨 -
    를 포함하는 방법.
  10. 디바이스에 있어서,
    복수의 발광 다이오드 구조물로서,
    제1 다층 반사 구조물;
    제2 다층 반사 구조물;
    상기 제1 다층 반사 구조물과 상기 제2 다층 반사 구조물 사이에 배치된 발광 다이오드층;
    상기 제2 다층 반사 구조물 위의 절연층; 및
    상기 절연층을 통해 연장되고 상기 제2 다층 반사 구조물에 전기적으로 연결되는 본딩 구조물로서, 계단형 측벽을 갖는 본딩 구조물을, 각각 포함하는 상기 복수의 발광 다이오드 구조물; 및
    복수의 콘택 패드를 포함하는 상호연결 구조물
    을 포함하고,
    상기 복수의 발광 다이오드 구조물 각각의 본딩 구조물은 솔더 재료에 의해 상기 상호연결 구조물의 각각의 콘택 패드에 전기적으로 연결되며, 상기 솔더 재료는 상기 각각의 본딩 구조물의 비수직(non-vertical) 내부 측벽에 물리적으로 접촉하는 것인 디바이스.
KR1020190137928A 2018-10-31 2019-10-31 반도체 디바이스 및 방법 KR102272124B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753755P 2018-10-31 2018-10-31
US62/753,755 2018-10-31
US16/564,153 US11121299B2 (en) 2018-10-31 2019-09-09 Semiconductor device and method
US16/564,153 2019-09-09

Publications (2)

Publication Number Publication Date
KR20200050430A true KR20200050430A (ko) 2020-05-11
KR102272124B1 KR102272124B1 (ko) 2021-07-06

Family

ID=70328421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190137928A KR102272124B1 (ko) 2018-10-31 2019-10-31 반도체 디바이스 및 방법

Country Status (5)

Country Link
US (1) US11121299B2 (ko)
KR (1) KR102272124B1 (ko)
CN (1) CN111129254B (ko)
DE (1) DE102019124243A1 (ko)
TW (1) TWI739188B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7174231B2 (ja) * 2018-09-25 2022-11-17 日亜化学工業株式会社 発光装置の製造方法および発光装置
US11271136B2 (en) 2018-11-07 2022-03-08 Seoul Viosys Co., Ltd Light emitting device
CN113363160A (zh) * 2020-05-27 2021-09-07 台湾积体电路制造股份有限公司 半导体器件及其形成方法
CN112133790A (zh) * 2020-09-25 2020-12-25 武汉敏芯半导体股份有限公司 高速光电探测器制备方法
CN112289800B (zh) * 2020-10-30 2022-04-12 长江存储科技有限责任公司 一种三维存储器件及其制造方法
CN114447194B (zh) * 2020-11-04 2024-04-16 欣兴电子股份有限公司 发光封装体及其制造方法
TWI746248B (zh) * 2020-11-04 2021-11-11 欣興電子股份有限公司 發光封裝體及其製造方法
CN113161236A (zh) * 2021-03-12 2021-07-23 武汉高芯科技有限公司 一种薄膜刻蚀方法
FR3142061A1 (fr) * 2022-11-14 2024-05-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce optoélectronique émissive monolithique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776165B1 (ko) * 2006-05-26 2007-11-12 동부일렉트로닉스 주식회사 듀얼다마신 구조를 가지는 반도체 소자의 제조방법
KR20080049705A (ko) * 2005-06-08 2008-06-04 파이어콤스 리미티드 면방출 광학 장치
KR20120121857A (ko) * 2011-04-27 2012-11-06 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 발광 소자 및 그 제조 방법
JP2014241401A (ja) * 2013-05-17 2014-12-25 日亜化学工業株式会社 半導体発光素子およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406095A (en) * 1992-08-27 1995-04-11 Victor Company Of Japan, Ltd. Light emitting diode array and production method of the light emitting diode
JPH11177177A (ja) 1997-12-16 1999-07-02 Advantest Corp 半導体レーザの評価方法
JP3838218B2 (ja) * 2003-05-19 2006-10-25 ソニー株式会社 面発光型半導体レーザ素子及びその製造方法
JP5527714B2 (ja) * 2009-11-18 2014-06-25 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
US8962358B2 (en) 2011-03-17 2015-02-24 Tsmc Solid State Lighting Ltd. Double substrate multi-junction light emitting diode array structure
US9496454B2 (en) * 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US8604491B2 (en) * 2011-07-21 2013-12-10 Tsmc Solid State Lighting Ltd. Wafer level photonic device die structure and method of making the same
US10177113B2 (en) 2016-08-18 2019-01-08 Genesis Photonics Inc. Method of mass transferring electronic device
CN108572513B (zh) 2017-03-10 2023-06-27 三星电子株式会社 用于制造半导体器件的方法
CN107611127B (zh) 2017-09-19 2018-12-04 长鑫存储技术有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049705A (ko) * 2005-06-08 2008-06-04 파이어콤스 리미티드 면방출 광학 장치
KR100776165B1 (ko) * 2006-05-26 2007-11-12 동부일렉트로닉스 주식회사 듀얼다마신 구조를 가지는 반도체 소자의 제조방법
KR20120121857A (ko) * 2011-04-27 2012-11-06 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 발광 소자 및 그 제조 방법
JP2014241401A (ja) * 2013-05-17 2014-12-25 日亜化学工業株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
CN111129254B (zh) 2021-05-25
TW202018765A (zh) 2020-05-16
KR102272124B1 (ko) 2021-07-06
US11121299B2 (en) 2021-09-14
US20200135997A1 (en) 2020-04-30
CN111129254A (zh) 2020-05-08
DE102019124243A1 (de) 2020-04-30
TWI739188B (zh) 2021-09-11

Similar Documents

Publication Publication Date Title
KR102272124B1 (ko) 반도체 디바이스 및 방법
KR102278327B1 (ko) 반도체 디바이스 및 방법
JP7128259B2 (ja) 単一チップ直列接続ｖｃｓｅｌアレイ
TWI692161B (zh) 表面安裝相容的vcsel陣列
TWI499075B (zh) 具有光擷取結構的半導體發光裝置
TWI552387B (zh) 製作發光二極體封裝結構的方法以及發光二極體封裝結構
CN110581209B (zh) 半导体器件和方法
JP2018533220A (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
KR100642764B1 (ko) 이미지 소자 및 그 제조 방법
TW202006944A (zh) 積體晶片
TWI701846B (zh) 用於改良發光二極體裝置性能及可靠度之接觸蝕刻及金屬化
US9306120B2 (en) High efficiency light emitting diode
US11855246B2 (en) Semiconductor device and method
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법
CN112466895A (zh) 光学感测器及其形成方法
CN117999659A (zh) 发光半导体芯片和用于制造发光半导体芯片的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant