CN108572513B - 用于制造半导体器件的方法 - Google Patents
用于制造半导体器件的方法 Download PDFInfo
- Publication number
- CN108572513B CN108572513B CN201710142957.3A CN201710142957A CN108572513B CN 108572513 B CN108572513 B CN 108572513B CN 201710142957 A CN201710142957 A CN 201710142957A CN 108572513 B CN108572513 B CN 108572513B
- Authority
- CN
- China
- Prior art keywords
- photoresist pattern
- layer
- etching
- contact region
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/075—Silicon-containing compounds
- G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
技术领域
本发明构思的示例性实施方涉及半导体器件,并且更具体地,涉及用于制造半导体器件的方法。
背景技术
半导体器件已经高度集成并且可提供高的性能和低的成本。半导体器件的集成密度可影响半导体器件的成本。二维(2D)或平面存储器件的集成密度可主要由单位存储单元所占据的面积决定。因此,2D存储器件的集成密度可受形成精细图案的技术影响。然而,由于可使用相对高价格的设备来形成精细图案,因此相对高密度2D存储器件的制造能力可受限。
已经开发了包括三维地排列的存储单元的三维(3D)半导体器件来提高集成密度。然而,与2D半导体存储器件相比,3D半导体存储器件的生产可为相对昂贵和更复杂的。
发明内容
本发明构思的示例性实施方式可提供使用具有提高的对修整过程的耐受性的光刻胶图案制造半导体器件的方法。
根据本发明构思的一种示例性实施方式,用于制造半导体器件的方法包括形成包括交替地且重复地堆叠在基底上的绝缘层和牺牲层的堆叠结构。在所述堆叠结构上形成第一光刻胶图案。使用所述第一光刻胶图案作为蚀刻掩模蚀刻所述堆叠结构的第一部分以形成阶梯式结构。所述第一光刻胶图案包括共聚物,所述共聚物包括多个由以下化学式1和2表示的单元以及任选的多个由以下化学式3表示的单元。
[化学式1]
[化学式2]
[化学式3]
在化学式1-3中,“R1”、“R2”、和“R3”各自独立地表示氢、C1-C20烃基、或被由“-O-R11”表示的基团取代的C1-C20烃基,“R11”为C1-C10烷基、C2-C10烯基、C2-C10炔基、C6-C10芳基或C3-C10环烷基,“p”为1-10的整数,“q”为1-10的整数,并且“r”为1-10的整数。所述共聚物具有1,000-100,000g/mol的重均分子量。
在本发明构思的一些示例性实施方式中,所述共聚物中包括的所述单元可为无规聚合的。
在本发明构思的一些示例性实施方式中,形成阶梯式结构可包括重复工艺循环。所述工艺循环可包括:使用所述第一光刻胶图案作为蚀刻掩模蚀刻被所述第一光刻胶图案暴露的绝缘层的至少一个,蚀刻在所述绝缘层的所述至少一个下面的牺牲层的至少一个,和修整所述第一光刻胶图案以减小所述第一光刻胶图案的宽度和高度。
在本发明构思的一些示例性实施方式中,修整所述第一光刻胶图案可包括:使所述宽度减小第一长度,和使所述高度减小第二长度。所述第二长度可大于所述第一长度并且小于所述第一长度的1.5倍。
在本发明构思的一些示例性实施方式中,可重复所述工艺循环直至所述堆叠结构的最下面的绝缘层和最下面的牺牲层被蚀刻。
在本发明构思的一些示例性实施方式中,所述基底可包括单元阵列区、与所述单元阵列区相邻的(邻近的)第二接触区、以及与所述单元阵列区间隔开的第一接触区,其中所述第二接触区设置在所述单元阵列区和所述第一接触区之间。所述堆叠结构的被蚀刻的第一部分可设置于所述第二接触区中。所述用于制造半导体器件的方法可进一步包括在所述堆叠结构上形成包括所述共聚物的第二光刻胶图案、和使用所述第二光刻胶图案作为蚀刻掩模蚀刻在所述第一接触区中的所述堆叠结构以在所述第一接触区中形成所述阶梯式结构。
在本发明构思的一些示例性实施方式中,所述基底可包括单元阵列区、与所述单元阵列区相邻的第二接触区、以及与所述单元阵列区间隔开的第一接触区,其中所述第二接触区设置在所述单元阵列区和所述第一接触区之间。所述堆叠结构的被蚀刻的第一部分可设置于所述第二接触区中。所述用于制造半导体器件的方法可进一步包括在所述堆叠结构上顺序地形成下部层和第二光刻胶图案,使用所述第二光刻胶图案作为蚀刻掩模蚀刻所述下部层以形成下部图案,和使用所述下部图案作为蚀刻掩模蚀刻在所述第一接触区中的所述堆叠结构以在所述第一接触区中形成所述阶梯式结构。所述下部层可包括基于酚醛清漆的有机聚合物,和所述第二光刻胶图案可包括包含硅的聚合物。
在本发明构思的一些示例性实施方式中,所述方法可包括形成穿透所述堆叠结构以暴露所述基底的沟道孔、和形成顺序地堆叠在所述沟道孔各自的内部侧壁上的栅绝缘层和沟道层。
在本发明构思的一些示例性实施方式中,所述方法可包括选择性地除去所述牺牲层以在所述绝缘层之间形成凹陷区、和形成分别填充所述凹陷区的栅电极。
在本发明构思的一些示例性实施方式中,所述栅电极的端部可对应于所述牺牲层的端部的阶梯式结构。所述用于制造半导体器件的方法可包括形成穿透所述绝缘层的至少一个的端部的接触塞。所述接触塞可电连接至所述栅电极的至少一个的端部。
根据本发明构思的一种示例性实施方式,用于制造半导体器件的方法包括:制备光刻胶组合物,使用所述光刻胶组合物在设置于所述基底上的蚀刻对象(目标)层上形成光刻胶图案,和使用所述光刻胶图案作为蚀刻掩模蚀刻所述蚀刻对象层。所述制备光刻胶组合物包括使包括取代或未取代的4-羟基苯乙烯和取代的丙烯酸酯的混合物聚合以形成共聚物。所述混合物中所述4-羟基苯乙烯对所述丙烯酸酯的重量比范围为95:5-60:40。
在本发明构思的一些示例性实施方式中,所述共聚物可具有1,000-100,000g/mol的重均分子量并且可包括多个由以下化学式1和2表示的单元以及任选的多个由以下化学式3表示的单元。
[化学式1]
[化学式2]
[化学式3]
在化学式1-3中,“R1”、“R2”、和“R3”各自独立地表示氢、C1-C20烃基、或被由“-O-R11”表示的基团取代的C1-C20烃基,“R11”为C1-C10烷基、C2-C10烯基、C2-C10炔基、C6-C10芳基或C3-C10环烷基,“p”为1-10的整数,“q”为1-10的整数,和“r”为1-10的整数。
在本发明构思的一些示例性实施方式中,所述方法可包括修整所述光刻胶图案以使所述光刻胶图案的宽度减小第一长度和使所述光刻胶图案的高度减小第二长度。所述第二长度可大于所述第一长度并且小于所述第一长度的1.5倍。
在本发明构思的一些示例性实施方式中,所述方法可包括重复所述蚀刻对象层的蚀刻和所述光刻胶图案的修整以形成阶梯式结构。
根据本发明构思的一种示例性实施方式,用于制造半导体器件的方法包括:在设置于基底上的蚀刻对象层上形成光刻胶图案,其中所述光刻胶图案包括共聚物,所述共聚物包含多个由以下化学式1和2表示的单元以及任选的多个由以下化学式3表示的单元,
[化学式1]
[化学式2]
[化学式3]
其中“R1”、“R2”、和“R3”各自独立地表示氢、C1-C20烃基、或被由“-O-R11”表示的基团取代的C1-C20烃基,“R11”为C1-C10烷基、C2-C10烯基、C2-C10炔基、C6-C10芳基或C3-C10环烷基,“p”为1-10的整数,“q”为1-10的整数,并且“r”为1-10的整数,和
其中所述共聚物具有1,000-100,000g/mol的重均分子量;和
使用所述光刻胶图案作为蚀刻掩模蚀刻所述蚀刻对象层以形成阶梯式结构。
在本发明构思的一些示例性实施方式中,所述方法可进一步包括修整所述光刻胶图案以使所述光刻胶图案的宽度减小第一长度和使所述光刻胶图案的高度减小第二长度,其中所述第二长度可大于所述第一长度并且小于所述第一长度的1.5倍。
在本发明构思的一些示例性实施方式中,所述方法可进一步包括重复所述蚀刻对象层的蚀刻和所述光刻胶图案的修整以形成所述阶梯式结构。
在本发明构思的一些示例性实施方式中,所述共聚物中包括的所述单元可为无规聚合的。
附图说明
通过参照附图详细地描述本发明构思的示例性实施方式,本发明构思的以上和其它特征将变得更明晰,其中:
图1为说明根据本发明构思的一些示例性实施方式的三维(3D)半导体存储器件的单元阵列的示意性电路图。
图2为说明根据本发明构思的一些示例性实施方式的3D半导体存储器件的平面图。
图3为说明根据本发明构思的一些示例性实施方式的3D半导体存储器件的沿着图2的线I-I’所取的横截面图。
图4-22为说明根据本发明构思的一些示例性实施方式的3D半导体存储器件的制造方法的沿着图2的线I-I’所取的横截面图。
图23-26为说明根据本发明构思的一些示例性实施方式的3D半导体存储器件的制造方法的沿着图2的线I-I’所取的横截面图。
具体实施方式
现在将参照其中示出了示例性实施方式的附图更详细地描述本发明构思的示例性实施方式。然而,本发明构思的示例性实施方式可以多种不同的形式体现,并且不应被解释为限于本文中描述的示例性实施方式。在图中,本发明构思的示例性实施方式不限于其中提供的具体实例并且为了描述的清楚,可放大图中所示的部件、层或区域(区)。
在说明书和附图中,将理解,当一个元件例如层、区域或基底被称为“在”另外的元件“上”时,其可直接在所述另外的元件上或者可存在中间元件。在说明书和附图中,相同的标记数字或者相同的标记符号可始终表示相同的元件。
本文中可参照可为示例图的横截面图和/或平面图描述本发明构思的示例性实施方式。因此,可出现作为例如制造技术和/或公差的结果的与图示的形状的偏差。因此,本发明构思的示例性实施方式不应被解释为限于本文中所图示的区域的形状,而是将包括由例如制造导致的在形状方面的偏差。将理解,虽然可在本文中使用术语第一、第二和第三来描述各种元件(要素),但是这些元件(要素)不应受这些术语限制。本文中所解释和图示的本发明构思的示例性实施方式可包括它们的互补对应物(配对物)。
图1为说明根据本发明构思的一些示例性实施方式的三维(3D)半导体存储器件的单元阵列的示意性电路图。
参照图1,根据本发明构思的一些示例性实施方式的3D半导体存储器件的单元阵列可包括共源极线CS、多个位线BL、以及连接在共源极线CS和位线BL之间的多个单元串(cell string)CSTR。
共源极线CS可为设置于基底上的导电层或者形成于基底中的掺杂区。在本发明构思的一些示例性实施方式中,共源极线CS可包括与基底垂直地间隔开的导电图案(例如,金属线)。位线BL可包括导电图案(例如,与基底垂直地间隔开的金属线)。在本发明构思的一些示例性实施方式中,位线BL可与共源极线CS交叉并且可与共源极线CS垂直地间隔开。位线BL可为二维地排列的。多个单元串CSTR可并联地连接至位线BL的每一个。单元串CSTR可共同地连接至共源极线CS。多个单元串CSTR可设置在共源极线CS和多个位线BL之间。在本发明构思的一些示例性实施方式中,共源极线CS可包括二维地排列的多个共源极线CS。在本发明构思的一些示例性实施方式中,可向所述多个共源极线CS施加相同的电压。在本发明构思的一些示例性实施方式中,共源极线CS可彼此独立地电控制。
单元串CSTR各自可包括连接至共源极线CS的地(接地)选择晶体管GST、连接至位线BL的串选择晶体管SST、以及设置在地选择晶体管和串选择晶体管GST和SST之间的多个存储单元晶体管MCT。地选择晶体管GST、存储单元晶体管MCT、和串选择晶体管SST可彼此串联连接。
共源极线CS可共同地连接至地选择晶体管GST的源极。可设置在共源极线CS和位线BL之间的下部选择线LSL、多个字线WL0-WL3和上部选择线USL可分别用作地选择晶体管GST的栅电极、存储单元晶体管MCT的栅电极和串选择晶体管SST的栅电极。存储单元晶体管MCT各自可包括数据存储元件。
图2为说明根据本发明构思的一些示例性实施方式的3D半导体存储器件的平面图。图3为说明根据本发明构思的一些示例性实施方式的3D半导体存储器件的沿着图2的线I-I’所取的横截面图。
参照图2和3,3D半导体存储器件可包括基底100。基底100可为例如硅基底、锗基底、或者硅-锗基底。基底100可包括用掺杂剂掺杂的共源极区CSL。在本发明构思的一些示例性实施方式中,共源极区CSL可各自具有在平行于基底100的顶表面的第二方向D2上延伸的线型形状。共源极区CSL可沿着与第二方向D2交叉的第一方向D1排列。
堆叠结构ST可设置于基底100上。堆叠结构ST各自可包括可交替地且重复地堆叠在基底100上的绝缘层110以及栅电极LSL、WL1、WL2、和USL。堆叠结构ST各自的下部部分可被称为第一堆叠结构ST1,并且堆叠结构ST各自的上部部分可称为第二堆叠结构ST2。第二堆叠结构ST2可设置在第一堆叠结构ST1上。堆叠结构ST可各自具有沿着第二方向D2延伸的线型形状并且当从平面图观察时可沿着第一方向D1排列。
共源极区CSL各自可设置于在彼此相邻的堆叠结构ST之间的基底100中。可在基底100和第一堆叠结构ST1之间设置下部绝缘层105。在本发明构思的一些示例性实施方式中,下部绝缘层105可包括氧化硅层和/或高-k介电层(例如,氮化硅层、氧化铝层、或氧化铪层)。下部绝缘层105可比绝缘层110薄。
栅电极LSL、WL1、WL2、和USL可沿着垂直于第一和第二方向D1和D2的第三方向D3堆叠。栅电极LSL、WL1、WL2、和USL可彼此竖直地间隔开。栅电极LSL、WL1、WL2、和USL可通过设置在栅电极LSL、WL1、WL2、和USL之间的绝缘层110而彼此分开。在本发明构思的一些示例性实施方式中,第一堆叠结构ST1各自的栅电极LSL和WL1可包括下部选择线LSL和第一字线WL1。第二堆叠结构ST2各自的栅电极WL2和USL可包括第二字线WL2和上部选择线USL。例如,栅电极LSL、WL1、WL2、和USL可包括掺杂的硅、金属(例如,钨)、金属氮化物、金属硅化物、或其任意组合。例如,绝缘层110各自可包括氧化硅层。
下部选择线LSL可为第一堆叠结构ST1各自中的栅电极LSL和WL1的最下面的一个。下部选择线LSL可用作地选择晶体管GST的栅电极。上部选择线USL可为第二堆叠结构ST2各自中的栅电极WL2和USL的最上面的一个。上部选择线USL可用作串选择晶体管SST的栅电极。第一和第二字线WL1和WL2可用作存储单元晶体管MCT的栅电极。
基底100可包括单元阵列区CAR、第一接触区CTR1、和第二接触区CTR2。堆叠结构ST的至少一个端部可设置在第一和第二接触区CTR1和CTR2的基底100上。第一堆叠结构ST1的一个端部可设置在第一接触区CTR1的基底100上,和第二堆叠结构ST2的一个端部可设置在第二接触区CTR2的基底100上。在本发明构思的一些示例性实施方式中,第二接触区CTR2与单元阵列区CAR相邻。当从平面图观察时,第一接触区CTR1可与单元阵列区CAR间隔开,其中第二接触区CTR2设置在第一接触区CTR1和单元阵列区CAR之间。第一堆叠结构ST1可从单元阵列区CAR通过第二接触区CTR2延伸到第一接触区CTR1中,和第二堆叠结构ST2可从单元阵列区CAR延伸到第二接触区CTR2中。
为了将栅电极LSL、WL1、WL2、和USL电连接至外围逻辑结构,堆叠结构ST各自可具有在第一和第二接触区CTR1和CTR2的基底100上的阶梯式结构。第一和第二接触区CTR1和CTR2的阶梯式结构的竖直高度可随着离单元阵列区CAR的距离减小而增加。堆叠结构ST可在第一和第二接触区CTR1和CTR2的基底100上具有倾斜的(斜面的)轮廓。
第一接触区CTR1的基底100上的栅电极LSL和WL1的平面面积可随着在第三方向D3上离基底100的顶表面的距离增加而顺序地减小。因此,与栅电极LSL和WL1的最下面的一个对应的下部选择线LSL可具有最大的平面面积。第二接触区CTR2的基底100上的栅电极WL2和USL的平面面积可随着在第三方向D3上离基底100的顶表面的距离增加而顺序地减小。因此,与栅电极WL2和USL的最上面的一个对应的上部选择线USL可具有最小的平面面积。
第一层间绝缘层180可设置在基底100上并且可覆盖堆叠结构ST各自的至少一部分。第一层间绝缘层180可具有平坦化的顶表面并且可覆盖在第一和第二接触区CTR1和CTR2的基底100上的堆叠结构ST的阶梯式结构。可在第一层间绝缘层180和堆叠结构ST上设置第二层间绝缘层190。
多个沟道孔CH可穿透设置在单元阵列区CAR的基底100上的堆叠结构ST。沟道层135可沿着沟道孔CH各自的内部侧壁朝着基底100延伸。沟道层135可电连接至基底100。在本发明构思的一些示例性实施方式中,沟道层135可与基底100的顶表面直接接触。当从平面图观察时,穿透堆叠结构ST的每一个的沟道层135可沿着第二方向D2排列。在本发明构思的一些示例性实施方式中,堆叠结构ST各自的沟道层135可沿着第二方向D2成直线地排列。在本发明构思的一些示例性实施方式中,堆叠结构ST各自的沟道层135可沿着第二方向D2成Z字形地排列。
在本发明构思的一些示例性实施方式中,沟道层135可具有拥有开放的底端和开放的顶端的管或通心面形状。在本发明构思的一些示例性实施方式中,沟道层135可具有拥有封闭的底端的管或通心面形状。
沟道层135可为未掺杂的或者可用具有与基底100相同的导电类型的掺杂剂掺杂。沟道层135可包括具有多晶结构或单晶结构的半导体材料。例如,沟道层135可包括硅。被沟道层135包围的内部空间可用填充绝缘图案150填充。例如,填充绝缘图案150可包括氧化硅。
可在沟道层135的每一个和堆叠结构ST之间设置栅绝缘层145。栅绝缘层145可直接覆盖沟道孔CH的内部侧壁。栅绝缘层145可在第三方向D3上延伸。栅绝缘层145可具有其顶端和底端开放的管或通心面形状。
栅绝缘层145可包括单个层或多个层。在本发明构思的一些示例性实施方式中,栅绝缘层145可包括电荷捕捉型闪存晶体管的电荷存储层和隧道(tunnel)绝缘层。所述隧道绝缘层可包括其能带隙大于所述电荷存储层的能带隙的材料。例如,所述隧道绝缘层可包括氧化硅层或高-k介电层(例如,氧化铝层或氧化铪层)的至少一种。所述电荷存储层可包括如下的至少一种:富含捕捉位点的绝缘层(例如,氮化硅层)、浮栅电极、或者包括导电纳米点的绝缘层。所述隧道绝缘层可与沟道层135直接接触。可在栅电极LSL、WL1、WL2、和USL的每一个和所述电荷存储层之间设置阻挡绝缘层。所述阻挡绝缘层可在栅电极LSL、WL1、WL2、和USL的每一个和绝缘层110之间延伸。所述阻挡绝缘层可包括其能带隙小于所述隧道绝缘层的能带隙并且大于所述电荷存储层的能带隙的材料。例如,所述阻挡绝缘层可包括高-k介电层(例如,氧化铝层或氧化铪层)。
在本发明构思的一些示例性实施方式中,栅绝缘层145可包括所述隧道绝缘层、所述电荷存储层、和所述阻挡绝缘层。所述隧道绝缘层可与沟道层135直接接触,和所述阻挡绝缘层可与栅电极LSL、WL1、WL2、和USL直接接触。所述电荷存储层可设置在所述隧道绝缘层和所述阻挡绝缘层之间。在一个实例中,栅电极LSL、WL1、WL2、和USL可与绝缘层110直接接触。在另一实例中,栅电极LSL、WL1、WL2、和USL可不与绝缘层110直接接触。
填充绝缘层170可填充堆叠结构ST之间的沟槽TR。填充绝缘层170可包括氧化硅层。
沟道层135各自的顶端部分可包括漏区DR。导电焊盘160可与沟道层135各自的漏区DR接触。第二层间绝缘层190可覆盖导电焊盘160。多个位线塞BPLG可穿透第二层间绝缘层190并且可分别电连接至导电焊盘160。位线BL可设置在位线塞BPLG上。位线BL可各自具有在第一方向D1上延伸的线型形状。位线BL各自可通过位线塞BPLG电连接至在第一方向D1上排列的导电焊盘160。
可在设置在第一和第二接触区CTR1和CTR2的基底100上的堆叠结构ST上设置将栅电极LSL、WL1、WL2、和USL电连接至所述外围逻辑结构的互连结构。
第一接触塞PLG1可穿透第二和第一层间绝缘层190和180并且可分别连接至设置在第一接触区CTR1的基底100上的栅电极LSL和WL1的端部。第二接触塞PLG2可穿透第二和第一层间绝缘层190和180并且可分别连接至设置在第二接触区CTR2的基底100上的栅电极WL2和USL的端部。第一和第二接触塞PLG1和PLG2的竖直长度可随着离单元阵列区CAR的距离减少而顺序地减小。第一和第二接触塞PLG1和PLG2的顶表面可为彼此基本上共面的。
第一连接线CL1可设置在第一接触区CTR1的第二层间绝缘层190上并且可电连接至第一接触塞PLG1。第二连接线CL2可设置在第二接触区CTR2的第二层间绝缘层190上并且可电连接至第二接触塞PLG2。
图4-22为说明根据本发明构思的一些示例性实施方式的3D半导体存储器件的制造方法的沿着图2的I-I’所取的横截面图。
参照图2和4,可在基底100上交替地且重复地沉积牺牲层HL1和HL2以及绝缘层110以形成堆叠结构ST。堆叠结构ST可包括设置在基底100上的第一堆叠结构ST1和设置在第一堆叠结构ST1上的第二堆叠结构ST2。第一堆叠结构ST1可包括第一牺牲层HL1,和第二堆叠结构ST2可包括第二牺牲层HL2。
在本发明构思的一些示例性实施方式中,牺牲层HL1和HL2可具有基本上相同的厚度。在本发明构思的一些示例性实施方式中,牺牲层HL1和HL2的最下面的一个和最上面的一个可比设置在最下面的和最上面的牺牲层HL1和HL2之间的其它牺牲层厚。绝缘层110可具有基本上相同的厚度,或者绝缘层110的一个或多个的厚度可不同于绝缘层110的其它绝缘层的厚度。
牺牲层HL1和HL2以及绝缘层110可为使用热化学气相沉积(热CVD)方法、等离子体增强CVD方法、物理CVD方法、和/或原子层沉积(ALD)方法沉积的。例如,牺牲层HL1和HL2各自可包括氮化硅层、氮氧化硅层、或硅层。在本发明构思的一些示例性实施方式中,牺牲层HL1和HL2可包括多晶结构或单晶结构。例如,绝缘层110各自可包括氧化硅层。
可在基底100和第一堆叠结构ST1之间形成下部绝缘层105。下部绝缘层105可包括对于牺牲层HL1和HL2具有蚀刻选择性的材料。在本发明构思的一些示例性实施方式中,下部绝缘层105可包括氧化硅层和/或高-k介电层(例如,氮化硅层、氧化铝层、或氧化铪层)。下部绝缘层105可比牺牲层HL1和HL2以及绝缘层110薄。
参照图2和5,沟道孔CH可形成为穿透堆叠结构ST。沟道孔CH可暴露基底100。当从平面图观察时,沟道孔CH可以与沟道层135相同的方式排列。
沟道孔CH的形成可包括在堆叠结构ST上形成具有开口的掩模图案,和使用所述掩模图案作为蚀刻掩模蚀刻堆叠结构ST。所述掩模图案的开口可限定其中待形成沟道孔CH的区域。可在形成沟道孔CH之后除去所述掩模图案。可通过将堆叠结构ST过蚀刻而使在沟道孔CH下面的基底100的顶表面凹陷。
参照图2和6,栅绝缘层145和沟道层135可形成为顺序地覆盖沟道孔CH各自的内部侧壁。在本发明构思的一些示例性实施方式中,栅绝缘层145可包括隧道绝缘层和电荷存储层。在本发明构思的一些示例性实施方式中,栅绝缘层145可进一步包括阻挡绝缘层。所述阻挡绝缘层可形成于所述电荷存储层与牺牲层HL1和HL2之间。栅绝缘层145和沟道层135各自可使用ALD方法或CVD方法形成。填充绝缘图案150可形成为完全填充沟道孔CH的每一个。
参照图2和7,可在第二堆叠结构ST2上形成第一光刻胶图案PR1。基底100可包括单元阵列区CAR、第一接触区CTR1、和第二接触区CTR2。第二接触区CTR2可与单元阵列区CAR相邻,并且第一接触区CTR1可与单元阵列区CAR间隔开,其中第二接触区CTR2设置在单元阵列区CAR和第一接触区CTR1之间。沟道孔CH可穿透设置在单元阵列区CAR的基底100上的堆叠结构ST。第一光刻胶图案PR1可形成于设置在单元阵列区CAR和第二接触区CTR2的基底100上的堆叠结构ST上。第一光刻胶图案PR1可使设置在第一接触区CTR1的基底100上的堆叠结构ST暴露。
形成第一光刻胶图案PR1可包括制备光刻胶组合物,将所述光刻胶组合物施加至基底100的整个顶表面以形成光刻胶层,和对所述光刻胶层进行曝光过程和显影过程以形成第一光刻胶图案PR1。
制备所述光刻胶组合物可包括使包含取代或未取代的4-羟基苯乙烯和取代的丙烯酸酯的混合物聚合以合成共聚物。所述4-羟基苯乙烯或所述丙烯酸酯可被下面详细说明的烃基取代。此处,在所述聚合之前,所述4-羟基苯乙烯对所述丙烯酸酯的重量比可范围为95:5-60:40。在本发明构思的一些示例性实施方式中,所述混合物中所述4-羟基苯乙烯对所述丙烯酸酯的重量比可在90:10-80:20的范围内。
所合成的共聚物可包括由以下化学式1和2表示的单元以及任选的由以下化学式3表示的单元。
[化学式1]
[化学式2]
[化学式3]
在化学式1-3中,“R1”、“R2”、和“R3”各自独立地表示氢、或者取代或未取代的具有1-20的碳数的烃基。所述烃基可选自烷基、烯基、炔基、环烷基、被环烷基取代的烷基、芳基、芳烷基、和烷芳基。所述烃基可被由“-O-R11”表示的基团取代。“R11”可为C1-C10烷基、C2-C10烯基、C2-C10炔基、C6-C10芳基或C3-C10环烷基取代。所述烃基可为具有一个或多个烷基醚基团或亚烷基氧基团的烷基醚。所述烷基醚基团可选自乙氧基、丙氧基、和丁氧基基团。在化学式1-3中,“p”为1-10的整数,“q”为1-10的整数,和“r”为1-10的整数。p/(p+q+r)之比可在0.4-0.6的范围内,q/(p+q+r)之比可在0.5-0.2的范围内,且r/(p+q+r)之比可在0.2-0.4的范围内。所述共聚物可具有1,000-100,000g/mol的重均分子量。
例如,所述共聚物可包含由以下化学式5表示的以下聚合物。化学式5中的p:q:r之比为55:15:30。化学式5的共聚物可具有15,000g/mol的重均分子量(Mw)。化学式5的共聚物可通过自由基聚合制造,但不限于此。所述共聚物可通过阴离子聚合而聚合。
[化学式5]
制备所述光刻胶组合物可包括将所合成的共聚物与辐射敏感的产酸化合物以及三烷醇胺在有机溶剂中混合。
所述辐射敏感的产酸化合物可通过照射活性(活化)光而解离,从而产生酸。所述辐射敏感的产酸化合物可包括包含具有1-10的碳数的氟烷基磺酸根离子作为负离子的盐化合物。例如,所述辐射敏感的产酸化合物可包括二苯基碘/>三氟甲磺酸盐和九氟丁磺酸盐,或者可包括双(4-叔丁基苯基)碘/>三氟甲磺酸盐和九氟丁磺酸盐。
所述三烷醇胺可使在使用活性光的曝光过程之后的所述光刻胶图案的横截面轮廓稳定性增加。例如,所述三烷醇胺可包括三甲基胺、三乙基胺、三正丙基胺、三异丙基胺、三正丁基胺、三异丁基胺、三叔丁基胺、三戊基胺、三乙醇胺、三丁醇胺、或其任意组合。
在所述光刻胶组合物中,相对于100重量份的所述共聚物,所述辐射敏感的产酸化合物可在1重量份-10重量份的范围内并且所述三烷醇胺可在0.01重量份-1重量份的范围内。
在本发明构思的一些示例性实施方式中,为了提高所述光刻胶层的性能,可向所述光刻胶组合物添加辅助树脂、增塑剂、稳定剂、着色剂、和表面活性剂。
参照图2和8,可使用第一光刻胶图案PR1作为蚀刻掩模顺序地蚀刻第二接触区CTR2的第二堆叠结构ST2的最上面的绝缘层110和最上面的第二牺牲层HL2。被蚀刻的绝缘层110和被蚀刻的第二牺牲层HL2可暴露设置在最上面的绝缘层110下方的另一绝缘层110和另一第二牺牲层HL2。
参照图2和9,可对第一光刻胶图案PR1进行修整过程。可对第一光刻胶图案PR1进行各向同性蚀刻过程。因此,第一光刻胶图案PR1的宽度和高度可减小。例如,在所述修整过程期间,第一光刻胶图案PR1的宽度可减小第一长度T1并且第一光刻胶图案PR1的高度可减小第二长度T2。
所述修整过程可使用能够选择性地蚀刻第一光刻胶图案PR1的蚀刻溶液进行。当所述修整过程包括湿法蚀刻过程时,第一光刻胶图案PR1的高度的减小长度可大于第一光刻胶图案PR1的宽度的减小长度。这可因为第一光刻胶图案PR1的暴露的顶表面的面积可大于第一光刻胶图案PR1的暴露的侧壁的面积。
然而,第一光刻胶图案PR1可使用根据本发明构思的一些示例性实施方式的光刻胶组合物,并且因此第一光刻胶图案PR1的高度的减小长度可减小或消除。在本发明构思的一些示例性实施方式中,在所述修整过程期间减小的第二长度T2可大于第一长度T1并且可小于第一长度T1的1.5倍。如果在化学式1-3中“p”、“q”、和“r”超出上述范围,则第二长度T2可大于第一长度T1的1.5倍。
参照图8和9描述的过程可构成用于形成设置在第二接触区CTR2的基底100上的第二堆叠结构ST2的阶梯式结构的一个工艺循环。所述工艺循环可包括使用第一光刻胶图案PR1作为蚀刻掩模蚀刻至少一个绝缘层110和至少一个第二牺牲层HL2,和修整第一光刻胶图案PR1以减小第一光刻胶图案PR1的宽度和高度。可重复进行所述工艺循环。下文中将更详细地描述所述工艺循环的重复进行。
参照图2和10,可使用其尺寸已经减小一次的第一光刻胶图案PR1作为蚀刻掩模蚀刻最上面的绝缘层110。基本上同时地,被最上面的绝缘层110和最上面的第二牺牲层HL2所暴露并且设置在最上面的绝缘层110和最上面的第二牺牲层HL2下面的绝缘层110可与最上面的绝缘层110一起被蚀刻。随后,可使用第一光刻胶图案PR1作为蚀刻掩模蚀刻最上面的第二牺牲层HL2。基本上同时地,被最上面的第二牺牲层HL2所暴露并且设置在最上面的第二牺牲层HL2下面的第二牺牲层HL2可与最上面的第二牺牲层HL2一起被蚀刻。被蚀刻的绝缘层110和被蚀刻的第二牺牲层HL2可暴露设置在其下面的另一绝缘层110和另一第二牺牲层HL2。
参照图2和11,可再次对第一光刻胶图案PR1进行修整过程。在所述修整过程期间,第一光刻胶图案PR1的宽度可减小第一长度T1并且第一光刻胶图案PR1的高度可减小第二长度T2。因此,可再一次重复所述工艺循环。
参照图2和12,可重复所述工艺循环直至设置在第二接触区CTR2的基底100上的第二堆叠结构ST2的最下面的绝缘层110和最下面的第二牺牲层HL2被蚀刻。由此,第一接触区CTR1的基底100上的第一堆叠结构ST1的最上面的绝缘层110可暴露。
设置在第二接触区CTR2的基底100上的第二堆叠结构ST2的端部可具有通过使用第一光刻胶图案PR1重复地进行所述工艺循环而形成的阶梯式结构。在重复的修整过程之后,当设置在第二接触区CTR2的基底100上的第二堆叠结构ST2的端部具有阶梯式结构时,第一光刻胶图案PR1的尺寸可变得相对小。
参照图2和13,可将残留在堆叠结构ST上的第一光刻胶图案PR1除去,然后可形成覆盖堆叠结构ST的光刻胶层PL。光刻胶层PL可通过用以上描述的光刻胶组合物涂布基底100的基本上整个顶表面而形成。光刻胶层PL可具有基本上均匀的厚度,并且因此第二接触区CTR2的光刻胶层PL可具有倾斜的顶表面。
参照图2和14,可对光刻胶层PL进行曝光过程和显影过程以形成第二光刻胶图案PR2。第二光刻胶图案PR2可形成于单元阵列区CAR、第二接触区CTR2、和第一接触区CTR1的堆叠结构ST上。第二光刻胶图案PR2可使设置在单元阵列区CAR、第二接触区CTR2、和第一接触区CTR1之外的绝缘层110和第一牺牲层HL1暴露。
参照图2和15,可使用第二光刻胶图案PR2作为蚀刻掩模顺序地蚀刻第一堆叠结构ST1的最上面的绝缘层110和最上面的第一牺牲层HL1。第一堆叠结构ST1的被蚀刻的绝缘层110和被蚀刻的第一牺牲层HL1可使设置在最上面的绝缘层110下面的另一绝缘层110和另一第一牺牲层HL1暴露。
参照图2和16,可对第二光刻胶图案PR2进行修整过程。在所述修整过程期间,第二光刻胶图案PR2的宽度可减小第一长度T1并且第二光刻胶图案PR2的高度可减小第二长度T2。
参照图15和16描述的过程可与参照图8和9描述的一个工艺循环基本上相同。可重复所述工艺循环。
参照图2和17,可使用其尺寸已经减小一次的第二光刻胶图案PR2作为蚀刻掩模蚀刻第一堆叠结构ST1的最上面的绝缘层110。基本上同时地,被最上面的绝缘层110和最上面的第一牺牲层HL1所暴露并且设置在最上面的绝缘层110和最上面的第一牺牲层HL1下面的绝缘层110也可被蚀刻。随后,可使用第二光刻胶图案PR2作为蚀刻掩模蚀刻最上面的第一牺牲层HL1。基本上同时地,被最上面的第一牺牲层HL1所暴露并且设置在最上面的第一牺牲层HL1下面的第一牺牲层HL1也可被蚀刻。
参照图2和18,可再次对第二光刻胶图案PR2进行修整过程。因此,可再一次进行所述工艺循环。
参照图2和19,可重复使用第二光刻胶图案PR2的工艺循环直至第一接触区CTR1的第一堆叠结构ST1的最下面的绝缘层110和最下面的第一牺牲层HL1被蚀刻。因此,下部绝缘层105的顶表面的一部分可暴露。设置在第一接触区CTR1的基底100上的第一堆叠结构ST1的端部可具有通过使用第二光刻胶图案PR2重复进行所述工艺循环而形成的阶梯式结构。在重复的修整过程之后,第二光刻胶图案PR2的尺寸可为相对小的。
参照图2和20,可将第二光刻胶图案PR2除去,并且可在基底100上形成覆盖堆叠结构ST的第一层间绝缘层180。第一层间绝缘层180可覆盖设置在第一和第二接触区CTR1和CTR2的基底100上的第一和第二堆叠结构ST1和ST2的阶梯式结构。可将第一层间绝缘层180平坦化以暴露单元阵列区CAR的第二堆叠结构ST2的顶表面。
可将单元阵列区CAR的堆叠结构ST图案化以形成使基底100暴露的沟槽TR。沟槽TR可与沟道孔CH横向地间隔开。在本发明构思的一些示例性实施方式中,沟槽TR的形成可包括形成限定沟槽TR在堆叠结构ST上的平面位置的掩模图案,和使用掩模图案作为蚀刻掩模蚀刻堆叠结构ST。
沟槽TR可暴露牺牲层HL1和HL2的侧壁以及绝缘层110的侧壁。沟槽TR可暴露下部绝缘层105的侧壁。沟槽TR的宽度可根据离基底100的竖直距离而变化。
堆叠结构ST可通过沟槽TR而被划分为多个子堆叠结构ST。子堆叠结构ST各自可具有在第二方向D2上延伸的线型形状。多个沟道层135可穿透子堆叠结构ST的每一个。
参照图2和21,可选择性地除去被沟槽TR暴露的牺牲层HL1和HL2以形成凹陷区155。凹陷区155可对应于通过除去牺牲层HL1和HL2而形成的空区。当牺牲层HL1和HL2包括氮化硅层或氮氧化硅层时,牺牲层HL1和HL2的除去过程可使用包括磷酸的蚀刻溶液进行。栅绝缘层145的侧壁的部分可分别通过凹陷区155而被暴露。
参照图2和22,可形成栅电极LSL、WL1、WL2、和USL以分别填充凹陷区155。在本发明构思的一些示例性实施方式中,栅电极LSL、WL1、WL2、和USL的形成可包括在基底100上形成填充凹陷区155的导电层,和除去在凹陷区155外部形成的导电层。
在栅电极LSL、WL1、WL2、和USL的形成之后,可在基底100中形成共源极区CSL。共源极区CSL可使用离子注入工艺形成并且可形成于在沟槽TR下面的基底100中。共源极区CSL和基底100可形成PN结。漏区DR可通过离子注入工艺形成于沟道层135的顶端部分中。
当栅绝缘层145包括隧道绝缘层和电荷存储层时,可在栅电极LSL、WL1、WL2、和USL的形成之前在凹陷区155的内表面上共形地形成阻挡绝缘层。栅电极LSL、WL1、WL2、和USL可形成为填充其中形成有所述阻挡绝缘层的凹陷区155。
再次参照图2和3,填充绝缘层170可形成为填充沟槽TR。填充绝缘层170可包括氧化硅层。
可分别在沟道层135上形成导电焊盘160。导电焊盘160可分别与沟道层135的顶表面接触。第二层间绝缘层190可形成为覆盖填充绝缘层170、导电焊盘160、和第一层间绝缘层180。位线塞BPLG可形成为穿透第二层间绝缘层190。位线塞BPLG可分别与导电焊盘160接触。
第一接触塞PLG1可形成为穿透第二和第一层间绝缘层190和180。第一接触塞PLG1可分别连接至第一接触区CTR1的栅电极LSL和WL1。第二接触塞PLG2可形成为穿透第二和第一层间绝缘层190和180。第二接触塞PLG2可分别连接至第二接触区CTR2的栅电极WL2和USL。
在第一方向D1上延伸的位线BL可形成于第二层间绝缘层190上。位线BL各自可连接至在第一方向D1上排列的多个位线塞BPLG。分别连接至第一和第二接触塞PLG1和PLG2的第一和第二连接线CL1和CL2可形成于第二层间绝缘层190上。
根据本发明构思的一些示例性实施方式的基于PHS的光刻胶图案可具有相对强的对在修整过程中的竖直蚀刻的耐受性。因此,通过一个光刻法工艺可形成具有多个阶梯的阶梯式结构,因此简化制造半导体器件的工艺。
图23-26为说明根据本发明构思的一些示例性实施方式的3D半导体存储器件的制造方法的沿着图2的线I-I’所取的横截面图。对与以上参照图4-22描述的那些相同的技术特征的描述可被省略或者被简要地提及。
参照图2和23,可在图12的所得结构上顺序地形成下部层ULa和第三光刻胶图案PR3。下部层ULa可覆盖第二堆叠结构ST2的基本上整个顶表面。第三光刻胶图案PR3可形成于单元阵列区CAR以及第一和第二接触区CTR1和CTR2的堆叠结构ST上。
在本发明构思的一些示例性实施方式中,下部层ULa的形成可包括在除去残留在基底100上的第一光刻胶图案PR1之后通过涂布工艺在堆叠结构ST上形成有机组合物(成分)。所述有机组合物可包括基于酚醛清漆的有机聚合物。所述有机组合物可进一步包括交联剂,所述交联剂包括由以下化学式4表示的化合物。
[化学式4]
在化学式4中,R4OOC(CX2)n-、R5-、和R6OOC(CX2)m-的至少两个为不同的酸或者不同的酯基团,并且“R4”、“R5”、“R6”、和“X”各自独立地表示氢或者非氢取代基。所述非氢取代基可为取代或未取代的C1-C10烷基、取代或未取代的C2-C10烯基(例如,烯丙基)或C2-C10炔基、取代或未取代的C2-C10烷酰基、取代或未取代的C1-C10烷氧基(例如,甲氧基、丙氧基、或丁氧基)、环氧基、取代或未取代的C1-C10烷硫基、取代或未取代的C1-C10烷基亚磺酰基、取代或未取代的C1-C10烷基磺酰基、羧基、取代或未取代的-COO-C1-8烷基、取代或未取代的C6-C12芳基(例如,苯基或萘基)、或者取代或未取代的5到10元的杂脂环族或杂芳基基团(例如,甲基邻苯二甲酰亚胺基团或者N-甲基-1,8-邻苯二甲酰亚胺基团)。在化学式4中,“n”和“m”可彼此相同或不同,并且“n”和“m”各自可为大于0的整数。
所述有机组合物可进一步包括溶剂和酸(或者产酸剂)。
例如,所述溶剂可包括如下的至少一种:羟丁酸酯、二醇醚(乙二醇醚)、具有羟基的醚、酯、二元酯、碳酸亚丙酯、或者γ-丁内酯。
例如,所述酸可包括如下的至少一种:对甲苯磺酸、十二烷基苯磺酸、草酸、邻苯二甲酸、磷酸、樟脑磺酸、2,4,6-三甲基苯磺酸、三异萘磺酸、5-硝基-邻甲苯磺酸、5-磺基水杨酸、2,5-二甲基苄基磺酸、2-硝基苯磺酸、3-氯苯磺酸、3-溴苯磺酸、2-氟辛磺酸、1-萘酚-5-磺酸、或者2-甲氧基-4-羟基-5-苯甲酰基苯磺酸。
所述产酸剂可为光致产酸剂或热致产酸剂。例如,所述光致产酸剂可包括如下的至少一种:盐、硝基苄基类(化合物)、磺酸酯、重氮甲烷、乙二肟、N-羟基酰亚胺磺酸酯、或者卤代三嗪。当使下部层ULa硬化时,所述热致产酸剂可加速或者增加交联反应。例如,所述热致产酸剂可包括如下的至少一种:对甲苯磺酸环己酯、对甲苯磺酸甲酯、2,4,6-三异丙基苯磺酸环己酯、甲磺酸2-硝基苄基酯、三(2,3-二溴丙基)-1,3,5-三嗪-2,4,6-三酮、有机磺酸的烷基酯和它们的盐、十二烷基苯磺酸的三乙基胺盐、或对甲苯磺酸的铵盐。
所述有机组合物可进一步包括表面活性剂、流平剂、和/或染料化合物。
形成第三光刻胶图案PR3可包括制备光刻胶组合物,将所述光刻胶组合物施加至基底100的基本上整个顶表面以形成光刻胶层,和对所述光刻胶层进行曝光过程和显影过程以形成第三光刻胶图案PR3。
所述光刻胶组合物可包括硅。在本发明构思的一些示例性实施方式中,所述光刻胶组合物可包括使用硅氧烷作为骨架并且由化学式(R7SiO3/2)l(R8SiO3/2)m(R9SiO3/2)n表示的聚合物化合物,其中“R7”、“R8”、和“R9”独立地表示氢、或具有1-20的碳数的取代或未取代的烃基,“l”为1-10的整数,“m”为1-10的整数,和“n”为1-10的整数。所述聚合物化合物可具有1,000-100,000g/mol的重均分子量。在第三光刻胶图案PR3中硅的含量可范围为10重量%-40重量%。
所述聚合物化合物中的(R7SiO3/2)l单元、(R8SiO3/2)m单元、和(R9SiO3/2)n单元可独立地由以下化学式6表示。
[化学式6]
在化学式6中,“R10”可代表氢、C1-C10烷基、C1-C10烯基、C1-C10炔基、C6-C10芳基、金刚烷基、C1-C5烷基-金刚烷基、或C2-C6内酯基团。“t”为1-10的整数。
例如,所述聚合物化合物可包括由以下化学式7表示的以下聚合物。化学式7中的l:m:n之比为40:30:30。化学式7的聚合物可具有20,000g/mol的重均分子量(Mw)。
[化学式7]
在本发明构思的一些示例性实施方式中,所述光刻胶组合物可包括如下的一种或多种:辐射敏感的产酸化合物、辅助树脂、增塑剂、稳定剂、着色剂、和表面活性剂。
参照图2和24,可使用第三光刻胶图案PR3作为蚀刻掩模各向异性地蚀刻下部层ULa以形成下部图案UL。下部图案UL可暴露在单元阵列区CAR以及第一和第二接触区CTR1和CTR2之外的绝缘层110和第一牺牲层HL1。在本发明构思的一些示例性实施方式中,可在用于形成下部图案UL的各向异性蚀刻过程期间将第三光刻胶图案PR3完全除去。在所述各向异性蚀刻过程期间,第三光刻胶图案PR3的蚀刻速率对下部层ULa的蚀刻速率的比率可范围为1:2-1:30。
根据本发明构思的一种示例性实施方式,由于在第三光刻胶图案PR3和下部层ULa的蚀刻速率之间相对大的差异,即使第三光刻胶图案PR3的厚度小于下部层ULa的厚度,也可稳定地形成下部图案UL。基底100的顶表面和下部图案UL的侧壁之间的角度可为约90度。
参照图2和25,可使用下部图案UL作为蚀刻掩模顺序地蚀刻第一接触区CTR1的第一堆叠结构ST1的最上面的绝缘层110和最上面的第一牺牲层HL1。被蚀刻的绝缘层110和被蚀刻的第一牺牲层HL1可暴露设置在最上面的绝缘层110下面的另一绝缘层110和另一第一牺牲层HL1。
参照图2和26,可对下部图案UL进行修整过程。在所述修整过程期间,下部图案UL的宽度可减小第三长度T3并且下部图案UL的高度可减小第四长度T4。
所述修整过程可使用能够选择性地蚀刻下部图案UL的蚀刻溶液进行。由于下部图案UL是使用根据本发明构思的一些示例性实施方式的基于酚醛清漆的有机聚合物形成的,因此,下部图案UL的高度的减小可减小。在本发明构思的一些示例性实施方式中,在所述修整过程期间减小的第四长度T4可大于第三长度T3并且可小于第三长度T3的1.5倍。这可与参照图9描述的第一光刻胶图案PR1的修整过程的结果类似。
参照图25和26描述的过程可构成用于形成第一接触区CTR1的第一堆叠结构ST1的阶梯式结构的一个工艺循环。可重复所述工艺循环直至第一接触区CTR1的第一堆叠结构ST1的最下面的绝缘层110和最下面的第一牺牲层HL1被蚀刻。在第一接触区CTR1的第一堆叠结构ST1的最下面的绝缘层110和最下面的第一牺牲层HL1被蚀刻之后,可进行参照图20-22描述的过程。
根据本发明构思的一种示例性实施方式,使用薄的光刻胶图案形成的下部图案UL的散布(分散)可由于所述光刻胶图案和所述下部层的组合过程而增强。因此,可在第二接触区CTR2的阶梯化结构上形成具有基本上竖直的侧壁的下部图案UL。
根据本发明构思的一些示例性实施方式,可使用其对在修整过程中的竖直蚀刻的耐受性提高的光刻胶图案制造具有阶梯式结构的3D半导体存储器件。因此,可使用一个光刻法工艺形成具有多个阶梯的阶梯式结构,由此简化制造3D半导体存储器件的工艺。
虽然已经参照本发明构思的示例性实施方式具体地显示和描述了本发明构思,但是本领域普通技术人员将理解,在不背离本发明构思的精神和范围的情况下,可在其中进行形式和细节上的各种变化。
Claims (17)
1.用于制造半导体器件的方法,所述方法包括:
形成包括交替地且重复地堆叠在基底上的绝缘层和牺牲层的堆叠结构;
在所述堆叠结构上形成第一光刻胶图案;和
使用所述第一光刻胶图案作为蚀刻掩模蚀刻所述堆叠结构的第一部分以形成阶梯式结构,
其中所述第一光刻胶图案包括共聚物,所述共聚物包含多个由以下化学式1和2表示的单元以及任选的多个由以下化学式3表示的单元,
[化学式1]
[化学式2]
[化学式3]
其中R1、R2、和R3各自独立地表示氢、C1-C20烃基、或被由-O-R11表示的基团取代的C1-C20烃基,R11为C1-C10烷基、C2-C10烯基、C2-C10炔基、C6-C10芳基或C3-C10环烷基,p为1-10的整数,q为1-10的整数,并且r为1-10的整数,和
其中所述共聚物具有1,000-100,000g/mol的重均分子量,
其中形成所述阶梯式结构包括:
使用所述第一光刻胶图案作为蚀刻掩模蚀刻被所述第一光刻胶图案暴露的绝缘层的至少一个的第一步骤;
蚀刻在所述绝缘层的所述至少一个下面的牺牲层的至少一个的第二步骤;和
修整所述第一光刻胶图案以使所述第一光刻胶图案的宽度减小第一长度和使所述第一光刻胶图案的高度减小第二长度的第三步骤,
其中所述第二长度大于所述第一长度并且小于所述第一长度的1.5倍。
2.如权利要求1所述的方法,其中所述共聚物中包括的所述单元是无规聚合的。
4.如权利要求1所述的方法,其中形成所述阶梯式结构包括重复工艺循环,所述工艺循环包括所述第一至第三步骤。
5.如权利要求4所述的方法,其中重复所述工艺循环直至所述堆叠结构的最下面的绝缘层和最下面的牺牲层被蚀刻。
6.如权利要求1所述的方法,其中所述基底包括单元阵列区、与所述单元阵列区相邻的第二接触区、以及与所述单元阵列区间隔开的第一接触区,其中所述第二接触区设置在所述单元阵列区和所述第一接触区之间,
其中所述堆叠结构的被蚀刻的第一部分设置在所述第二接触区中,
所述用于制造半导体器件的方法进一步包括:
在所述堆叠结构上形成包括所述共聚物的第二光刻胶图案;和
使用所述第二光刻胶图案作为蚀刻掩模蚀刻在所述第一接触区中的所述堆叠结构以在所述第一接触区中形成阶梯式结构。
7.如权利要求1所述的方法,其中所述基底包括单元阵列区、与所述单元阵列区相邻的第二接触区、以及与所述单元阵列区间隔开的第一接触区,其中所述第二接触区设置在所述单元阵列区和所述第一接触区之间,
其中所述堆叠结构的被蚀刻的第一部分设置在所述第二接触区中,
所述用于制造半导体器件的方法进一步包括:
在所述堆叠结构上顺序地形成下部层和第二光刻胶图案;
使用所述第二光刻胶图案作为蚀刻掩模蚀刻所述下部层以形成下部图案;和
使用所述下部图案作为蚀刻掩模蚀刻在所述第一接触区中的所述堆叠结构以在所述第一接触区中形成阶梯式结构,
其中所述下部层包括基于酚醛清漆的有机聚合物,和
其中所述第二光刻胶图案包括包含硅的聚合物。
8.如权利要求1所述的方法,其进一步包括:
形成穿透所述堆叠结构以暴露所述基底的沟道孔;和
形成顺序地堆叠在所述沟道孔各自的内部侧壁上的栅绝缘层和沟道层。
9.如权利要求1所述的方法,其进一步包括:
选择性地除去所述牺牲层以在所述绝缘层之间形成凹陷区;和
形成分别填充所述凹陷区的栅电极。
10.如权利要求9所述的方法,其中所述栅电极的端部对应于所述牺牲层的端部的阶梯式结构,
所述用于制造半导体器件的方法进一步包括:
形成穿透所述绝缘层的至少一个的端部的接触塞,其中所述接触塞电连接至所述栅电极的至少一个的端部。
11.用于制造半导体器件的方法,所述方法包括:
制备光刻胶组合物;
使用所述光刻胶组合物在设置于所述基底上的蚀刻对象层上形成光刻胶图案;
使用所述光刻胶图案作为蚀刻掩模蚀刻所述蚀刻对象层,和
修整所述光刻胶图案以使所述光刻胶图案的宽度减小第一长度和使所述光刻胶图案的高度减小第二长度,
其中所述制备光刻胶组合物包括:
使包括取代或未取代的4-羟基苯乙烯和取代的丙烯酸酯的混合物聚合以形成共聚物,
其中所述混合物中所述4-羟基苯乙烯对所述丙烯酸酯的重量比范围为95:5-60:40,
其中所述第二长度大于所述第一长度并且小于所述第一长度的1.5倍。
13.如权利要求11所述的方法,其进一步包括:
重复所述蚀刻对象层的蚀刻和所述光刻胶图案的修整以形成阶梯式结构。
14.用于制造半导体器件的方法,所述方法包括:
在设置于基底上的蚀刻对象层上形成光刻胶图案,
其中所述光刻胶图案包括包含多个由以下化学式1和2表示的单元以及任选的多个由以下化学式3表示的单元的共聚物,
[化学式1]
[化学式2]
[化学式3]
其中R1、R2、和R3各自独立地表示氢、C1-C20烃基、或被由-O-R11表示的基团取代的C1-C20烃基,R11为C1-C10烷基、C2-C10烯基、C2-C10炔基、C6-C10芳基或C3-C10环烷基,p为1-10的整数,q为1-10的整数,并且r为1-10的整数,和
其中所述共聚物具有1,000-100,000g/mol的重均分子量;
使用所述光刻胶图案作为蚀刻掩模蚀刻所述蚀刻对象层以形成阶梯式结构;和修整所述光刻胶图案以使所述光刻胶图案的宽度减小第一长度和使所述光刻胶图案的高度减小第二长度,
其中所述第二长度大于所述第一长度并且小于所述第一长度的1.5倍。
15.如权利要求14所述的方法,其进一步包括:
重复所述蚀刻对象层的蚀刻和所述光刻胶图案的修整以形成所述阶梯式结构。
16.如权利要求14所述的方法,其中所述共聚物中包括的所述单元是无规聚合的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710142957.3A CN108572513B (zh) | 2017-03-10 | 2017-03-10 | 用于制造半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710142957.3A CN108572513B (zh) | 2017-03-10 | 2017-03-10 | 用于制造半导体器件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108572513A CN108572513A (zh) | 2018-09-25 |
CN108572513B true CN108572513B (zh) | 2023-06-27 |
Family
ID=63577530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710142957.3A Active CN108572513B (zh) | 2017-03-10 | 2017-03-10 | 用于制造半导体器件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108572513B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11121299B2 (en) * | 2018-10-31 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
US11662524B2 (en) * | 2020-03-13 | 2023-05-30 | Applied Materials, Inc. | Forming variable depth structures with laser ablation |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4475372B2 (ja) * | 2000-03-22 | 2010-06-09 | 信越化学工業株式会社 | 化学増幅ポジ型レジスト材料及びパターン形成方法 |
KR101881857B1 (ko) * | 2012-08-27 | 2018-08-24 | 삼성전자주식회사 | 계단형 패턴 형성 방법 |
KR102190384B1 (ko) * | 2013-10-14 | 2020-12-14 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
JP6650696B2 (ja) * | 2014-09-08 | 2020-02-19 | 信越化学工業株式会社 | ドライフィルム積層体の製造方法 |
-
2017
- 2017-03-10 CN CN201710142957.3A patent/CN108572513B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108572513A (zh) | 2018-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10153295B2 (en) | Nonvolatile memory devices and methods of forming same | |
US9401309B2 (en) | Multiheight contact via structures for a multilevel interconnect structure | |
KR101137929B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
US10720444B2 (en) | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same | |
US20170062330A1 (en) | Three-dimensional semiconductor memory device | |
JP2014033201A (ja) | 半導体メモリ素子、および、その製造方法 | |
KR20190025795A (ko) | 3차원 반도체 메모리 장치 및 그의 제조 방법 | |
CN109524416B (zh) | 制造存储器件的方法及存储器件 | |
US20200219896A1 (en) | Three-dimensional memory device containing a replacement buried source line and methods of making the same | |
US10923496B2 (en) | Three-dimensional memory device containing a replacement buried source line and methods of making the same | |
CN108572513B (zh) | 用于制造半导体器件的方法 | |
KR20140093106A (ko) | 3차원 플래쉬 메모리 소자 | |
US20170077138A1 (en) | Method for manufacturing semiconductor device | |
CN112071855A (zh) | 竖直半导体装置及其制造方法 | |
KR102591266B1 (ko) | 스플릿 메모리 셀들을 포함하는 3차원 메모리 디바이스 및 그 형성 방법 | |
US10319735B2 (en) | Method for manufacturing semiconductor device | |
US20170077135A1 (en) | Method for manufacturing semiconductor device | |
CN108573860B (zh) | 制造半导体器件的方法 | |
US10381361B2 (en) | Method for manufacturing semiconductor device | |
KR102391906B1 (ko) | 반도체 소자의 제조 방법 | |
KR102402958B1 (ko) | 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법 | |
KR102391916B1 (ko) | 반도체 소자의 제조 방법 | |
EP3224865B1 (en) | Set of stepped surfaces formation for a multilevel interconnect structure | |
KR102522161B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
CN111341780A (zh) | 一种3d nand存储器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |