JP2014241401A - 半導体発光素子およびその製造方法 - Google Patents

Abstract

【課題】Ａｇを含有する全面電極とＡｇのマイグレーションを防止するカバー電極とを有する半導体発光素子において、マイグレーション防止効果を良好に維持し、光取り出し効率が向上する半導体発光素子を提供する。
【解決手段】半導体発光素子１は、半導体積層体３と、ｐ型半導体層３３の上面に設けられたＡｇを含有する全面電極４１と、全面電極４１の表面を被覆し、かつ全面電極４１の外縁においてｐ型半導体層３３の上面と接するように設けられ、Ａｌ系金属材料からなるカバー電極４２と、カバー電極４２の表面の一部に設けられるｐ側電極４ｐと、カバー電極４２の他の表面を被覆し、カバー電極４２を構成する金属材料の酸化物を含有する金属酸化膜４３と、金属酸化膜４３の表面を被覆する酸化物からなる絶縁膜６とを有する。
【選択図】図１Ｆ

Description

本発明は、金属からなる全面電極を有する半導体発光素子およびその製造技術に関する。

半導体発光素子を実装基板に実装する方法の１つとして、フリップチップ型の実装方法がある。フリップチップ型実装に用いられる半導体発光素子は、サファイアなどの基板上に形成されたｎ型半導体層及びｐ型半導体層と、そのｎ型半導体層及びｐ型半導体層にそれぞれ接続され、基板上の同一平面側に形成されたｐ側電極及びｎ側電極と、を有している。そして、ｐ型半導体層及びｎ型半導体層を下側にし、ｐ側電極及びｎ側電極を実装基板上の配線用電極に対向させて実装する。
このとき、半導体発光素子からの光取り出し面は、半導体層が積層された面と反対側である基板側となる。このため、半導体層側には、基板側に光を反射するための反射部材を備えることとなる。

例えば、特許文献１乃至特許文献３には、サファイア基板上にｎ型半導体層及びｐ型半導体層をこの順で積層し、ｐ型半導体層の上面の略全面にＡｇ又はＡｇの合金からなり、特に可視光に対して良好な反射性を有する金属反射膜を形成したフリップチップ型実装をする半導体発光素子が記載されている。また、これらの特許文献に記載された半導体発光素子では、金属反射膜に含有するＡｇのマイグレーションを防止するために、金属反射膜を被覆する金属膜が設けられ、更に、この金属膜上にｐ側パッド電極が設けられている。
また、特許文献２及び特許文献３に記載の半導体発光素子は、パッド電極の外部との接続部を除き、前記金属膜を含めて酸化物や窒化物からなる絶縁膜で被覆されている。

特開２００７−８０９２４号公報 特開２００６−２４５２３１号公報 特開２０１２−２３８８２３号公報

酸化物などからなる絶縁膜と金属膜とは、必ずしも良好な密着性が得られるものではなく、絶縁膜が金属膜から剥離したり、接合部に隙間が生じたりする懸念がある。絶縁膜が金属膜から剥離したり隙間が生じたりすると、金属膜が大気中の水分や酸素などに晒されて劣化する。その結果、金属膜のＡｇのマイグレーション防止機能が低下すると、Ａｇのマイグレーションが発生し、半導体発光素子としての機能が損なわれることとなる。

また、前記したマイグレーションを防止するための金属膜は、Ａｇに対するバリア性や反射膜との密着性を考慮して構成される。例えば、特許文献２及び特許文献３に記載の半導体発光素子では、反射膜と接するマイグレーション防止用の金属膜の最下層にＮｉ，Ｐｔ，Ｔｉを用いている。しかしながら、これらの金属は特に可視光に対する反射率が比較的低いため、反射膜の外縁で当該金属膜と半導体層とが接する面において光を十分に反射できず、光の取り出し効率に影響があった。

本発明は、かかる問題に鑑みて創案されたものであり、Ａｇを含有する反射膜と、当該反射膜に含有されるＡｇのマイグレーションを防止する金属膜とを備えた半導体発光素子において、マイグレーション防止効果を良好に維持するとともに、光の取り出し効率が向上する半導体発光素子及びその製造方法を提供することを課題とする。

前記した課題を解決するために、本発明に係る半導体発光素子は、ｎ型半導体層とｐ型半導体層とが積層された半導体積層体と、前記ｐ型半導体層の上面に設けられ、前記ｐ型半導体層と接する面がＡｇ又はＡｇを主成分とする合金からなる第１金属膜と、前記第１金属膜の表面を被覆し、かつ前記第１金属膜の外縁において前記ｐ型半導体層の上面と接するように設けられ、Ａｌ又はＡｌを主成分とする合金からなる第２金属膜と、前記第２金属膜の表面の一部に設けられる第３金属膜と、前記第２金属膜の他の表面を被覆し、前記第２金属膜を構成する金属材料の酸化物を少なくとも含有する金属酸化膜と、前記金属酸化膜の表面を被覆する酸化物からなる絶縁膜と、を有するように構成した。

また、本発明に係る半導体発光素子の製造方法は、ｎ型半導体層とｐ型半導体層とを積層して半導体積層体を形成する半導体積層体形成工程と、前記ｐ型半導体層の上面に、前記ｐ型半導体層と接する面がＡｇ又はＡｇを主成分とする合金となるように第１金属膜を形成する第１金属膜形成工程と、Ａｌ又はＡｌを主成分とする合金を用いて、前記第１金属膜の表面を被覆するとともに、前記第１金属膜の外縁において前記ｐ型半導体層の上面と接するように第２金属膜を形成する第２金属膜形成工程と、前記第２金属膜の表面を被覆し、前記第２金属膜を構成する金属材料の酸化物を少なくとも含有する金属酸化膜を形成する金属酸化膜形成工程と、酸化物からなる絶縁材料を用いて、前記金属酸化膜の表面を被覆する絶縁膜を形成する絶縁膜形成工程と、エッチングによって、前記第２金属膜の表面の一部を露出させる第２金属膜露出工程と、前記第２金属膜の露出部上に、第３金属膜を形成する第３金属膜形成工程と、が順次に行われる手順とした。

本発明の半導体発光素子によれば、反射膜である第１金属膜に含有されるＡｇのマイグレーションを防止する第２金属膜を、当該第２金属膜を構成する金属材料の酸化物を含有する金属酸化膜と酸化物からなる絶縁膜とで被覆することで第２金属膜の劣化を防止し、その結果として第２金属膜によるマイグレーション防止効果の低下を防止することができる。また、第２金属膜としてＡｌ又はＡｌを主成分とする金属材料を用いることにより第２金属膜と半導体層とが接する面での反射率が向上するため、半導体発光素子の光取り出し効率が向上する。
また、本発明の半導体発光素子の製造方法によれば、前記した効果を有する半導体発光素子を製造することができる。

本発明の第１実施形態に係る半導体発光素子の構造を示す模式的平面図である。 図１ＡのＢ−Ｂ線における模式的断面図である。 図１ＡのＣ−Ｃ線における模式的断面図である。 図１Ｂの領域Ｂの拡大図である。 図１Ｃの領域Ｃの拡大図である。 図１ＡのＡ１−Ａ２−Ａ３−Ａ４線における模式的断面図である。 本発明の第１実施形態に係る半導体発光素子のカバー電極とｐ側電極との接続部の模式的拡大断面図である。 本発明の第１実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートであり、製造工程の全体を示す。 本発明の第１実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートであり、第２金属膜露出工程の詳細を示す。 本発明の第１実施形態に係る半導体発光素子の製造工程において、半導体積層体を形成した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、全面電極を形成した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、カバー電極となる金属膜を形成した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、カバー電極を整形するためのレジストパターンを形成した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、カバー電極を整形した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、金属酸化膜を形成した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、段差部を形成した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、絶縁膜を形成した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、ｐ側電極及びｎ側電極を形成するためのレジストパターンを形成した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、カバー電極及びｎ型半導体層を露出させた様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、ｐ側電極及びｎ側電極となる金属膜を形成した様子を示す模式的断面図である。 本発明の第１実施形態に係る半導体発光素子の製造工程において、ｐ側電極及びｎ側電極を整形した様子を示す模式的断面図である。 本発明の第２実施形態に係る半導体発光素子の構造を示す模式的平面図である。 図８ＡのＡ−Ａ線における模式的断面図である。 図８ＡのＡ−Ａ線における部分的にスケールを変更した模式的断面図である。 本発明の第２実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートである。 本発明の第２実施形態に係る半導体発光素子の製造工程において、第１絶縁膜、ｐ側電極及びｎ側電極を形成した様子を示す模式的断面図である。 本発明の第２実施形態に係る半導体発光素子の製造工程において、第２絶縁膜を形成した様子を示す模式的断面図である。 本発明の第２実施形態に係る半導体発光素子の製造工程において、共晶用パッド電極を形成した様子を示す模式的断面図である。 本発明の第３実施形態に係る半導体発光素子の構造を示す模式的平面図である。 図１１ＡのＡ−Ａ線における模式的断面図である。 図１１ＡのＡ−Ａ線における部分的にスケールを変更した模式的断面図である。 本発明の第４実施形態に係る半導体発光素子の構造を示す模式的平面図である。 図１２ＡのＡ−Ａ線における模式的断面図である。 図１２ＡのＡ−Ａ線における部分的にスケールを変更した模式的断面図である。 本発明の第４実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートである。 本発明の第４実施形態に係る半導体発光素子の製造工程において、カバー電極及び金属酸化膜を形成した様子を示す模式的断面図である。 本発明の第４実施形態に係る半導体発光素子の製造工程において、ｎ側電極を形成した様子を示す模式的断面図である。 本発明の第４実施形態に係る半導体発光素子の製造工程において、絶縁膜を形成した様子を示す模式的断面図である。 本発明の第４実施形態に係る半導体発光素子の製造工程において、カバー電極及びｎ側電極を露出させた様子を示す模式的断面図である。 本発明の第４実施形態に係る半導体発光素子の製造工程において、共晶用パッド電極を形成した様子を示す模式的断面図である。 本発明の第５実施形態に係る半導体発光素子の構造を示す模式的平面図である。 図１６ＡのＡ−Ａ線における模式的断面図である。 図１６ＡのＡ−Ａ線における部分的にスケールを変更した模式的断面図である。

以下、本発明の実施形態に係る半導体発光素子及びその製造方法について、図面を参照しながら詳細に説明する。
なお、以下の説明において参照する図面は、本発明を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、平面図とその断面図において、各部材のスケールや間隔が一致しない場合もある。また、以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細な説明を適宜省略することとする。

＜第１実施形態＞
［半導体発光素子の構成］
本発明の第１実施形態に係る半導体発光素子の構成を、図１Ａ乃至図１Ｆを参照して説明する。なお、図１Ｆは、図１Ａの位置Ａ１−Ａ２−Ａ３−Ａ４を結ぶ線における断面図である。また、図１Ｆは、半導体発光素子の内部構造を分かり易くするために、各部材の幅や配置間隔を適宜に拡大又は縮小して示している。また、図１Ｆに示した位置Ａ１〜位置Ａ４は、それぞれ図１Ａにおける位置Ａ１〜位置Ａ４に対応している。
第１実施形態に係る半導体発光素子１はフリップチップ型の実装をするＬＥＤ（発光ダイオード）である。図１Ａ乃至図１Ｆに示すように、第１実施形態に係る半導体発光素子１は、基板２と、基板２上に積層された半導体積層体３と、ｎ側電極４ｎと、全面電極４１、カバー電極４２、金属酸化膜４３及びｐ側電極４ｐと、絶縁膜６と、を備えている。フリップチップ型実装に適するように、本例では、ｎ側電極４ｎ及びｐ側電極４ｐは、何れも基板２の半導体積層体３が設けられた側の面に設けられている。

なお、図１Ａにおいて、絶縁膜６及び金属酸化膜４３の図示は省略している。また、図１Ｂ乃至図１Ｆに示した断面図において、基板２及び半導体積層体３の各層については、ハッチングの記載を省略している。
また、本明細書において、「上」とは、基板２の半導体積層体３を積層した面に垂直方向であって、半導体積層体３を積層した方向をいうものとする。例えば、図１Ｂにおいては図の上方向を指す。

（基板）
基板２は、半導体積層体３をエピタキシャル成長させることができる基板材料であればよく、大きさや厚さ等は特に限定されない。半導体積層体３が窒化物半導体からなる場合は、基板材料としては、Ｃ面、Ｒ面、Ａ面のいずれかを主面とするサファイアやスピネル（ＭｇＡ１₂Ｏ₄）のような絶縁性基板、また炭化ケイ素（ＳｉＣ）、シリコン、ＺｎＳ、ＺｎＯ、ＧａＡｓ、ダイヤモンド、および窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。また、本実施形態における半導体発光素子１は、フリップチップ型実装をするため、基板２の裏面が光取り出し面となる。したがって、半導体発光素子１で発光した光が、基板２を透過して光取り出し面から出射するため、基板２は、少なくとも、この光の波長に対して透明であることが好ましい。

（半導体積層体）
半導体積層体３は、基板２側から順に、ｎ型半導体層３１と、活性層３２と、ｐ型半導体層３３とが積層された積層構造を有するものである。また、本実施形態においては、半導体積層体３の表面の一部において、厚さ方向にｐ型半導体層３３及び活性層３２のすべて、及びｎ型半導体層３１の一部が除去された段差部３ａ，３ｂが設けられている。

段差部３ａは、ｎ側電極４ｎを設けるための領域である。本実施形態では、図１Ａに示すように、段差部３ａは、平面視で略円形をしている。すなわち、段差部３ａとして、円柱状の凹部が半導体積層体３の９箇所に設けられている。また、段差部３ｂは、半導体積層体３の外縁部に形成されており、製造工程においてウエハから半導体発光素子１をチップ化するための割断領域の残部である。
なお、段差部３ａの個数、形状及び配置場所は、本例に限定されるものではなく、１箇所以上を、任意の形状で任意の領域に設けるようにすることができる。

ｎ型半導体層３１、活性層３２及びｐ型半導体層３３としては、特に限定されるものではないが、窒化物半導体の場合は、例えばＩｎ_XＡｌ_YＧａ_1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）などの半導体材料が挙げられ、窒化ガリウム系化合物半導体が好適に用いられる。ｎ型半導体層３１、活性層３２及びｐ型半導体層３３は、それぞれ単層構造でもよいが、組成および膜厚の異なる層の積層構造、超格子構造などであってもよい。特に発光層である活性層３２は、量子効果が生ずる薄膜を積層した単一量子井戸または多重量子井戸構造であることが好ましく、さらに井戸層がＩｎを含む窒化物半導体であることが好ましい。なお、基板２上に、任意に基板２との格子定数の不整合を緩和させるためのバッファ層等の下地層（不図示）を介してｎ型半導体層３１を形成してもよい。

本発明において、半導体層の形成方法としては、特に限定されないが、ＭＯＶＰＥ（有機金属気相成長法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等の窒化物半導体の成長方法として公知の方法を好適に用いることができる。特に、ＭＯＣＶＤは結晶性よく成長させることができるので好ましい。また、半導体積層体３は、各層の使用目的により、種々の成長方法から適宜選択して用いることが好ましい。

（全面電極（第１金属膜））
全面電極４１は、ｐ型半導体層３３上に、ｐ型半導体層３３の略全面を覆うように設けられ、ｐ側電極４ｐ及びカバー電極４２を介して外部から供給される電流を、ｐ型半導体層３３の全面に均一に拡散するための電極である。また、フリップチップ型実装をする本実施形態に係る半導体発光素子１においては、活性層３２で発光した光を、光取り出し面である基板２の裏面側に反射するための反射膜としての機能も有する。

全面電極４１は、ｐ型半導体層３３と電気的に良好に接続できるオーミック電極であることが好ましく、また、少なくとも活性層３２で発光する光の波長に対して、良好な反射率を有することが好ましい。このため、本実施形態における全面電極１４は、光の反射率が高いＡｇ又はＡｇを主成分とする合金の単層膜、Ａｇ又はＡｇを主成分とする合金を最下層とするＮｉ、Ｔｉなどとの多層膜を好適に用いることができる。より好ましくは、Ａｇを最下層（ｐ型半導体層３３側）とするＡｇ／Ｎｉ／Ｔｉ／Ｒｕの多層膜を用いることができる。全面電極４１は、これらの材料を、例えば、スパッタリング法や蒸着法により、順次積層して形成することができる。

全面電極４１の膜厚は特に限定されないが、例えば、Ａｇ又はＡｇを主成分とする合金の単層膜で形成する場合は、活性層３２からの光を有効に反射させることができる膜厚、具体的には、２０〜１０００ｎｍ程度、好ましくは５０〜３００ｎｍ程度、更に好ましくは１００ｎｍ程度とすることができる。全面電極４１を多層膜とする場合は、総膜厚が、５０〜５０００ｎｍ程度、好ましくは５０〜１０００ｎｍ程度とすることができ、この程度の範囲内で、この多層膜に含まれるＡｇ又はＡｇ合金膜の膜厚を適宜に調整することができる。また、全面電極４１を多層膜とする場合は、Ａｇ又はＡｇ合金膜とその上に積層される膜とは、同一工程でパターニングすることによって同一の形状としてもよいが、最下層のＡｇ又はＡｇ合金膜をその上に積層される膜（好ましくは、Ａｇと反応しないＮｉやＴｉなどからなる金属膜）で被覆することが好ましい。これにより、Ａｇと反応しない金属膜の上に、全面電極４１の一部としてどのような電極材料が形成されても、Ａｇ又はＡｇ合金膜とは直接接触しないために、Ａｇとの反応を防止することができる。

（カバー電極（第２金属膜））
カバー電極４２は、全面電極４１の表面全体、すなわち上面及び側面の全体を被覆し、全面電極４１の構成材料の、特にＡｇのマイグレーションを防止するためのバリア層として機能する金属膜である。
また、カバー電極４２は、全面電極４１の外縁部においてｐ型半導体層３３の上面と接し、当該ｐ型半導体層３３との接触面においては、反射膜として機能する。

ｎ側電極４ｎが設けられた近傍の半導体積層体３においては、電流密度が高くなる。このため、平面視でｎ側電極４ｎと対向する領域の活性層３２では発光強度が高くなる。従って、この発光強度の高い領域において、活性層３２上に積層されたｐ型半導体層３３と接するカバー電極４２の反射率を高くすることで、光取り出し効率を向上することができる。

このため、カバー電極４２としては、全面電極４１のＡｇのマイグレーションを良好に防止するとともに、活性層３２から発する光の波長に対して高い反射率を有する材料を用いることが好ましい。このような材料として、Ａｌ又はＡｌを主成分とする合金を用いることができる。Ａｌを主成分とする合金としては、例えば、Ａｌ−Ｃｕ合金（例えば、Ｃｕ：２質量％、Ａｌ：残部）、Ａｌ−Ｃｕ−Ｓｉ合金（例えば、Ｃｕ：２質量％、Ｓｉ：１質量％、Ａｌ：残部）を用いることができる。Ｃｕ，Ｓｉ等の添加物量は、適宜に調製可能であり、Ｃｕは０．１〜１０質量％、Ｓｉは０．１〜１０質量％程度含有させることができる。また、カバー電極４２の膜厚は、１００〜５０００ｎｍ程度とすることができる。
また、カバー電極４２は、平面視で、全面電極４１の端部から外側に２〜１０μｍ程度離れた領域まで設けることが好ましい。これによって、全面電極４１に含有されるＡｇのマイグレーションをより良好に防止することができる。
なお、カバー電極４２は、例えば、スパッタリング法や蒸着法などにより形成することができる。

（金属酸化膜）
金属酸化膜４３は、カバー電極４２の表面を被覆する絶縁性の膜であり、ｐ側電極４ｐの側面と接するように設けられている。金属酸化膜４３は、絶縁膜６とともに、カバー電極４２の製造工程における損傷を防止する保護膜として機能する。また、金属酸化膜４３は、ｐ側電極４ｐと接するように設けられることにより、絶縁膜６とｐ側電極４ｐとの隙間から侵入する酸素や水分などが、カバー電極４２と接触することを防止し、その結果として、絶縁膜６のカバー電極４２からの剥離を効果的に防止する。

また、金属酸化膜４３は、カバー電極４２を構成する金属材料の酸化物を少なくとも含有する被膜である。金属酸化膜４３は、カバー電極４２の表面を酸化することによって形成される膜であり、主としてＡｌの酸化物によって構成されることが好ましい。これによって、カバー電極４２と金属酸化膜４３とを良好に密着させることができる。また、絶縁膜６として、ＳｉＯ_２やＴｉＯ_２等の酸化物を用いる場合は、金属からなるカバー電極４２との密着性は、必ずしも高くないが、本実施形態のように、カバー電極４２を酸化して形成した金属酸化膜４３を介して被覆することにより、絶縁膜６とカバー電極４２との密着性が向上すると推測される。
この金属酸化膜４３の膜厚は、例えば、５０Å（５ｎｍ）程度とすることができる。

（ｎ側電極、ｐ側電極）
ｎ側電極４ｎはｎ型半導体層３１と、ｐ側電極４ｐはカバー電極４２及び全面電極４１を介してｐ型半導体層３３と、それぞれ電気的に接続して、半導体発光素子１に外部から電流を供給するためのパッド電極である。
ｎ側電極４ｎは、半導体積層体３の段差部３ａの底面であるｎ型半導体層３１上に設けられる。図１Ａに示した例では、ｎ側電極４ｎは、半導体積層体３の９箇所に設けられた段差部３ａのそれぞれに設けられている。
また、ｐ側電極４ｐは、カバー電極４２の上面の一部に設けられている。図１Ａに示した例では、平面視で横長の矩形形状のｐ側電極４ｐが、カバー電極４２の上面の４箇所に設けられている。

ｎ側電極４ｎは、ｎ型半導体層３１と密着性がよく、かつ良好なオーミック接続が可能で、電気抵抗が低い材料を用いることが好ましい。このような材料としては、Ａｕ、Ｃｕ、Ｎｉ、Ａｌ、Ｐｔなどの金属やこれらの合金の単層、又は多層膜を用いることができる。更に、ｎ側電極４ｎのｎ型半導体層３１との接触面は、半導体積層体３内を伝播する光を反射する反射膜としても機能するために、活性層３２が発する光の波長に対して高い反射率を有することが好ましい。このような材料としては、Ａｌ又はＡｌを主成分とする合金を用いることができ、例えば、Ａｌ−Ｃｕ−Ｓｉ合金（例えば、Ｃｕ：２質量％、Ｓｉ：１質量％、Ａｌ：残部）、Ａｌ−Ｃｕ合金（例えば、Ｃｕ：２質量％、Ａｌ：残部）を挙げることができる。なかでも、順方向電圧Ｖｆが低減されるＡｌ−Ｃｕ−Ｓｉ合金を用いることが好ましい。Ｃｕ、Ｓｉ等の添加物量は、適宜に調製可能であり、Ｃｕは０．１〜１０質量％、Ｓｉは０．１〜１０質量％程度含有させることができる。
また、全体の電気抵抗や外部との接続性などを考慮して、例えば、下層側から順に、Ａｌ−Ｃｕ−Ｓｉ合金／Ｔｉ／Ｐｔ／Ａｕ／Ｔｉの多層膜とするようにしてもよい。

ｐ側電極４ｐは、カバー電極４２との密着性がよく、電気的抵抗が低い材料を用いることが好ましい。このような材料としては、前記したｎ側電極４ｎと同様の材料を用いることができる。特に、カバー電極４２として、Ａｌ又はＡｌを主成分とする合金を用いる場合は、ｐ側電極４ｐの少なくともカバー電極４２と接する最下層は、Ａｌ又はＡｌを主成分とする合金を用いることが好ましい。これにより、カバー電極４２との密着性を向上することができる。また、全体の電気抵抗や外部との接続性などを考慮して、例えば、下層側から順に、Ａｌ−Ｃｕ−Ｓｉ合金／Ｔｉ／Ｐｔ／Ａｕ／Ｔｉの多層膜とするようにしてもよい。

ｎ側電極４ｎ及びｐ側電極４ｐは、前記した金属材料を用いて、蒸着法やスパッタリング法によって形成することができる。
また、ｎ側電極４ｎ及びｐ側電極４ｐ上に、ＡｕやＡｕ−Ｓｎ共晶などからなる金属バンプ（不図示）を設けるようにしてもよい。

（絶縁膜）
絶縁膜６は、半導体積層体３の露出した表面（上面及び段差部３ａ，３ｂの側面）を被覆する絶縁性の被膜であり、半導体発光素子１の保護膜および帯電防止膜として機能する。絶縁膜６としては、Ｓｉ，Ｔｉ，Ｔａ，Ｎｂなどの酸化物を用いることができ、蒸着法、スパッタリング法などの公知の方法によって形成することができる。絶縁膜６の膜厚は１００ｎｍ以上とすることが好ましく、例えば、膜厚が３５０ｎｍ程度のＳｉＯ_２とすることができる。
本実施形態では、絶縁膜６は、パッド電極であるｎ側電極４ｎ及びｐ側電極４ｐの上部（上面及び側面の上層部）は被覆していない。また、本実施形態では、絶縁膜６は、カバー電極４２を、金属酸化膜４３を介して被覆しているため、カバー電極４２と良好に密着している。

ここで、図２を参照（適宜図１Ａ乃至図１Ｆ参照）して、カバー電極４２とｐ側電極４ｐとの接続部について説明する。
図２に示すように、ｐ側電極４ｐは、カバー電極４２の上面の一部において形成された凹部４２ａ上に設けられている。詳細は後記するが、凹部４２ａは、カバー電極４２上に形成された金属酸化膜４３及び絶縁膜６をエッチングにより除去した後、更なるエッチングにより形成される。また、ｐ側電極４ｐとの接続面である凹部４２ａの底面は、粗面化されている。また、凹部４２ａの底面には、エッチングによって除去されなかった金属酸化膜４３の残渣４３ａがあってもよい。すなわち、凹部４２ａの深さは、金属酸化膜４３が略除去される程度又はそれ以上とすることができる。
また、粗面化された凹部４２ａ上にｐ側電極４ｐを設けることにより、カバー電極４２とｐ側電極４ｐとの密着性が向上する。

また、前記したように、カバー電極４２の表面は、金属酸化膜４３によって被覆され、金属酸化膜４３は、その端部がｐ側電極４ｐの側面と接するように設けられている。また、カバー電極４２の表面は、金属酸化膜４３を介して、絶縁膜６によって更に被覆されている。すなわち、カバー電極４２の表面は、金属酸化膜４３及び絶縁膜６によって２重に被覆されている。
これによって、カバー電極４２は、大気中の酸素や水分から効果的に保護され、劣化が防止される。その結果、カバー電極４２による全面電極４１を構成するＡｇのマイグレーションの防止機能を長期にわたって維持することができ、半導体発光素子１の信頼性を向上することができる。

［半導体発光素子の動作］
次に、図１Ａ乃至図１Ｆを参照して、第１実施形態に係る半導体発光素子１の動作について説明する。
半導体発光素子１は、ｎ側電極４ｎ及びｐ側電極４ｐに、不図示の金属バンプやボンディングワイヤを介して外部から電流が供給されると、半導体積層体３の活性層３２が発光する。活性層３２が発光した光は、基板２の裏面側から取り出される。活性層３２が発光した光の内、光取り出し面と反対方向に進行する光は、反射膜として機能する全面電極４１、カバー電極４２のｐ型半導体層３３との接触面、及びｎ側電極４ｎのｎ型半導体層３１との接触面などによって反射され、光取り出し面である基板２の裏面側から取り出される。

［窒化物半導体発光素子の製造方法］
次に、本発明の第１実施形態に係る半導体発光素子１の製造方法について、図３Ａ及び図３Ｂを参照して説明する。

図３Ａに示すように、第１実施形態に係る半導体発光素子１の製造方法は、半導体積層体形成工程Ｓ１１と、第１金属膜形成工程Ｓ１２と、第２金属膜形成工程Ｓ１３と、金属酸化膜形成工程Ｓ１４と、絶縁膜形成工程Ｓ１５と、第２金属膜露出工程Ｓ１６と、第３金属膜形成工程Ｓ１７と、を含んで構成される。
また、第２金属膜露出工程Ｓ１６は、図３Ｂに示すように、レジストパターン形成工程Ｓ１６１と、絶縁膜エッチング工程Ｓ１６２と、を含んで構成される。

以下、図４Ａ乃至図７Ｂを参照（適宜図１Ａ乃至図３Ｂ参照）して、各工程について詳細に説明する。なお、本例では、半導体材料として窒化物半導体を用いた場合を例として説明する。
また、図４Ａ乃至図７Ｂにおいて、基板２及び半導体積層体３の各層のハッチングの記載は省略している。

（半導体積層体形成工程）
まず、半導体積層体形成工程Ｓ１１において、図４Ａに示すように、サファイアなどの透光性の基板２上に、公知の製造方法により、半導体積層体３を形成する。図４Ａに示した例では、半導体積層体３は、ｎ型半導体層３１、活性層３２及びｐ型半導体層３３を順次に積層して形成されている。

半導体積層体形成工程Ｓ１１について簡単に説明する。まず、サファイアなどからなる基板２上に、ＭＯＶＰＥ法を用いて、ｎ型半導体層３１、活性層３２及びｐ型半導体層３３を構成するそれぞれの窒化物半導体を成長させる。この後、半導体積層体３の各層を成長させた基板２（以下、適宜にウエハという）を窒素雰囲気で、６００〜７００℃程度のアニールを行って、ｐ型半導体層３３を低抵抗化することが好ましい。

（第１金属膜形成工程）
次に、第１金属膜形成工程Ｓ１２において、全面電極（第１金属膜）４１として、少なくとも最下層をＡｇ又はＡｇを主成分とする合金とする金属膜をパターニングして形成する。このような金属膜としては、例えば、下層側から順にＡｇ／Ｎｉ／Ｔｉ／Ｒｕを積層してなる多層膜をスパッタリング法にて成膜することができる。そして、フォトリソグラフィ法により、図４Ｂに示すように、所定形状の全面電極４１を形成する。

（第２金属膜形成工程）
次に、第２金属膜形成工程Ｓ１３において、カバー電極（第２金属膜）４２を形成する。
この工程においては、まず、図４Ｃに示すように、ウエハ全体に、カバー電極４２として、例えば、Ａｌ又はＡｌを主成分とする合金、例えば、Ａｌ−Ｃｕ合金からなる金属膜を、例えば、スパッタリング法にて成膜する。
続いて、図５Ａに示すように、カバー電極４２となる金属膜上に、フォトリソグラフィ法によりカバー電極４２を所定の形状に整形するためのレジストパターン７１を形成する。すなわち、レジストパターン７１が設けられる領域は、平面視で所定の形状のカバー電極４２が設けられる領域と一致する。
そして、図５Ｂに示すように、レジストパターン７１をマスクとして、マスクされない領域の金属膜をエッチングにより除去することで、カバー電極４２の外形形状を整形する。その後、レジストパターン７１を除去する。

（金属酸化膜形成工程）
次に、金属酸化膜形成工程Ｓ１４において、図５Ｃに示すように、カバー電極４２の露出した表面を酸化処理することにより、Ａｌの酸化物を主成分とする金属酸化膜４３を形成する。カバー電極４２の酸化処理は、例えば、（ａ）硝酸や硫酸などの酸化性溶液で処理する方法、（ｂ）紫外光などを用いたアッシング、（ｃ）オゾンなどを用いて洗浄する方法、（ｄ）酸素雰囲気でアニールする方法、（ｅ）熱水処理などによって行うことができる。

また、前工程である第２金属膜形成工程Ｓ１３において、カバー電極４２を整形した後に、加熱処理を行ったり、レジストパターン７１を除去する過程で酸化性溶液を用いたりすることで、当該金属酸化膜形成工程Ｓ１４とすることもできる。
更にまた、大気中（すなわち、酸素の存在下）に放置することによっても、カバー電極４２の主成分であるＡｌが酸化され、Ａｌの酸化物を主成分とする金属酸化膜４３を形成することができる。

次に、図５Ｄに示すように、ｎ側電極４ｎを設けるための段差部３ａ及び半導体発光素子１の割断領域となる段差部３ｂを露出させる。アニール後のウエハ上にフォトレジストにて所定の形状のマスクを形成して、反応性イオンエッチング（ＲＩＥ）にて、厚さ方向にｐ型半導体層３３及び活性層３２の全部を除去し、更にｎ型半導体層３１の一部を除去して、ｎ型半導体層３１を露出させる。エッチングの後、レジストを除去する。
なお、全面電極４１は、カバー電極４２によって側面が被覆されるように、段差部３ａ，３ｂの端部から離間した位置までの領域に設けられている。

なお、図５Ｃに示した金属酸化膜形成工程と、図５Ｄに示した段差部３ａ，３ｂの形成工程とは、何れの工程を先に行うようにしてもよい。

（絶縁膜形成工程）
次に、絶縁膜形成工程Ｓ１５において、図６Ａに示すように、ウエハの表面全体に、例えば、スパッタリング法やＣＶＤ法などによりＳｉＯ_２などの絶縁性の酸化物を積層して、絶縁膜６を形成する。

（第２金属膜露出工程）
次に、第２金属膜露出工程Ｓ１６において、エッチング法により、ｐ側電極４ｐを設ける領域のカバー電極（第２金属膜）４２を露出させる。本実施形態では、この工程において、同時にｎ側電極４ｎを設ける領域のｎ型半導体層３１も露出させる。
そのために、第２金属膜露出工程Ｓ１６のサブ工程として、まず、レジストパターン形成工程Ｓ１６１において、図６Ｂに示すように、レジストパターン７２を形成する。このレジストパターン７２は、ｐ側電極４ｐを設ける領域に開口部７２ｐを有するとともに、ｎ側電極４ｎを形成する領域に開口部７２ｎを有する。

第２金属膜露出工程Ｓ１６の次のサブ工程として、絶縁膜エッチング工程Ｓ１６２において、図６Ｃに示すように、レジストパターン７２をマスクとして、開口部７２ｐ，７２ｎ内の絶縁膜６をエッチングにより除去することにより、絶縁膜６に開口部６ｐ，６ｎを形成する。
これによって、ｐ側電極４ｐを設ける領域のカバー電極（第２金属膜）４２が露出するとともに、ｎ側電極４ｎを設ける領域のｎ型半導体層３１が露出する。

また、開口部７２ｐ内においては、金属酸化膜４３を除去するとともに、更にエッチングを進めてカバー電極４２についても、厚さ方向に一部を除去して凹部４２ａ（図２参照）を形成する。このとき、凹部４２ａの底面、すなわちカバー電極４２の露出面は粗面化することが好ましい。
なお、金属酸化膜４３は完全に除去せずに、残渣４３ａ（図２参照）が残る程度であってもよい。
また、凹部４２ａは、カバー電極４２の厚さにもよるが、全面電極４１が露出しない程度、例えば、カバー電極４２を厚さ方向に数ｎｍ〜２５００ｎｍ程度除去することにより形成することができる。

Ａｌ又はＡｌを主成分とする合金からなるカバー電極４２をエッチングして粗面化するためのエッチング剤としては、例えば、フッ酸又はフッ酸を含有する混酸を用いることができる。また、適宜に、フッ化アンモニウムなどの緩衝剤を添加してもよい。また、粗面化の程度は、エッチング時の温度を調整することで制御することができる。

カバー電極４２の露出部を粗面化することにより、次工程である第３金属膜形成工程Ｓ１７において、ｐ側電極４ｐの最下層がＡｌ又はＡｌを主成分とする合金からなる金属材料であった場合、ｐ側電極４ｐの最下層のＡｌを主成分とする金属材料が、Ａｌ又はＡｌを主成分とする合金からなるカバー電極４２の露出面全体に付着しながら膜成長する。このため、カバー電極４２とｐ側電極４ｐとの接触面積が増加し、密着性、すなわち接合強度をより向上することができる。また、粗面化による接触面積の増加に加えて、カバー電極４２の金属材料及びｐ側電極４ｐの少なくとも最下層の金属材料が何れもＡｌを主成分とすることにより、接合強度をより向上することができる。

（第３金属膜形成工程）
次に、第３金属膜形成工程Ｓ１７において、図７Ａに示すように、第２金属膜露出工程Ｓ１６で形成したレジストパターン７２を保持したまま、ウエハ全体にｐ側電極（第３金属膜）４ｐ及びｎ側電極４ｎとなる金属膜４０を成膜する。本実施形態では、少なくとも最下層をＡｌ又はＡｌを主成分とする合金を用いて形成する。また、金属膜４０は、Ａｌ又はＡｌ合金の単層膜としてもよく、上層に異なる材料を積層した多層膜としてもよい。
なお、本実施形態では、ｎ側電極４ｎは、ｐ側電極４ｐと同じ材料を用いて形成するようにしたが、ｎ側電極４ｎを形成する工程を分離して、異なる材料を用いて形成するようにしてもよい。

次に、レジストパターン７２を、その上面に積層された金属膜４０とともに除去（リフトオフ）することにより、図７Ｂに示すように、ｐ側電極４ｐ及びｎ側電極４ｎが所定の形状に整形された半導体発光素子１が完成する。
なお、図示は省略するが、割断領域である段差部３ｂを、スクライブ法やダイシング法などを用いて割断することで、半導体発光素子１をチップ化することができる。

＜第２実施形態＞
［半導体発光素子の構成］
次に、本発明の第２実施形態に係る半導体発光素子の構成を、図８Ａ乃至図８Ｃを参照して説明する。第２実施形態に係る半導体発光素子１Ａは、フリップチップ型実装をするＬＥＤである。図８Ａ乃至図８Ｃに示すように、半導体発光素子１Ａは、基板２と、基板２上に積層された半導体積層体３と、ｎ側電極４ｎ及びｎ側共晶用パッド電極８ｎと、全面電極４１、カバー電極４２、金属酸化膜４３、ｐ側電極４ｐ及びｐ側共晶用パッド電極８ｐと、絶縁膜６と、を備えている。フリップチップ型実装に適するように、本例では、ｎ側電極４ｎ及びｐ側電極４ｐは、何れも基板２の半導体積層体３が設けられた側の面に設けられている。
第２実施形態に係る半導体発光素子１Ａは、図１Ａ乃至図１Ｆに示した第１実施形態に係る半導体発光素子１に対して、更にｐ側共晶用パッド電極８ｐと、ｎ側共晶用パッド電極８ｎとを有することが異なる。
なお、図８Ａにおいて、絶縁膜６及び金属酸化膜４３の図示は省略している。また、図８Ｂ及び図８Ｃに示した断面図において、基板２及び半導体積層体３の各層については、ハッチングの記載を省略している。また、図８Ｃは、図８ＡにおけるＡ−Ａ線における断面図であり、半導体発光素子の内部構造を分かり易くするために、各部材の幅や配置間隔を適宜に拡大又は縮小して示している。また、図８Ｃにおける領域Ａ１〜領域Ａ３は、それぞれ図８Ｂにおける領域Ａ１〜領域Ａ３に対応している。すなわち、図８Ｃは図８Ｂに対して、水平方向について、領域Ａ１及び領域Ａ３が拡大して示されており、領域Ａ２が縮小して示されている。

（ｐ側共晶用パッド電極、ｎ側共晶用パッド電極）
ｐ側共晶用パッド電極（第５金属膜）８ｐ及びｎ側共晶用パッド電極（第４金属膜）８ｎは、実装基板に実装する際に、Ａｕ−Ｓｎ共晶ハンダなど用いて接続されるパッド電極である。ｐ側共晶用パッド電極８ｐは、絶縁膜６の開口部６ｐ内のｐ側電極４ｐの上面と電気的に接続されており、更に、絶縁膜６上の、図８Ａにおける左側領域の広範囲に延在するように設けられている。また、ｎ側共晶用パッド電極８ｎは、絶縁膜６の開口部６ｎ内のｎ側電極４ｎの上面と電気的に接続されており、更に、絶縁膜６上の、図８Ａにおける右側領域の広範囲に延在するように設けられている。また、ｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎは、何れもｐ型半導体層３３の上方に設けられた絶縁膜６上の、基板２の上面から見て略同じ高さまで延在している。従って、フリップチップ型実装をする際の接続部であるｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎの上端の高さが揃っているため、ｐ側電極接続面とｎ側電極接続面との間に段差が無く、実装の信頼性を高めることができる。

このようなパッド電極の構造を、以降は適宜に立体配線構造と呼ぶこととする。なお、本実施形態では、半導体発光素子内の立体配線用の電極を、便宜的に共晶用パッド電極（ｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎ）と呼ぶが、実装時の接続は共晶ハンダを用いるものに限定されるものではなく、広く外部接続用のパッド電極として用いることができるのである。後記する立体配線構造を有する他の実施形態についても同様である。

ｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎは、これらが設けられるｐ側電極４ｐ、ｎ側電極４ｎ及び絶縁膜６と密着性がよく、全体として電気抵抗が低い金属膜であることが好ましい。このような金属膜としては、例えば、下層側から順に、Ｔｉ／Ｎｉ／Ａｕを積層した多層膜を用いることができる。

また、図８Ａに示した例では、平面視で横長の形状をした段差部３ａが、２箇所に設けられている。それぞれの段差部３ａの右端部には、平面視で円形に膨らんだ領域を有しており、当該円形領域内に、ｎ側電極４ｎとｎ側共晶用パッド電極８ｎとを接続するための絶縁膜６の開口部６ｎが設けられている。また、ｎ側共晶用パッド電極８ｎが延在するｐ型半導体層３３（図８Ｂ及び図８Ｃにおいて右側）上に設けられたｐ側電極４ｐは、ｐ側共晶用パッド電極８ｐと直接には接続されないため、省略することもできるが、ｎ側共晶用パッド電極８ｎとｐ側共晶用パッド電極８ｐとの基板２の上面からの高さを揃えるために設けることが好ましい。

また、本実施形態のように、ｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎを、広範囲に延在させることにより、半導体発光素子１Ａの放熱性を向上することができる。ｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎを延在させる面積や場所は、実装性や放熱性を考慮して適宜に設計することができる。
図８Ａ乃至図８Ｃに示した例では、ｐ側共晶用パッド電極８ｐは、段差部３ａ内のｎ側電極４ｎ上に設けられた絶縁膜６上にまで延在している。

また、絶縁膜６は、第１実施形態における絶縁膜６と同様にして設けられた第１絶縁膜６１と、ｐ側電極４ｐ及びｎ側電極４ｎの側面及び開口部６ｐ、６ｎを除く上面まで被覆するように設けられた第２絶縁膜６２との２層で構成されている。このため、絶縁膜６の厚さは、ｐ側電極４ｐ及びｎ側電極４ｎの上面においては、他の領域よりも薄く形成されている。なお、第１絶縁膜６１及び第２絶縁膜６２は、同じ材料によって形成されており、実質的に一体化した膜である。

［半導体発光素子の動作］
第２実施形態に係る半導体発光素子１Ａは、第１実施形態に係る半導体発光素子１に対して、ｎ側電極４ｎの形状及び配置数が異なること、及びｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎを介して外部から電流を供給されること以外は同様であるから、動作の説明は省略する。

［半導体発光素子の製造方法］
次に、第２実施形態に係る半導体発光素子１Ａの製造方法について、図９を参照して説明する。
図９に示すように、第２実施形態に係る半導体発光素子１Ａの製造方法は、半導体積層体形成工程Ｓ３１と、第１金属膜形成工程Ｓ３２と、第２金属膜形成工程Ｓ３３と、金属酸化膜形成工程Ｓ３４と、第１絶縁膜形成工程（絶縁膜形成工程）Ｓ３５と、第２金属膜露出工程Ｓ３６と、第３金属膜形成工程Ｓ３７と、第２絶縁膜形成工程Ｓ３８と、第４，第５金属膜形成工程Ｓ３９と、を含んで構成される。

なお、半導体積層体形成工程Ｓ３１、第１金属膜形成工程Ｓ３２、第２金属膜形成工程Ｓ３３、及び金属酸化膜形成工程Ｓ３４は、図３Ａに示した第１実施形態における製造方法の半導体積層体形成工程Ｓ１１、第１金属膜形成工程Ｓ１２、第２金属膜形成工程Ｓ１３、及び金属酸化膜形成工程Ｓ１４と、それぞれ同様であるから説明は省略する。
また、第１絶縁膜形成工程Ｓ３５及び第２金属膜露出工程Ｓ３６は、第１実施形態における絶縁膜形成工程Ｓ１５及び第２金属膜露出工程Ｓ１６において、第１実施形態における絶縁膜６として第１絶縁膜６１を形成し、エッチングするものであるから、詳細な説明は省略する。また、第３金属膜形成工程Ｓ３７は、第１実施形態における第３金属膜形成工程Ｓ１７と同様であるから、詳細な説明は省略する。

以下、図１０Ａ乃至図１０Ｃを参照（適宜図８Ａ乃至図９参照）して、以降の工程について詳細に説明する。
なお、図１０Ｂ及び図１０Ｃにおいて、基板２及び半導体積層体３の各層のハッチングの記載は省略している。

図１０Ａは、半導体積層体形成工程Ｓ３１、第１金属膜形成工程Ｓ３２、第２金属膜形成工程Ｓ３３、金属酸化膜形成工程Ｓ３４、第１絶縁膜形成工程Ｓ３５、第２金属膜露出工程Ｓ３６及び第３金属膜形成工程Ｓ３７を順次に行った後の状態を示している。本実施形態では、後工程で形成されるｐ側共晶用パッド電極（第５金属膜）８ｐが接続される領域（図１０Ａにおいて左側のカバー電極４２上）に加えて、ｎ側共晶用パッド電極（第４金属膜）８ｎを延在させる領域（図１０Ａにおいて右側のカバー電極４２上）にもｐ側電極（第３金属膜）４ｐが形成されている。また、ｐ側電極４ｐ及びｎ側電極４ｎの上面及び側面の上部以外は、第１絶縁膜６１によって被覆されている。

なお、第３金属膜形成工程Ｓ３７において、ｐ側電極４ｐの最下層には、Ａｌ又はＡｌを主成分とする合金を用いるとともに、その上層には、Ａｌを含有せず、酸化物などの不動態膜が形成されにくい材料を用いることが好ましい。これによって、後工程である第２絶縁膜形成工程Ｓ３８及び第４，第５金属膜形成工程Ｓ３９の初期において用いられる薬品類や高温環境によっても不動態膜が形成されず、ｐ側電極４ｐとｐ側共晶用パッド電極８ｐとを電気的に良好に接続することができる。その結果、信頼性の高い半導体発光素子１Ａを形成することができる。

また、本実施形態では、絶縁膜６上の広範囲に延在させるｐ側共晶用パッド電極８ｐと、Ａｌを含有するために表面に不動態膜が形成されやすいカバー電極４２とを直接に接合せず、前記した工程によりｐ側電極４ｐ（第３金属膜）を介して接合する。これによって、カバー電極４２からｐ側共晶用パッド電極８ｐまでの間に不動態膜が介在することなく、カバー電極４２とｐ側共晶用パッド電極８ｐとの間を電気的に良好に接続することができる。

（第２絶縁膜形成工程）
次に、第２絶縁膜形成工程Ｓ３８において、図１０Ｂに示すように、ウエハの表面に、第１絶縁膜６１と同じ材料を用いて、開口部６ｐ，６ｎを有する第２絶縁膜６２を形成する。
この工程では、まず、第１絶縁膜６１と同様の手法により、ウエハ全体に第２絶縁膜６２を成膜する。その後、公知のフォトリソグラフィ法を用いて、第２絶縁膜６２に、ｐ側電極４ｐとｐ側共晶用パッド電極８ｐとを接続する領域に開口部６ｐを、ｎ側電極４ｎとｎ側共晶用パッド電極８ｎとを接続する領域に開口部６ｎを、それぞれ形成し、ｐ側電極４ｐ及びｎ側電極４ｎの上面の一部を露出させる。

（第４，第５金属膜形成工程）
次に、第４，第５金属膜形成工程Ｓ３９において、図１０Ｃに示すように、ｐ側共晶用パッド電極（第５金属膜）８ｐ及びｎ側共晶用パッド電極（第４金属膜）８ｎを形成する。本実施形態では、ｐ側共晶用パッド電極８ｐは、図１０Ｃにおいて左側に記載されたｐ側電極４ｐと第２絶縁膜６２の開口部６ｐ内で電気的に接続するとともに、段差部３ａ内のｎ側電極４ｎの上面を被覆する第２絶縁膜６２上まで延在するように設けられている。また、ｎ側共晶用パッド電極８ｎは、段差部３ａ内のｎ側電極４ｎと第２絶縁膜６２の開口部６ｎ内で電気的に接続するとともに、図１０Ｃにおいて右側に記載されたｐ側電極４ｐの上面を被覆する第２絶縁膜６２上まで延在するように設けられている。

なお、ｐ側共晶用パッド電極８ｐとｎ側共晶用パッド電極８ｎとは、互いに短絡しない程度に離間して設けられている。また、ｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎが延在する領域は、前記した開口部６ｐ，６ｎを除き、第１絶縁膜６１及び第２絶縁膜６２からなる絶縁膜６によって半導体積層体３、ｐ側電極４ｐ及びｎ側電極４ｎと電気的に絶縁されている。

なお、ｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎは、リフトオフ法やフォトリソグラフィ法により形成することができる。例えば、リフトオフ法について説明すると、まず、ｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎを配置する領域以外をマスクするレジストパターンを形成する。次に、ｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎを形成する金属材料を用いて金属膜を成膜する。その後、レジストパターンとともに、レジストパターン上に形成された金属膜を除去（リフトオフ）することにより、所定形状のｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎに整形することができる。
以上説明した工程により、第２実施形態に係る半導体発光素子１Ａを製造することができる。

＜第３実施形態＞
次に、本発明の第３実施形態に係る半導体発光素子の構造を、図１１Ａ乃至図１１Ｃを参照して説明する。第３実施形態に係る半導体発光素子１Ｂは、フリップチップ型実装をするＬＥＤであり、図８Ａ乃至図８Ｃに示した第２実施形態に係る半導体発光素子１Ａと同様に、立体配線構造を有するものである。

図１１Ａ乃至図１１Ｃに示すように、半導体発光素子１Ｂは、図８Ａ乃至図８Ｃに示した第２実施形態に係る半導体発光素子１Ａに対して、ｐ側共晶用パッド電極８ｐの配置範囲がｐ型半導体層３３上に限定され、段差部３ａ内まで延在していないことが異なる。また、ｎ側共晶用パッド電極８ｎの平面視形状も異なっている。他の構成及び動作及については、第２実施形態に係る半導体発光素子１Ａと同様であるから、説明は省略する。
なお、図１１Ａにおいて、絶縁膜６及び金属酸化膜４３の図示は省略している。また、図１１Ｂ及び図１１Ｃに示した断面図において、基板２及び半導体積層体３の各層については、ハッチングの記載を省略している。また、図１１Ｃは、図１１ＡにおけるＡ−Ａ線における断面図であり、半導体発光素子の内部構造を分かり易くするために、各部材の幅や配置間隔を適宜に拡大又は縮小して示している。また、図１１Ｃにおける領域Ａ１〜領域Ａ３は、それぞれ図１１Ｂにおける領域Ａ１〜領域Ａ３に対応している。すなわち、図１１Ｃは図１１Ｂに対して、水平方向について、領域Ａ１及び領域Ａ３が拡大して示されており、領域Ａ２が縮小して示されている。

また、本実施形態に係る半導体発光素子１Ｂは、第２実施形態に係る半導体発光素子１Ａと同様にして製造することができるため、詳細な説明は省略する。
なお、本実施形態におけるｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎは、前記した第４，第５金属膜形成工程Ｓ３９（図９参照）において、金属膜を整形するためのレジストパターンを、図１１Ａに示したｐ側共晶用パッド電極８ｐ及びｎ側共晶用パッド電極８ｎの形状に応じて形成することにより形成することができる。

＜第４実施形態＞
［半導体発光素子の構成］
次に、本発明の第４実施形態に係る半導体発光素子の構成を、図１２Ａ乃至図１２Ｃを参照して説明する。第４実施形態に係る半導体発光素子１Ｃは、フリップチップ型実装をするＬＥＤであり、図８Ａ乃至図８Ｃに示した第２実施形態に係る半導体発光素子１Ａと同様に、立体配線構造を有するものである。
なお、図１２Ａにおいて、絶縁膜６及び金属酸化膜４３の図示は省略している。また、図１２Ｂ及び図１２Ｃに示した断面図において、基板２及び半導体積層体３の各層については、ハッチングの記載を省略している。また、図１２Ｃは、図１２ＡにおけるＡ−Ａ線における断面図であり、半導体発光素子の内部構造を分かり易くするために、各部材の幅や配置間隔を適宜に拡大又は縮小して示している。また、図１２Ｃにおける領域Ａ１〜領域Ａ３は、それぞれ図１２Ｂにおける領域Ａ１〜領域Ａ３に対応している。すなわち、図１２Ｃは図１２Ｂに対して、水平方向について、領域Ａ１及び領域Ａ３が拡大して示されており、領域Ａ２が縮小して示されている。

図１２Ａ乃至図１２Ｃに示すように、半導体発光素子１Ｃは、図８Ａ乃至図８Ｃに示した第２実施形態に係る半導体発光素子１Ａに対して、ｐ側電極４ｐを設けずに、ｐ側共晶用パッド電極（第３金属膜）８Ａｐがカバー電極４２と直接に接続されていることが異なる。また、平面視で横長の段差部３ａが３箇所に設けられ、それぞれの段差部３ａにｎ側電極４ｎが配置されていることと、ｐ側共晶用パッド電極８Ａｐ及びｎ側共晶用パッド電極８ｎの平面視の形状とが異なる。更にまた、絶縁膜６が単層で構成されていることが異なる。
なお、第４実施形態においては、ｐ側共晶用パッド電極８Ａｐは、第２実施形態におけるｐ側共晶用パッド電極８ｐと同様に、段差部３ａ内のｎ側電極４ｎ上に設けられた絶縁膜６上にまで延在している。

ｐ側共晶用パッド電極８Ａｐとしては、第２実施形態におけるｐ側共晶用パッド電極８ｐと同様に、例えば、下層側から順に、Ｔｉ／Ｎｉ／Ａｕを積層した多層膜を用いることができる。
また、前記したように本実施形態においては、ｐ側共晶用パッド電極（第３金属膜）８Ａｐが、カバー電極４２と直接接続される。このため、Ａｌ又はＡｌを主成分とする合金からなるカバー電極４２と接合されるｐ側共晶用パッド電極８Ａｐの最下層は、Ａｌ又はＡｌを主成分とする合金を用いることが好ましい。このような金属膜としては、例えば、下層側から順に、Ａｌ−Ｃｕ−Ｓｉ合金（例えば、Ｃｕ：２質量％、Ｓｉ：１質量％、Ａｌ：残部）／Ｔｉ／Ｎｉ／Ａｕを順に積層した多層膜を用いることができる。このように、Ａｌを主成分とする金属材料を最下層とすることによって、カバー電極４２とｐ側共晶用パッド電極８Ａｐとの密着性を向上することができる。
半導体発光素子１Ｃの他の構成及び動作については、第２実施形態に係る半導体発光素子１Ａと同様であるから、説明は省略する。

［半導体発光素子の製造方法］
次に、第４実施形態に係る半導体発光素子１Ｃの製造方法について、図１３を参照して説明する。
図１３に示すように、第４実施形態に係る半導体発光素子１Ｃの製造方法は、半導体積層体形成工程Ｓ５１と、第１金属膜形成工程Ｓ５２と、第２金属膜形成工程Ｓ５３と、金属酸化膜形成工程Ｓ５４と、ｎ側電極形成工程Ｓ５５と、絶縁膜形成工程Ｓ５６と、第２金属膜露出工程Ｓ５７と、第３，第４金属膜形成工程Ｓ５８と、を含んで構成される。

なお、半導体積層体形成工程Ｓ５１、第１金属膜形成工程Ｓ５２、第２金属膜形成工程Ｓ５３、及び金属酸化膜形成工程Ｓ５４は、図３Ａに示した第１実施形態における製造方法の半導体積層体形成工程Ｓ１１、第１金属膜形成工程Ｓ１２、第２金属膜形成工程Ｓ１３、及び金属酸化膜形成工程Ｓ１４と、それぞれ同様であるから説明は省略する。

以下、図１４Ａ乃至図１５Ｂを参照（適宜図１２Ａ乃至図１３参照）して、以降の工程について詳細に説明する。
なお、図１４Ａ乃至図１５Ｂにおいて、基板２及び半導体積層体３の各層のハッチングの記載は省略している。

図１４Ａは、半導体積層体形成工程Ｓ５１、第１金属膜形成工程Ｓ５２、第２金属膜形成工程Ｓ５３、及び金属酸化膜形成工程Ｓ５４を順次に行った後の状態を示している。

（ｎ側電極形成工程）
次に、ｎ側電極形成工程Ｓ５５において、図１４Ｂに示すように、段差部３ａ内に、ｎ側電極４ｎを形成する。ｎ側電極４ｎは、フォトリソグラフィ法やリフトオフ法によって形成することができる。なお、本実施形態におけるｎ側電極４ｎとなる金属膜は、前記した他の実施形態におけるｎ側電極４ｎと同様の材料を用い、スパッタリング法などによって成膜することができる。

（絶縁膜形成工程）
次に、絶縁膜形成工程Ｓ５６において、図１４Ｃに示すように、ウエハ全体に絶縁膜６を形成する。絶縁膜６の形成は、ＳｉＯ_２などの酸化物からなる絶縁材料を用いて、第１実施形態における絶縁膜形成工程Ｓ１５と同様にして行うことができる。

（第２金属膜露出工程）
次に、第２金属膜露出工程Ｓ５７において、図１５Ａに示すように、絶縁膜６に、エッチング法により、開口部６ｐ，６ｎを形成する。すなわち、カバー電極（第２金属膜）４２のｐ側共晶用パッド電極８Ａｐを接続するための領域と、ｎ側電極４ｎのｎ側共晶用パッド電極８ｎを接続するための領域とを露出させる。

この工程は、第１実施形態における第２金属膜露出工程Ｓ１６（図３Ａ参照）と同様にして行うことができる。すなわち、カバー電極４２の露出させたい領域と、ｎ側電極４ｎの露出させたい領域とに開口部を有するレジストパターンを形成し、このレストパターンをマスクとするエッチングにより、開口部内の絶縁膜６に加えて、金属酸化膜４３を除去する。更に、エッチングを進めることにより、厚さ方向にカバー電極４２の一部を除去して凹部４２ａ（図２参照）を形成する。この際に、凹部４２ａ（図２参照）の底面が粗面化されるようにエッチングを行うことが好ましい。これによって、カバー電極４２とｐ側共晶用パッド電極８Ａｐとの密着性が向上する。

（第３，第４金属膜形成工程）
次に、第３，第４金属膜形成工程Ｓ５８において、図１５Ｂに示すように、ｐ側共晶用パッド電極（第３金属膜）８Ａｐ及びｎ側共晶用パッド電極（第４金属膜）８ｎを形成する。本実施形態では、ｐ側共晶用パッド電極８Ａｐは、図１５Ｂにおいて左側に記載されたカバー電極４２と絶縁膜６の開口部６ｐ内で電気的に接続するとともに、段差部３ａ内のｎ側電極４ｎの上面を被覆する絶縁膜６上まで延在するように設けられている。また、ｎ側共晶用パッド電極８ｎは、段差部３ａ内のｎ側電極４ｎと絶縁膜６の開口部６ｎ内で電気的に接続するとともに、図１５Ｂにおいて右側に記載されたカバー電極４２の上面を、金属酸化膜４３を介して被覆する絶縁膜６上まで延在するように設けられている。
なお、第３，第４金属膜形成工程Ｓ５８は、第２実施形態における第４，第５金属膜形成工程Ｓ３９（図９参照）と同様にして行うことができるため、詳細な説明は省略する。

また、第４本実施形態に係る半導体発光素子１Ｃは、ｐ側電極４ｐ（図８Ｂ及び図８Ｃ参照）を設けず、絶縁膜６が単層構成であるため、第２実施形態に係る半導体発光素子１Ａに比べて製造工程数を低減することができる。

＜第５実施形態＞
次に、本発明の第５実施形態に係る半導体発光素子の構成を、図１６Ａ乃至図１６Ｃを参照して説明する。第５実施形態に係る半導体発光素子１Ｄは、フリップチップ型実装をするＬＥＤであり、図１２Ａ乃至図１２Ｃに示した第４実施形態に係る半導体発光素子１Ｃと同様に、立体配線構造を有するものである。

図１６Ａ乃至図１６Ｃに示すように、半導体発光素子１Ｄは、図１２Ａ乃至図１２Ｃに示した第４実施形態に係る半導体発光素子１Ｃに対して、ｐ側共晶用パッド電極８Ａｐの配置範囲がｐ型半導体層３３上に限定され、段差部３ａ内まで延在していないことが異なる。また、ｎ側共晶用パッド電極８ｎの平面視形状も異なっている。他の構成及び動作及については、第４実施形態に係る半導体発光素子１Ｃと同様であるから、説明は省略する。
なお、図１６Ａにおいて、絶縁膜６及び金属酸化膜４３の図示は省略している。また、図１６Ｂ及び図１６Ｃに示した断面図において、基板２及び半導体積層体３の各層については、ハッチングの記載を省略している。また、図１６Ｃは、図１６ＡにおけるＡ−Ａ線における断面図であり、半導体発光素子の内部構造を分かり易くするために、各部材の幅や配置間隔を適宜に拡大又は縮小して示している。また、図１６Ｃにおける領域Ａ１〜領域Ａ３は、それぞれ図１６Ｂにおける領域Ａ１〜領域Ａ３に対応している。すなわち、図１６Ｃは図１６Ｂに対して、水平方向について、領域Ａ１及び領域Ａ３が拡大して示されており、領域Ａ２が縮小して示されている。

また、本実施形態に係る半導体発光素子１Ｄは、第４実施形態に係る半導体発光素子１Ｃと同様にして製造することができるため、詳細な説明は省略する。
なお、本実施形態におけるｐ側共晶用パッド電極８Ａｐ及びｎ側共晶用パッド電極８ｎは、前記した第３，第４金属膜形成工程Ｓ５８（図１３参照）において、金属膜を整形するためのレジストパターンを、図１６Ａに示したｐ側共晶用パッド電極８Ａｐ及びｎ側共晶用パッド電極８ｎの形状に応じて形成することにより形成することができる。

次に、カバー電極を、Ａｌ系合金を用いて形成した本発明の実施例と、Ａｌよりも反射率の低い金属を用いて形成した比較例との半導体発光素子を作製し、これらのサンプルについて、半導体発光素子から外部への光取り出し効率を測定した結果について説明する。

［作製条件］
各サンプルは、半導体発光素子は窒化ガリウム系の半導体材料を用いて形成し、発光波長は４５０ｎｍ（青色光）である。
また、各サンプルの形状は、図１Ａに示した発光素子１において、段差部３ａ及びｎ側電極４ｎの配置数を、３×３＝９個から、４×４＝１６個としたものである。
また、各サンプルにおいて、ｐ型半導体層とＡｇからなる全面電極との接触面積を１００％としたとき、ｐ型半導体層とカバー電極との接触面積は、５．０％である。
また、各サンプルについて、カバー電極に用いた金属材料は次の通りである。
（実施例１）
Ａｌ−Ｃｕ合金（Ｃｕ：２質量％、Ａｌ：残部。膜厚２０００ｎｍ）の単層膜
（実施例２）
下層側から順にＡｌ−Ｃｕ合金（Ｃｕ：２質量％、Ａｌ：残部。膜厚２０００ｎｍ）／Ｒｕ（膜厚１００ｎｍ）／Ｔｉ（膜厚３ｎｍ）を積層した多層膜
（比較例）
下層側から順に、Ｔｉ（膜厚２ｎｍ）／Ａｕ（膜厚１７０ｎｍ）／Ｗ（膜厚１２０ｎｍ）／Ｔｉ（膜厚３ｎｍ）を積層した多層膜

［効率の測定結果］
（実施例１）１５４．５［ｌｍ／Ｗ］
（実施例２）１５５．５［ｌｍ／Ｗ］
（比較例） １４８．５［ｌｍ／Ｗ］
カバー電極としてＡｌ系合金を用いた実施例１及び実施例２は、比較例に対して、効率が４〜５％改善されることが確認できた。

以上、本発明に係る半導体発光素子及びその製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ 半導体発光素子
２ 基板
３ 半導体積層体
３ａ 段差部
３ｂ 段差部
３１ ｎ型半導体層
３２ 活性層
３３ ｐ型半導体層
４ｎ ｎ側電極
４ｐ ｐ側電極（第３金属膜）
４１ 全面電極（第１金属膜）
４２ カバー電極（第２金属膜）
４２ａ 凹部
４３ 金属酸化膜
４３ａ 残渣
６ 絶縁膜
６ｎ 開口部
６ｐ 開口部
６１ 第１絶縁膜
６２ 第２絶縁膜
７１ レジストパターン
７２ レジストパターン
７２ｎ 開口部
７２ｐ 開口部（レジスト開口部）
８ｎ ｎ側共晶用パッド電極（第４金属膜）
８ｐ ｐ側共晶用パッド電極（第５金属膜）
８Ａｐ ｐ側共晶用パッド電極（第３金属膜）

Claims (10)

1. ｎ型半導体層とｐ型半導体層とが積層された半導体積層体と、
   前記ｐ型半導体層の上面に設けられ、前記ｐ型半導体層と接する面がＡｇ又はＡｇを主成分とする合金からなる第１金属膜と、
   前記第１金属膜の表面を被覆し、かつ前記第１金属膜の外縁において前記ｐ型半導体層の上面と接するように設けられ、Ａｌ又はＡｌを主成分とする合金からなる第２金属膜と、
   前記第２金属膜の表面の一部に設けられる第３金属膜と、
   前記第２金属膜の他の表面を被覆し、前記第２金属膜を構成する金属材料の酸化物を少なくとも含有する金属酸化膜と、
   前記金属酸化膜の表面を被覆する酸化物からなる絶縁膜と、
   を有する半導体発光素子。
2. 前記金属酸化膜は、前記第３金属膜に接していることを特徴とする請求項１に記載の半導体発光素子。
3. 前記第２金属膜と前記第３金属膜との接続部が粗面化されていることを特徴とする請求項１又は請求項２に記載の半導体発光素子。
4. 前記第３金属膜は、前記第２金属膜と接する面がＡｌ又はＡｌを主成分とする合金からなることを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体発光素子。
5. 前記半導体積層体は、前記ｐ型半導体層の上面の一部において、積層方向について前記ｐ型半導体層の全部及び前記ｎ型半導体層の一部が除去された段差部を有し、当該段差部上に前記ｎ型半導体層と電気的に接続されたｎ側電極が設けられていることを特徴とする請求項１乃至請求項４の何れか一項に記載の半導体発光素子。
6. 前記絶縁膜は、前記第３金属膜、前記ｎ側電極及び前記半導体積層体を被覆するとともに、前記ｎ側電極の上面の一部において開口する開口部を有し、
   前記開口部内で前記ｎ側電極と電気的に接続し、かつ前記第２金属膜上に設けられた前記絶縁膜上に延在する第４金属膜と、
   前記第３金属膜と電気的に接続し、かつ前記絶縁膜上に延在する第５金属膜と、
   を更に有することを特徴とする請求項５に記載の半導体発光素子。
7. 前記絶縁膜は、前記ｎ側電極及び前記半導体積層体を被覆するとともに、前記ｎ側電極の上面の一部において開口する開口部を有し、
   前記第３金属膜は、前記絶縁膜上に延在し、
   前記開口部内で前記ｎ側電極と電気的に接続し、かつ前記第２金属膜上に設けられた前記絶縁膜上に延在する第４金属膜を更に有することを特徴とする請求項５に記載の半導体発光素子。
8. ｎ型半導体層とｐ型半導体層とを積層して半導体積層体を形成する半導体積層体形成工程と、
   前記ｐ型半導体層の上面に、前記ｐ型半導体層と接する面がＡｇ又はＡｇを主成分とする合金となるように第１金属膜を形成する第１金属膜形成工程と、
   Ａｌ又はＡｌを主成分とする合金を用いて、前記第１金属膜の表面を被覆するとともに、前記第１金属膜の外縁において前記ｐ型半導体層の上面と接するように第２金属膜を形成する第２金属膜形成工程と、
   前記第２金属膜の表面を被覆し、前記第２金属膜を構成する金属材料の酸化物を少なくとも含有する金属酸化膜を形成する金属酸化膜形成工程と、
   酸化物からなる絶縁材料を用いて、前記金属酸化膜の表面を被覆する絶縁膜を形成する絶縁膜形成工程と、
   エッチングによって、前記第２金属膜の表面の一部を露出させる第２金属膜露出工程と、
   前記第２金属膜の露出部上に、第３金属膜を形成する第３金属膜形成工程と、
   が順次に行われることを特徴とする半導体発光素子の製造方法。
9. 前記第２金属膜露出工程は、
   前記第２金属膜の上面に設けられた前記絶縁膜上の一部の領域において開口するレジスト開口部を有するレジストパターンを形成するレジストパターン形成工程と、
   前記レジストパターンをマスクとして前記レジスト開口部内の前記絶縁膜をエッチングするとともに、更に下層の前記第２金属膜を、厚さ方向について一部をエッチングして前記第２金属膜を露出させる絶縁膜エッチング工程と、
   を含むことを特徴とする請求項８に記載の半導体発光素子の製造方法。
10. 前記絶縁膜エッチング工程において、前記第２金属膜の露出面を更にエッチングすることにより粗面化することを特徴とする請求項９に記載の半導体発光素子の製造方法。

Images