JP2020047835A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2020047835A
JP2020047835A JP2018176121A JP2018176121A JP2020047835A JP 2020047835 A JP2020047835 A JP 2020047835A JP 2018176121 A JP2018176121 A JP 2018176121A JP 2018176121 A JP2018176121 A JP 2018176121A JP 2020047835 A JP2020047835 A JP 2020047835A
Authority
JP
Japan
Prior art keywords
metal layer
layer
concave portion
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018176121A
Other languages
English (en)
Other versions
JP7096489B2 (ja
Inventor
研志 橋詰
Kenji Hashizume
研志 橋詰
衛司 村本
Eiji Muramoto
衛司 村本
伸義 仁木
Nobuyoshi Niki
伸義 仁木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2018176121A priority Critical patent/JP7096489B2/ja
Priority to US16/576,261 priority patent/US10886428B2/en
Priority to EP19198198.4A priority patent/EP3627569B1/en
Priority to KR1020190115787A priority patent/KR102676518B1/ko
Publication of JP2020047835A publication Critical patent/JP2020047835A/ja
Application granted granted Critical
Publication of JP7096489B2 publication Critical patent/JP7096489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】工程を簡素化し、製造コストを低減できる半導体素子の製造方法を提供する。【解決手段】本発明の一態様によれば、半導体素子の製造方法は、半導体積層体を備え、第１凹部が表面に設けられた構造体を準備する第１準備工程と、前記構造体の前記第１凹部内の前記表面の少なくとも一部に、前記表面の他の部分よりも粗い第１粗面部を形成する第１形成工程と、前記構造体の前記表面側に第１金属層を形成する第２形成工程と、第２金属層が設けられた基板を準備する第２準備工程と、前記第１金属層と前記第２金属層を対向させた状態で加熱し、前記第１金属層と前記第２金属層を溶融させて接合させるとともに、前記第１凹部内へ溶融した前記第１金属層を流し込む接合工程と、を備える。【選択図】図６Ｂ

Description

本発明は、半導体素子の製造方法に関する。
特許文献１には、２つの部材を接合する工程を備えた半導体素子の製造方法が開示されている。この接合とは、例えば、表面に凹部が設けられた部材と、別の部材と、を接合するものである。このような接合の工程を備えた素子の製造方法について、工程を簡素化し、製造コストを低減できる技術の開発が求められている。
特開２０１６−１７４０１８号公報
本発明は、工程を簡素化し、製造コストを低減できる半導体素子の製造方法を提供する。
本発明の一態様によれば、半導体素子の製造方法は、半導体積層体を備え、第１凹部が表面に設けられた構造体を準備する第１準備工程と、前記構造体の前記第１凹部内の前記表面の少なくとも一部に、前記表面の他の部分よりも粗い第１粗面部を形成する第１形成工程と、前記構造体の前記表面側に第１金属層を形成する第２形成工程と、第２金属層が設けられた基板を準備する第２準備工程と、前記第１金属層と前記第２金属層を対向させた状態で加熱し、前記第１金属層と前記第２金属層を溶融させて接合させるとともに、前記第１凹部内へ溶融した前記第１金属層を流し込む接合工程と、を備える。
本発明によれば、半導体素子の製造方法について、工程を簡素化し、製造コストを低減できる。
本発明の一実施形態に係る半導体素子の製造方法を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法の変形例を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法の変形例を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法の変形例を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法の変形例を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法を用いて製造される半導体発光素子を示す模式平面図である。 図４のＶ−Ｖ断面図である。 本発明の一実施形態に係る半導体素子の製造方法の適用例を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法の適用例を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法の適用例を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法の適用例を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法の適用例を示す工程の模式断面図である。 本発明の一実施形態に係る半導体素子の製造方法の適用例を示す工程の模式断面図である。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１Ａ〜図１Ｈは、本発明の一実施形態に係る半導体素子の製造方法を示す工程の模式断面図である。
まず、図１Ａに示した構造体１０を準備する（第１準備工程）。構造体１０は、基板１の上に設けられており、半導体積層体１１、積層体１２、及び電極膜１３を有する。また、構造体１０の表面１０Ｓには、凹部ｒ１（第１凹部）及び凹部ｒ２（第２凹部）が設けられている。凹部ｒ１は、凹部ｒ２よりも深く、積層体１２を貫通して半導体積層体１１に達している。
半導体積層体１１は、基板１の上に設けられている。基板１は、例えばサファイア基板である。半導体積層体１１は、シリコン、窒化ガリウム、ガリウムヒ素、又は窒化シリコンなどの半導体材料からなる層を複数有する。基板１にサファイア基板を用いる場合、半導体積層体１１には、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）などの窒化物半導体からなる半導体材料を用いることが好ましい。半導体積層体１１に含まれる各半導体層には、不純物が添加されていても良い。
積層体１２は、平面視において、半導体積層体１１の表面のうち凹部ｒ１が設けられていない領域と重なる表面に設けられている。積層体１２は、例えば、１つ以上の絶縁層及び１つ以上の金属層を含む。一例として、積層体１２に含まれる絶縁膜には、窒化ケイ素、酸化ケイ素を用いる。また、一例として、積層体１２に含まれる金属層には、銀、アルミニウムを用いる。
電極膜１３は、表面１０Ｓに沿って設けられている。すなわち、電極膜１３は、積層体１２の上面だけでなく、凹部ｒ１の側面及び底面や、凹部ｒ２の側面及び底面にも設けられている。電極膜１３は、単層であっても良いし、積層構造を有していても良い。電極膜１３は、凹部ｒ１の底面において半導体積層体１１と接触している。電極膜１３は、半導体積層体１１と、電極膜１３上に接合される別の部材と、の間の電気的な接触面積を広げるために設けられる。一例として、電極膜１３は、アルミニウム又はアルミニウムを主成分とする合金を含む。
続いて、第３形成工程として、図１Ｂに示したように、電極膜１３の表面に沿って、金属層２４（第４金属層）を形成する。金属層２４は、後述する金属層２３ａ及び金属層２３ｂを電解めっき法により形成する際に、シード層として機能する。金属層２４は、単層であっても良いし、積層構造を有していても良い。例えば、金属層２４は、電極膜１３の表面上に、チタン層、ニッケル層、及び金層を、この順に積層することで形成される。
次に、構造体１０の凹部ｒ１内の表面の少なくとも一部に粗面部を形成する。ここでの粗面部を第１粗面部とする。また、凹部ｒ２内の表面の少なくとも一部に別の粗面部を形成する。この粗面部を第２粗面部とする。本実施形態では、これらの工程を第１形成工程とする。これらの粗面部は、例えば図１Ｃに示したように、金属層２３ａ（第３金属層）及び金属層２３ｂを設けることで、形成される。金属層２３ａ及び金属層２３ｂの表面は、これらの金属層が形成される前の凹部ｒ１内の表面及び凹部ｒ２内の表面よりも算術平均粗さＲａが大きく粗い表面である。金属層２３ａ及び金属層２３ｂを設けることで、凹部ｒ１内及び凹部ｒ２内の表面の少なくとも一部の粗さが、金属層２４の表面の粗さよりも大きくなる。
金属層２３ａ及び金属層２３ｂは、例えば電解めっき法により形成される。金属層２３ａ及び金属層２３ｂを形成する際、表面１０Ｓの凹部ｒ１及び凹部ｒ２が設けられている面以外の表面にマスクを形成する。このようなマスクの形成には、フォトリソグラフィ法によるフォトレジストを用いる。その後、表面１０Ｓに対して、マスクを介して電界めっき法を行う。そして、マスクをエッチング法などにより除去する。これにより、凹部ｒ１内及び凹部ｒ２内の表面の少なくとも一部にのみ、それぞれ金属層２３ａ及び金属層２３ｂが形成される。金属層２３ａ及び金属層２３ｂの材料は、任意で選択することができる。例えば、金属層２３ａ及び金属層２３ｂは、ニッケルで構成される。
なお、金属層２３ａ及び金属層２３ｂの形成には、これらの金属層の表面を粗く形成できる方法であれば、めっき以外の方法が用いられても良い。金属層２３ａ及び金属層２３ｂの形成方法にめっき法以外の方法を用いる場合は、金属層２４の形成を省略しても良い。
次に、第２形成工程として、図１Ｄに示したように、金属層２３ａ及び金属層２３ｂが設けられた構造体１０の上に、金属層２１（第１金属層）を形成する。例えば、金属層２１を形成する際、凹部ｒ１及び凹部ｒ２では表面１０Ｓに沿って金属層２１が形成される。
金属層２１は、構造体１０を別の部材と接合するために設けられる。金属層２１の材料は、接合に適した任意の金属を含む。例えば、金属層２１は、錫で構成される。
一方で、構造体１０とは別に、第２準備工程として、図１Ｅに示したように、金属層２２（第２金属層）が設けられた基板２を準備する。例えば、基板２は、Ｓｉ又はＣｕＷなどで構成される。金属層２２は、構造体１０の金属層２１と接合させるために設けられる。金属層２２は、単層であっても良いし、積層構造を有していても良い。例えば、金属層２２は、白金層、チタン層、ニッケル層、及び錫層を、この順に積層することで形成される。
次に、接合工程として、図１Ｆに示したように金属層２１と金属層２２を対向させ、金属層２１と金属層２２を接合させる。この接合工程では、基板１と基板２とを互いの方向に向けて押圧しつつ加熱する。これにより、金属層２１と金属層２２が溶融して接合される。また、このとき、凹部ｒ１内及び凹部ｒ２内に設けられた粗面部の作用により、凹部ｒ１内及び凹部ｒ２内へ、溶融した金属層２１及び金属層２２が流れ込み、凹部ｒ１及び凹部ｒ２が金属層２１や金属層２２などによって埋め込まれる。
上述した接合により、例えば図１Ｇに示したように、金属層２１、２２、２３ａ、２３ｂ、及び２４が互いに混ざり合って合金化し、合金層２５が形成される。接合後は、例えば図１Ｈに示したように、構造体１０側の基板１が除去されても良い。
ここで、比較例を参照しながら実施形態の効果を説明する。比較例に係る製造方法として、以下の２つの方法が挙げられる。
まず比較例１の方法では、凹部ｒ１が形成された構造体１０の表面１０Ｓに、金属層２３ａ及び金属層２３ｂを形成せずに、金属層２１を形成する。その後、金属層２１と、基板２の上に形成された金属層２２と、を接合させる。
この方法によれば、接合に必要な工程を簡素化できる。しかし、この方法の場合、凹部ｒ１が深いと、接合工程において、溶融した金属層２１及び金属層２２が凹部ｒ１内へは十分に流れ込まない。この結果、接合後の半導体素子では、凹部ｒ１が設けられた位置に空洞（ボイド）が形成される。この空洞が形成されると、半導体素子の接合強度、電気特性、及び放熱性が低下する。
次に比較例２の方法では、金属層２３ａ及び金属層２３ｂを形成せずに、凹部を埋め込むための厚い金属膜を構造体１０の表面１０Ｓ全体に形成する。次に、この金属膜の表面をエッチングにより平坦化する。続いて、平坦化された金属膜の表面に金属層２１を形成する。その後、金属層２１と、基板２の上に形成された金属層２２と、を接合させる。
この方法によれば、表面１０Ｓにおける凹部が確実に金属膜によって埋め込まれるため、製造される半導体素子の接合強度、電気特性、及び放熱性が向上する。一方で、この比較例２の方法を用いる場合、工程数が多くなるため、製造コストが増加する。特に、凹部ｒ１が深い場合、凹部ｒ１を埋め込むために比較的厚い金属膜を形成しなければならない。このため、金属膜の形成や、その平坦化に長い時間を要し、製造コストがさらに増加する。
これらの方法に対して、実施形態に係る製造方法では、厚い金属膜を形成する代わりに、凹部ｒ１内の表面の少なくとも一部に、粗面部を有する金属層２３ａを形成する。発明者らは、粗面部を形成することで、接合工程において、溶融した金属が凹部ｒ１内へ流れ込み易くなることを発見した。粗面部の作用により、溶融した金属が凹部ｒ１内へ流れ込み易くなることで、接合後の半導体素子において、凹部ｒ１が設けられた部分に空洞が生じることを抑制できる。
すなわち、実施形態に係る半導体素子の製造方法によれば、凹部ｒ１を埋め込む厚い金属膜を形成せずとも、凹部ｒ１を金属層２１及び金属層２２で埋め込むことが可能となる。このため、金属膜を形成しない場合でも、製造される半導体素子の接合強度を確保しつつ電気特性や放熱性の低下を抑制できる。また、厚い金属膜の形成や、その金属膜を平坦化する必要が無いため、工程を簡素化でき、半導体素子の製造コストを低減できる。
以上の通り、実施形態に係る半導体素子の製造方法によれば、接合強度、電気特性、及び放熱性の低下を抑制しつつ、工程を簡素化して製造コストを低減することが可能となる。
また、実施形態に係る製造方法によれば、凹部ｒ１よりも浅い凹部ｒ２に対しても、凹部ｒ２内の表面の少なくとも一部に粗面部（金属層２３ｂ）を形成している。このため、接合後の半導体素子で、凹部ｒ２が設けられた位置における空洞の発生を抑制でき、接合強度、電気特性、及び放熱性を向上させることができる。
発明者らが検証したところ、金属層２３ａ及び金属層２３ｂの表面におけるＲａが２９．６ｎｍ程度であり、それ以外の表面におけるＲａが４．１ｎｍ程度であると、溶融した金属層２１及び金属層２２が凹部ｒ１及び凹部ｒ２内へ十分に流れ込んでいくことが確認できた。
接合工程では、構造体１０（基板１）と基板２の一方を、他方に向けて押圧しながら、金属層２１と金属層２２を加熱することが望ましい。押圧することで、凹部ｒ１及び凹部ｒ２内へ、溶融した金属層２１及び金属層２２がより流れ込みやすくなるためである。また、本実施形態によれば、溶融した金属が凹部ｒ１及び凹部ｒ２内へ容易に流れ込むため、接合時に基板１及び基板２に加える荷重を低減することができる。このため、接合時に基板１や、基板２、構造体１０などが損傷することを抑制でき、半導体素子の歩留まりを向上させることができる。
金属層２３ａ及び金属層２３ｂの形成方法は、これらの金属層の表面を粗くできれば、任意である。ただし、これらの金属層の形成方法としては、めっき法が好適である。めっき法を用いることで、表面がより粗い金属層２３ａ及び金属層２３ｂを、より短時間で形成できる。
金属層２３ａの厚みＴ１及び金属層２３ｂの厚みＴ２は、比較的小さいことが望ましい。厚みＴ１及び厚みＴ２を小さくすることで、金属層２３ａ及び金属層２３ｂの形成に要する時間を短縮できるためである。また、本実施形態によれば、厚みＴ１及び厚みＴ２が小さくても、粗面部の作用により、溶融した金属層２１及び金属層２２を凹部ｒ１内及び凹部ｒ２内へ十分に流し込める。金属層２３ａの厚みＴ１及び金属層２３ｂの厚みＴ２は、凹部ｒ１の深さＤ１よりも小さい。厚みＴ１及び厚みＴ２は、深さＤ２より小さく、且つ深さＤ１の０．１倍以上０．５倍以下にすることが好ましく、０．１５倍以上０．３倍以下にすることがさらに好ましい。厚みＴ１及び厚みＴ２は、深さＤ１の０．１倍以上とすることで、粗面部としての作用を効果的に得ることができ、溶融した金属層２１及び金属層２２を凹部ｒ１及びｒ２内に流し込みやすくできる。厚みＴ１及び厚みＴ２は、深さＤ１の０．５倍以下とすることで、金属層２３ａをより短時間で形成することができ、歩留まりを向上させることができる。凹部ｒ１の深さＤ１は、例えば、４μｍ以上７μｍ以下程度とすることができる。凹部ｒ２の深さＤ２は、例えば、１μｍ以上３μｍ以下程度とすることができる。厚みＴ１及び厚みＴ２は、例えば、１μｍ以上３μｍ以下程度とすることができる。
上述した各金属層の材料については任意であるが、金属層２１が錫を含み、金属層２２、金属層２３ａ、及び金属層２３ｂがニッケルを含むことが望ましい。金属層２１が錫を含む場合、金属層２１の融点を低くできる。金属層２１の融点が低くなると、基板１と基板２との接合時の温度を低くすることができ、熱による構造体１０へのダメージを低減できる。さらに、金属層２２がニッケルを含む場合、溶融した金属層２１の錫とニッケルにより合金が形成される。錫とニッケルの合金の融点は、錫単体の融点よりも高い。従って、半導体素子の耐熱性が向上し、接合後の工程において合金層が溶融することを防止できるため、半導体素子の製造工程の自由度及び歩留まりを向上させることができる。
また、接合工程においては、凹部ｒ１内及び凹部ｒ２内においても、上述した錫とニッケルとの合金が形成されうる。凹部ｒ１内及び凹部ｒ２内には金属層２３ａ、２３ｂにより多くの錫が流れ込む傾向にあるため、凹部ｒ１内及び凹部ｒ２内では、ニッケルが設けられた部分から離れ、他の部分に比べて金属層２２からニッケルが供給され難い部分が生じやすい。しかし、凹部ｒ１内及び凹部ｒ２内に設けられた金属層２３ａ及び金属層２３ｂがニッケルを含むことで、凹部ｒ１内及び凹部ｒ２内で合金が形成される際のニッケルの不足を補うことができる。これにより、凹部ｒ１内及び凹部ｒ２内で形成される錫とニッケルの合金の融点をより確実に高めることができ、半導体素子の歩留まりを向上させることができる。
（変形例）
図２Ａ、図２Ｂ、図３Ａ、及び図３Ｂは、本発明の一実施形態に係る半導体素子の製造方法の変形例を示す工程の模式断面図である。
図１Ａ〜図１Ｈに示した例では、表面が粗い金属層２３ａ及び金属層２３ｂを設けることで、凹部ｒ１及び凹部ｒ２内の表面の少なくとも一部に粗面部を形成した。粗面部を形成する方法は、この例に限定されない。
例えば、変形例１としては、金属層２４を形成した後、図２Ａに示したように、金属層２４の全面上に金属層２３を形成する。続いて、金属層２４の表面の凹部ｒ１及び凹部ｒ２が設けられている面以外の表面をマスクＭ１で被覆する。その後、図２Ｂに示したように、マスクＭ１で覆われていない凹部ｒ１内及び凹部ｒ２内の表面の少なくとも一部を加工し、金属層２４の表面を粗くする。金属層２４の表面の加工の具体的な方法としては、マスクＭ１で覆われていない表面を、活性ガス又は不活性ガスのプラズマに暴露したり、不活性ガスのイオンビームを照射したり、エッチング液を用いてウェットエッチングする方法が挙げられる。
又は、変形例２としては、金属層２４を形成せずに、図３Ａに示したように、構造体１０の表面１０Ｓの凹部ｒ１及び凹部ｒ２が設けられている面以外の表面をマスクＭ２で被覆する。その後、図３Ｂに示したように、マスクＭ２で覆われていない凹部ｒ１内及び凹部ｒ２内の表面の少なくとも一部を加工し、構造体１０の表面１０Ｓを粗くする。構造体１０の表面１０Ｓの加工には、上述した方法と同様の方法が用いられる。
これらの方法によっても、図１Ａ〜図１Ｈに示した例と同様に、凹部ｒ１内及び凹部ｒ２内の表面の少なくとも一部に粗面部を形成できる。すなわち、接合工程において、溶融した金属層２１及び金属層２２を、凹部ｒ１内及び凹部ｒ２内へ流れ込み易くできる。
（適用例）
実施形態に係る半導体素子の製造方法は、一方の部材の表面に凹部が設けられた２つの部材を接合する方法に、広く適用できる。ここでは、その一例として、半導体発光素子の製造方法に、実施形態に係る製造方法を適用した場合を説明する。
まず、製造される半導体発光素子の構造について、図４及び図５を参照して説明する。
図４は、本発明の一実施形態に係る半導体素子の製造方法を用いて製造される半導体発光素子を示す模式平面図である。
図５は、図４のＶ−Ｖ断面図である。
半導体発光素子１００は、図４及び図５に示したように、基板２、構造体１０、金属層２４、合金層２５、裏面電極３１、ｐパッド電極３２、及び保護層３３を有する。
裏面電極３１は、半導体発光素子１００の裏面に設けられている。基板２は、裏面電極３１の上に設けられている。合金層２５は、基板２の上に設けられている。合金層２５の一部は、構造体１０の凹部ｒ１及び凹部ｒ２が設けられた位置において、上方に向けて突出している。金属層２４及び電極膜１３は、合金層２５の表面に沿って設けられている。
積層体１２は、凹部ｒ１の周りにおいて、電極膜１３の上に設けられている。また、積層体１２の上には、半導体積層体１１及びｐパッド電極３２が設けられている。ｐパッド電極３２は、平面視において、半導体積層体１１から離れて設けられている。
半導体積層体１１は、ｎ形半導体層１１ａ、ｐ形半導体層１１ｂ、及び発光層１１ｃを含む。また、積層体１２は、ｐ側電極１２ａ、絶縁層１２ｂ、配線層１２ｃ、及び絶縁層１２ｄを含む。
発光層１１ｃは、ｎ形半導体層１１ａとｐ形半導体層１１ｂとの間に設けられている。
ｎ形半導体層１１ａは、半導体積層体１１において、半導体発光素子１００の上面側に設けられている。ｐ形半導体層１１ｂ及び発光層１１ｃは、平面視において、ｎ形半導体層１１ａの下面のうち凹部ｒ１が設けられていない領域と重なる下面に設けられている。
ｐ側電極１２ａは、凹部ｒ１の周りにおいて、ｐ形半導体層１１ｂの下に部分的に設けられている。絶縁層１２ｂは、配線層１２ｃがｐ側電極１２ａ以外と接触しないように、ｐ側電極１２ａの外周及びｐ形半導体層１１ｂの下面を覆っている。配線層１２ｃは、ｐ側電極１２ａ及び絶縁層１２ｂの下に設けられ、ｐ側電極１２ａとｐパッド電極３２を電気的に接続している。絶縁層１２ｄは、配線層１２ｃ、ｐ形半導体層１１ｂ、及び発光層１１ｃと電極膜１３との間に設けられている。電極膜１３は、凹部ｒ１においてｎ形半導体層１１ａと接触し、コンタクト面１１ｎを形成している。
保護層３３は、半導体積層体１１の表面を覆っている。ｎ形半導体層１１ａの上面を、半導体発光素子１００における光取り出し効率向上のために、光を散乱させる程度の粗面としてもよい。
各構成要素の材料の一例を説明する。
半導体積層体１１は、窒化ガリウムを含む。ｐ側電極１２ａ及び配線層１２ｃは、アルミニウム、銀、インジウム、チタンやニッケルなどの金属材料を含む。絶縁層１２ｂ及び絶縁層１２ｄは、酸化シリコンなどの絶縁材料を含む。
基板２の裏面に設けられる裏面電極３１は、白金などの金属を含む。ｐパッド電極３２は、チタン、白金、又は金などの金属を含む。保護層３３は、酸化シリコンなどの透明な絶縁材料を含む。
図６Ａ〜図６Ｆは、本発明の一実施形態に係る半導体素子の製造方法の適用例を示す工程の模式断面図である。
まず、図６Ａに示した構造体１０を用意する。構造体１０は、上述した半導体積層体１１及び積層体１２を有する。また、構造体１０の表面１０Ｓには、凹部ｒ１と、凹部ｒ１よりも浅い凹部ｒ２と、が設けられている。
続いて、構造体１０の凹部ｒ１内及び凹部ｒ２内の表面の少なくとも一部に、それぞれ金属層２３ａ及び金属層２３ｂを形成する。次に、図６Ｂに示したように、構造体１０の表面１０Ｓ側に金属層２１を形成する。金属層２１を、図１Ｅに示した基板２上の金属層２２と接合することで、図６Ｃに示した構造が得られる。すなわち、金属層２１と金属層２２が接合され、金属層２１、２２、２３ａ、２３ｂ、及び２４が混ざり合って合金化し、合金層２５が形成される。
次に、図６Ｄに示したように、基板１を除去する。続いて、図６Ｅに示したように、半導体積層体１１及び絶縁層１２ｂを加工し、ｐパッド電極３２及び保護層３３を形成する。その後、図６Ｆに示したように、基板２の裏面側に裏面電極３１を形成する。最後に、図６Ｆに示したダイシングラインＤＬで基板２をダイシングする。ダイシングラインＤＬは、凹部ｒ２が設けられた領域に位置する。以上の工程により、図４及び図５に示した半導体発光素子１００が製造される。
前述の実施形態は、本発明を具現化した例であり、本発明はこの実施形態には限定されない。当業者が上述の実施形態を適宜設計変更して実施し得る形態も、本発明の要旨を包含する限り、本発明の範囲に含まれる。
１、２…基板、 １０…構造体、 １０Ｓ…表面、 １１…半導体積層体、 １１ａ…ｎ形半導体層、 １１ｂ…ｐ形半導体層、 １１ｃ…発光層、 １１ｎ…コンタクト面、 １２…積層体、 １２ａ…ｐ側電極、 １２ｂ…絶縁層、 １２ｃ…配線層、 １２ｄ…絶縁層、 １３…電極膜、 ２１、２２、２３、２３ａ、２３ｂ、２４…金属層、 ２５…合金層、 ３１…裏面電極、 ３２…ｐパッド電極、 ３３…保護層、 １００…半導体発光素子、 Ｄ１、Ｄ２…深さ、 ＤＬ…ダイシングライン、 Ｍ１、Ｍ２…マスク、 Ｔ１、Ｔ２…厚み、 ｒ１、ｒ２…凹部

Claims (9)

  1. 半導体積層体を備え、第１凹部が表面に設けられた構造体を準備する第１準備工程と、
    前記構造体の前記第１凹部内の前記表面の少なくとも一部に、前記表面の他の部分よりも粗い第１粗面部を形成する第１形成工程と、
    前記構造体の前記表面側に第１金属層を形成する第２形成工程と、
    第２金属層が設けられた基板を準備する第２準備工程と、
    前記第１金属層と前記第２金属層を対向させた状態で加熱し、前記第１金属層と前記第２金属層を溶融させて接合させるとともに、前記第１凹部内へ溶融した前記第１金属層を流し込む接合工程と、
    を備えた半導体素子の製造方法。
  2. 前記接合工程において、前記構造体及び前記基板の一方を他方に向けて押圧しながら、前記第１金属層及び前記第２金属層を加熱する請求項１記載の半導体素子の製造方法。
  3. 前記第１形成工程において、前記第１凹部内の少なくとも一部に、前記第１凹部の内面に沿って、前記表面の前記他の部分よりも粗い表面を有する第３金属層を設けることで、前記第１粗面部を形成する請求項１又は２に記載の半導体素子の製造方法。
  4. 前記第１形成工程において、前記第３金属層をめっき法により形成する請求項３記載の半導体素子の製造方法。
  5. 前記第１形成工程において、
    前記構造体の前記表面に沿って第３金属層を形成し、
    前記第１凹部内に設けられた前記第３金属層の表面の少なくとも一部を、前記第３金属層の他の部分の表面よりも粗くすることで、前記第１粗面部を形成する
    請求項１又は２に記載の半導体素子の製造方法。
  6. 前記第３金属層の厚みは、前記第１凹部の深さよりも小さい請求項３〜５のいずれか１つに記載の半導体素子の製造方法。
  7. 前記第１準備工程の後であって、前記第１形成工程の前に、前記構造体の前記表面側にニッケルを含む第４金属層を形成する第３形成工程を、さらに備え、
    前記第１金属層は、錫を含み、
    前記第３金属層は、ニッケルを含む請求項３〜６のいずれか１つに記載の半導体素子の製造方法。
  8. 前記構造体の前記表面には、複数の前記第１凹部と、前記複数の第１凹部を囲み前記第１凹部よりも小さい深さである第２凹部と、が設けられ、
    前記第１形成工程において、さらに、前記第２凹部内の前記表面の少なくとも一部に、前記表面の前記他の部分よりも粗い第２粗面部を形成し、
    前記接合工程において、前記第１粗面部及び前記第２粗面部により、それぞれ、前記第１粗面部が形成された前記複数の第１凹部内と、前記第２粗面部が形成された前記第２凹部内と、に溶融した前記第１金属層を流し込む請求項１〜７のいずれか１つに記載の半導体素子の製造方法。
  9. 前記半導体積層体は、ｎ形半導体層と、ｐ形半導体層と、前記ｎ形半導体層と前記ｐ形半導体層との間に設けられた発光層と、を含み、
    前記構造体の前記第１凹部の底面には、前記ｎ形半導体層の一部が露出し、
    前記第１形成工程において形成される前記第１粗面部は、前記ｎ形半導体層の前記一部の上に位置する請求項１〜８のいずれか１つに記載の半導体素子の製造方法。
JP2018176121A 2018-09-20 2018-09-20 半導体素子の製造方法 Active JP7096489B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018176121A JP7096489B2 (ja) 2018-09-20 2018-09-20 半導体素子の製造方法
US16/576,261 US10886428B2 (en) 2018-09-20 2019-09-19 Method of manufacturing semiconductor element
EP19198198.4A EP3627569B1 (en) 2018-09-20 2019-09-19 Method of manufacturing semiconductor element
KR1020190115787A KR102676518B1 (ko) 2018-09-20 2019-09-20 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018176121A JP7096489B2 (ja) 2018-09-20 2018-09-20 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020047835A true JP2020047835A (ja) 2020-03-26
JP7096489B2 JP7096489B2 (ja) 2022-07-06

Family

ID=67998020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018176121A Active JP7096489B2 (ja) 2018-09-20 2018-09-20 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US10886428B2 (ja)
EP (1) EP3627569B1 (ja)
JP (1) JP7096489B2 (ja)
KR (1) KR102676518B1 (ja)

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148087A (ja) * 2004-10-21 2006-06-08 Nichia Chem Ind Ltd 半導体発光素子とその製造方法
JP2009010359A (ja) * 2007-05-30 2009-01-15 Nichia Corp 窒化物半導体素子及びその製造方法
US20110210362A1 (en) * 2010-10-12 2011-09-01 Sang Youl Lee Light emitting device and light emitting device package thereof
US20120007133A1 (en) * 2010-07-12 2012-01-12 Hyun Kyong Cho Light emitting device and lighting system
JP2013084878A (ja) * 2011-10-10 2013-05-09 Lg Innotek Co Ltd 発光素子及びこれを含む照明装置
JP2013084906A (ja) * 2011-09-27 2013-05-09 Nichia Chem Ind Ltd 半導体素子
JP2014096592A (ja) * 2012-11-09 2014-05-22 Seoul Viosys Co Ltd 発光素子及びそれを製造する方法
JP2014116439A (ja) * 2012-12-10 2014-06-26 Nichia Chem Ind Ltd 半導体発光素子
JP2014525672A (ja) * 2011-11-09 2014-09-29 東芝テクノセンター株式会社 発光装置およびその製造方法
US20140339587A1 (en) * 2013-05-17 2014-11-20 Nichia Corporation Semiconductor light emitting element and method of manufacturing the same
US20150144980A1 (en) * 2013-11-28 2015-05-28 Epistar Corporation Light-emitting device and manufacturing method thereof
JP2015173177A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
JP2016134423A (ja) * 2015-01-16 2016-07-25 株式会社東芝 半導体発光素子、発光装置、および半導体発光素子の製造方法
US20160276526A1 (en) * 2015-03-16 2016-09-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
JP2017054963A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体発光装置およびその製造方法
JP2017054902A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体発光装置
JP2017162907A (ja) * 2016-03-08 2017-09-14 株式会社東芝 接合方法および半導体装置の製造方法
JP2018037500A (ja) * 2016-08-31 2018-03-08 日亜化学工業株式会社 発光素子の製造方法
JP2018525821A (ja) * 2015-08-27 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子及びこれを含む発光素子パッケージ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
DE102009023849B4 (de) 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
CN102386319B (zh) 2010-08-30 2015-10-14 晶元光电股份有限公司 发光元件
KR101115539B1 (ko) * 2011-06-10 2012-02-28 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP5661660B2 (ja) 2012-02-07 2015-01-28 株式会社東芝 半導体発光素子
JP6287317B2 (ja) 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
KR20160025456A (ko) 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
JP2016174018A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体発光素子
TWI720053B (zh) 2016-11-09 2021-03-01 晶元光電股份有限公司 發光元件及其製造方法

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148087A (ja) * 2004-10-21 2006-06-08 Nichia Chem Ind Ltd 半導体発光素子とその製造方法
JP2009010359A (ja) * 2007-05-30 2009-01-15 Nichia Corp 窒化物半導体素子及びその製造方法
US20120007133A1 (en) * 2010-07-12 2012-01-12 Hyun Kyong Cho Light emitting device and lighting system
US20110210362A1 (en) * 2010-10-12 2011-09-01 Sang Youl Lee Light emitting device and light emitting device package thereof
JP2013084906A (ja) * 2011-09-27 2013-05-09 Nichia Chem Ind Ltd 半導体素子
JP2013084878A (ja) * 2011-10-10 2013-05-09 Lg Innotek Co Ltd 発光素子及びこれを含む照明装置
JP2014525672A (ja) * 2011-11-09 2014-09-29 東芝テクノセンター株式会社 発光装置およびその製造方法
JP2014096592A (ja) * 2012-11-09 2014-05-22 Seoul Viosys Co Ltd 発光素子及びそれを製造する方法
JP2014116439A (ja) * 2012-12-10 2014-06-26 Nichia Chem Ind Ltd 半導体発光素子
JP2014241401A (ja) * 2013-05-17 2014-12-25 日亜化学工業株式会社 半導体発光素子およびその製造方法
US20140339587A1 (en) * 2013-05-17 2014-11-20 Nichia Corporation Semiconductor light emitting element and method of manufacturing the same
US20150144980A1 (en) * 2013-11-28 2015-05-28 Epistar Corporation Light-emitting device and manufacturing method thereof
JP2015173177A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
JP2016134423A (ja) * 2015-01-16 2016-07-25 株式会社東芝 半導体発光素子、発光装置、および半導体発光素子の製造方法
CN105990476A (zh) * 2015-03-16 2016-10-05 株式会社东芝 半导体发光元件
JP2016174017A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体発光素子
US20160276526A1 (en) * 2015-03-16 2016-09-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
JP2018525821A (ja) * 2015-08-27 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子及びこれを含む発光素子パッケージ
JP2017054902A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体発光装置
JP2017054963A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体発光装置およびその製造方法
JP2017162907A (ja) * 2016-03-08 2017-09-14 株式会社東芝 接合方法および半導体装置の製造方法
JP2018037500A (ja) * 2016-08-31 2018-03-08 日亜化学工業株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
KR20200033761A (ko) 2020-03-30
EP3627569A1 (en) 2020-03-25
US20200098946A1 (en) 2020-03-26
KR102676518B1 (ko) 2024-06-18
US10886428B2 (en) 2021-01-05
EP3627569B1 (en) 2021-07-14
JP7096489B2 (ja) 2022-07-06

Similar Documents

Publication Publication Date Title
JP5810323B2 (ja) 発光装置
JP6413460B2 (ja) 発光装置及び発光装置の製造方法
JP6367175B2 (ja) 半導体発光素子
JP2006245379A (ja) 半導体発光素子
US20120305964A1 (en) Semiconductor light emitting element and method for manufacturing same
KR102234785B1 (ko) 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩
TWI475720B (zh) 半導體發光裝置的製造方法及半導體發光裝置
KR20110019416A (ko) 광전 소자 및 그 제조 방법
KR20110082540A (ko) 광전 반도체 소자의 제조 방법 및 광전 반도체 소자
JP2011253975A (ja) 発光装置およびその製造方法
CN102339757A (zh) 用于制造具有玻璃衬底的半导体器件的方法
TW201108461A (en) Optoelectronic semiconductor body and optoelectronic semiconductor chip
JP2007013093A (ja) 発光ダイオード
WO2015077623A1 (en) Led submount with integrated interconnects
JP2014531768A (ja) ３ｄ集積化プロセスにおいて材料の層を転写する方法ならびに関連する構造体およびデバイス
JP2013239699A (ja) 半導体発光素子
US7635869B2 (en) Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip
TW201214773A (en) Radiation-emitting semiconductor body, method for producing a radiation-emitting semiconductor body and radiation-emitting semiconductor component
JP7096489B2 (ja) 半導体素子の製造方法
JP6826761B2 (ja) 半導体装置の製造方法
CN214280006U (zh) 一种易于焊接的倒装led芯片
TWI324403B (en) Light emitting diode and method manufacturing the same
TW201210060A (en) Process for producing light emitting diode, process for cutting light emitting diode and light emitting diode
JP2006332610A (ja) 発光素子の製造方法及び発光素子
JP7004918B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220606

R150 Certificate of patent or registration of utility model

Ref document number: 7096489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150