CN1947232A - 用于将至少一层结构化的方法以及具有由所述层形成的结构的电子部件 - Google Patents

Abstract

本发明说明了一种用于产生至少一个结构化的层(10A)的方法，其中在位于衬底(5)上的层(10)上产生具有第一结构(20A)和第二结构(20B)的掩模结构(20)。通过该掩模结构(20)，第一结构(20A)借助各向同性的结构化方法而第二结构(20B)借助各向异性的结构化方法被转移到所述层(10)上。根据本发明的方法允许在至少一个具有单个掩模结构的层中产生两个结构(20A，20B)。

Description

用于将至少一层结构化的方法 以及具有由所述层形成的结构的电子部件

在制造半导体结构和电子部件时，通常必需从至少一个层中形成至少两个结构。在此，通常为每个待产生的结构而分别将光致抗蚀剂涂敷在该层上，进行曝光、显影并且接着将光致抗蚀剂的结构转移进该层中。这种方法耗时且复杂，因为它要求分别涂敷两个光敏抗蚀剂层以及要求从至少一个层中分别形成第一结构和第二结构。

本发明的任务在于说明一种方法，该方法在上述缺点方面进行了改进。

根据本发明，该任务通过根据权利要求1所述的方法来解决。该方法的一些有利的扩展方案以及具有借助该方法制造的结构的部件是另外的权利要求的主题。

本发明描述了用以下方法步骤来产生被结构化的层的方法：

A)在衬底上设置至少一个层，

B)在至少一个层上产生具有第一结构和第二结构的掩模结构，

C)通过各向同性方法来结构化所述的至少一个层，

D)接着通过各向异性方法来结构化所述的至少一个层。

与上述传统的方法相反，在根据本发明的方法中仅需一种掩模结构，因为在方法步骤C)和D)中，根据本发明借助该掩模结构的第一结构和第二结构通过各向同性方法并接着通过各向异性方法结构化该层。在各向同性结构化方法中，例如在用湿化学刻蚀剂各向同性地刻蚀时，结构化率与方向无关。在此，由于各向同性的结构化而在方法步骤C)中在第一结构下方去除所述的至少一个层的大区域，使得该层的位于其下的区域随后可以在方法步骤D)中进行结构化。在各向异性的方法中，该结构化率与方向相关。在方法步骤C)中，例如可以考虑湿化学刻蚀方法作为各向同性的结构化方法，而在方法步骤D)中例如可以考虑溅射方法作为各向异性方法。另一些各向同性地起作用的刻蚀剂的例子是湿化学刻蚀介质，如HF溶液或者HCl溶液，而各向异性的刻蚀剂的例子例如是氩等离子体或者氯等离子体。因此，根据本发明可能的是，由于方法步骤C)中的各向同性的结构化方法与方法步骤D)中的各向异性的结构化方法的组合而仅用一种掩模结构就在至少一个层中产生两个结构。

在一种有利的实施形式中，在方法步骤A)中产生第一层，并在其上方产生至少一个第二层，其中接着在C)中将第二层结构化而在D)中将第一层结构化。在此，由于在方法步骤C)中的各向同性的结构化，所以可以在掩模结构的第二结构下方去除第二层的更大的部分，并且由此露出第一层的更大区域，这些区域随后可以在方法步骤D)中进行结构化。接着，在方法步骤D)中，掩模结构的第二结构尽可能精确地借助各向异性的结构化方法而转移进第一层中。

有利的是，在方法步骤C)中掩模结构的第一结构以及在方法步骤D)中掩模结构的第二结构被转移进至少一个层中。

掩模结构的第一结构可以是粗结构，该粗结构与第二结构、即精细结构相比具有相对大的扩展。在此优选的是，粗结构的最小扩展两倍于精细结构的最小扩展。在此，通过在方法步骤C)中的各向同性的结构化，在掩模结构中会出现第二精细结构的掏蚀(Unterhoehlung)，使得在那里基本上只有粗结构被转送进所述的至少一个层中(参见例如图1C)。由此，C)中的各向同性的结构化可以“忽略(hinwegmitteln)”精细结构，使得该精细结构完全被钻蚀并且因此不转移。在各向异性的结构化步骤D)中，随后才将第二精细结构转移进所述的至少一个层中。如果第一层和第二层被涂敷在该衬底上，则粗结构有利地转移进第二层中而精细结构转移进第一层中。在此，该粗结构例如可以是针对具有确定几何形状(例如圆形、三角形、四边形)的结合片的形状，而精细结构例如可以是针对接触线或者精细印制导线的线形结构。

如果代替第一层和第二层，在该衬底上仅仅存在一个层，则在方法步骤C)中，由于各向同性的结构化方法而可以去除该层的临近粗掩模结构的区域，并且仅仅是掩模结构的粗结构被转移进该层中。接着在方法步骤D)中，精细结构可以被转移进该层的与粗掩模结构远离的区域中。

此外，在该衬底上存在第一层和第二层的情况下，如果在方法步骤C)中使用对第二层选择性的刻蚀剂以及必要时也在方法步骤D)中使用对第一层选择性的刻蚀剂，这是有利的。通过这种方式可以保证，在方法步骤C)和D)中分别仅仅将所希望的层结构化。在此，刻蚀剂的选择取决于第一层和第二层的特性。若第一层是金属层而第二层是电介质层时，例如是SiO₂，则例如在C)中可以使用HF而在D)中使用溅射方法。

第一和第二待结构化的层例如可以是金属层。若这两个被结构化的层要用于接触电子部件，则在该衬底上产生铂层作为第一层以及产生金层作为第二层时是特别有利的。这两个金属层导电性特别良好，其中在金层上还特别简单地，例如可以借助结合方法、例如超声波结合，来安装用于电接触的导线。

在根据本发明的方法步骤B)中，有利地产生光敏抗蚀剂层并且借助光刻技术(通过曝光和随后的显影来结构化)结构化成掩模结构。在根据本发明的方法中，被结构化的光敏抗蚀剂层特别适合作为掩模结构。当然，也可在方法步骤B)中产生不能进行光结构化的掩模结构。例如可能在第二层上产生聚合物层，例如聚酰亚胺层，并且该聚合物层接着借助结构化的刻蚀通过掩模而结构化成掩模结构。

在根据本发明的方法的一种有利实施形式中，在C)之后进行的方法步骤C1)中，在这些区域中的掩模结构下降到第一层上，其中在这些区域中，掩模结构下方的第二层已被去除。这样的附加方法步骤例如在图1D中示出。根据本发明可能的是，在方法步骤C)中由于各向同性的结构化方法而通过去除第二层来将掩模结构的大区域掏蚀(参看例如图1C)。在这样的情况下，于是特别有利的是，在方法步骤C1)中将掩模结构下降到第一层上，以便保证掩模结构的结构可以在方法步骤D)中借助各向异性的结构化方法特别精确地转移到第一层上。掩模结构下降到第一层例如可以通过这样的方式来实现，即干燥该掩模结构，或者为了干燥掩模结构，将由具有第一层和第二层的衬底以及掩模结构组成的整个装置引入离心机，并且接着被离心旋转，其中掩模被干燥并且同时下降到第一层上。

如果在方法步骤C)中所使用的结构化剂、例如刻蚀化学试剂借助洗涤剂、例如水来去除，并且接着要去除残留的水时，则合乎目的的是首先干燥掩模结构。

有利的是，在方法步骤C)中，除了掩模结构下方的一个或者多个区域外，完全地去除第二层。因此，露出第一层的很大的区域，并且由此可以在方法步骤B)中特别简单地进行结构化。

此外，在紧接着方法步骤D)之后的方法步骤E)中可以去除掩模结构。在这样的情况下，需要该掩模结构作为临时存在的结构仅仅用于将第一层和第二层或者所述的一个层结构化，并且随后又可以去除该掩模结构。

有利的是，根据本发明的方法这样调整，使得一种用于制造电子部件、特别是电子部件的电端子的方法成为其主题。在此，在方法步骤A)中提供了具有附加功能层的衬底，并且在方法步骤B)中产生一种掩膜结构，该掩膜结构具有几何上形成的、平面的区域作为第一结构，以及从其中出来的线状结构作为第二结构。这样的掩模例如在图1中示出。接着，在方法步骤C)中，第二层被结构化成设置在掩模结构的几何上形成的区域下方的区域，其中形成了结合片(参看例如图1C和图2)。接着，在方法步骤D)中掩模结构的线状结构被转移进第一层中，其中形成了接触线(参看例如图1E)。在此，该结合片具有基本上与掩模结构的区域的几何形状相应的形状。这意味着，与掩模结构的区域的几何形状相比，结合片具有附加的凹入(Einbuchtung)并且也具有朝向衬底展宽的横截面(参看例如图1C、2和3)。在此，这些凹入和朝向衬底展宽的横截面归因于C)中的各向同性的结构化方法，该方法导致掩模结构的掏蚀。

在图1A至1F中，在横截面中示意性地示出了一种与根据本发明的这些变形方案类似的、具有附加的方法步骤C1)的方法。在此，在掩模结构中形成贯穿的层区域的、掩模结构的几何上形成的区域用作结构化由第二层构成的结合片。在此，该区域的几何形状可以任意地选择。例如可能是四边形，如图3中所示，椭圆形、圆形或者三角形或者任意的多边形的形状。此外可能的是，掩模结构的区域的几何形状也可以采用任意不规则的形状。在此，在方法步骤C)中各向同性地进行结构化时，掩模结构的区域的几何形状被成像到第二层中，其中由于各向同性的结构化方法而产生掩模结构的掏蚀，使得掩模结构的区域的几何形状仅仅被粗略地转移进第二层中(参看例如图1C和3)。在此，根据所使用的各向同性的刻蚀介质、第二层的特性和方法步骤C)中的刻蚀过程的持续时间，产生结合片形状的凹入。由此，例如掩模结构的区域的圆形这样地被转移进第二层中，使得结合片具有带附加凹入的圆形(参看图2)。此外，由第二被结构化的层构成的结合片由于各向同性的结构化方法而具有朝向衬底展宽的横截面，如同样在图1C中示出的那样。

由此，可以借助根据本发明的方法的变形方案特别简单地制造用于电子部件的接触线和结合片，其中通过根据本发明的方法的制造可以根据制成部件的结合片的几何形状和外形来识别(结合片具有带附加凹入的、掩模结构的区域的几何形状并且此外还具有朝向衬底展宽的横截面)。借助根据本发明的这些变形方案制造的接触线与结合片电接触，并且使得例如可以借助结合的导线而被施加在结合片上的电流均匀地作用在整个衬底上或者作用在被涂敷在该衬底上的功能层上。因此，接触线将在结合片上的电流尽可能均匀地“分配”到部件的功能层上。在此，接触线可以采用各种各样的任意形状。例如，它们可以栅状地成形(参看例如图2和4)。此外，接触线同样可以辐射状和锯齿状地成形，如在图3中所示。

此外还可能的是，使用根据本发明的方法的变形方案，用于制造有源元件、例如电子部件的导电结构及其结合片。例如表面波部件的导电微结构(例如叉指式指形电极(interdigitale Fingerelektroden))和与这些表面波部件电接触的结合片可以特别简单地借助根据本发明的方法的一些变形来制造。表面波部件的导电微结构包括例如铝，而与这些部件接触的结合片可以包括金。

此外，本发明的主题是一种包括衬底的电子部件，该衬底具有一设置在其上的第一结构和第二结构，其中从至少一个层中借助各向同性的结构化方法结构化出第一结构，而借助各向异性的结构化方法结构化出第二结构。在此，第一结构由于各向同性的结构化方法而具有朝向衬底展宽的横截面以及不规则的几何形状，该几何形状基本上与为产生该第一结构所使用的掩模结构的形状相应，并且由于各向同性的结构化而具有附加的凹入。第一结构例如可以是结合片而第二结构可以是接触线、例如印制导线或者接触栅。

在传统的部件中，结合片通常具有确定的几何形状，例如圆形形状或者四边形，其中没有附加的凹入并且也没有朝向衬底展宽的横截面。这归因于，在传统制造方法中为了电接触而使用各向异性的结构化方法，这些结构化方法将光致抗蚀剂的结构垂直地转移进待结构化的层中。

根据本发明的部件具有这样的优点，即可以被特别简单地制造。在此，结合片的几何形状例如可以是圆形、三角形、四边形、多边形或者甚至采用任意不规则的形状。

有利的是，这样的部件中的接触线栅状地成形，使得可以特别均匀地将施加在结合片上的电流分配到功能层上。有利的是，第二层的材料是金，通常由该材料来结构化结合片，而第一层的材料有利地可以是铂，由该材料来形成接触线。

此外，本发明的主题是一种包括衬底的电子部件，该衬底具有设置在其上的第一和第二结构，其中第一结构具有朝向衬底展宽的横截面和这样的几何形状，该几何现状的周边具有附加的凹入。

如上所述，这些凹入和朝向衬底展宽的横截面可以归因于第一结构的各向同性刻蚀。

以下借助一些实施例和附图还将更进一步地解释本发明。

图1A至1F在横截面中示意性地示出了根据本发明的方法的一种变形方案。

图2A和2B在俯视图中示出了在方法步骤C)中各向同性地结构化第二层期间的结合片的接收部的放大视图。

图3示出了具有接触线的结合片的一种实施形式。

图4示出了根据本发明的电子部件的一种可能的实施形式。

图1A在横截面中示出了在根据本发明的方法的方法步骤A)之后，由衬底5与设置在其上的第一层10和第二层15一起构成的装置。例如，若要为电子部件构建接触线和结合片形式的电接触，则第一层10例如可以包含铂而第二层15可以包含金。

接着如在图1B中所示，在方法步骤B)中在第二层15上产生掩模结构20。在此，该掩模结构20具有几何地成形的区域20A，在该区域下方形成结合片。此外，掩模结构20具有从区域20A出来的线状结构20B，这些线状结构在制造接触的情况中用于从第一层10中结构化出后来的接触线。在此，掩模结构20的这些线状结构可以栅状地构建。

图1C示出了，在方法步骤C)中如何通过掩模结构20借助各向同性的结构化方法将第二层15结构化，并且在此部分地露出第一层10。在此，在该方法步骤C)中形成第二被结构化的层15A，该层形成后来的结合片的一部分。在此，从图1C可以得知，由于各向同性的结构化方法而导致掩模结构20的钻蚀，使得在第二被结构化的层15A中形成凹入25A。这导致第二被结构化的层15A的横截面15C朝向衬底5展宽。各向同性的结构化方法，例如各向同性的刻蚀，在此有利地且如图1C中所示地，去除第二层15的大区域，其中第二层的这些大区域在掩模结构20的较小的结构20B下方，使得掩模结构20的广阔的区域被完全地掏蚀。

在此，在接下来的、这里在图1D中所示的方法步骤C1)中，掩模结构20的被掏蚀的这些部分下降到第一层10上。这例如可以通过这样的方式来实现，即干燥掩模结构20，以便去除在方法步骤C)中所使用的、用于冲洗蚀刻介质的水状清洁剂。刻蚀介质例如可以包括湿化学刻蚀剂。在此为了干燥，由掩模结构、这两个层以及衬底构成的整个装置例如可以被引入离心装置中，其中特别有利的是，同时将掩模结构20的被掏蚀的区域下降到第一层10上。掩模结构20下降到第一层10上能够实现的是，在随后的方法步骤D)中特别精确地将掩模结构转移到第一层10上。

接着，在方法步骤D)中通过掩模结构20将第一层10结构化，其中掩模结构20的较小的结构20B被转移到第一层中。在此，形成第一被结构化的层10A(图1E)。在此，形成接触栅，如例如在图2A和2B中以俯视图示出的那样。

接着，在方法步骤E)中去除掩模结构20，其中随后露出由第一和第二被结构化的层10A、15A构成的结合片25，并且另外露出接触线30(图1F)。若被结合上导线，则结合片25例如可以用于部件的电接触。

图2A和2B示出了第二层的、即金层的通过掩模结构20各向同性的结构化。如可在图2A中看到的那样，在此，掩模结构的栅状区域、线状结构20B在各向同性的刻蚀过程期间被掏蚀，其中在图2A中在线状结构20B的交叉点上还存在第二金层的一些残留物35。在此，掏蚀也还不完全。此外可以看出，由于各向同性的结构化而形成在结合片25中的凹入25A，这些凹入同样可以归因于掩模结构的掏蚀。在这种情况下，掩模结构的区域的原始几何形状是圆形的，使得由此产生具有附加的凹入25A的圆形的结合片。在图2B中方法步骤C)结束。在此，在掩模结构的线状结构20B的交叉点下方不再存在第二金层的区域35。

图3以俯视图示出了具有锯齿状辐射形式的接触线30的结合片25的另一可能的实施形式。掩模结构的区域的原始几何形状在此用虚线表示为形状20A。在该情况下，原始的形状是四边形的。由此，在方法步骤C)中由于各向同性的结构化而产生形状25B，该形状除了四边形20A之外还具有凹入25A。在此，辐射状的接触线30是接触线的一种可能的变形方案，这些接触线通常是栅状的。

图4示出了根据本发明的部件的示意性透视图。在这种情况下，该部件是InGaN-LED。在此，在衬底5上、例如在蓝宝石衬底上涂敷了不同的功能层。在此，例如涉及GaN缓冲层45、n掺杂的氮化镓40、InGaN多量子阱50以及P型氮化镓36。此外，伴随不同的元件还附加存在有例如铝或者铟掺杂的氮化镓层，这些层在此未详细示出。在通常差地导电的p掺杂的氮化镓层上，安装接触，这些接触例如可以借助根据本发明的方法来制造。即具有例如由于根据本发明的方法而附加存在的凹入25A的结合片25以及用于改善电流到p掺杂的氮化镓层36的传输的接触栅30。此外，在n掺杂的氮化镓层上还存在n电极60。在此，根据本发明的接触同样可以安装在n掺杂氮化镓层上。

实施例

在根据本发明的方法的方法步骤A)中，在此InGaN-LED被蒸镀具有厚度为40nm的由铂构成的第一层并且接着被蒸镀厚度为1,000nm的由金构成的第二层。接着，光敏抗蚀剂AZ 1505(Clariant)被离心涂布并且以相应的掩模曝光2秒(线宽(Stegbreite)2.5μm并具有直径120μm的中心结合片)。然后，所曝光的区域用显影器AZ 351B来显影，其中形成掩模结构。然后该掩膜结构在120℃中干燥30分钟。在方法步骤C)中接着第二层、金层用针对金的水状含氰化物的蚀刻介质来刻蚀，其中还补充刻蚀1 1/2分钟，以便实现掩模结构的良好掏蚀。接着，蚀刻介质通过用水冲洗衬底来去除，并且接着在旋转冲洗甩干机(Spin-Rinser-Dryer)中在最大为2,400U/min的情况下进行干燥，其中掩模结构的被掏蚀区域附加地下降到第一层、铂层上。在此，接着在低转速的情况下在旋转冲洗甩干机中在氮气流进行再干燥。随后，铂层借助溅射器在氩等离子体中被刻蚀6分钟(方法步骤D)。随后，在Posistrip中将掩模结构去除。

本发明并非限制于这些在此所示的实施例。在结合片的几何形状方面以及在接触线的形状和功能方面，另外的变形方案例如也是可能的。

Claims (27)

1.一种用于产生结构化的层(10A)的方法，其具有以下方法步骤：

A)在衬底(5)上设置至少一个层(10)，

B)在所述至少一个层(10)上产生具有第一结构(20A)和第二结构(20B)的掩模结构(20)，

C)通过各向同性方法将所述至少一个层(10)结构化，

D)接着，通过各向异性的方法将所述至少一个层(10)结构化。

2.根据上述权利要求所述的方法，用于产生至少两个相叠地设置在衬底(5)上的结构化的层(10A，15A)，

其中在方法步骤A)中设置第一层(10)并且在所述第一层上设置至少一个第二层(15)，

其中在方法步骤C)中将所述第二层(15)结构化并且在方法步骤D)中将所述第一层(10)结构化。

3.根据上述权利要求中的任一项所述的方法，

其中所述掩模结构的所述第一结构是粗结构，并且所述掩模结构的所述第二结构是精细结构，其中所述粗结构的最小扩展至少是所述精细结构的最小扩展的两倍。

4.根据权利要求2和3中的任一项所述的方法，

其中在所述方法步骤C)中使用针对所述第二层的选择性刻蚀剂。

5.根据上述权利要求中的任一项所述的方法，

其中在所述方法步骤A)中产生金属层作为第一层和/或第二层。

6.根据上述权利要求中的任一项所述的方法，

其中在所述方法步骤A)中在所述衬底上产生Pt层作为第一层而Au层作为第二层。

7.根据上述权利要求中的任一项所述的方法，

其中在所述方法步骤B)中产生光敏抗蚀剂层并且借助光刻技术来结构化成掩模结构。

8.根据权利要求2至7中的任一项所述的方法，

其中在所述方法步骤C)中去除了所述掩模结构下方的所述第二层，

其中接下来在方法步骤C1)中，在这样的区域中的所述掩模结构下降到所述第一层上，其中在这些区域中已去除了在所述掩模结构下方的所述第二层。

9.根据权利要求2至8中的任一项所述的方法，

其中在所述方法步骤C)中借助湿化学的各向同性的刻蚀将所述第二层结构化，

其中在所述方法步骤D)中借助各向异性的干刻蚀方法将所述第一层结构化。

10.根据权利要求2至9中的任一项所述的方法，

其中在所述方法步骤C)中将除在所述掩模结构下方的一个或者多个区域之外的所述第二层去除。

11.根据上述权利要求中的任一项所述的方法，

其中在接着D)之后的方法步骤E)中将所述掩模结构(20)去除。

12.根据权利要求2至11中的任一项所述的方法，用于制造电子部件(1)，其中

在所述方法步骤A)中，在所述第一层(10)下方提供具有附加功能层(36，40，45，50)的所述衬底(5)，其中第一和第二层(10，15)分别构造为金属层，

在所述方法步骤B)中产生具有至少一个几何上形成的区域(20A)的掩模结构(20)作为第一结构，并且产生从所述第一结构出来的线状结构(20B)作为第二结构，

在所述方法步骤C)中，将所述第二层(15)结构化成设置在所述掩模结构(20)的至少一个几何上形成的区域(20A)下方的区域(15A)，其中形成结合片(25)，

在所述方法步骤D)中，所述掩模结构(20)的所述线状结构(20B)被转移进所述第一层(10)中，其中形成接触线(30)，

其中所述结合片(25)具有基本上与所述掩模结构的几何上形成的所述区域的几何形状(20A)相应的形状(25B)以及具有朝向所述衬底展宽的横截面(25C)。

13.根据上述权利要求所述的方法，

其中所述掩模结构(20)的所述线状结构(20B)栅状地成形。

14.电子部件(1)，其具有

衬底(5)，

其中在所述衬底(5)上设置了第一结构(15A)和第二结构(10A)至少之一，

其中所述第一结构借助各向同性的结构化方法而所述第二结构借助各向异性的结构化方法从至少一个层(10)中被结构化出。

15.根据上述权利要求所述的电子部件，

其中从不同的第一层(10)和第二层(15)中结构化出所述第一结构(15A)和所述第二结构(10A)。

16.根据上述权利要求所述的电子部件，

其中所述第一结构包括结合片(25)而所述第二结构包括接触线(30)。

17.根据上述权利要求所述的电子部件，被构造为表面波部件，

其中所述接触线是导电的微结构，并且

所述衬底包括压电晶体。

18.根据权利要求16的部件，

其中所述接触线(30)被栅状地构造。

19.根据权利要求16至18中的任一项所述的部件，

其中所述接触线(30)包括第一导电材料，以及

所述接触片(25)包括第一导电层和第二导电层，其中所述第一层包括第一导电材料并且所述第二层包括第二导电材料。

20.根据上述权利要求的部件，

其中所述第一导电材料是Pt而所述第二导电材料是Au。

21.根据权利要求14至20中的任一项所述的部件，

其中所述衬底还包括有源层(36，40，45，50)。

22.根据上述权利要求所述的部件，其形成为LED，

其中，所述有源层(36，40，45，50)包括p掺杂和n掺杂的半导体层(36，40)。

23.根据权利要求1至13中的任一项所述的方法，

其中在所述方法步骤C)中所述掩模结构的所述第一结构和在所述方法步骤D)所述掩模结构的所述第二结构被转移进所述至少一个层中。

24.根据上述权利要求所述的方法，

其中在所述方法步骤C)中仅仅所述第一结构并且在所述方法步骤D)中仅仅所述第二结构被转移进所述至少一个层中。

25.电子部件(1)，

其包括衬底(5)，该衬底具有设置在其上的第一结构(15A)和第二结构(10A)，

其中所述第一结构(15A)具有朝向所述衬底(5)展宽的横截面(15C)以及具有这样的几何形状(25B)，所述几何形状的周围具有附加的凹入(25A)。

26.根据上述权利要求所述的电子部件(1)，

其中所述第一结构是粗结构而所述第二结构是精细结构，其中所述粗结构的最小扩展至少是所述精细结构的最小扩展的两倍。

27.根据权利要求25或者26所述的电子部件，

其中所述第一结构包括结合片(25)而所述第二结构包括接触线(30)。

Images