TWI259473B

TWI259473B - Semiconductor memory device

Info

Publication number: TWI259473B
Application number: TW093121092A
Authority: TW
Inventors: Sumio Ogawa; Yasuji Koshikawa
Original assignee: Elpida Memory Inc
Priority date: 2003-07-15
Filing date: 2004-07-15
Publication date: 2006-08-01
Also published as: TW200509141A; JP4758229B2; JPWO2005006345A1; US20060227588A1; KR20060040682A; KR100751989B1; WO2005006345A1; US7417908B2; CN1823392A; US7613056B2; US20080279020A1

Description

1259473 九、發明說明：一、【發明所屬之技術領域】之纪導體記憶裝置’尤其係有關於具備補救缺陷體早政冗餘電路之半導體記憶裝置。 —、【先前技術】研磨r ’由於微細之灰塵附著於晶圓之表面或研磨劑之不均勻等’在晶片上發生缺陷。在晶作是;別、D情’只有缺陷部分之記憶體單元變成缺陷， is動作’該晶片變成缺陷品。若在半導體記之气有f備之记憶體單元，可將對於缺陷記憶體單元 if備之記憶體單元之資料，製造良率提高。因而，量化崎預備之記憶體單蝴孫fit1制晶片上之記髓單元和預備之記憶體單元之關所示，記憶區塊71具備區段(哪職识1-〇、71-1、...。缺陷時為了補救缺陷之記憶體單元而分配之單位。冗具備置換具有雜之記舰單元之區段之冗餘記憶 5乃之* ί /1。如® 1Α之例子所在記憶區塊71發生之缺 ^ 小係微小之情況’缺陷％只位於記憶區塊71之一個區 ί缺P 7S ml用冗餘記憶區塊72之冗餘記憶區塊72_〇補救在和咸缺^75對應之記憶體單元群儲存之資料。 1R 疋，製程尺度年年微細化，記憶體單元之尺寸變小時，如圖二Τ ’缺陷之大小和記憶體單元之尺寸相比’相對的變大。结二，超出i個區段，在相鄰之連續之區段也發生。因而，發圖1八所示之缺陷相同之缺陷75，也在圖汨所示之例〜2之3個區段變成缺陷。因此，補救該缺陷之冗餘 i ^要3個以上之冗餘區段。於是’在® 1A所示之例 J，ΓΞ?陷75用一個冗餘區段可補救，但是在製程微細化之現杜如SI 1B所示，需要3個冗餘區段’缺陷記憶體單元就集中於 1259473 特疋之記憶區塊，變成分布偏倚化。而，利用冗餘電路保持指示和缺陷75對應之記憶體單元群之缺陷位址。在缺陷位址之保持常使用保險絲。在圖认之情況，保險絲將指示區段71-0之位址當作缺陷位址保持。存取記憶區塊71 日寸’利用保險絲持之缺陷位址和存取位址一致時，存取冗餘^情區塊72之中之區段72-0。 …心一 i^年來由於記憶體容量增加，其位址資料也增加，如上述所示’几餘s己憶體本身之容量也不得不增加，由於冗餘情辦量增加，保持缺陷位址之保險聰數就增加。、餘ΰ L體之合參照圖2說明以往之冗餘記憶體之構造。如圖2所示，具有子 MAT81 〇〜7、子MAT解碼器82以及行位址解碼器83用和各子 MAT對應的配置冗餘電路之方式。在列側和行侧各自有一般之冗路’但疋為了簡化制，在圖2只記載列側，說明列侧之冗。在此，在舰社輸人XG〜Χ13之14位元之健。位址擇所、登2=?擇8個子ΜΑΤ之中之一個。位址α〜Χ10用於選擇所k擇之子MAT之256條主字線MWD之中之一條。位址副字線SWD之巾之—條。因字線在構造上8 丨i和條主字線MWD對應，各子mat具有主字線 Uiri 條之共2048條之字線。因此，在圖2，在各自^ I字線具有8條預備之字線之記憶體。各自碼器82所產生之子ματ選擇信號·〜助各自選擇子ΜΑΓ81-0〜7。子ΜΑΤ81_0且備俦印愔F柃夕々_贼口口元陣列85-0、列位址解碼哭％〇 &二'=係。己㈤塊之疏體早單元陳列S7 η " _ σσ 6 〇、係几餘記憶區塊之冗餘記憶體 •、几餘列位址解碼器88-0、冗餘雷路 lit91'0'7 :AND ^ 93-° ^ “各:別相同之構成元件而賦與的，在不必u 二況又’其他之子_m〜7也和子 sM1〜SM7 mat選擇信號⑽各自係上相異。因此，只說明子MAT8M)，對於其他之子 1259473 ΜΑΓ81_1〜7省略說明。在子ΜΑΤ81_〇，記憶體單元陣列wo係本體之口利Τ位/止解碼器86_〇及副字線解碼器_所it擇^字、一接f記憶體單it列變成活化後，用感測放大器8 ，之資料放大。還利用行位址解碼器83選輸出入電路(圖上未示)傳送該資料。、释關放大讀，向列位址解碼器86-0輸入列位址Χ3〜χΐ3。將所輸 89_0輸人列位址XG〜X2 ’選擇8條副字線勤之中之一 =後^使和活化之主字線MWD連接之料線SWD變成活化。因之中之器和副字線解碼器㈣使_條字線几餘記憶體單元陣歹87-(Η系補救記憶體單元陣列㈣ ^ = 紐。湘冗制仙1解碼11 88錢記憶體單兀陣列87-0内之冗餘主字線RMWD變成活化。冗巧列位址解碼$ 88_〇將冗餘記憶體單元陣列87_〇之列位址 R0M電路91«〜91_〇_7輸出之冗餘選擇信號拙輸几餘列位址解碼器88_〇後，冗餘主字線聰·變成活化。几f選?信號虹_0_0〜删_7之中之一條變成活化時，冗餘列位址解碼器88-0使冗餘主字線rmwd變成活化。几^ROM電路91-0冬7保持表不在記憶體單元陣列85_〇應缺，之位置之缺陷位址，決定是否選擇冗餘記憶體單元陣 pp 麵冗餘記憶體單元陣列㈣之情況，冗餘選擇信號 RE雙成活化。關於記憶體單元陣列85_〇之缺陷位址，將和列位址X0 X10對應之位址資料寫入冗餘r〇M電路且備之保險絲，存取記憶體單元陣列85_〇時，冗餘R〇M電路91；〇_〇〜7 士較在保險絲寫入之位址資料和存取之列位址χ〇〜謂。位址之比較結果，在一致之情況，冗餘ROM電路91_0-0〜7判斷存取之列位址係缺陷位址，使冗餘選擇信號RE變成活化。位址之比較結 1259473 Ϊ肪在變 1不=。，就選擇本體之記憶難單元陣列，冗餘選擇信 89'° xo~x2 ^ swr» L解碼為86-0變成活化之主字線MWD連接之副字線使存f之記憶料㈣之字_成活化。在存取冗=疋用列位址指示的記憶體單元列，必須存取 =;==:自=R=_器㈣之列从… 要知照自几餘R0M電路91-0_0〜7之中之俘牲 :=餘二電路輪出之簡信細依攄OR雷敗夕认山二中之殳成/舌化日守，副字線解碼器89-0 之下階3位亓換副字線解碼器89_〇之選擇器’將列位址擇冗餘ϋ ^奥為解碼得到之信號’把冗餘選擇信號肪作為選 :;===線解碼器89·。之冗㈣餘咖轉91抓7變成活化選擇信號冗餘咖 9ί·=ίί^=雜之麵成為使伴m mi入自冗餘r〇m電路91-〇_〇〜7輸出之冗餘選擇將其邏輯和作為列位址解碼器抑制信號 86 0 位址解碼器抑制信號XDK，將列位址解碼器 riiil 記憶體單元陣列㈣未變成活化。讀出之記憶體存取。在此，說明存存和資料時，列位址Χ〇〜Χ13變成有效，而且解碼器擇輸入子mat ,SM.SM7 ；ί；Γχη!χ™ 1259473 時，表示存取子MAT81-0，子MAT選擇信號SM0變成活化。子 MAT選擇信號SMO變成活化時，AND電路93-0取存取活化信號 AE和子MAT選擇信號SM0之邏輯積，使冗餘活化信號BE變成活化。冗餘活化信號BE使冗餘ROM電路91-0-0〜7變成活化。冗餘ROM電路91-0-0〜7在送上電源時等在起始狀態設定時，預先在閂鎖電路保持保險絲之狀態。用位址比較電路比較閂鎖電路所保持之缺陷位址之資料和所輸入之列位址χ〇〜χι〇。比較結果，若係不一致，因表示在存取之位址之記憶體單元無，陷，存取記憶體單元陣列85_〇，冗餘選擇信號仙未變成活化、；； ^，ROM電路91-G-G〜7之其中之-未活化，列位址解碼器抑 W^XDK不變成活化，_雜址解偏_所選擇之主字線MWD之一條變成活化。一樣的，在副字線解碼器89_〇，〇r電路之輸出也不活化，依據列位似〇〜χ2戶斤選擇之副字線之一條變 ^舌化。和依照輸人舰址Χ3〜χι〇之舰址解碼^ 86_g和輸入之副字線解碼㈣奴解碼結果選擇之字線連接之 :己I·思體早凡列80變成活化。自該記憶體單元列8G經由利用輸入行位址之行位址解碼器83輸出和存取位址對應之資料。比較結果’若-致，因表示在存取位址之記賴單元有缺陷，記憶體單讀列87_〇。為了存取冗餘記憶體單元陣列 =-〇’几f ROM電路91_0_0〜7之中保持和存取位址一致之缺陷位、巽電路91使冗餘選擇信號M變成活化。依據冗餘 =二=脸之'舌化’〇R電路94-0使列位址解碼器抑制信號XDK 列仙1解碼11 86_G設為非活錄態。結果，不存取 f㈣。供給冗餘顺址解碼器綱冗餘選擇信號料m H几餘記憶體單元陣列87_G之冗餘主字線應· 文成活化。因輸入副字線解碼器89-0之冗餘選擇信號巾之-條魏純，切鋪觸，自辭線解碼冗餘R0M電路91_0指定之冗細字線rswd ^虎’而不疋選擇和列位士止划〜X2之解碼結果對應之記憶體單 1259473 元陣列85-0之副字線SWD之信號。 β和依據利用冗餘r〇m電路91—0-0指定之冗餘副字線RSWD f選擇之冗餘記憶體單元陣列87-0之字線連接之記憶體單元列92 雙成f化。和存取位址對應之資料自該記憶體單元列92經由利用，入行位址之行位址解碼器83所選擇之感測放大器84_〇被置換為冗餘記憶體單元陣列87_〇之資料後輸出。在本/例之情況，保持缺陷位址之保險絲之個數在冗餘ROM電路91之每一電路係和列位址χ〇〜χι〇2 ^位元對應之u個。又，在一個子MAT内可置換之列位址係8位址。因此，在一個子 MAT81内對於9個以上之列位址彳貞測到缺陷時，在其他之子 MAT81内無缺陷，也無法補救本記憶體晶片。於需要在藉著儘量減少冗餘電路專用之電路減少晶片尺寸下利用冗餘電路高效率的補救。在域區咖及記憶區塊間缺陷均巧分布之航，藉著具馳社所轉之冗餘電路數可補救缺fe單元。可疋，在該記憶區塊内發生之缺陷之補救受到和該區塊^應的設置之冗餘電路數限制。在缺陷單域中於某記憶區塊而應補救之位址數超過冗餘電路數之情況有無法補救記憶體之問題。况明補救這種缺點並令補救效率提高之彈性方式。想到對於大之記憶區塊設置更大的職電路之雜对，而不是對各記，塊設置職電路。每-記憶區塊之冗餘電路之尺寸之比例係^ ，，也因和記憶區塊對應之冗餘電路之絕對數增〜，對於倚之缺陷也可補救。 ^ ㈣圖2之冗餘R〇M電路91置換為圖3之冗餘ROM電路。保持缺陷位址之保險絲之個數和圖2之電路相比餘電路增加3個’比較顺址XG〜X13和存取紐。為了存取任 ;3活化’直接供給冗餘R〇M電路91存取活化mE。錢樣做&，可在全部之子MAT8l共餘ROM電路96。在圖2，8個冗餘電路和子ματ8ι_〇〜7之^ 1259473 MAT對應，但是在圖3所示之冗餘ROM電路，共用之64個冗餘電路和子MAT81-0〜7之各子MAT對應。即，在子MAT81-0〜7應置換之缺陷位址數有10個，也只要在子MAT8M〜7無缺陷，就可補救本晶片。 ^如上述所示，冗餘ROM電路96之保持缺陷位址之保險絲個數係和列位址xo〜X13對應之14個。又，在一個記憶區塊内可置換之缺陷數變成64個。曰於是，在彈性方式，補救分布偏倚之缺陷之性能固然提高，但是另一方面因補救對象之記憶區塊之尺寸變大，有冗餘電路之保險絲個數增加之問題。 ’

保險絲之尺寸係約3x60//m，遠比記憶體單元之尺寸之〇13 =見方大。因而，保險絲健應儘量少。例如，在將記憶體分之η次方個記舰塊後在各記塊設置m狀冗餘記憶日士冗餘記憶體單元列之位址之位元數為X ΐ備單元列之列數係⑽211。在前者之方式，冗餘電路 2 ί ΐΐ個Ϊ係(X—=)xmx2n;在前者之方式，變成Xxmx2n。路之产、之ί況’將記憶體8分割(n=3)，和具備8個冗餘電 ί Λ，在後者之情況，額外需要192個保險絲。數之減】、7曹^體0容量增大和記憶體單元之微細化，保險絲個 ⑽塊’將冗餘電路之剩下之部分分配給複數之分割據下階行位址選擇為2=^堍，餘區塊構成冗餘電路，依險絲、程式電路），減少伴~争面、用冗餘電路之R0M電路(保「專利㈣丄:保險絲面積、選擇電路。 ^文獻1]特開蓮_14349 [專利文獻2]特開平5_242693號公# 11 1259473 三、【發明内容】 :二餘 ==r救分布偏倚找保持缺位址之資料之保險絲之健之冗餘電路。〃肴減/ 了本叙明之另一目的在於提供一種半導壯保持=立址之資料之保險絲之佔有面積之;^電具備減>、了置，賴’具備了騎電路之半導體記憶裝憶塊；及複數之冗餘記憶區塊，和該複數之選擇複數之記倾塊之各記憶區塊之位址位擇獲數之几餘記憶區塊之各冗餘記憶區塊之位址位元相鄰之lit，tip己憶裝置’將複數之記憶區塊各自具有之相之相鄰之該區段置換為各自相異之該複數之冗餘圯fe區塊之其中一個。在本毛明之半導體記憶裝置’規定該區段之位址位元係下階位兀，選擇複數之冗餘記憶區塊之位址位元包含下階位址位元之正上之位址位元。在本發明之半導體記«置，區段之單録财線之線數相 —依據本發明之另一實施樣態，半導體記憶裝置具備記憶區塊和複數之，餘記憶區塊。記憶區塊具有複數之區段，複數之區段各 ^具有，數之記憶體單元。對於該記憶區塊設置複數之冗餘記憶，塊’ 1數之冗餘記憶區塊各自具有冗餘區段。冗餘區段置換複數之區段之其中之一之具有缺陷之區段。將複數之區段循環的依 12 1259473 次分配給複數之冗餘記憶區塊。複數之區段各自當有缺陷時可利用該所分配之冗餘記憶區塊置換。依據本發明之另一實施樣態，半導體記憶裝置具備複數之記憶區塊和複數之冗餘記憶區塊。複數之記憶區塊各自具有複數之區段，複數之區段各自具有複數之記憶體單元。對於複數之記憶區塊設置複數之冗餘記憶區塊，複數之冗餘記憶區塊各自具有冗餘區段。几餘區段置換複數之區段之其中之一之具有缺陷之區段。將袓數之區#又循％的依次分配給衩數之冗餘記憶區塊。複數之區段各自當有缺陷時可利用冗餘記憶區塊置換。依據本發明之另一實施樣態，在具備複數之記憶區塊之半導體記憶裝置，複數之記憶區塊各自包含複數之區段。在複數之記情區塊各自在物理上設置置換複數之區段之其中之一之具有缺陷^ 區，之冗餘記憶區塊。對複數之記憶區塊在邏輯上共同的分配冗複數之區段各自當有缺陷時可利用所分配之冗餘記

之餘數。

入選擇複數之區段之其中之一 1259473 之解碼電路之位址之複數之下階位元也輸人選擇複數之

區塊之解碼電路。 U 若依據本發明，在具備補救缺陷記憶體單元之冗餘電路體記憶裝^，可高效率的補救分布偏倚之記憶體單元缺陷。、又，若依據本發明，可提供一種半導體記憶裝置，具備減少保持缺陷位址之資料之保險絲之個數之冗餘電路。此外依據本發明，因可減少保持特定缺陷記憶體單元之缺陷位址之貧料之保險絲之個數，可提供具備減少了保險絲之佔面積之冗餘電路之半導體記憶裝置。此外，若依據本發明，藉著分散補救之冗餘電路，可補救分布偏倚地發生之缺陷記憶體單元，可令半導體記憶裝置之良率提高。春四、【實施方式】炫參知圖4〜圖9’說明本發明之實施例丨之半導體記憶裝置。 -般半導體記憶裝置(DRAM)在列側和行側之雙方或一方具有冗餘電路，但是為了簡化說明，以下說明列侧之冗餘電路。本發明也可應用於行侧之冗餘電路，這係顯然的。在實施例1，健換缺陷之單位之區段係和依制紐選擇之 -條，線連接之記鐘單元群。在本發磐和—條字線連接之記 fe體單7L群稱為副記憶區塊。因此，在實施例丨，區段和副記憶區塊之容量相等。 /在實施例1’將記舰單元_職式的分配給冗餘記憶體單兀，列、’在缺陷位元集中地發生於特定區塊之情況也可補救，而且=餘選，電路之保險絲之個數減少。即，對於分布偏倚之缺陷之冗餘副記憶區塊分散於冗餘記憶體單元陣列中。以往，在缺陷位兀集中=生之情況，有因冗餘副記憶區塊不足而無法補救之情況，但是若依據本實施例之構造，因對於冗餘記憶體單元陣列分散，t配，陷位元群之副記憶區塊，可補救。這種構造或方法，因將Afe體單it陣列之副記憶區塊镶嵌式的分配、給冗餘記憶體單 14 1259473 元陣列，稱為鑲嵌式區段冗餘構造。之方 ig"^dram 之構造

Bankll =曰曰f t制電路U、輸出入電路12以及沪表干相π ’使料字線號並顺附加之財線之參照符和 ’尤其在不必區別的總稱之情況省略連字線號 *夂^電路11係控制dram之動作之電路。分析命令輸入， ΐϋί出時序信號和控制信號後，執行和命令對應之—般之記電路12自外部輸人表示雜之位置之位址信號，向位 ΐίΐϊΐί記憶體單元寫人資料信號表示之資料，或輸出自位址之把憶體単元所讀出之資料，作為資料信號。夕wBank14係各一自之Bank之記憶體單元陣列可獨立的變成活化早元。圖4所示之DRAM具有Bankl4-〇〜7之8Bank構造。將 =kl4分#j成幾健制，職所分狀記憶體單元之集合體稱為 MAT。在圖4之情況，將各Bankl4四分割，各自具備MAT16_〇〜3。人1 MAT16再分割成幾個控制，將該所分割之記憶體單元之集 &體稱為子MAT。在圖4之情況’MAT16具有8個子MAT17-0〜7。在子MAT共同的設置將行位址(γ位址)解碼之行位址解碼器 18和輸出入資料之；[/〇電路19。使用列位址(χ位址)之上階之3 位元(XII〜XI3)選擇子ΜΑΤΙ7-0〜7之中之一個子MAT。子MAT17係具備被列位址解碼器22和感測放大器25(包含行 sw)包圍之記憶體單元陣列群之單元。子MAT17具備記憶體單元陣列21、列位址解碼器22、冗餘記憶體單元陣列23、冗餘列位址解碼器24以及感測放大器25。圖5係表示MAT16之子MAT17及其周邊部之構造之方塊圖。以下參照圖5，說明鑲嵌式區段冗餘構造。此外，圖5所示之部分係對於習知技術所說明之和圖2對應之部分，係相同之記憶體規模。 15 1259473 MAT16除了行位址解碼器18、 MAT之制電路上具備子MAT解顯31 卜 32以及OR電路33。還具備8個子ΜΑΤ17冬7許于歷解馬- 子MAT解碼器31係依照列位址之上階位元選擇子 MAT17-0〜7之解碼器。子MAT解碼器3 SM〇^M7 ° ^ 子^ k擇k唬SM0〜SM7後，對應之子MAT17變成活化。几餘子MAT解碼器32依照列位址之下階位元選擇子MATl7 路28。供給冗餘子驗解碼器32触謂⑻ 和MAT16、交成活化時活化之存取活化信號AE。各自向子 MAT17冬7之冗餘R〇M電路28輸出將列位址χ〇〜幻解碼到之魏錢刪〜腦。照這歡餘RQM，路Μ依據冗餘活化信號BE變成活化，不會受到子驗選擇信號_限制。、雷路山自子ΜΑ·0〜7收集自子MAT17内之冗餘R0M 電路28各自輸丨之8條冗餘娜健RE+G〜RE_n_7。輸出所收 ^之64條冗餘選擇信號re之邏輯和，作為列位址解碼器抑· fDK:供給子ΜΑΤ17·〇〜7列位址解碼器抑— 址解碼裔22_〇〜7變成不活化。結果，記憶體單元陣列21_〇〜活化0 / 行位址解碼器18依照行位址(Υ位址)選擇感測放大界25_〇〜7 之中之一。 u 子MAT17-0具備記憶體皁元陣列21-0、列位址解碼哭22_〇、 =餘記憶體單元陣列23_〇、冗餘列位址解碼器24_〇、副g線解碼器27-0、冗餘化0]^電路28_〇〜7以及感測放大器25_〇。其他之子 MATl^l〜7也具有和子MAT17_〇相同之構造，供給各子子 ΜΑΤ選擇信號SM和冗餘活化信號BE。因此，在以下％、明； ΜΑΤΠ-0，對於子省略說明。况月子在記憶體單元陣列21-0，將記憶體單元配置成陣列狀。利用列位址解碼器22-0、副字線解碼器27-0以及行位址解碼器18選 16 1259473 ° T體單元陣列Μ铜方向具備2G48條字線。線，係和22_G和财雜碼11 27_G之輸㈣擇一條字赤、去^ 擇子線連接之記憶體單元群(列)之副記憶區塊3511變實施例，本副記憶區塊35n變成係在記憶體單元發生缺陷之情況置換之單位之區段2〇。㈣列t解碼1122謂記㈣單元_21奴列佩(X位址） 2 r 3之列位址係選擇子MAT17奴上階3位元除外之列之中之列位址X3〜X10。利用副字線解碼器27-0將 * ，了階3位70 X0〜X2解碼。將輸人之列位址X3〜X10解碼後，6條主字線MWD之中之一條變成活化。用以ίΐίΐ體單元陣列23韻、在記憶體單元陣列有缺陷之情況 +置換，、貪料之冗餘記憶區塊，具有8條字線，具備8個和各 =線連接之冗餘副記塊说。在本實關，因賴部分之早位係和一條字線對應之副記憶區塊，具備8個冗餘έ段26。利用冗，列位址解碼器24_〇將冗餘選擇信號迎4_〇〜仙_〜7解碼，，几，圮憶體單元陣列23-0之冗餘主字線RjyjwD變成活化。冗餘主字線RMWD變成活化後，選擇冗餘副記憶區塊35亦7之中之一個=所選擇之冗餘副記憶區塊置換在記憶體單元陣列21發生缺陷之副記憶區塊35η之中之-個。即，用冗餘區段26置換缺陷之區段20。 ^几餘列位址解碼器24-0輸入自冗餘R〇M電路28-0〜7輸出之冗，選擇=號RE_n-0〜RE-n-7，使對應之冗餘記憶體單元陣列23_〇之冗餘主字線RMWD變成活化。在圖5之情況，冗餘記憶體單元陣列23-0對於冗餘R0M電路28_〇〜7各自具有8條冗餘主字線 RMWD ’冗餘列位址解碼器24_〇當冗餘選擇信號版㈣〜之其中之一變成活化時，使對應之冗餘主字線RMWD之一倏活化。 / 乂副字線解碼器27_0將列位址之下階3位元X0〜X2解碼後選擇副字線SWD之一條，使所選擇之副記憶區塊35n變成活化。用輪 17 1259473 動器29^^^^碼信號和主字線MWD之副字線驅技術之副字^記憶區塊。和圖2所示之習知要切換選擇~“ 相^在本發明之副字線解碼11 27,不需 RE，構造符^、’、之域之選擇器，因未輸入冗餘選擇信號速化之效果θ 。大而，減少信號切換之延遲時間，也得到可高造也可字線解碼11 27_G細2所示之f知技術之構單，n冗餘主字線變成1條，利用選擇器切換冗餘、體早το陣列23-0之主字線和副字線。 21 0 〜7保持特定MAT16内之記憶體單元陣列單元陣歹之缺陷位f ’決定是否選擇冗餘記憶體。在k擇几餘記憶體單元陣列23-0之情況，冗餘選擇信號RE-η-Ο愚n_7變成活化。記憶體單元陣列H〜7 tttfi ί子MAT之位址，和列位址X3〜X13對應，被寫入几餘ROM電路则〜7所具備之彳級絲。在起絲作時，閃鎖路問鎖保險絲保持之缺陷位址。在—般之讀出/寫人動作，輸入冗餘活化信號腦時，在位址比較電路，比較輸入之列位址χ3〜χΐ3 和閂鎖電路保持之缺陷位址。在比較之結果一致之情況，將輸入之列位址Χ3〜Χ13當作係缺陷位址，冗餘選擇信號Μ變成活化；而在不一致之情況，冗餘選擇信號RE變成不活化。在子以八丁17_〇設置8電路之冗餘ROM電路28，保持特定缺陷記憶體單元之缺陷位址至8個為止。、感測放大器25-0係自記憶體單元陣列21-〇和冗餘記憶體單元陣列23-0之記憶體單元讀出資料之感測放大器，利用行位址解碼器18選擇。將所選擇之感測放大器25之輸出作為儲存於記憶體之資料輸出。〜於是，供給子MAT解碼器31、列位址解碼器22、副字線解碼斋27、以及几餘子MAT解碼器32列位址後，記憶體單元陣列 21和冗餘記憶體單元陣列23之分配關係就固定。對於8個子 MAT17-0〜7内之記憶體單元陣列21-0〜7各自配置冗餘記憶體單元 18 1259473 車歹】23-0〜7。各㊂己’丨思體單元陣列21具有利用輸入列位址〜χ2 之副字線解碼器27選擇之8條副字線之排列重複256次之構造。利用將列位址Χ3〜Χ10解碼之列位址解碼器22選擇256個之8條副字線之排列。而’几餘子MAT解碼器32依照列位址χ〇〜χ2選擇子MAT，在所選擇之子MAT配置置換對象之冗餘記憶體單元陣列。因此，用相同之列位址χ〇〜X2賦與8條副字線之排列和8個子MAT之關係。即，將和8條副字線各自連接之副記憶區塊35η各自依次刀配給8個冗餘記憶體單元陣列。此外，因依據列位址χ3〜χιο 重複8條副字線之排列，也循環的依次分配給冗餘記憶體單元陣列。又，將每8個副記憶區塊35η-η(η=0〜2047)重複的分配給相同之冗餘記憶體單元陣列23-m(m=0〜7)。因此，對冗餘記憶體單元陣列23-m(m=0〜7)分配滿足n=8xA+m之關係之副記憶區塊 35imi。在此，A係由列位址X3〜X10決定之值，在本實施例變成指示主字線之位址。即，分配給冗餘記憶體單元陣列23-χ(冗餘記憶區塊)之副記憶區塊3 5η係依據列位址Χ0〜Χ2指示之副字線編號都相同。說明冗餘ROM電路。圖6係表示子ΜΑΤ17-0具備之冗餘 ROM電路28-0〜7之構造之方塊圖。冗餘ROM電路28-0〜7具備冗餘保險絲電路41-3〜13、由N型MOS電晶體49_3〜13構成之 NOR電路50 ' P型MOS電晶體46、N型MOS電晶體48、反相電路51〜52以及P型MOS電晶體53。冗餘保險絲電路41-3〜13各自具備保險絲44、P型MOS電晶體45、閂鎖電路42以及互斥性邏輯和電路43。保險絲44保持特定缺陷記憶體單元之缺陷位址之一個位元之資訊。P型MOS電晶體45依據重設信號RST將保險絲44預充電。閂鎖電路42保持將保險絲44預充電之結果。在互斥性邏輯和電路43比較閂鎖電路 42所保持之一個位元之缺陷位址之資訊和輸入之各位址信號 19 1259473 X3〜X13之中之一個位元，當不一致時互斥性邏輯和電路43使向 NOR電路50之輸出變成活化。 P型MOS電晶體46和N型M0S電晶體48輸入使位址比較變成活化之冗餘活化信號BE，驅動NOR電路5〇。冗餘活化信號 BE處於非活化狀態時，P型MOS電晶體46變成導通狀態，將 NOR電路50預充電。而冗餘活化信號BE變成活化時，M〇s 電晶體48變成導通狀態，N型MOS電晶體49_3〜13之源極接地，依據自冗餘保險絲電路41-3〜13輸出之位址比較之結果，決定向反相電路51之輸出。在冗餘保險絲電路〜I]之中只要有一個電路位址不一致，冗餘保險絲電路41之輸出使N型M〇s電晶體 49變成活化，將所預充電之電位放電。因而，只在比較之位址全部一致而來自冗餘保險絲電路41之輸出全部非活化之情況，反相電路51之輸入變成活化，表示位址一致。反相電路51〜52和P型MOS電晶體53構成閃鎖電路，保持 NOR電路50之輸出。反相電路52之輸出作為在活化時選擇冗餘心隱體士元之冗餘選擇信號RE，自冗餘R〇M電路28輸出。在這種構造’在冗餘R〇M電路28之一電路和列位址χ3〜X13 對應的設置11支保險絲44。其次，說明主字線和副字線。圖7八係$兒明在記憶體單元陣歹U 21之主字線MWD和副字線德，士之之圖。利用列位址解碼器22將列位址X3〜xio解碼元，士MWD之中之一條變成活化。因輸入之列位址係8位凡256條主字線“评!）之中之一條變成活化。 ?7 Χ0~Χ2 > 8 址解碼=⑸之—侧成活化。如® 7A所示，在8條下階列位 29^ 線和主字線MWD之交點各自配置副字線驅動器信^字29輸人交叉之主字線MWD和下階列位址解碼麵使副子線SWD變成活化。副字線驅動器29在功能上作 20 1259473 為由P型MOS電晶體和N型MOS電晶體構成之開關。主字線

MWD變成活化時，p型M0S電晶體變成導通狀態，向副字線sWD

反映下階列位址解碼信號之狀態。主字線MWD係非活化時，N 型MOS電晶體變成導通狀態，副字線SWD變成非活化狀態。因此’當主字線MWD和下階列位址解碼信號都是活化狀態時，副字線SWD變成活化。因此，就依照列位址乂〇〜χι〇選擇一條副字線 SWD 〇副字線SWD變成活化時，和副字線SWD連接之記憶體單元變成活化。例如，自副字線驅動器29-7輸出之副字線SWD變成活化時，和副字線SWD連接之係記憶體單元群之副記憶區塊變成 ΐ化:在本實施例，副記憶區塊之具有缺陷之記憶體單元之置換，位係區段，區段2〇-7變成活化。副記憶區塊35-0〜7具備記憶體，元，在副字線SWD和位元線之各交點以符號3〇表示。在和副 f線SWD交叉之位元線顯現變成活化之記憶體單元之狀態。利用仃^址解碼器18所選擇之感測放大器25讀出在變成活化之記憶體單兀儲存之資料。又，將自外部輸入之資料寫入變成活化之^ 憶體單元。 ° 在几餘記憶體單元陣列23，冗餘主字線rmWD和冗餘副字，RSWD之關係和在記憶體單元陣列21之主字線mwd和副字線SWD之關係類似，在圖7B表示在子MAT17_〇之關係。在冗 24輸人之位址資訊不是列位址，而是自冗餘職、免路^"0〜7輸出之冗餘選擇信號RE-0-0〜RE_〇_7。又，在本實施例，冗餘主字線RMWD和各冗餘選擇信號虹_〇_〇〜對貝應，係8，。冗餘副字線RSWD和各冗餘主字線rmWD逐條對應。冗餘列位址解碼器24-0輸入冗餘選擇信號虹_〇_〇〜虹_〇=， =冗餘選擇信號RE_〇_〇〜拙_〇_7對應之冗餘主字線讀·變成活 ^而=字線解碼器27_〇輸入列位址χ〇〜χ2後，輸出8條解碼 ίο 軸1胸〜7和全部8贿碼健之”示列位址 X2為〇之解碼信號連接。在子MAT17_〇，照這樣列位址 21 1259473 係和，對狀錢，但是在子MAT17_n，副字線驅動盗^和列位址X0〜幻與V’對應之解碼信號連接。照這樣連接之副子線驅動器29當冗餘主字線RMWD變成活化時，在子 Μ^Τ17_0,只在列位址之下階3位元χ〇〜χ2係“〇，，之情況冗餘副字線RSWD贼：^化。在和冗制料RSWD交叉之位元線顯現几餘記憶體單元陣列23之記紐單元之狀態。因依據列位址解碼抑制信號XDK抑制記憶體單元陣列21活化，利用行位址解、馬。σ 18所選擇之感測放大斋25讀出在冗餘記憶體單元儲存之資料，又，寫入自外部所輸入之資料。在子河八丁17-1〜7也各自在列 ^止之下階3位元(ΧΟ〜χ2)表示“Γ〜“7”時，冗餘選擇信號仙變成活化後，冗餘副字線RSWD變成活化，補救缺陷。在圖8表示說明動作之時序圖。在送上電源後自控制電路u

輸入如在圖8之(a)段所示之重設信號RST。輸入重設信號RST 後二圖6所示之P型M0S電晶體45變成活化，電壓^於保持特疋，陷纪憶體單元之缺陷位址之保險絲44。輸入閂鎖電路似、之電壓位準依據保險絲44之切斷/未切斷而變，閃鎖電路42保拉保險絲之狀態。 ’、牙 ―絲和切斷/未切斷對應之電壓位準因保險絲元件而異，但是若係熔斷型式之元件，在切斷時(破壞)變成低電壓位準，在未切斷(未、破壞)，時變成高電壓位準。利用閂鎖電路42保持作用於保險絲44 之電壓位準，一般之記憶體讀寫之記憶體存取時，本所保持之健詩仙：錄。 ^ 2 如圖8之前半所示，列位址Xn(⑹段：χ3〜χΐ3)和冗餘活化作號BE((b)段)一起輸入冗餘R0M電路後，進行位址比較。 " ^若存取位址和特定缺陷記憶體單元之缺陷位址不一致，冗餘選擇信號RE((d)段)係非活化。在全部之冗餘選擇信號M未變^ 活化之情況，列位址解碼器抑制信號XDK未活化。列位址解碼哭 22-0變成有效，主字線MWD變成活化((e)段：L〇w位準），隨該副字線SWD變成活化((f)段：High位準）。又，存取冗餘記$ 22 1259473 單元陣列所需之冗餘主字線RMWD變成不活化((g)段：High位準），該冗餘副字線RSWD也變成不活化((h)段：Low位準）。因此，在此情況就存取記憶體單元陣列21-0内之記憶體單元。如圖8之後半所示，列位址χη(⑹段：χ3〜χΐ3)和冗餘活化信號BE((b)段)一起輸入冗餘rom電路，若列位址χη和特定缺陷記憶體單元之缺陷位址一致，冗餘選擇信號REGd)段)係變成活化。冗餘選擇信號RE變成活化後，在0R電路33產生列位址解碼器抑制信號XDK，列位址解碼器22-0變成非活化狀態。因而，主字線MWD變成不活化((e)段：High位準），副字線解碼器27-0 之輸出變成活化，副字線SWD也變成不活化((f)段：Low位準）。冗餘記憶體單元陣列23-0之冗餘主字線RMWD((g)段)因冗餘選擇信號RE活化而變成活化，和副字線解碼器27_〇之輸出對應之冗餘副字線RSWD冑賴化(⑻段：High位準），存取冗餘記體單元陣列23-0之對應之記憶體單元。一說明在發生了缺陷之情況之記憶體單元陣列和冗餘記憶體單兀陣列之指定關係。如圖9所示，在記憶體單元陣列21-〇發生缺陷記憶體單元群55之情況，若依據鑲嵌式區段冗餘構造^該缺陷記憶體單元群55對應的分配冗餘記憶體單元_ 23冬缺陷記憶體單元群55對應之部分係在各自之記憶體單元陣列以符號之部分。在依據習知技術之圖1B，使用冗餘記憶區塊υ Q辦-产區救在1個區段發生之缺陷。應用本發明時，如圖 —不，在係几餘副記憶區塊之冗餘記憶體單元陣列〜2，著使用各自係冗餘區段之冗餘記憶體單元陣列23_〇-〇、23-1_0、曰 23-2-0各一個可補救。 23 1 1259473 早兀陣列21-0和冗餘記紐單轉列23_晴應鮮元_ 23_〇〜2之之健8，無口明，係用冗餘記憶體單元陣列23_〇〜2補救在記憶體單元陣^本么 21-0〜7發生之賴之方式。將鎌麟元_ 2i_q之有缺，依次分配給冗餘記憶體單元陣列23冬7 單^ ，23-0〜3使用各2條之冗餘字線，在23_4〜7使用各ι條^= 線^可補救。因此，利用個數和習知技術之冗餘電路相同之冗餘讀體、巧險絲，可構成補救效率高之冗餘記憶體。若依據鑲後式區段冗餘構造，保持特定缺陷陷位址之冗餘電路之保險絲個數係和列位址χ3〜χΐ3對岸之=固 =這ί保險絲可補救缺陷記憶體單元。用習域術之方式補救-樣之缺陷時’關定存取舰址和爾特定缺記憶體單元之缺陳址枝—致，德躲陳狀要和列位址Χ0〜Χ13對應之14個保險絲。因此，對於在習知技^ 之淨性方式使用14悔險賴救之針性缺陷，賴本發明時，使用11個保險絲就可補救，可減少保險絲。此外’在區段上使帛和_條字線連接之記㈣單說實施例、’但是未限定為-條字線，可用—位址指定範圍，只要係可置換為冗餘記’隨之單位’將該賴設為區段也可。又，說明了對於字線(列位址)之冗餘構造，但是在對於位元線(行位址)°之冗餘構造也可應用，這係明顯的。參照圖10，依據本發明之實施例2說明半導體記憶裝置。在實施例2’以係補救單蚊區段獵和多副字線對應之記憶體單元群之缺)½。和實施例1相t匕’可更減少保持特定缺陷記憶體單元之缺P曰位址之保險絲之使用個數。在圖，表示將和2副字線對應之，憶體單元群設為區段置換缺陷之情況，但是係2副字線以上之單位也可一樣的應用。和實施例i之情況相比，按照2副字線單位置換缺陷時，保持特定缺陷記憶體單元之缺陷位址之保險絲之個數減半。在此，說明依據列位址之記憶體單元陣列21a和 24 1259473 几餘記憶體單元陣列23a之分配關係。因此，只表示 ,址解碼H以及記憶體單元_之部分，省略其他之部分。]此和下，躲视(列位址)之冗餘構造，但是在對於位元^于位址)之几餘構造也可應用，這係顯然的。 dram具備子MAT解碼器31a、記憶體單元陣列2ia冬7、恤址解碼器22a_〇〜7、冗餘記憶體單元陣列23a_〇〜7、冗器24a-0〜7、具有4電路之冗餘R0M電路之冗餘R〇路群28a-0〜7以及冗餘子MAT解碼器32a。此外，圖上未示之1 字線解碼器輸入列位址X0〜X2，記憶體單元陣列之字線選擇方^ 和實施例1的一樣，在圖7C說明冗餘記憶體單元陣列之字線選擇。子MAT解碼器31 a輸入列位址X丨丨〜X丨3後向各子MAT輸子MAT選擇信號SM0〜SM7。各子MAT之列位址解碼器22a_〇〜7 輸)列位址X3〜X10後，副字線解碼器輸入列位址χ〇〜χ2，記憶體單元陣列21a-0〜7各自之2048條字線之中之一條變成活化。各子MAT之0己彳思體單元陣列21a-〇〜7依據來自子MAT解碼器31a 之，應之子MAT選擇信號SM0〜SM7變成活化，輸出和列^址解碼器22a_0〜7及活化之字線對應之記憶體單元之資料。冗餘子“八丁解碼器32a輸入列位址XI〜X2後，輸出4條冗餘活化信號 ΒΕ0〜BE3。4條冗餘活化信號ΒΕ0〜BE3各自供給冗餘R0M電路群 28a-0 和 28a-l、28a_2 和 28a-3、28a_4 和 28a_5 以及 28a_6 和 28a-7。因此，依據一條冗餘活化信號be，2個冗餘ROM電路群變成活化。冗餘ROM電路群28a-n(n=0〜7)輸入列位址X3〜X13 後，將和特定缺陷記憶體單元之缺陷位址之比較結果設為冗餘選擇信號RE-η-Ο〜RE-n_3，向冗餘列位址解碼器24a- η(η=0〜7)輸出。几餘列位址解碼裔24a-η輸入冗餘選擇信號RE-ri_0〜RE-n-3後，使冗餘記憶體單元陣列23a_n(n=0〜7)之冗餘主字線RMWD變成活化。令冗餘ROM電路群28a-n所具備之冗餘R〇M電路和冗餘記憶體單元陣列23a-0〜7之2條副字線對應。因而，在1條冗餘主字線RMWD連接2電路之副字線驅動器29。冗餘記憶體單元陣列 25 1259473 備4條利用冗餘列位址解碼器24a_〇〜7.驅動之主字線，副字線驅動器29變成活化之主字線連接之記憶體單元位址if 列21a-0〜7各自具有2048條字線，利用輸入列 -你ί: t後解碼之列位址解碼器22a-〇〜7及副字線解碼器選擇你全部之冗餘r〇m電路28a舣所存取之位址和缺陷至之障况’存取❼己憶體早元陣列21a-0〜7之中之董十庫之纪憶=列。在判定為冗餘R0M電路28a之其中== 2一恤轉端抑制錢變成活化，因雜址解碼器 22a-〇〜7受成無效，不存取記憶體單元陣列21&_〇〜7之 ”冗餘子MAT解碼n瓜將列位址χι〜χ2解碼後，&出4條几餘活化信號ΒΕΟ〜ΒΕ3。-條冗餘活化信號ΒΕ選擇 ” ROM t W8a-0 28^, ^ 28a_2 ^ 28a.3. ^ 28&_4 ^ 28^；5 ^ 1 2”，28a-7)。因此’也可將冗餘R〇M電路群咖_〇和撕小 28a-2 和 28a-3、28a-4 和 28a-5 以及 28a-6 和 28a-7 各自看成一個電路群，在此情況，可當作具有4個冗餘記，體成之二冗餘記憶體單元陣列23a-0〜7係置換特定記憶體單元障丨 21a-0〜7之缺陷記憶體單元之缺陷位址之資料之冗餘記情自具有8條字線。冗餘記憶體單元陣列23a_n之8條字線和 ROM電路群Ma-n輸出之冗餘選擇信號迅㈣〜版^ 9、條之組對離=0〜7)。職_錢孤办肌“ _ 址解碼器24a-n各自使一條冗餘主字線j^jwd變成活化〇 -條冗餘主字線和2電路之副字線驅· 29連接紐° x〇選擇一條冗餘副字線RSWD。在冗餘子驗解入列位址X0，又’依據係其輸出之冗餘活化信號g 二冗餘ROM電路之-電路和2條字線對應。因而，記憶體J元= 21a-0〜7之相鄰之2條字線和該2條字線對應。在此’說明在冗餘記憶體單元陣列23a_0〜7之主字線和副字線 26 1259473 之關係，說明有缺陷之記憶體單元陣列21a-0〜7之副記憶區塊和取代有缺陷之副記憶區塊之冗餘記憶體單元陣列23a-〇〜7之冗餘副 C憶區塊之分配關係。關於在記憶體單元陣列2ia_〇〜7之主字線和副字線之關係，在實施例1已參照圖7A說明了，因在本實施例也 ~樣’省略說明。參照圖7C，說明在冗餘記憶體單元陣列23a_〇〜？之主子線和副字線之關係。圖7C係表示在子]VIAT17-0之冗餘記十思體單元陣列23a-0及與其相關之冗餘列位址解碼器24a_〇、畐字線解碼器27a-0、感測放大器25-0以及行位址解碼器18之圖。少冗餘列位址解碼器24心〇輸入冗餘選擇信號RE-n_〇〜RE+3 後’使和冗餘選擇信號RE-η-Ο〜RE-n-3對應之4條冗餘主字線 RMWD之中和變成活化之冗餘選擇信號Μ對應之一條變成活化。副字線解碼器27a-0輸出8條依照列位址χ〇〜χ2變成活化之解碼1说。在几餘§己丨思體早元陣列23a-0内，副字線驅動器29依照活化之解碼信號和冗餘主字線RMWD使冗餘副字線RSWD變成活化，和冗餘副字線RSWD連接之係記憶體單元群之副記憶區塊35變成活化。行位址解碼器18依照行位址選擇感測放大器，讀出在利用感測放大器25-0變成活化之記憶<體單元儲^之資料’寫入自外部所輸入之資料。副字線解碼器27a-0輸出8條依照列位址χ〇〜X2變成活化之，碼信號。在該解碼信號線和冗餘主字線之交點配置副字線驅動 =β29_〇〜7。副字線驅動器29-〇〜7依照冗餘主字線RMWD和解碼信號各自使一條冗餘副字線RSWD變成活化。因圖7C表示在子 MAT17-0配置之冗餘記憶體單元陣列23a_〇，副字線驅動器29_〇、 2、=、6輸入當列位址又〇〜又2為“〇，，時變成活化字_動器29]、3、5、7輸入當列位址χ()〜χ2為“ 解碼彳5號。藉著照這樣連接，可指定區段内之副記憶區塊。子^AT之情況，在冗餘記憶體單元陣列23_(2X11)和冗餘 ^丨思體早tl陣列23a-(2xn+l)，副字線驅動器29_〇、2、4、6輸入當列位址X0〜X2為“2χη，，日寺變成活化之解碼信號，副字線驅動 27 1259473 二二1d:5、7輸入當列位址X0〜X2為“2χη+Γ時變成活化 <解碼k 就(11=0、1、2、3)。這樣連接’侧冗餘記㈣單元_補救記憶體單元 ΐϊΐ，之分配單位之區段變成2副記憶區塊。因此，將副記二:「\5 0〜1分配給冗餘區段26_0、將副記憶區塊35-2〜3分配給二几段26-1、將副記憶區塊35_4〜5分配給冗餘區段26_2、將副 m塊35·6〜7 a配給冗餘區段况，分配給置換在記憶體單元 ”你a-0〜7之相鄰之2副字線發生之缺陷之冗餘區段。所分配之几餘區段置換存取之有顧之記憶體單元_ 21a_。〜7之各一個副記憶區塊，補救缺陷。说明存取記憶體時之動作。存取記憶體時，冗餘ROM電路群 8a-0〜7 依據 28a-0 和 28a-l、28a-2 和 28a_3、28a_4 和 28a-5 以及 28a-6和28a-7之組合各自同時變成活化。冗餘R〇M電路群 2&〇〜7各自具備4電路之冗餘ROM電路群28a-n-0〜3(nK)〜7)，比車义在各電路之保險絲所保持之特定缺陷記憶體單元之缺陷位址和輸入之列位址Χ3〜χΐ3。在一致之情況，判斷該列位址χ3〜χΐ3 為缺陷位址，冗餘選擇信號RE之一條變成活化，選擇和自保持缺陷位址之冗餘ROM電路28a-n-m(n=0〜7、m=0〜3)輸出之活化之冗餘選擇k $虎RE_n_m對應之冗餘主字線及副字線，冗餘記憶體單元陣列23a-n變成活化，記憶體單元陣列2ia_〇〜7全部變成不活化。，此，存取替代記憶體單元陣列21a之冗餘記憶體單元陣列23a，就用冗餘記憶體單元陣列23a置換記憶體單元陣列2la之缺陷。在不一致之情況，所存取之位址不是特定缺陷記憶體單元之缺陷位址，記憶體單元陣列21a變成活化，進行一般之存取。几餘ROM電路28a-0〜7各自依照冗餘活化信號be〇〜BE7變成活化時，比較保險絲保持之特定缺陷記憶體單元之缺陷位址和輸入之列位址X3〜X13。因此，就比較列位址χι〜χ13和缺陷位址’將屬於和列位址χ〇對應之相鄰之2條副字線之記憶體單元設為置換對象(區段）。 28 1259473 於是，係置換缺陷之分配單位之區段變成2個副記憶區塊，在依照列位址X0〜X10選擇之記憶體單元陣列21a-0，如將記憶體單元陣列21a-0-0和21a-0-l分配給冗餘記憶體單元陣列23a-0或 23a-；l、將記憶體單元陣列21a_〇-2和21a_0-3分配給冗餘記憶體單元陣列23a-2或23a-3、將記憶體單元陣列21a-0-4和21a-0-5分配給冗餘記憶體單元陣列23a-4或23a-5、將記憶體單元陣列21a-0-6 和21a-0-7分配給冗餘記憶體單元陣列23a-6或23a-7、將記憶體單元陣列21a-0-9和21a-0-10分配給冗餘記憶體單元陣列23a-0或 23a-l般循環的依次分配。即，將記憶體單元陣列2ia_〇_〇〜2047按照列位址XI、X2每隔2個副記憶區塊重複的分配給冗餘記憶體單元陣列之各2個副記憶區塊之組(23a_0和23a_l、23a_2和23a-3、 23a-4 和 23a-5、23a-6 和 23a-7)。此外，在記憶體單元陣列21a_l〜7,也和記憶體單元陣列2la-〇一樣，將記憶體單元陣列21a-i-(2xm)和21a-i-(2xm+l)依次分配給冗餘記憶體單元陣列23a_(2xn)或23a-(2xn+l)(i=l〜7、m=〇〜1023、 n=〇〜3、η係將記憶體單元陣列具備之區段之個數m除以冗餘記憶區塊之個數4之餘數）。換言之如以下所示。和記憶體單元陣列21a_〇〜7對應的配置冗餘纪憶體單元陣列23a-0〜7。各記憶體單元陣列2la將和依據列位址X0選擇之2條相鄰之副字線連接之記憶體陣列群設為在發生缺憶體單元之情況置換之單位之區段，具有1〇24個區段。可將記憶體單元陣列21a整理成以依照列位址Χ1〜Χ2可選擇其中一個區丰又之4個相鄰區段為單位之區段群。照這樣考慮時，記憶體單兀陣列21a重複配置256個依照列位址χ3〜χ10選擇之區段群。而」利用列位址XI〜Χ2之冗餘子河八丁解碼器32a選擇在冗餘^憶體單元陣列配置之子MAT。此時，冗餘子MAT解碼器孤之輸出輸入冗餘ROM電路28a，每2電路群輸入相同之信號。即，冗餘職電路群綱和^、施_2和㈤、福和虎烈二乂及28a 6和28a_7各自可當作一體之冗餘電路群處理。在 29 1259473 此情況，冗餘電路群變成4電路群。因此，依照相同之列位址 XI〜X2選擇構成區段群*之4個區段和4電路君事之冗餘rom電路群，變成對應之關係。即，將4個區段依次分配給和\電路群之冗餘ROM電路群連接之冗餘記憶體單元陣列。此外，因依據列位址X3〜X10重複4個區段，就也循環的依次分配給冗餘記憶體單元陣列。又’將區段η(η=0〜1023)每隔4個重複分配給相同之冗餘記憶體單元陣列群m(將冗餘記憶體單元陣列23-(2xm)和冗餘記憶體單元陣列23-(2xm+l)—體化的)(m=0〜3)。因此，將滿足n=4xA+m之關係之區段η分配給冗餘記憶體單元陣列君羊m(m=〇〜3)。在此，a 係依據列位址X3〜X10決定之值。即，分配給冗餘記憶體單元陣列群X之區段X之依據列位址XI〜Χ2指示之區段編號全部相同。進行這種對冗餘記憶體單元陣列之分配後，冗餘R〇M電路 28a之一電路就和2條副字線對應，和使用相同容量之冗餘記憶體單元陣列之情況相比，電路數減半，在圖10之情況變成4電路。因此，可在保持特定缺陷記憶體單元之缺陷位址之保險絲也減半之狀態補救缺陷。此外’在本實施例，說明了對於字線(列位址)之冗餘構造，但是在對於位元線(行位址)之冗餘構造也可應用，這係明顯的。又’令實施例1和實施例2混合存在之構造也有效。將位於各子MAT之冗餘電路之半數設為和實施例1 一樣之1副字線單位之補救構造，將半數設為和實施例2 一樣之2副字線單位之補救，造。。或將半數之子MAT之冗餘電路設為和實施例1 一樣之一副子線單位之補救構造，將半數之子MAT之冗餘電路設為和實施例 2 —樣之2副字線單位之補救構造。若採用這種混合存在之構造，可依據缺陷之發生狀況微細的應付，而且對於冗餘電路，尤其保險絲個數之減少有效。 ^ 參知圖U說明實施例3。在實施例3，將和多副字線對應之記憶體單元群設為係缺陷之補救單位之區段，利用冗餘電路補救 30 f 1259473 實Ϊ例/相比，減少保持特定缺陷之位置之缺陷位址之險絲之使用個數。即，取消保持缺陷位址之列 MAT肉’作為冗餘子MAT解碼器之輸入。因而，子 n，#之^陣列和冗餘記__變成―對—之對應。在圖撼$,丨2不^^又上ΐ換為二副字線單位之情況。在此，因說明依配關孫址單元陣列21b和冗餘記憶體單元陣列23b之分列位址、位址解碼器以及記憶體單轉列相關之‘媒ί略/、Γ之部分。此外’在以下說明對於字線(列位址）對於位元線(行位址)之冗餘構造也可應用，這 DRAM具備子MAT解碼器31b、記憶體單元陣列別各7、 ^立址解碼^ 22M〜7、冗餘記紐單元卩相23b_〇 24b_0〜7、具有4 之冗餘觀魏之職 = 28b-0〜7以及冗餘子驗解碼器奶。此外，圖上未示之副 1解碼H輸人顺址XG〜X2，記鍾單元_之字線選擇方法和貝施例1的-樣。又冗餘記鐘單元陣狀在圖7C之符號23a、24a以及27a各自置換為23b、24b以及27b，按照參照圖7C之實施例2說明。子MAT解碼器3 lb輸入列位址XI丨〜幻3後向各子MAT輸出子MAT選擇信號SMO〜SM7。各子MAT之列位址解碼器22b_〇〜7 輸入列位址X3〜X10後，副字線解碼器輸入列位址χ〇〜χ2，記憒體單元陣列21b-0〜7各自之2048條字線之中之一條變成活化^ 子MAT之§己|思體單元陣列21b-0〜7依據來自子MAT解碼器31b 之，應之子MAT選擇信號SM0〜SM7變成活化，輸出和一條活化之子線對應之s己憶體單元之資料。冗餘子MAT解碼器32b輸入列位址XI〜X3後，輸出8條冗餘活化信號ΒΕ0〜BE7。8條冗餘活化信號ΒΕ0〜BE7各自和冗餘ROM電路群28b-0〜7連接Γ活化之冗餘ROM電路群28b-0〜7輸入列位址X4〜X13，將和特定缺陷記憶體單元之缺陷位址之比較結果設為冗餘選擇信號、。〜 31 1259473 RE-η-Ο〜Μ_η_3，向冗餘列位址解碼器24b_n輸出(n=〇〜7)。冗餘列，址解碼器24b-n輸入冗餘選擇信號R^n—o〜後，使冗餘記 f體單元陣列23b_n之冗餘主字線RMWD變成活化(n=0〜7)。令^ ^料28M〜7具備之—電紅冗餘RQM電路和冗餘記 =體:几陣列23b_〇〜7之2條副字線對應。因而，2電路之副字線器29和一條冗餘主字線rmwd連接。冗餘記憶體單元陣列 -0〜7具備4條利用冗餘列位址解碼器24b_〇〜7驅動之主字線，砌，和利用田ij子線驅動器29變成活化之副字線連接之記憶體元之資料。〜纪憶體單元陣列21b-0〜7各自具有2048條字線，利用輸入列〜X10後解碼之列位址解碼器2綱〜7及副字線解碼器選 =條字線。在全部之冗餘R〇M電路通判定所存取之位址和缺曰4址不一致之情況，存取記憶體單元陣列21b_〇〜7之 ίP元Λ判定為冗餘R0M電路28b之其卜個和特“ 體早70之缺陷他—狀情況，雜冗二3 ^器32b將列位址X1〜X3解碼後，輸出8條 :細纖咖電 2ΑγΪ7餘體單元卩㈣23M)〜7係蚊記，隨單元陣列自且右8己憶體單元之缺陷位址之資料之冗餘記憶區塊，各電意體單元陣列23b_n之8條字線和自冗餘〇 7, ^ RE-n-O^RE-n.3 ^ 2 使—條冗齡桃麵WD變賴化 ’、、子線R^WD和2電路之副字線驅動器29連接，依撼 ί ί條冗餘副字線RSWD。在冗餘子MAT解碼器32b 刖歹H 〇，又，依據係其輸出之冗餘活化信號BE變成活 32 1259473 化之冗餘ROM電路之一電路和2條字線對應。因而，記憶體單元陣列21b-0〜7之相鄰之2條字線和該2條字線對應。在此’關於在記憶體單元陣列21b_〇〜7之主字線和副字線之關係’在實施例1已參照圖7A說明了，因在本實施例也一樣，省略說明。又’關於在冗餘記憶體單元陣列231>〇〜7之主字線和副字線之關係，若將在圖7C之符號23a、24a以及27a各自置換為 23b、24b以及27b，參照圖7C按照實施例2說明，因在本實施例也一樣，省略說明。 ' 說明存取記憶體時之動作。存取記憶體時，各自具備4電路之冗餘ROM電路群28b_n_0〜3(=0〜7)之冗餘ROM電路群28b_n，比較在各電路之保險絲所保持之特定缺陷記憶體單元之缺陷位址和輸入之列位址X4〜X13。在一致之情況，判斷該列位址χ4〜X13 為缺陷位址，使冗餘選擇信號RE之一條變成活化，選擇和保持缺陷位址之冗餘ROM電路28b-n-m(n=0〜7、m=0〜3)對應之冗餘主字線及副子線’冗餘記憶體單元陣列23b-n變成活化，記憶體單元陣列21b-0〜7全部變成不活化。因此，存取替代記憶體單元陣列2比之冗餘記憶體單元陣列23b，就用冗餘記憶體單元陣列23b置換記憶體單元陣列21b之缺陷。在不一致之情況，所存取之位址不是特疋缺陷€憶體單元之缺陷位址，記憶體單元陣列2ib變成活化，進行一般之存取。冗餘ROM電路28b-0〜7各自依照將列位址XI〜χ3解碼後之冗餘活化信號BE0〜BE7變成活化時，比較保險絲保持之特定缺陷記憶體單元之缺陷位址和輸入之列位址X4〜X13。因此，就比較列位址XI〜X13和缺陷位址，將屬於和列位址χ〇對應之2條相鄰之副字線之記憶體單元設為置換對象(區段）。於是，係置換缺陷之分配單位之區段變成2個副記憶區塊，在依照列位址X0〜X10選擇之記憶體單元陣列21b_〇，如將記憶體單元陣列21b-(M)和21MM分配绔冗餘記憶體單元陣列23i>〇、將5己丨思體早元陣列21b-0-2和21b-0-3分配給冗餘記憶體單元陣列 33 1259473 23b小將4體單元陣列21b_G_4和2lb_G_5分@&給冗餘記憶體單元陣列23b-2般依次分配。如將記憶體單元陣列2化_〇_14和 21b-0-15分配給几餘記憶體單元陣列23b-7、將記憶體單元陣列 21MM6和21MM7分配給冗餘記憶體單元陣列23b_〇般循環的依次分配。即，將記憶體單元陣列21b_〇_〇〜2〇47按照列位址χι〜χ3 每隔2個副記憶區塊重複的分配給冗餘記憶體單元陣列 2313-11((11=0〜7) 〇此外’在纪憶體單元陣列21b-l〜7,也和記憶體單元陣列2ib-〇一樣，將記憶體單元陣列21b-i-(2xm)和211>i_(2xm+l)依次分配給冗餘記憶體單元陣列23b-n(i=l〜7、m=0〜1〇23、n=0〜7、η係將記憶體單元陣列具備之區段之個數m除以係冗餘記憶區塊之冗餘記憶體單元陣列之個數8之餘數）。 ^換言之如以下所示。和記憶體單元陣列21b_〇〜7對應的配置几餘§己憶體單元陣列23b-0〜7。各記憶體單元陣列2ib將和依據列位址X0選擇之2條相鄰之副字線連接之記憶體陣列群設為在發生缺陷記憶體單元之情況置換之單位之區段，具有1〇24個區段。可將兄憶體單元陣列21b整理成以依照列位址XI〜χ3可選擇其中一，區段之8個相鄰區段為單位之區段群。照這樣考慮時，記'憶體 f元陣列21b變成重複配置128個依照列位址χ4〜χιο選擇之區 ’又群。而’利用輸入列位址XI〜X3之冗餘子MAT解碼器32b選擇在几餘記憶體單元陣列配置之子MAT。因此，依照相同之列位址XI〜X3選擇構成區段群之8個區段和在冗餘記憶體單元陣列配置之8個子MAT，具有對應之關係。即，將8個區段依次分配給配置成8個子MAT之冗餘記憶體單元陣列。此外，因依據列位址 X4〜Χίο重複8個區段，就也循環的依次分配給冗餘記憶體單元陣列。如又’將區段n(rH)〜1023)每隔8個重複分配給相同之冗餘記憶，單元陣列群23-m(m=0〜7)。因此，將滿足n=8xA+m之關係之區丰又η指為冗餘記憶體單元陣列群23_m(m=〇〜7)。在此，a係依據 34 1259473 列位址X4〜ΧΙΟ決定之值。即，分配給冗餘記憶體單元陣列群23-χ 之區段之依據列位址XI〜X3指示之區段編號全部相同。進行這種對冗餘記憶體單元陣列之分配後，冗餘ROM電路 jb之一電路就和2條副字線對應，和使用相同容量之冗餘記憶體單元陣列之情況相比，電路數減半，在圖11之情況變成4電路。此外’比較特定缺陷記憶體單元之缺陷位址之列位址變成 X4〜X13，比在實施例2之比較位址X3〜X13少一位元。因此，可在保持缺陷位址之保險絲也比實施例2更減少下補救缺陷。此外，在本實施例，在係缺陷記憶體單元之置換單位之區段设為和2條字線連接之記憶體單元群，但是擴張至和2之η次方條字線連接之記憶體單元群也可應用。此外，在本實施例，說明了對於子線(列位址)之冗餘構造，但是在對於位元線(行位址)之冗餘構造也可應用，這係明顯的。參照圖12說明本發明之實施例4。在實施例3，係將利用冗，電路之係補救單位之區段設為依據主字線選擇之範圍之記憶體單元群之情況。利用1條冗餘主字線驅動冗餘記憶體單元陣列，1 個子MAT所含之冗餘記憶體單元陣列就補救一處之缺陷。若依據這種構造，可更減少保持特定缺陷記憶體單元之缺陷位址之保險，個，。在此，說明依據列位址之記憶體單元陣列21c和冗餘記，體單元陣列23c之分配關係。因此，只表示和列位址及記憶體單元陣列相關之部分，省略其他之部分。此外，在以下說明對於字線(列位址)之冗餘構造，但是在對於位元線(行位址)之冗餘構造也可應用，這係顯然的。 DRAM具備圮憶體單元陣列2ic_〇〜7、列位址解碼器22c_〇〜7、子MAT解碼态31c、冗餘§己憶體單元陣列23c_〇〜7、冗餘列位址 =碼器24C-0〜7、冗餘R0M電路28c_〇〜7以及冗餘子mat解处。相同之子MAT具備記憶體單元陣列2lc_n、列位址 22c-n、几餘德體單元陣列23α·η、冗餘列位址解碼$ 24 冗餘麵電路28e_n。此外，圖上未示之副字線“器^^ 35 1259473 址X0〜X2 ’記憶體單元_之字線選擇方法和實施例丨的。又，關於冗餘記憶體單元陣列之選擇，在圖7D說明。 7 子MAT解碼器31c輸入列位址Χ11〜χΐ3後向各子mat 子MAT選擇信號SM0〜SM7。各子MAT之列位址解碼器22c_〇®7 輸入列位址X3〜X10後，副字線解碼器輸入列位址χ〇〜χ2 體單兀陣列21c-0〜7各自之2048條字線之中之一條變成活化。各子MAT之記憶體單元陣列21c_〇〜7依據來自子mat解碼器训之對應之子MAT選擇信號SMG〜SM7變成活化，輸出和利用列位址解碼器22c-0〜7及副字線解碼器所選擇之2〇48條字線之中之一 ίτ"舌化之子線對應之5己憶體單元之資料。冗餘子Mat解碼器32c 輸入列位址X3〜X5後，輸出8條冗餘活化信號be〇〜BE7。8條冗餘活化信號ΒΕ0〜BE7各自和冗餘R〇M電路群28〇〇〜7連接。因此，依據列位址X3〜X5選擇冗餘R〇M電路28c後變成活化。冗 t路群28c-〇〜7輸入列位址χ6〜χΐ3，將和特定缺陷記憶體单兀之缺陷位址之比較結果設為冗餘選擇信號肪^，向冗餘g ΐΐί ΐ L24c-n輸出(n=0〜7)。冗餘列位址解碼器24c_n輸入冗餘 k擇仏唬RE-n後’使冗餘記憶體單元陣列23c_n之冗餘主變成f化(n=0〜7)。冗餘R0M電路群28c_〇〜7各自和冗餘 °思體早TOP車列23c-0〜7各自所含之8條副字線對應。因而，8電二副^_動ϋ 29和-條冗餘主字線rmwd連接。冗餘記憶 =凡_ 23〇0〜7各自具備1條·冗餘列位址解 24c_〇〜7 j動之主字線，輸出和利關字線,轉器29魏活化之副字線連接之記憶體單元之資料。圮憶體單凡陣列21〇0〜7各自具有2048條字線，利用列位址 =碼器22c-0〜7及副字線解碼器將列位址χ〇〜χι〇解碼後選擇。在 =部之冗餘ROM電路28c判定所存取之位址秘陷位址不一致之 :况存取對應之圯憶體單元。在判定為冗餘電路Me之其 -個和缺陷位址—致之情況，雜址解碼财卩制信號變成活因將列位址解碼器22c-0〜7設為無效，不存取記憶體單元陣列 36 1259473 21c-0〜7之記憶體單元。冗餘子MAT解碼器32c輸入列位址X3〜X5後解碼，向冗餘 ROM電路28c_0〜7輸出8條冗餘活化信號BEO〜BE7。因此，依照列位址X3〜X5選擇冗餘rom電路28〇0〜7後變成活化。冗餘記憶體單元陣列23c-0〜7係置換特定記憶體單元陣列 21c-0〜7之缺陷記憶體單元之缺陷位址之資料之冗餘記憶區塊，各自具有8條字線。冗餘記憶體單元陣列23(M1之8條字線和自冗餘 ROM電路群28cmi輸出之冗餘選擇信號仙七對應。冗餘選擇信號RE-n利用冗餘列位址解碼器24c_n各自使一條冗餘主字線變成活化。一條冗餘主字線_界〇和8電路之副字線驅動器29連接，依據列位址χ〇〜χ2選擇一條冗餘副字線RSWD。因在几餘子MAT解碼器32c未輸入表示副字線之位址之列位址 X0〜X2，活化之8條字線就和記憶體單元陣列21(>〇〜7之主 MWD對應。、在此’說明在几餘記憶體單元陣列23c_〇〜7之主字線和副字線之關係，說明有缺陷之記憶體單元陣列21c_〇〜7之副記憶區塊和置換該副記憶區塊之冗餘記顏單元_ 23e冬7之冗餘副記憶區塊之分配關係。在記憶體單元陣列21c_〇〜7之主字線係已在實關丨參關7A制了，因在本實補也—^ 明。參照圖7D說明在記憶體單元陣列21c冬7之主字線和副字線之關係。® 7D係表示在子mat17_〇之冗餘記憶體單元陣列23c_〇及與其^關之冗餘躲址解碼II 24e_〇、副字線解碼器27c_〇、感測放大器25-0以及行位址解碼器18之關係圖。〜冗餘列位址解碼器24〇0輸入冗餘選擇信號虹_〇後，使和冗餘選擇信號RE_G _之丨條冗餘主字線讀動變成活化，解碼器27c_0輸出8條依照列位址X0〜χ2變成活化之解碼信说。在冗餘記憶體單元陣列23c_〇内，副字線驅動器㊇依昭活化之解碼信號和主钱讀㈣使财線RS·變成活化，使和驗副视RSWD連接之係記憶體單元群之副記憶區塊 37 1259473 3 2活化:行位址解碼器18依照行位址選擇感測放大器25-0，利用感測放大器25_0變成活化之記憶體單元儲存之資馬入自外部所輸入之資料。解碼碼^洗·0輸出8條依照列位址XG〜X2變成活化之哭在该解碼信躲和冗餘主字線之交點配置副字線驅動 ί h〜7。副字線驅動器胸〜7依照冗餘主字線RMWD和解碼自使—條冗餘副字線RSWD變成活化。因副字線驅動器，驅動哭ί自〇和】副字線器27c_0之8條解碼信號對應，副字線 “，1^29·0、1、…、7 輸入當列位址 χο〜X2 為 “〇，，、‘丫，、·· 變&成活化之解碼信號。藉著照這樣連接，可指定區段内之田J，，塊。在其他之子MAT之情況也—樣的連接。陣列，，係用冗餘記憶體單元陣列補救記憶體單元 21C-0〜7夕士来刀配Ί餘區段26，分配給置換在記憶體單元陣列所八啦目狀8副字線(1主？線)發生之缺陷之記憶體陣列。 :配之冗餘區段置換存取之有缺陷之記麵單元陣列2ic_〇〜7 爻各一個副記憶區塊，補救缺陷。解碼^7存=，日1之動作°存取記憶體時，依據冗餘子祖丁 =後^内部所含之保險絲所保持之物己憶陷記憶體單元之缺陷位址比較。在比較結果一致 =情^輸人之顺址X6~X13係特定缺陷記髓單元之缺陷位 ’使几餘選擇信號RE變成活化。被供給活化之冗餘選擇信號 ΐ渥m列位,址解碼器24c_n使冗餘主字線腹動變成活化， &擇和保持-致之位址之冗餘ROM^28c_n對應之冗餘 ^副if餘記憶體單元陣列23c-n變成活化。隨著冗餘記憶體 t ^’同時依據列位址解碼器抑制信號將記憶體早兀陣列21b-0〜7全部設為不活化。因此，存取替代記憶陣列21c之冗餘記憶體單元陣列23c，就用冗餘記憶體單元陣列 38 1259473 23c置換記憶體單元陣列2ic之缺陷。在比較結果不一致之情況，所存取之位址不是特定缺陷記憶體單元之缺陷位址，記憶體單元陣列21c變成活化，進行一般之存取。冗餘ROM電路28c-0〜7各自依照將列位址X3〜X5解碼後之冗餘活化信號BE0〜BE7變成活化時，比較保險絲保持之特定缺陷記憶體單元之缺陷位址和輸入之列位址Χ6〜Χ13。因此，就比較列位址Χ3〜Χ13和缺陷位址，將屬於包含和列位址χ〇〜χ2對應之8 條副字線之1條主字線之記憶體單元設為置換對象(區段）。於是’係置換缺陷之分配單位之區段變成8個副記憶區塊(和主字線對應），在依照列位址χ〇〜又10選擇之記憶體單元陣列 21c-0，如將記憶體單元陣列21c_〇_〇〜7分配給冗餘記憶體單元陣列23c-0、將記憶體單元陣列21c-〇_8〜15分配給冗餘記憶體單元陣列23M、將記憶體單元陣列21c-〇_16〜23分配給冗餘記憶體單元陣列23c-2般依次分配下去。再如將記憶體單元陣列21c_〇_56〜63 分配給冗餘記憶體單元陣列23c-7後，將記憶體單元陣列 21〇0-64〜71分配給冗餘記憶體單元陣列23c_〇般循環的依次分配。此外’在5己丨思體單元陣列2ic-i〜7，也和記憶體單元陣列2ic_〇一，，將記憶體單元陣列2ic-i-(8m)〜(8m+7)依次分配給冗餘記憶體單元陣列23c-n(m=0〜255、nK)〜7、η係將記憶體單元陣列具備之區段之個數m除以冗餘記憶區塊之個數8之餘數）。進行這種對冗餘記憶體單元陣列之分配後，冗餘以〇]^電路 2jc之一電路就和8條副字線，即1條主字線對應，在使用相同容，之冗餘記憶體單元陣列之情況電路數變成1/8，在圖12之情況變成8副字線/1電路。又，因在冗餘化〇]^電路28c應保持之特定缺feZfe體單元之缺陷位址只要〜χΐ3之8位元即可，每一電路之保險絲個數也可減少。因此，藉著電路數和每一電路之保險絲個數之減少，可在大幅度的減少每一記憶體晶片之保險絲個數下補救缺陷。又，若增加冗餘記憶體單元陣列23c之容量，也可將本實施例擴張的應用於多條主字線。 39 1259473 作是3 了簡化說明，說明了列側之冗餘電路，二6早？ ί ’也可i口列側一樣的應用於行側之冗餘電路，這係顯 =、。*外，至目蚋為止，以dram為例說明了冗餘記憶區塊之为配’但是未限定為DRAM，只要係具有冗餘記憶體之記憶體可應用本發明，這係顯然的。 1259473 五、【圖式簡單說明】係之ΐ U係表示在習知技術之缺陷區段和冗餘記憶區塊之對應關係之ΐ1B係表示在f知技術之缺陷區段和冗餘記憶區塊之對應關圖2係表示習知技術之MAT之構造之方塊圖。圖3係表示習知技術之擴張之冗餘ROM電路部分之構造之方 =4係表示本發明之實關1之DRAM之構造之方塊圖。圖5係表示本發明之實施例1之MAT之構造之方塊圖。。。圖6係表示本發明之實施例J之冗餘R〇M電路之構造之方塊 1=1 圖7A係表示在本發明之實施例丨之記憶體 MWD和副字線SWD之關係之方塊圖。州之主予線窣綠圖表示在本發明之實施例1之冗餘記憶體單元陣列之主子線MWD和副字線SWD之關係之方塊圖。之主mi示在本發日狀實補2及3之冗餘記憶體單元陣列之主子線]VIWD和副字線SWD之關係之方塊圖。料圖μ7λ^表示在本發明之實施例4之冗餘記憶體單元陣列之主予線MWD和副字線SWD之關狀方塊圖。圖8係表示本發明之實施例1之動作波形之時序圖。本f日狀副字線和冗餘RC)M電路之_®。 g 〇係表不本發明之實施例2之構造之方塊圖。 =11係表示本發明之實施例3之構造之方塊圖。圖12係表示本發明之實施例4之構造之方塊圖。 70件符號說明·· 10 DRAM晶片 11控制電路 41 1259473 12 輸出入電路 14-0 〜7 Bank

16- 0 〜3 MAT

17- 0〜7 子 MAT 18 行位址解碼器 19 I/O電路 21- 0〜7記憶體單元陣列 22- 0〜7 列位址解碼器 23- 0〜7 冗餘記憶體單元陣列 24- 0〜7 冗餘列位址解碼器 25_0〜7感測放大裔 42

Claims

Ι25^1_々ϊ1092號專利申請案中文申請專利範圍修正本 2006年1月13日修訂. 、申請專利範圍：歐平/ &>口 1· 一種半導體記憶裝元餘電藏：基特徵為包含: 複數之記憶區塊；及複數之冗餘記憶區塊，對應於該複數之記憶區塊而設置；其中，該複數之記憶區塊，各自具備複數之區段，该複數之區段係彼此相鄰，該複數之區段中有缺陷之各個區段，分別被分散分配到該複數之冗餘記憶區塊，並被該分配到之冗餘記憶區塊置換。 2·如申請專利範圍第1項之半導體記憶裝置，其中，各該複數之區4又，包含相鄰之1以上之記憶體單元行，或相鄰之1以上之記憶體單元行。 3·如申請專利範圍第1項之半導體記憶裝置，其中，用以選擇遠複數之記憶區塊之位址位元之位置，和用以選擇該複數之餘記憶區塊之位址位元之位置係互異。 4·如申請專利範圍第3項之半導體記憶裝置，其中，規定該複數之區段之位址位元係下階位址位元，選擇該複數之冗餘記憶區塊之位址位元，包含該下階位址位元之緊接前一個之位址位元。 5· —種半導體記憶裝置，其特徵為包含：記憶區塊，具有複數之區段，且該複數之區段各自具有複數記憶體单元；及複數之冗餘記憶區塊，相對該記憶區塊設置；、其中，該複數之冗餘記憶區塊各自具有冗餘區段，用以置換驾複數之區段中任一有缺陷之區段； ’ 將該複數之區段被分配給該複數之冗餘記憶區塊，一指示被分配給該任一區段之該冗餘記憶區塊之編號，係將指示該任一區段之位址，除以該複數之冗餘記憶區塊之個數時之^ 數，。在該複數之各個區段有缺陷時，利用該所分配之冗餘記憶區之該冗餘區段予以置換。

43 4 1259473 6· —種半導體記憶裝置，其特徵為包含：複數之記憶區塊，且該複數之記憶區塊各自具有複數之區段，該複數之區段各自具有複數之記憶體單元；及複數之冗餘記憶區塊，相對該複數之記憶區塊設置；其中，该複數之冗餘記憶區塊各自具有冗餘區段，用以置換該複數之區段中任一有缺陷之區段；將該複數之區段被分配給該複數之冗餘記憶區塊，一私示被分配給該任一區段之該冗餘記憶區塊之編號，係將指示該任一區段之位址，除以該複數之冗餘記憶區塊之個數時之餘在該複數之各個區段有缺陷時，利用該所分配之之該冗餘區段予以置換。 ^ 7·如申請專利範圍第5或6項之半導體記憶裝置，直中：該複數^段之中第—區段和第二區段彼此相鄰；” 斤分配給該第-區段之第一冗餘記憶區塊和分配給該第二區段之第二冗餘記憶區塊係相異之該冗餘記憶區塊。 8·如申請專利範圍第5或6項之半導體記憶裝置，其中數之區段各自為與2之η次方㈣小2、···）條之字線或位元線相連接之記㈣單元㈣合，該字線健為線相鄰；該位元線個數為複數時該位元線係彼此相鄰^子線彼此 \如申請專利範圍第5或6項之半導體記憶裝置，其中，將輪入到選擇柄數之區段其巾任—者解碼電路之位址的複數之下階位兀，予以輸人顺擇該複數之冗餘記憶區塊之解碼電路。 44