JP2000298997A

JP2000298997A - 半導体メモリ装置、データ設定方法および装置、情報記憶媒体

Info

Publication number: JP2000298997A
Application number: JP11108069A
Authority: JP
Inventors: Masamori Fujita; 真盛藤田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-04-15
Filing date: 1999-04-15
Publication date: 2000-10-24
Also published as: US6396748B1

Abstract

(57)【要約】【課題】複数の動作ブロックの各々で一本の常用ワー
ド線を同時に活性化する半導体メモリ装置で、不良の常
用ワード線の置換先を別個の動作ブロックの予備ワード
線としても動作不良が発生しないようにする。【解決手段】不良の常用ワード線１００２を予備ワー
ド線１００３に置換設定するとき、置換元の常用ワード
線１００２と置換先の予備ワード線１００３とを、同一
の動作ブロックか、同時に活性化されない組み合わせの
動作ブロックか、に位置させる。一個の動作ブロックの
予備ワード線１００３と常用ワード線１００２とが同時
に活性化されないので動作不良が発生しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、常用ワード線とと
もに予備ワード線を具備している半導体メモリ装置、半
導体メモリ装置のアドレス記憶手段にワードアドレスを
データ設定するデータ設定方法および装置、データ設定
装置のコンピュータに所定の処理動作を実行させるため
のプログラムがソフトウェアとして格納されている情報
記憶媒体、に関する。

【０００２】

【従来の技術】現在、各種の電子機器にＲＡＭ(Random
Access Memory)などの半導体メモリ装置が利用されてお
り、このような半導体メモリ装置の大容量化や高集積化
も促進されている。しかし、大容量で高集積な半導体メ
モリ装置を良好な歩留りで製造することは困難であるた
め、現在では製造段階で予備のメモリセルを用意してお
き、検査により不良が発見されたメモリセルを予備に置
換することが一般的である。このように予備のメモリセ
ルを用意する手法としても各種が存在するが、例えば、
ワード線を単位として予備を用意しておくものがある。

【０００３】また、一般的な半導体メモリ装置は、複数
のビット線と複数のワード線とがマトリクス接続された
多数のメモリセルが二次元状に配列されているが、この
多数のメモリセルをワード線の配列方向で複数の動作ブ
ロックに区分しておき、この複数の動作ブロックの各々
で一本のワード線を同時に活性化するものがある。

【０００４】このような半導体メモリ装置では、実際の
ワード線の配列数をビットアドレスのデータ長の数分の
一とすることができ、一度に複数ビットの記憶データを
パラレルにデータ読出することもできる。このように複
数の動作ブロックでワード線を同時に活性化する半導体
メモリ装置で前述のように予備のワード線を用意する場
合、複数の動作ブロックの各々に多数の常用ワード線と
少数の予備ワード線とを配列することが一般的である。

【０００５】このような構造の半導体メモリ装置の一従
来例を図９を参照して以下に説明する。なお、同図は一
従来例の半導体メモリ装置の内部構造を示す模式的な平
面図である。ここで半導体メモリ装置の一従来例として
例示するＤＲＡＭ(Dynamic RAM)１０００は、多数のメ
モリセル１００１を具備しており、これらのメモリセル
１００１が行方向と列方向とに二次元的に配列されてい
るが、この配列が行方向で複数の動作ブロックａ，ｂ，
…に区分されている。

【０００６】また、行方向と各々平行な多数の常用ワー
ド線１００２と少数の予備ワード線１００３とが列方向
に配列されており、列方向と各々平行な複数のビット線
１００４が行方向に配列されている。一行の複数列のメ
モリセル１００１には一本のワード線１００２，１００
３が接続されており、一列の複数行のメモリセル１００
１には一本のビット線１０４が接続されている。

【０００７】なお、多数のメモリセル１００１の各々に
は固有のセルアドレスが個々に設定されており、複数の
ワード線１００２，１００３の各々には固有のワードア
ドレスが個々に設定されており、複数のビット線１００
４の各々には固有のビットアドレスが個々に設定されて
いる。

【０００８】常用ワード線１００２に接続されているメ
モリセル１００１は常用として形成されており、予備ワ
ード線１００３に接続されているメモリセル１００１は
予備として用意されている。前述のように多数のメモリ
セル１００１は行方向で複数の動作ブロックａ，ｂ，…
に区分されているので、このＤＲＡＭ１０００では、複
数の動作ブロックａ，ｂ，…の各々に多数の常用ワード
線１００２と一本の予備ワード線１００３とが配列され
ている。

【０００９】複数のワード線１００２，１００３の各々
にはワード駆動手段である複数のワードドライバ１００
５が個々に接続されており、複数のビット線１００４の
各々にはビット駆動手段である複数のセンスアンプ１０
０６が個々に接続されている。

【００１０】これらのセンスアンプ１００６とワードド
ライバ１００５はアドレス変換手段である一個のアドレ
スデコーダ１００７に接続されているが、このアドレス
データ１００７とワードドライバ１００５との接続には
置換制御手段であるワード制御回路１００８が介在され
ている。

【００１１】アドレスデコーダ１００７は、セルアドレ
スの外部入力を受け付け、外部入力されたセルアドレス
から複数のワードアドレスと一つのビットアドレスとを
発生させる。ワードドライバ１００５は、発生された複
数のワードアドレスに対応して複数の常用ワード線１０
０２を同時に活性化させ、センスアンプ１００６は、発
生された一つのビットアドレスに対応して一つのビット
線１００４とを活性化させる。

【００１２】ただし、ここで例示するＤＲＡＭ１０００
では、一つのセルアドレスから発生される複数のワード
アドレスは、“ａ，ｃ”“ｂ，ｄ”なる所定の組み合わ
せの複数の動作ブロックの各々で一本の常用ワード線１
００２を活性化させるように事前に設定されている。

【００１３】アドレスデコーダ１００７とワードドライ
バ１００５との接続に介在しているワード制御回路１０
０８は、アドレス記憶手段としてヒューズＲＯＭ１００
９を具備しており、このヒューズＲＯＭ１００９には、
置換元の常用ワード線１００２と置換先の予備ワード線
１００３とが事前にデータ設定されている。

【００１４】そこで、ワード制御回路１００８は、アド
レスデコーダ１００７が発生したワードアドレスをヒュ
ーズＲＯＭ１００９にデータ設定されている置換元の常
用ワード線１００２のワードアドレスと比較し、これが
一致すると対応する置換先のワードアドレスの予備ワー
ド線１００３をワードドライバ１００５に活性化させ
る。

【００１５】上述のような構造の従来のＤＲＡＭ１００
０は、一つのセルアドレスが外部入力されるとアドレス
デコーダ１００７により複数のワードアドレスと一つの
ビットアドレスとを発生させ、これらのアドレスデータ
により対応する複数の常用ワード線１００２と一本のビ
ット線１００４とを活性化させる。

【００１６】これで特定の一個のメモリセル１００１に
接続されている常用ワード線１００２とビット線１００
４とが活性化されるので、セルアドレスに対応した一個
のメモリセル１００１にデータ書込やデータ読出などの
メモリアクセスが実行されることになる。

【００１７】このとき、上述のように所定の組み合わせ
の二つの動作ブロックの各々で一本のワード線１００２
が同時に活性化されるので、実質的に二つの動作ブロッ
クを横長に連結した構造と同等に機能することができ、
ビットアドレスのデータ長の二倍の範囲で一個のメモリ
セル１００１にメモリアクセスすることができる。

【００１８】従来のＤＲＡＭ１０００は、上述のように
一つのビット線１００４と所定の組み合わせの複数の動
作ブロックでの一本の常用ワード線１００２とを同時に
活性化して一個のメモリセル１００１にメモリアクセス
を実行するが、このメモリセル１００１や活性化する常
用ワード線１００２に不良が存在するとメモリアクセス
は無効となる。

【００１９】そこで、上述のようなＤＲＡＭ１０００を
製造する場合、その最終工程でメモリセル１００１や常
用ワード線１００２が検査して不良が発見される。これ
で不良が発見された常用ワード線１００２のワードアド
レスは、ヒューズＲＯＭ１００９に置換元としてデータ
設定されるので、このデータ設定が完了したＤＲＡＭ１
０００のみが製品として出荷される。

【００２０】このようにデータ設定が完了したＤＲＡＭ
１０００では、セルアドレスから発生されたワードアド
レスとヒューズＲＯＭ１００９にデータ設定されている
置換元のワードアドレスとがワード制御回路１００８で
比較され、これが一致すると置換元の常用ワード線１０
０２は活性化されることなく置換先の予備ワード線１０
０３が活性化される。

【００２１】そこで、不良の常用ワード線１００２では
メモリアクセスが実行されず、このメモリアクセスは不
良が存在しない予備ワード線１００３で代用される。こ
のため、メモリセル１００１や常用ワード線１００２に
不良が存在しても、そのメモリアクセスは正常なメモリ
セル１００１や予備ワード線１００３で代行されるの
で、ＤＲＡＭ１０００は正常に動作することができる。

【００２２】

【発明が解決しようとする課題】上述したＤＲＡＭ１０
００は、所定の組み合わせの複数の動作ブロックの各々
で常用ワード線１００２を同時に活性化することがで
き、不良の常用ワード線１００２の機能を予備ワード線
１００３に代行させることができる。

【００２３】なお、このように不良の常用ワード線１０
０２を予備ワード線１００３に置換することは、通常は
一個の動作ブロック内で実行される。つまり、動作ブロ
ックａの一本の常用ワード線１００２に不良が存在した
場合、これは動作ブロックａの予備ワード線１００３に
置換される。

【００２４】しかし、一個の動作ブロックに複数の不良
の常用ワード線１００２が発生すると、予備ワード線１
００３が不足することになる。これを防止するために
は、複数の動作ブロックの各々に複数の予備ワード線１
００３を用意すれば良いが、これでは無駄な予備ワード
線１００３が増加することになる。

【００２５】そこで、上述のような構造のＤＲＡＭ１０
００において、不良の常用ワード線１００２を他の動作
ブロックの予備ワード線１００３に置換することが想定
できる。この場合、一個の動作ブロックに複数の不良の
常用ワード線１００２が発生しても対処することがで
き、それでいて用意する予備ワード線１００３を必要最
小限にすることができる。

【００２６】しかし、このように不良の常用ワード線１
００２を他の動作ブロックの予備ワード線１００３に置
換すると、上述の方式のＤＲＡＭ１０００では動作不良
が発生することがある。例えば、前述のようにＤＲＡＭ
１０００で動作ブロックａ，ｃが同時に活性化される場
合、動作ブロックａの不良の常用ワード線１００２が動
作ブロックｃの予備ワード線１００３に置換されている
と、この動作ブロックｃでは一本の通常ワード線１００
２と一本の予備ワード線１００３とが同時に活性化され
ることになる。

【００２７】これでは動作ブロックｃでビット線１００
４が一本だけ活性化されても、この一本のビット線１０
０４に接続されている二個のメモリセル１００１が同時
に活性化されるため、ＤＲＡＭ１０００は正常なメモリ
アクセスを実行できず動作不良が発生することになる。

【００２８】本発明は上述のような課題に鑑みてなされ
たものであり、複数の動作ブロックが所定の組み合わせ
で同時に活性化される構造で、常用ワード線を他の動作
ブロックの予備ワード線にも置換することができ、それ
でいて動作不良が発生しない半導体メモリ装置、本発明
の半導体メモリ装置を実現するようにアドレス記憶手段
にワードアドレスをデータ設定するデータ設定方法およ
び装置、本発明のデータ設定方法をコンピュータに実行
させるためのプログラムがソフトウェアとして格納され
ている情報記憶媒体、を提供することを目的とする。

【００２９】

【課題を解決するための手段】本発明の一の半導体メモ
リ装置は、複数のビット線と複数のワード線とがマトリ
クス接続された多数のメモリセルが二次元状に配列され
ており、これら多数のメモリセルが前記ワード線の配列
方向で複数の動作ブロックに区分されており、セルアド
レスが外部入力されると少なくとも一つのビットアドレ
スと複数のワードアドレスとを発生させて所定の組み合
わせの複数の前記動作ブロックの各々で一本の前記ワー
ド線を同時に活性化し、前記ワード線として複数の動作
ブロックの各々に複数の常用ワード線と少なくとも一本
の予備ワード線とが配列されており、置換先となる前記
予備ワード線のワードアドレスとして置換元の前記常用
ワード線のワードアドレスがアドレス記憶手段にデータ
設定されており、前記セルアドレスから発生されたワー
ドアドレスがアドレス記憶手段にデータ設定されている
置換元の前記常用ワード線のワードアドレスと一致する
と対応する置換先のワードアドレスの前記予備ワード線
を活性化させる半導体メモリ装置において、置換元の前
記常用ワード線と置換先の前記予備ワード線とが同一の
前記動作ブロックか同時に活性化されない組み合わせの
前記動作ブロックかに位置している。

【００３０】本発明の他の半導体メモリ装置は、行方向
と列方向とに二次元的に配列されるとともに行方向で複
数の動作ブロックに区分されていて固有のセルアドレス
が個々に設定されている多数のメモリセルと、行方向と
各々平行で列方向に配列されていて一行の複数列の前記
メモリセルに一本が接続されている複数行の常用ワード
線と、行方向と各々平行で列方向に配列されていて一行
の複数列の前記メモリセルに一本が接続されている複数
行の予備ワード線と、列方向と各々平行で行方向に配列
されていて一列の複数行の前記メモリセルとに一本が接
続されている複数列のビット線と、セルアドレスが外部
入力されると少なくとも一つのビットアドレスと複数の
ワードアドレスとを発生させるアドレス変換手段と、該
アドレス変換手段が発生させた複数のワードアドレスに
対応して所定の組み合わせの複数の前記動作ブロックの
各々で一本の前記ワード線を同時に活性化するワード駆
動手段と、置換元の前記常用ワード線と置換先の前記予
備ワード線とが同一の前記動作ブロックか同時に活性化
されない組み合わせの前記動作ブロックかに位置するよ
うにワードアドレスがデータ設定されているアドレス記
憶手段と、前記アドレス変換手段が発生したワードアド
レスが前記アドレス記憶手段にデータ設定されている置
換元の前記常用ワード線のワードアドレスと一致すると
対応する置換先のワードアドレスの前記予備ワード線を
前記ワード駆動手段に活性化させる置換制御手段と、を
具備している。

【００３１】従って、本発明の半導体メモリ装置では、
セルアドレスが外部入力されると少なくとも一つのビッ
トアドレスと複数のワードアドレスとを発生させ、この
複数のワードアドレスにより所定の組み合わせの複数の
動作ブロックの各々で一本の常用ワード線を同時に活性
化する。しかし、セルアドレスから発生されたワードア
ドレスがアドレス記憶手段にデータ設定されている置換
元の常用ワード線のワードアドレスと一致すると対応す
る置換先のワードアドレスの予備ワード線を活性化させ
るので、不良の常用ワード線を予備ワード線に置換する
ことができる。ただし、置換元の常用ワード線と置換先
の予備ワード線とが同一の動作ブロックか同時に活性化
されない組み合わせの動作ブロックかに位置しているの
で、一つのセルアドレスから複数のワードアドレスが発
生されて複数の動作ブロックの各々で一本のワード線が
同時に活性化されるとき、一個の動作ブロックの予備ワ
ード線と常用ワード線とが同時に活性化されることがな
い。

【００３２】本発明のデータ設定方法は、半導体メモリ
装置のアドレス記憶手段にワードアドレスをデータ設定
するデータ設定方法において、置換元の前記常用ワード
線と置換先の前記予備ワード線とが同一の前記動作ブロ
ックか同時に活性化されない組み合わせの前記動作ブロ
ックかに位置するように前記アドレス記憶手段にワード
アドレスをデータ設定する。

【００３３】従って、本発明のデータ設定方法では、半
導体メモリ装置のアドレス記憶手段にワードアドレスを
データ設定することができ、これで不良の常用ワード線
を予備ワード線に置換することができる。ただし、置換
元の常用ワード線と置換先の予備ワード線とが同一の動
作ブロックか同時に活性化されない組み合わせの動作ブ
ロックかに位置するようにワードアドレスをデータ設定
する。従って、半導体メモリ装置が置換元の常用ワード
線と置換先の予備ワード線との動作ブロックの組み合わ
せをハードウェア的に制限しない既存の構造でも、本発
明のデータ設定方法によれば、半導体メモリ装置は置換
元の常用ワード線と置換先の予備ワード線とが同一の動
作ブロックか同時に活性化されない組み合わせの動作ブ
ロックかに位置することとなる。このため、半導体メモ
リ装置が一つのセルアドレスから複数のワードアドレス
を発生させて複数の動作ブロックの各々で一本のワード
線を同時に活性化するとき、一個の動作ブロックの予備
ワード線と常用ワード線とが同時に活性化されることが
ない。

【００３４】本発明の一のデータ設定装置は、半導体メ
モリ装置のアドレス記憶手段にワードアドレスをデータ
設定するデータ設定装置において、前記半導体メモリ装
置で同時に活性化される前記動作ブロックの組み合わせ
を事前にデータ記憶しているデータ記憶手段と、前記半
導体メモリ装置を検査して不良の常用ワード線を発見す
るワード検査手段と、該ワード検査手段が不良を発見し
た前記常用ワード線のワードアドレスを前記半導体メモ
リ装置のアドレス記憶手段にデータ設定するデータ設定
手段と、前記データ記憶手段の記憶データを参照して置
換元の前記常用ワード線と置換先の前記予備ワード線と
が同一の前記動作ブロックか同時に活性化されない組み
合わせの前記動作ブロックかに位置するように前記デー
タ設定手段のデータ設定を動作制御する設定制御手段
と、を具備している。

【００３５】従って、本発明のデータ設定装置では、半
導体メモリ装置の常用ワード線をワード検査手段が検査
して不良を発見し、この不良が発見された常用ワード線
のワードアドレスをデータ設定手段が半導体メモリ装置
のアドレス記憶手段にデータ設定する。ただし、半導体
メモリ装置で同時に活性化される動作ブロックの組み合
わせをデータ記憶手段が事前にデータ記憶しており、こ
の記憶データを設定制御手段が参照し、置換元の常用ワ
ード線と置換先の予備ワード線とが同一の動作ブックか
同時に活性化されない組み合わせの動作ブロックかに位
置するようにデータ設定手段のデータ設定を動作制御す
る。従って、半導体メモリ装置が置換元の常用ワード線
と置換先の予備ワード線との動作ブロックの組み合わせ
をハードウェア的に制限しない既存の構造でも、本発明
のデータ設定装置によれば、半導体メモリ装置は置換元
の常用ワード線と置換先の予備ワード線とが同一の動作
ブロックか同時に活性化されない組み合わせの動作ブロ
ックかに位置することとなる。このため、データ設定さ
れた半導体メモリ装置が一つのセルアドレスから複数の
ワードアドレスを発生させて複数の動作ブロックの各々
で一本のワード線を同時に活性化するとき、一個の動作
ブロックの予備ワード線と常用ワード線とが同時に活性
化されることがない。

【００３６】上述のようなデータ設定装置において、前
記ワード検査手段は、前記半導体メモリ装置の予備ワー
ド線も検査して不良を発見し、前記設定制御手段は、前
記ワード検査手段により不良が発見された前記予備ワー
ド線が置換先とならないように前記データ設定手段のデ
ータ設定を動作制御することも可能である。

【００３７】この場合、半導体メモリ装置の常用ワード
線とともに予備ワード線もワード検査手段が検査して不
良を発見すると、この不良が発見された予備ワード線が
置換先とならないように設定制御手段がデータ設定手段
のデータ設定を動作制御するので、不良の常用ワード線
の置換先が不良の予備ワード線となることがない。

【００３８】本発明の他のデータ設定装置は、半導体メ
モリ装置のアドレス記憶手段にワードアドレスをデータ
設定するデータ設定装置において、前記半導体メモリ装
置で同時に活性化される前記動作ブロックの組み合わせ
を事前にデータ記憶しているデータ記憶手段と、前記半
導体メモリ装置の置換元の常用ワード線の識別データが
データ入力されるデータ入力手段と、該データ入力手段
に識別データがデータ入力された前記常用ワード線のワ
ードアドレスを前記半導体メモリ装置のアドレス記憶手
段にデータ設定するデータ設定手段と、前記データ記憶
手段の記憶データを参照して置換元の前記常用ワード線
と置換先の前記予備ワード線とが同一の前記動作ブロッ
クか同時に活性化されない組み合わせの前記動作ブロッ
クかに位置するように前記データ設定手段のデータ設定
を動作制御する設定制御手段と、を具備している。

【００３９】従って、本発明のデータ設定装置では、半
導体メモリ装置の置換元の常用ワード線の識別データが
データ入力手段にデータ入力されると、その常用ワード
線のワードアドレスをデータ設定手段が半導体メモリ装
置のアドレス記憶手段にデータ設定する。ただし、半導
体メモリ装置で同時に活性化される動作ブロックの組み
合わせをデータ記憶手段が事前にデータ記憶しており、
この記憶データを設定制御手段が参照し、置換元の常用
ワード線と置換先の予備ワード線とが同一の動作ブロッ
クか同時に活性化されない組み合わせの動作ブロックか
に位置するようにデータ設定手段のデータ設定を動作制
御する。従って、半導体メモリ装置が置換元の常用ワー
ド線と置換先の予備ワード線との動作ブロックの組み合
わせをハードウェア的に制限しない既存の構造でも、本
発明のデータ設定装置によれば、半導体メモリ装置は置
換元の常用ワード線と置換先の予備ワード線とが同一の
動作ブロックか同時に活性化されない組み合わせの動作
ブロックかに位置することとなる。このため、データ設
定された半導体メモリ装置が一つのセルアドレスから複
数のワードアドレスを発生させて複数の動作ブロックの
各々で一本のワード線を同時に活性化するとき、一個の
動作ブロックの予備ワード線と常用ワード線とが同時に
活性化されることがない。

【００４０】上述のようなデータ設定装置において、前
記データ入力手段は、前記半導体メモリ装置の不良の予
備ワード線の識別データもデータ入力され、前記データ
記憶手段は、前記データ入力手段にデータ入力された不
良の予備ワード線の識別データもデータ記憶し、前記設
定制御手段は、前記データ記憶手段に識別データがデー
タ記憶された不良の前記予備ワード線が置換先とならな
いように前記データ設定手段のデータ設定を動作制御す
ることも可能である。

【００４１】この場合、半導体メモリ装置の不良の常用
ワード線の識別データとともに不良の予備ワード線の識
別データもデータ入力手段にデータ入力されると、この
データ入力された不良の予備ワード線の識別データもデ
ータ記憶手段がデータ記憶する。このデータ記憶された
不良の予備ワード線が置換先とならないように設定制御
手段がデータ設定手段のデータ設定を動作制御するの
で、不良の常用ワード線の置換先が不良の予備ワード線
となることがない。

【００４２】なお、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、所定
の機能を発生する専用のハードウェア、所定の機能がプ
ログラムにより付与されたコンピュータ、プログラムに
よりコンピュータの内部に実現された所定の機能、これ
らの組み合わせ、等を許容する。

【００４３】例えば、データ記憶手段は、各種情報を一
時記憶できるものであれば良く、例えば、ＲＡＭ(Rando
m Access Memory)等の情報記憶媒体の記憶エリアなどを
許容する。データ入力手段とは、各種データの入力を受
け付けるものであれば良く、手動操作によるデータ入力
を受け付けるキーボード、信号受信によるデータ入力を
受け付ける通信Ｉ／Ｆ(Interface)、ＦＤ(Floppy Disc)
やＣＤ(Compact Disc)−ＲＯＭ(Read Only Memory)等の
情報記憶媒体から記録データをデータ読出するドライブ
デバイス、等を許容する。また、ワード線の識別データ
とは、多数のワード線を個々に識別できるデータであれ
ば良く、例えば、ワードアドレスを許容する。

【００４４】本発明の情報記憶媒体は、半導体メモリ装
置のアドレス記憶手段にワードアドレスをデータ設定す
るデータ設定装置のコンピュータが読取自在なソフトウ
ェアが格納されている情報記憶媒体であって、前記半導
体メモリ装置で同時に活性化される動作ブロックの組み
合わせをデータ記憶すること、置換元となる前記常用ワ
ード線の識別データのデータ入力を受け付けること、こ
の置換元の常用ワード線のデータ入力に対応して、前記
常用ワード線と置換先の前記予備ワード線とが同一の前
記動作ブロックか同時に活性化されない組み合わせの前
記動作ブロックかに位置するように、置換先の前記予備
ワード線を選定すること、を前記コンピュータに実行さ
せるためのプログラムが格納されている。

【００４５】従って、本発明の情報記憶媒体に格納され
ているプログラムをデータ設定装置のコンピュータに読
み取らせて対応する処理動作を実行させると、このコン
ピュータを具備するデータ設定装置が半導体メモリ装置
のアドレス記憶手段にワードアドレスをデータ設定する
とき、その常用ワード線と置換先の予備ワード線とが同
一の動作ブロックか同時に活性化されない組み合わせの
動作ブロックかに位置するように、置換先の予備ワード
線が選定される。従って、半導体メモリ装置が置換元の
常用ワード線と置換先の予備ワード線との動作ブロック
の組み合わせをハードウェア的に制限しない既存の構造
でも、半導体メモリ装置は置換元の常用ワード線と置換
先の予備ワード線とが同一の動作ブロックか同時に活性
化されない組み合わせの動作ブロックかに位置すること
となる。このため、データ設定された半導体メモリ装置
が一つのセルアドレスから複数のワードアドレスを発生
させて複数の動作ブロックの各々で一本のワード線を同
時に活性化するとき、一個の動作ブロックの予備ワード
線と常用ワード線とが同時に活性化されることがない。

【００４６】なお、本発明で云う情報記憶媒体とは、コ
ンピュータに各種処理を実行させるためのプログラムが
ソフトウェアとして事前に格納されたハードウェアであ
れば良く、例えば、コンピュータを一部とする装置に固
定されているＲＯＭやＨＤＤ(Hard Disc Drive)、コン
ピュータを一部とする装置に着脱自在に装填されるＣＤ
(Compact Disc)−ＲＯＭやＦＤ、等を許容する。

【００４７】また、本発明で云うコンピュータとは、ソ
フトウェアからなるプログラムを読み取って対応する処
理動作を実行できる装置であれば良く、例えば、ＣＰＵ
(Central Processing Unit)を主体として、これにＲＯ
ＭやＲＡＭやＩ／Ｆ等の各種デバイスが必要により接続
された装置などを許容する。

【００４８】なお、本発明でソフトウェアに対応した各
種動作をコンピュータに実行させることは、各種デバイ
スをコンピュータに動作制御させることなども許容す
る。例えば、コンピュータにデータ入力を受け付けさせ
ることは、通信Ｉ／Ｆ等の入力デバイスのデータ受信を
コンピュータが認識することを許容する。

【００４９】

【発明の実施の形態】本発明の実施の一形態を図１ない
し図６を参照して以下に説明する。ただし、本実施の形
態に関して前述した一従来例と同一の部分は、同一の名
称および符号を使用して詳細な説明は省略する。

【００５０】なお、図１は本発明の半導体メモリ装置の
実施の一形態であるＤＲＡＭの内部構造を示す模式図、
図２は本実施の形態のメモリ製造システムの全体構造を
示す模式図、図３はデータ設定装置のコンピュータユニ
ットの物理構造を示すブロック図、図４は論理構造を示
す模式図、図５はメモリ検査装置による処理動作を示す
フローチャート、図６はデータ設定装置のコンピュータ
ユニットによるデータ設定方法を示すフローチャート、
である。

【００５１】本実施の形態の半導体メモリ装置であるＤ
ＲＡＭ２０００も、一従来例として前述したＤＲＡＭ１
０００とハードウェアと同様に、二次元的に配列された
多数のメモリセル１００１にワード線１００２，１００
３とビット線１００４とがマトリクス接続されており、
メモリセル１００１と各線１００２〜１００４の各々に
固有のアドレスが個々に設定されている。

【００５２】二次元的に配列された多数のメモリセル１
００１は複数の動作ブロックａ，ｂ，…に区分されてお
り、これら複数の動作ブロックａ，ｂ，…の各々に多数
の常用ワード線１００２と一本の予備ワード線１００３
とが配列されている。複数のワード線１００２，１００
３の各々にはワード駆動手段である複数のワードドライ
バ１００５が個々に接続されており、複数のビット線１
００４の各々にはビット駆動手段である複数のセンスア
ンプ１００６が個々に接続されている。

【００５３】これらのセンスアンプ１００６とワードド
ライバ１００５はアドレス変換手段である一個のアドレ
スデコーダ１００７に接続されているが、このアドレス
データ１００７とワードドライバ１００５との接続には
置換制御手段であるワード制御回路２００１が介在され
ており、このワード制御回路２００１がアドレス記憶手
段としてヒューズＲＯＭ２００２を具備している。

【００５４】本実施の形態のＤＲＡＭ２０００は、上述
のようにハードウェアの構造は一従来例のＤＲＡＭ１０
００と同一であるが、ワード制御回路２００１のヒュー
ズＲＯＭ２００２の設定データのデータ構造が一従来例
のＤＲＡＭ１０００とは相違している。

【００５５】つまり、本実施の形態のＤＲＡＭ２０００
でも、ヒューズＲＯＭ２００２には置換元の常用ワード
線１００２のワードアドレスが置換先の予備ワード線１
００３のワードアドレスごとにデータ設定されている
が、この置換元の常用ワード線１００２と置換先の予備
ワード線１００３とが、同一の動作ブロックか同時に活
性化されない組み合わせの動作ブロックかに位置するよ
うにワードアドレスがデータ設定されている。

【００５６】このようにＤＲＡＭ２０００を製造する本
実施の形態のメモリ製造システム１は、図２に示すよう
に、メモリ製造装置２、ワード検査手段に相当するメモ
リ検査装置３、データ設定装置４、メモリ搬送機構(図
示せず)、等からなり、データ設定装置４は、コンピュ
ータユニット１００とアドレス設定ユニット２００とを
具備している。

【００５７】メモリ製造装置２は、従来と同様に薄膜プ
ロセスによりＤＲＡＭ２０００を製造し、メモリ検査装
置３は、製造されたＤＲＡＭ２０００を従来と同様に検
査して不良の常用ワード線１００２を発見し、発見した
不良の常用ワード線１００２の識別データであるワード
アドレスをＤＲＡＭ２０００の識別データとともにデー
タファイルとしてデータ設定装置４にデータ転送する。

【００５８】このデータ設定装置４は、コンピュータユ
ニット１００によりメモリ検査装置３からデータファイ
ルをデータ受信し、このコンピュータユニット１００に
動作制御されるアドレス設定ユニット２００によりＤＲ
ＡＭ２０００のヒューズＲＯＭ２００２に不良の常用ワ
ード線１００２のワードアドレスをデータ設定する。

【００５９】より詳細には、本実施の形態のメモリ製造
システム１では、データ設定装置４のコンピュータユニ
ット１００が、いわゆるパーソナルコンピュータからな
り、図３に示すように、コンピュータの主体となるハー
ドウェアとしてＣＰＵ１０１を具備している。

【００６０】このＣＰＵ１０１には、バスライン１０２
により、ＲＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、
ＦＤ１０６が装填されるＦＤＤ(FD Drive)１０７、ＣＤ
−ＲＯＭ１０８が装填されるＣＤドライブ１０９、キー
ボード１１０、マウス１１１、ディスプレイ１１２、通
信Ｉ／Ｆ１１３、等のハードウェアが接続されており、
この通信Ｉ／Ｆ１１３に、メモリ検査装置３やアドレス
設定ユニット２００が接続されている。

【００６１】本実施の形態のコンピュータユニット１０
０では、ＲＯＭ１０３、ＲＡＭ１０４、ＨＤＤ１０５、
ＦＤ１０６、ＣＤ−ＲＯＭ１０８等のハードウェアが情
報記憶媒体に相当し、これらに各種動作に必要なプログ
ラムやデータがソフトウェアとして記憶されている。

【００６２】例えば、ＣＰＵ１０１に各種の処理動作を
実行させる制御プログラムは、ＦＤ１０６やＣＤ−ＲＯ
Ｍ１０８に事前に格納されている。このようなソフトウ
ェアはＨＤＤ１０５に事前にインストールされており、
コンピュータユニット１００の起動時にＲＡＭ１０４に
複写されてＣＰＵ１０１に読み取られる。

【００６３】このようにＣＰＵ１０１が適正なプログラ
ムを読み取って各種の処理動作を実行することにより、
本実施の形態のデータ設定装置４には、図１に示すよう
に、データ入力手段１１、データ保持手段１２、データ
設定手段１３、データ記憶手段１４、設定制御手段１
５、を論理的に具備している。

【００６４】データ入力手段１１は、ＲＡＭ１０４等に
保持されている制御プログラムに対応して所定の処理動
作を実行するＣＰＵ１０１が通信Ｉ／Ｆ１１３の入力デ
ータを動作制御することに相当し、ＤＲＡＭ２０００の
置換元の常用ワード線１００２のワードアドレスを内包
したデータファイルのデータ入力を受け付ける。

【００６５】データ保持手段１２は、ＲＡＭ１０４等の
制御プログラムに対応して動作するＣＰＵ１０１が通信
Ｉ／Ｆ１１３の入力データをＲＡＭ１０４等のワークエ
リアに一時保持させることに相当し、データ入力手段１
１にデータ入力されたワードアドレス等のデータファイ
ルを一時保持する。

【００６６】データ設定手段１３は、ＲＡＭ１０４等の
制御プログラムに対応して動作するＣＰＵ１０１が通信
Ｉ／Ｆ１１３を介してアドレス設定ユニット２００を動
作制御することに相当し、データ入力手段１１にワード
アドレスがデータ入力された常用ワード線１００２のワ
ードアドレスをＤＲＡＭ２０００のヒューズＲＯＭ２０
０２にデータ設定する。

【００６７】データ記憶手段１４は、ＲＡＭ１０４等の
制御プログラムに対応して動作するＣＰＵ１０１が認識
する状態でＨＤＤ１０５等に構築された所定のデータベ
ースに相当し、“ａとｃ，ｂとｄ，…”のように、ＤＲ
ＡＭ２０００で同時に活性化される動作ブロックの組み
合わせをブロックデータとして事前にデータ記憶してい
る。

【００６８】設定制御手段１５は、ＲＡＭ１０４等に保
持されている制御プログラムに対応したＣＰＵ１０１の
所定の処理動作に相当し、データ記憶手段１４の記憶デ
ータを参照し、置換元の常用ワード線１００２と置換先
の予備ワード線１００３とが同一の動作ブロックか同時
に活性化されない組み合わせの動作ブロックかに位置す
るように、データ設定手段１３のデータ設定を動作制御
する。

【００６９】例えば、前述のようにＤＲＡＭ２０００で
同時に活性化される動作ブロックの組み合わせが“ａと
ｃ，ｂとｄ，…”の場合、置換元の常用ワード線１００
２が動作ブロックａに位置するならば、これと同一の動
作ブロックは“ａ”であり、同時に活性化されない組み
合わせの動作ブロックは“ｂ，ｄ”である。

【００７０】上述のようなデータ設定装置４の各種手段
１１〜１５は、必要により通信Ｉ／Ｆ１１３等のハード
ウェアを利用して実現されるが、その主体はＲＡＭ１０
４等の情報記憶媒体に格納されたソフトウェアに対応し
て、コンピュータユニット１００のハードウェアである
ＣＰＵ１０１が動作することにより実現されている。

【００７１】このようなソフトウェアは、例えば、ＤＲ
ＡＭ２０００の置換元の常用ワード線１００２のワード
アドレスを内包したデータファイルの通信Ｉ／Ｆ１１３
等によるデータ入力を受け付けること、データ入力され
たワードアドレス等のデータファイルをＲＡＭ１０４等
に一時保持させること、ワードアドレスがデータ入力さ
れた常用ワード線１００２のワードアドレスをアドレス
設定ユニット２００の動作制御などによりＤＲＡＭ２０
００のヒューズＲＯＭ２００２にデータ設定すること、
ＤＲＡＭ２０００で同時に活性化される動作ブロックの
組み合わせをＲＡＭ１０４等に事前にデータ記憶させて
おくこと、この記憶データを参照して置換元の常用ワー
ド線１００２と置換先の予備ワード線１００３とが同一
の動作ブロックか同時に活性化されない組み合わせの動
作ブロックかに位置するようにデータ設定を動作制御す
ること、等の処理動作をＣＰＵ１０１等に実行させるた
めの制御プログラムとしてＲＡＭ１０４等の情報記憶媒
体に格納されている。

【００７２】上述のような構成において、本実施の形態
のメモリ製造システム１は、メモリ製造装置２により半
導体メモリ装置２０００を製造し、この半導体メモリ装
置２０００をメモリ検査装置３により検査する。その場
合、図５に示すように、メモリ検査装置３は、半導体メ
モリ装置２０００の多数の常用ワード線１００２の全部
を順番に選択して個々に検査し(ステップＳ１，Ｓ２)、
不良が発見されると識別データとしてワードアドレスを
データ記憶する(ステップＳ３，Ｓ４)。

【００７３】そして、半導体メモリ装置２０００の全部
の常用ワード線１００２の検査が完了すると(ステップ
Ｓ５)、データ記憶した不良のワードアドレスを半導体
メモリ装置２０００の識別データなどに組み合わせてデ
ータファイルを生成し、このデータファイルをデータ設
定装置４にデータ転送する(ステップＳ６)。

【００７４】なお、実際のメモリ製造システム１では、
メモリ検査装置３は上述した常用ワード線１００２の検
査以外にも各種の検査を実行するが、本発明とは関係な
いので説明は割愛する。また、図２に示すように、メモ
リ検査装置３が不良を発見しない半導体メモリ装置２０
００は、データ設定装置４に搬送されることなく製品出
荷され、メモリ検査装置３が発見した不良の個数が所定
の許容範囲を超過している半導体メモリ装置２０００
は、データ設定装置４に搬送されることなく廃棄処分さ
れる。

【００７５】データ設定装置４は、検査が完了した半導
体メモリ装置２０００が対応するデータファイルととも
にメモリ検査装置３から供給されるので、コンピュータ
ユニット１００によりデータファイルを解析して不良の
常用ワード線１００２のワードアドレスをアドレス設定
ユニット２００により半導体メモリ装置２０００のヒュ
ーズＲＯＭ２００２にデータ設定する。

【００７６】より詳細には、データ設定装置４のコンピ
ュータユニット１００は、図６に示すように、通信Ｉ／
Ｆ１１３によりデータ受信してＲＡＭ１０４により一時
保持した半導体メモリ装置２０００の検査結果のデータ
ファイルからＣＰＵ１０１により不良の常用ワード線１
００２のワードアドレスを順番にデータ読出し(ステッ
プＴ１)、置換処理されていない予備ワード線１００３
が残存していることを確認してから一つを選択する(ス
テップＴ２，Ｔ３)。

【００７７】つぎに、この選択した予備ワード線１００
３が位置する動作ブロックのブロックデータをＨＤＤ１
０５からデータ読出し(ステップＴ４)、このブロックデ
ータにより置換元の常用ワード線１００２と置換先の予
備ワード線１００３とが同一の動作ブロックか同時に活
性化されない組み合わせの動作ブロックかに位置するこ
とを確認する(ステップＴ５)。

【００７８】例えば、前述のようにＤＲＡＭ２０００で
同時に活性化される動作ブロックの組み合わせが“ａと
ｃ，ｂとｄ，…”の場合、置換元の常用ワード線１００
２が動作ブロックａに位置するならば、置換先の予備ワ
ード線１００３が位置できるのは動作ブロック“ｃ”以
外の動作ブロック“ａ，ｂ，ｄ”である。

【００７９】上述のように予備ワード線１００３の動作
ブロックが適正であることが確認されると、データ設定
装置４のコンピュータユニット１００がアドレス設定ユ
ニット２００を動作制御し、その予備ワード線１００３
が置換先となるように置換元の常用ワード線１００２の
ワードアドレスをＤＲＡＭ２０００のヒューズＲＯＭ２
００２にデータ設定させる(ステップＴ６)。

【００８０】上述のようにＤＲＡＭ２０００の全部の不
良の常用ワード線１００２のワードアドレスがヒューズ
ＲＯＭ２００２にデータ設定されると、図２に示すよう
に、このＤＲＡＭ２０００はメモリ検査装置３に再度搬
送されて再度検査されることになる。

【００８１】なお、データ設定装置４は、上述の置換設
定の最中に置換先となる予備ワード線１００３の不足を
検出すると(ステップＴ２)、そのＤＲＡＭ２０００は置
換設定できないとして所定メッセージがディスプレイ１
１２によりユーザに通知されるので、そのＤＲＡＭ２０
００は廃棄処分されることになる(ステップＴ８)。

【００８２】上述のように本実施の形態のデータ設定装
置４で置換設定された本実施の形態のＤＲＡＭ２０００
は、従来と同様に一つのセルアドレスから複数のワード
アドレスを発生させ、これで複数の動作ブロックの各々
で一本の常用ワード線１００２を同時に活性化させる。

【００８３】このように活性化させる常用ワード線１０
０２が不良でワードアドレスがヒューズＲＯＭ２００２
にデータ設定されている場合、ワード制御回路２００１
の動作制御により常用ワード線１００２の動作が所定の
予備ワード線１００３に代行される。

【００８４】ただし、本実施の形態のＤＲＡＭ２０００
では、予備ワード線１００３が常用ワード線１００２と
同一の動作ブロックに位置する必要がないので、予備ワ
ード線１００３の置換設定の自由度が良好であり、必要
最小限の予備ワード線１００３で常用ワード線１００２
の不良に対処することができる。

【００８５】それでいて、置換元の常用ワード線１００
２と置換先の予備ワード線１００３とは、同一の動作ブ
ロックに位置しない場合、同時には活性化されない動作
ブロックに位置している。このため、一個の動作ブロッ
クの予備ワード線１００３と常用ワード線１００２とが
同時に活性化されることがないので、本実施の形態のＤ
ＲＡＭ２０００は動作不良が発生しない。

【００８６】例えば、このＤＲＡＭ２０００で動作ブロ
ック“ａ，ｃ”が同時に活性化される場合、動作ブロッ
ク“ａ”の不良の常用ワード線１００２の置換先の予備
ワード線１００３は動作ブロック“ｃ”には配置される
ことなく動作ブロック“ａ，ｂ，ｄ”の何れかに配置さ
れている。

【００８７】動作ブロック“ａ”の不良の常用ワード線
１００２が同一の動作ブロック“ａ”の予備ワード線１
００３に置換されている場合、ＤＲＡＭ２０００では動
作ブロック“ａ”の予備ワード線１００３と動作ブロッ
ク“ｃ”との常用ワード線１００２とが同時に活性化さ
れるので動作不良は発生しない。

【００８８】また、動作ブロック“ａ”の不良の常用ワ
ード線１００２が同時に活性化されない動作ブロック
“ｂ”の予備ワード線１００３に置換されている場合、
ＤＲＡＭ２０００では動作ブロック“ｂ”の予備ワード
線１００３と動作ブロック“ｃ”との常用ワード線１０
０２とが同時に活性化されるので動作不良は発生しな
い。

【００８９】本実施の形態のデータ設定装置４は、上述
のようにＤＲＡＭ２０００に動作不良が発生しない状態
に置換元の常用ワード線１００２のワードアドレスをヒ
ューズＲＯＭ２００２にデータ設定することができるの
で、本実施の形態のメモリ製造システム１は、良好な歩
留りでＤＲＡＭ２０００を製造することができる。

【００９０】特に、本実施の形態のデータ設定装置４に
よれば、ＤＲＡＭ２０００が置換元の常用ワード線１０
０２と置換先の予備ワード線１００３との動作ブロック
の組み合わせをハードウェア的に制限しない既存の構造
でも、常用ワード線１００２と置換先の予備ワード線１
００３とを同一の動作ブロックか同時に活性化されない
組み合わせの動作ブロックかに位置させることができ
る。

【００９１】つまり、データ設定装置４に供給する以前
のＤＲＡＭ２０００の構造は従来と同一で良いので、メ
モリ製造装置２やメモリ検査装置３は従来と同一で良
く、本実施の形態のメモリ製造システム１は、動作不良
が確実に防止されているＤＲＡＭ２０００を簡単な設備
により良好な生産性で製造することができる。

【００９２】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではメモリ検査装置３で常用
ワード線１００２を対象とした動作のみを検査し、デー
タ設定装置４が置換設定したＤＲＡＭ２０００をメモリ
検査装置３に再度搬送し、このメモリ検査装置３で動作
の正常が確認されたＤＲＡＭ２０００のみを製品出荷す
ることを例示した。

【００９３】この場合、ＤＲＡＭ２０００で置換先とさ
れた予備ワード線１００３に不良が存在しても、これが
メモリ検査装置３の検査で発見されてデータ設定装置４
により別個の予備ワード線１００３に再度置換されるの
で、動作が確実に正常なＤＲＡＭ２０００のみを製品出
荷することができる。

【００９４】しかし、メモリ検査装置３で最初からＤＲ
ＡＭ２０００の常用ワード線１００２と予備ワード線１
００３との両方を検査し、図７に示すように、データ設
定装置４で不良の予備ワード線１００３を置換先から排
除することも可能である。この場合、メモリ検査装置３
の検査処理とデータ設定装置４の置換設定とを各々一回
としても、不良の常用ワード線１００２が不良の常用ワ
ード線１００３に置換されることがないので、ＤＲＡＭ
２０００の生産性を向上させることができる。

【００９５】また、上記形態ではデータ設定装置４が置
換元の常用ワード線１００２に対して置換先の予備ワー
ド線１００３を決定するとき、予備ワード線１００３を
適当に選択してからブロックデータにより適否を確認す
ることを例示した。しかし、図８に示すように、最初に
ブロックデータにより置換元の常用ワード線１００２に
対して置換可能な動作ブロックを確認しておき、この動
作ブロックに位置する予備ワード線１００３を選択する
ことも可能である。

【００９６】さらに、上記形態ではＲＡＭ１０４等にソ
フトウェアとして格納されている制御プログラムに従っ
てＣＰＵ１０１が動作することにより、データ設定装置
４の各種機能として各種手段１１〜１５が論理的に実現
されることを例示した。しかし、このような各種手段１
１〜１５の各々を固有のハードウェアとして形成するこ
とも可能であり、一部をソフトウェアとしてＲＡＭ１０
４等に格納するとともに一部をハードウェアとして形成
することも可能である。

【００９７】また、上記形態ではＣＤ−ＲＯＭ１０８等
からＨＤＤ１０５に事前にインストールされているソフ
トウェアがコンピュータユニット１００の起動時にＲＡ
Ｍ１０４に複写され、このようにＲＡＭ１０４に格納さ
れたソフトウェアをＣＰＵ１０１が読み取ることを想定
したが、このようなソフトウェアをＨＤＤ１０５に格納
したままＣＰＵ１０１に利用させることや、ＲＯＭ１０
３に事前に固定的に格納しておくことも可能である。

【００９８】さらに、単体で取り扱える情報記憶媒体で
あるＦＤ１０６やＣＤ−ＲＯＭ１０８にソフトウェアを
格納しておき、このＦＤ１０６等からＨＤＤ１０５やＲ
ＡＭ１０４にソフトウェアをインストールすることも可
能であるが、このようなインストールを実行することな
くＦＤ１０６等からＣＰＵ１０１がソフトウェアを直接
に読み取って処理動作を実行することも可能である。

【００９９】つまり、本発明のコンピュータユニット１
００の各種手段をソフトウェアにより実現する場合、そ
のソフトウェアはＣＰＵ１０１が読み取って対応する動
作を実行できる状態に有れば良い。また、上述のような
各種手段を実現する制御プログラムを、複数のソフトウ
ェアの組み合わせで形成することも可能であり、その場
合、単体の製品となる情報記憶媒体には、本発明のコン
ピュータユニット１００を実現するための必要最小限の
ソフトウェアのみを格納しておけば良い。

【０１００】例えば、既存のオペレーティングシステム
が実装されているコンピュータユニット１００に、ＣＤ
−ＲＯＭ１０８等の情報記憶媒体によりアプリケーショ
ンソフトを提供するような場合、本発明のコンピュータ
ユニット１００の各種手段を実現するソフトウェアは、
アプリケーションソフトとオペレーティングシステムと
の組み合わせで実現されるので、オペレーティングシス
テムに依存する部分のソフトウェアは情報記憶媒体のア
プリケーションソフトから省略することができる。

【０１０１】また、このように情報記憶媒体に記述した
ソフトウェアをＣＰＵ１０１に供給する手法は、その情
報記憶媒体をコンピュータユニット１００に直接に装填
することに限定されない。例えば、上述のようなソフト
ウェアをホストコンピュータの情報記憶媒体に格納して
おき、このホストコンピュータを通信ネットワークで端
末コンピュータに接続し、ホストコンピュータから端末
コンピュータにデータ通信でソフトウェアを供給するこ
とも可能である。

【０１０２】上述のような場合、端末コンピュータが自
身の情報記憶媒体にソフトウェアをダウンロードした状
態でスタンドアロンの処理動作を実行することも可能で
あるが、ソフトウェアをダウンロードすることなくホス
トコンピュータとのリアルタイムのデータ通信により処
理動作を実行することも可能である。この場合、ホスト
コンピュータと端末コンピュータとを通信ネットワーク
で接続したシステム全体が、データ設定装置４のコンピ
ュータユニット１００に相当することになる。

【０１０３】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。

【０１０４】本発明の半導体メモリ装置では、セルアド
レスが外部入力されると少なくとも一つのビットアドレ
スと複数のワードアドレスとを発生させ、この複数のワ
ードアドレスにより通常は所定の組み合わせの複数の動
作ブロックの各々で一本の常用ワード線を同時に活性化
し、セルアドレスから発生されたワードアドレスがアド
レス記憶手段にデータ設定されている置換元の常用ワー
ド線のワードアドレスと一致すると、対応する置換先の
ワードアドレスの予備ワード線を活性化させるが、置換
元の常用ワード線と置換先の予備ワード線とが同一の動
作ブロックか同時に活性化されない組み合わせの動作ブ
ロックかに位置していることにより、不良の常用ワード
線を予備ワード線に置換することができ、この置換先の
予備ワード線が置換元の常用ワード線と相違する動作ブ
ロックに位置する場合でも、一個の動作ブロックの予備
ワード線と常用ワード線とが同時に活性化されることが
ないので、予備ワード線による置換設定の自由度が良好
でありながら置換設定に起因した動作不良が発生しな
い。

【０１０５】本発明の一のデータ設定装置によるデータ
設定方法では、半導体メモリ装置の常用ワード線をワー
ド検査手段が検査して不良を発見し、この不良が発見さ
れた常用ワード線のワードアドレスをデータ設定手段が
半導体メモリ装置のアドレス記憶手段にデータ設定する
が、半導体メモリ装置で同時に活性化される動作ブロッ
クの組み合わせをデータ記憶手段が事前にデータ記憶し
ており、この記憶データを設定制御手段が参照し、置換
元の常用ワード線と置換先の予備ワード線とが同一の動
作ブロックか同時に活性化されない組み合わせの動作ブ
ロックかに位置するようにデータ設定手段のデータ設定
を動作制御することにより、データ設定された半導体メ
モリ装置が一つのセルアドレスから複数のワードアドレ
スを発生させて複数の動作ブロックの各々で一本のワー
ド線を同時に活性化するとき、一個の動作ブロックの予
備ワード線と常用ワード線とが同時に活性化されること
がないので、良好な自由度で半導体メモリ装置に置換設
定を実行しながら、この置換設定に起因した半導体メモ
リ装置の動作不良を防止することができ、特に、半導体
メモリ装置が置換元の常用ワード線と置換先の予備ワー
ド線との動作ブロックの組み合わせをハードウェア的に
制限しない既存の構造でも、半導体メモリ装置の置換元
の常用ワード線と置換先の予備ワード線とを同一の動作
ブロックか同時に活性化されない組み合わせの動作ブロ
ックかに位置させることができるので、動作不良が防止
されている半導体メモリ装置を簡単に実現することがで
きる。

【０１０６】上述のようなデータ設定装置において、半
導体メモリ装置の常用ワード線とともに予備ワード線も
ワード検査手段が検査して不良を発見すると、この不良
が発見された予備ワード線が置換先とならないように設
定制御手段がデータ設定手段のデータ設定を動作制御す
ることにより、不良の常用ワード線の置換先が不良の予
備ワード線となることがないので、不良の常用ワード線
を正常な予備ワード線に一度で置換設定することができ
る。

【０１０７】本発明の他のデータ設定装置によるデータ
設定方法では、半導体メモリ装置の置換元の常用ワード
線の識別データがデータ入力手段にデータ入力される
と、その常用ワード線のワードアドレスをデータ設定手
段が半導体メモリ装置のアドレス記憶手段にデータ設定
するが、半導体メモリ装置で同時に活性化される動作ブ
ロックの組み合わせをデータ記憶手段が事前にデータ記
憶しており、この記憶データを設定制御手段が参照し、
置換元の常用ワード線と置換先の予備ワード線とが同一
の動作ブロックか同時に活性化されない組み合わせの動
作ブロックかに位置するようにデータ設定手段のデータ
設定を動作制御することにより、データ設定された半導
体メモリ装置が一つのセルアドレスから複数のワードア
ドレスを発生させて複数の動作ブロックの各々で一本の
ワード線を同時に活性化するとき、一個の動作ブロック
の予備ワード線と常用ワード線とが同時に活性化される
ことがないので、良好な自由度で半導体メモリ装置に置
換設定を実行しながら、この置換設定に起因した半導体
メモリ装置の動作不良を防止することができ、特に、半
導体メモリ装置が置換元の常用ワード線と置換先の予備
ワード線との動作ブロックの組み合わせをハードウェア
的に制限しない既存の構造でも、半導体メモリ装置の置
換元の常用ワード線と置換先の予備ワード線とを同一の
動作ブロックか同時に活性化されない組み合わせの動作
ブロックかに位置させることができるので、動作不良が
防止されている半導体メモリ装置を簡単に実現すること
ができる。

【０１０８】上述のようなデータ設定装置において、半
導体メモリ装置の不良の常用ワード線の識別データとと
もに不良の予備ワード線の識別データもデータ入力手段
にデータ入力されると、このデータ入力された不良の予
備ワード線の識別データもデータ記憶手段がデータ記憶
し、このデータ記憶された不良の予備ワード線が置換先
とならないように設定制御手段がデータ設定手段のデー
タ設定を動作制御するのことにより、不良の常用ワード
線の置換先が不良の予備ワード線となることがないの
で、不良の常用ワード線を正常な予備ワード線に一度で
置換設定することができる。

【０１０９】本発明の情報記憶媒体に格納されているプ
ログラムをデータ設定装置のコンピュータに読み取らせ
て対応する処理動作を実行させると、このコンピュータ
を具備するデータ設定装置が半導体メモリ装置のアドレ
ス記憶手段にワードアドレスをデータ設定するとき、そ
の常用ワード線と置換先の予備ワード線とが同一の動作
ブロックか同時に活性化されない組み合わせの動作ブロ
ックかに位置するように、置換先の予備ワード線が選定
されることにより、データ設定された半導体メモリ装置
が一つのセルアドレスから複数のワードアドレスを発生
させて複数の動作ブロックの各々で一本のワード線を同
時に活性化するとき、一個の動作ブロックの予備ワード
線と常用ワード線とが同時に活性化されることがないの
で、良好な自由度で半導体メモリ装置に置換設定を実行
しながら、この置換設定に起因した半導体メモリ装置の
動作不良を防止することができ、特に、半導体メモリ装
置が置換元の常用ワード線と置換先の予備ワード線との
動作ブロックの組み合わせをハードウェア的に制限しな
い既存の構造でも、半導体メモリ装置の置換元の常用ワ
ード線と置換先の予備ワード線とを同一の動作ブロック
か同時に活性化されない組み合わせの動作ブロックかに
位置させることができるので、動作不良が防止されてい
る半導体メモリ装置を簡単に実現することができる。

【図面の簡単な説明】

【図１】本発明の半導体メモリ装置の実施の一形態であ
るＤＲＡＭの内部構造を示す模式的な平面図である。

【図２】本実施の形態のメモリ製造システムの全体構造
を示す模式図である。

【図３】本発明の実施の一形態のデータ設定装置が具備
するコンピュータユニットの物理構造を示すブロック図
である。

【図４】論理構造を示す模式図である。

【図５】メモリ検査装置による処理動作を示すフローチ
ャートである。

【図６】データ設定装置のコンピュータユニットによる
データ設定方法を示すフローチャートである。

【図７】データ設定方法の一の変形例を示すフローチャ
ートである。

【図８】データ設定方法の他の変形例を示すフローチャ
ートである。

【図９】半導体メモリ装置の一従来例であるＤＲＡＭの
内部構造を示す模式的な平面図である。

【符号の説明】

１メモリ製造システム３ワード検査手段に相当するメモリ検査装置４データ設定装置１１データ入力手段１３データ設定手段１４ブロック記憶手段１５設定制御手段１００コンピュータに相当するコンピュータユニッ
ト１０１コンピュータの主体となるハードウェアであ
るＣＰＵ１０３情報記憶媒体であるＲＯＭ１０４情報記憶媒体であるＲＡＭ１０５情報記憶媒体であるＨＤＤ１０６情報記憶媒体であるＦＤ１０８情報記憶媒体であるＣＤ−ＲＯＭ２００データ設定手段の主体となるハードウェアで
あるアドレス設定ユニット

Claims

【特許請求の範囲】

【請求項１】複数のビット線と複数のワード線とがマ
トリクス接続された多数のメモリセルが二次元状に配列
されており、これら多数のメモリセルが前記ワード線の
配列方向で複数の動作ブロックに区分されており、セル
アドレスが外部入力されると少なくとも一つのビットア
ドレスと複数のワードアドレスとを発生させて所定の組
み合わせの複数の前記動作ブロックの各々で一本の前記
ワード線を同時に活性化し、前記ワード線として複数の動作ブロックの各々に複数の
常用ワード線と少なくとも一本の予備ワード線とが配列
されており、置換先となる前記予備ワード線のワードア
ドレスとして置換元の前記常用ワード線のワードアドレ
スがアドレス記憶手段にデータ設定されており、前記セ
ルアドレスから発生されたワードアドレスがアドレス記
憶手段にデータ設定されている置換元の前記常用ワード
線のワードアドレスと一致すると対応する置換先のワー
ドアドレスの前記予備ワード線を活性化させる半導体メ
モリ装置において、置換元の前記常用ワード線と置換先の前記予備ワード線
とが同一の前記動作ブロックか同時に活性化されない組
み合わせの前記動作ブロックかに位置していることを特
徴とする半導体メモリ装置。
【請求項２】行方向と列方向とに二次元的に配列され
るとともに行方向で複数の動作ブロックに区分されてい
て固有のセルアドレスが個々に設定されている多数のメ
モリセルと、行方向と各々平行で列方向に配列されていて一行の複数
列の前記メモリセルに一本が接続されている複数行の常
用ワード線と、行方向と各々平行で列方向に配列されていて一行の複数
列の前記メモリセルに一本が接続されている複数行の予
備ワード線と、列方向と各々平行で行方向に配列されていて一列の複数
行の前記メモリセルとに一本が接続されている複数列の
ビット線と、セルアドレスが外部入力されると少なくとも一つのビッ
トアドレスと複数のワードアドレスとを発生させるアド
レス変換手段と、該アドレス変換手段が発生させた複数のワードアドレス
に対応して所定の組み合わせの複数の前記動作ブロック
の各々で一本の前記ワード線を同時に活性化するワード
駆動手段と、置換元の前記常用ワード線と置換先の前記予備ワード線
とが同一の前記動作ブロックか同時に活性化されない組
み合わせの前記動作ブロックかに位置するようにワード
アドレスがデータ設定されているアドレス記憶手段と、前記アドレス変換手段が発生したワードアドレスが前記
アドレス記憶手段にデータ設定されている置換元の前記
常用ワード線のワードアドレスと一致すると対応する置
換先のワードアドレスの前記予備ワード線を前記ワード
駆動手段に活性化させる置換制御手段と、を具備してい
る半導体メモリ装置。
【請求項３】行方向と列方向とに二次元的に配列され
るとともに行方向で複数の動作ブロックに区分されてい
て固有のセルアドレスが個々に設定されている多数のメ
モリセルと、行方向と各々平行で列方向に配列されてい
て一行の複数列の前記メモリセルに一本が接続されてい
る複数行の常用ワード線と、行方向と各々平行で列方向
に配列されていて一行の複数列の前記メモリセルに一本
が接続されている複数行の予備ワード線と、列方向と各
々平行で行方向に配列されていて一列の複数行の前記メ
モリセルとに一本が接続されている複数列のビット線
と、セルアドレスが外部入力されると少なくとも一つの
ビットアドレスと複数のワードアドレスとを発生させる
アドレス変換手段と、該アドレス変換手段が発生させた
複数のワードアドレスに対応して所定の組み合わせの複
数の前記動作ブロックの各々で一本の前記ワード線を同
時に活性化するワード駆動手段と、置換先の前記予備ワ
ード線のワードアドレスとして置換元の前記常用ワード
線のワードアドレスをデータ記憶するアドレス記憶手段
と、前記アドレス変換手段が発生したワードアドレスが
前記アドレス記憶手段にデータ設定されている置換元の
前記常用ワード線のワードアドレスと一致すると対応す
る置換先のワードアドレスの前記予備ワード線を前記ワ
ード駆動手段に活性化させる置換制御手段と、を具備し
ている半導体メモリ装置のアドレス記憶手段にワードア
ドレスをデータ設定するデータ設定方法において、置換元の前記常用ワード線と置換先の前記予備ワード線
とが同一の前記動作ブロックか同時に活性化されない組
み合わせの前記動作ブロックかに位置するように前記ア
ドレス記憶手段にワードアドレスをデータ設定すること
を特徴とするデータ設定方法。
【請求項４】行方向と列方向とに二次元的に配列され
るとともに行方向で複数の動作ブロックに区分されてい
て固有のセルアドレスが個々に設定されている多数のメ
モリセルと、行方向と各々平行で列方向に配列されてい
て一行の複数列の前記メモリセルに一本が接続されてい
る複数行の常用ワード線と、行方向と各々平行で列方向
に配列されていて一行の複数列の前記メモリセルに一本
が接続されている複数行の予備ワード線と、列方向と各
々平行で行方向に配列されていて一列の複数行の前記メ
モリセルとに一本が接続されている複数列のビット線
と、セルアドレスが外部入力されると少なくとも一つの
ビットアドレスと複数のワードアドレスとを発生させる
アドレス変換手段と、該アドレス変換手段が発生させた
複数のワードアドレスに対応して所定の組み合わせの複
数の前記動作ブロックの各々で一本の前記ワード線を同
時に活性化するワード駆動手段と、置換先の前記予備ワ
ード線のワードアドレスとして置換元の前記常用ワード
線のワードアドレスをデータ記憶するアドレス記憶手段
と、前記アドレス変換手段が発生したワードアドレスが
前記アドレス記憶手段にデータ設定されている置換元の
前記常用ワード線のワードアドレスと一致すると対応す
る置換先のワードアドレスの前記予備ワード線を前記ワ
ード駆動手段に活性化させる置換制御手段と、を具備し
ている半導体メモリ装置のアドレス記憶手段にワードア
ドレスをデータ設定するデータ設定装置において、前記半導体メモリ装置で同時に活性化される前記動作ブ
ロックの組み合わせを事前にデータ記憶しているデータ
記憶手段と、前記半導体メモリ装置を検査して不良の常用ワード線を
発見するワード検査手段と、該ワード検査手段が不良を発見した前記常用ワード線の
ワードアドレスを前記半導体メモリ装置のアドレス記憶
手段にデータ設定するデータ設定手段と、前記データ記憶手段の記憶データを参照して置換元の前
記常用ワード線と置換先の前記予備ワード線とが同一の
前記動作ブロックか同時に活性化されない組み合わせの
前記動作ブロックかに位置するように前記データ設定手
段のデータ設定を動作制御する設定制御手段と、を具備
しているデータ設定装置。
【請求項５】前記ワード検査手段は、前記半導体メモ
リ装置の予備ワード線も検査して不良を発見し、前記設定制御手段は、前記ワード検査手段により不良が
発見された前記予備ワード線が置換先とならないように
前記データ設定手段のデータ設定を動作制御する請求項
４記載のデータ設定装置。
【請求項６】行方向と列方向とに二次元的に配列され
るとともに行方向で複数の動作ブロックに区分されてい
て固有のセルアドレスが個々に設定されている多数のメ
モリセルと、行方向と各々平行で列方向に配列されてい
て一行の複数列の前記メモリセルに一本が接続されてい
る複数行の常用ワード線と、行方向と各々平行で列方向
に配列されていて一行の複数列の前記メモリセルに一本
が接続されている複数行の予備ワード線と、列方向と各
々平行で行方向に配列されていて一列の複数行の前記メ
モリセルとに一本が接続されている複数列のビット線
と、セルアドレスが外部入力されると少なくとも一つの
ビットアドレスと複数のワードアドレスとを発生させる
アドレス変換手段と、該アドレス変換手段が発生させた
複数のワードアドレスに対応して所定の組み合わせの複
数の前記動作ブロックの各々で一本の前記ワード線を同
時に活性化するワード駆動手段と、置換先の前記予備ワ
ード線のワードアドレスとして置換元の前記常用ワード
線のワードアドレスをデータ記憶するアドレス記憶手段
と、前記アドレス変換手段が発生したワードアドレスが
前記アドレス記憶手段にデータ設定されている置換元の
前記常用ワード線のワードアドレスと一致すると対応す
る置換先のワードアドレスの前記予備ワード線を前記ワ
ード駆動手段に活性化させる置換制御手段と、を具備し
ている半導体メモリ装置のアドレス記憶手段にワードア
ドレスをデータ設定するデータ設定装置において、前記半導体メモリ装置で同時に活性化される前記動作ブ
ロックの組み合わせを事前にデータ記憶しているデータ
記憶手段と、前記半導体メモリ装置の置換元の常用ワード線の識別デ
ータがデータ入力されるデータ入力手段と、該データ入力手段に識別データがデータ入力された前記
常用ワード線のワードアドレスを前記半導体メモリ装置
のアドレス記憶手段にデータ設定するデータ設定手段
と、前記データ記憶手段の記憶データを参照して置換元の前
記常用ワード線と置換先の前記予備ワード線とが同一の
前記動作ブロックか同時に活性化されない組み合わせの
前記動作ブロックかに位置するように前記データ設定手
段のデータ設定を動作制御する設定制御手段と、を具備
しているデータ設定装置。
【請求項７】前記データ入力手段は、前記半導体メモ
リ装置の不良の予備ワード線の識別データもデータ入力
され、前記データ記憶手段は、前記データ入力手段にデータ入
力された不良の予備ワード線の識別データもデータ記憶
し、前記設定制御手段は、前記データ記憶手段に識別データ
がデータ記憶された不良の前記予備ワード線が置換先と
ならないように前記データ設定手段のデータ設定を動作
制御する請求項６記載のデータ設定装置。
【請求項８】行方向と列方向とに二次元的に配列され
るとともに行方向で複数の動作ブロックに区分されてい
て固有のセルアドレスが個々に設定されている多数のメ
モリセルと、行方向と各々平行で列方向に配列されてい
て一行の複数列の前記メモリセルに一本が接続されてい
る複数行の常用ワード線と、行方向と各々平行で列方向
に配列されていて一行の複数列の前記メモリセルに一本
が接続されている複数行の予備ワード線と、列方向と各
々平行で行方向に配列されていて一列の複数行の前記メ
モリセルとに一本が接続されている複数列のビット線
と、セルアドレスが外部入力されると少なくとも一つの
ビットアドレスと複数のワードアドレスとを発生させる
アドレス変換手段と、該アドレス変換手段が発生させた
複数のワードアドレスに対応して所定の組み合わせの複
数の前記動作ブロックの各々で一本の前記ワード線を同
時に活性化するワード駆動手段と、置換先の前記予備ワ
ード線のワードアドレスとして置換元の前記常用ワード
線のワードアドレスをデータ記憶するアドレス記憶手段
と、前記アドレス変換手段が発生したワードアドレスが
前記アドレス記憶手段にデータ設定されている置換元の
前記常用ワード線のワードアドレスと一致すると対応す
る置換先のワードアドレスの前記予備ワード線を前記ワ
ード駆動手段に活性化させる置換制御手段と、を具備し
ている半導体メモリ装置のアドレス記憶手段にワードア
ドレスをデータ設定するデータ設定装置のコンピュータ
が読取自在なソフトウェアが格納されている情報記憶媒
体であって、前記半導体メモリ装置で同時に活性化される動作ブロッ
クの組み合わせをデータ記憶すること、置換元となる前記常用ワード線の識別データのデータ入
力を受け付けること、この置換元の常用ワード線のデー
タ入力に対応して、前記常用ワード線と置換先の前記予
備ワード線とが同一の前記動作ブロックか同時に活性化
されない組み合わせの前記動作ブロックかに位置するよ
うに、置換先の前記予備ワード線を選定すること、を前
記コンピュータに実行させるためのプログラムが格納さ
れている情報記憶媒体。