TWI258811B - Semiconductor devices having different gate dielectrics and methods for manufacturing the same - Google Patents

Semiconductor devices having different gate dielectrics and methods for manufacturing the same Download PDF

Info

Publication number
TWI258811B
TWI258811B TW093133624A TW93133624A TWI258811B TW I258811 B TWI258811 B TW I258811B TW 093133624 A TW093133624 A TW 093133624A TW 93133624 A TW93133624 A TW 93133624A TW I258811 B TWI258811 B TW I258811B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric constant
region
high dielectric
material layer
Prior art date
Application number
TW093133624A
Other languages
English (en)
Other versions
TW200524013A (en
Inventor
Jong-Ho Lee
Ho-Kyu Kang
Hyung-Suk Jung
Seok-Jo Doh
Yun-Seok Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030079908A external-priority patent/KR100618815B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200524013A publication Critical patent/TW200524013A/zh
Application granted granted Critical
Publication of TWI258811B publication Critical patent/TWI258811B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1258811 15272pif.doc 九、發明說明： 【發明所屬之技術領域】 本發明是有關於-種電晶體元件，且特別是有關於— 種具有分別含有不同高介電常數閘極介電質之電晶體的元 件’以及形成這種元件的方法。 【先前技術】 傳統的電晶體元件如錢半導電晶體(MQS)S件之 徵是有二氧化邦叫的—間極介電f插入—閘極電極盘 二°這種元件可藉由增加閘極電極與通道區 量來增進其功效，且—種常見的增加電容量方 法疋去減J 閘極介電質的厚度至1〇〇埃以下每 上’閘極介電質的厚度現在是接近4〇i矣。然而，遺= f約這個厚度下，用作間極介電質之⑽會； ;生在s】o2 〃琶貝少於約4〇埃的情形 漏電流與增加的耗電。 。禾疋心加的 =尋餅鶴方法電流且制—高閘極 2 h η 制具有一高介電常 數（Igh dlelectnc c〇nstant，簡稱 high_k 或 T為閘極介電層。一般地’閘極電容量數广 =成正比，而與厚度⑴成反比(即，α/^Γα ϋ) 電：抵:?降低漏電流而在厚度㈣ 不過’作為閘極介電層之高介電常數介電質的使用在 1258811 15272pif.doc 用於都訪m〇s與NM0S電晶體的聰元件時會受到 妨祕。廷至少有部分是因為高介電常數 的Si02具有大晋的掠扯M u 丨了 平乂…取长 里々鬼狀陷阱（bulk traps)與界面陷阱 traps)。這些陷醉不利於pM〇s與nm〇s元件之 1月匕夠衣造可罪的高介電常數間極 與界面陷_量降至最低。 日m狀㈣ 【發明内容】 本發明的目的就是在提供一種半導體元件 體美Γ「括一第一基底區域、一第-間極電極以二 二、弟-基底區域與第1極電極間的—第 t這種元件還包括―第二電晶體，其包括-第二基^ 第1極電極以及介於第二基底區域與第二閉極 極間的1二閘極介電質。其中，第-閘極介電質包括且 有8或更高的介電常數之—第—高介電常數層，而第二間 極介電質包括具有8或更高的介電常數之—第二高介 ，層，且第二高介電常數層具有不同於第—高介電常二 的一材料組成。 曰 本發明再提出-種半導體元件，包括一基底、位於美 底的-表社的-NMQS電晶體以錄於基底的這個^ 面上的:PM〇S電晶體。NMOS電晶體包括一第—氧化‘ 層、一第一閘極電極以及第一源極/汲極區域，而p 電晶體包括-氧化銘層與-第二氧化铪層、—第二閑極帝 極以及第二源極/汲極區域。 兒 1258811 15272pif.doc -二:,牛提體元件的製造方法，包括形成 介電質以及於第：第一基底區域上形成—第-閑極 及形成—m〇s元ΓΓ質上形成一第一閑極電極，以 二間極介電質以基底區域上形成—第 極。第-間極介電質勺電質上形成—第二閑極電 -高介電常數；、當匕：、有8或更高的介電常數之-第 電常數之—第丄4二2電質Ϊ括具有8或更高的介 基底的—第種元件的製造，，包括於— 材料層，再於第介·；^域上形成—第-高介電常數 常數材料層。之後，形料層上形成—第二高介電 罩幕露出之第第—部分，再藉由移除被 基底的第-區域nr-1 —第二部分，暴露出 分。然後，去除罩幕 二介電常數材料層的-第-部 第一部分，再於第一古人二f出第二高介電常數材料層的 ;介電常數材料層的;二第，^ 琶極。第-高介電常數 刀狀成弟—與第二閘極 而第二高介電常數材料層具的介電常數， 二高介電常數材料層具有電常數，且第 —材料组成。 问於弟一兩介電常數材料層的 本發明再提出-_體元賴物，包括於一 1258811 15272pif.doc 域上形成-第-高介電常數 之第：：高介電常數材料層的-第二^;除t罩幕露出 底的弟—區域上，再去除罩幕，以暴 二基 材料層的第—部分。隨後， 二^出弟一尚彡丨黾常數 -部分與基底的第二區域上形成〒數材料層的第 層，再在位於第一區域上之第上=而介電常數材料 部分第=:r數材料層"二 料層具有8或更高的;極:第-高介電常數材 同於22：：❹數’且第二高介電常數材料層具有不 於弟:回介電常數材料層的一材料組成。
-丛依“、、本發明的較佳實施例所述，在如NMOS與PMOS 陷牌件中可達到適當的電容量，同時減輕塊狀 及/或疋界面陷阱的所帶來的負面影響。這些優點可
Li有8或更高的介電常數之材料的第一與第二高介電常 =料f所實現。再者，也可由具有不同材料組成的第-=二=问；丨兒¥數材料層實現。因此，具有這些特質的半 元件可在較高速下操作並使漏電流降至最低。換言 =丄可達到電晶體令人滿意的啟始電壓，並維持足夠的電 以便能快速且可靠的操作一記憶元件。此外，閘極 1氣貝的厚度可使雜質（如石朋）穿透力（penetrati〇n)降至最 低〇 1258811 15272pif.doc 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 本發明將以下列圖式並經由數個實施例來描述之，但 這些實施例並非是限定用的實施例。應知圖式中所示的相 應尺寸與實際尺寸並不成比例。 圖1A、圖1B、圖1C是依照本發明用於M〇s元件之 間極介電質之較佳實施例的概念簡圖。 “圖1A是一半導體元件之閘極介電質的簡圖，其中的 半，體兀件包括一第一型態的金氧半導電晶體(M〇s丨)和 一第二型態的金氧半導電晶體(“〇8 2)。在某些實施例 中，MOS 1是一種n通道金氧半導電晶體(NM〇S)元件， 而MOS 2是-種p通道金氧半導電晶體(pM〇s)元件。在 其它實施例中，MOS 1是PMOS元件，而M〇s 2是NM〇s =件。於圖1A的例子中，MOS 1之閘極介電質是一第一 ，介，常數介電材料(High-k 1)，iM〇s 2之閘極介電質 是一第二高介電常數介電材料(High_k 2)。在實施例中，、 ，h-k 1與High-k2均具有8或更高的介電常數。此外， =實施例中，Hlgh-k i與Hlgh-k 2的材料組成是不相同 就像只當作例子的Hlgh_k丨可以是氧聽(Hf〇2)、 High_k2可以是氧化鋁(ai2〇3)。 夕网f二的只知例與圖…所不的例子相似，除了 M〇s 1 甲1極η電質更包括在High_k i材料上有High_k 2材料。 1258811 15272pif.doc 在這個例子中，MOS i之High_k !與M〇s 2之2 位在同一平面。 圖1C的實施例不同於先前例子，在其中的M〇s i包 括在Hlgh-k 1材料上的High_k 2材料以及M〇s 2包括 High-k 1材料。在這個例子中，M〇s 1之mgh k i與M〇s 2之High-k 1位在同一平面。 ” 有關圖1八、圖1B與圖1C的例子，本發明所屬技術 領域中具有通常知識者應可察知閘極介電質中的其它層， 以及其它鄰近結構。雖然圖1A、圖1B與圖lc顯現M〇s 丄與MOS 2是相接觸的，但是⑽i與⑽2 =是^ 開，而圖中相接觸的特徵是為了簡明的目的。因此，本發 明所屬技術領域中具有通常知識者應可察知其它材料與材 料結合而不會違背本發明實施例之範圍與精神。 依,¾本發明之貫施例的不同半導體元件之非限定實例 將分別描述於圖2至圖6。 圖2顯示一種半導體元件，其包括形成在一基底1〇〇 上的一 NMOS元件152與一 PMOS元件15‘NM〇S元件 152包括一第一閘極電極i40a、一第一閘極介電質i〇2a 以及一 η型通道區域1〇4。第一閘極介電質1〇2A是形成於 基底100的η型通道區域1〇4上。第一閘極電極i40a是形 成在第一閘極介電質102A上。第一閘極電極140a是一種 導體材料製的’例如可選擇是多晶石夕。在此實施例中，第 一閘極介電質102A包括一層高介電常數材料120,例如氧 化铪(hafnium oxide，Hf〇2)。在此實施例中，第一閘極介 11 1258811 I5272pif.doc 兒貝102A也可包括一第一界面層（imerface layer)li〇。 PMOS το件154則包括一 p型通道區域1〇6、一第二 閘極介電質1Q2B以及—第二閘極電極刚b。第二間極;^ 電質102B是形成於基底丨⑻的p型通道區域1〇6上。第 二閘極電極140b是形成於第二間極介電質1〇2B上。在此 實施例中，第二閘極介電質1〇2B包括兩個高介電常數層 120與130。舉例來說，高介電常數層12()可以是氧化铪 (Hf〇2)層以及高介電常數層13〇可以是氧化鋁(Ai2〇3)層。 再者’第二閘極介電質1〇2B也可包括一界面層11〇。第二 閘極電極140b是一種導體材料製的，例如可選擇是多晶 圖3顯示一種半導體元件，其包括形成在一基底2〇〇 上的一 NMOS元件與一 pm〇S元件。在此實施例中，NM〇s 元件包括一第一閘極介電質202A以及一第一閘極電極 250a。同樣地，pm〇S元件包括一第二閘極介電質2〇2b 以及一第二閘極電極250b。在此實施例中，第一閘極介電 貝202A包括形成在一氧化铭(八丨2〇3)層240下的一氧化給 (Hf〇2)層220。第一閘極介電質202A可進一步包括一第一 界面層210〇PMOS元件之第二閘極介電質2〇2B包括氧化 銘(ΑΙΑ)層240。此外，第二閘極介電質2〇2B可包括一界 面層230。第一與第二閘極電極25〇a與25〇1)是一種導體 材料製的，例如可選擇是多晶石夕。 圖4是依照本發明之一實施例，其中有形成在一基底 300上的一 NMOS元件與一 PM0S元件。在此實施例中， 12 1258811 15272pif.doc NMOS元件包括一第一閘極介電質3〇2A以及一第一閘極 電極350a。PMOS元件包括一第二閘極介電質3〇2b以及 一第一閘極電極350b。在此實施例中，第一閘極介電質 302A包括形成在基底3〇〇上的一氧化給(Hf〇2)層32〇。第 閘極；I電質302A也可包括一界面層31〇〇PMOS元件之 第二閘極介電質302B包括形成在基底300上的一氧化鋁 (Al2〇3)層340。第二閘極介電質302B可包括一界面層 330。第一與第二閘極電極35〇a與35〇b是一種導體材料 製的，例如可選擇是多晶矽。 圖5顯示本發明之一實施例，其中有形成在基底4〇〇 上的一 NM0S元件與一 PM0S元件。在此實施例中，NM0S 元件包括一第一閘極介電質402A以及一第一閘極電極 440a。同樣地，pm〇S元件包括一第二閘極介電質4〇2B 以及一第二閘極電極440b。第一閘極介電質402A包括在 一氧化鋁(A12〇3)層420上的一氧化铪層430。第一閘極介 電質302A也可包括一界面層41〇〇pm〇S元件之第二閘極 介電質402B包括一氧化铭(ai2〇3)層420。第二閘極介電質 402B可包括一界面層41〇。第一與第二閘極電極44〇a與 440b是一種導體材料製的，例如可選擇是多晶矽。 圖6顯示本發明之一實施例，其中有形成在基底5〇〇 上的一 NM0S元件與一 pm〇S元件。在此實施例中，NM0S 元件包括一第一閘極介電質502A以及一第一閘極電極 550a。PM0S元件包括形成在基底500上的一第二閘極介 電質502B以及一第二閘極電極55〇b。第一閘極介電質 13 1258811 15272pif.doc 4〇2A包括在—氧化铪(Hf02)層540。第一閘極介電質5〇2a 也可包括一界面層530。第二閘極介電質通包；;$ 化鋁(八丨2〇3)層520上的一氧化铪(Hf〇2)層54〇。第二閘極 厂電夤502B可包括一界面層51〇。第一與第二閘極電極 550a與550b是一種導體材料製的，例如可選擇是多晶矽。 s k擇夕_石夕，或疋除了多晶石夕外，上述實施例之閘 極黾極可以疋金屬以及/或是氮化金屬所形成的。 一種製造依照本發明之實施例的圖2之M〇s元件的 方法現將描述於圖7A至圖7H。 首先請參照圖7A，在一半導體基底1〇〇的一 NM〇s 區域與一 PMOS區域上依序形成一界面層ι1〇與一氧化铪 (Hf〇2)層120。界面層11〇是用作氧化铪(Hf〇2)層12〇與基 底100之間的一個界面。界面層110可以是由低介電常數 材料(low-k material)形成的，其具有低於8的一介電常數。 舉例來說，可用氧化矽(k約等於4)、氮氧化矽(依照氧含 量，k約在4〜8之間）、矽酸鹽或是其結合物作為界面層 110。此外，界面層110也可以用臭氧氣體或臭氧水的處理 來形成的。Hf〇2層120是被形成於界面層ho上，且可具 有小於約50埃的厚度。在此舉例用實施例中，；^〇2層12〇 的厚度約0.2〜50埃。
Hf〇2層120可藉由化學氣相沈積(CVD)製程或原子層 沈積(ALD)製程形成。化學氣相沈積製程可在約丨〜5 Τ()ιτ 的壓力與約400〜600°C的溫度下以一铪源材料(如HfCl4、 Hf(〇tBu)4、Hf(NEtMe)4、Hf(NEt2)4、Hf(NMe2)4)與一氧源 14 1258811 15272pif.doc 材料(如〇2、〇3、氧基)施行。原子層沈積製程可在約〇1〜5 Torr與約150〜500°C下以一铪源材料(如金屬有機前驅物、
HfCl4、Hf(0tBu)4、Hf(NEtMe)4、Hf(MMP)4、Hf(NEt2)4、
Hf(NMe2)4)與一氧源材料(如H2〇、Η"2、含·〇Η根的乙醇、 〇2或〇3電漿、氧基、D2〇)施行。可重複沈積製程與一清 潔製程(purging process)直到形成適當厚度。原子層沈積製 私疋一種低溫製程，其具有優異的階梯覆蓋性以及簡單的 厚度控制。不過，本發明所屬技術領域中具有通常知識者 可在不超出本發明實施例之範圍下知悉使用化學氣相沈積 製程或原子層沈積製程的變動。 接著，如圖7B所示，在環境氣體丨22(如n2、NO、 22〇、NH3、〇2或其混合物）中以退火緻密化出^層12〇。 環境氣體122也可包括氮氣，用於Hf〇2層12〇的氮化。 而退火可在約750〜1〇5(TC的-真空中施行。退火減少了濕 式清洗溶液(如含氟的清洗溶液)的蝕刻速率。如果在75〇 °C以下施行退火，則蝕刻速率可能會降得不夠低，而如果 在相當高的溫度下騎退火，則_層m的結晶化將 會發生’而導致漏電流的增加。 之後，如圖7C所示，在购層12〇上形成一湖3 層130。Al2〇3層130可具有小於約50埃的厚度。在此實 她例中’ ΑΙΑ層130的厚度約〇 2〜5〇埃。a⑽層13〇 可，由化學氣減積(CVD)製程或料層沈積(ald)製程 形成。如果用原子層沈積製程的話，可在約q i〜5 丁⑽與 約200〜500。(：下以一銘源材料（如三甲基铭、編、 15 1258811 15272pif.doc A1H3N(CH3)3、c6h15aio、（C4h9)2A1h、（Ch3)2A1C1、 ΑΗΑΑ卜（QHAAl)與一氧源材料(如h2〇、H2〇2、〇基、 D2〇、n2o電H 〇2電聚)施行。可重複沈積製程與一清潔 5程直到形成適當厚度。如果使用〇3作為氧源材料，則後 續退火步驟可省且熱預度因此降至最低。 然後，在NMOS區域與PMOS區域上形成一光阻層 132，再去除形成KNM0S區域上的光阻層132。 曰 請參照圖7D，用光阻層132作為罩幕，以一清洗溶液 t&MMOS區域上的八12〇3層130。這種清洗溶 氯(如一氫氟溶液或200 : 1的稀釋氫氟溶液）。 接著，如圖7E所示，（例如藉由灰化與撥除製程)將光 阻層132移除，且於環境氣體134中退火Hf〇2層和 Al2〇3層130的表面。在此與其它實施例中，環境氣體η# ，佳係為N2、NO、N2〇、NH3、〇2或其混合物。應知在氮 氣氣氛中的退火將導致退火後，退火的單層或多層含氮。 只是作為例子之一，Hf〇2層可變成一 Hf0N層。退火較佳 係在約750〜1050°C施行。如果在75(rc以下施行退火^ 韻刻速率可能會降得不夠低。如果在相當高的溫度下施 退火，則會增加漏電流。 退火會緻密化PMOS區域上的八^仏層13〇，以避 雜質滲透。此外，退火可幫助避免Hf〇2層12〇與Μ〇 層130間的界面之突然的結構改變。本發明所屬技術2 3 中具有通常知識者應可理解，在Hf〇2與Μ"3層間的面 之材料將在沈積時起反應，以形成一或多化學混人中^ 16 1258811 15272pif.doc 或區域(intermediate layers or regions)。退火在 Hf〇2；a 與Al2〇3層130間產生一合金氧化層。退火也可在2下胃面的 界面層110之界面形成一合金氧化物。 這些實施例的退火方法於此並非被以上描述所限制。 也可用其它方法取代，如在氮氣氣氛中進行電漿處理而後 於真空或氧氣氣氛下進行熱處理。 之後，如圖7F所示，在NMOS與PM0S區域上形成 一多晶矽層140。 夕 之後，請參照圖7G，在多晶矽層14〇中植入雜質 142(如P或As)與雜質144(如B)，以形成導體多晶石夕層14〇a 與 140b 。 接著，如圖7H所示，圖案化導體多晶矽層14〇a與 140b，以形成之後所形成的NM0S電晶體152與pm〇s 電晶體154的閘極圖案。然後形成源極與汲極，以形成 NMOS電晶體與pmos電晶體。 乂 一種製造依照本發明之實施例的圖3之M〇s元件的 方法現將描述於圖8A至圖8E。 如圖8A所示，在半導體基底2〇〇的NM〇s區域與 mos區域上形成一界面層210。在界面層21〇上形成一 氧化铪(Hf〇2)層220，再於NMOS區域上形成一光阻声 222。 曰 、、請參照圖8B，於PMOS區域上(例如藉由乾式蝕刻或 濕式蝕刻）選擇性地移除Hf〇2層220。當PMOS區域上的 Hf〇2層220被移除時，PM〇S區域上的界面層21〇也可被 17 1258811 15272pif.doc 移除。在此情形中，於PMOS區域之基底200上可再形成 第二界面層230。而於大氣氣體232中可退火Hf〇2層220 的表面。 請參照圖8C，在Hf〇2層220與第二界面層230上形 成Al2〇3層240。 請參照圖8D，A12〇3層240的表面之後以退火氣體242 被退火。 然後，請參照圖8E，在PMOS元件上的第二閘極介 電質202B與在NMOS元件上的第一閘極介電質2〇2A上 形成導體層250。導體層250被用以形成先前所述之閘極 電極。 一種製造依照本發明之實施例的圖4之MOS元件的 方法現將描述於圖9A至圖9C。 請參照圖9A，使用與圖8D有關的前述相同方式獲得 一個結構。如圖式，這個結構包括在一半導體基底3〇〇的 NMOS區域上形成的一第一界面層310以及在半導體基底 300的PMOS區域上形成的一第二界面層330。這個結構 也包括形成於界面層310上的Hf〇2層320，以及如圖所示 在NMOS區域與PMOS區域上形成的Al2〇3層340。然後， 如圖9A所示，只在PMOS區域上形成一光阻層342。 接著，請參照圖9B，去除NMOS區域上的ai2〇3層 340,而剩下的八丨2〇3層340與Hf〇2層320在大氣氣體344 中被退火。 然後，請參照圖9C，在NMOS區域與PMOS區域上 18 I25881J272pifdoc 形成導體層350。導體層350被用以形成先前所述之閘極 電極。 一種製造依照本發明之實施例的圖5之MOS元件的 方法現將描述於圖10A至圖10F。本實施例之製程類似於 圖7A至圖7H的製程，除了 Al2〇3層是形成於Hf()2層之 前。因此’簡短以下說明以避免冗語(redundancy)。 首先請茶照圖10A，在一半導體基底4〇〇的一 NMOS 區域與一 PMOS區域上依序形成一界面層41〇與一氧化鋁 (AI2O3)層 420。 接著’如圖10B所示，在環境氣體422中退火Al2〇3 層 420。 之後，如圖10C所示，在Al2〇3層420上形成一 Hf〇2 層430。然後，在NMOS區域上形成一光阻層432。 請參照圖10D，用光阻層432作為罩幕，以一清洗溶 液去除PMOS區域上的Hf02層430。 接著，如圖10E所示，將光阻層432移除，且於環境 氣體434中退火Hf02層430和Al2〇3層420的表面。 之後，如圖10F所示，在NMOS與PMOS區域上形 成一多晶矽層440。多晶矽層440被用以形成先前所述之 閘極電極。 一種製造依照本發明之實施例的圖6之MOS元件的 方法現將描述於圖11A至圖11E。本實施例之製程類似於 圖8A至圖8E的製程，除了 Al2〇3層是形成於Hf〇2層之 前。因此，簡短以下說明以避免冗語。 19 1258811 15272pif.doc 如圖UA所示，在半導體基底500的NMOS區域與 PMOS區域上形成—界面| 51Q。在界㈣別上形成二 Al2〇^520 ’再於PM〇s區域上形成一光阻層522。 請參照® 11B，從NM0S區域上選擇性地移除α1λ 層520。當NM0S區域上的Aha層52〇被移除時小^^⑽ 區域上的界面層510也可被移除。在此情形中，於NM〇s 區域之基底500上可再形成第二界面層53〇。而於大氣氣 體532中可退火八丨2〇3層52〇的表面。 ”” V月參知、圖11C，在Al2〇3層520與第二界面層530上 形成Hf〇2層540。 凊參照圖llD’Hf〇2層540的表面之後以退火氣體542 被退火。 然後，請芩照圖11E，在PMOS元件上的第二閘極介 黾夤502B與在NMOS元件上的第一閘極介電質5〇2A上 形成導體層550。導體層550被用以形成先前所述之閘極 電極。 另一種製造依照本發明之實施例的圖4之MOS元件 的方法現將描述於圖12A至圖12C。本實施例之製程類似 於圖9A至圖9C的製程，除了 Al2〇3層是形成於Hf02層 之前。因此，簡短以下說明以避免冗語。 請參照圖12A，使用與圖11D有關的前述相同方式獲 得一個結構。如圖式，這個結構包括在一半導體基底6〇〇 的PMOS區域上形成的一第一界面層610以及在半導體基 底600的NMOS區域上形成的一第二界面層630。這個結 20 1258811 15272pif.doc 構也包括形成於第一界面屬61〇上的Al2〇3層62〇，以及 在NMOS區域與PM〇s區域上形成的贈2層_。缺後， 如圖1^所示」只在NMOS區域上形成—紐層⑷。 接著，請參照圖12B，去除PMOS區域上的Hf〇2層 ⑽，而剩下的Hf〇2層_與Α1Λ層㈣在大氣氣體64曰4 中被退火。 然後’請參照圖12C，在NM〇S區域與PM〇s區域上 形成導體層65G。導體層㈣被用以形成先前所述之問極 電極。 —雖然本發明已崎佳實施烟露如上，然其並非用以 限定本發明，任何本發⑽屬技術賴巾具有通常知識 者、，在不脫離本發明之精神和範圍内，當可作些許之更動 與潤飾，因此本發明之賴翻#視制之巾請專 所界定者為準。 【圖式簡單說明】 圖1A、圖1B、圖lc是依照本發明之較佳實施 PMOS與NMOS介電質的概要圖。 圖2是依照本發明之一實施例的M〇s元件的剖面圖。 圖3是依照本發明之另一實施例的M〇s元件的剖面 圖。 圖4是依照本發明之再一實施例的M〇s元件的剖面 圖。 圖5是依照本發明之又一實施例的M〇s元件的剖面 21 1258811 15272pif.doc 圖6是依照本發明之再又一實施例的MOS元件的剖 圖7A至圖7H是依照本發明之實施例用以解釋 之MOS元件的製造方法之剖面圖。 圖8A至圖8E是依照本發明之實施例用以解釋圖3 MOS元件的製造方法之剖面圖。 圖9A至圖9C是依照本發明之實施例用以解釋圖4 MOS元件的製造方法之剖面圖。 圖10A至圖10F是依照本發明之實施例用以解釋圖$ 之MOS元件的製造方法之剖面圖。 圖11A至圖11E是依照本發明之實施例用以解釋圖6 之MOS元件的製造方法之剖面圖。 。 圖12A至圖12C是依照本發明之實施例用以解釋圖4 之M〇S元件的另一種製造方法之剖面圖。 回 【主要元件符號說明】 100、200、300、400、500 :基底 102A、202A、302A、402A、502A :第一閘極介電質 102B、202B、302B、402B、502B ··第二閘極介電 ^ 104 : η型通道區域 &貝 106 : ρ型通道區域 110、210、230、310、330、410、510、530 :界面展 120、130 :高介電常數材料 “ 152 : NMOS 元件 154 : PMOS 元件 22 1258811 15272pif.doc 122、134、422、434 :環境氣體 132、222、342、432、522、642 ··光阻層 140 :多晶矽層 140a、140b、250a、250b、350a、350b、440a、440b、 550a、550b :閘極電極 142、144 :雜質 220、320、430、540 :氧化铪(Hf〇2)層 232、344、644 ··大氣氣體 240、340、420、520 :氧化銘(A12〇3)層 242、542 :退火氣體 250、350、550、650 :導體層 MOS1:第-型態的金氧半^電晶體 MOS 2 :第二型態的金氧半導電晶體 mgh-kl:f-高介電常數介電^^
Hlgh-k2:第二高介電常數介電材料 23

Claims (1)

1258811 15272pif.doc 中請專利範圍： 種半導體元件，包括： 朽、:ί —電晶體，包括—第一基底區域、—第-門托个 閘^介底區域與該第一閑極電極間‘第: 底：心，•電 閘極介電質， u弟-閘極電極間的-第二 之-電;Γ具有8或更高的介電常數 8或更高的介電=:ί中3二間極介電質包括具有 介電常數層具有不同㈣且該第二高 成。 罘丨電常數層的一材料組 笛2.如申請專利範圍第1項所述之半導體亓杜甘士 弟—電晶體是一NM〇S亓杜、炙牛V肽7L件，其中該 元件。 凡件’而該第二電晶體是-PMOS 3 ·如申睛專利範圍第2項 第—高介電常數層是氧化給。、^ +¥體元件’其中該 4. 如申請專利範圍第2 弟—閘極介電質更包括—第―、乏牛V脰凡件，其中該 域與該第-高介電常數層間。’1㈣’介於該第—基底區 5. 如申％專利範圍第々 第-界面層包括—材料，之半導體元件’其找 化矽與矽酸鹽之族群。/邛係選自包括氧化矽、氮氧 24 1258811 15272pif.doc τ叫寻刊乾圍第2項 第二高介電常數層是氧化鋁。' 处之半導體元件，其中該 第一 請專利範圍第6項所述之半導雕一杜甘 弟一閘極介電質更包括一 牛件，其中該 域與該第二高介電常數層間。"面層，介於該第二基底區 8.如申請專利範圍第7 第二界面層包括一材料，該松〉f導體元件，其中該 化矽與矽酸鹽之族群。μ ’、’系選自包括氧化矽、氮氧 9·如申凊專利範圍第2 、… 第-閑極介電質包括I右、、^之半導體元件，其中該 介電常數層。 〃 5更南的介電常數之-第三高 二人如申請專利範圍第9項所述 士 數層：層是氧化铪層，且該第二:第三高;4 該第^^=?半導體元件，其中 該第介申二專二i圍第1r員所述之半導體元件，其中 常數層間。^ 於料—基底區域與該第—高介電 該第X申圍第10項所述之半導體元件，其中 ，、弟一咼介電常數層是共面的。 γ 該第^如介圍第13項所述之半導體元件，其中 常數層間。毛曰w於该第一基底區域與該第三高介電 25 1258811 15272pif.doc 面層是該第—高；:該第；高ί電常數層間的-界 的一合金。 ％吊數層與忒第二尚介電常數層之材料 該合15項所述之半導細，其中 第一 專利範㈣2項所述之半導體元件，其中該 二;=包括具有8或更高的介電常數之-第三高 該第^^申^專人利範圍第17項所述之半導體元件，其中 介電常數層數層包括铪與氧’且其中該第二高 該第！^申範圍第18項所述之半導體元件，其中 高介電常數二 括氧化給層，且其中該第二 乐契弟4介電常數層是共面的。 該第二專利範圍第20項所述之半導體元件，其中 常數層^ a彳數層介於該第二基底區域與該第二高介電 第」上如專利範圍第1項所述之半導體元件，其中該 的-體之各該閉極電極至少包括一組 23·如申請專利範圍第1項所述之半導體元件，其中該 26 1258811 15272pif.doc 第-電晶體與該第二電晶體之各該閘極電極至少包括一組 的一金屬、一金屬氮化物與多晶矽。 外„:申請專利範圍第21項所述之半導體元件，其中 〇弟一與弟二兩介電常數層包括氮。 25如巾請專利範㈣㈣所述之半導體元件，豆中 該弟-與第二高介電常數層是共面的。 ’、 26一如申請專利範圍第25項所述之半導體元件，盆中 電層介於該第二基底區域與該第三高介電 入於H申il專鄕圍第18項職之轉體元件，其中 於。乂弟一局）,電常數層與該第三高 面層是該第二高介電當心㈣層間的—界 的-合金。 •層與5亥弟二尚介電常數層之材料 28·如申請專利範圍第27項 該合金包括給、轉氧。 件’其中 29. 如申請專利範圍第2項所述之半導體 介電質與該第二閘極介電質之厚度在ijL6〇 = 30. —種半導體元件，包括： 一基底； - NMOS電晶體’位於該基底的— 源 電晶體包括-第—氧化铪層、—第—閘 極/汲極區域；以及 炫^及弟 該 PMOS 一 PMOS電晶體，位於該基底的該表面上， 27 1258811 15272pif.doc 電晶體包括-氧化銘層與一第二氧化給層、一第二閉極電 極以及第二源極/汲極區域。 31.如申請專利範圍第3〇項所述之半導體元件，其中 該氧化鋁層位於該第二氧化铪層上。 32·如申請專利範圍第31項所述之半導體元件，其中 該第一與第二氧化給層包括氮。 八 33·如申請專利範圍第3〇項所述之半導體元件，其中 該第一與第二閘極電極包括一金屬。 ^ 34·如申晴專利範圍第30項所述之半導體元件，其中 該NMOS電晶體與該pM〇s電晶體各包括一界面層了該 界面層包括氧化矽、氮氧化矽與矽酸鹽至少一者。 35·如申請專利範圍第34項所述之半導體元苴 該P=〇s電晶主體更包括一中間層，該中間層包括氧化給紹。 兮PM。/干申清專利範圍第31項所述之半導體元件，其中 ^ 37= 更包括—中間層，該巾㈣包括氧化铪紹。 種半V體元件的製造方法，包括· 形成一 NMOS元件，包括於一第— 第一閘極介電質以 土底&域上形成一 極電極’其中該第—閘極介 括二弟一間 吊數之弟一而介電常數層；以及 ％ 形成一 PM〇S元件，句杠 ^ 第二閘極介電質以及於兮篦：一弟二基底區域上形成一 極電極’其中該第二閘極介1貝上形成一弟二間 常數之-第二高介電常數貝已括具有8或更高的介電 1㈣數層，且其中該第二高介電常數層 28 1258811 15272pif.d〇c ….................. 有同於該第—高介電常數層的—材料植点 一 38.如申請專利範圍第37二材·成。 方法’其中該第-高介電常數、处之半導體几件的製造 介電常數層包括紹與氧。4括給與氧，且該第二高 9·如中晴專利範圍第％項 ― 方去，其中該第-高介電當教、 +¥脰凡件的製造 介電常數層包括氧化姜呂。曰匕括魏铪，且該第二高 40·如申請專利範圍 =數;中形辑-一質 方法轉奸件的製造 電常數層包括域氧，第二高介 42.如由往奎a# 罘一问；丨兒吊數層包括鋁與氧。 方法，a巾^ Lf1第41項所述之半導體元件的製造 電常數介電常數層包括氧化铪、該第二高介 43 H氣匕1呂’且該第三高介電常數層包括氧化銘。 方法，复明專利範圍第37項所述之半導體元件的製造 電常數層中形成該第二閉極介電質更包括形成一第三高介 方法44^申請專利範圍帛Μ項所述之半導體元件的製造 + 1^其中該第一高介電常數層包括铪與氧、該第二高介 兒节數層包括IS與氧，且三高介電f數層包括铪與氧。 方、45·如申睛專利範圍第44項所述之半導體元件的製造 & ’其中该第一高介電常數層包括氧化铪、該第二高介 29 I2S88 11 2pif.doc 電常數層包括氧化叙，且該第 二-種铸，件㈣-法=層包括氧化給( ；土底的—苐一區域盥一第-p弋 介電常數材料層，其中，、古弟—區域上形成一第一高 更高的介電常數；、Μ弟一局介電常數材料層具有S或 材料層，其中該第：二上形成-第二高介電常數 電常數，且其中該第二=吊1材料層具有8或更高的介 -高:電:數材料層::::::材料層具有不同於該第 高介電常數二的該第二區域上之該第二 —第 電常數材料層的該第—區域上之該第-高介 第 以暴露出該第二高介電常數材料層的該 介電=::2電常數材料層的該第-部分與該第二高 電極。數材枓層的該第一部分上分別形成第一與第二閑極 方法4,7·更如包申圍第，所述之半導體元件的製造 該第二高介⑽私：亥第一：介電常數材料層之後與形成 I吊數材料層之前實施一第一退火。 方法48立如中專利範圍第47項所述之半導體元件的製造 /、甲忒弟一退火緻密化該第一高介電常數材料層， 30 1258811 15272pif.doc =:該第一高介電常數材料層對-氟基化學藥劑的-抗 ϋ49·Λ巾請專利範圍第48項所述之半導體元件μ β 方法，，、中该弟—退火係在一環境氣氛中施 二 氛至少包括N2、N0、N2〇、NH3與〇2其中之一二以兄氣 古:·Λ申請專利範圍第48項所述之半導體元件的制造 方法，其中该第一退火的溫度在750。(：至l〇5(TC。衣 料^如:請專概圍第47項麟之轉體元件的制造 法，更匕括在去除該罩幕，以暴露出該第__古 = 材料層的該第一部分之後實施一第二退火弟—㈣電常數 方法=1申^專利範圍第46項所述之半導體元件的製造 PM〇/、「中麵—區域是—NM〇S區域與該第二區域i〆 氧IS或？八其中該第-高介電常數材料層包括二 ϋ亥弟一向介電常數材料層包括鋁與氧。 ’ 方法5,3龙如中專項所述之半導體元件的製造 1介電常數材料層包括氧化紹。平飞饥且料 方法I二專:，46項所述之半導體元件的製造 NMos區域，且^严與該第二區域是一 乳，且讀第二高介電常數^^=常數材料層包括減 %吊數材料層包括铪與氧。 方法，其第54項所叙铸體元件的製造 二高介電電常數材料層包括氧化銘，且該第 兒书數材科層包括氧化铪。 31 1258811 15272pif.doc 56·如申凊專利範圍第46項所述之半導體元件的製造 方法二更3括退火該第—與第二高介電常數材料層’以形 成该第一局介電常數材料層與第二高介電常數材料層的材 料的一界面合金。 、57_如申凊專利範圍第56項所述之半導體元件的製造 方法’其中該第-區域是—NMC)S區域與該第二區域是一 PMOS區域，且其中該第—高介電常數材料層包括氧化 給’而該第二高介電常數材料層包括氧化!呂，以及該界面 合金包括給、在g與氧。 、划專利範圍第56項所述之半導體元件的製造 ^法，其中该第一區域是一 pM〇S區域與該第二區域是一 其中該第—高介電常數材料層包括銘與 艾介電常數材料層包括給與氧，以及該界面 合金包括铪、鋁與氧。 59. —種半導體元件的製造方法，包括： 介電一區域與一第二區域上形成-第-高 "W數材枓層’其中該第—高介 更高的介電·; ㈣材狀具有8或 一形成一罩幕，以遮蔽該基底的該 尚介電常數材料層的—第一部分； 巳戈上之忒弟一 移除被該罩幕露出之該第一高介 二邻八，兮赞-Μ \ 门’丨兒常數材料層的一第 :5亥弟—^位於該基底的該第 去除該罩幕，以暴霖出該第—古 匕^上， 第一部分； 阿；|電常數材料層的該 32 1258811 15272pif.doc 於該第一高介電常數材料層的兮 =二區域上形成一第二高介電常二：分=的 ^，數材料層具有8或更高的 二南介電常數材料層具有不同於該第且其中一 的一材料組成；以及 向；丨電常數材料層 在位於該第一區域上之該第二高 第-部分與位於該第二區域上之C::數材料f的該 的-第二部分上分別形成第一與第 數材料層 方法申/ΐ專利範圍第59項所述之半導體元件的製造 函二或 給，且兮第一人弟1介電常數材料層包括氧化 Μ弟一间；丨笔常數材料層包括氧化鋁。 方法㈣59項所述之半導體元件的製造 NMOS區域，且與該第二區域是- ^且該數材料層包括氧化 门）丨私㊉数材枓層包括氧化铪。 方、、/，^^專魏圍第59項所述之半導體元件的製造 m2退火該第—與f二高介電常數材料層，以形 t 靖麵層的材 ^3甘如巾請專職圍第a項所述之半導體元件的製造 PMOS區^第—區域是—NM〇S區域與該第二區域是一 的第:二且其中該第一高介電常數材料層包括氧化铪 人弟—向；丨電常數材料層包括氧化鋁，而該中間合金包 33 1258811 15272pif.doc 括給、銘和氧。 方法叙料豸元件的製造 NMOS區拭 疋 區域與該第二區域是- 輕第：：人ί Ϊ中該第一高介電常數材料層包括氧化鋁 括二；'趣職氧化铪，而該中間合金包 65· 一種半導體元件的製造方法，包括·· 介電===—第一區域與—第二區域上形成-第-高 更高的介電常i其中該第—高介電常數材料層具有8或 高介以的該第-區域上之該第- 二部:除:fj罩:露出之該第-高介電常數材料層的-第 该弟一部分位於該基底的該第二區域上； 第一部^罩幕’以暴露出該第—高介電常數材料層的該 於^-高介電常數材料層的該第 二高介電常ι=ίί:或更高的介電常數，且其中該第 的一材於該第—高介電常數材料層 於該基底的該第 二區立戋上之兮Μ ——人 的一第1分上形成-罩幕 弟—馬介電常數材料層 移除被該罩幕露出之該第二高介電常數材料層的一第 34 1258811 15272pif.doc 二部分，該第二部分位於該基底的該第一區域上； 去除該罩幕，以暴露出該弟二南介電常數材料層的該 第一部分；以及 在該第一高介電常數材料層的一第一部分與該第二高 介電常數材料層的該第一部分上分別形成第一與第二閘極 電極。 66. 如申請專利範圍第65項所述之半導體元件的製造 方法，其中該第一區域是一 NMOS區域與該第二區域是一 PMOS區域，且其中該第一高介電常數材料層包括氧化 铪，且該第二高介電常數材料層包括氧化鋁。 67. 如申請專利範圍第65項所述之半導體元件的製造 方法，其中該第一區域是一 PMOS區域與該第二區域是一 NMOS區域，且其中該第一高介電常數材料層包括氧化 鋁，且該第二高介電常數材料層包括氧化铪。 35
TW093133624A 2003-11-12 2004-11-04 Semiconductor devices having different gate dielectrics and methods for manufacturing the same TWI258811B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030079908A KR100618815B1 (ko) 2003-11-12 2003-11-12 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
US10/930,943 US20050098839A1 (en) 2003-11-12 2004-09-01 Semiconductor devices having different gate dielectrics and methods for manufacturing the same

Publications (2)

Publication Number Publication Date
TW200524013A TW200524013A (en) 2005-07-16
TWI258811B true TWI258811B (en) 2006-07-21

Family

ID=34437030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093133624A TWI258811B (en) 2003-11-12 2004-11-04 Semiconductor devices having different gate dielectrics and methods for manufacturing the same

Country Status (6)

Country Link
US (1) US7586159B2 (zh)
EP (1) EP1531496B1 (zh)
JP (1) JP4939744B2 (zh)
CN (1) CN100442517C (zh)
DE (1) DE602004009740T2 (zh)
TW (1) TWI258811B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952118B2 (en) 2003-11-12 2011-05-31 Samsung Electronics Co., Ltd. Semiconductor device having different metal gate structures
US6921691B1 (en) 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US7592678B2 (en) 2004-06-17 2009-09-22 Infineon Technologies Ag CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
JP2006086511A (ja) * 2004-08-17 2006-03-30 Nec Electronics Corp 半導体装置
JP2006108439A (ja) * 2004-10-06 2006-04-20 Samsung Electronics Co Ltd 半導体装置
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
US7253050B2 (en) 2004-12-20 2007-08-07 Infineon Technologies Ag Transistor device and method of manufacture thereof
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7361538B2 (en) 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US7202535B2 (en) * 2005-07-14 2007-04-10 Infineon Technologies Ag Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7462538B2 (en) 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7495290B2 (en) 2005-12-14 2009-02-24 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7510943B2 (en) 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP2007243009A (ja) * 2006-03-10 2007-09-20 Renesas Technology Corp 半導体装置およびその製造方法
US20080001237A1 (en) * 2006-06-29 2008-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having nitrided high-k gate dielectric and metal gate electrode and methods of forming same
EP1914800A1 (en) * 2006-10-20 2008-04-23 Interuniversitair Microelektronica Centrum Method of manufacturing a semiconductor device with multiple dielectrics
US20080135953A1 (en) 2006-12-07 2008-06-12 Infineon Technologies Ag Noise reduction in semiconductor devices
US7564114B2 (en) * 2006-12-21 2009-07-21 Qimonda North America Corp. Semiconductor devices and methods of manufacture thereof
US7659156B2 (en) * 2007-04-18 2010-02-09 Freescale Semiconductor, Inc. Method to selectively modulate gate work function through selective Ge condensation and high-K dielectric layer
JP2008306051A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法
JP2008311464A (ja) 2007-06-15 2008-12-25 National Institute Of Advanced Industrial & Technology 半導体装置とその製造方法
US7998820B2 (en) * 2007-08-07 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. High-k gate dielectric and method of manufacture
JP5196954B2 (ja) * 2007-10-31 2013-05-15 株式会社東芝 半導体装置の製造方法
JP5280670B2 (ja) * 2007-12-07 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2083441A1 (en) 2008-01-23 2009-07-29 Interuniversitair Microelektronica Centrum vzw Semiconductor device and method for fabricating the same
EP2093796A1 (en) * 2008-02-20 2009-08-26 Imec Semiconductor device and method for fabricating the same
EP2112687B1 (en) * 2008-04-22 2012-09-19 Imec Method for fabricating a dual workfunction semiconductor device and the device made thereof
JP2009283770A (ja) 2008-05-23 2009-12-03 Renesas Technology Corp 半導体装置の製造方法
JP5286052B2 (ja) * 2008-11-28 2013-09-11 株式会社東芝 半導体装置及びその製造方法
US8017469B2 (en) * 2009-01-21 2011-09-13 Freescale Semiconductor, Inc. Dual high-k oxides with sige channel
DE102009021486B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
US8268683B2 (en) * 2009-06-12 2012-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing interfacial layer thickness for high-K and metal gate stack
JP5375362B2 (ja) * 2009-06-24 2013-12-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5442332B2 (ja) * 2009-06-26 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101930979B (zh) * 2009-06-26 2014-07-02 中国科学院微电子研究所 控制器件阈值电压的CMOSFETs结构及其制造方法
JP5387173B2 (ja) * 2009-06-30 2014-01-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5432621B2 (ja) * 2009-07-23 2014-03-05 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102009039418B4 (de) 2009-08-31 2013-08-22 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
KR101656443B1 (ko) * 2009-11-20 2016-09-22 삼성전자주식회사 금속 게이트 스택 구조물을 갖는 씨모스 소자
CN102104042B (zh) * 2009-12-21 2013-01-09 中国科学院微电子研究所 一种半导体器件
KR101627509B1 (ko) * 2010-03-04 2016-06-08 삼성전자주식회사 식각액, 식각액을 사용한 게이트 절연막의 형성 방법 및 식각액을 사용한 반도체 소자의 제조 방법
US8435878B2 (en) 2010-04-06 2013-05-07 International Business Machines Corporation Field effect transistor device and fabrication
CN102299155A (zh) * 2010-06-22 2011-12-28 中国科学院微电子研究所 一种半导体器件及其制造方法
JP2012231123A (ja) 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
CN102709166B (zh) * 2012-05-22 2015-05-20 上海华力微电子有限公司 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法
KR20150035164A (ko) * 2013-09-27 2015-04-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102342850B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
CN104934373B (zh) * 2015-06-30 2018-10-26 厦门天马微电子有限公司 一种阵列基板及其制作方法
DE102016015713B4 (de) 2015-12-14 2020-12-10 Globalfoundries Inc. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
US11114347B2 (en) * 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US11664417B2 (en) * 2018-09-13 2023-05-30 Intel Corporation III-N metal-insulator-semiconductor field effect transistors with multiple gate dielectric materials
US11038034B2 (en) 2019-04-25 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and related apparatus for integrating electronic memory in an integrated chip
DE102020126060A1 (de) * 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrschichtige high-k-gatedielektrikumstruktur

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4960481A (zh) * 1972-10-12 1974-06-12
JP3025385B2 (ja) * 1993-01-21 2000-03-27 シャープ株式会社 半導体装置
US5763922A (en) * 1997-02-28 1998-06-09 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US6841439B1 (en) * 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
US6261887B1 (en) * 1997-08-28 2001-07-17 Texas Instruments Incorporated Transistors with independently formed gate structures and method
US6064102A (en) * 1997-12-17 2000-05-16 Advanced Micro Devices, Inc. Semiconductor device having gate electrodes with different gate insulators and fabrication thereof
US6261978B1 (en) * 1999-02-22 2001-07-17 Motorola, Inc. Process for forming semiconductor device with thick and thin films
JP3415496B2 (ja) * 1999-07-07 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6573134B2 (en) * 2001-03-27 2003-06-03 Sharp Laboratories Of America, Inc. Dual metal gate CMOS devices and method for making the same
WO2002082554A1 (fr) * 2001-04-02 2002-10-17 Matsushita Electric Industrial Co., Ltd. Dispositif a semi-conducteur et son procede de fabrication
KR100399356B1 (ko) * 2001-04-11 2003-09-26 삼성전자주식회사 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법
US6891231B2 (en) * 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
JP4086272B2 (ja) * 2001-07-26 2008-05-14 株式会社東芝 半導体装置
JP3943881B2 (ja) * 2001-09-25 2007-07-11 株式会社東芝 半導体装置及びその製造方法
US6495422B1 (en) * 2001-11-09 2002-12-17 Taiwan Semiconductor Manfacturing Company Methods of forming high-k gate dielectrics and I/O gate oxides for advanced logic application
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US6528858B1 (en) * 2002-01-11 2003-03-04 Advanced Micro Devices, Inc. MOSFETs with differing gate dielectrics and method of formation
US6555879B1 (en) * 2002-01-11 2003-04-29 Advanced Micro Devices, Inc. SOI device with metal source/drain and method of fabrication
JP2003309188A (ja) * 2002-04-15 2003-10-31 Nec Corp 半導体装置およびその製造方法
TW535265B (en) * 2002-04-29 2003-06-01 Powerchip Semiconductor Corp Structure and manufacturing method of CMOS process compatible single poly-silicon erasable and programmable ROM
US6797525B2 (en) * 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
KR100476926B1 (ko) 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
US6670248B1 (en) * 2002-08-07 2003-12-30 Chartered Semiconductor Manufacturing Ltd. Triple gate oxide process with high-k gate dielectric
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US7122414B2 (en) * 2002-12-03 2006-10-17 Asm International, Inc. Method to fabricate dual metal CMOS devices
JP2004214376A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置
US6696327B1 (en) * 2003-03-18 2004-02-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP4524995B2 (ja) * 2003-03-25 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US6809370B1 (en) * 2003-07-31 2004-10-26 Texas Instruments Incorporated High-k gate dielectric with uniform nitrogen profile and methods for making the same
US6872613B1 (en) * 2003-09-04 2005-03-29 Advanced Micro Devices, Inc. Method for integrating metals having different work functions to form CMOS gates having a high-k gate dielectric and related structure
US7148546B2 (en) * 2003-09-30 2006-12-12 Texas Instruments Incorporated MOS transistor gates with doped silicide and methods for making the same
KR100618815B1 (ko) * 2003-11-12 2006-08-31 삼성전자주식회사 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
TWI228789B (en) * 2004-01-20 2005-03-01 Ind Tech Res Inst Method for producing dielectric layer of high-k gate in MOST
US6897095B1 (en) * 2004-05-12 2005-05-24 Freescale Semiconductor, Inc. Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics

Also Published As

Publication number Publication date
EP1531496A2 (en) 2005-05-18
CN100442517C (zh) 2008-12-10
US20070176242A1 (en) 2007-08-02
DE602004009740T2 (de) 2008-08-28
JP2005150737A (ja) 2005-06-09
TW200524013A (en) 2005-07-16
JP4939744B2 (ja) 2012-05-30
EP1531496B1 (en) 2007-10-31
CN1619817A (zh) 2005-05-25
DE602004009740D1 (de) 2007-12-13
US7586159B2 (en) 2009-09-08
EP1531496A3 (en) 2005-08-10

Similar Documents

Publication Publication Date Title
TWI258811B (en) Semiconductor devices having different gate dielectrics and methods for manufacturing the same
TWI296831B (en) Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same
KR100623584B1 (ko) 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법
TW421821B (en) ULSI MOS with high dielectric constant gate insulator
US6368923B1 (en) Method of fabricating a dual metal gate having two different gate dielectric layers
TWI291216B (en) Manufacturing method for semiconductor integrated circuit device
TWI304999B (en) Semiconductor device with multi-gate dielectric layer and method for fabricating the same
US8889505B2 (en) Method for manufacturing semiconductor device
TW200820435A (en) Semiconductor devices with dual-metal gate structures and fabrication methods thereof
TW200805574A (en) Low contact resistance CMOS circuits and methods for their fabrication
KR100819069B1 (ko) 동일 반도체 칩 내의 ｐｍｏｓ 및 ｎｍｏｓ트랜지스터의얇은 게이트 유전체를 개별적으로 최적화하는 방법 및 이에의해 제조된 장치
TW201003848A (en) Semiconductor device and fabrication method for the same
TW201013759A (en) Method of forming a single metal that peforms N work function and P work function in a high-k/metal gate process
TW201108398A (en) High-k metal gate CMOS
JP5368584B2 (ja) 半導体装置およびその製造方法
TW201015624A (en) Method for fabricating a semiconductor device and semiconductor device therefrom
JP2004214602A (ja) 半導体素子のキャパシタ形成方法
JP5197986B2 (ja) 半導体装置の製造装置
TW201036071A (en) Metal gate transistor with barrier layer
TW201248728A (en) Methods for manufacturing high dielectric constant films
TW200525688A (en) Method for producing dielectric layer of high-k gate in MOST
TW200539458A (en) Microelectronic device having floating gate protective layer and method of manufacture therefor
JP2010010199A (ja) 半導体装置及びその製造方法
TW200406032A (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2010206137A (ja) 半導体装置の製造方法