JP4939744B2 - 異種のゲート絶縁膜を有する半導体素子及びその製造方法 - Google Patents

異種のゲート絶縁膜を有する半導体素子及びその製造方法 Download PDF

Info

Publication number
JP4939744B2
JP4939744B2 JP2004329176A JP2004329176A JP4939744B2 JP 4939744 B2 JP4939744 B2 JP 4939744B2 JP 2004329176 A JP2004329176 A JP 2004329176A JP 2004329176 A JP2004329176 A JP 2004329176A JP 4939744 B2 JP4939744 B2 JP 4939744B2
Authority
JP
Japan
Prior art keywords
dielectric material
film
gate insulating
high dielectric
material film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004329176A
Other languages
English (en)
Other versions
JP2005150737A (ja
Inventor
鐘 鎬 李
虎 圭 姜
炯 碩 丁
昔 柱 都
潤 ▲せき▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030079908A external-priority patent/KR100618815B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005150737A publication Critical patent/JP2005150737A/ja
Application granted granted Critical
Publication of JP4939744B2 publication Critical patent/JP4939744B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明はトランジスタ素子に係り、特にそれぞれ異種の高誘電ゲート絶縁膜を含むトランジスタを有する素子及びその素子を製造する工程に関する。
ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）素子などの通常のトランジスタ素子は、ゲート電極とチャンネル領域間に介在する二酸化シリコン（ＳｉＯ２）からなるゲート絶縁膜を特徴とする。これら素子の性能（パフォーマンス）はゲート電極とチャンネル領域間のキャパシタンスを増加させることによって向上でき、キャパシタンスを増加させる一般的な方法のうち１つは、ＳｉＯ２ゲート絶縁膜の厚さを１００Å未満に下げることである。事実上、現在の技術ではゲート絶縁膜の厚さは４０Åに近づいている。しかし、ゲート絶縁膜としてのＳｉＯ２の使用には限界がある。その理由は、ＳｉＯ２絶縁膜が約４０Å未満である場合には前記ＳｉＯ２絶縁膜を通じてチャンネル領域までのダイレクトトンネルリングが発生する恐れがあるからである。これは漏れ電流の増加及び電力消耗の増加を招く。
したがって、高いゲートキャパシタンスを達成すると同時に漏れ電流を減少させるための方法が模索されてきた。そのうちの１つの方法が、ゲート絶縁膜として高い誘電定数（高−ｋまたは高−ε）を有する材料を使用することである（例えば、特許文献１ないし特許文献３参照）。一般的に、ゲートキャパシタンス（Ｃ）は誘電率（ε）に比例し、厚さ（ｔ）に反比例する（すなわち、Ｃ＝εＡ／ｔ、式中Ａは定数）。したがって、漏れ電流を減少させるための厚さ（ｔ）の増加（例えば、４０Å以上への増加）は高誘電率（ε）によって埋め合わせられる。
しかし、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのいずれも含むＭＯＳ素子においてゲート絶縁膜として高誘電物質を使用すると問題が生じる。問題の原因は、部分的には高誘電物質が熱的に成長したＳｉＯ２よりも多数のバルクトラップ及びインタフェーストラップを有するということにある。これらトラップはＰＭＯＳ及びＮＭＯＳ素子の限界電圧特性に悪影響を及ぼす。したがって、バルクトラップ及びインタフェーストラップの数を最小化すると同時に信頼性のある高誘電ゲート絶縁膜を製造できる方法を模索するための試みがなされてきた。
米国特許第６，５５９，０５１ Ｂ１号公報 米国特許第６，６２１，１１４ Ｂ１号公報 米国特許公開第２００１−００２３１２０ Ａ１号公報
本発明が解決しようとする技術的課題は、高誘電物質膜をゲート絶縁膜として使用することによってゲート絶縁膜の信頼性を確保しつつＮＭＯＳトランジスタ及びＰＭＯＳトランジスタそれぞれで正常的なＶｔ（限界電圧）を確保することで、最適な動作特性を提供しうる半導体素子を提供するところにある。
本発明が解決しようとする他の技術的課題は、高誘電物質膜をゲート絶縁膜として使用することにおいてＮＭＯＳトランジスタ及びＰＭＯＳトランジスタでそれぞれ信頼性及び最適の動作特性を提供しうる半導体素子の製造方法を提供するところにある。
本発明の一態様によれば、第１基板領域、第１ゲート電極、及び前記第１基板領域と第１ゲート電極との間に位置する第１ゲート絶縁膜を備える第１トランジスタを具備した半導体素子を提供する。前記素子は第２基板領域、第２ゲート電極、及び前記第２基板領域と第２ゲート電極との間に位置する第２ゲート絶縁膜を備える第２トランジスタをさらに含む。前記第１ゲート絶縁膜は誘電定数が８以上である第１高誘電物質膜を含み、前記第２ゲート絶縁膜は誘電定数が８以上である第２高誘電物質膜を含み、前記第２高誘電物質膜は前記第１高誘電物質膜と異なる物質である。
本発明の他の態様によれば、基板と、前記基板の表面に位置するＮＭＯＳトランジスタと、前記基板の表面に位置するＰＭＯＳトランジスタとを含む半導体素子を提供する。前記ＮＭＯＳトランジスタは第１ハフニウム酸化膜、第１ゲート電極、及び第１ソース／ドレイン領域を含み、前記ＰＭＯＳトランジスタはアルミニウム酸化膜、第２ハフニウム酸化膜、第２ゲート電極、及び第２ソース／ドレイン領域を含む。
本発明の他の態様によれば、第１基板領域上に第１ゲート絶縁膜を形成し、かつ前記第１ゲート絶縁膜上に第１ゲート電極を形成することを含むＮＭＯＳ素子形成段階と、第２基板領域上に第２ゲート絶縁膜を形成し、かつ前記第２ゲート絶縁膜上に第２ゲート電極を形成することを含むＰＭＯＳ素子形成段階と、を含む半導体素子の製造方法を提供する。前記第１ゲート絶縁膜は誘電定数が８以上である第１高誘電物質膜を含み、前記第２ゲート絶縁膜は誘電定数が８以上であって前記第１高誘電物質膜とは異なる物質である第２高誘電物質膜を含む。
本発明のさらに他の態様による半導体素子の製造方法では、基板の第１領域及び第２領域上に第１高誘電物質膜を形成し、前記第１高誘電物質膜上に第２高誘電物質膜を形成し、前記基板の第２領域上に位置する前記第２高誘電物質膜の第１部分を覆うようにマスクを形成し、前記マスクによって露出する前記第２高誘電物質膜の第２部分を除去して前記基板の第１領域上に位置する第１高誘電物質膜の第１部分を露出させ、前記マスクを除去して前記第２高誘電物質膜の第１部分を露出させ、前記第１高誘電物質膜の第１部分及び前記第２高誘電物質膜の第１部分上に第１ゲート電極及び第２ゲート電極をそれぞれ形成する。前記第１高誘電物質膜は誘電定数が８以上であり、前記第２高誘電物質膜は誘電定数が８以上であって前記第１高誘電物質膜とは異なる物質である。
本発明のさらに他の態様による半導体素子の製造方法では、基板の第１領域及び第２領域上に第１高誘電物質膜を形成し、前記基板の第１領域上に位置する前記第１高誘電物質膜の第１部分を覆うようにマスクを形成し、前記マスクによって露出されていて前記基板の第２領域上に位置する前記第１高誘電物質膜の第２部分を除去し、前記マスクを除去して前記第１高誘電物質膜の第１部分を露出させ、第２高誘電物質膜を前記第１高誘電物質膜の第１部分上及び前記基板の第２領域上に形成し、前記第１領域上に位置する前記第２高誘電物質膜の第１部分及び前記第２領域上に位置する前記第２高誘電物質膜の第２部分上に第１ゲート電極及び第２ゲート電極をそれぞれ形成する段階を含む。前記第１高誘電物質膜は誘電定数が８以上であり、前記第２高誘電物質膜は誘電定数が８以上であって前記第１高誘電物質膜とは異なる物質である。
本発明のさらに他の態様による半導体素子の製造方法は、基板の第１領域及び第２領域上に第１高誘電物質膜を形成し、前記基板の第１領域上に位置する前記第１高誘電物質膜の第１部分を覆うようにマスクを形成し、前記マスクによって露出されていて前記基板の第２領域上に位置する前記第１高誘電物質膜の第２部分を除去し、前記マスクを除去して前記第１高誘電物質膜の第１部分を露出させ、第２高誘電物質膜を前記第１高誘電物質膜の第１部分上及び前記基板の第２領域上に形成し、前記第２領域上に位置する前記第２高誘電物質膜の第１部分上にマスクを形成し、前記マスクによって露出されていて前記基板の第１領域上に位置する前記第２高誘電物質膜の第２部分を除去し、前記マスクを除去して前記第２高誘電物質膜の第１部分を露出させ、前記第１高誘電物質膜の第１部分及び前記第２高誘電物質膜の第１部分上に第１ゲート電極及び第２ゲート電極をそれぞれ形成する。前記第１高誘電物質膜は誘電定数が８以上であり、前記第２高誘電物質膜は誘電定数が８以上であって前記第１高誘電物質膜とは異なる物質である。
本発明の前記一態様及び他の態様によれば、バルクトラップ及び／またはインタフェーストラップの悪影響を緩和しつつトランジスタ素子、例えばＮＭＯＳ及びＰＭＯＳ素子に適したキャパシタンスを達成しうる。このような本発明の利点は、誘電定数が８以上の材料である第１高誘電物質膜及び第２高誘電物質膜によって達成でき、また相異なる材料組成を有する第１高誘電物質膜及び第２高誘電物質膜によって達成されうる。したがって、このような特性を有する本発明による半導体素子は高速動作が可能であり、漏れ電流が最小化されうる。すなわち、適切なキャパシタンスを維持しつつトランジスタ素子の望ましい限界電圧動作が達成されることにより、メモリ素子の高速且つ信頼性のある動作が可能になる。また、ゲート絶縁膜の厚さは不純物（例えば、ホウ素）の侵入を最小化しうる。
次に、本発明の望ましい実施例を通じて本発明について、添付図面を参照しつつ詳細に説明する。次の実施例は本発明を制限するものではない。添付図面において、図示されている相対寸法数は実際の寸法に比例するものではない。
図１Ａないし図１Ｃは、本発明によるＭＯＳ素子に用いられるゲート絶縁膜の例示的な実施例を概念的に簡略化して示す図面である。
図１Ａは、第１タイプの金属−酸化物−半導体（ＭＯＳ １）及び第２タイプの金属−酸化物−半導体（ＭＯＳ ２）を含む半導体素子のゲート絶縁膜を示すものである。実施例において、ＭＯＳ １はｎ−チャンネル金属−酸化物−半導体（ＮＭＯＳ）素子であり、ＭＯＳ ２はｐ−チャンネル金属−酸化物−半導体（ＰＭＯＳ）素子である。他の実施例において、ＭＯＳ １はＰＭＯＳ素子であり、ＭＯＳ ２はＮＭＯＳ素子である。図１Ａの実施例において、ＭＯＳ １のゲート絶縁膜は第１高誘電物質膜（高−ｋ１）であり、ＭＯＳ ２のゲート絶縁膜は第２高誘電物質膜（高−ｋ２）である。実施例において、高−ｋ１及び高−ｋ２はそれぞれ８以上、好ましくは８〜５０、さらに好ましくは８〜２５の誘電定数を有する。また、実施例において、高−ｋ１及び高−ｋ２の材料組成は相異なる。例えば、高−ｋ１はハフニウム酸化物であり、高−ｋ２はアルミニウム酸化物であることもあるが、これは単に例示にすぎない。
図１Ｂの実施例は、ＭＯＳ １のゲート絶縁膜は高−ｋ１材料上に高−ｋ２材料をさらに含むことを除いて図１Ａで説明した実施例と同様である。この例において、ＭＯＳ １の高−ｋ１及びＭＯＳ ２の高−ｋ２は同一平面上にある。
図１Ｃの実施例は、ＭＯＳ １が高−ｋ１材料上に高−ｋ２材料を含み、ＭＯＳ ２が高−ｋ１材料を含むという点で前記の説明と異なる。この例において、ＭＯＳ １の高−ｋ１及びＭＯＳ ２の高−ｋ１は同一平面上にある。
図１Ａないし図１Ｃの実施例と関連して、当業者であればゲート絶縁膜に適切な他の層及び他の隣接した構造を用いられることが分かる。図１Ａないし図１Ｃは、ＭＯＳ １及びＭＯＳ ２が連続的に位置することを示すが、ＭＯＳ １及びＭＯＳ ２は相互に離隔している場合もあり、隣接するように図示されている構成は単に簡略に示すためである。また、当業者であれば本発明の実施例の範囲及び思想から逸脱することなく、適切な他の材料及び材料の組合が用いることができる。
図２ないし図６を参照して、本発明の実施例による半導体素子の他の実施例を説明するが、本発明はこれに限定されるものではない。
図２は、基板１００上にそれぞれ形成されたＮＭＯＳ素子１５２及びＰＭＯＳ素子１５４を含む半導体素子を例示する図面である。ＮＭＯＳ素子１５２は、第１ゲート電極１４０ａ、第１ゲート絶縁膜１０２Ａ、及びｎ−タイプチャンネル領域１０４を含む。前記第１ゲート絶縁膜１０２Ａは、前記基板１００のｎ−タイプチャンネル領域１０４上に形成される。前記第１ゲート電極１４０ａは前記ゲート絶縁膜１０２Ａ上に形成される。前記第１ゲート電極１４０ａは導電性材料で形成され、選択的にポリシリコンで形成される。本実施例において、第１ゲート絶縁膜１０２Ａは高誘電物質膜１２０、例えばハフニウム酸化膜を含む。また、第１ゲート絶縁膜１０２Ａは第１インタフェース層１１０を含みうる。
ＰＭＯＳ素子１５４はｐ−タイプチャンネル領域１０６、第２ゲート絶縁膜１０２Ｂ、及び第２ゲート電極１４０ｂを含む。前記第２ゲート絶縁膜１０２Ｂは、基板１００のｐ−タイプチャンネル領域１０６上に形成される。前記第２ゲート電極１４０ｂは前記ゲート絶縁膜１０２Ｂ上に形成される。本実施例において、前記第２ゲート絶縁膜１０２Ｂは２つの高−ｋ絶縁膜１２０及び１３０を含む。例えば、前記高−ｋ絶縁膜１２０はハフニウム酸化膜であり、前記高−ｋ絶縁膜１３０はアルミニウム酸化膜でありうる。また、前記第２ゲート絶縁膜１０２Ｂはインタフェース層１１０をさらに含みうる。前記第２ゲート電極１４０ｂは導電性材料で形成され、選択的にポリシリコンで形成される。
図３は、基板２００上にそれぞれ形成されたＮＭＯＳ素子及びＰＭＯＳ素子を含む半導体素子を示す図面である。実施例において、ＮＭＯＳ素子は第１ゲート絶縁膜２０２Ａ及び第１ゲート電極２５０ａを含む。同様に、ＰＭＯＳ素子は第２ゲート絶縁膜２０２Ｂ及び第２ゲート電極２５０ｂを含む。実施例において、前記第１ゲート絶縁膜２０２Ａは、アルミニウム酸化膜２４０の下に形成されているハフニウム酸化膜２２０を含む。第１ゲート絶縁膜２０２Ａは第１インタフェース層２１０をさらに含みうる。前記ＰＭＯＳ素子の第２ゲート絶縁膜２０２Ｂはアルミニウム酸化膜２４０を含む。また、前記第２ゲート絶縁膜２０２Ｂはインタフェース層２３０をさらに含みうる。前記第１及び第２ゲート電極２５０ａ及び２５０ｂは導電性材料で形成され、選択的にポリシリコンで形成される。
図４は、基板３００上にＮＭＯＳ素子及びＰＭＯＳ素子が形成されている本発明の実施例を示す図面である。本実施例において、ＮＭＯＳ素子は第１ゲート絶縁膜３０２Ａ及びゲート電極３５０ａを含む。ＰＭＯＳ素子は第２ゲート絶縁膜３０２Ｂ及びゲート電極３５０ｂを含む。本実施例において、第１ゲート絶縁膜３０２Ａは基板３００上に形成されたハフニウム酸化膜３２０を含む。また、第１ゲート絶縁膜３０２Ａはインタフェース絶縁膜３１０を含みうる。前記ＰＭＯＳ素子の第２ゲート絶縁膜３０２Ｂは基板３００上に形成されたアルミニウム酸化膜３４０を含む。また、前記第２ゲート絶縁膜３０２Ｂはインタフェース層３３０を含みうる。第１及び第２ゲート電極３５０ａ及び３５０ｂは導電性材料で形成され、選択的にポリシリコンで形成される。
図５は、基板４００上にＮＭＯＳ素子及びＰＭＯＳ素子が形成されている本発明の実施例を示す図面である。本実施例において、ＮＭＯＳ素子は第１ゲート絶縁膜４０２Ａ及び第１ゲート電極４４０ａを含む。同様に、ＰＭＯＳ素子は第２ゲート絶縁膜４０２Ｂ及びゲート電極４４０ｂを含む。前記ゲート絶縁膜４０２Ａはアルミニウム酸化膜４２０上に形成されたハフニウム酸化膜４３０を含む。また、前記第１ゲート絶縁膜４０２Ａはインタフェース層４１０を含みうる。前記ＰＭＯＳ素子の第２ゲート絶縁膜４０２Ｂはアルミニウム酸化膜４２０を含む。また、インタフェース層４１０を含む。前記第１及び第２ゲート電極４４０ａ及び４４０ｂは導電性材料で形成され、選択的にポリシリコンで形成される。
図６は、基板５００上にＮＭＯＳ素子及びＰＭＯＳ素子が形成されている本発明の実施例を示す図面である。
本実施例において、ＮＭＯＳ素子は第１ゲート絶縁膜５０２Ａ及び第１ゲート電極５５０ａを含む。ＰＭＯＳ素子は、前記基板５００上に形成された第２ゲート絶縁膜５０２Ｂ及び第２ゲート電極５５０ｂを含む。前記第１ゲート絶縁膜５０２Ａはハフニウム酸化膜５４０を含む。また、前記第１ゲート絶縁膜５０２Ａはインタフェース層５３０を含みうる。前記第２ゲート絶縁膜５０２Ｂはアルミニウム酸化膜５２０上に形成されたハフニウム酸化膜５４０を含む。また、前記第２ゲート絶縁膜５０２Ｂはインタフェース層５１０を含みうる。前記第１及び第２ゲート電極５５０ａ及び５５０ｂは導電性材料で形成され、選択的にポリシリコンで形成される。
ポリシリコン以外の他の例として、前記説明した実施例のゲート電極は金属及び／または金属窒化物で形成されうる。
図７Ａないし図７Ｈを参照して、本発明の実施例による図２のＭＯＳ素子の製造方法を詳細に説明する。
まず、図７Ａにおいて、半導体基板１００のＮＭＯＳ領域及びＰＭＯＳ領域上にインタフェース層１１０及びハフニウム酸化膜１２０を順に形成する。前記インタフェース層１１０は、前記ハフニウム酸化膜１２０と基板１００との間でインタフェースの役割をする。前記インタフェース層１１０は誘電定数ｋが８未満である低−ｋ材料で形成されうる。例えば、前記インタフェース層１１０としてシリコン酸化膜（ｋは約４）、シリコン酸化窒化膜（酸素含有量によってｋは約４〜８）、シリケート、またはこれらの組合せが用いられる。また、インタフェース層１１０はオゾンガスまたはオゾン水処理によって形成されうる。前記ハフニウム酸化膜１２０は前記インタフェース層１１０上に形成され、約５０Å以下の厚さを持ちうる。本実施例において、前記ハフニウム酸化膜１２０の厚さは約０．２〜５０Åである。
前記ハフニウム酸化膜１２０は化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程または原子層蒸着（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工程によって形成できる。ＣＶＤ工程は、ハフニウムソース材料（例えば、ＨｆＣｌ４、Ｈｆ（ＯｔＢｕ）４、Ｈｆ（ＮＥｔＭｅ）４、Ｈｆ（ＮＥｔ２）４、Ｈｆ（ＮＭｅ２）４）及び酸素ソース材料（例えば、Ｏ２、Ｏ３、酸素ラジカル）を使用して約４００〜６００℃で約１〜５Ｔｏｒｒの圧力で行われうる。前記ＡＬＤ工程は、ハフニウムソース材料（例えば、ＨｆＣｌ４、またはＨｆ（ＯｔＢｕ）４、Ｈｆ（ＮＥｔＭｅ）４、Ｈｆ（ＭＭＰ）４、Ｈｆ（ＮＥｔ２）４またはＨｆ（ＮＭｅ２）４のような金属有機前駆体）及び酸素ソース材料（例えば、Ｈ２Ｏ、Ｈ２Ｏ２、−ＯＨラジカルを含むアルコール類、Ｏ２またはＯ３プラズマ、Ｏラジカル、Ｄ２Ｏ）を使用して約１５０〜５００℃の温度及び約０．１〜５Ｔｏｒｒの圧力条件下で行われる。所望の厚さのハフニウム酸化膜が得られるまで前記蒸着工程及びパージ工程を繰り返す。ＡＬＤ工程は低温工程であって優れたステップカバレッジが得られ、厚さの制御が容易である。しかし、当業者であれば本発明の実施例の範囲を逸脱せずに、ＣＶＤ工程及びＡＬＤ工程から適切な変形を加えられるであろう。
次に、図７Ｂにおいて、前記ハフニウム酸化膜１２０を雰囲気ガス１２２（例えば、Ｎ２、ＮＯ、Ｎ２Ｏ、ＮＨ３、Ｏ２またはこれらの組合せ）でアニーリングして緻密化させる。前記ハフニウム酸化膜１２０の窒化のために前記雰囲気ガス１２２は窒素原子を含むことができる。前記アニーリングは真空にて約７５０〜１０５０℃で行うことができる。前記アニーリングは、湿式洗浄液（例えば、フッ素を含む洗浄液）のエッチング率を減少させる。前記アニーリングを７５０℃未満で行えばエッチング率が十分に減少せず、前記アニーリングは１０５０℃を超える温度で行えばハフニウム酸化膜１２０の結晶化が発生する可能性があって漏れ電流の増加を招く。
次に、図７Ｃにおいて、前記ハフニウム酸化膜１２０上にアルミニウム酸化膜１３０を形成する。前記アルミニウム酸化膜１３０は約５０Å未満の厚さを持ちうる。本実施例において、前記アルミニウム酸化膜１３０の厚さは約０．２〜５０Åの範囲内にある。前記アルミニウム酸化膜１３０はＣＶＤまたはＡＬＤ工程で形成されうる。ＡＬＤを利用する場合、蒸着工程はアルミニウムソース材料（例えば、ＴＭＡ（ｔｒｉｍｅｔｈｙｌ ａｌｕｍｉｎｕｍ）、ＡｌＣｌ３、ＡｌＨ３Ｎ（ＣＨ３）３、Ｃ６Ｈ１５ＡｌＯ、（Ｃ４Ｈ９）２ＡｌＨ、（ＣＨ３）２ＡｌＣｌ、（Ｃ２Ｈ５）３Ａｌまたは（Ｃ４Ｈ９）３Ａｌ）及び酸素ソース材料（例えば、Ｈ２Ｏ、Ｈ２Ｏ２、Ｏラジカル、Ｄ２Ｏ、Ｎ２Ｏプラズマ、Ｏ２プラズマ）を使用して約２００〜５００℃及び約０．１〜５Ｔｏｒｒで行われる。所望の厚さのアルミニウム酸化膜が得られるまで前記蒸着工程及びパージ工程を繰り返す。前記酸素ソース材料としてＯ３を使用する場合、後続のアニーリング段階を省略して熱処理量を最小化しうる。
その後、ＮＭＯＳ領域及びＰＭＯＳ領域上にフォトレジスト膜１３２を形成した後、これをＮＭＯＳ領域から除去する。
図７Ｄにおいて、前記フォトレジスト膜１３２をマスクとして使用してＮＭＯＳ領域上にある前記アルミニウム酸化膜１３０を洗浄液で除去する。前記洗浄液はフッ素を含有しうる（例えば２００：１に希釈された薄いＨＦ水溶液）。
次に、図７Ｅにおいて、前記フォトレジスト膜１３２を（例えば、アッシング及びストリップ工程によって）除去して、雰囲気ガス１３４で前記ハフニウム酸化膜１２０及びアルミニウム酸化膜１３０の表面をアニーリングする。本実施例及び他の実施例において、前記雰囲気ガス１３４はＮ２、ＮＯ、Ｎ２Ｏ、ＮＨ３、Ｏ２またはこれらの組合せからなることが望ましい。窒素雰囲気でアニーリングすると、アニーリング後にアニール層または窒素含有層が形成されうることに留意せねばならない。一例によれば、ハフニウム酸化膜はＨｆＯＮ膜になることができ、これは単に例示にすぎない。望ましくは、前記アニーリングは約７５０〜１０５０℃で行う。前記アニーリングを７５０℃未満の温度で行えば、エッチング率が十分に減少しない。また、アニーリングは１０５０℃を超える温度で行えば、漏れ電流が増加しうる。
前記アニーリングによって、ＰＭＯＳ領域では前記アルミニウム酸化膜１３０が緻密化して不純物侵入現象を防止しうる。また、前記アニーリングによって、前記ハフニウム酸化膜１２０と前記アルミニウム酸化膜１３０との間の急激な界面変化が除去されうる。すなわち、前記ハフニウム酸化膜１２０と前記アルミニウム酸化膜１３０との間のインタフェースの材料が蒸着時に反応し、１つ以上の混合された中間層または中間領域が形成される。アニーリングによって前記ハフニウム酸化膜１２０とアルミニウム酸化膜１３０との間に合金酸化膜が形成される。また、アニーリングによって下部のインタフェース層１１０とのインタフェースに合金酸化膜が形成されうる。
本実施例でのアニーリング方法は、本明細書に上述したものに限定されない。他の方法として、例えば、窒素雰囲気でプラズマ処理した後、真空または酸素雰囲気で熱処理することも採用できる。
図７Ｆにおいて、ＮＭＯＳ及びＰＭＯＳ領域上にポリシリコン層１４０を形成する。
その後、図７Ｇにおいて、前記ポリシリコン層１４０に不純物１４２（例えば、ＰまたはＡｓ）及び不純物１４４（例えば、Ｂ）を注入して導電性ポリシリコン層１４０ａ及び１４０ｂを形成する。
その後、図７Ｈにおいて、前記導電性ポリシリコン層１４０ａ及び１４０ｂをパターニングし、ＮＭＯＳトランジスタ１５２形成のためのゲートパターン及びＰＭＯＳトランジスタ１５４形成のためのゲートパターンを形成する。ソース／ドレイン領域を形成してＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを形成する。
図８Ａないし図８Ｅを参照して、本発明の実施例による図３のＭＯＳ素子の製造方法を詳細に説明する。
図８Ａにおいて、半導体基板２００のＮＭＯＳ領域及びＰＭＯＳ領域上にインタフェース層２１０を形成する。前記インタフェース層２１０上にハフニウム酸化膜２２０を形成し、ＮＭＯＳ領域上にフォトレジストパターン２２２を形成する。
図８Ｂにおいて、ＰＭＯＳ領域上から前記ハフニウム酸化膜２２０を（例えば、ドライまたはウェットエッチングによって）選択的に除去する。ＰＭＯＳ領域上から前記ハフニウム酸化膜２２０を除去する時、ＰＭＯＳ領域上から前記インタフェース層２１０が共に除去されうる。この場合、前記ＰＭＯＳ領域で前記基板２００上に第２インタフェース層２３０を形成することができる。前記ハフニウム酸化膜２２０の表面を雰囲気ガス２３２でアニーリングしうる。
図８Ｃにおいて、前記ハフニウム酸化膜２２０及び第２インタフェース膜２３０上にアルミニウム酸化膜２４０を形成する。
図８Ｄにおいて、前記アルミニウム酸化膜２４０の表面をアニーリングガス２４２でアニーリングする。
その後、図８Ｅにおいて、ＮＭＯＳ素子では第１ゲート絶縁膜２０２Ａ上に、そしてＰＭＯＳ素子では第２ゲート絶縁膜２０２Ｂ上に、導電層２５０を形成する。前記導電層２５０は前記のようにゲート電極を形成する。
図９Ａないし図９Ｃを参照して、本発明の実施例による図４のＭＯＳ素子の製造方法を詳細に説明する。
図９Ａにおいて、図８Ｄを参照して説明した方法で構造物を得る。図示するように、前記構造物は半導体基板３００のＮＭＯＳ領域上に形成された第１インタフェース層３１０、及び半導体基板３００のＰＭＯＳ領域上に形成された第２インタフェース層３３０を含む。また、前記構造物は前記インタフェース層３１０上に形成されたハフニウム酸化膜３２０、及びＮＭＯＳ領域及びＰＭＯＳ領域上に形成されたアルミニウム酸化膜３４０を含む。その後、図９Ａに示すように、ＰＭＯＳ領域上にのみフォトレジストパターン３４２を形成する。
次に、図９Ｂにおいて、ＮＭＯＳ領域上から前記アルミニウム酸化膜３４０を除去し、残っているアルミニウム酸化膜３４０及びハフニウム酸化膜３２０を雰囲気ガス３４４でアニーリングする。
その後、図９Ｃにおいて、ＮＭＯＳ領域及びＰＭＯＳ領域上に導電層３５０を形成する。前記のように、前記導電層３５０はゲート電極の形成に用いられる。
図１０Ａないし図１０Ｆを参照して、本発明の実施例による図５のＭＯＳ素子の製造方法を詳細に説明する。本実施例の工程は、ハフニウム酸化膜を形成する前にアルミニウム酸化膜を形成することを除いては、図７Ａないし図７Ｈの工程と同様である。したがって、重複を避けるために詳細な説明は省略する。
図１０Ａにおいて、半導体基板４００のＮＭＯＳ領域、ＰＭＯＳ領域上にインタフェース層４１０、及びアルミニウム酸化膜４２０を順に形成する。
次に、図１０Ｂにおいて、雰囲気ガス４２２でアルミニウム酸化膜４２０をアニーリングする。
次に、図１０Ｃにおいて、前記アルミニウム酸化膜４２０上にハフニウム酸化膜４３０を形成する。また、ＮＭＯＳ領域上にフォトレジストパターン４３２を形成する。
図１０Ｄにおいて、前記フォトレジストパターン４３２をエッチングマスクとして使用し、ＰＭＯＳ領域上からハフニウム酸化膜４３０を洗浄液で除去する。
次に図１０Ｅにおいて、フォトレジストパターン４３２を除去し、前記ハフニウム酸化膜４３０及びアルミニウム酸化膜４２０の表面を雰囲気ガス４３４でアニーリングする。
図１０Ｆにおいて、ＮＭＯＳ領域及びＰＭＯＳ領域上にポリシリコン層４４０を形成する。前記のように、前記ポリシリコン層４４０はゲート電極の形成に用いられる。
図１１Ａないし図１１Ｅを参照して、本発明の実施例による図６のＭＯＳ素子の製造方法を詳細に説明する。
本実施例の工程は、ハフニウム酸化膜を形成する前にアルミニウム酸化膜を形成することを除いては、図８Ａないし図８Ｅの工程と同様である。したがって、重複を避けるために詳細な説明は省略する。
図１１Ａにおいて、半導体基板５００のＮＭＯＳ領域及びＰＭＯＳ領域上にインタフェース層５１０を形成する。前記インタフェース層５１０上にアルミニウム酸化膜５２０を形成し、ＰＭＯＳ領域上にフォトレジストパターン５２２を形成する。
図１１Ｂにおいて、ＮＭＯＳ領域上からアルミニウム酸化膜５２０を選択的に除去する。ＮＭＯＳ領域上からアルミニウム酸化膜５２０が除去される時、ＮＭＯＳ領域上にあるインタフェース層５１０も共に除去される。この場合、ＮＭＯＳ領域上から基板５００上に第２インタフェース層５３０を形成しうる。その後、前記アルミニウム酸化膜２２０を雰囲気ガス５３２でアニーリングする。
図１１Ｃにおいて、アルミニウム酸化膜５２０及び第２インタフェース層５３０上にハフニウム酸化膜５４０を形成する。
図１１Ｄにおいて、前記ハフニウム酸化膜５４０の表面をアニーリングガス５４２でアニーリングする。
その後、図１１Ｅにおいて、ＮＭＯＳ素子の第１ゲート絶縁膜５０２Ａ上及びＰＭＯＳ素子の第２ゲート絶縁膜５０２Ｂ上に導電層５５０を形成する。前記導電層５５０は前記のようにゲート電極の形成に用いられる。
図１２Ａないし図１２Ｃを参照して、本発明の実施例による図４のＭＯＳ素子の製造方法を詳細に説明する。
本実施例の工程は、ハフニウム酸化膜を形成する前にアルミニウム酸化膜を形成することを除いては、図９Ａないし図９Ｃの工程と同様である。したがって、重複を避けるために詳細な説明は省略する。
図１２Ａを参照すれば、図１１Ｄを参照して説明した方法で構造物を形成する。図示したように、前記構造物は半導体基板６００のＰＭＯＳ領域上に形成された第１インタフェース層６１０、及び半導体基板６００のＮＭＯＳ領域上に形成された第２インタフェース層６３０を含む。また、前記構造物は図示したように前記第１インタフェース層６１０上に形成されたアルミニウム酸化膜６２０、及びＮＭＯＳ領域及びＰＭＯＳ領域上に形成されたハフニウム酸化膜６４０を形成する。その後、図１１Ａに示すように、ＮＭＯＳ領域上にのみフォトレジストパターン６４２を形成する。
次に、図１２Ｂにおいて、ＰＭＯＳ領域上にあるハフニウム酸化膜６４０を除去し、残りのハフニウム酸化膜６４０及びアルミニウム酸化膜６２０を雰囲気ガス６４４でアニーリングする。
その後、図１２Ｃにおいて、ＮＭＯＳ領域及びＰＭＯＳ領域上に導電層６５０を形成する。前記導電層６５０は前記のようにゲート電極の形成に用いられる。
前記実施例は、単に例示的なものであり、特許請求の範囲に記載された本発明の範囲を制限するものではない。例示された実施例は当業者に本発明をより完全に説明するために提供されるものである。しかし、当業者であれば本発明の実施例の思想及び範囲を逸脱せずに他の変形が可能であることが理解できるであろう。
本発明の半導体素子及びその製造方法は、大規模かつ高集積ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ ＩＣ）の回路素子及びその製造工程に適用しうる。
本発明の実施例によるＰＭＯＳ及びＮＭＯＳゲート絶縁膜の一例を示す概略図である。 本発明の実施例によるＰＭＯＳ及びＮＭＯＳゲート絶縁膜のその他の例を示す概略図である。 本発明の実施例によるＰＭＯＳ及びＮＭＯＳゲート絶縁膜の別の例を示す概略図である。 本発明の一実施例によるＭＭＯＳ素子の概略的な断面図である。 本発明の他の実施例によるＭＯＳ素子の概略的な断面図である。 本発明のさらに他の実施例によるＭＯＳ素子の概略的な断面図である。 本発明のさらに他の実施例によるＭＯＳ素子の概略的な断面図である。 本発明のさらに他の実施例によるＭＯＳ素子の概略的な断面図である。 本発明の実施例による図２のＭＯＳ素子の製造方法の一部を説明するための概略的な断面図である。 本発明の実施例による図２のＭＯＳ素子の製造方法のその他の一部を説明するための概略的な断面図である。 本発明の実施例による図２のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図２のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図２のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図２のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図２のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図２のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図３のＭＯＳ素子の製造方法の一部を説明するための概略的な断面図である。 本発明の実施例による図３のＭＯＳ素子の製造方法のその他の一部を説明するための概略的な断面図である。 本発明の実施例による図３のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図３のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図３のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図４のＭＯＳ素子の製造方法の一部を説明するための概略的な断面図である。 本発明の実施例による図４のＭＯＳ素子の製造方法のその他の一部を説明するための概略的な断面図である。 本発明の実施例による図４のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図５のＭＯＳ素子の製造方法の一部を説明するための概略的な断面図である。 本発明の実施例による図５のＭＯＳ素子の製造方法のその他の一部を説明するための概略的な断面図である。 本発明の実施例による図５のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図５のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図５のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図５のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図６のＭＯＳ素子の製造方法の一部を説明するための概略的な断面図である。 本発明の実施例による図６のＭＯＳ素子の製造方法のその他の一部を説明するための概略的な断面図である。 本発明の実施例による図６のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図６のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図６のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。 本発明の実施例による図４のＭＯＳ素子の製造方法の一部を説明するための概略的な断面図である。 本発明の実施例による図４のＭＯＳ素子の製造方法のその他の一部を説明するための概略的な断面図である。 本発明の実施例による図４のＭＯＳ素子の製造方法のさらに他の一部を説明するための概略的な断面図である。
符号の説明
１００ 半導体基板
１０２Ａ 第１ゲート絶縁膜
１０２Ｂ 第２ゲート絶縁膜
１０４ ｎ−タイプチャンネル領域
１０６ ｐ−タイプチャンネル領域
１１０ インタフェース層
１２０ ハフニウム酸化膜
１３０ アルミニウム酸化膜
１４０ａ、１４０ｂ 導電性ポリシリコン層
１５２ ＮＭＯＳトランジスタ
１５４ ＰＭＯＳトランジスタ。

Claims (9)

  1. 第１基板領域、第１ゲート電極、及び前記第１基板領域と第１ゲート電極との間に位置する第１ゲート絶縁膜を具備する第１トランジスタと、
    第２基板領域、第２ゲート電極、及び前記第２基板領域と第２ゲート電極との間に位置する第２ゲート絶縁膜を具備する第２トランジスタと、を含み、
    前記第１ゲート絶縁膜は誘電定数が８以上である第１高誘電物質膜を含み、前記第２ゲート絶縁膜は誘電定数が８以上である第２高誘電物質膜を含み、前記第２高誘電物質膜は前記第１高誘電物質膜とは異なる物質であることを特徴とする半導体素子であって、
    前記第１トランジスタはＮＭＯＳ素子であり、前記第２トランジスタはＰＭＯＳ素子であり、
    前記第１ゲート絶縁膜は、誘電定数が８以上である第３高誘電物質膜を含み、
    前記第１高誘電物質膜はハフニウム酸化膜であり、前記第２高誘電物質膜及び第３高誘電物質膜はアルミニウム酸化膜であり、
    前記第１高誘電物質膜及び第２高誘電物質膜は、同一平面上にあることを特徴とする半導体素子。
  2. 前記第１高誘電物質膜は、前記第１基板領域と前記第３高誘電物質膜との間に位置することを特徴とする請求項１に記載の半導体素子。
  3. 前記第１高誘電物質膜と前記第３高誘電物質膜との間にあるインタフェース層は、前記第１高誘電物質膜と前記第３高誘電物質膜との合金であることを特徴とする請求項１または２に記載の半導体素子。
  4. 前記合金はハフニウム、アルミニウム及び酸素を含むことを特徴とする請求項３に記載の半導体素子。
  5. 第１基板領域、第１ゲート電極、及び前記第１基板領域と第１ゲート電極との間に位置する第１ゲート絶縁膜を具備する第１トランジスタと、
    第２基板領域、第２ゲート電極、及び前記第２基板領域と第２ゲート電極との間に位置する第２ゲート絶縁膜を具備する第２トランジスタと、を含み、
    前記第１ゲート絶縁膜は誘電定数が８以上である第１高誘電物質膜を含み、前記第２ゲート絶縁膜は誘電定数が８以上である第２高誘電物質膜を含み、前記第２高誘電物質膜は前記第１高誘電物質膜とは異なる物質であることを特徴とする半導体素子であって、
    前記第１トランジスタはＮＭＯＳ素子であり、前記第２トランジスタはＰＭＯＳ素子であり、
    前記第２ゲート絶縁膜は、誘電定数が８以上である第３高誘電物質膜を含み、
    前記第１高誘電物質膜及び第３高誘電物質膜はハフニウム酸化膜を含み、前記第２高誘電物質膜はアルミニウム酸化膜を含み、
    前記第１高誘電物質膜及び第２高誘電物質膜は、同一平面上にあることを特徴とする半導体素子。
  6. 前記第２高誘電物質膜は、前記第２基板領域と前記第３高誘電物質膜との間に位置することを特徴とする請求項５に記載の半導体素子。
  7. 前記第２高誘電物質膜と前記第３高誘電物質膜との間にあるインタフェース層は、前記第２高誘電物質膜と前記第３高誘電物質膜との合金であることを特徴とする請求項５または６に記載の半導体素子。
  8. 前記合金はハフニウム、アルミニウム及び酸素を含むことを特徴とする請求項７に記載の半導体素子。
  9. 前記第１ゲート絶縁膜及び第２ゲート絶縁膜の厚さは、０．２〜５０Åであることを特徴とする請求項１〜８のいずれか１項に記載の半導体素子。
JP2004329176A 2003-11-12 2004-11-12 異種のゲート絶縁膜を有する半導体素子及びその製造方法 Expired - Fee Related JP4939744B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2003-079908 2003-11-12
KR1020030079908A KR100618815B1 (ko) 2003-11-12 2003-11-12 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
US10/930,943 2004-09-01
US10/930,943 US20050098839A1 (en) 2003-11-12 2004-09-01 Semiconductor devices having different gate dielectrics and methods for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2005150737A JP2005150737A (ja) 2005-06-09
JP4939744B2 true JP4939744B2 (ja) 2012-05-30

Family

ID=34437030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004329176A Expired - Fee Related JP4939744B2 (ja) 2003-11-12 2004-11-12 異種のゲート絶縁膜を有する半導体素子及びその製造方法

Country Status (6)

Country Link
US (1) US7586159B2 (ja)
EP (1) EP1531496B1 (ja)
JP (1) JP4939744B2 (ja)
CN (1) CN100442517C (ja)
DE (1) DE602004009740T2 (ja)
TW (1) TWI258811B (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952118B2 (en) 2003-11-12 2011-05-31 Samsung Electronics Co., Ltd. Semiconductor device having different metal gate structures
US6921691B1 (en) 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US7592678B2 (en) * 2004-06-17 2009-09-22 Infineon Technologies Ag CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
JP2006086511A (ja) * 2004-08-17 2006-03-30 Nec Electronics Corp 半導体装置
JP2006108439A (ja) * 2004-10-06 2006-04-20 Samsung Electronics Co Ltd 半導体装置
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
US7253050B2 (en) 2004-12-20 2007-08-07 Infineon Technologies Ag Transistor device and method of manufacture thereof
US7160781B2 (en) * 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7361538B2 (en) 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US7202535B2 (en) * 2005-07-14 2007-04-10 Infineon Technologies Ag Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7462538B2 (en) 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7495290B2 (en) 2005-12-14 2009-02-24 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7510943B2 (en) 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
JP2007243009A (ja) * 2006-03-10 2007-09-20 Renesas Technology Corp 半導体装置およびその製造方法
US20080001237A1 (en) * 2006-06-29 2008-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having nitrided high-k gate dielectric and metal gate electrode and methods of forming same
EP1914800A1 (en) * 2006-10-20 2008-04-23 Interuniversitair Microelektronica Centrum Method of manufacturing a semiconductor device with multiple dielectrics
US20080135953A1 (en) 2006-12-07 2008-06-12 Infineon Technologies Ag Noise reduction in semiconductor devices
US7564114B2 (en) * 2006-12-21 2009-07-21 Qimonda North America Corp. Semiconductor devices and methods of manufacture thereof
US7659156B2 (en) * 2007-04-18 2010-02-09 Freescale Semiconductor, Inc. Method to selectively modulate gate work function through selective Ge condensation and high-K dielectric layer
JP2008306051A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法
JP2008311464A (ja) * 2007-06-15 2008-12-25 National Institute Of Advanced Industrial & Technology 半導体装置とその製造方法
US7998820B2 (en) 2007-08-07 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. High-k gate dielectric and method of manufacture
JP5196954B2 (ja) * 2007-10-31 2013-05-15 株式会社東芝 半導体装置の製造方法
JP5280670B2 (ja) * 2007-12-07 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2083441A1 (en) 2008-01-23 2009-07-29 Interuniversitair Microelektronica Centrum vzw Semiconductor device and method for fabricating the same
EP2093796A1 (en) * 2008-02-20 2009-08-26 Imec Semiconductor device and method for fabricating the same
EP2112687B1 (en) * 2008-04-22 2012-09-19 Imec Method for fabricating a dual workfunction semiconductor device and the device made thereof
JP2009283770A (ja) 2008-05-23 2009-12-03 Renesas Technology Corp 半導体装置の製造方法
JP5286052B2 (ja) * 2008-11-28 2013-09-11 株式会社東芝 半導体装置及びその製造方法
US8017469B2 (en) * 2009-01-21 2011-09-13 Freescale Semiconductor, Inc. Dual high-k oxides with sige channel
DE102009021486B4 (de) 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
US8268683B2 (en) * 2009-06-12 2012-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing interfacial layer thickness for high-K and metal gate stack
JP5375362B2 (ja) * 2009-06-24 2013-12-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5442332B2 (ja) * 2009-06-26 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101930979B (zh) * 2009-06-26 2014-07-02 中国科学院微电子研究所 控制器件阈值电压的CMOSFETs结构及其制造方法
JP5387173B2 (ja) * 2009-06-30 2014-01-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5432621B2 (ja) * 2009-07-23 2014-03-05 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102009039418B4 (de) * 2009-08-31 2013-08-22 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
KR101656443B1 (ko) * 2009-11-20 2016-09-22 삼성전자주식회사 금속 게이트 스택 구조물을 갖는 씨모스 소자
CN102104042B (zh) * 2009-12-21 2013-01-09 中国科学院微电子研究所 一种半导体器件
KR101627509B1 (ko) * 2010-03-04 2016-06-08 삼성전자주식회사 식각액, 식각액을 사용한 게이트 절연막의 형성 방법 및 식각액을 사용한 반도체 소자의 제조 방법
US8435878B2 (en) 2010-04-06 2013-05-07 International Business Machines Corporation Field effect transistor device and fabrication
CN102299155A (zh) * 2010-06-22 2011-12-28 中国科学院微电子研究所 一种半导体器件及其制造方法
JP2012231123A (ja) 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
CN102709166B (zh) * 2012-05-22 2015-05-20 上海华力微电子有限公司 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法
KR20150035164A (ko) * 2013-09-27 2015-04-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102342850B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
CN104934373B (zh) * 2015-06-30 2018-10-26 厦门天马微电子有限公司 一种阵列基板及其制作方法
DE102016015713B4 (de) 2015-12-14 2020-12-10 Globalfoundries Inc. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
US11114347B2 (en) * 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10804367B2 (en) * 2017-09-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stacks for stack-fin channel I/O devices and nanowire channel core devices
US11664417B2 (en) * 2018-09-13 2023-05-30 Intel Corporation III-N metal-insulator-semiconductor field effect transistors with multiple gate dielectric materials
US11038034B2 (en) * 2019-04-25 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and related apparatus for integrating electronic memory in an integrated chip
DE102020126060B4 (de) 2020-03-31 2025-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrschichtige high-k-gatedielektrikumstruktur und verfahren

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4960481A (ja) * 1972-10-12 1974-06-12
JP3025385B2 (ja) * 1993-01-21 2000-03-27 シャープ株式会社 半導体装置
US5763922A (en) * 1997-02-28 1998-06-09 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US6841439B1 (en) 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
US6261887B1 (en) * 1997-08-28 2001-07-17 Texas Instruments Incorporated Transistors with independently formed gate structures and method
US6064102A (en) * 1997-12-17 2000-05-16 Advanced Micro Devices, Inc. Semiconductor device having gate electrodes with different gate insulators and fabrication thereof
US6261978B1 (en) * 1999-02-22 2001-07-17 Motorola, Inc. Process for forming semiconductor device with thick and thin films
JP3415496B2 (ja) * 1999-07-07 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6573134B2 (en) * 2001-03-27 2003-06-03 Sharp Laboratories Of America, Inc. Dual metal gate CMOS devices and method for making the same
EP1300887B1 (en) * 2001-04-02 2007-05-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor device
KR100399356B1 (ko) 2001-04-11 2003-09-26 삼성전자주식회사 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법
US6891231B2 (en) 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
JP4086272B2 (ja) * 2001-07-26 2008-05-14 株式会社東芝 半導体装置
JP3943881B2 (ja) * 2001-09-25 2007-07-11 株式会社東芝 半導体装置及びその製造方法
US6495422B1 (en) * 2001-11-09 2002-12-17 Taiwan Semiconductor Manfacturing Company Methods of forming high-k gate dielectrics and I/O gate oxides for advanced logic application
US6563183B1 (en) * 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US6555879B1 (en) * 2002-01-11 2003-04-29 Advanced Micro Devices, Inc. SOI device with metal source/drain and method of fabrication
US6528858B1 (en) * 2002-01-11 2003-03-04 Advanced Micro Devices, Inc. MOSFETs with differing gate dielectrics and method of formation
JP2003309188A (ja) * 2002-04-15 2003-10-31 Nec Corp 半導体装置およびその製造方法
TW535265B (en) * 2002-04-29 2003-06-01 Powerchip Semiconductor Corp Structure and manufacturing method of CMOS process compatible single poly-silicon erasable and programmable ROM
US6797525B2 (en) 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
KR100476926B1 (ko) 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
US6670248B1 (en) 2002-08-07 2003-12-30 Chartered Semiconductor Manufacturing Ltd. Triple gate oxide process with high-k gate dielectric
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
US7122414B2 (en) 2002-12-03 2006-10-17 Asm International, Inc. Method to fabricate dual metal CMOS devices
JP2004214376A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体装置
US6696327B1 (en) 2003-03-18 2004-02-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP4524995B2 (ja) * 2003-03-25 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US6809370B1 (en) 2003-07-31 2004-10-26 Texas Instruments Incorporated High-k gate dielectric with uniform nitrogen profile and methods for making the same
US6872613B1 (en) 2003-09-04 2005-03-29 Advanced Micro Devices, Inc. Method for integrating metals having different work functions to form CMOS gates having a high-k gate dielectric and related structure
US7148546B2 (en) 2003-09-30 2006-12-12 Texas Instruments Incorporated MOS transistor gates with doped silicide and methods for making the same
KR100618815B1 (ko) * 2003-11-12 2006-08-31 삼성전자주식회사 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
TWI228789B (en) 2004-01-20 2005-03-01 Ind Tech Res Inst Method for producing dielectric layer of high-k gate in MOST
US6897095B1 (en) 2004-05-12 2005-05-24 Freescale Semiconductor, Inc. Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode
US7105889B2 (en) 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics

Also Published As

Publication number Publication date
CN100442517C (zh) 2008-12-10
US20070176242A1 (en) 2007-08-02
DE602004009740D1 (de) 2007-12-13
TW200524013A (en) 2005-07-16
JP2005150737A (ja) 2005-06-09
DE602004009740T2 (de) 2008-08-28
US7586159B2 (en) 2009-09-08
CN1619817A (zh) 2005-05-25
TWI258811B (en) 2006-07-21
EP1531496B1 (en) 2007-10-31
EP1531496A2 (en) 2005-05-18
EP1531496A3 (en) 2005-08-10

Similar Documents

Publication Publication Date Title
JP4939744B2 (ja) 異種のゲート絶縁膜を有する半導体素子及びその製造方法
US20050098839A1 (en) Semiconductor devices having different gate dielectrics and methods for manufacturing the same
JP5196954B2 (ja) 半導体装置の製造方法
JP5128121B2 (ja) 高性能ｃｍｏｓ回路及びその製造方法
US8269289B2 (en) Transistor device and methods of manufacture thereof
US7816244B2 (en) Insulating buffer film and high dielectric constant semiconductor device and method for fabricating the same
US7253050B2 (en) Transistor device and method of manufacture thereof
TW200301957A (en) Manufacturing method for semiconductor integrated circuit device
US8557651B2 (en) Method of manufacturing a semiconductor device using an etchant
KR101097964B1 (ko) 트랜지스터 제조 공정에서 하이-ｋ 게이트 절연층을통합하기 위한 방법
CN100550308C (zh) 半导体器件制造方法
US20080111167A1 (en) Method for manufacturing semiconductor device and semiconductor device
KR100598051B1 (ko) 반도체 소자의 제조방법
CN100580874C (zh) 集成多栅极电介质成分和厚度的半导体芯片及其制造方法
JP4185057B2 (ja) 半導体装置の製造方法
US7767512B2 (en) Methods of manufacturing a semiconductor device including CMOS transistor having different PMOS and NMOS gate electrode structures
JP2010021200A (ja) 半導体装置の製造方法
JP2006019551A (ja) 半導体装置およびその製造方法
KR20050110105A (ko) 고유전율 게이트 절연막을 갖는 씨모스 집적회로 소자 및그 제조방법
US20060208325A1 (en) Semiconductor device with gate insulating film and manufacturing method thereof
KR20030093713A (ko) 듀얼 게이트산화막의 형성 방법
KR20070013724A (ko) 반도체 소자의 게이트 구조물 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4939744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees