TWI258143B - Method and memory system in which operating mode is set using address signal - Google Patents

Description

1258143 九、發明說明： 【發明所屬之技術領域】 本每明係關於記憶體系統之領域，且更特定言之係關於 使用多位元定址信號設定運作模式之記憶體系統及方法。 if據35 U.S.C § 119將優先權給予在2〇〇3年1〇月9曰申請 之知國專利申請案NO.2003-703 1 1，兮安+人 , 違案之全文以引用的方 式併入本文中。 【先前技術】 某些記憶㈣㈣常能夠在各種不同運作模式下運作， 例如不同資料選通模式、 个丨J貝枓叢發長度、不同CAS等 待日π間等等。因此，記情體 G體糸統通常包括用於程式設計且 设定記憶體系統之各種運作模 % π猓式的杈式暫存器設定（MRS)。 作為背景，將參看圖1至5描述習知記憶體。 圖1係具有記憶體裝 置川及5己憶體控制器20之習知記憶 體糸統10之方塊圖。通常， 次 > 自口己^體控制器20將指令及位 止Μ汛提供至記憶體3〇， 在其間通過。 回應於指令及位址資訊而 3 2展不了白知記憶體欠 直之貝料處理方塊圖。 不，記憶體裝置30包括銓λ ^ 定(MR… 括輸入緩衝器40、5〇、模式暫存器設 疋（MRS)產生器6〇、指令 Μ # iff 55 Q0 馬态70、列位址緩衝器80、行位 址緩衝态90、内部行付 產生器1 00、列解碼器1丨〇、行解 碼器120、叢❹度tf 订解 Ϊ數。口 130、記憶體單元陣 放大器150及資料輪入/认丨， 平幻 、 輸出緩衝器16()。將在下t $ 該等處理方塊之運作。 打隹卜文坪、、、田彳田述 96364.doc 1258143 圖3展示了在定址信號ΜΑ(具有1: η的位元）與MRS表之内 容之間的關係。如圖所示，使用自記憶體控制器20提供之 位址位元MA以設定諸如DLL重設、測試模式（tm)、CAS等 待時間（CL)、叢發類型（BT)及叢發長度（BL)之各種運作模 式。 圖4說明了 MRS指令序列，藉此記憶體控制器20將叢發長 度模式傳遞至記憶體裝置30。在開機（p0wer-Up)序列期間， 記憶體控制器20將MRS指令170傳遞至記憶體裝置30。儘管 未圖示，但是此藉由對通常表示為CS_BAR、RAS_BAR、 CAS一BAR及WE—BAR之指令線設定邏輯值之相應組合而實 現。同時，在MRS指令序列期間，分別經由位址線ADDR<0 : m〉與ADDR<m + 1 : η〉傳遞模式定址信號之位元MA<0 : m> 與MA<m+ 1 : n>位元，且傳遞如圖3所示之記憶體裝置30 之各種運作模式參數。在圖3與4之實例中，當在開機期間 發出MRS指令170時，定址信號之位元A2、A1及A0為0、1、 0，且因此，將叢發長度設定為4。稍後，在正常運作期間， 發出另外的MRS指令使定址信號之位元A2、A1及A0為0、 0、1，且因此，叢發長度改變為2。 現將關於叢發長度之設定描述圖2之功能方塊之通常的 運作。指令解碼器70自CS—BAR、RAS_BAR、CAS—BAR及 WE 一 BAR線之邏輯值之相應組合而解碼MRS指令。回應於 偵測MRS指令，指令解碼器70設定MRS信號或旗標以啓用 MRS產生器60以接收經由ADDR<0 : m>與ADDR<m+ 1 : n> 位址線而傳遞之模式定址信號。然後將相應運作模式參數 96364.doc 1258143 儲存在記憶體裝置3〇之MRS表中。 記憶體裝置30之—個此運作模式參數為叢發長度（肌）。 "叢發長度"指示在資料叢發模式中執行之連續運作（如讀取 資料與寫入資料）之數目。舉例而言’當61^4時，回應於資 料READ指令，而執行4個連續f料讀取運作，即使僅將一 個。己U體位址自s己k體控制器2〇提供至記憶體裝置3〇。 當記憶體控帝J器20欲自記憶、體單元陣列14〇讀取資料或 將育料寫至記憶體陣列14G時，其將相應記憶體存取（read 或WRIT·令連同位址線ADDR<():n>上之列位址與行位 址一起發送至記憶體裝置3〇。記憶體控制器2〇藉由對 CS—BAR RAS—BAR、CAS_BAR 及 WE_BAR線設定邏輯值 之相應組合而指示REA_WRITE指令，其依次由指令解碼 器7〇解碼。被記憶體裝置30經由位址線ADDR<〇:n>接收之 列與订位址藉由輸入緩衝器4〇與5〇而緩衝，且分別提供至 列位址緩衝器8 〇與行位址緩衝器9 〇。列位址緩衝器8 〇產生 列位址RA。 同柃，MRS產生斋60將叢發長度選擇信號MRS一BLi提供 至叢發長度計數器130。如上文大體所論述且在圖4中所明 確展示的，對應於自記憶體控制器2〇傳遞至記憶體裝置3〇 且儲存於MRS暫存裔中之叢發長度BL而產生叢發長度選擇 信號MRS一BU。叢發長度計數器13〇使用叢發長度選擇信號 MRS—BL!以計數所要叢發週期（如BL=4)且在特定叢發週期 末產生叢鉍仵止#號BS作為旗標信號。叢發長度計數器丨3〇 將BS信號提供至内部行位址產生器1〇〇。内部行位址產生器 96364.doc 1258143 1 00亦接收行位址CA。只要BS信號有效，則内部行位址產 生器100產生内部行定址信號PCA<0:m>。内部行位址產生 器100將内部行定址信號PCA<0:m>提供至行位址缓衝器 90，該行位址緩衝器90使用該信號以產生行位址CA。 列解碼器110接收列位址RA且自其產生經解碼之列位址 或字線WL以啓動記憶體單元陣列14〇之相應字線。類似 地，行解碼器120接收對應於叢發長度之連串列定址信號 CA，且自其產生經解碼之行位址或行選擇線CSL以啓動記 fe'體單元陣列14〇之相應行線。資料經由感應放大器} $〇與 資料輸入/輸出緩衝器160輸入記憶體單元陣列/自記憶體單 元陣列輸出。 圖5說明了如何在記憶體單元陣列14〇中經由來自列解碼 器之字線WL及對應於叢發長度（如bl=4)之連串列選擇線 CSL而位址資料。 同時，在開機序列期間將在記憶體系統丨〇中之記憶體裝 置30初始設定之後，有時需要或必須改變其運作模式。舉 例而言，可能需要或必須將叢發長度自BL=4改變為bl=2。 在該狀況下，在習知記憶體系統10中，對記憶體控制器而 言必須將另一 MRS指令發至記憶體裝置3〇且傳遞待儲存於 MRS表中之一組新運作模式參數。 然而，MRS指令之接收效率低且降低了記憶體裝置丨^之 有效運作速度。 因此，提亚用供一種能在不發出新令的狀況下而 選擇或改變記憶體裝置之運作模式的方法及記憶體系統& 96364.doc 1258143 有利的。將在後文描述其他及進—步目的。 【發明内容】 一據本^明之一怨樣’提供記憶體裝置，其包括：記憶 _車歹】，根據夕位元定址信號來選擇記憶體單元陣列 -歹J的列解碼為’根據多位元定址信號來選擇記憶體單 ^車^之—行的行解碼器·，及模式控制電路，其自使用於 :別错由列解碼器或行解碼器而選擇行或列之多位元定址 j妾收至V位元且根據該至少一位元而設定記憶體裝 w之運作_式’其巾運作模式為叢發長度模式m重設 、式測式板式、cas等待時間模式及叢發類型模式之一。 據本&明之另一恶樣’提供記憶體裝置，其包括：記 憶體單元陣列；回應於列有效指令以根據多位元定址信號 之n位70而選擇記憶體單元陣列之-列的列解碼器；及回應 於項取指令和寫入指令以根據多位元定址信號之m位元而 遥擇記憶體單元陣列之一行的行解碼器，其中n>m，且中 且其中⑵；及模式控制電路，其在執行讀取與寫入 日τ之至7纟期間自使用於藉由行解碼器選擇行之多位 凡定址信號接收峋元之至少—者，轉據-至a個位元而 置之運作模式之，#中運作模式為叢發長度 式、測試模式、㈤等待時間模式及叢發 類型极式之至少一者。 在本發明之又一態樣中，記憶體裝置包含：記憶體單元 陣列，回應於模式設定指令 ， 址乜就來選擇記憶體單元 96364.doc -10- 1258143 陣列之-列之列解碼器；根 憶體單元陣列之一行t 疋止仏嬈來選擇記 干父」< 仃之仃解碼器；第二模式產在♦ 自用於分別藉由列解石％哭 兒路，其 定址信號接收至少一位元……以仃之多位兀 ^ 兀且根據該至少一位元輸中筮- π 式選擇信號；及根攄第你外 4弟一杈 及很據弟一與弟二模式選擇信 讀體裝置之運作模式的模式控制電路。 而石又疋 在本發明之再一態樣中，記憶體裝置包含：記憶體 式設定指令以輸出設定第-模式選擇信號 址信號^位元而選擇以根據多位元定 器W指令車狀列解碼 貝取才”與寫入指令以根據該多位 之讀元而選擇記憶體單元陣列之—行的行解碼器，^ -中nma’且其中⑵；第二模式產生電路，直在 =取㈣入”之少一者期間自用於藉由行解碼器 ^仃之夕位兀疋址信號接收一至a個位元且根據一至a 心\元之至少—位元而輸出第二模式選擇信號；及根據第 與弟二模式選擇信號之一而設定記憶體裝置之運作 的模式控制電路。 、工 在本發明之進一步態樣中，記憶體系統包含輸出多位元 :址：號之記憶體控制器…記憶體控制器接收多位元 :址k號之記憶體裝置’其中該記憶體裝置包I :記憶體 單元陣列；根據多位元定址信號來選擇記憶體單元陣列之 一列的列解碼器’·根據多位元定址信號來選擇記憶體單元 陣列之-行的行解碼器；料控制電路，《自使用於分別 96364.doc 1258143 11由列解碼5或行解碼器而選擇行或列的多位it地址信號 接收至夕位凡’且根據該至少一位元而設定記憶體裝置 之運作杈式’其中運作模式為叢發長度模式、DLL重設模 式、測试模式、CAS等待時間模式及叢發類型模式之一。 夕在本發明之又一進一步態樣中，記憶體系統包含：輸出 ^元定址信號及選自模式設定指令、列有效指令、讀取 指令及寫入指令之一的記憶體控制器；及自記憶體控制器 接收夕位元疋址^唬之記憶體裝置；其中該記憶體裝置包 含·吕己憶體皁元陣列；回應於列有效指令以根據多位元定 ^信號之η位元而選擇記憶體單元陣列之一列的列解碼 器；回應於讀取指令與寫人指令以根據多位^址信號之瓜 位元而選擇記憶體單元陣列之一行的行解碼器，其中 n>m，其中n-m=a且其中⑵；模式控制電路，其在執行讀 取與寫入指令之至少一去:ώ ^， 者期間自在猎由行解碼器之行之選 擇中使用的多位元定址信號接收一至a個位元，且根據一至 -位元而設定記憶體|置之運作模式，其中運作模式為叢 發長度模式、DLL重設模式、測試模式、㈤等待時間 及叢發類型模式之至少一者。 ' > 在本發明之再進-步之態樣中，記憶體系統包含、輪出 多位元定址信號及選自模式設定指令、列有效指令、讀取 指令及寫入指令之一的記憶體控制器，及自該記憶體： 器接收多位元^址信號、模式設定指令、列有效指令、* 取指令及寫入指令之記憶體褒置，其中該記憶體裝置： 含：記憶體單元陣列；回應於模式設定指令以根據多二 96364.doc 12 1258143 定址信號輪出第-模式選擇信號之第-模式產生電路；回 心於歹Hi：指令以根據多位元定址信號之滩元而選擇記 單元陣列之—列的列解碼器；回應於讀取指令與寫1 指令以根據多位元定址信號^位元而選擇記憶體單元陣 列之一行的行解碼器，其中n>m，其中n_m=a，且1中a>1 . 純在執行讀取與寫入指令之至少一者期間在藉由行解碼 D。之订之遠擇中未使用之多位元定址信號之a位元之至少 。位=且根據緣兀之至少一位元而輸出第二模式選擇信 號的第二模式產生電路；及根據第一與第二模式選擇信號 之一而設定記憶體裝置之運作模式的模式控制電路。 在本發明之又進—步之態樣中，用於設定具有記憶體陣 =記憶體裝置之運作模式的方法包含：接收多位元定址 Πυ回應於列有效扣令而解碼多位元定址信號以選擇記 ’) 思體陣列之一列；回應於讀取指令與寫入指令之一而解碼 多位7GS址信號以選擇記憶體陣列之—行；及根據來自在 列或行之選擇中使用之多位元定址信號之至少一位元而設 定記憶體裝置之運作模式，其中運作模式為叢發長度模 式、DLL重設模式、CAS等待時間模式及叢發類型模式之至 少一者。 在本發明之又再進一步之態樣中，用於設定具有記憶體 陣列之記憶體裝置之運作模式的方法包含··接收多位元定 址信號及讀取指令與寫入指令之一；回應於讀取指令與寫 入扣令之一而根據多位元定址信號之m位元來選擇記憶體 單元陣列之行，其中n>m，其中n-m=a，且其中心丨；及 96364.doc -13- 1258143 回應於5買取與寫入指令之一^而根據用於選擇行之多位元定 址信號之一至a個位元來設定記憶體裝置之運作模式，其中

運作模式為叢發長度模式、dll重設模式、測試模式、CAS 等待時間模式及叢發類型模式之至少一者。 在本發明之另一又再進一步之態樣中，用於設定具有記 憶體陣列之記憶體裝置之運作模式的方法包含··接收模式 設定指令·，回應於模式設定指令而產生第一模式選擇信 號；接收多位元定址信號；回應於列有效指令而解碼多位 兀定址#號以選擇記憶體陣列之一列；回應於讀取指令與 寫入指令之一而解碼該多位元定址信號以選擇記憶體陣列 之一行；根據來自在列或行之選擇中使用之多位元定址信 號之至少一位元而產生輸出第二模式選擇信號；及根據第 一與第二模式選擇信號之一而設定記憶體裝置之運作模式 的模式控制電路。 【實施方式】 現將參看本發明之較佳但非限制性實施例而詳細描述本 發明。 圖6展示了記憶體系統2丨〇之第一實施例之方塊 體系統210包括記憶體控制器2礙記憶體裝置23〇。如下3 將進-步詳細解釋的，記憶體控制器包括用於使用與咖 或物TE指令—起傳輪之多位元定址信號而產生且傳遞驾 :杈,麥數之早凡225。同時’記憶體裝置230包括用於名 貧料讀取或寫人運作期間㈣經由位輯接收之運作模式 翏數而設定記憶體裝置23〇之運作模式的模式設定產生器 96364.doc -14- 1258143 235 圖7展示了記憶體裝置230之第一實施例之資料處理方塊 圖。記憶體裝置23〇包括輸人緩衝器4Q、55'模式暫存器設 定（MRS)產生器60、指令解碼器7〇、列位址緩衝請、行位 址緩衝器9〇、内部行位址產生器_、列解碼器U0、行解 碼器⑽、叢發長度計數器13〇、記憶體單元陣列14〇、感應 放大器150、資料輸入/輸出緩衝器160、MRS解碼器24〇及 MUX 250。 在開機序列期間，，己憶體控制器22〇將指令傳遞至記 憶體裝置230，且在MR ς扣人产， ° 在MRS扣$序列期間使用ADDR<〇:m>與 ADDR<m+1:n>位址線而對記憶體裝置設定—或多個運作模 二I 參看圖3與4所解釋的。運作模式之選擇被記憶 立衣 接收且儲存在記憶體裝置30之MRS表中。 隨後，在開機序列期間初始設定後，可能需要或必須改 變㈣體系統断之記憶體裝置23〇之運作模式。舉例 而可能需要或必須將叢發長度自心4改變為bl=2。 ^亥狀况下，在記憶體#、統21()中，可選擇或改變藉由儲 存在，憶體裝置230之刪表中之資料所選擇之一或多個 運作杈式，而不產生任何額外的MRS指令。更具體言之， 二，憶體控制器220接收之行存取指令而選擇或改 體4置230之該(等)運作模式。期運作模式可有 ::、、、叢發長度模式、DLL重設模式、測試模式、CM等待 日守間模式及叢發類型模式之一或多個。 圖8。兄明了用於在資料讀取運作期間將運作模式參數傳 96364.doc 15 1258143 遞至記憶體裝置230之方法。在圖8之實例中，運作模式為 資料叢發長度模式。然而，應瞭解運作模式可為諸如儲存 在MRS表中之DLL重設模式、測試模式、CAS等待時間模式 及叢發類型模式。 如圖8所示，在開機期間，藉由MRS指令170結合分別經 由位址線ADDR<0:m>與ADDR<m+l:n>而傳遞之模式定址 信號MA<0:m>180與MA<m+l:n>190而為記憶體裝置230選 擇初始叢發長度模式200，BL=4。 隨後，在資料讀取運作期間，記憶體裝置230首先接收列 有效指令270以及位於位址線ADDR<0:n>上之列定址信號 RA<0:m>280與 RA<m+l:n>290。藉由 CS_BAR、RAS—BAR、 CA—SB AR及WEB一AR線之邏輯值之相應組合而指示歹ij有效 指令270，其組合藉由指令解碼器70來解碼。列位址緩衝器 80使用列定址信號RA<0:m>280與RA<m+l:n>290來產生列 位址RA，其接著藉由列解碼器110解碼至字線WL。 接著，記憶體裝置230接收讀取指令300以及在位址線 ADDR<0:m> 上之行位址 CA<0:m〉310。藉由 CS—BAR、 RAS_B AR、CAS_BAR及WE_BAR線之邏輯值之相應組合來 指示讀取指令300，其組合藉由指令解碼器70來解碼。 有利地，儘管可能要求所有位址線ADDR<0:n〉用於記憶 體裝置230之更新或列有效運作，但在行存取（如資料讀取） 運作期間，並不要求所有位址線ADDR<0:n>。意即，在行 存取（如資料讀取）運作期間，可能僅要求位址線 ADDR<0:m〉（m<n)用於位址記憶體單元陣列140。在該狀況 96364.doc -16- 1258143 下，在行存取（如資料讀取）運作期間，存在不適用於位址記 憶體單元陣列的一或多個位址線ADDR<m+l，n>。 因此，有利地，在行存取（如資料讀取）運作期間未使用之 彼等位址線八00尺<111+1:11>之一或多個改為用以傳遞對€己十思 體裝置230選擇一或多個運作模式之模式定址信號 MA<m+l:n〉3 30的一或多個位元。回應於模式定址“號 MA<m+lm〉3 30，記憶體裝置230選擇叢發長度模式340 ’ BL=2。儘管圖8說明了運作模式為叢發長度的狀況’但運 作模式可有益地為叢發長度模式、DLL重設模式、測試模 式、CAS等待時間模式及叢發類型模式中之至少一者° 圖9說明了 一序列，其中回應於用於第一資料讀取運作之 READ指令經由位址線ADDR<m+l:n>將資料叢發模式設定 為BL=4，且然後在用於第二資料讀取運作之READ指令期 間，經由位址線ADDR<m+l:n>設定為BL=2。 圖10說明了用於在資料寫入運作期間將運作模式參數傳 遞至記憶體裝置230之方法。在圖10之實例中，運作模式為 資料叢發長度模式。然而，應瞭解運作模式可為諸如儲存 在MRS表中之叢發長度模式、DLL重設模式、測試模式、 CAS等待時間模式及叢發類型模式之至少一者。 如圖10所示，在開機期間，經由MRS指令170及分別在位 址線ADDR<0:m>及ADDR<m+l:n>上之模式定址信號 1^八<0:111>180及厘八<111+1:]1>190而為記憶體裝置230選擇初 始叢發長度模式200，BL=4。 隨後，在資料寫入運作期間，記憶體裝置230首先接收歹〇 96364.doc 1258143 有效指令270以及在位址線ADDR<0:n>上之列定址信號 RA<0:m>280及 RA<m+l:n〉290。藉由 CS_BAR、RAS_BAR、 CAS_BAR及WE—BAR之邏輯值之相應組合而指示歹J有效指 令270，其組合藉由指令解碼器70來解碼。列位址緩衝器80 使用列定址信號RA<0:m>280與RA<m+l:n>290來產生列位 址RA，其接著藉由列解碼器110解碼至字線WL。 接著，記憶體裝置230接收寫入指令400以及在位址線 ADDR<0:m> 上之行位址 CA<0:m>410。藉由 CS_BAR、 RAS—BAR、CAS—BAR及WE—BAR線之邏輯值之相應組合來 指示寫入指令400，其組合藉由指令解碼器70來解碼。同 時，位址線ADDR<m+l:n>用以傳遞對記憶體裝置230選擇一 或多個運作模式之模式定址信號之一或多個位元 MA<m+l-.n>430 〇儘管圖10說明了運作模式為叢發長度之狀 況，但該（等）運作模式可有益地為叢發長度模式、DLL重設 模式、測試模式、CAS等待時間模式及叢發類型模式中之 至少一者。 圖11說明了 一序列，其中在用於第一資料寫入運作之 WRITE指令期間，經由位址線ADDR<m+l:n>將資料叢發模 式設定為BL=4，且然後在用於第二資料寫入運作之WRITE 指令期間，經由位址線ADDR<m+l:n>設定為BL=2。 圖7說明了如何對記憶體裝置230之資料讀取或資料寫入 選擇叢發長度模式。 MRS產生器60產生指示叢發長度模式（如BL=4)之第一叢 發長度選擇信號MRS_BLi，其在MRS指令序列（如圖8所示 96364.doc -18- 1258143 之開機序列）期間傳遞至記憶體裝置230且儲存在MRS暫存 為中。MRS產生器60將第一叢發長度選擇信號MRS_BLi提 供至 MUX 250。 同時’在資料讀取或資料寫入運作期間，將經由位址線 ADDR<m+l:n>接收之模式定址信號MA<m+1:n〉提供至顯3 解碼器240。MRS解碼器240解碼模式定址信號MA<m+l:n> 以產生且輸出第二叢發長度選擇信號DMA_BLi。MRS解碼 器240將該第二叢發長度選擇信號dma_BU提供至MUX 250 °在圖8與1〇之實例中，模式定址信號ΜΑ<ιη+ι:η〉指示 叢發長度模式，BL=2。 MUX 250回應於藉由記憶體裝置23〇執行之當前指令而 輸出第一叢發長度選擇信號MRS—BLi或第二叢發長度選擇 信號DMA—BLi之一來作為叢發長度信號BLi。意即，回應於 READ或WRITE指令之指令，然後MUX 250自MRS解碼器 240輸出第二叢發長度選擇信號DMA_BLi作為叢發長度信 號BLI。此外，MUX 250自MRS產生器60輸出第一叢發長度 選擇信號MRSJBLi作為叢發長度信號BLi。 如前所述，叢發長度計數器1 30使用MRS—BLi來計數所要 之叢發長度週期（如BL=4)且在該特定叢發週期末產生叢發 停止信號B S作為旗標信號。叢發長度計數器1 3 〇將b S信號 提供至内部行位址產生器100。内部行位址產生器1 〇〇亦接 收行位址CA。只要BS信號有效，則内部行位址產生器1⑻ 就產生内部行定址信號PCA<0:m>320、420。内部行位址產 生器100將内部行定址信號PCA<0:m>320、420提供至行位 96364.doc 19 1258143 址緩衝器90，其接著使用該信號產生行定址信號C A。行解 碼器120接收對應於叢發長度之連串列定址信號cA，且自 其產生經解碼之行位址或行選擇線CSL以啓動記憶體單元 陣列140之相應行線。 在一些記憶體裝置中，在列有效運作期間，可能存在可 利用之未使用的位址線ADDR<0:n>。圖12說明了用於在列 有效運作期間將運作模式參數傳遞至記憶體裝置之方法。 在圖12之實例中，運作模式為資料叢發長度。然而，應 瞭解運作模式可為諸如儲存於MRS表中之叢發長度模式、 DLL·重設模式、測試模式、c AS等待時間模式及叢發類型模 式之至少一者。 如圖12所示，在開機期間，藉由MRS指令170及分別在位 址線ADDR<0:m>與ADDR<m+l:n>上之模式定址信號 MA<0:m>180與MA<m+l:n>190而對記憶體裝置230選擇初 始叢發長度模式200，BL=4。 隨後，在列有效運作期間，記憶體裝置230接收列有效指 令270以及位址線ADDR<0:m>上之列定址信號 RA<0:m>280。藉由 CS—BAR、RAS—BAR、CAS—BAR 及 WE—BAR線之邏輯值之相應組合而指示歹|J有效指令270，其 組合藉由指令解碼器70解碼。列位址緩衝器80使用列定址 信號RA<0:n>來產生列位址RA，其接著藉由列解碼器11〇 解碼至字線WL。同時，使用位址線ADDR<m+：Ln>來傳遞用 於對記憶體裝置230選擇一或多個運作模式之模式定址信 號MA<m+l:n>470之一或多個位元。儘管圖12說明了運作模 96364.doc -20- 1258143 式為叢發長度模式之狀況，但該（等）運作模式可有利地為叢 杳長度模式、DLL重設模式、測試模式、CAS等待時間模式 及叢發類型模式之至少一者。 接著，記憶體裝置230接收READ指令300以及分別在位址 線ADDR<〇:m>與ADDR<m+l n>上之行定址信號 CA<〇:m>31〇與 CA<m+1，n>48〇。藉由 CSJgAR、RAs—bar、 CAS一BAR及WE一BAR線之邏輯值之相應組合而指示read 指令300，其組合藉由指令解碼器7〇來解碼。 在所有上述實施例中，能夠以各種方法使用模式定址信 號MA<m+l:n>之位元以選擇記憶體裝置23〇之叢發長度。舉 例而言，在一種狀況下，模式定址信號可包含兩個位元， A9與A10。在該狀況下，舉例而言，Α9—Αι〇= 1〇可指示叢 發長度模式BL = 1 ; A9—A1G,可指示叢發長度模式虹=2 ; A9—A10=11可指示叢發長度模式BL=4 ;且八9—幻卜〇〇可指 示叢發長度與其先前值保持不變。在該狀況下，A9—ai〇=⑻ 可為預設條件。 儘官本文揭不了較佳實施例’但仍可能存在保持在本發 明之概念與範疇内之許多變化。太务4 + 义^ 在參看本文之說明書、圖 式及申請專利範圍後，熟習此頊姑 白匕負技術之普通的一者將瞭解

6亥寺變化。因此除需要將本發明H 乃限制於附加申請專利範圍 之精神及範疇中外，不作其他限制。 【圖式簡單說明】 圖1係習知記憶體糸統之方塊圖· 圖2展示了習知記憶體裝置之資 <貝枓處理方塊圖； 96364.doc 1258143 圖3展示了習知記憶體裝置之mrs表； 圖4說明了 MRS指令序列； 圖5說明了如何在記憶體單元陣列中位址資料； 圖6展示了根據本發明之一或多個態樣之記憶體系統之 第一實施例的方塊圖； 圖7展示了記憶體裝置之第一實施例之資料處理方塊圖·

圖8說明了用於在資料讀取運作中將運作模式參數傳遞 至記憶體裝置之方法； U 圖9說明了具有叢發長度BL=4之第一資料讀取運作且隨 後為具有叢發長度BL==2之第二資料讀取運作； 圖10說明了用於在資料寫入運作期間將運作模式泉數傳 遞至記憶體裝置之方法； 圖11說明了具有叢發長度BL=4i第一資料寫入運作且 隨後為具有叢發長度BL=2之第二資料寫入運作；及

圖12說明了用於在列有效運作期間將運作模式參數傳遞 至記憶體裝置之方法。 U 【主要元件符號說明】 10 習知記憶體系統 20 記憶體控制器 30 記憶體裝置 40 輸入緩衝器 50 輸入緩衝器 55 輸入緩衝器 60 模式暫存器設定（MRS)產生器 96364.doc -22- 1258143 70 指令解碼器 80 列位址緩衝器 90 行位址緩衝器 100 内部行位址產生器 110 列解碼器 120 行解碼器 130 叢發長度計數器 140 記憶體單元陣列 150 感應放大器 160 資料輸入/輸出緩衝器 170 MRS指令 180 模式定址信號MA<0:m> 190 模式定址信號MA<m+l:n> 200 初始叢發長度模式 210 記憶體糸統 220 記憶體控制器 225 運作模式參數之單元 230 記憶體裝置 235 模式設定產生器 240 MRS解碼器 250 MUX 270 列有效指令 280 列定址信號RA<0:m> 290 列定址信號RA<m+l:n> 96364.doc -23 - 1258143 300 讀取指令 310 行定址信號CA<0:m> 320 内部行定址信號PCA<0:m> 330 模式定址信號MA<m+l:n> 340 叢發長度模式 400 寫入指令 410 行位址 CA<0:m> 420 内部行定址信號PCA<0:m> 430 模式定址信號之一或多個位元MA<m+l:n> 470 模式定址信號ΜΑ<ιη+1:η>. 480 行定址信號CA<m+l，n> 96364.doc -24-

Claims (1)

1. 、申請專利範圍： —種記憶體裝置，其包含： 一記憶體單元陣列； 一列解碼器，其根據一 體單元陣列之一列； 凡疋址信號而選擇該記憶 仃解碼器，其根據該多位 ^ 體單元陣列之一行；及 疋址信號而選擇該記憶 一模式控制電路，Α拉 行解碼哭而—# 於分別藉由該列解碼器戋 仃解碼裔而在該列或行之 號之$ + , 擇中使用之該多位元定址俨 I之至少一位元，且豆 又止1口 H ^ W至少一位元而設定該記情 體凌置之-運作模式，其 “己匕 式、一Όΐχ重μ槿$ ^運作杈式為一叢發長度模 及,、 —測試模式、—CAS等待時間模式 2, 及-叢發類型模式之至少_者。 号行頂扶式 如請求項1之裝置，盆中 如請求項丨之裝置，其進:=式為-叢發長度模式。 模式暫存器設定（MRS)產生器匕/接收該至少—位元之 如請求項1之裝置，其中該 列解珥位兀未用於分別藉由該 :馬…解碼器之該列或該行的選擇中。 —種記憶體裝置，其包含： 擇 一記憶體單元陣列； 一列解碼器，其回應於一 定f ^ 〗有政指令以根據一多位元 疋2说之n位元來選擇該記憶體單元陣列之一列； 仃解碼器，其回應於一讀 據該多位元定址广啼 ^々及一寫入指令以相 #叙111位元來_該記憶體單元陣歹 96364.doc 1258143 之—行，其中⑽’其中、，且其中此及 —模式控制電路，其在執 ，、隹執仃该讀取及該寫入指令之至 ::-個期間接收未在藉由該行解碼器 :::該多位元定址信號之a位元之至少-位元，二 運作模式。 ^來w㈣體裝置之- 6. 8. 9. 一叢發長度模式。 一 DLL重設模式、 叢發類型模式之至 如請求項5之裝置’其中該運作模式為 如請求項5之裝置，其中該運作模式 一測試模式、一CAS等待時間模式及二 少一者。 /求項5之裝置’其進_步包含—接收該至少—位元之 模式暫存器設定（MRS)產生器。 一種記憶體裝置，其包含： 5己憶體單元陣列； 一=一模式產生電路，其回應於一模式設定指令以輸 出一第一模式選擇信號； 歹J解碼裔，其根據一多位元定址信號來選擇該記憶 體單元陣列之一列； 行解碼益’其根據該多位元定址信號來選擇該記憶 體單元陣列之一行； 一第二模式產生電路，其自在分別籍由該列解碼器或 订解碼器之該列或該行之選擇中使用的該多位元定址信 #u接收至少一位元，且其根據該至少一位元而輸出一第 二模式選擇信號；及 96364.doc 1258143 其根據該第一模式選擇信 一者而設定該記憶體裝置 號及該第 之一運作 一模式控制電路， 一模式選擇信號之該 模式。 ίο. 11. 12 13 14 15. 16. 17. :、、之n其中該運作模式為-叢發長 月求項9之|置’其中該運作模式為-叢發長^ — DLL重設模式、一測 、U式、 叢發類型模式之至少一者 8寺待時間模式及- ·==::中該至少…為在該列或該行之 元。 〃夕…址信號之至少-未使用之位 解碼該多位元定址信 如請求項9之裝置，其進一步包含一 號以獲得該至少一位元之解碼器。 如請求項9之裝置’其中該模式控制電路包含一回庫於至 少-控制信號而在該第一模式選擇信號與該第二模式選 擇k號之間切換之多工器。 、 士明求項14之U ’其進—步包括—用於解碼來自複數 個輸入信號之指令的指令解碼器，且其中該至少—控制 信號包括來自該指令解碼器之至少一經解碼之指令。 如請求項15之裝置，其甲該至少一控制信號包括一經解 碼之READ指令、一經解碼之WRITE指令及一經解碼之 MRS指令之至少之一者。 一種記憶體裝置，其包含： 一記憶體單元陣列； 一第一模式產生電路，其回應於一模式設定指令以輸 96364.doc 1258143 出設定一第一模式選擇信號； 一列解碼器，其回應於一列有效指令以根據一多位元 定址信號之η位元來選擇該記憶體單元陣列之一列，· 一行解碼器，其回應於一讀取指令及一寫入指令以根 據孩多位7^定址信號之m位元來選擇該記憶體單元陣列 之行，其中，其中n-m=a，且其中☆ 1 ; 第一模式產生電路，其在執行該讀取及該寫入指令 之至少之一個期間自在藉由該行解碼器之該行之選擇中 ^用的該多位Μ址信號接收-至a個位it，且其根據該 一至a個位元之至少一位元來輸出一第二模式選擇传 號；及 σ 一拉式控制電路，其根據該第_模式選擇信號及該第 Ζ权式選擇信號之一者而設定該記憶體裝置之一運作模 18. 19. 20. 21. 22. 如明求項17之裝置，其巾該運作模式為—叢發長度模式。 =青417之^，其巾該運作模式為—叢發長度模 ，DLL重设模式、一測試模式、一 CA 間模式 H發類型模式之至少-者。 ^ 如請求項Π之裝置，其中該至少—位元為在該列或該行 之遠擇中使用之該多位元定址信號之至少一未使用之位 元0 :求項17之H其進—步包含-解碼該多位元定址 “唬以獲得該至少一位元之解碼器。 如請求項17之裝置，其中該模式控制電路包含-回應於 96364.doc 1258143 至少一控制信號而在該第— 杈式遠擇仏號與該第二模式 遠擇信號之間切換之多工器。 、 23·=求項22之裝置’其進—步包括―用於解碼來自複數 個輸入信號之指令的指令解碼器，且其中該至少—控制 仏號包括來自該指令解％ % 鮮碼為之至少一經解碼之指令。 24·如請求項23之裝置，苴φ兮s 』 ，、中该至少一控制信號包括一經解 碼之READ指令、一航姑Γ庄 絰解碼之WRITE指令 MRS指令之至少—者。 鮮馬之 25· —種記憶體系統，其包含： 二=體控制器’其輪出一多位元定址信號；及 址广:广體裝置，其自該記憶體控制器接收該多位元定 址秸就； 其中，該記憶體裝置包含·· 一冗憶體單元陣列； 一列解碼器，其根攄呤夕a 一 a ^ ^ , ，、根據忒夕位兀定址信號而選擇該記 f思體早兀陣列之一列； 一行解碼器，其根攄呤炙A 一 A 憶體單元陣列之據〜位Μ址信號而選擇該記 解：抆制電路’其自在分別藉由該列解碼器或行 解碼裔之該列或該行 接使用之該多位元定址信號 事置^/n其根據該至少m定該記憶體 衣置之一運作模式， 其中該運作模式為一叢發長 1, t 取知仅度杈式、一 DLL·重設模 式、一測試模式、一CAS箄待日车』 #待吟間軼式及一叢發類型模式 96364.doc 1258143 之一者。 26 27 28. 29. 30. .如請求項25之系統，其進一步包含一接收該至少—位— 之模式暫存器設定（MRS)產生器。 兀 .如請求項25之系統，其中該至少—位元為在該 之選擇中使用之該多位元定址信號之至少一未使用：: 元 〇 位 如明求項25之系統，其中該記憶體裝置進一步包含—解 碼該多位元定址信號以獲得該至少一位元之解碼器3。 如請求項25之系統，其進—步包含連接於該記憶體控制 器與該記憶體裝置之間之複數個資料線，用於載運根據 °亥叢發長度椒式而傳遞之資料叢發。 一種記憶體系統，其包含： -記憶體控制器，其輸出一多位元定址信號及選自一 模式設定指令、—列有效指令、—讀取指令及—寫入指 令中之一指令；及 圯fe體裝置，其自該記憶體控制器接收該多位元定 址信號； 其中該記憶體裝置包含： 一記憶體單元陣列； 一列解碼器，其回應於該列有效指令以根據一多位 兀定址彳纟唬之n位元而選擇該記憶體單元陣列之一列； 一仃解碼器，其回應於該讀取指令與該寫入指令以 根據該多位7L定址信號之m位元而選擇該記憶體單元陣 列之〆行，其中n>m，其中n-m==a，且其中; 96364.doc 1258143 至少之μ控制電路，其在執行該讀取及該寫人指令之 用的該多自在藉由該行解碼器之該行之選擇中使 該-至_:疋址㈣收碰元之至少-者，且其根據 苴 兀而设疋該§己憶體裝置之一運作模式， -測試^作模式為一叢發長度模式、一 DLL重設模式、 少—者。、式、—CAS特時間模式及-叢發類型模式之至 31. 32. 33. 34. 35. 一接收該至少一位元 如凊求項30之系統，其進一步包含 之模式暫存器設定_)產生器。 如請求項30之系統 列或該行之選擇中 使用之位元。 ，其中a位元之該至少一位元包括在該 使用之該多位元定址信號之至少一未 步包含一解 一位元之解 士明求項30之系統，其中該記憶體裝置進一 碼6亥多位元定址信號以獲得a位元之該至少 碼器。 月求^3G之系統’其進—步包含連接於該記憶體控制 ，與该記憶體裝置之間之複數個資料線，用於載運根據 忒叢發長度模式而傳遞之資料叢發。 種5己體系統，其包含： 二記憶體控制器’其輸出一多位元定址信號及選自一 模式設定指令、—列有效指令、_讀取指令及—寫入指 令中之一指令；及 :記憶體裝置，其自該記憶體控制器接收該多位元定 L唬°亥枳式設定指令、該列有效指令、該讀取指令 96364.doc 1258143 及5亥寫入指令； 其中該記憶體裝置包含： 一記憶體單元陣列； 一第一模式產生電路，其回應於該模式設定指令以 根據該多位元定址信號來輸出設定一第一模式選擇信 號； 一列解碼器，其回應於該列有效指令以根據一多位 兀疋址信號之n位元而選擇該記憶體單元陣列之一列； 一行解碼器，其回應於該讀取指令及該寫入指令以 據》亥夕位元疋址^號之m位元而選擇該記憶體單元陣 歹J之行，其中n>m，其中n-m=a，且其中d，· 八一第二模式產生電路，其在執行該讀取及該寫入指 :之至夕之一個期間接收未在藉由該行解碼器之該行之 選擇中使用的該多位元定址信號之a位元之至少_者，且 其根據該等a位元之古玄5小一 -十土入 凡乏4至）一位兀來輸出一第二 擇信號；及 、八^ 一模式控制電路 第二模式選擇信號之 模式。 ，其根據該第一模式選擇信號及該 一者而設定該記憶體裝置之一運作 36. 37. 38. 如請求項35之系統， 如請求項35之系統 式、一 DLL重設模式 及一叢發類型模式之 如請求項35之系統， 其中該運作模式為一叢發長度模式。 ，其中該運作模式為-叢發長度模 、一測試模式、一 CAS等待時間模式 至少一者。 其中該至少一位元為在該列或該行 96364.doc 1258143 ΐ選擇中使用之該多位μ址信號之至少-未使用之位 39.如請求们m其巾該記憶體裝置 碼該多位元定址信號以獲得該至少—位ί步包含—解 4 0如古杳卡工5 q c / 凡之解碼〇 •明求員35之糸統，其中該模式控制電 至少-控制信號而在該第—模式選擇信，回應於 選擇信號之間切換之多王器。 〜$第-模式 41·如請求項40之系統，其中該記憶體裝置 於解碼來自複數個輸入信號之指令 乂包括-用 ,^ J ?曰令解碼器，且1 &至少一控制信號包括來自該指令 ’、 解碼之指令。 鮮馬為之至少一經 42. :請求項41之系統，其中該至少_控制信號包括一經解 馬之READ指令、一經解碼之WRI MRS指令之至少—者。 一及-經解碼之 43. =求項35之系統，其進一步包含連接於該記憶體控制 :…憶體裝置之間之複數個資料線用於載運根據該 叢發長度模式而傳遞之資料叢發。 44· -種用於設定具有一記憶體陣列之_記憶體裝置之一運 作模式的方法，該方法包含以下步驟： 接收一多位元定址信號； 解碼該多位元定址信號以選擇該記憶體陣列之一列或 一行；及 / 使用來自在該列或該行之選擇中使用之該多位元定址 仏旒的至少一位元而設定該記憶體裝置之一運作模式， 96364.doc 1258143 其中該運作模式為-叢發長度模式、—肌重設模式、 CAS4待時間模式及—叢發_模式之至少一者。 .如請求項44之方法，其中哕谨从#』 46 , ^ , 、中忒運作核式為一叢發長度模式。 •如请求項44之方法，其中今 、Τ ϋ亥至夕一位元為在該列或該行 之選擇中使用之該多位元定址 仃 一 疋址尨旒之至少一未使用之位 凡。 47. 一種用於設定具有一却愔锕 乂… 丨隱體陣列之-記憶體裝置之一運 乍模式的方法’該方法包含以下步驟： 接收一 η位元多位元定址4士口电 疋址彳5唬及一讀取指令與一寫入 夺曰令之一者； 回應於該讀取指令與該寫入指令之該一者，根據該多 立凡定址信號之m位元而選擇該記憶體單元陣列之一 仃，其中n>m，其中n_m=a，且其中心1;及 使用在該記憶體單元陣列 一 干平幻之该行之選擇中使用的該多 位元定址信號之&位元之至少— 夕~者而設疋該記憶體裝置 之一運作模式， 其中該運作模式為—叢發長度模式、-DLL重設模式、 二測試模式、—㈤特日⑼模式及-叢發_模式之至 少一者。 :如=求項47之方法，其中該運作模式為—叢發長度模式。 9·如巧求項47之方法，其中該至少 王夕一 a位兀為在該記憶體單 凡陣列之該行之選擇中使用的 旧巧夕位兀定址信號之至少 一未使用之位元。 5 0. —種用於設定具有一記情濟 U體陣列之-記憶體裝置之一運 96364.doc -10- 1258143 '弋的方去，該方法包含以下步驟： 接收一模式設定指令； =於：模式設定指令而產生一第一模式選擇信號； 接收一夕位元定址信號； 口應於—列有效指令而解碼該多位元定址信號 該記憶體陣列之一列； 琥以璉擇 /應於-讀取指令及一寫入指令之—者而解喝該多位 兀疋址信號以選擇該記憶體陣列之一行； 根據來自在該列或該行之選擇中使用之 信號的至少—你-I ★ 7仅兀疋址 位^而產生輸出一第二模式選擇信號；及 吴式控制電路根據該第一模式選擇信 J選擇信號之該一者而設定該記憶體裝置之二= 51 52. 53. 54. 項50之方法’其中該運作模式為—叢發長度模式。 二項5〇之方法’其中該運作模式為-叢發長度模 二：DLL重設模式、-測試模式、—c辦待時間' 及一叢發類型模式之至少一者。 之、I::50之方法其中該至少-位元為在該列或該行 之、擇中使用的該多位元定址信號之至少一未使用之位 元。 ^請^項50之方法’其中根據該第—模式選擇信號及該 弟-核式選擇信號之該—者而設定該記憶體裝置之一運 作模式的步驟包含’回應於至少一控制信號而在該第一 模式選擇信號及該第二模式選擇信號之間切換的步驟。 96364.doc 1258143 5 5.如請求項54之方法，其進一步包括解碼來自複數個輸出 信號之指令的步驟，且其中該至少一控制信號包括來自 該指令解碼器之至少一經解碼之指令。 5 6.如請求項55之方法，其中該至少一控制信號包括一經解 碼之讀取指令、一經解碼之寫入指令及一經解碼之MRS 指令之至少一者。 96364.doc 12-