TWI250527B - Method and apparatus for operating a string of charge trapping memory cell - Google Patents

Description

doc/m 九、發明說明·· 本申請範圍主張優先2004年9月9曰提出申往的美 國專利申請臨時案序號60/608,455號。本申請範圍:主張 優先篇年9月9日提出中請的美國專利申號 60/608,528 號 了々此 【發明所屬之技術領域】 本發明是有關於-種f子式可程式切抹除非 記憶體，且特別是有關於—種具有偏壓配置的電荷陷入 憶體，其對讀取記憶胞的電荷陷人結構中不同 玄 有高敏感度。 且j門谷 【先前技術】 〜包子式可程式化可抹除非揮發記憶朗技術是以電 :广入結構做為基礎，例如可電除且可程式唯讀記憶體 (Electrically Erasable Programmable Read Only Memory > ^EPROM)和快閃記憶體(flash mem〇⑺可運用於不同的現 ’而可電除且可程式唯讀記憶體和_記憶體 j可利用—些記憶祕構。因此，當频電路的尺寸朝 1 ’卿以電荷陷人介電層為基礎的記憶胞結構 :的興趣，因為其製程的簡化與容忍度較高。其 接電人介電層為*礎的記憶胞結構包括PHINES 雷二h 1例來說’這些記憶胞結構是利祕電荷陷入到 化^。=層中以儲存資料’其中電荷陷人層例如是氮 雨/^m外’當負電荷處於陷人狀態，則記憶胞的啟始 电I θ a π，而記憶胞的啟始電壓可藉由從電荷陷入層將 ,doc/m 負電荷移開而降低。 習知記憶胞結構係依靠反向讀取操作以決定記憶體 結構的内容。然而，反向讀取技術實際上為將多重電荷陷 入結構耦接在一起，甚至只有部分電荷陷入結構含有需要 被讀取的資料也須如此。上述之依靠反向讀取操作以決定 記憶體結構的内容的方法限制了利用電荷陷入結構以做為 非揮發性記憶體的困難，而其是由於窄化了測量反向讀取 技術之電流的感測窗（sensing window)，且在電荷陷入結構 中可儲存的資料也會較其他方式來的少。 因此，對電荷陷入記憶胞而言，需要能夠不用使多重 電荷陷入結構之間耦接即可進行讀取，甚至當只有部分電 荷陷入結構含有需被讀取的資料時也可如此。 【發明内容】 有鑑於此，本發明提供一種記憶胞的操作方法、積體 電路的結構與記憶體的製造方法。 本發明提出一種非揮發性記憶體，此非揮發性記憶體 包括多數個記憶胞、第一傳遞電晶體、第二傳遞電晶體、 位元線、字元線與邏輯。其中，多數個記憶胞呈串聯配置， 且串聯配置具有第一端與第二端。另外，第一傳遞電晶體 耦接到串聯配置的該第一端，第二傳遞電晶體耦接到串聯 配置的第二端，位元線耦接到第一傳遞電晶體與第二傳遞 電晶，字元線耦接到每一個記憶胞的上介電層，邏輯耦接 到這些記憶胞。每一個記憶胞包括基底、下介電層、電荷 陷入結構、上介電層。其中，基底含有一源極與一沒極， 12 5 〇5jJ978twf d〇c/jn 二電到下介電層，上 。，每=== 以儲存一位元’其可依據記憶胞的設計與應用 極和汲極的電荷且選定部分對應源 胞的源極較汲極更^ ’倘若已選定的記憶 -傳遞電晶體，以選擇對岸/啟減到第—端的第 陷入㈣心擇對應，雜的以選定的記憶胞之電荷 第；;二Γ若已敎的記憶胞的汲極較源極更靠近 ΐ二Γ接到第一端的第-傳遞電晶體，以選擇 對應，極的以選定的記憶胞之電荷陷人結構部分。。 場，ΓΓί與源極歧極其中之—的電壓差會產生—電 倉…場會造成源極歧極其中之-上的能帶彎曲。 二’弓曲的程度係被對應源極或汲極其中之一的部分 所影響，並導致在源極或:極 〒之上的價帶-導帶間穿隧電流，而μ、+，々你册、·- :帽會隨電荷儲存狀態不同而有變化V一:;： 中之另-係浮置。上= 分電荷陷入結構之間耗接的空缺 ^ 極的電何陷入結構的電荷儲存狀態之測量電流實質上= 12505^ twf.doc/m 應>及極的電荷陷入結構的電荷儲存狀態係獨立，而反之亦 在一些實施例中，上述之偏壓配置係於閘極和源極或 汲極其中之一之間產生一第一電壓差，以及於基底和源極 或汲極其中之另一之間產生一第二電壓差，其中第一電壓 差與第二電壓差會對測量造成足夠的價帶_導帶間穿隧電 ；，L且苐氣壓差與第一電壓差不會改變電荷儲存狀態， =偏壓配置_產生的任何熱電洞不足財擾電荷储存狀 ^因此，項取刼作對將資料儲存在電荷陷入結構中沒有 ^在些實施例中，間極與源極或汲極的其中之一 二中係至少約5V，而基底與源極或沒極的 ，、另一之間產生的第二電壓差係小於約5V。 井區二狀基底係位於半導體基底中的 在__此^^ 1巾’上叙基底係半導體基底。 態’以及運用第三偏覆配置二m電何儲存狀 在電荷陷入結構中係藓由〜、，、中，上述之淨正電荷 利用價帶-導帶間熱^*^機制增加’而冑流機制例如 結構中係藉由電流機制二之淨負電荷在電荷陷人 穿隨、通道熱電子電流機制例如電子穿隨、F-N 流。在-些實施例中，上乂及，道啟始第二電子注入電 配置的其中之一所調整的二，配置和第三偏壓 σ啫存狀恶的測量之電流係至 I250^^twf^d〇c/m 少大於由第二偏壓配置和第三偏壓配置的其中之另一所調 整的電荷儲存狀態的測量之電流約10倍。例如，其中之二 的電流係約ΙΟΟηΑ，而其中之另一的電流係約1η^。 在本發明的另一實施例中，包括記憶胞的選擇方法， 以及非揮發性記憶體的製造方法。 ▲為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作細 明如下。 uw 【實施方式】 」1Α係-種電荷陷入記憶胞的概要示意圖，其顯示 在電荷陷人結構的源鋪上進行讀取操作峨態。請參照 圖ΙΑ ’ ρ型推雜的基底17〇包括η+型摻雜的源極盥 =摻雜的汲極16〇。另外，記憶胞的其他部分還包括ς =基底no上的下介電結構(下氧化層⑽、位於下介電結 =氧化層_上的電荷陷入結構m、位於電荷陷入結 衝μ斤上的上"電結構(上氧化層）120，以及位於上介電結 構U氧化層_上的閘極UG。其中，典型的上介電結構 (上^化層）120例如是具有厚度約5〜10nm的二氧化石夕和 =切’献其他合適的高介電常數材料，其例如是氧 厚二2〇3; 〇典型：下介電結構(下氧化層)140例如是具有 和氮氧切，歧其他合適的 其例如9八屬氧U ’或疋其他合適的高介電常數材料’ 例如疋金屬減物，而金屬氧化物例如是氧化銘、氧化 ^^^^8^twf.doc/m 姶(Hf〇2)或其他合適的材料。另外，電荷陷入結構也 可以例如是顆粒或塊狀的電荷陷入材料的不連續組合，戋 者是如圖中所示之連續膜層。 一 舉例來說，像是PHINES結構的記憶胞具有厚度範圍 在2〜l〇nm之間的下氧化層、厚度範圍在2〜i〇nm"之間 的電荷陷入層以及厚度範圍在2〜15nm之間的上氧化層曰。 在一些實施例中，閘極包含具有一功函數的材料，曰此 ，函數大於n型石夕的本徵功函數，或大於約，較佳 4.25eV，且包括例如是大於約5eV。典型閘極^ 一只、L Ρ型多晶;5夕、氮化鈦(TiN)、銘(pt)以及其他且 的金屬和材料。另外’其他合適之具有相對高功 ^數的材料包括金屬、金屬合金、金屬氮化物與 σ Γ於這請料。其中，上述之金屬·是釕㈣， _i)和邮。），金屬合金例如是釘妨金和錄_ 屬乳化物例如是氧化釕(Ru〇2)。高功函數的 、:I入截:^致比一般11型多晶石夕間極有較高的電子穿隧 於大約本實施例係使用具有高 進的/入載子之材料做為閘極盥上介電壯 構，其例如是高於大約3.4eV，較 /、上"^ 以二氧化㈣上介電結構之大、=^。對 載子係約4.25eV，且相對於且有一=甲亟而έ，其注人 多晶㈣㈣胞，㈣介電結構的η型 2 V。 ㈣的胞的取終啟始電Μ係降低約 I250^2^twf.doc/m 在圖1A中，記憶胞的汲極側已被程式化，其例如是 藉由價帶-導帶間電洞注入(band_t〇-band hole injection)至 電射卩曰入結構130的沒極側以進行程式化操作。另外，記 fe胞的源極侧已被抹除，而其例如是藉由F_N穿隧 (Fowler-Nordheim tunneling)效應，從間極11〇至電荷陷入 結構130,以及從電荷陷入結構13〇至基底17〇利用通道 重新設定操作注入電子以進行抹除操作。 在圖1A的偏壓配置中，係對電荷陷入結構13〇的源 極側進行讀取操作，其中閘極11〇的電壓(Vgate)為_1〇v、 源極150的電壓(vSOURCE)為2V、；:及極160的電麼(vdrain) 為浮置以及基底170的電壓(VsuBSTRATE)g 〇v。圖1β的記 憶胞係與圖1A的記憶胞相似，除了圖1；8是在電荷陷入结 構的汲極側進行讀取操作而不是在源極側進行讀取操作^ 外。在圖1B的偏壓配置中，係對電荷陷入結構13〇的汲 極側進行讀取操作，其中閘極11〇的電壓(Vgate)為_ι〇ν、 源極150的電壓(VSOURCE)為浮置、汲極16〇的電麼 為2V以及絲壓〜BSTRATEm；；^：= 配置係由不同端點之間所決^，例如在n+型摻雜的源極 150(圖1A)中或n+型摻雜的汲極16〇(圖1B)中，能帶足夠 彎曲到引發價帶-導帶間電流，但仍然能夠保持基底17〇與 源極150(圖1A)或汲極16〇(圖1B)之間的電位差足夠低到 不會叙生程式化狀悲，其於下述圖2A中接續討論。 在圖1A與圖1B的偏壓配置中，P型摻雜的基底17〇 與n+型摻雜的源極150之間的接合區域，或是p型摻雜的 I250^^twf^d〇c/m 基底170與n+型掺雜的汲極i6〇之間的接合區域皆顯示了 反向偏壓p-n接合的行為。然而，閘極電壓(Vgate)會造成 能帶足夠的彎曲以使在η—型摻雜的源極15〇(圖1A)或/型 摻雜的汲極160(圖1B)中產生價帶_導帶間穿隧。而且，源 極150或汲極160中的高摻雜濃度、空間電荷區（space charge region)中的高電荷密度，以及伴隨因電壓改變而縮 短空間電荷區的長度，皆會對能帶急遽彎曲造成貢獻。因 此，價能帶(valence band)中的電子會穿隧通過禁帶能隙 (forbidden gap)到傳導能帶(conduct〇r band)，且電子會沿著 位能坡(potential hill)朝下飄移以及深入到/型摻雜二二極 150(圖1A)或n+型摻雜的汲極16〇(圖1B)中。同樣地，電 洞會沿著位能坡朝上漂移，且遠離y型摻雜的源極15〇(= 1A)或n+型摻雜的汲極16〇(圖1B)，並朝向p型摻雜 底 170 。 & 閘極110的電壓(VGATE)可控制靠近下介電結構(下氧 =層）140的部分基底170的電壓(Vsubstrate)，換句話說， 靠近下介電結構(下氧化層）14〇的部分基底17〇的電壓 (VSUBSTRATE)可控制下介電結構(下氧化層）14〇與γ型摻雜 的源極150(圖1A)之間或下介電結構(下氧化層）14〇與矿 型摻雜的汲極160(圖1B)之間的能帶彎曲程度。因此^去 閘極11〇的電壓(Vgate)變的更負，則靠近下介電結構 化層）140的部分基底17〇的電與Vsubstrate)也;變的1 負，並導致n+型摻雜的源極150(圖1A)或浐型摻雜的 160(圖1B)中有更深的能帶彎曲。另外，至少要有—此二 I250^^8twfidoc/m 獻才能夠使更多價帶-導帶間的電流流動，例如（l)增加在 彎曲能帶一側上的佔據電子能階和在彎曲能帶另一側上的 未佔據電子能階之間的重疊，以及(2)佔據電子能階和未佔 據電子能階之間的較窄能障寬度(1981年”半導體元件物理 [Physics of Semiconductor)” 施故箸、

如上所述，電荷陷入結構130的沒極側係被程式化且 被電洞佔據，反之，電荷陷入結構130的源極側係被抹除 且被車父電何陷入結構130的没極側逛要少的電洞佔據。因 此’根據高斯定律(Gauss’s Law)，當於閘極上施加 -10V’則下介電結構(下氧化層）14〇的偏壓情況為在源極側 會有較汲極側更負的偏壓。因此，在圖丨八的偏壓配置中， 於電荷陷入結構130的源極側進行讀取操作時，源極15〇 ，基底no之間會有較多電流流動，且其電流量較在圖1B 配置中，於電荷陷人結構13G的沒極側進行讀取操 作日守’沒極160與基底170之間流動的電流還多。 Μ 6^^1A與目1B的偏壓配置+妨讀轉細及在圖 ^的偏舰置中進行程式化操作的差異顯示了在= 2操作㈣，源極歧極之_餘差不會 本的 數通過穿随氧化層(指圖u與圖二 荷儲存狀態。相反地，對 =°構24〇)而衫響到電 間的電位差足以造μ Λ式化#作而言，源極或沒極之 认與圖出之下介^^^载子數通過穿晚化層(指圖 姓槿hn、 口構(下氣化層）H〇、圖2八之下入雪 、、、°構24〇)，且會影響到電荷儲存狀態。 下"電 twf.doc/ra 圖2A、圖2B與圖2C孫— 其顯示在記憶皰上進行化記憶胞的概要示意圖， 一般習慣，程式化摔作^和抹除操麵狀態。如 淨電荷更正，例如於電荷陷入結構中的 使電子從電荷結構中了 =進到電荷陷入結構令或 陷入結構中的淨 ^作指的是使儲存於電荷 構中移出或使電二 含程式化以及抹除的產生二而’本發明包 :J!陷入結構中的淨電荷更負或更正二 於電何陷人結構中的淨電荷更負或更正。9的疋儲存 程式辭則賴電敝人以完成 場引致圖2B與圖2C係利用負間極電摩和電 陷人胃的㈣糊而造成朗極至電荷 ΐΐ穿流’或妓湘貞基底輕㈣場引致 構的㈣)崎成絲底至電荷陷入結 、、牙電/;,L，以完成抹除的操作狀態。如圖2A所示， 於;，極260上施加5V、源極25〇上施加〇v以及間極⑽ 上施加6V、，而基底270接地，可使右位元進行程式化。 ^述之程式化會佩熱電洞具权触量，以跳躍穿過下 介電結構240到電荷陷入結構230的汲極側233中，例如 電洞234會儲存在電荷陷入結構230的汲極側233中。同 樣地’於源極250上施加5V、汲極260上施加〇v以及閘 極210上施加_6V，而基底27〇接地，可使左位元進行抹 除(未繪示）。上述之程式化會引致熱電洞具有足夠能量， 13 I250^^twf^doc/m 以跳躍穿過下介電結構240到電荷陷入結構230的源極側 中。如圖2B所示，係利用電場輔助電子穿隧通過上介電 結構220和下介電結構240以進行抹除，而電場係藉由閘 極上的相對負偏墨和基底上相對正偏壓所造成。舉例來 說，於閘極上施加-20V，而使基底接地，可同時使記憶胞 中的位元被抹除。如圖2C所示，係利用電場輔助電子穿 隨以進行抹除，而電場係藉由基底、源極和汲極上的相對 負偏壓和閘極上的相對正偏壓所造成。舉例來說，於基底、 源極和汲極上施加-20V，而使閘極接地，可同時使記憶胞 中的位元被抹除。另外，在PHINES型記憶胞的操作演算 中，可運用其他程式化和抹除的技術，例如美國專利公告 第6,690,601號所描述，且亦可應用其他記憶胞或操 算。 、 ^圖3A與圖3B係對照理想記憶胞的感測窗與藉由反向 讀取操作以進行讀取之記憶胞的感測窗的關係圖。其中， 曲線310代表第一位元的讀取電流曲線，曲線32〇代表第 二位元的讀取電流曲線。於時間間隔33〇期間，第一位元 係處於程式化狀態，而於時間間隔34〇期間，第二位元係 處於程式化狀態。上述之程式化的操作（藉由熱電洞注 入），會增加反向讀取操作中的電流(通道電流），且會使在 ，感測操作中的電流(BTB電流)下降，讀取電流；隔係 由記憶胞的感測窗350所表示。 、 在圖μ中’理想的記憶胞具有相對寬的感測窗35〇。 ’間間隔330期間，當第-位元處於程式化操作狀態， 14 I25〇m ^一位it的讀取電流曲線31G會從最低位準 士〜θ衫響到第—位兀的讀取電流曲線320。另外，於 =間隔340期間’當第二位元處於程式化操作狀離，第 二。2的讀取?流曲線32°會從最低位準增加到最高位 準而且，在牯間間隔340期間，第二位元的 狀態不會影響到第-位元的讀取電流曲線31〇/麵乍 在圖3Β中，由於第二位元效應的影響，藉由反 =呆作:記憶胞的讀取會具有相對窄的感測窗，其說明= 離，。Γ1間獨，當第—位域於程式化操作狀 :上=流曲線310會從最低位準360增加 使並從LT 嫌電流曲線320，並 ^；4™Γ 田第—位凡處於程式化操作狀態，第二位元 的=電流曲線320會從低位準362增加到最高位準 狀離合旦且燮Γ時間間隔340期間，第二位元的程式化操作 i 位元的讀取電流曲線3ig，並使其從高位 ^曰二到取，位準366。因此，當在記憶胞的一位元 命-取操作時，最終的讀取電流基本上會被另一 d ^化操作狀態或抹除操作狀態所影響。而且，於 - 作期間’一已施加的間極電壓會使得在另一位 刀基底產生空乏和反轉的現象以及在另一位元 Ρ刀基底產生電性擊穿(punch through)的現象變的 15 l25〇m wf.doc/m 較困難。 操作圖抹輪攸憶胞上進行程式化 的關係圖與W•導相讀取操作之讀㈣流對時間 在圖4A的關係圖中，記憶胞係葬+ 操作，而電場是:在開:上：對: -電荷陷的’且記憶胞的第 並/ 的電荷陷人部分係刊時被抹降， /、可糟由在閘極上施加_195V與使基 /、 ，係洋置’以完成抹除操作。對圖中的每―個點= 及 , ^；2νΓ；； 电何陷入結構被讀取的源極與汲極的苴中之一，p刀 ，的另-端浮置’以及使基底接地。另外，偽= W入結構的源極側進行讀取操作，則可施加2ν °倘若&電荷陷人結構的汲極側進行讀取操 、】了知加2V至>及極，而使源極浮置。 ’、 ^ 4Β係第一電荷陷入部分處於程式化狀態之讀 間的關係圖，圖4C係第二電荷陷入部分處於程 一”取電流對時間的關係圖。其中，曲線4ι〇代； 第電何陷入部分的讀取電流曲線，曲線420 f，入部分的讀取電流曲線。在圖4B t第 :分係由施加-8V至閘極、施加5V至第一端(此第二二 罪近電荷陷入結構的儲存第一電荷陷入部分）、使第二蠕浮 16 I250m— 係遠離電荷陷人結構的儲存第-電荷陷入部 =及使基底接地，以進行程式化操作。在圖犯中，當 陷人部分處於程式化狀態’第—電荷陷入部分的

32Γ410會從約100ηΑ的較高位準掉落至約μ ^到/^此弟―電荷陷人部分的程式化基本上不會 :曰電荷陷人部分的讀取電流曲線伽。在圖扣 ，弟一電荷陷入部分係由施加_8V至閘極、施加5V 近電荷陷入結構爾 存第H f (此第—端係雜電荷陷人結構的儲 第一電4 —電㈣人部分處於程式化狀態， 二ΤΓ取電流曲線420會從約— 的程的較低辦^此f二電荷陷入部分 2式化基本上不會影_帛— =广對圖4B與圖4C中的每一個資料‘以 的進㈣*施加·贈至閘極，施加Μ至部: 讀取的源極與汲極其中之—，並使源極與“另曰 ^及使基底接地。科，倘若

2V 右電何陷入結構的汲極侧進行讀取操作，則可riT 2V至汲極，而使源極浮置。 〜了施加 圖4B與圖4C中的感測窗係相對地寬， ^帶間的讀取操作係位於第—端或第二端。 揭上進行價帶-導帶間讀取操作而產生的讀取：： ^doc/m 相對於第二嘗片 第二電荷陷人部二部邏輯狀態較為不靈敏，以及於 取電流係相野第二了價帶-導帶間讀取操作而產生的讀 價帶-導帶間讀取操輯:m交為不靈敏。 響，此影響的特 'Ί弟一電何陷入部分的影 側上進行讀取===操作’且於電荷陷入結構— 分可以錯存t:;二;:\來說:，如每-編入部 顯示緣示串接的記憶胞的概要示意圖，立 . 上進行程式化的操作狀態。 /、 的12 5::::有N個記憶胞串聯耦接的串接記憶胞 尉v / 記憶胞540的閘極有π的電 以進制是’部份的電荷陷人結構542係被選定 部份的電荷陷入結構542進行程式化的 法係猎由施加10V的電愿（Vslgi)至傳遞電晶體(啊

训的閘極，並開啟此傳遞電晶體51〇而被選 疋。另外，逛包括施加10V的電壓(Vwu、V 別與530的問極’而這些間極電壓係電_接具有5;電 壓(VBL1)的第-位元線505到所選定的記憶胞54〇的源極 和及極其中之一。對應於源極和沒極其中之一的所選定之 部份電荷陷入結構542係被程式化，其例如藉由價帶-導帶 間熱電洞以進行程式化。另外，串接的剩餘電晶體係藉由 18 ；wf.doc/m 施加ον的電壓(VWL4、vWL5、VwL6、Vwln)至記憶胞別、 560、570和580的閘極’以及施加〇v的賴(v 傳 遞電晶體59G的閉極而關閉(turn Qff)。上述之間極電壓係 從所選定之記憶胞540的源極和汲極其十另—以電性去耦 第一位元線595，而對應於源極和汲極其中另一的未選定 之部伤電何陷入結構係沒有被程式化。 、 在圖5B中，各有>^個記憶胞串聯耦接的串接記憶胞 的其中之-係被程式化。其中，〇v的間極電愿(ν_、 vWL1、vWL2)係被施加至傳遞電晶體51〇的閘極與記憶胞 520和530的閘極，l〇V的閘極㈣da、n二、 VWL6、Vwln)係被施加至傳遞電晶體59〇的閘極與記憶胞 5々50、560、570和580的閘極。與圖5八的偏壓配置相&， 第-位7G線505係電性祕到記憶胞54()的源極和沒極的 其中之-’以使部分的電荷陷人結構542程式化，而在圖 $的偏壓配置中，第工位碰595係電性麵接到記憶胞 的雜和汲_其巾之另―，贿部分的電荷陷入結 構544程式化。 一圖6A與圖6B係繪示串接的記憶胞的概要示意圖，其 顯示在兄憶胞上進行讀取操作的狀態。 在圖6A中，含有N個記憶胞串聯耦接的串接的記憶 ^的其係被讀取。其中，基底6G2的電壓(V_)為 k疋以進行項取之5己丨思胞640的閘極的電壓 (Vw_Lj。較特別是，部份的電荷陷入結構642係被選定以 進行讀取’而部份的電荷陷人結構642進行讀取的方法係 19 1250》益 twf.d〇c/m 藉由施加10V的電壓（VsLG1)至傳遞電晶體（pass tmnSiSt〇r)610的閘極，並開啟此傳遞電晶體61〇而被選 定。另外，還包括施加10V的電壓(Vwli、VwL2)至記憶胞 620與630的閘極’而這些閘極電壓係電性耦接具有2v電 壓(VBL1)的第-位元線6G5到選擇的記憶胞_的源極和 汲極其中之一。對應於源極和汲極其中之一的所選定之部 份電荷陷入結構642係被讀取，其例如藉由價帶_導帶間熱 電洞=進行⑼取。另外’串接的剩餘電晶體係藉由施加 的電壓(vWL4、VWL5、vWL6、VWLN)至記憶胞⑽、66〇、67〇 和680的閘極，以及施加〇v的電壓(VsLG2)至傳遞電晶體 690的閘極而關。上述之閘極電壓係從所選定之記憶胞 _的源極和祕的其中另1電性絲第二位元線 695’而對應於源極和汲極其中之另—的未選之定部份電荷 陷入結構的係沒有被讀取。 的沾ί，—中’ 個記憶胞串_接的串接的記憶 见I中之-係被㈣。其中，Gv的閘極電壓、 VWL1、VWL2)係被施加至傳遞電晶體⑽㈣極 620和㈣的問極，㈣的問極電壓(VsLG2、Vw"^^ VWL6、V则)係被施加至傳遞電晶體 口。.、广和_的_ f 一位元線6〇5係電性_記憶胞_的源極和沒極里 :二配^㈣的電荷陷入結構642讀取，而在圖犯 的源極和祕的其巾^—，叹料㈣荷 20 125〇%78twf.d〇c/m 644讀取。 圖7A與圖7B係繪示串接的記憶胞的概要示意圖，其 顯示在記憶胞上進行抹除操作的狀態。 〃 在圖7A中，含有N個記憶胞串聯耦接的串接記憶胞 中的所有記憶胞係被抹除。其中，基底7〇2的電壓 為 10V，記憶胞 720、730、740、750、760、770 和 780 的閘極具有-H)V 電壓(VwL1、Vwu、Vwu、Vwu、、

Vwl6、VWLN)，傳遞電晶體710和79〇的閘極浮置，而位 元線705與795浮置。記憶胞720、73〇、74〇、75〇、彻、 T70和780係被抹除，其例如是藉由電子從閑極至電荷陷 入結構的F_N穿隧以及電子從電荷陷人結構至基底的f_n 穿隧以進行之。 在圖7B中，含有N個記憶胞串聯耦接的串接記憶胞 中的所有記憶胞係被抹除。其中，基底7 > 730 . 740 .75〇 . 76〇 的閘極具有 電壓(VwL1、Vwu、Vwu、、％、 VWL6、Vwln)’傳遞電晶體710和79〇的閘極的電壓(Vswp VSLG2)為5V，而位元線705與795浮置。記憶胞72〇、73〇、 740、750、760、770和係被抹除，其例如是藉由電子 從基底至電荷陷人結構的F_N?_及電子從電荷陷入处 構至閘極的F-N穿隧以進行之。 在圖8巾，每-個記憶胞係電性轉接到至多一位元線 804’從另一方面來看，圖8的結構係不同於圖6α與圖犯 的結構，圖6Α與圖6Β巾的第-位元線6〇5和第二位元線 21 I250^^8twf^d〇c/m 695係永久性地電性耦接。在每一行的記憶胞中，記憶胞 係藉由開啟字元線所選定，而上述之字元線係由記憶胞 820、830、840、850、860、870 和 880 的閘極電壓(vwu、

VwL2、VwL3、VWL4、VWL5、VwL6、VwLN)設定。舉例來說， 控制一已知的記憶胞為讀取狀態或程式化狀態的方法可藉 由開啟傳遞電晶體810與890的其中之一，而關閉傳遞電 晶體810與890的其中另一。雖然，圖8中繪示的傳遞電 曰曰體810與890不是記憶胞’而在其他實施例中，傳遞電 晶體810與890也可是有電荷陷入結構的記憶胞。 在圖9中，記憶胞陣列係被抹除，而此記憶胞陣列有 多重串接的記憶胞，每一串接的記憶胞包括有N個記憶胞 串聯耦接。其中，基底902的電壓(VSUB)為10V，記憶胞 的字元線 920、930、940、950、960、970 和 980 具有_l〇v 的電壓（vWL1、vWL2、vWL3、vWL4、vWL5、vWL6、vWLN) 以進行抹除，傳遞電晶體910和990的字元線具有〇v的 電壓（VSLG1、VSLG2)，而位元線 903、904、905、906 和 907 係浮置。上述記憶胞陣列係被抹除，其例如是藉由電子從 閘極（包括源極和汲極)至電荷陷入結構的F-N穿隧以及電 子從電荷陷入結構至基底的F-N穿隧以進行。 在圖10中，記憶胞陣列係被抹除，而此記憶胞陣列 有多重串接的記憶胞，每一串接的記憶胞包括有N個記憶 胞串聯耦接。其中，基底1002的電壓(vSUB)為-ιόν，記憶 胞的字元線 1020、1030、1040、1050、1060、1070 和 1080 具有 10V 的電壓（vwu、vwu、V·、vWL4、vWL5、VWL6、 22 I2505^8twf^d〇c/m vWLN)以進行抹除，傳遞電晶體1〇1〇和1〇9〇的字元線具 有 5V 的電壓(VSLG1、VSLG2)，而位元線 1003、1004、1005、 1006 和 1007 具有-ιόν 的電壓(Vbli、Vbl2、％、Vbl4、 VBL5)。上述記憶胞陣列係被抹除，其例如是藉由電子從基 底（包括源極和汲極)至電荷陷入結構的F_N穿隧以及電子 從電荷陷入結構至閘極的F_N穿隧以進行。 在圖11中，在有多重串接的記憶胞之記憶胞陣列上 有一些記憶胞係進行程式化，其中每一串接的記憶胞包括 N個記憶胞串聯耦接。其中，基底11〇2的電壓(Vsub)為 〇V，圮彳思胞的字元線1140具有的電壓(VWL3)以進行程 式化。由字元線1140所選定的記憶胞，則電荷陷入結構部 分1143、1144、1145、1146和1147係藉由以10V的電壓 (VsLGl)開啟傳遞電晶體字元線1HQ而被選定。介於記憶胞 子元線1120和1130間的電壓(vWL1、VwL2)設定為1〇v， 而其他傳遞電晶體字元線119〇和剩餘記憶胞字元線 1150、1160、1170 和 1180 係以 〇V 的電壓(VWL3、VWL4、

Vwu、Vwu、VWLN)而被開啟。在已選定的電荷陷入結構 部分1143、1144、1145、1146和1147中，電荷陷入結構 部分1144、1146和1147係藉由設定位元線11〇4、n〇6 和1107的電壓(VBL2、VBL4、VBL5)為5V以進行程式化。 另外，在已選定的電荷陷入結構部分1143、1144、1145、 H46和1147中，電荷陷入結構部分1143和1145係藉由 設定位元線1103和1105的電壓〇v而不會 進行程式化。 23 1250¾] twf.doc/m 在圖12中，其係相似於圖^進行一些記憶胞程式 化。基底1202的電壓(vSUB)為〇v，由字元線1240所選定 的記憶胞’則電荷陷入結構部分1243、1244、1245、1246 和1247係藉由以10V的電壓(Vslg2)開啟傳遞電晶體字元 線1290而被選定。介於記憶胞字元線125〇、126〇、127〇 和 1280 間的電壓（VWL4、VWL5、VWL6、VWLN)設定為 10V， 而其他傳遞電晶體字元線1210和剩餘記憶胞字元線1220 和1230係以0V的電壓(VsLGl、Vwli、Vwl2)而被關閉。在 已選定的電荷陷入結構部分1243、1244、1245、1246和 1247中，電荷陷入結構部分1244、1246和1247係藉由設 定位元線 1204、1206 和 1207 的電壓(VBL2、VBL4、VBl5) 為5V以進行程式化。另外，在已選定的電荷陷入結構部 分1243、1244、1245、1246和1247中，電荷陷入結構部 分1243和1245係藉由設定位元線1203和1205的電壓 (Vbli、VBL3)為0V而不會進行程式化。 在圖13中，在有多重串接的記憶胞之記憶胞陣列上 有一些記憶胞係進行讀取，其中每一串接的記憶胞包括N 個記憶胞串聯|馬接。如圖所示，基底1302的電壓(VSUB) 為0V，記憶胞的字元線1340具有-10V的電壓(VWL3)以進 行抹除。由字元線1340所選定的記憶胞，則電荷陷入結構 部分1343、1344、1345、1346和1347係藉由以10V的電 壓(VSLG1)開啟傳遞電晶體字元線1310而被選定。介於記憶 胞字元線1320和1330間的電壓(VWU、VWL2)設定為10V， 而其他傳遞電晶體字元線1390和剩餘記憶胞字元線 24 :wf.doc/m 1350、1360、1370 和 1380 係以 OV 的電壓(VSLG2、VWL4、 V\VL5、V\VL6 、VWLN )而被關閉。已選定的電荷陷入結構部 分1343、1344、1345、1346和1347係藉由設定值元線 1303、1304、1305、1306 和 1307 的電壓(VBL1、VBL2、VBU、

Vbl4、VBL5)為2V以進行讀取。在另一實施例中，可藉由 設定2V電壓至只有需被讀取資料的位元線上，以進行讀 取操作。 在圖14中，其係相似於圖13進行一些記憶胞讀取。。 如圖所示，基底1402的電壓(VsUB)為ov，由字元線144〇 所選定的記憶胞，則電荷陷入結構部分1443、1444、1445、 1+446和1447係藉由以10V的電壓(Vslg2)開啟傳遞電晶體 字元線1490而被選定。介於記憶胞字元線145〇、146〇、 1470和剛間的電壓(VwL4、％、％、Vwln)設定為 10V，而其他傳遞電晶體字元線141〇和剩餘記憶胞字元線 1420和1430係以0V的電壓(Vslgi、Vwu、U而被關 閉。已選定的電荷陷入結構部分1443、1444、1445、i446 和1447係藉由設定位元線刚、剛、刚、14〇6和謂 的電壓(vBL1、vBL2、Vbl3、Vbl4、¥肌5)為2V以進行讀取。 在另-實關中’可藉㈣定2V輕至只有需被讀取資 料的位元線上，以進行讀取操作。 圖15係依照本發明之一實施例的積體電路的簡易方 塊圖，體電路1550包括記憶陣列1500，其係利用電荷 陷入兄憶胞得以實行，且錄半導縣底上。積體電路 1550還包括列解碼器㈣，其編妾多數個沿著記憶陣列 25 itwf.doc/m 1500的列配置的字元線1502，以及行解碼器15〇3，其耦 接多數個沿著記憶陣列1500的行配置的字元線15〇4。另 外，在總線1505上供應位址至列解碼器15〇1與行解碼器 1 一503,而方塊15G6中的感測放大器與資料輸人結構係藉由 育料總線1507耦接行解碼器15〇3。資料係藉由資料輸入 線1511從積體電路1550上輸入/輸出部分，或從其他資料 來源内4或外部供應到積體電路155()。資料係藉由資料輸 出線1515從方塊15G6中的感職供制積體電路 1550上輸入/輸出部分，或其他資料終點内部或外部到積 體電路1550 $外’偏壓配置狀態機制⑼控制偏愿配 置供應電壓1508的翻以及記憶胞的程式化、讀取和抹除 的配置’其中上述之偏壓配置供應電壓15()8的應用例如抹 除驗證和程聽魏，㈣罐顧料化 配置例如是價帶-導帶間電流。 木示的 —雖然本發明已以較佳實施例揭露如上，财並非用以 發明，钟熟習此技藝者，在不脫離本發明之精神 内’當可作些許之更動與潤飾，因此本發明之保護 摩巳圍虽視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 園係繪示 Γ 對應源極側的部分電荷陷人結構上途 喝刼作之電荷陷入記憶胞的概要示意圖。 示—ΐ在對應沒極側的部分電荷陷人結構上進 貝木作之電何陷入記憶胞的概要示意圖。 鱗林對歧_的部分電雜人頭上進行程 26 I2505l^twf.d〇c/m 匕操作之一種電荷陷入記憶胞的概要示意圖。圖2B係 二種彻電子朗極至基底移細在電荷陷入結 Y行抹除操作之電荷陷入記憶胞的概要示意圖。 圖=鱗示-種_電子從基底·極㈣以在電荷陷 入m構上進行抹除操作之電荷陷入記憶胞的概要示意圖。 圖3A係繪示一種理想記憶胞的感測窗的關係圖。 圖3B係繪示一種典型記憶胞的感測窗的關係圖。 圖4A係繪不一種於記憶胞上進行抹除操作的關係圖。 ，4B、係緣示一種於記憶胞之電荷陷入結構的一部分 行程式化操作的關係圖。 圖4C係緣示—種於記憶胞之電荷陷人結構的另—部 進行程式化操作的關係圖。 圖Μ係_-種在已選定的記憶胞的—部份上進行 化刼作之串接的電荷陷入記憶胞的概要示意圖。 二 圖5Β係繪示一種在已選定的記憶胞的另一部份上進 式化刼作之串接的電荷陷入記憶胞的概要示意圖。 圖6Α係繪示-種在已選定的記憶胞的一部份上進行 知作之串接的電荷陷入記憶胞的概要示意圖。 圖6Β係繪示-種在已選定的記憶胞的另一部份上進 取操作之串接的電荷陷入記憶胞的概要示意圖。 貝 圖Μ係緣示-種在記憶胞上進行抹除操作之串接 陷入記憶胞的概要示意圖。 可 ，7Β係緣示另-種在記憶胞上進行抹除操作之串接 荷陷入記憶胞的概要示意圖。 电 27 I250^78twf.doc/m 記憶胞兩端_耦接共同位元線之串接 的電何fe入0己丨思胞的概要示意圖。 在記憶胞上進行抹除操作之陣列的電荷陷 =:ί示意圖。圖10係1 會示另-種在記憶胞上進 ::呆：之 電荷陷入記憶胞的概要示意圖。 二你Ί二種在―部份的已選定的記憶胞上進行程式 化#作之_的電荷陷人記憶胞的概要示意圖。 ;二:、繪ΐ 一種在另一部份的已選定的記憶胞上進行程 式化㈣之陣列的電荷陷人記憶胞的概要示意圖。 圖^係繪示-種在—部份的已選定的記憶胞上進行讀取 刼作之陣列的電荷陷入記憶胞的概要示意圖。 圖。14係繪示-種在另—部份的已選定的記憶胞上進行讀 取操作之陣列的電荷陷入記憶胞的概要示意圖。 圖15係繪示-種具有控制電路和陣列的電荷陷入結構之 積體電路的概要示意圖。 【主要元件符號說明】 110、210 :閘極 120、220 ··上介電結構 130、230 :電荷陷入結構 140、240 :下介電結構 150、250 :源極 160、260 :沒極 170、270、502、602、702、902、1002、1102、12〇2、 1302、1402 ·•基底 28 I250^^twf>doc/m 233 :汲極侧 234 :電洞 310、320、410、420 :曲線 330、340 ··時間間隔 350 :感測窗 360、362、364、366 :位準 505、605 :第一位元線 510、590、610、690、710、790、810、890、910、 990、1010、1090 :傳遞電晶體 520、530、540、550、560、570、580、620、630、 640、650、660、670、680、720、730、740、750、760、 770、780、820、830、840、850、860、870、880 :記憶胞 542、544、642、644、··電荷陷入結構 595、695 :第二位元線 705、795、804、903、904、905、906、907、1003、 1004、1005、1006、1007、1203、1204、1205、1206、1207、 1303、1304、1305、1306、1307、1403、1404、1405、1406、 1407 :位元線 920、930、940、950、960、970、980、1020、1030、 1040、1050、1060、1070、1080、1120、1130、1140、1150、 1160、1170、1180、1220、1230、1240、1250、1260、1270、 1280、1320、1330、1340、1350、1360、1370、1380、1420、 1430、1440、1450、1460、1470、1480 :字元線 1110、1190、1210、1290、1310、1390、1410、1490 : 29 1250¾¾ 8twf.doc/m 傳遞電晶體字元線 1143、1144、1145、1146、1147、1243、1244、1245、 1246、1247、1343、1344、1345、1346、1347、1443、1444、 1445、1446、1447 :電荷陷入結構部分 1500 記憶陣列 1501 列解碼器 1502 列配置的字元線 1503 行解碼器 1504 行配置的字元線 1505 總線 1506 方塊 1507 資料總線 1508 供應電壓 1509 偏壓配置狀態機制 1511 資料輪入線 1515 資料輪出線 1550 積體電路 30

Claims (1)

1. 十、申請專利範圍·· 1· 1轴記憶胞的操作方法，該些記 憶胞係呈一 位：二一 ί具有一第—端耦接到一第一傳遞電晶體和- 每耦接到-第二傳遞電晶體和該位元線， :極ΪΓ3有一間極與位於一基底中的-源極和- 該源極憶胞包括—上介電層、具有部分對應 ^門二” ^極的—電荷陷人結構與位於該閘極和該基底 的一下介電層，該方法包括·· 選定該些記憶胞中的其中之一； _開啟α亥第一傳遞電晶體和該第二傳遞電晶體其中之 或該位元線紐_到已選定的該域胞的該源極 s ’且奴部分職該祕和舰極的該電荷陷入 、、、°構；以及 入姓=第—偏壓配置，以決定所選定的部分該電荷陷 入結構的一電荷儲存狀態。 』丨曰 方本…概圍第1項所述之多數個記憶胞的操作 =/、巾該第-偏壓配㈣於該基底和簡極或該沒極 之^之:之間施加—電壓差，且該源極或該祕的其中 另一係浮置。 方法3, ^ = 第1項所述之多數個記憶胞的操作 6/甘/、巾箱―偏壓配置係於朗極和娜極或該及極 生一第一電壓差，以及於該基底和該源 n及極的其中之另—之間產生—第二電壓差，其中該 第-電壓差無帛二·差請蚊造成足_價帶-導 31 doc/m 帶間穿隧電流，且該第一電壓差盘 該電荷儲存狀態。 第一電壓差不會改變 4·如申請專利範圍第〗項所诚 方法，其中該第一偏壓配置係於該記憶胞的操作 的其中之-之間產生至少約5V的=—源極或該汲極 基底與該源極或該沒極的其_之另差，且於該 的一第二電壓差。 之間產生小於约5V 方法所述之多數個記憶胞的操作 通過該源極或該汲極的其中吏一價帶導帶間電流組成 方法“二工操作 源極或該汲極的其=崎測里的錢流流經該基底與該 方半利範圍第1項所述之多數個記憶胞的操作 〜、、中该基底係位於―半導體基底中的一井區。 w專利乾圍第丨項所述之多數個記憶胞 方法，更包括： μ x j用一第二偏壓配置，在該電荷陷入結構中增加-淨 电何，以調整該電荷儲存狀態；以及 名用一第三偏壓配置，在該電荷陷入結構中增加-淨 負電何，以調整該電荷儲存狀態。 9·如申明專利範圍第1項所述之多數個記憶胞的操作 方法，更包括： 運用一第二偏壓配置，藉由利用價帶_導帶間熱電洞穿 32 doc/m ί250^. 隧在該電荷陷入結構中增加一淨正 存狀態；以及 何’以调整該電荷儲 運用-第三偏觀置，藉由彻& 入結構中增加-淨負電荷，以調整 電荷陷 作方法，更包括： π边之夕數個記憶胞的操 運用-第二偏塵配置，藉由 ，該電荷陷入結構中增加—淨洞穿 存狀態；以及 何以调整该電荷儲 狀態。 #中9加一甲負電荷’以調整該電荷儲存 作方專鄕㈣1酬紅錄個記憶胞的操 存狀態；以及 淨正電荷，以调整該電荷错 運用一第三偏壓g?罢 ^ 入電流在該電荷陷入处槿由错由利用通道啟始第二電子注 荷儲存狀態。 構中增加一淨負電荷，以調整該電 作方法，^包^利乾圍第1項所述之多數個記憶胞的操 隨在由利用價帶-導帶間熱電洞穿 再甲i曰加—淨正電荷，以調整該電荷儲 33 I25〇^7s twf.doc/m 存狀態；以及 運用一第三偏壓配置，藉由利用於該電荷陷入結構與 該基底之間的電子移動在該電荷陷入結構中增加一淨負電 荷，以調整該電荷儲存狀態。 13. 如申請專利範圍第1項所述之多數個記憶胞的操 作方法，更包括： 運用一第二偏壓配置，藉由利用價帶-導帶間熱電洞穿 隧在該電荷陷入結構中增加一淨正電荷，以調整該電荷儲 存狀態；以及 運用一第三偏壓配置，藉由利用於該電荷陷入結構與 該閘極之間的電子移動在該電荷陷入結構中增加一淨負電 荷，以調整該電荷儲存狀態。 14. 如申請專利範圍第1項所述之多數個記憶胞的操 作方法，更包括： 運用一第二偏壓配置，在該電荷陷入結構中增加一淨 正電何’以調整該電何儲存狀悲，以及 運用一第三偏壓配置，在該電荷陷入結構中增加一淨 負電荷，以調整該電荷儲存狀態， 其中由該第二偏壓配置和該第三偏壓配置的其中之 一所調整的該電荷儲存狀態的該第一偏壓配置測量之該電 流係約ΙΟΟηΑ，且由該第二偏壓配置和該第三偏壓配置的 其中之另一所調整的該電荷儲存狀態的該第一偏壓配置測 置之該電流係約1 π A。 15. 如申請專利範圍第1項所述之多數個記憶胞的操 34 I250^^twf.doc/m 作方法，更包括： 運用一第二偏壓配置，在該電荷陷入結構中增加一淨 正電荷，以調整該電荷儲存狀態；以及 運用一第三偏壓配置，在該電荷陷入結構中增加一淨 負電荷，以調整該電荷儲存狀態， 其中由該第二偏壓配置和該第三偏壓配置的其中之 一所調整的該電荷儲存狀態的該第一偏壓配置測量之該電 流係至少大於由該第二偏壓配置和該第三偏壓配置的其中 之另一所調整的該電荷儲存狀態的該第一偏壓配置測量之 該電流約ίο倍。 16. 如申請專利範圍第1項所述之多數個記憶胞的操 作方法，其中每一部份的該電荷陷入結構的該電荷儲存狀 態係儲存一位元。 17. 如申請專利範圍第1項所述之多數個記憶胞的操 作方法，其中每一部份的該電荷陷入結構的該電荷儲存狀 態係儲存多重位元。 18. 如申請專利範圍第1項所述之多數個記憶胞的操 作方法，其中於該第一偏壓配置期間產生的熱電洞不足以 干擾該電荷儲存狀態。 19. 一種非揮發性記憶體，包括： 一記憶體陣列包含多數行，每一該些行包含多數個記 憶胞呈一串聯配置，且該串聯配置具有一第一端與一第二 端，其中每一該些記憶胞包括： 一基底，含有一源極與一；及極； 35 :wf.doc/m 一下介電層，耦接到該基底； 一電荷陷入結構，耦接到具有部分對應該源極和 該汲極的該下介電層，且每一部分具有一電荷儲存狀態； 一上介電層，耦接到該電荷陷入結構； 一第一傳遞電晶體，耦接到該串聯配置的該第一端； 一第二傳遞電晶體，耦接到該串聯配置的該第二端； 一位元線，耦接到該第一傳遞電晶體與該第二傳遞電 晶體； 多數個字元線，麵接到每一該些記憶胞的該上介電 層，且每一該些字元線做為一閘極以使該些記憶胞耦接到 母'^該些字兀線，以及 一邏輯耦接到該些記憶胞，且該邏輯開啟該第一傳遞 電晶體和該第二傳遞電晶體其中之一，以使該位元線電性 耦接到該些記憶胞中的其中之一的該源極或該汲極，且選 定部分對應該源極和該汲極的該電荷陷入結構。 2CL如申請專利範圍第19項所述之非揮發性記憶體， 其中該第一偏壓配置係於該基底與該源極或該汲極的其中 之一之間施加一電壓差，且該源極或該汲極的其中之另一 係浮置。 21.如申請專利範圍第19項所述之非揮發性記憶體， 其中該第一偏壓配置係於該閘極和該源極或該汲極其中之 一之間產生一第一電壓差，以及於該基底和該源極或該汲 之另一之間產生一第二電壓差，其中該第一電壓差 與該第二電壓差會對決定造成足夠的價帶-導帶間穿隧電 36 I25〇%78 twf.doc/m 流，且該第一電壓差鱼 狀態。 弟二電壓差不會改變該電荷儲存 22·如申請專利箣 其中該第-偏壓配置1=19項所述之非揮發性記憶體， 之一之間產生至少％ sv…間極與賴、極或該汲極的其中 該源極或該汲極二第-電壓差’且於該基底與 二電壓差。 ，、之另一之間產生小於約5V的一第 二3·如申請專利筋圖 其中該第-偏I配置項所述之非揮發性記憶體， 該源極或該汲極的其中價帶·導帶間電流組成通過 24·如申請專利範圖 - 其中該第-驗配i % θ 請狀非揮發性記憶體， 該汲極的其夏的該電流流經該基底與該源極和 25·如申請專利簕囹 其中該基底係位於「述之非揮發性記憶體， 26.如申請專利::第，的-井區。 其中該邏輯更包括：弟19項所述之非揮發性記憶體， 運用一第二偏壓番 正電荷，以調整該電_在該電荷陷入結構中增加一淨 運用一第三偏墨Γίί態；以及 負電，，以調整該電荷儲存U電何陷入結構中增加一淨 其中該邏^更祀圍第19項所述之非揮發性記憶體， 運用一第二偏壓g罢4 置’糟由利用價帶-導帶間熱電洞穿 37 :wf.doc/m 隧在該電荷陷入結構中增加一淨正電荷，以調整該電荷儲 存狀態；以及 運用一第三偏壓配置，藉由利用F-N穿隧在該電荷陷 入結構中增加一淨負電荷，以調整該電荷儲存狀態。 28. 如申請專利範圍第19項所述之非揮發性記憶體， 其中該邏輯更包括： 運用一第二偏壓配置，藉由利用價帶-導帶間熱電洞穿 隧在該電荷陷入結構中增加一淨正電荷，以調整該電荷儲 存狀悲，以及 運用一第三偏壓配置，藉由利用通道熱電子注入電流 在該電荷陷入結構中增加一淨負電荷，以調整該電荷儲存 狀態。 29. 如申請專利範圍第19項所述之非揮發性記憶體， 其中該邏輯更包括： 運用一第二偏壓配置，藉由利用價帶-導帶間熱電洞穿 隧在該電荷陷入結構中增加一淨正電荷，以調整該電荷儲 存狀態；以及 運用一第三偏壓配置，藉由利用通道啟始第二電子注 入電流在該電荷陷入結構中增加一淨負電荷，以調整該電 何儲存狀悲。 30. 如申請專利範圍第19項所述之非揮發性記憶體， 其中該邏輯更包括： 、運用一第二偏壓配置，藉由利用價帶-導帶間熱電洞穿 隧在該電荷陷入結構中增加一淨正電荷，以調整該電荷儲 38 ^50597 1 剛 8twf.doc/m 存狀態；以及 運用-第三偏壓配置，藉由利用於 ，底之間的電子移動在該電荷陷入結;舞；::曰入結構與 何，以調整該電荷儲存狀態。 中㈢加一淨負電 31·如申請專利範圍第19項所述之非 其中該邏輯更包括： 卩揮务性記憶體， 運用-第二偏壓配置，藉由利 ，該電荷陷入結構中增加-淨正電荷二 =電洞穿 存狀態；以及 7 ^调整该電荷儲 運用-第三偏壓配置，藉由利用柯帝 該閘極之間的電子移動在該電荷陷入何曰入結構與 荷，以調整該電荷儲存狀態。 、。冓中冒加-淨負電 其中ΪΪ輯^利範㈣19項所述之轉發性記憶體， 運用一第二偏壓配置，藉由 —淨正電荷1調整該電荷儲存狀態；=人結構中增加 —、、争^二第三偏壓配置’藉由在該電荷陷入結構作力 平負電何’以調整該電荷儲存狀態， 种心加 其中由該第二偏壓配置和誃 —所調整的該雷备健六匕 ^ — I配置的其中之 流係約ΙΟΟηΑ，且由^第偏麼配置測量之該電 其中之另—所調整:=和該第三顯配置的 量之該電流係約lnA。 子狀'％的§亥弟—偏麗配置測 3丄如申請專利範㈣19項所述之非揮發性記憶體， 39 1250^ ^78twf.doc/m 其中該邏輯更包括： 運用一第二偏壓配置，在該電荷陷入結構中增加的一 淨正電荷，以調整該電荷儲存狀態；以及 運用一第三偏壓配置，在該電荷陷入結構中增加的一 淨負電荷，以調整該電荷儲存狀態， 其中由該第二偏壓配置和該第三偏壓配置的其中之 一所調整的該電荷儲存狀態的該第一偏壓配置測量之該電 流係至少大於由該第二偏壓配置和該第三偏壓配置的其中 之另一所調整的該電荷儲存狀態的該第一偏壓配置測量之 該電流約10倍。 34. 如申請專利範圍第19項所述之非揮發性記憶體， 其中每一部份的該電持陷入結構的該電荷儲存狀悲係儲存 一位元。 35. 如申請專利範圍第19項所述之非挥發性記憶體， 其中每一部份的該電荷陷入結構的該電荷儲存狀悲係儲存 多重位元。 36. 如申請專利範圍第19項所述之非揮發性記憶體， 其中於該第一偏壓配置期間產生的熱電洞不足以干擾該電 荷儲存狀態。 37. —種非揮發性記憶體積體電路的製造方法，包括： 提供一半導體基底； 提供多數個記憶胞，該些記憶胞呈一串聯配置，且該 串聯配置具有一第一端與一第二端，其中每一該些記憶胞 包括： I250^78twf.doc/m 源極與 一基底，位於該半導體基底上，且含有 一下介電層，耦接到該基底； 一電荷陷入結構，耦接到具有部分對 該_亥下介電層’且每一部分具有一電荷;;=和 上介電層’耗接到該電荷陷入結構； 端 提供一第一傳遞電晶體，耦接到該串聯配置的該第一 端 提供—第二傳遞m _接龍㈣配置的該第二 遞電t;位70線’触到該第—傳遞電晶體與該第二傳 兩声提,ί數個字元線，祕到每—該些記憶胞的該上介 :二該字::做為-閘極以使該些記憶胞柄接 傳逆馳接到該些記憶胞，且該邏翻啟該第一 傳遞電日日體和該第二傳遞電晶體其中之— 該些記憶胞中的其中之一的該源極=線 k疋部分對應該源極和該汲極的該電荷陷入結構。 37频扣_:_、體積 係於該基底與該 该沒極的其中之另-係浮置。 t n原⑽ 39.如申請專利範圍第37項所述之非揮發性記憶體積 41 =電路的製造方法，其中該第一偏壓配置係於該閘極和該 ^槌或該汲極其中之—之間產生〆第一電壓差，以及於該 、，底和该源極或該沒極其中之另一之間產生一第二電壓 i i其中該第一電壓差與該第二電壓差會對測量造成足夠 、秘帶-導帶間穿隧電流，且該第一電壓差與該第二電壓差 不會改變該電荷儲存狀態。 略40·如申請專利範圍第項所述之非揮發性記憶體積 _免路的製造方法，其中該第一偏壓配置係於該閘極與該 /二極或該汲極的其中之一之間產生至少約5V的一第一 ，且於該基底與該源極或該汲極的其中之另一之間產 生小於約5V的一第二電壓差。 、41·如申請專利範圍第37項所述之非揮發性記憶體積 、，路的製造方法，其中該第一偏壓配置至少使一價帶_ 令帘間電流組成通過該源極或該汲極的其中之一。 42·如申請專利範圍第37項所述之非揮發性記憶體積 一電路的製造方法，其中測量的該電流流經該基底與該源 極或該汲極的其中之一。 ^…如申請專利範圍第37項所述之非揮發性記憶體積 路的製造方法’其巾該基底雜於—半導體基底中的 开區。 ，電範圍第37項所述之非揮發性記憶體積 路的衣以方法，其中該邏輯更包括： 正 ，用-第=偏壓配置，在前祕人結構 讀，_整該㈣儲存狀態；以及 42 !25〇5?7 l4988twf.doc/m 運用-第三偏塵配置 負電荷，以調整該電荷儲存狀^電何入結構中增加-淨 45·如申請專利範圍第3 體電路的製ί方法，其中非揮發性記憶體積 運用一第二偏壓配晋， ，在該電荷陷人結射增二淨帶 存狀態；以及 以调整该電何儲 運用第一偏壓配置，藉由利用 入結構中增加一淨参帝尹 牙随在忒電何陷 如申請專圍Τ3ΓΓί電荷儲存狀態。 體電，其中該邏非揮發性記憶體積 存狀態；以及 9加—淨正電何，以調整該電荷儲 在該己置’#由利用通道熱電子注入電流 狀態。 構中增加—淨負電荷，以調整該電荷儲存 體電方專37項所述之非揮發性記憶體積 運衣=方法，其中該邏輯更包括： 存狀態；以及 9 /尹正電何，以調整該電荷儲 入電第三偏壓配置，藉由利用通道啟始第二電子 ⑽在該電荷陷人結構中增加—淨負電荷，二 43 I25〇?27 T4^88twf.doc/m 荷儲存狀態。 48·如申請專利範圍第37項所述之非揮發性記 體電路的製造方法，其中該邏輯更包括·· ％ 、，運用一第二偏壓配置，藉由利用價帶-導帶間熱^ 随在違電荷人結構中增力^—淨正電荷，以調整兮•二牙 存狀態；以及 何儲 兮发？用一第三偏壓配置，藉由利用於該電荷陷入結構鱼 ^基底之間的電子移動在該電荷陷入結構中增加—％ — 荷，以調整該電荷儲存狀態。 乎負電 ΙτΜ-Ι» 體電 49·如申請專利範圍第37項所述之非揮發性記 路的製造方法，其中該邏輯更包括·· 憶體積 、、，運用一第二偏壓配置，藉由利用價帶 ，在邊電荷陷人結構巾增加—淨 存狀態；以及 -導帶間熱電洞穿 以調整該電荷儲 ：：—間！配置，藉由利用於該電荷陷入钍槿鱼 二閘極之間的電子移動在該電荷 ::一;= 何，以調整該電荷儲存狀態。 再甲㈢加平負電 體電路=帛項所述之轉發性記憶體積 運用3:「該邏輯更包括： 用第—偏壓配置，太兮+^ 正電荷，以調整該電荷儲存狀人結構中增加-淨 運用一第三偏壓配置， 負電荷，以調整該電荷儲存狀^何陷人結構中增加-淨 其中由該第二偏壓配^ 罝矛°亥第二偏壓配置的其中之 44 ^wf.doc/m 所調整的該電 流係約l〇〇nA，且由=^怨的該第一偏壓配置測量之該電 其中之另—所調整的偏壓配置和該第三偏壓配置的 量之該電流係約lnA二“何儲存狀態的該苐一偏壓配置測 51·如申請專利範 體電路的製造方味W項所述之非揮發性記憶體積 運用二第-:二、中該邏輯更包括： 正電荷’以調整該電冇f二f該電荷陷入結構中增加-淨 運用一、何儲存狀態；以及 負電荷的，在該電荷陷人結構中增加一淨 其；：周整该電荷儲存狀態， 一所調整的配置和該第三碰配置的其中之 流係至少大‘ώ1^狀態的該第一偏麼配置測量之該電 之另—所令^ /弟—偏壓配置和該第三偏壓配置的其中 該電流約10^立W亥電荷儲存狀態的該第一偏壓配置測量之 體電路的37項所述之非揮發性記億體積 電荷存==部份的該電荷陷人結構的該 體電路專利範圍帛37項所述之非揮發性記憶體積 ^ 法其中每一部份的该電街陷入結構的該 何，存狀態係儲存多重位元。 電洞^衣仏方法，其中於該第一偏麈配置期間產生的熱 以干擾4電荷儲存狀態。