TWI242831B - Heat treating jig for semiconductor wafer - Google Patents

Heat treating jig for semiconductor wafer Download PDF

Info

Publication number
TWI242831B
TWI242831B TW093107988A TW93107988A TWI242831B TW I242831 B TWI242831 B TW I242831B TW 093107988 A TW093107988 A TW 093107988A TW 93107988 A TW93107988 A TW 93107988A TW I242831 B TWI242831 B TW I242831B
Authority
TW
Taiwan
Prior art keywords
heat treatment
diameter
semiconductor wafer
wafer
flatness
Prior art date
Application number
TW093107988A
Other languages
English (en)
Other versions
TW200426969A (en
Inventor
Naoshi Adachi
Original Assignee
Mitsubishisumitomo Silicon Cor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishisumitomo Silicon Cor filed Critical Mitsubishisumitomo Silicon Cor
Publication of TW200426969A publication Critical patent/TW200426969A/zh
Application granted granted Critical
Publication of TWI242831B publication Critical patent/TWI242831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67306—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by a material, a roughness, a coating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

1242831 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關應用於縱型熱處理爐之熱處理晶舟的熱 處理工模，更詳細是有關以高溫熱處理大口徑半導體晶圓 之際，可減低形成結晶缺陷發生滑動的半導體晶圓用熱處 理工模。 【先前技術】 以LSI裝置製造製程所處理的半導體晶圓係於氧化、 擴散及成膜等工程中，重複高溫熱處理而製造。其熱處理 之際，若在半導體晶圓的面內產生不均勻的溫度分佈，會 隨此而於半導體晶圓產生熱應力。 一方面，就半導體晶圓的支持方法，會發生起因於晶 圓重量而產生的應力（以下簡稱「自重應力」）。以習知熱 處理用晶舟來看，僅支持矽晶圓之外周部方式的情形下， 熱處理直徑3 00mm的半導體晶圓時，自重應力的影響很 顯著，使用很困難。 了解到上記之熱應力或自重應力，會於熱處理方面， 在半導體晶圓中引起稱爲滑動的結晶缺陷。滑動是造成 L S I裝置之洩放電流增加或半導體晶圓平坦性劣化的原 因。對於確保半導體晶圓之品質特性，欲減低滑動的發 生，故減少該些熱應力或自重應力是很重要。 於半導體晶圓熱處理之際，縱型熱處理爐可縮小設置 空間，適合多量熱處理大口徑的半導體晶圓，故作爲應用 -4- (2) 1242831 於半導體晶圓之各種熱處理的裝置使用。 第1圖係表示應用於縱型熱處理爐的半導體晶圓用的 熱處理晶舟的構成例圖。熱處理晶舟1係由：三根以上的 支柱3、和將該支柱3固定在上下位置的上部頂板5、及 下部頂板6所構成，設有開口部2。在前記支柱8另設晶 圓支持部4，從開口部2這側將半導體晶圓載置在晶圓支 持部4後，插入到縱型熱處理爐，施行預定的熱處理。 如第1圖所示，熱處理晶舟1係以：離間配置的上下 一對頂板5、6、和連結該頂板的複數根支柱3所構成的 緣故，需要將半導體晶圓載置在晶圓支持部4，或是設置 供取出的開口部2。 因而，通常設置在開口部2這側的兩根支柱3，爲了 易於載置或取出半導體晶圓，故在離開半導體晶圓之直徑 相當程度的間距而配設。 於小口徑半導體晶圓熱處理之際，使用前記第1圖所 示的熱處理晶舟1，將晶圓背面的外周部以三點或四點左 右的複數點而支持的方式被廣泛使用。 但是，近年隨著半導體晶圓的大口徑化，所產生的自 重應力大幅增加的話，將使用前記第1圖所示的熱處理晶 舟1的晶圓背面的外周部，以三點或四點左右而支持的方 式中，配合上在支持位置的自重應力增加，會促使自重應 力分佈不均勻，滑動的發生變得很顯著。 因此，最近爲減低隨著半導體晶圓大口徑化的滑動發 生，故提案一以複數點來支持半導體晶圓之背面內部的工 -5- (3) 1242831 模’或是以半導體和環狀線接觸、或以面接觸所支持的工 模構造。 例如’日本特開平第1 0 — 2 703 69號公報中，提案一 在環形（馬蹄形）的支持工模表面，設置可與外周或內周連 通的凹部’或形成複數個貫通孔之晶圓的支持工模。若根 據該支持工模，移動晶圓之際，存在於支持工模外周部的 氣體會被吸引，氣體會經由複數個凹部或貫通孔，流通到 晶圓和支持工模的接觸部位，晶圓就不會貼附在支持工模 上。 此外’日本特開平第1 1 — 3 8 65號公報中，提案一以 兩根呈一對的樑爲一組或複數組，在支柱的長邊方向存在 所需要的間隔而多數水平保持的晶圓積載用晶舟。而且， 藉由調整該兩根樑的間隔，極力抑制晶圓撓曲，防止滑 動。 更於日本特開平第10一 321543號公報中，提案一矽 爲了防止晶圓和圓板形或馬蹄形狀的晶圓支持體（熱處理 工模）的密貼，規定表面粗度的晶圓支持體。 可是’如提案的支持工模，藉由使用改變與晶圓的接 觸方式的熱處理工模，而產生新的問題。即半導體晶圓的 背面會與支持工模接觸，藉此受到各種變形的拘束，熱應 力或自重應力提高，大幅的應力重新附加在半導體晶圓 上，此爲發生滑動的主因。 新的滑動發生之主要因素在於熱處理工模自身的加工 精度，特別是大幅依存在半導體晶圓之背面和支持工模所 -6- (4) 1242831 接觸的區域的表面平坦度和表面粗度。 可是’上記日本特開平10— 270369號公報、特開平 11 一 3865號公報及特開平1〇一 32]543號公報所提案的支 持工模等’雖然有一部分針對表面粗度的記載，不過與減 低滑動的關係並未說明外，有關支持工模等平坦度的記載 也沒有。 一方面，於日本特開第 2003 — 197722號公報中，揭 示出規定表面粗度及平面度，其形狀具有同心圓狀形成在 晶圓保持面的複數貫通孔，規定在晶圓保持面之貫通孔的 總面積的環形（含馬蹄形狀）熱處理用工模。而且，於同公 報中，表面粗度Ra爲〇.1至0.7/zm，平面度爲50//m以 下爲佳。 可是’假設以直徑3 00mm的半導體晶圓爲對象的熱 處理用工模的情況下，將保持其晶圓的區域，欲將所有平 面度確保在50//m以下的話，需要高精度加工，不但增 加製造成本，就加工精度之面而言，無法形成現實的製造 條件。 【發明內容】 如前所述，隨著半導體晶圓大徑化而開發之用以支持 晶圓背面內部的構造之工模，爲造成新的滑動發生的主要 因素，此乃大幅依存在所接觸的區域的平坦度和表面粗 度。 而且，若根據本發明人的檢討，以預定條件來管理平 -7- (5) 1242831 坦度或表面粗度的情況，熱處理工模的表面不一定平坦 在表面依在著因彎曲或表面粗度的凹凸，起因於加諸在 中一部分的凸部的自重應力，而發生滑動就很淸楚。 本發明係以此種檢討結果爲前提，欲解決包括習知 處理工模的問題點的發明，目的在於提供一改善熱處理 模與半導體晶圓之背面接觸的區域的平坦度及表面粗度 甚至限制起因於表面彎曲和表面粗度的凸部，有效地減 發生滑動的熱處理工模。 本發明人係爲解決上記問題點，故應用縱型熱處理 的熱處理晶舟施行各種熱處理，針對熱處理工模的平 度、表面粗度、以及工模表面局部性的凹凸進行各種檢 的結果，得到下記（a)至（d)的見解。 U)規定熱處理工模的厚度，改善起因於熱處理工 之撓曲的平坦度之同時，可防止因自重應力引起的熱處 工模撓曲，甚至隨著表面加工的應變。 但是熱處理工模增厚的話，工模的熱容量增大，在 處理爐內的昇、降混特性劣化，此外，需留意到經由減 半導體晶圓投入片數，使生產性降低的情形。 (b) 規定熱處理工模的平坦度，適度調整表面粗度 藉此改善半導體晶圓和熱處理工模的接觸狀況，就能防 兩者密貼。 (c) 在熱處理工模接觸保持半導體晶圓的區域，附 複數凸部區域，藉此能緩和自重應力或熱應力。 (d) 藉由在熱處理工模的表面進行SiC塗佈，於熱 其 熱 工 低 爐 坦 討 模 理 熱 少 5 止 加 處 (6) 1242831 理使用氧氣氛，在半導體晶圓表面生成氧化皮膜的情況， 亦能防止生成的氧化皮膜和熱處理工模表面的接著。 本發明乃基於上記見解而完成的發明，以以下（1 )至 (5)的半導體晶圓用熱處理工模爲主旨。 (1) 對於將半導體晶圓搭載在其上面而施行熱處理的 圓板形熱處理工模而言，圓板形直徑係爲所搭載之半導體 晶圓直徑的 60%以上，其厚度爲 1.〇mm以上、10mm以 下，與前記半導體晶圓接觸的面之表面粗度（Ra値）爲0·1 // m以上、1 00 // m以下，其平坦度係在同心圓方向的平 坦度爲0.1mm以下，且在直徑方向的平坦度爲0.2mm以 下爲其特徵的半導體晶圓用熱處理工模（以下稱「第一熱 處理工模」）。 (2) 對於將半導體晶圓搭載在其上面而施行熱處理的 圓板形熱處理工模而言，圓板形直徑係爲所搭載之半導體 晶圓直徑的 60%以上，其厚度爲 1.0mm以上、10mm以 下，與前記半導體晶圓接觸的面之表面粗度（Ra値）爲0.1 # m以上、1 0 0 // m以下，且將與前記半導體晶圓接觸的 表面分割成多數區域，對每一區域測定最大高度，各區域 的最大高度和從前記測定値所求得的假設平均値面之差爲 50 μ m以下爲其特徵的半導體晶圓用熱處理工模（以下稱 「第二熱處理工模」）。 (3) 上記「第一、二熱處理工模」，希望與半導體晶 圓接觸的面之直徑爲其半導體晶圓直徑的60%以上。更希 望與半導體晶圓接觸的面爲環形，其外徑爲半導體晶圓直 -9 - 1242831 (7) 徑的6 Ο %以上。 無論那一個構成，在保持大口徑半導體晶圓的情況 下’都能減低半導體晶圓和熱處理工模的接觸面積，防止 經由工模和晶圓的接著所引起的滑動。 (4) 上記「第一熱處理工模」，在與半導體晶圓接觸 的面設有複數凸部區域，針對中心而點對稱性地配置。 此時，希望複數凸部區域的平面形狀爲圓形，其直徑 爲5.〇mm以上、30.0mm以下。 (5) 上記「第一、二熱處理工模」，其基材材料可由 含矽的矽碳化物、矽碳化物、多孔質矽碳化物、石英、矽、 石墨、以及透明碳之任一種所構成。 此時，亦可對上記基材材料施行膜厚1 0 // m以上、 150 # m以下的矽碳化物（Sic)的塗佈。 此外，在未施行 S i C塗佈的情況下，亦可將多結晶 Si膜或Si3N4膜、或Si02膜，使用氣相成長法等堆積ο」 以m至50#m左右。 【實施方式】 〔用以實施發明的最佳形態〕 將載置在本發明之縱型熱處理爐的半導體晶圓用熱處 理工模的實施形態，採用圖面並區分爲「第一熱處理工 模」及「第二熱處理工模」做具體說明。本發明之構成並 不限於以下說明的具體例。 -10- (8) 1242831 l.第一熱處理工模 1 一 1.第一熱處理工模之構成 本發明之第一熱處理工模，圓板形直徑爲所搭載之半 導體晶圓直徑的60%以上，其厚度爲1.0mm以上、10mm 以下，與前記半導體晶圓接觸的面之表面粗度（Ra値）爲 0.1/^m以上、100//m以下，其平坦度在同心圓方向的平 坦度爲0.1mm以下，且在直徑方向的平坦度爲0.2mm以 下爲其特徵。 第2圖係說明本發明之熱處理工模的構成例圖， 係表示平面圖，（b)係表示正面斷面圖，（c)及（d)係表示在 熱處理工模設置圓錐狀及球狀的冲孔的正面斷面圖，以及 (e)係表示在熱處理工模設置環形的正面斷面圖。 第2圖所示的構成中，搭載晶圓1 0的熱處理工模！ ！ 係由外徑D和厚度t所形成的圓板形，外徑D是構成大 於晶圓1 0的直徑。 更於第2圖（c)至（e)表示作爲熱處理工模11之其它構 成斷面例，將熱處理工模1 1的中央部，圓錐狀地施以冲 孔，將熱處理工模1 1的中央部球狀地施以冲孔，以及在 熱處理工模1 1設置環形。 第3圖係說明本發明之熱處理工模之其它構成例圖。 第3圖所示的構成中，搭載晶圓1 〇的熱處理工模1 1係由 以外徑D和厚度t所形成的圓板形所構成，作爲與晶圓 1 〇的接觸面的直徑Da，直徑Da係爲小於晶圓1 〇之直徑 的構成。 -11 - 1242831 Ο) 此乃如前所述，於保持大徑半導體晶圓的情況下，能 減低半導體晶圓1 0和熱處理工模1 1的接觸面積，防止因 熱處理工模和晶圓間之接著的滑動。 第一熱處理工模中，其厚度t規定爲1.0mm以上、 10mm以下。通常熱處理工模中，係藉由確保其厚度，提 高平坦度。因此，形成1 .〇mm以上，於熱處理工模之彎 曲或表面加工時不會產生應變，能改善平坦度。 一方面，其厚度超過10 mm的話，熱處理工模的熱容 量增加，在熱處理爐內的昇溫、降溫特性劣化，且投入片 數減少，生產性降低，故上限爲1 0mm。實際作業上，爲 了在熱處理爐內搭載數十片熱處理工模，故希望其厚度爲 1.5mm以上、5.0mm以下。 第一熱處理工模中，與半導體晶圓接觸的面的表面粗 度爲0.1 // m以上、1 〇 〇 # m以下。本發明所規定的表面粗 度是以JISB 060 1所規定之中心線平均粗度（Ra値）而表 示。 表面粗度未滿0 · 1 // m的情況，係藉由使用二氧化矽 粒或矽碳化物粒進行塑性處理的方法，或利用多能自動加 工裝置或旋盤機等導入工具記號的方法，令表面形成某種 程度粗度，最後表面粗度（Ra値）需爲規定値以上。 施行塑性處理的情況，如果表面粗度（Ra値）變大，熱 處理工模即有破損之虞，表面粗度（Ra値）的上限爲100 // m ° 一方面，導入工具記號的情況，表面粗度（Ra値）的上 -12- (10) 1242831 限値可達到工模厚度的1 / 3，不過考慮到對加工裝置的 負荷或生產性降低，其上限爲1 〇 〇 # m。於本發明中，希 望表面粗度（Ra値）的上限爲5〇//m，更希望爲 上、5 // m以下的範圍。 更在第一熱處理工模中，規定同心圓方向的平坦度爲 0.1mm以下，且直徑方向的平坦度爲〇.2mm以下。本發 明係使用JISB 0621所規定的平坦度。 第4圖係說明本發明所規定的同心圓方向的平坦度及 直徑方向的平坦度圖。如第4圖所示，在同心圓方向的平 坦度係可根據在針對熱處理工模丨丨之中心：!丨a的同心圓 方向（箭頭13)的多點測定取得。此外，直徑方向的平坦度 係可根據在以中心11a爲起點的放射狀方向（箭頭14)的多 點測定取得。 如果同心圓方向的平坦度超過0.1mm，在同心圓內， 三點保持晶圓的可能性變大，變得易於因爲在其保持點的 晶圓自重負荷發生滑動。因而，爲了在同心圓內確保晶圓 的多點保持，同心圓方向的平坦度爲0 · 1 m m以下，希望 爲0.05mm以下。 形成於熱處理工模設有凸部區域之構造的情況，晶圓 的保持係成爲在其中央附近所接觸保持的形態，變得容易 從其接觸位置發生滑動。此情況下，爲了解決前記問題， 希望在熱處理工模設置環形，或在其表面的中央附近設置 凹形形狀。 在熱處理工模設置環形或凹形形狀的情況下，希望環 -13- 1242831 (11) 形％外形或凹形形狀的冲孔內徑爲晶圓之直徑的60%以上' 8 5 %以下。 根據此種構成，晶圓係成爲保持在其直徑的 〜85%的範圍，同時同心圓方向的平坦度爲 〇.imm以 下’故在同心圓內可多點保持，減低滑動的發生。 一方面，熱處理工模的直徑方向的平坦度爲 0.2mm 以下。如果直徑方向的平坦度超過〇.2mm，會有在預定同 心圓附近成爲線接觸之虞，變得易發生滑動。本發明中， 希望直徑方向的平坦度爲0.1mm以下。 上述之熱處理工模的形狀以外，不構成凸部區域的情 況下，在晶圓直徑之6 0 %以下的區域，不需要設置環形或 凹形形狀，平面形狀的熱處理工模亦可。 換句話說，本發明的熱處理工模中，在晶圓直徑之 6 0 % 0以下的區域，爲不存在最大高度區域的形狀，作爲 在晶圓直徑之60%0以上的區域的平坦度，同心圓方向的 平坦度爲0.1mm以下，希望爲0.05mm以下，同時直徑方 向的平坦度爲0.2mm以下，希望爲〇· lnim以下爲其特 徵。藉此就能效率良好的減低滑動。 於本發明之熱處理工模中’平坦度之下限値以接近 〇 (零）的程度爲佳’不過若考慮到機械加工精度或製造成 本’本身會受到限制’任一平坦度均希望以0 03mm爲下 限。 如前所述，第4圖所示的同心圓方向及直徑方向的平 坦度’可根據多點測定求得。該多點測定中，於同心圓方 -14- (12) 1242831 向測定之際，例如，半徑爲5 m m間距的圓周上均等 割形成5 m m間距左右進行測定。 一方面，於徑方向測定之際，例如熱處理工模的 爲以5mm間距左右而均等地分割的角度（3 00mm晶圓 象的情況，做1 8 0分割，角度2。），於直徑方向在 間距的等間隔進行測定。 關於第一熱處理工模的平坦度，例如使用直徑相 3 0 0 m m的砂碳化物材料，以圓板加工製作工模的情 進行利用平面度測定裝置的多點測定（例如5mm間距 隔測疋）。根據其資訊’更藉由施行切削或硏磨、或 塑性處理工程等，調整最後的熱處理工模的平坦度。 第一熱處理工模中，與半導體晶圓接觸的面爲環 希望其外徑小於半導體晶圓的直徑。藉此就能減低與 體晶圓的接觸面積，更可切割中心部分，進一步減低 面積。 第5圖係說明與本發明之半導體晶圓接觸的面爲 的熱處理工模的構成圖，（a)係表示平面圖，（b)係表 面斷面圖。搭載晶圓1 0的熱處理工模1丨係以由外: 及厚度t所形成的圓板形所構成，與晶圓1 〇的接觸面 成爲外徑D 〇及內徑D i的環形，其外徑D 〇小於晶S 的直徑。 爲了形成環形，分別在環形外周側的段差d 1及 形內周側的段差d 2，並未特別限定，不過確保不接 圓1 〇的程度即可。 地分 外周 爲對 5mm 當於 況， 等間 局部 形， 半導 接觸 環形 示正 徑D lib ΒΙΟ 在環 觸晶 -15- (13) 1242831 如第5圖所示，藉由以環形所構成，與晶圓1 〇接觸 的面1 1 b的面積就能更小於前記第3圖所示的構成例，就 能防止因半導體晶圓和熱處理工模之接著的滑動。 第一熱處理工模中’係在與半導體晶圓接觸的面，設 置複數凸部區域，就可針對中心做點對稱配置。藉此，平 衡佳’減低接觸面積，防止因密貼的滑動。此情況，複數 凸部區域的平面形狀爲圓形，希望其直徑爲5.0mm以 上、30.0mm以下。平衡佳，能更進一步減低接觸面積。 第6圖係說明具有本發明之複數凸部區域的熱處理工 模的構成圖’（a)係表示熱處理工模的平面圖，（b)係表示 根據搭載半導體晶圓的X一 X視野的正面斷面圖。第6圖 所示的構成中，設置在中心的凸部區域1 5、設置在半徑 rl之圓周上的六個凸部區域16、以及在半徑r2之圓周上 設置十二個凸部區域1 7。 凸部區域1 5、1 6、1 7的配置係針對熱處理工模1 1的 中心1 1 a形成點對稱。更希望凸部區域1 7的最外周間的 距離D s係小於晶圓的直徑。 凸部區域的配置並不限於第6圖所示的配置，其它配 置亦被容許。例如，從工模的中心依序增大凸部區域的直 徑，在大直徑的凸部區域的間隙，設有小直徑的凸部區域 的配置亦可。 凸部區域的形狀並不限於第6圖（a)所示的淺凹構造， 亦可爲由圖未表示的格子狀等網狀構造所形成的凸部區域 形狀。在熱處理工模形成凸部區域的情況，如下記第7圖 -16 - (14) 1242831 所示，貼上保護密封片施行塑性處理亦可，此外亦可以刀 尖施行溝槽切割。 第7圖係說明在熱處理工模表面設置凸部區域的順序 圖，於（a)至（d )表示其順序。圖（a)、（ b )中，係在形成凸部 區域的熱處理工模1 1的表面，貼上形成凸部區域形狀的 保護密封片1 8。然後如圖（c)所示，利用塑性處理B切削 未貼上保護密封片18的表面，藉此如圖（d)所示，就可製 作設置凸部區域1 5、1 6、1 7的熱處理工模1 !。 第一熱處理工模中，其基材材料可採用含矽的矽碳化 物、矽碳化物、多孔質矽碳化物、石英、矽、石墨、以及 透明碳的任一種。 特別是矽、石墨及透明碳，在與矽晶圓的接觸區域， 由於其硬度與矽相等或軟，故能達到更進一步減低滑動。 更希望在基材材料上塗佈膜厚10/im以上、150mm 以下的矽碳化物（S i C )。藉由塗佈高純度的S i C，減少對晶 圓的污染。此外，使用石墨或透明碳製工模的情況下，塗 佈SiC亦適用於氧化氣氛的熱處理。 此外，取代SiC塗佈，而將多結晶Si膜或Si 3N4膿 或5丨02膜堆積〇.2//111至50#111左右也很效果。 1-2.實施例 製作將工模形狀、厚度t、表面粗度（Ra値）以及平坦 度等做各種變更的第一熱處理工模，插入到縱型熱處理爐 的四點外周支持的晶圓支持部，且搭載直徑3 00mm的矽 -17- (15) 1242831 晶圓。 熱處理係件是在含有1 %氧的氣體氣氛中，從室溫昇 溫到1 3 0 0 °c ，然後以1 3 0 0 °C保持兩小時，然後降溫到室 溫。將熱處理後的矽晶圓以X光線裝置進行觀察，確認 有無發生滑動。 (實施例1) 實施例1係製作具有前記第6圖所示的複數凸部區域 的熱處理工模。因此，如前記第7圖所示，使用矽作爲熱 處理工模的基板材料，加工成由直徑 3 04mm及厚度 2.5mm、同心圓方向的平坦度爲〇 · 〇 4 m m以及直徑方向的 平坦度爲〇.〇4mm所形成的圓板形（工程（a))。 在所獲得的圓板上，以間距1 . 〇mm幅寬的間隔，在 直徑8.0mm的圓形保護密封片18進行遮罩（工程（b))，施 行塑性處理B，將圓板表面進行50 // m切削（工程（c))後’ 除去圓形保護密封片18，形成凸部區域15、16、17(工程 ⑷）。 更在所獲得的圓板工模1 1的表面整面，施行弱塑性 處理，藉此製作表面粗度（Ra値）爲1 .5 // m的熱處理工 模。 使用所製作的熱處理工模，並觀察實施上記熱處理之 後的矽晶圓結果，並未發生滑動。 (實施例2) -18- (16) 1242831 實施例2中係施行S i C塗佈。基體材料使用砂，加工 成直徑304mm及厚度2.0mm、同心圓方向的平纟日度爲 0.02mm以及直徑方向的平坦度爲0.06mm的圓板形。其 次，以塑性處理將表面粗度（Ra値）形成2.5 m外，將 SiC塗佈以換算而堆積20/im，接著除去異常siC成長區 域，故輕微施行表面硏磨，更施行塑性處理，製作表面粗 度（Ra値）爲1.9/im的熱處理工模。 使用所製作的熱處理工模，並觀察實施上記熱處理之 後的矽晶圓結果，並未發生滑動。 (實施例3 ) 實施例3中，基體材料係使用矽碳化物，加工成由直 徑304mm及厚度2.0mm、同心圓方向的平坦度爲〇.〇8mm 以及直徑方向的平坦度爲〇. 1 9mm所形成的圓板形外，以 塑性處理製作表面粗度（Ra値）爲1 ·0// m的熱處理工模。 使用所製作的熱處理工模，觀察實施上記熱處理之後 的矽晶圓結果，會發生20至30mm左右的數個滑動。 (實施例4) 實施例4中係使用改變表面粗度（Ra値）的熱處理工 模。基體材料係使用矽，以第5圖所示的構造，加工成由 外徑 D 爲 3 04mm、外徑 Do爲 23 0mm、內徑 Di爲 200mm、有關lib的面之同心圓方向的平坦度爲0.05mm 以及直徑方向的平坦度爲〇.〇6mm所形成的圓板形外，進 -19- (17) 1242831 行鏡面硏磨，更於鏡面硏磨後施行塑性處理。 製作所準備之圓板表面粗度（Ra値）爲0.02 // m(就鏡 面硏磨那樣）以及由〇 · 1 # m、1 . 3 # m和4.7 /i m (鏡面硏磨 後塑性處理）的四個水平所形成的熱處理工模。 使用所製作的熱處理工模，並觀察實施上記熱處理之 後的矽晶圓。使用表面粗度（Ra値）爲0.02 // m的熱處理工 模的情況下，發生許多起因於熱處理工模和矽晶圓之接著 的滑動。 一方面，使用表面粗度（Ra値）爲0.1/im的熱處理工 模的情況下，熱處理工模和矽晶圓和微細接著痕爲主要因 素，會發生微弱的數個滑動，使用表面粗度（Ra値）爲1.3 // m及4.7 // m的熱處理工模的情況下，並未觀察到發生 滑動。 (比較例1) 比較例1中係使用較薄的熱處理工模。基體材料係使 用矽碳化物，製作直徑304mm及厚度0.75mm、同心圓方 向的平坦度爲〇.〇8mm以及直徑方向的平坦度爲 0.19mm， 進而表面粗度（Ra値）爲的熱處理工模。 使用所製作的熱處理工模，並觀察實施上記熱處理之 後的矽晶圓結果，由於工模的壁厚很薄，故成爲因矽晶圓 的自重應力之變形的原因，發生許多滑動。 2 .第二熱處理工模 -20- (18) 1242831 2 - 1 .第二熱處理工模的構成 本發明之第二熱處理工模係搭載圓板形的直徑爲半導 體晶圓的直徑的6 0 %以上，其厚度爲1 · 〇 m m以上、1 0 m m 以下，與前記半導體晶圓接觸之面的表面粗度（Ra値）爲 〇.〇5 // m以上、1〇〇 # m以下，與前記半導體晶圓接觸的 表面分割爲多數區域，對每一區域測定最大高度，各區域 的最大高度和由前記測定値所求得的假設平均値面之差爲 50# m以下爲其特徵。 第二熱處理工模中係以所搭載的晶圓直徑3 00mm的 大徑爲對象’接觸保持晶圓的圓板、或環形的外形爲半導 體晶圓之直徑的60 %以上，其厚度爲1.0mm以上、10mm 以下’係與前記第一熱處理工模相同，不過後述之外觀上 的平坦度良好的緣故，表面粗度（Ra値）規定爲0.05// m以 上、1 0 0 μ m以下，更取代平坦度的特性，來規定假設平 均値面的槪念。 前述第一熱處理工模中，爲了搭載直徑3 00mm的大 徑晶圓，故規定其表面的平坦度。可是確保所規定的平坦 度，需要超高精度的機械加工，故有製造成本高漲的問 題。 通常在與半導體晶圓接觸的熱處理工模表面，局部性 存在凹凸的彎曲，形成在該彎曲的最大高度位置保持晶 圓。因此，第二熱處理工模中，預定精度地保留平坦度， 測定在各區域的最大高度。 即第二熱處理工模中，例如平坦度以預定水平的方式 -21 - 1242831 (19) 施行加工，其表面分割爲5mm角的區域，於各區域依序 接觸探針進行多點的平面度測定。而且，測定在各區域的 最大高度，由所得到的平面度測定値求得假設平均値面。 其次，在各區域的彎曲最大高度和假設平均値面之差 欲形成5 0 m以下，將超過5 0 # m的區域，例如利用塑 性處理削除，藉此外觀上的平坦度即多點的平面度測定的 各區域的最大高度和由測定値所求得的假設平均値面之差 減小。 像這樣藉由減小外觀上的平坦度，就可增加在保持晶 圓之區域中的接觸點，故可分散隨著晶圓之自重應力的負 荷。 第8圖係說明管理本發明之第二熱處理工模所規定的 多點平面度測定的各區域之最大高度和由測定値所求得的 假設平均値面之差的方法圖。如同圖所示，在熱處理工模 1 1的整面形成表面彎曲1 9，其表面的一部分微視性地觀 察的話，會看見呈現表面粗度的表面波形20。 第二熱處理工模的外觀上的平坦度，例如加工形成熱 處理工模11的平坦度爲0.2mm(200 //m)左右，將其表面 以5 mm間距角等的間隔分割成N個區域，施行多點平面 度測定。 具體而言，使分割之區域的各區域（第8圖係表示S 1 至S5)接觸探針21，來測定在各區域的最大高度，由所得 到的平面度測定値求得假設平均値面22。 而且，在各區域的最大高度和假設平均値面22之差 -22- (20) 1242831 (第8圖係表示HI至H5)，以形成基準値；^爲5〇/im之 基準面2 3以下的方式進行管理。藉此，外觀上的平坦 度，會比初期加工的平坦度200 m更大幅地改善。 於最大高度和假設平均値面之差超過5〇vm(基準値 H a)的區域（第8圖係相當於區域5 3和5 4 )，施行塑性處理 並管理在最大高度爲50//m以下。 如上所述，藉由管理與半導體晶圓接觸之面的最大高 度和假設平均値面之差’即可增加在保持晶圓之區域中的 接觸點，故可分散隨著晶圓之自重應力的負荷。 更於第二熱處理工模中，管理最大高度和假設平均値 面之差，係比假設平均値面更低的區域，最難與晶圓接觸 的緣故，不需要管理。 而且，以塑性處理等削除的區域僅爲最大高度和假設 平均値面之差超過基準値的區域之緣故，可精度良好的進 行精細加工。 如上所述，第二熱處理工模中，在各區域的最大高度 和假設平均値面之差中，在所有區域以最大高度Hm ax (第 8圖係相當於區域S 3 )爲外觀上的平坦度來加以管理。而 且，其基準値爲5〇em。 第二熱處理工模中，如前記第5圖所示，希望與半導 體晶圓接觸之面爲環形，其外徑比半導體晶圓之直徑更 小。藉此可減低與半導體晶圓之接觸面積，更切割中心部 分而減低接觸面積，平坦度管理就更容易進行。 而且，第二熱處理工模中，其基材材料可採用含矽的 -23- 1242831 (21) 砂碳化物、矽碳化物、多孔質矽碳化物石英、砂、石墨、 以及透明的任一種。 此外，如前記第一熱處理工模之基材材料所說明，取 代10 " m以上、150 v m以下的SiC塗佈或Sic塗佈，將 結晶Si膜或Si3N4膜或Si02膜，堆積0.2 // m至沈 左右也很有效果。 2 - 2 ·實施例 製作各種改變工模形狀、厚度t、表面粗度（Ra値）及 外觀上之平坦度等的第二熱處理工模，且插入到縱型熱處 理爐之四點外周支持的晶圓支持部，搭載直徑8〇〇mm的 矽晶圓。 熱處理條件係在含有1 %氧的氣體氣氛中，從室溫昇 溫到1 3 00 °C，然後以1 3 00 °C保持兩小時，然後降溫到室 溫。將熱處理後的矽晶圓利用X射線裝置進行觀察，確 認有無滑動產生。 (實施例5) 在實施例5中，製作前記第3圖所示的熱處理工模。 因此，製作外徑D爲3 1 9mm、厚度t爲2.0mm、與晶圓的 接觸面的直徑D a爲2 8 5 mm，而基材材料由燒結矽碳化物 所形成的熱處理工模。 其次，將表面分割爲5mm角的區域，根據多點的平 面度測定，來測定在各區域的最大高度，與求得的假設平 -24- (22) 1242831 均値面之差超過5 0 // m的區域，利用 將外觀上的平坦度形成5 0 # m以下。 而形成表面粗度（Ra値）爲1.4// m。 使用所獲得的熱處理工模，來_察 的砂晶圓結果，在與晶圓的接觸面的外 動，不過其它不會發生滑動。 (實施例6) 實施例6中，製作基材材料由砂所 的熱處理工模。製作外徑D爲319mm、 與晶圓之接觸面的直徑Da爲2 8 5 mm， 形成的熱處理工模。 其次’與實施例5相同的條件，藉 定’來測定在各區域的最大高度，最後 度爲5 0 /i m以下。更施行塑性處理，死 爲 1 .4 // m。 使用所得到的熱處理工模，並觀察 的矽晶圓結果，並未發生滑動。 (實施例7) 實施例7係於基材材料由矽所形成 處理工模施行S i C塗佈。製作外徑D 爲2.0mm、與晶圓的接觸面的直徑Da 材料由矽所形成的熱處理工模。 塑性處理來削除， 更施行塑性處理， 施行上記熱處理後 周部會稍微發生滑 形成的第3圖所示 厚度t爲2.0mm、 而基材材料由矽所 由多點的平面度測 形成外觀上的平坦 成表面粗度（Ra値） 實施上記熱處理後 的第3圖所示的熱 爲319mm、厚度t 爲285mm，而基材 -25- (23) 1242831 其次，與實施例 5相同條件，藉由多點的平面度測 定’來測定在各區域的最大高度，且施行與所求得的假設 平均値面之差形成5 0 // m以下的加工，形成外觀上的平 坦度爲50/im以下。更施行塑性處理，形成表面粗度（Ra 値）爲 1 · 4 // m ° 接著，將 S i C塗佈利用換算堆積2.0//111，然後將表 面異常突起物施以硏磨加工，更利用兩面塑性處理，以約 l〇/im程度除去SiC塗佈膜後，形成表面粗度爲1.5 β m 〇 使用所獲得的熱處理工模，並觀察實施上記熱處理後 的矽晶圓結果，會發生一個微小的滑動。 (實施例8) 實施例8係在基材材料由矽所形成的第5圖所示的熱 處理工模，施以SiC塗佈。製作外徑D爲319mm、厚度t 爲4.0mm、與晶圓的接觸面的外徑Do爲230mm、內徑Di 爲180mm，基材材料由透明碳所形成的熱處理工模。 其次，與實施例5相同的條件，藉由多點的平面度測 定，來測定在各區域的最大高度，將與所求得的假設平均 値面之差超過5 0 // m的區域，以塑性處理削除，形成外 觀上的平坦度爲5 0 # m以下。更將塑性處理的表面施以 硏磨，形成表面粗度（R a値）爲1 .2 // m。 接著，堆積S i C塗佈5 〇 # m，然後利用塑性處理，硏 磨10//m左右的塗佈區域，形成表面粗度（Ra値）爲〇.9 -26- (24) 1242831 U m。 使用所獲得的熱處理工模’並觀察實施上記熱處 的矽晶圓結果，並未發生滑動。 (比較例2) 比較例2係以薄壁所構成，使用前記第2圖所示 處理工模。因此，製作外徑D爲3 1 9 m m、厚度 0.8 5mm ’而基材材料由矽碳化物所形成的熱處理工模 其次，與實施例5相同的條件，藉由多點的平面 定’來測定在各區域的最大高度，將與所求得的假設 値面之差超過5 0 // m的區域，利用塑性處理而削除 成外觀上的平坦度爲50//m以下。更將塑性處理的 加以硏磨，形成表面粗度（R a値）爲1 . 5 // m。 使用所獲得的熱處理工模，並觀察實施上記熱處 的矽晶圓結果，從晶圓的外周面發生許多滑動。 〔產業上的可利用性〕 根據本發明的熱處理工模，將所搭載的圓板形由 體晶圓之直徑的60%以上所形成，藉由其厚度爲1· 至1〇mm，與前記晶圓接觸的面的表面粗度（Ra値）爲 #^至100/im，其平坦度規定在同心圓方向及直 向’或取代前記平坦度，藉由多點的平面度測定，來 在各區域的最大高度，且藉由與所求得的假設平均値 差爲50 " m以下，就能減低因半導體晶圓與熱處理 理後 的熱 t爲 〇 度測 平均 ，形 表面 理後 半導 0mm 0.1 徑方 測定 面之 工模 -27- (25) 1242831 密貼所發生的滑動。藉此，將自重應力大的半導體晶圓施 行熱處理的情況下，亦能有效地防止發生滑動，可廣泛適 用作爲穩定的半導體基板用的熱處理工模。 【圖式簡單說明】 第1圖係表示應用於縱型熱處理爐的半導體晶圓用的 熱處理晶舟的構成例圖。 第2圖係說明本發明之熱處理工模的構成例圖，（a) 係表示平面圖，（b)係表示正面斷面圖，（c)及（d)係表示於 熱處理工模設置圓錐狀及球狀的冲孔的正面斷面圖、以及 (e)係表示在熱處理工模設置環形的正面斷面圖。 第3圖係說明本發明之熱處理工模之其它構成例的斷 面圖。 第4圖係說明在本發明所規定的同心圓方向之平坦度 及直徑方向的平坦度的圖。 第5圖係說明與本發明之半導體晶圓接觸的面爲環形 的熱處理工模的構成圖，（a)係表示平面圖，（b)係表示正 面斷面圖。 第6圖係說明具有本發明之複數凸部區域的熱處理工 模的構成圖，U)係表示熱處理工模的平面圖，（b)係表示 根據搭載半導體晶圓的X - X視野之正面斷面圖。 第7圖係說明在熱處理工模表面設置凸部區域之順序 圖，表示依（a)至（d)順序。 第8圖係說明管理本發明之第二熱處理工模所規定的 -28- (26) 1242831 多點平面度測定之各區域的最大高度和從測定値所求得的 假設平均値面之差的方法圖。 〔主要元件符號說明〕 1 〇:晶圓 I 1 :熱處理工模
II a :中心 1 1 b :面 1 5、1 6、1 7 :凸部區域 1 8 :保護密封片 1 1 〇 :熱處理工模 1 9 :表面彎曲 2 0 :表面波形 2 1 :探針
22:假設平均値面 23:基準面 5 3、5 4 :區域 -29-

Claims (1)

  1. (1) 1242831 拾、申請專利範圍 1 . 一種半導體晶圓用熱處理工模，乃屬於將半導體 晶圓搭載在其上面進行熱處理之圓板形的熱處理工模，其 特徵爲： 圓板形的直徑係由所搭載之半導體晶圓的直徑的6 〇 % 以上所形成， 其厚度爲1.0mm以上、10mm以下， 與前記半導體晶圓接觸的面的表面粗度（R a値）爲〇 .；[ 以上、loovm以下， 其平坦度係在同心圓方向的平坦度爲O.lmm以下， 且在直徑方向的平坦度爲0.2 mm以下。 2 .如申請專利範圍第1項所記載的半導體晶圓用熱 處理工模’其中，與前記半導體晶圓接觸之面的直徑，係 爲其半導體晶圓之直徑的60 %以上。 3 ·如申請專利範圍第1項所記載的半導體晶圓用熱 處理工模’其中，與前記半導體晶圓接觸的面爲環形，其 外徑係爲則記半導體晶圓之直徑的6 0 %以上。 4 ·如申請專利範圍第1項至第3項所記載的半導體 晶圓用熱處理工模，其中，在與前記半導體晶圓接觸的 面，設置複數凸部區域，針對中心做點對稱配置。 5 ·如申請專利範圍第4項所記載的半導體晶圓用熱 處理工模’其中，前記複數凸部區域的平面形狀，係直徑 爲5.〇mm以上、30.0mm以下的圓形。 6 ·如申請專利範圍第1項至第3項所記載的半導體 -30· (2) 1242831 晶圓用熱處理工模，其中，基材材料是由含矽的矽碳化物、 矽碳化物、多孔質矽碳化物、石英、砂、石墨、以及透明 碳的任一項所形成。 7 ·如申請專利範圍第6項所記載的半導體晶圓用熱 處理工模，其中’更在前記基材材料塗佈膜厚爲10//m 以上、1 50 // m以下的矽碳化物（Sic)。 8. —種半導體晶圓用熱處理工模，乃屬於將半導體 晶圓ί合載在其上面進行熱處理之圓板形的熱處理工模，其 特徵爲： 圓板形之直徑係爲所搭載的半導體晶圓之直徑的 6 0 % 0以上， 其厚度爲1.0mm以上、10mm以下， 與前記半導體晶圓接觸的面的表面粗度（Ra値）爲 0.05//m 以上、100/zm 以下， 將與前記半導體晶圓接觸的表面分割爲多數區域，在 每一區域測定最大高度，各區域的最大高度和由前記測定 値所求得的假設平均値面之差爲5 0 // m以下。 9 .如申請專利範圍第8項所記載的半導體晶圓用熱 處理工模’其中，與前記半導體晶圓接觸之面的直徑係爲 其半導體晶圓之直徑的60%以上。 10·如申請專利範圍第8項所記載的半導體晶圓用熱 處理工模，其中，與前記半導體晶圓接觸的面爲環形，其 外徑係爲前記半導體晶圓之直徑的60%以上。 11.如申請專利範圍第8項至第1 〇項所記載的半導 -31 - (3) 1242831 體晶圓用熱處理工模，其中，基材材料是由含砍的矽碳化 物、矽碳化物、多孔質矽碳化物、石英、矽、石墨、以及 透明碳的任一種所形成。 1 2 .如申請專利fc圍第1 1項所記載的半導體晶圓用 熱處理工模’其中，更在前記基材材料塗佈膜厚爲1〇/im 以上、1 5 0 # m以下的砂碳化物（s i c )。 -32-
TW093107988A 2003-04-02 2004-03-24 Heat treating jig for semiconductor wafer TWI242831B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003099709 2003-04-02

Publications (2)

Publication Number Publication Date
TW200426969A TW200426969A (en) 2004-12-01
TWI242831B true TWI242831B (en) 2005-11-01

Family

ID=33156706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093107988A TWI242831B (en) 2003-04-02 2004-03-24 Heat treating jig for semiconductor wafer

Country Status (7)

Country Link
US (1) US7331780B2 (zh)
EP (1) EP1615261B8 (zh)
JP (1) JPWO2004090967A1 (zh)
KR (1) KR100758965B1 (zh)
CN (1) CN100517612C (zh)
TW (1) TWI242831B (zh)
WO (1) WO2004090967A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534619B2 (ja) * 2004-06-21 2010-09-01 株式会社Ｓｕｍｃｏ 半導体シリコン基板用熱処理治具
US7891975B2 (en) * 2004-08-06 2011-02-22 Hitachi Kokusai Electric, Inc. Heat treatment apparatus and method of manufacturing substrate
US7625205B2 (en) * 2004-09-30 2009-12-01 Hitachi Kokusai Electric Inc. Heat treatment apparatus and method of manufacturing substrates
WO2006043531A1 (ja) * 2004-10-19 2006-04-27 Canon Anelva Corporation 基板支持・搬送用トレイ
US20060144337A1 (en) * 2005-01-06 2006-07-06 Hsien-Che Teng Heater for heating a wafer and method for preventing contamination of the heater
DE102005013831B4 (de) 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP5050363B2 (ja) * 2005-08-12 2012-10-17 株式会社Ｓｕｍｃｏ 半導体シリコン基板用熱処理治具およびその製作方法
US7622803B2 (en) * 2005-08-30 2009-11-24 Cree, Inc. Heat sink assembly and related methods for semiconductor vacuum processing systems
EP1772901B1 (en) * 2005-10-07 2012-07-25 Rohm and Haas Electronic Materials, L.L.C. Wafer holding article and method for semiconductor processing
JP2007201417A (ja) * 2005-12-28 2007-08-09 Tokyo Electron Ltd 熱処理用ボート及び縦型熱処理装置
JP2007281030A (ja) * 2006-04-03 2007-10-25 Sumco Corp シリコンウェーハの保持方法
JP2008021888A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 治具装置
JP2008108926A (ja) * 2006-10-26 2008-05-08 Bridgestone Corp ウェハ熱処理用治具
JP4864757B2 (ja) * 2007-02-14 2012-02-01 東京エレクトロン株式会社 基板載置台及びその表面処理方法
CN101978473B (zh) * 2008-03-20 2015-11-25 应用材料公司 具有滚轧成型表面的基座和制造所述基座的方法
US8042697B2 (en) * 2008-06-30 2011-10-25 Memc Electronic Materials, Inc. Low thermal mass semiconductor wafer support
JP5000597B2 (ja) * 2008-07-22 2012-08-15 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの支持具
EP2562290A3 (en) * 2008-08-29 2016-10-19 Veeco Instruments Inc. Wafer carrier with varying thermal resistance
JP5498678B2 (ja) * 2008-09-25 2014-05-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8486726B2 (en) * 2009-12-02 2013-07-16 Veeco Instruments Inc. Method for improving performance of a substrate carrier
US8420554B2 (en) 2010-05-03 2013-04-16 Memc Electronic Materials, Inc. Wafer support ring
US9227295B2 (en) 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
US9464362B2 (en) * 2012-07-18 2016-10-11 Deca Technologies Inc. Magnetically sealed wafer plating jig system and method
US10316412B2 (en) 2012-04-18 2019-06-11 Veeco Instruments Inc. Wafter carrier for chemical vapor deposition systems
US10167571B2 (en) 2013-03-15 2019-01-01 Veeco Instruments Inc. Wafer carrier having provisions for improving heating uniformity in chemical vapor deposition systems
TWI602779B (zh) * 2013-03-28 2017-10-21 三菱綜合材料股份有限公司 矽構材及矽構材之製造方法
JP5991284B2 (ja) * 2013-08-23 2016-09-14 信越半導体株式会社 シリコンウェーハの熱処理方法
CN111584396B (zh) * 2013-11-06 2023-09-01 应用材料公司 溶胶凝胶涂布的支撑环
CN103743239B (zh) 2013-12-27 2015-05-20 深圳市华星光电技术有限公司 石英卡夹装置及其制作方法与带该石英卡夹装置的oled高温炉
JP6335587B2 (ja) * 2014-03-31 2018-05-30 株式会社荏原製作所 基板保持機構、基板搬送装置、半導体製造装置
JP6601493B2 (ja) * 2015-05-28 2019-11-06 Ａｇｃ株式会社 ガラス基板、および積層基板
JP2017126717A (ja) * 2016-01-15 2017-07-20 東京エレクトロン株式会社 載置台の表面処理方法、載置台及びプラズマ処理装置
JP7030604B2 (ja) * 2018-04-19 2022-03-07 三菱電機株式会社 ウエハボートおよびその製造方法
CN111942882B (zh) * 2020-08-13 2022-06-10 长春中科长光时空光电技术有限公司 一种晶圆卸取设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242501A (en) * 1982-09-10 1993-09-07 Lam Research Corporation Susceptor in chemical vapor deposition reactors
DE8321679U1 (de) * 1983-07-27 1983-12-01 Norton Co., 01606 Worcester, Mass. Platte aus feuerfestem material
NL9300389A (nl) * 1993-03-04 1994-10-03 Xycarb Bv Substraatdrager.
US5514439A (en) * 1994-10-14 1996-05-07 Sibley; Thomas Wafer support fixtures for rapid thermal processing
US5761023A (en) * 1996-04-25 1998-06-02 Applied Materials, Inc. Substrate support with pressure zones having reduced contact area and temperature feedback
US6001183A (en) * 1996-06-10 1999-12-14 Emcore Corporation Wafer carriers for epitaxial growth processes
JP3692697B2 (ja) * 1997-03-25 2005-09-07 三菱住友シリコン株式会社 ウェハ支持体及び縦型ボート
JPH113865A (ja) 1997-04-15 1999-01-06 Sumitomo Metal Ind Ltd ウエハー積載用ボート及びその製造方法
JPH10321543A (ja) * 1997-05-20 1998-12-04 Sumitomo Metal Ind Ltd ウェハ支持体及び縦型ボート
US6264467B1 (en) * 1999-04-14 2001-07-24 Applied Materials, Inc. Micro grooved support surface for reducing substrate wear and slip formation
KR100427916B1 (ko) * 1999-09-03 2004-04-28 미쯔이 죠센 가부시키가이샤 웨이퍼 보유 지지구
JP2001284275A (ja) * 2000-03-29 2001-10-12 Toshiba Ceramics Co Ltd ＣＶＤ−ＳｉＣ膜被覆半導体熱処理用部材
US6634882B2 (en) * 2000-12-22 2003-10-21 Asm America, Inc. Susceptor pocket profile to improve process performance
US6896738B2 (en) * 2001-10-30 2005-05-24 Cree, Inc. Induction heating devices and methods for controllably heating an article
JP2003197722A (ja) 2001-12-26 2003-07-11 Toshiba Ceramics Co Ltd 半導体ウェーハ熱処理用治具及びこれを用いた熱処理用装置並びに半導体ウェーハ熱処理用治具の製造方法
US7256375B2 (en) * 2002-08-30 2007-08-14 Asm International N.V. Susceptor plate for high temperature heat treatment
US6709267B1 (en) * 2002-12-27 2004-03-23 Asm America, Inc. Substrate holder with deep annular groove to prevent edge heat loss
JP4534619B2 (ja) * 2004-06-21 2010-09-01 株式会社Ｓｕｍｃｏ 半導体シリコン基板用熱処理治具

Also Published As

Publication number Publication date
WO2004090967A1 (ja) 2004-10-21
US20060078839A1 (en) 2006-04-13
EP1615261A4 (en) 2010-05-19
US7331780B2 (en) 2008-02-19
EP1615261A1 (en) 2006-01-11
EP1615261B1 (en) 2019-05-08
CN100517612C (zh) 2009-07-22
TW200426969A (en) 2004-12-01
EP1615261B8 (en) 2019-09-18
CN1771588A (zh) 2006-05-10
JPWO2004090967A1 (ja) 2006-07-06
KR20050115939A (ko) 2005-12-08
KR100758965B1 (ko) 2007-09-14

Similar Documents

Publication Publication Date Title
TWI242831B (en) Heat treating jig for semiconductor wafer
US7163393B2 (en) Heat treatment jig for semiconductor silicon substrate
WO2005124839A1 (ja) 半導体シリコン基板用熱処理治具
US7582166B2 (en) Holder for supporting wafers during semiconductor manufacture
KR100816180B1 (ko) 반도체 기판용 열처리 치구 및 반도체 기판의 열처리 방법
JP4247429B2 (ja) 基板ホルダ、サセプタ、基板ホルダの製造方法
JP4386837B2 (ja) 熱処理装置、半導体装置の製造方法及び基板の製造方法
JPWO2006035879A1 (ja) 熱処理装置及び基板の製造方法
TWI416600B (zh) A heat treatment method for a vertical type heat treatment, and a heat treatment method using a semiconductor wafer of the crystal boat
TW200834802A (en) Substrate support components having quartz contact tips
JP2004200436A (ja) サセプタ及びその製造方法
KR100607890B1 (ko) 막두께 측정용 모니터 웨이퍼
JP3687578B2 (ja) 半導体シリコン基板の熱処理治具
JP2006237625A (ja) 熱処理装置、半導体装置の製造方法及び基板の製造方法
JP3909720B2 (ja) 半導体熱処理用ガラス状カーボン製ダミーウエハ
TW202146845A (zh) 晶圓外周變形之評價方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent