JP2008021888A - 治具装置 - Google Patents

治具装置 Download PDF

Info

Publication number
JP2008021888A
JP2008021888A JP2006193520A JP2006193520A JP2008021888A JP 2008021888 A JP2008021888 A JP 2008021888A JP 2006193520 A JP2006193520 A JP 2006193520A JP 2006193520 A JP2006193520 A JP 2006193520A JP 2008021888 A JP2008021888 A JP 2008021888A
Authority
JP
Japan
Prior art keywords
jig
held
holding
hole
jig device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006193520A
Other languages
English (en)
Inventor
Daisuke Ejima
大介 江島
Takeshi Kida
剛 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006193520A priority Critical patent/JP2008021888A/ja
Priority to KR1020070062348A priority patent/KR100851014B1/ko
Priority to US11/822,337 priority patent/US8002542B2/en
Priority to TW096125523A priority patent/TW200814262A/zh
Publication of JP2008021888A publication Critical patent/JP2008021888A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D5/00—Supports, screens, or the like for the charge within the furnace
    • F27D5/0037—Supports specially adapted for semi-conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】被保持物のリフロープロファイルの偏差を防止することができる構造の治具装置を提供する。
【解決手段】被保持物を保持する保持凹部２０１の外側に穴部２０２が形成されている。従って、保持凹部２０１に保持される被保持物の外側に、治具装置２００の熱容量の大きな部分が隣接することを、その穴部２０２により防止することができる。このため、被保持物を治具装置２００とともにリフロー処理する場合、複数の被保持物のリフロープロファイルに偏差が発生することや、被保持物の内部にリフロープロファイルの偏差が発生することを、防止することができる。
【選択図】図１

Description

本発明は、加熱される被保持物を保持する治具装置であって、特に、リフロー処理する半導体装置を保持する治具装置に関する。
現在、半導体装置として、半導体装置、半導体チップ、チップコンデンサ、チップ抵抗等と、半導体装置、半導体チップ、配線基板等とが、半田や接着剤などの接合媒体で接合されているものがある。
その接合方法としては、上記組合せの何れかを治具装置に保持し、接合部同士を接触させたままリフロー炉により加熱接合する方法等がある。このような接合方法は、例えば、図４７に示すような、配線基板にチップ部品を接合する基本的な構造の半導体装置に利用されている。
さらに、図４８に示すような、半導体装置同士を接合する技術であるパッケージ・オン・パッケージ構造にも利用されている。図４９に示すような、配線基板に半導体チップを接合する技術であるフリップチップ構造、図５０に示すような、半導体チップに半導体チップを接合する技術であるチップ・オン・チップ構造、にも利用されている。
これら三種類の半導体装置の詳細は以下の通りである。
[パッケージ・オン・パッケージ構造の半導体装置］
システムを一個のＳｉ(シリコン)上で実現するＳｏＣ(システム・オン・チップ)と呼ばれる技術に対し、現在、メモリー、ＣＰＵ(中央演算装置)など複数の機能を一個のパッケージ実装で実現するＳｉＰ(システム・イン・パッケージ)という技術がＳｏＣの補完技術として注目を集めている。
パッケージ・オン・パッケージ技術は、このＳｉＰ技術の中の次世代技術であり、パッケージ同士を積層する技術のことである。現在、ＳｉＰ技術の主流となっているチップスタック(チップ積層)技術と比べた時の主な、メリットとしては以下の内容が挙げられる。
・歩留まり向上やテストの容易性などの生産効率とコストとの改善
・不具合発生時の問題解析の容易性
・受動部品も同一実装できることにより、高速・高密度を実現
・市販パッケージ品も搭載可能なため、多くのアプリケーションに適用可
・柔軟なモジュール形体・形状に対応できるために設計の柔軟性
パッケージ・オン・パッケージ構造の半導体装置の製造方法としては、個片化された下パッケージを治具装置に保持させ、この上に上パッケージを搭載する。これをリフロー炉内に通して加熱することにより、下パッケージと上パッケージとを接合させる。
[フリップチップボンディング構造の半導体装置］
一般的な半導体装置は、Ｓｉ基板上に多数の回路素子が形成されている半導体チップが配線基板等に実装されており、要求される回路動作や機能を果たすように、各回路素子間が結線されている。
フリップチップボンディング構造の半導体装置では、半導体チップ−配線基板間の結線が、直接、チップの回路面が配線基板面と向かい合わせで接合されている。金属細線によるワイヤーボンディング技術に対して、配線基板までの導通距離が短いため、高速伝送に優れる等のメリットがある。
フリップチップボンディング構造の半導体装置には、半導体チップのパッド上に形成されているバンプに、金線で形成した金スタッドバンプが用いられているものと、半田バンプが用いられているものがある。また、配線基板のパッド上に予め半田をプリコートしておく場合もある。
フリップチップ構造の半導体装置の製造方法は、個片化された、または複数個のパッケージをまとめた短冊状の配線基板を治具装置に配置し、この上に上記のように回路面にバンプが形成された半導体チップを搭載する。これをリフロー炉内に通して加熱することにより、配線基板と半導体チップとを接合する。
[チップ・オン・チップ構造の半導体装置］
チップ・オン・チップ技術はフリップチップボンディング技術を用いて、半導体チップ同士の回路面を向かい合わせて接合する技術である。チップ・オン・チップ構造の半導体装置には、半導体チップ間の信号を高速で行える等のメリットがある。
チップ・オン・チップ構造の半導体装置の製造方法は、個片化された半導体チップ、または個片化された半導体チップが搭載された配線基板を治具装置に配置し、この上に上記のように回路面にバンプが形成された半導体チップを搭載する。これをリフロー炉内に通して加熱することにより、配線基板と半導体チップとを接合する。
上述のような各種の半導体装置の製造に利用される治具装置の第一の比較例を図５１ないし図５４を参照して以下に説明する。なお、以下では説明を簡単とするため、図示するように、前後左右上下の方向を規定して説明する。
ここで例示する治具装置１００は、前後方向に細長い長方形の平板状に形成されている。その上面には、複数の保持凹部１０１が短手方向である左右方向に二列に形成されている。被保持物Ａは、例えば、配線基板の上面にチップ部品が搭載された基本的な構造の半導体装置である。
保持凹部１０１は、半導体装置等の被保持物Ａを個々に保持するため、その外形に対応した正方形の平面形状に形成されている。このような治具装置１００では、図５３に示すように、半導体装置などの被保持物Ａが保持凹部１０１に上方から挿入されて保持される。
なお、被保持物Ａが、配線基板の上面にチップ部品が搭載された半導体装置などの場合、その下面は平坦である。このため、治具装置１００の保持凹部１０１も、その底面は平坦に形成されている。
上述のように複数の被保持物Ａを保持した治具装置１００が、リフロー炉(図示せず)の内部を通過される。これで複数の被保持物Ａがリフロー処理され、例えば、そのチップ部品が配線基板に接合される。
なお、保持凹部１０１による被保持物Ａの保持を確実とするため、図５４に示すように、治具装置１００の上面に治具カバー１１０が着脱自在に装着されることもある。この治具カバー１１０は、治具装置１００と同様に前後方向に細長い長方形の平板状に形成されている。
治具カバー１１０は、保持凹部１０１に個々に対応した位置に矩形の開口孔１１１が形成されている。このため、治具装置１００の上面に治具カバー１１０が装着されると、被保持物Ａの上面の外周部のみ保持されて中央領域は露出する。従って、被保持物Ａの上面の中央領域にチップ部品などのリフロー対象が位置しても(図示せず)、そのリフロー処理が治具カバー１１０により阻害されることがない。
なお、上述のような治具装置１００で、パッケージ・オン・パッケージ構造の半導体装置を被保持物Ｂとして保持することもある。その場合、図５５に示すように、まず、治具装置１００の保持凹部１０１に、パッケージ・オン・パッケージ構造の半導体装置の下部パッケージＢ１が挿入される。
つぎに、図５６に示すように、その下部パッケージＢ１上に上部パッケージＢ２が装着される。このような状態で治具装置１００がリフロー炉内を通過される。ただし、上部パッケージＢ２を保持する治具カバー(図示せず)が治具装置１００の上面に装着されることもある。
治具装置の第二の比較例を図５７ないし図５９を参照して以下に説明する。なお、これより以下では、上述の治具装置１００と同一の部分は説明を省略する。ここで例示する治具装置１２０では、図５７に示すように、保持凹部１２１の底面中央に支持凸部１２２が形成されている。
図５８に示すように、例えば、被保持物Ｃがフリップチップボンディング構造やチップ・オン・チップ構造の半導体装置の場合、その下面外周に半田ボールが存在する。しかし、治具装置１２０は、その半田ボールに緩衝することなく、被保持物Ｃの下面中央を支持凸部１２２で支持することができる。なお、図５９に示すように、このような治具装置１２０に治具カバー１１０が装着されることもある。
治具装置の第三の比較例を図６０ないし図６２を参照して以下に説明する。ここで例示する治具装置１３０では、図６０に示すように、保持凹部１３１の底面外周に支持段部１３２が形成されている。
図６１に示すように、例えば、被保持物Ｃがフリップチップボンディング構造の半導体装置でも、治具装置１３０は、その半田ボールに緩衝することなく、被保持物Ｃの下面外周を支持段部１３２で支持することができる。なお、図６２に示すように、このような治具装置１３０に治具カバー１１０が装着されることもある。
治具装置の第四の比較例を図６３ないし図６５を参照して以下に説明する。ここで例示する治具装置１４０では、図６３に示すように、保持凹部１４１の底面外周の支持段部１４２より内側の位置が開口孔１４３とされている。
図６４に示すように、この治具装置１４０も、フリップチップボンディング構造の被保持物Ｃの下面外周を支持段部１４２で支持することができる。なお、図６５に示すように、このような治具装置１４０に治具カバー１１０が装着されることもある。
なお、治具装置の形状および配列、その保持凹部の形状とサイズと配列、にも各種のバリエーションがある。例えば、図６６に示す第五の比較例の治具装置１５０では、正方形の保持凹部１５１が左右方向に三列に形成されている。
図６７に示す第六の比較例の治具装置１６０では、大型の矩形の保持凹部１６１が一個のみ形成されている。図６８に示す第七の比較例の治具装置１７０では、矩形の保持凹部１７１が長手方向である前後方向に二個のみ配列されている。
当然ながら、上述のような治具装置１５０，１６０，１７０の保持凹部１５１，１６１，１７１も、前述した治具装置１２０，１３０，１４０等と同様に、被保持物Ａ，Ｂ，Ｃ等に対応させて各種の構造とすることができる。
例えば、図６９および図７０に示すように、上述の治具装置１６０で大型の被保持物Ａを保持することもできる。このような治具装置１６０に、図７１に示すように、やはり大型の開口孔１６６が形成されている治具カバー１６５が装着されることもある。
さらに、治具装置の第八の比較例を図７２ないし図７４を参照して以下に説明する。ここで例示する治具装置１８０では、図７２に示すように、大型の保持凹部１８１が一個のみ形成されており、その底面外周に支持段部１８２が形成されている。
図７３に示すように、例えば、被保持物Ｃがフリップチップボンディング構造の大型の半導体装置でも、治具装置１８０は、その半田ボールに緩衝することなく、被保持物Ｃの下面外周を支持段部１８２で支持することができる。なお、図７４に示すように、このような治具装置１８０に治具カバー１６５が装着されることもある。
治具装置の第九の比較例を図７５ないし図７７を参照して以下に説明する。ここで例示する治具装置１９０では、図７５に示すように、大型の一個の保持凹部１９１の底面外周に支持段部１９２が形成されており、その内側の位置が開口孔１９３とされている。
図７６に示すように、この治具装置１９０も、フリップチップボンディング構造の大型の被保持物Ｃの下面外周を支持段部１９２で支持することができる。なお、図７７に示すように、このような治具装置１９０に治具カバー１６５が装着されることもある。
現在、上述のような治具装置として各種の提案がある(例えば、特許文献１〜３参照)。
特開２０００−２２８５６６号公報 特開平１０−２８４６３９号公報 特開平１１−０４０９０１号公報
半導体装置等の被保持物を保持する治具装置は、リフロー時の温度に耐える金属等でできている。このため、それ自体の熱容量は無視できるものではない。上記のように半導体装置等の被保持物を治具装置に保持させてリフロー処理すると、治具装置の熱容量が被保持物に影響する。
例えば、図７８に示すように、前後方向に細長い長方形の治具装置１００で被保持物を二列に保持したような場合、図７９に示すように、被保持物の外側部分と中心部分とでリフロープロファイルが相違する。
治具装置１００は、前述した治具装置１５０などに比較して、被保持物の間隔が比較的広い。換言すると、被保持物の周囲に治具装置１００の幅広の部分が存在している。このため、被保持物の外側部分から治具装置１００への熱伝導が顕著である。従って、治具装置１００で保持された被保持物は、外側部分と中心部分とでリフロープロファイルが相違することになる。
また、図８０に示すように、前後方向に細長い長方形の治具装置１５０で小型の被保持物を三列に保持したような場合、図８１に示すように、被保持物の保持されている位置によりリフロープロファイルは相違する。
治具装置１５０は、前述した治具装置１００などに比較して被保持物の間隔が狭い。しかし、治具装置１５０の外側部分には、幅広部分が存在している。このため、左右方向と前後方向との両方で外側に位置する被保持物ａなどでは、その二辺に治具装置１５０の幅広部分が隣接している。
一方、左右方向と前後方向との一方で外側に位置する被保持物ｂなどでは、その一辺に治具装置１５０の幅広部分が隣接している。左右方向と前後方向との両方で内側に位置する被保持物ｃなどでは、その各辺に治具装置１５０の幅広部分が隣接していない。
上述のような被保持物ａ〜ｃでは、治具装置１５０の幅広部分と隣接する辺数が多いほど、治具装置１５０への熱伝導が顕著であり、ピーク温度が低いとともに半田が溶融する温度以上となる本加熱時間が短い。
半導体装置の信頼性上、半田が溶融しさえすれば、リフロー温度は極力低く設定するのが好ましい。しかし、上記のように被保持物の中で温度のバラツキが大きいと、設定温度を高めにしなければ、リフロー時に温度が上がりにくい箇所、つまり治具装置に保持している箇所等で、半田が溶融せずに接合不良が起きる。
また、仮に設定温度を高くしてしまうと、リフロー時に温度が上がりやすい箇所、つまり治具装置に保持していない箇所等で温度が上がり過ぎてしまい、材料の熱膨張率差による反り等により、組立性、信頼性に様々な不具合が発生する。
なお、前述のように治具装置の上面に治具カバーを装着する治具セットでは、その治具カバーの熱容量も無視することができない。従って、治具装置と治具カバーとで被保持物を保持すると、被保持物の配置や内部でのリフロープロファイルの偏差が増大する。
なお、特許文献１には、半導体装置となる複数の回路パターンをプリント配線基板に配列して形成した構造の集合プリント配線板が開示されている。さらに、この集合プリント配線板の回路パターンの配列の外側に補強用のダミーパターンも形成しておき、そのダミーパターンと回路パターンとの間にスリットを形成しておくことが開示されている。しかし、特許文献１には、半導体装置を保持する治具は開示されていない。
また、特許文献２には、半導体装置を貫通孔で保持するプッシュバック構造の治具装置が開示されている。さらに、この治具装置の半導体装置を保持する貫通孔の周囲にスリットを形成しておくことも開示されている。
しかし、特許文献２の治具装置は、プッシュバック構造である。このため、保持凹部ではない貫通孔の内側面により、半導体装置の外側面が保持される。しかし、半導体装置と治具装置とは材質が相違するために熱膨張率も相違する。
従って、特許文献２の治具装置で半導体装置を保持してリフロー処理すると、治具装置から半導体装置に応力が作用する、または、治具装置から半導体装置が落下する、等の不具合が発生しやすい。
また、特許文献３には、回路部品が回路基板に実装されている回路装置が開示されている。さらに、特許文献３には、発熱する回路部品から回路基板への熱伝導を制限するため、その回路部品の周囲で回路基板にスリットを形成しておくことも開示されている。しかし、特許文献３には、半導体装置を保持する治具は開示されていない。
本発明の治具装置は、被保持物を保持する保持凹部が上面に形成されている構造の治具装置であって、保持凹部の外側に穴部が形成されている。従って、本発明の治具装置では、保持凹部に保持される被保持物に隣接する部分の熱容量を穴部により低減することができる。
本発明の治具セットは、本発明の治具装置と、治具装置の上面に着脱自在に装着されて保持凹部に保持されている被保持物の上面の少なくとも一部を保持する治具カバーと、を有する。従って、本発明の治具セットでは、治具装置の保持凹部による被保持物の保持を治具カバーにより確実とすることができる。
さらに、その治具カバーは、治具装置の穴部に対応した位置に穴部が形成されていてもよい。従って、本発明の治具セットでは、保持凹部に保持される被保持物に隣接する治具カバーの部分の熱容量を穴部により低減することができる。
なお、本発明で云う保持凹部とは、底部を有し、被保持物の下面の少なくとも一部を、底部の上面の少なくとも一部で保持する部分である。
本発明では、保持凹部に保持される被保持物に隣接する部分の熱容量を穴部により低減することができる。従って、被保持物を治具装置とともにリフロー処理する場合、複数の被保持物のリフロープロファイルに偏差が発生することや、被保持物の内部にリフロープロファイルの偏差が発生することを、防止することができる。このため、被保持物がリフロー処理する半導体装置などの場合、リフロー温度を必要最低限とすることができるので、その信頼性を向上させることができる。
本発明の実施の一形態を図１ないし図１１を参照して以下に説明する。ただし、本実施の形態に関して前述した一比較例と同一の部分は、同一の名称を使用して詳細な説明は省略する。
本実施の形態の治具装置２００は、図１および図２に示すように、被保持物を保持する保持凹部２０１が上面に形成されている構造であって、保持凹部２０１の外側に穴部２０２が形成されている。なお、図２(ｂ)は図２(ａ)のＡＡ′断面図、である(以下同様)。
より具体的には、本実施の形態の治具装置２００は、前後方向に細長い長方形の平板状に形成されている。その上面には、複数の保持凹部２０１が左右方向に二列に形成されている。
被保持物Ａは、例えば、配線基板の上面にチップ部品が搭載された基本的な構造の半導体装置である。保持凹部２０１は、半導体装置等の被保持物Ａを個々に保持するため、その外形に対応した正方形の平面形状に形成されている。
本実施の形態の治具装置２００では、上述のように配列されている複数の保持凹部２０１の各々の外側に穴部２０２が形成されている。さらに、この穴部２０２は、矩形の保持凹部２０１の四辺と個々に平行な線形のスリット状に形成されている。
なお、本実施の形態の治具装置２００は、リフロー処理に耐える、ＳＵＳ鋼、アルミニウム合金、または、セラミック等で形成されている。さらに、治具装置２００は、例えば、３．０(mm)以下の板厚に形成されている。
上述のような構成において、本実施の形態の治具装置２００を利用して半導体装置などの被保持物Ａをリフロー処理する場合、図３に示すように、その保持凹部２０１に被保持物Ａが上方から挿入されて保持される。
上述のように複数の被保持物Ａを保持した治具装置２００が、リフロー炉(図示せず)の内部を通過される。これで複数の被保持物Ａがリフロー処理され、例えば、そのチップ部品が配線基板に接合される。
なお、上述のような治具装置２００で、パッケージ・オン・パッケージ構造の半導体装置を被保持物Ｂとして保持することもある。その場合、図４に示すように、まず、治具装置２００の保持凹部２０１に、パッケージ・オン・パッケージ構造の半導体装置の下部パッケージＢ１が挿入される。
つぎに、図５に示すように、その下部パッケージＢ１上に上部パッケージＢ２が装着される。このような状態で治具装置２００がリフロー炉内を通過される。これで、下部パッケージＢ１と上部パッケージＢ２とが接合される。
本実施の形態の治具装置２００も、リフロー時の温度に耐える金属等でできている。このため、それ自体の熱容量は無視できない。しかし、本実施の形態の治具装置２００では、被保持物を保持する保持凹部２０１の周囲の幅広部分にスリット状の穴部２０２が形成されている。
従って、保持凹部２０１の周囲に熱容量の大きな部分が隣接しない。さらに、被保持物の外側部分から治具装置２００への熱伝導が穴部２０２により抑制されている。このため、図６および図７に示すように、治具装置２００で保持された被保持物は、外側部分と中心部分とのリフロープロファイルが同等となる。
本実施の形態の治具装置２００では、上述のように被保持物の内部にリフロープロファイルの偏差が発生することを防止できる。このため、被保持物がリフロー処理する半導体装置などの場合、そのリフロー温度を必要最低限とすることができる。従って、リフロー処理した半導体装置の信頼性を向上させることができる。
さらに、本実施の形態の治具装置２００は、プッシュバック構造ではなく、保持凹部２０１により被保持物を保持する。このため、保持凹部２０１の内側面と被保持物の外側面とに所定の間隙が存在してよい。従って、本実施の形態の治具装置２００で被保持物を保持してリフロー処理しても、被保持物に応力が作用することがなく、被保持物が落下することもない。
また、本実施の形態の治具装置２００では、配列されて形成されている複数の保持凹部２０１の各々の外側に穴部２０２が形成されている。このため、複数の保持凹部２０１の配列の外側に熱容量の大きな部分が隣接していない。従って、複数の保持凹部２０１で個々に保持される複数の被保持物のリフロープロファイルを同等とすることができる。
しかも、本実施の形態の治具装置２００では、矩形の保持凹部２０１の四辺と個々に平行な線形のスリット状に穴部２０２が形成されている。このため、保持凹部２０１に隣接する位置から熱容量が大きい幅広部分を排除することが簡単な構造で実現されている。
それでいて、保持凹部２０１の外枠に相当する部分は、その四隅で治具装置２００の外枠に相当する部分などに連結されているので、必要充分な強度を確保することができる。換言すると、治具装置２００は、必要充分な強度を確保できる範囲で、可能なかぎり穴部２０２が長大に形成されていることがよい。
なお、本発明は本実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では治具装置２００に保持凹部２０１が二列に形成されており、その保持凹部２０１の各々の外側に穴部２０２が形成されていることを例示した。
しかし、治具装置の形状および配列、その保持凹部の形状とサイズと配列、としては各種のバリエーションを許容する。例えば、図８に示すように、治具装置２５０に正方形の小型の保持凹部２５１が三列に形成されていてもよい。
そして、この治具装置２５０では、複数の保持凹部２５１からなる配列の外側に、穴部２５２が形成されている。なお、この治具装置２５０では、保持凹部２５１は、３×１２に形成されている。一方、穴部２５２は、治具装置２５０の前端部および後端部に二本ずつ、左辺部および右辺部に二本ずつ、形成されている。
この治具装置２５０は、前述した治具装置２００などに比較して被保持物の間隔が狭く、外側部分のみ幅広部分が存在している。しかし、この外側の幅広部分には穴部２５２が形成されている。
このため、図９および図１０に示すように、この治具装置２５０では、左右方向と前後方向との両方で外側に位置する被保持物ａ、左右方向と前後方向との一方で外側に位置する被保持物ｂ、左右方向と前後方向との両方で内側に位置する被保持物ｃ、などのリフロープロファイルが同等となる。
この治具装置２５０では、保持する複数の被保持物にリフロープロファイルの偏差が発生することを防止できる。このため、被保持物がリフロー処理する半導体装置などの場合、そのリフロー温度を必要最低限とすることができる。従って、リフロー処理した半導体装置の信頼性を向上させることができる。
また、上記形態では治具装置２００のみで被保持物を保持することを例示した。しかし、図１１に示すように、治具装置２００の上面に治具カバー２１０を着脱自在に装着して治具セットとしてもよい。
治具カバー２１０は、治具装置２００と同様に前後方向に細長い長方形の平板状に形成されている。治具カバー２１０は、保持凹部２０１に個々に対応した位置に矩形の開口孔２１１が形成されている。さらに、治具カバー２１０は、治具装置２００の穴部２０２と対応した位置に穴部２１２が形成されている。
従って、この治具セットでは、治具装置２００による被保持物Ａの保持を、治具カバー２１０により確実とすることができる。その場合、治具カバー２１０の開口孔２１１から被保持物Ａの中央領域が露出する。従って、被保持物Ａの上面の中央領域にチップ部品などのリフロー対象が位置しても(図示せず)、そのリフロー処理が治具カバー２１０により阻害されることがない。
治具カバー２１０は、被保持物Ａの上面の外側部分を保持する。しかし、治具カバー２１０は、治具装置２００の穴部２０２と対応した位置に穴部２１２が形成されている。このため、被保持物Ａの外側に治具カバー２１０の幅広部分が存在することを防止できる。
従って、被保持物Ａの外側部分から治具カバー２１０への熱伝導を穴部２１２により抑制することができる。このため、被保持物Ａの内部でのリフロープロファイルの偏差を防止するとともに、複数の被保持物Ａのリフロープロファイルの偏差も防止することができる。
また、上記形態では治具装置２００等により底面が平坦な被保持物Ａを保持することを例示した。しかし、図１２に例示する治具装置２２０のように、保持凹部２２１の底面中央に支持凸部２２２が形成されていてもよい。この治具装置２２０も、保持凹部２２１の外側に穴部２０２が形成されている。
図１３に示すように、例えば、被保持物Ｃがフリップチップボンディング構造やチップ・オン・チップ構造の半導体装置の場合、その下面外周に半田ボールが存在する。しかし、治具装置２２０は、その半田ボールに緩衝することなく、被保持物Ｃの下面中央を支持凸部２２２で支持することができる。
そして、このように支持する被保持物Ｃの内部でのリフロープロファイルの偏差を防止するとともに、複数の被保持物Ｃのリフロープロファイルの偏差も防止することができる。なお、図１４に示すように、このような治具装置２２０に治具カバー２１０が装着されてもよい。
さらに、図１５に示すように、治具装置２３０の保持凹部２３１の底面外周に支持段部２３２が形成されていてもよい。この治具装置２３０も、保持凹部２３１の外側に穴部２０２が形成されている。
図１６に示すように、例えば、被保持物Ｃがフリップチップボンディング構造の半導体装置でも、治具装置２３０は、その半田ボールに緩衝することなく、被保持物Ｃの下面外周を支持段部２３２で支持することができる。
そして、このように支持する被保持物Ｃの内部でのリフロープロファイルの偏差を防止するとともに、複数の被保持物Ｃのリフロープロファイルの偏差も防止することができる。なお、図１７に示すように、このような治具装置２３０に治具カバー２１０が装着されてもよい。
さらに、図１８に示すように、治具装置２４０の保持凹部２４１の底面外周の支持段部２４２より内側の位置が開口孔２４３とされていてもよい。この治具装置２４０も、保持凹部２４１の外側に穴部２０２が形成されている。
図１９に示すように、この治具装置２４０も、フリップチップボンディング構造の被保持物Ｃの下面外周を支持段部２４２で支持することができる。なお、図２０に示すように、このような治具装置２４０に治具カバー２１０が装着されてもよい。上述のような治具装置２４０では、保持凹部２４１の底面に開口孔２４３が形成されているので、その部分の熱容量も低減することができる。
なお、上述のような保持凹部２４１の支持段部２４２および開口孔２４３の形状も、各種に変形することができる。例えば、図２１および図２２に示すように、保持凹部の支持段部を四辺や四隅のみとしてもよい。
また、図２３ないし図２８に示すように、保持凹部の開口孔を各種の形状としてもよい。上述のような形状とすることで、保持凹部の底部の熱容量を低減しながら、その機械強度を良好に確保することができる。
また、上記形態では治具装置２００の正方形の保持凹部２０１の四辺ごとに線形のスリット状に穴部２０２が形成されていることを例示した。しかし、図２９に示すように、治具装置２１５の正方形の保持凹部２０１の四辺の中央で分断されているスリット状に穴部２１６が形成されていてもよい。
さらに、上記形態では治具装置２００に前後左右に複数の保持凹部２０１が配列されて形成されていることを例示した。しかし、図３０ないし図３２に示すように、治具装置２６０に大型の矩形の保持凹部２６１が一個のみ形成されていてもよい。この治具装置２６０では、保持凹部２６１の四辺の各々の外側に、スリット状の穴部２６２が長手方向である前後方向に二本ずつ形成されている。
図３３に示すように、この治具装置２６０に治具カバー２７０が装着されてもよい。この治具カバー２７０は、治具装置２６０の穴部２６２と対応した位置に穴部２７１が形成されている。
また、図３４に示すように、治具装置２８０に大型の保持凹部２８１が一個のみ形成されており、その底面外周に支持段部２８２が形成されていてもよい。この治具装置２８０も、保持凹部２８１の四辺の各々の外側に、スリット状の穴部２６２が長手方向に二本ずつ形成されている。
図３５に示すように、例えば、被保持物Ｃがフリップチップボンディング構造の大型の半導体装置でも、治具装置２８０は、その半田ボールに緩衝することなく、被保持物Ｃの下面外周を支持段部２８２で支持することができる。なお、図３６に示すように、このような治具装置２８０に治具カバー２７０が装着されてもよい。
また、図３７に示すように、治具装置２９０の大型の一個の保持凹部２９１の底面外周に支持段部２９２が形成されており、その内側の位置が開口孔２９３とされていてもよい。この治具装置２９０も、保持凹部２９１の四辺の各々の外側に、スリット状の穴部２６２が長手方向に二本ずつ形成されている。
図３８に示すように、この治具装置２９０も、フリップチップボンディング構造の大型の被保持物Ｃの下面外周を支持段部２９２で支持することができる。なお、図３９に示すように、このような治具装置２９０に治具カバー２７０が装着されてもよい。
なお、上述のような保持凹部２９１の支持段部２９２および開口孔２９３の形状も、各種に変形することができる。例えば、図４０および図４１に示すように、保持凹部の支持段部を四辺や四隅のみとしてもよい。
また、図４２ないし図４５に示すように、保持凹部の開口孔を各種の形状としてもよい。上述のような形状とすることで、保持凹部の底部の熱容量を低減しながら、その機械強度を良好に確保することができる。
さらに、図４６に示すように、治具装置３００に大型の穴部の保持凹部３０１が前後方向に二列に形成されていてもよい。この治具装置３００では、保持凹部３０１の長辺の各々の外側には、スリット状の穴部３０２が一本ずつ形成されている。
また、治具装置３００の前端および後端となる位置では、保持凹部３０１の短辺の外側には、スリット状の穴部３０２が長手方向に二本ずつ形成されている。さらに、二つの保持凹部３０１の中間の位置では、一本の幅広のスリット状に穴部３０２が形成されている。
この治具装置３００では、二つの保持凹部３０１の四辺ごとに穴部３０２が最適な形状で形成されている。このため、二つの保持凹部３０１で保持する被保持物の内部でのリフロープロファイルを良好に同等とすることができ、二個の被保持物のリフロープロファイルも良好に同等とすることができる。
さらに、上記形態では治具装置２００の穴部２０２を線形のスリット状に形成することを例示した。しかし、穴部を連続的に形成した多数の丸孔で形成するようなこともできる(図示せず)。
本発明の実施の一形態の治具装置を示す平面図である。 治具装置の平面図、および、そのＡＡ′断面図である。 治具装置で基本的な構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置でパッケージ・オン・パッケージ構造の下部パッケージを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置でパッケージ・オン・パッケージ構造の被保持物を保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置で被保持物を保持した状態を示す平面図である。 治具装置で保持された被保持物の複数の位置のリフロープロファイルを示す特性図である。 一変形例の治具装置を示す平面図である。 治具装置で被保持物を保持した状態を示す平面図である。 治具装置で保持された複数の被保持物のリフロープロファイルを示す特性図である。 他の変形例として治具装置に治具カバーを装着した治具セットを示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具セットを示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具セットを示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具セットを示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の保持凹部の断面図および平面図である。 さらに他の変形例の保持凹部を示す平面図である。 さらに他の変形例の保持凹部の断面図および平面図である。 さらに他の変形例の保持凹部を示す平面図である。 さらに他の変形例の保持凹部の断面図および平面図である。 さらに他の変形例の保持凹部の平面図である。 さらに他の変形例の保持凹部の断面図および平面図である。 さらに他の変形例の保持凹部の平面図である。 さらに他の変形例の治具装置を示す平面図である。 さらに他の変形例の治具装置を示す平面図である。 治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置で基本的な構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具セットを示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具セットを示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の治具セットを示す平面図、および、そのＡＡ′断面図である。 さらに他の変形例の保持凹部の断面図および平面図である。 さらに他の変形例の保持凹部を示す平面図である。 さらに他の変形例の保持凹部の断面図および平面図である。 さらに他の変形例の保持凹部を示す平面図である。 さらに他の変形例の保持凹部の断面図および平面図である。 さらに他の変形例の保持凹部の平面図である。 さらに他の変形例の治具装置を示す平面図である。 被保持物である基本的な構造の半導体装置を示す模式的な縦断正面図である。 被保持物であるパッケージ・オン・パッケージ構造の半導体装置を示す模式的な縦断正面図である。 被保持物であるフリップチップ構造の半導体装置を示す模式的な縦断正面図である。 被保持物であるチップ・オン・チップ構造の半導体装置を示す模式的な縦断正面図である。 第一の比較例の治具装置を示す平面図である。 治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置で基本的な構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置を治具セットとした状態を示す平面図、および、そのＡＡ′断面図である。 治具装置でパッケージ・オン・パッケージ構造の下部パッケージを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置でパッケージ・オン・パッケージ構造の被保持物を保持した状態を示す平面図、および、そのＡＡ′断面図である。 第二の比較例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置を治具セットとした状態を示す平面図、および、そのＡＡ′断面図である。 第三の比較例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置を治具セットとした状態を示す平面図、および、そのＡＡ′断面図である。 第四の比較例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置を治具セットとした状態を示す平面図、および、そのＡＡ′断面図である。 第五の比較例の治具装置を示す平面図である。 第六の比較例の治具装置を示す平面図である。 第七の比較例の治具装置を示す平面図である。 治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置で基本的な構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置を治具セットとした状態を示す平面図、および、そのＡＡ′断面図である。 第八の比較例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置を治具セットとした状態を示す平面図、および、そのＡＡ′断面図である。 第九の比較例の治具装置を示す平面図、および、そのＡＡ′断面図である。 治具装置でフリップチップボンディング構造の半導体装置などを被保持物として保持した状態を示す平面図、および、そのＡＡ′断面図である。 治具装置を治具セットとした状態を示す平面図、および、そのＡＡ′断面図である。 第一の比較例の治具装置で被保持物を保持した状態を示す平面図である。 治具装置で保持された被保持物の複数の位置のリフロープロファイルを示す特性図である。 第五の比較例の治具装置で被保持物を保持した状態を示す平面図である。 治具装置で保持された複数の被保持物のリフロープロファイルを示す特性図である。
符号の説明
１００ 治具装置
１０１ 保持凹部
１１０ 治具カバー
１１１ 開口孔
１２０ 治具装置
１２１ 保持凹部
１２２ 支持凸部
１３０ 治具装置
１３１ 保持凹部
１３２ 支持段部
１４０ 治具装置
１４１ 保持凹部
１４２ 支持段部
１４３ 開口孔
１５０ 治具装置
１５１ 保持凹部
１６０ 治具装置
１６１ 保持凹部
１６５ 治具カバー
１６６ 開口孔
１７０ 治具装置
１７１ 保持凹部
１８０ 治具装置
１８１ 保持凹部
１８２ 支持段部
１９０ 治具装置
１９１ 保持凹部
１９２ 支持段部
１９３ 開口孔
２００ 治具装置
２０１ 保持凹部
２０２ 穴部
２１０ 治具カバー
２１１ 開口孔
２１２ 穴部
２１５ 治具装置
２１６ 穴部
２２０ 治具装置
２２１ 保持凹部
２２２ 支持凸部
２３０ 治具装置
２３１ 保持凹部
２３２ 支持段部
２４０ 治具装置
２４１ 保持凹部
２４２ 支持段部
２４３ 開口孔
２５０ 治具装置
２５１ 保持凹部
２５２ 穴部
２６０ 治具装置
２６１ 保持凹部
２６２ 穴部
２７０ 治具カバー
２７１ 穴部
２８０ 治具装置
２８１ 保持凹部
２８２ 支持段部
２９０ 治具装置
２９１ 保持凹部
２９２ 支持段部
２９３ 開口孔
３００ 治具装置
３０１ 保持凹部
３０２ 穴部
Ａ 被保持物
Ｂ 被保持物
Ｂ１ 下部パッケージ
Ｂ２ 上部パッケージ
Ｃ 被保持物

Claims (8)

  1. 被保持物を保持する保持凹部が上面に形成されている構造の治具装置であって、
    前記保持凹部の外側に穴部が形成されている治具装置。
  2. 複数の前記保持凹部が配列されて形成されており、
    複数の前記保持凹部の各々の外側に前記穴部が形成されている請求項１に記載の治具装置。
  3. 複数の前記保持凹部が配列されて形成されており、
    複数の前記保持凹部からなる配列の外側に前記穴部が形成されている請求項１に記載の治具装置。
  4. 前記穴部が貫通孔からなる請求項１ないし３の何れか一項に記載の治具装置。
  5. 前記保持凹部が矩形の平面形状に形成されており、
    前記穴部が前記保持凹部の辺部と略平行なスリット状に形成されている請求項４に記載の治具装置。
  6. 前記保持凹部の底部にも穴部が形成されている請求項１ないし５の何れか一項に記載の治具装置。
  7. 請求項１ないし６の何れか一項に記載の治具装置と、
    前記治具装置の上面に着脱自在に装着されて前記保持凹部に保持されている前記被保持物の上面の少なくとも一部を保持する治具カバーと、を有する治具セット。
  8. 前記治具カバーは、前記治具装置の前記穴部に対応した位置に穴部が形成されている請求項７に記載の治具セット。
JP2006193520A 2006-07-14 2006-07-14 治具装置 Pending JP2008021888A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006193520A JP2008021888A (ja) 2006-07-14 2006-07-14 治具装置
KR1020070062348A KR100851014B1 (ko) 2006-07-14 2007-06-25 열처리 지그 및 열처리 지그 세트
US11/822,337 US8002542B2 (en) 2006-07-14 2007-07-05 Heat treatment jig and heat treatment jig set
TW096125523A TW200814262A (en) 2006-07-14 2007-07-13 Heat treatment jig and heat treatment jig set

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006193520A JP2008021888A (ja) 2006-07-14 2006-07-14 治具装置

Publications (1)

Publication Number Publication Date
JP2008021888A true JP2008021888A (ja) 2008-01-31

Family

ID=38948450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006193520A Pending JP2008021888A (ja) 2006-07-14 2006-07-14 治具装置

Country Status (4)

Country Link
US (1) US8002542B2 (ja)
JP (1) JP2008021888A (ja)
KR (1) KR100851014B1 (ja)
TW (1) TW200814262A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110220A (ja) * 2011-11-18 2013-06-06 Canon Machinery Inc ワーク搬送方法およびワーク搬送装置
WO2017082277A1 (ja) * 2015-11-10 2017-05-18 積水化学工業株式会社 接続構造体の製造方法、固定治具、及び蓋部材を備えた固定治具
JP2019207425A (ja) * 2013-05-10 2019-12-05 エム スクエアード レーザーズ リミテッドＭ Ｓｑｕａｒｅｄ Ｌａｓｅｒｓ Ｌｉｍｉｔｅｄ 光学部品のマウント方法および装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021888A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 治具装置
US20130050371A1 (en) * 2011-08-24 2013-02-28 Marvelpress, Llc Personalized cover for electronic devices and method of producing same
CN110220384A (zh) * 2018-03-02 2019-09-10 秦文隆 移载板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997973A (ja) * 1995-09-29 1997-04-08 Matsushita Electric Ind Co Ltd キャリア及び電子部品製造方法ならびに電子部品実装方法
JP2000349110A (ja) * 1999-06-03 2000-12-15 Nec Corp バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JP2002204097A (ja) * 2000-12-28 2002-07-19 Taiyo Yuden Co Ltd フレキシブル回路基板保持具及びそれを使用したフレキシブル回路基板の保持方法。

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198034A (en) * 1987-03-31 1993-03-30 Epsilon Technology, Inc. Rotatable substrate supporting mechanism with temperature sensing device for use in chemical vapor deposition equipment
US4978567A (en) * 1988-03-31 1990-12-18 Materials Technology Corporation, Subsidiary Of The Carbon/Graphite Group, Inc. Wafer holding fixture for chemical reaction processes in rapid thermal processing equipment and method for making same
JP3131358B2 (ja) * 1994-11-30 2001-01-31 シャープ株式会社 半導体装置製造用治具及び半導体装置の製造方法
US5755570A (en) * 1995-05-26 1998-05-26 International Business Machines Corporation Apparatus for in situ environment sensitive sealing and/or product controlling
US5837555A (en) * 1996-04-12 1998-11-17 Ast Electronik Apparatus and method for rapid thermal processing
JPH10284639A (ja) 1997-04-03 1998-10-23 Nippon Micron Kk 半導体パッケージ及びその製造方法ならびに半導体パ ッケージ搬送治具及びその製造方法
KR200159223Y1 (ko) * 1997-05-01 1999-10-15 김규현 와이어 본딩 장비의 인너리드 클램프 구조
KR100252228B1 (ko) * 1997-05-13 2000-04-15 김규현 반도체 패키지 및 이것의 제조방법
JPH1140901A (ja) 1997-07-23 1999-02-12 Sharp Corp 回路基板
US6112795A (en) * 1998-03-12 2000-09-05 International Business Machines Corporation Fixture for multi-layered ceramic package assembly
KR19990075618A (ko) * 1998-03-23 1999-10-15 윤종용 와이어 본딩 공정용 히터 블록
US6644982B1 (en) * 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
JP2000228566A (ja) 1999-02-04 2000-08-15 Matsushita Electric Ind Co Ltd 集合プリント配線板
US6446818B1 (en) * 2000-06-28 2002-09-10 Advanced Micro Devices, Inc. Boat for cleaning ball grid array packages
US6488158B1 (en) * 2000-06-29 2002-12-03 Advanced Micro Devices, Inc. Boat for organic and ceramic flip chip package assembly
US6709267B1 (en) * 2002-12-27 2004-03-23 Asm America, Inc. Substrate holder with deep annular groove to prevent edge heat loss
KR100758965B1 (ko) * 2003-04-02 2007-09-14 가부시키가이샤 사무코 반도체 웨이퍼용 열처리 치구
US7329947B2 (en) * 2003-11-07 2008-02-12 Sumitomo Mitsubishi Silicon Corporation Heat treatment jig for semiconductor substrate
US7407359B2 (en) * 2005-05-27 2008-08-05 Danville Automation Holdings Llc Funnel plate
JP2008021888A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 治具装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997973A (ja) * 1995-09-29 1997-04-08 Matsushita Electric Ind Co Ltd キャリア及び電子部品製造方法ならびに電子部品実装方法
JP2000349110A (ja) * 1999-06-03 2000-12-15 Nec Corp バンプシートとこれを用いたバンプ形成装置及びバンプ形成方法
JP2002204097A (ja) * 2000-12-28 2002-07-19 Taiyo Yuden Co Ltd フレキシブル回路基板保持具及びそれを使用したフレキシブル回路基板の保持方法。

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110220A (ja) * 2011-11-18 2013-06-06 Canon Machinery Inc ワーク搬送方法およびワーク搬送装置
JP2019207425A (ja) * 2013-05-10 2019-12-05 エム スクエアード レーザーズ リミテッドＭ Ｓｑｕａｒｅｄ Ｌａｓｅｒｓ Ｌｉｍｉｔｅｄ 光学部品のマウント方法および装置
JP7330801B2 (ja) 2013-05-10 2023-08-22 エム スクエアード レーザーズ リミテッド 光学部品のマウント方法および装置
WO2017082277A1 (ja) * 2015-11-10 2017-05-18 積水化学工業株式会社 接続構造体の製造方法、固定治具、及び蓋部材を備えた固定治具
JPWO2017082277A1 (ja) * 2015-11-10 2018-08-30 積水化学工業株式会社 接続構造体の製造方法、固定治具、及び蓋部材を備えた固定治具

Also Published As

Publication number Publication date
US20080012193A1 (en) 2008-01-17
KR20080007095A (ko) 2008-01-17
KR100851014B1 (ko) 2008-08-12
US8002542B2 (en) 2011-08-23
TW200814262A (en) 2008-03-16

Similar Documents

Publication Publication Date Title
US11302592B2 (en) Semiconductor package having a stiffener ring
JP3681542B2 (ja) プリント回路基板および多段バンプ用中継基板
US7606035B2 (en) Heat sink and memory module using the same
JP4154397B2 (ja) 電子装置及びスタンドオフ部材及び電子装置の製造方法
JP2008021888A (ja) 治具装置
EP3509097A1 (en) Semiconductor package having a stiffener ring
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
US7659623B2 (en) Semiconductor device having improved wiring
CN101261975A (zh) 半导体器件
JP5973461B2 (ja) 拡張型半導体チップ及び半導体装置
US20170103958A1 (en) Semiconductor package
TWI654722B (zh) 半導體裝置
JP4372749B2 (ja) 半導体装置
JP2008270303A (ja) 積層型半導体装置
JP2010087277A (ja) 半導体装置及びその製造方法
JP2007149828A (ja) 電子部品実装用基板
JP4976767B2 (ja) 積層形半導体装置
KR100233861B1 (ko) Bga 반도체 패키지
KR200211294Y1 (ko) 적층형 패키지
JP2007317754A (ja) 半導体装置
KR102218895B1 (ko) 리드프레임 및 이를 포함하는 적층 패키지 모듈
WO2022259619A1 (ja) 電子制御装置および電子制御装置の製造方法
KR100984857B1 (ko) 메모리 모듈 및 그의 제조방법
JP2009099749A (ja) 半導体パッケージ
JP2006019338A (ja) 電子部品用パッケージ及びそれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110426