JPH10284639A - 半導体パッケージ及びその製造方法ならびに半導体パ ッケージ搬送治具及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法ならびに半導体パ ッケージ搬送治具及びその製造方法

Info

Publication number
JPH10284639A
JPH10284639A JP9120046A JP12004697A JPH10284639A JP H10284639 A JPH10284639 A JP H10284639A JP 9120046 A JP9120046 A JP 9120046A JP 12004697 A JP12004697 A JP 12004697A JP H10284639 A JPH10284639 A JP H10284639A
Authority
JP
Japan
Prior art keywords
plcc
products
holes
semiconductor package
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9120046A
Other languages
English (en)
Inventor
Takatsugu Komatsu
隆次 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Micron Co Ltd
Original Assignee
Nihon Micron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Micron Co Ltd filed Critical Nihon Micron Co Ltd
Priority to JP9120046A priority Critical patent/JPH10284639A/ja
Publication of JPH10284639A publication Critical patent/JPH10284639A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

(57)【要約】 【目的】パッケージ外周に配された半裁スルーホールを
介して基板に接続するタイプのPLCCにおいて、PL
CCの大幅なコストダウンを可能として、外形寸法精度
が高く、多ピン化に対応する信頼性の高いPLCCおよ
びその製造方法を提供し、また、前記PLCC用搬送治
具として、PLCCのコストダウンを可能とし、さら
に、半導体装置製造工程の歩留まり向上およびそのコス
トダウンを可能とする前記PLCC用搬送治具およびそ
の製造方法を提供する。 【構成】個々のPLCCをカッティング・ブレードの厚
さ分、即ち0.05mm〜0.3mmの問隔をもって隣
接して配し、PLCC外周の四辺に設ける半裁スルーホ
ール用の穴を共有して、精密カッティング・ソーを用い
て個片に切り離し前記穴を半裁ずつ隣接する製品に用い
ることを特徴とし、また、前記PLCC用搬送治具とし
て、個々PLCCの着脱が容易なプッシュバック方式を
採用した専用キャリアを用いることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体パッケージ及び
その製造方法ならび半導体パッケージ搬送治具及びその
製造方法に関し、より詳細にはプラスチック・リードレ
ス・チップキャリア(以下、PLCC)で外形寸法精度
に優れた低コストで信頼性の高い製品及びその好適な製
造方法ならびに該PLCC搬送治具及びその好適な製造
方法に関する。
【0002】
【従来の技術】従来、パッケージ外周に配された半裁ス
ルーホールを介して基板に接続するタイプのPLCC
は、パッケージ外周の四辺にスルーホールを設けて、該
スルーホールを半裁して成るものであり、該半裁スルー
ホールの形成には、金型によるプレス加工を用いるか、
またはルーター加工が用いられてきた。また、PLCC
にICチップを搭載して半導体装置を製造する工程にお
ける搬送のために、PLCCの周囲にパッケージと同一
基材を確保して複数個のPLCCを配した集合基板とし
て搬送可能な形状が形成されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記P
LCCはパッケージ外周の四辺に半裁スルーホール用の
穴明を必要とするので、ICの高機能化に伴ってパッケ
ージのピン数が増加すると、それに比例してスルーホー
ル穴数が必要となり、穴明コストは増大せざるを得な
い。また、上記半裁スルーホールの形成において、金型
によるプレス加工を用いる場合では、プレス時に大きな
圧力を必要とするために半裁スルーホールが破壊されて
しまうか、破壊まで至らずともスルーホールの銅メッキ
と積層材料にキズが生じて接続の信頼性に問題が発生し
やすい等の問題があり、この問題を回避するためには半
裁スルーホールのピッチを十分に確保する必要があるの
で、PLCCの多ピン化を困難にしている。また、破断
面から生じる基材の微細粉が異物となって、半導体装置
製造工程の障害となる場合もある。また、専用金型を必
要とするコスト的な不利もある。ルーター加工を用いる
場合では、加工時に半裁スルーホールが破壊されること
を防ぐために、剥離可能な特殊な樹脂をルーター加工前
にスルーホール内に充填する等の特殊な工程を必要とす
る。また、ルーター加工の特性上PLCCの外形寸法精
度は劣らざるを得ず、半導体装置製造工程においては、
PLCCの外形を位置合わせの基準とすることはできな
いので、CCD等の位置合わせ機構が別途必要となる。
また、搬送のためにPLCCを専用トレイに収納する方
法では、半導体素子の搭載等の半導体装置製造工程にお
いて、個々のPLCCを専用トレイに固定することが難
しいので、専用トレイから個々のPLCCを取り出し、
各工程作業終了後には専用トレイの所定の部位に再収納
するための、ロード・アンロード装置が必要となる。ま
た、集合基板として搬送可能な形状とする方法では、P
LCCの周囲に相当量の基材を必要とし且つ当該部の基
材は最終的に廃棄されるので、PLCC製品として構成
される基材量に比して廃棄される基材量の割合が高く、
コストダウンを阻害する大きな要因となっている。本発
明はこのような問題点を鑑みてなされ、パッケージ外周
に配された半裁スルーホールを介して基板に接続するタ
イプのPLCCにおいて、個々の製品をカッティング・
ブレードの厚さ分、即ち0.05〜0.3mmの間隔を
もって隣接して配し、製品外周の四辺に設ける半裁スル
ーホール用の穴を共有して、精密カッティング・ソーを
用いて個片に切り離し、前記穴を半裁ずつ隣接する製品
に用いることによって大幅なコストダウンを可能とする
と共に、外形寸法精度が高く、多ピン化に対応する信頼
性の高いPLCCおよびその製造方法を提供することを
目的とする。また、前記PLCCの搬送治具として、個
々PLCCの着脱が容易なプッシュバック方式を採用し
た専用キャリアを用いることにより、PLCC製造にお
いて廃棄される基材量を大幅に減少してPLCCのコス
トダウンを可能とし、また、半導体装置製造工程におい
てPLCCのロード・アンロード装置を不要とし、また
該専用キャリアは繰り返し使用することができ、また、
該専用キャリアには良品のPLCCのみを収容できるの
で、半導体装置製造工程の歩留まり向上およびそのコス
トダウンにも大きく寄与する、前記PLCCの搬送治具
およびその製造方法を提供することを目的とする。
【0004】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は次の構成を備える。すなわち、パッケー
ジ外周に配された半裁スルーホールを介して基板に接続
するタイプのPLCCにおいて、個々の製品をカッティ
ング・ブレードの厚さ分、即ち0.05mm〜0.3m
mの間隔をもって隣接して配し、製品外周の四辺に設け
る半裁スルーホール用の穴を共有して、精密カッティン
グ・ソーを用いて個片に切り離し、前記穴を半裁ずつ隣
接する製品に用いることを特徴とし、また、前記PLC
Cの搬送治具として、個々PLCCの着脱が容易なプッ
シュバック方式を採用した専用キャリアを用いることを
特徴とする。
【0005】
【作用】本発明によれば、パッケージ外周に配された半
裁スルーホールを介して基板に接続するタイプのPLC
Cにおいて、個々の製品をカッティング・ブレードの厚
さ分、即ち0.05mm〜0.3mmの間隔をもって隣
接して配し、製品外周の四辺に設ける半裁スルーホール
用の穴を共有して、精密カッティング・ソーを用いて個
片に切り離し、前記穴を半裁ずつ隣接する製品に用いる
ことによって大幅なコストダウンを可能とすると共に、
外形寸法精度が高く、多ピン化に対応する信頼性の高い
PLCCを提供することを可能とする。また、前記PL
CCの搬送治具として、個々PLCCの着脱が容易なプ
ッシュバック方式を採用した専用キャリアを用いること
により、PLCC製造において廃棄される基材量を大幅
に減少してPLCCのコストダウンを可能とし、また、
半導体装置製造工程においてPLCCのロード・アンロ
ード装置を不要とし、また該専用キャリアは繰り返し使
用することができ、また、該専用キャリアには良品のP
LCCのみを収容することができるので、半導体装置製
造工程の歩留まり向上およびそのコストダウンにも大き
く寄与する、前記PLCCの搬送治具を提供することを
可能とする。
【0006】
【実施例】以下、本発明の好適な実施例について説明す
る。図1は、材料に対する製品の配列方法について、本
発明に係るPLCCの配列方法と、従来のPLCCの配
列方法を比較したものである。図1(a)は、本発明に
係る、材料に対するPLCCの配列方法を示す。製品と
製品の間隔は、後工程の外形加工に用いる精密カッティ
ング・ソーのブレードの厚さの間隔をもって隣接して配
されている。本実施例では、0.1mmの間隔とした。
また、隣接する製品と製品は、前記間隔の中央線上に所
要の間隔をもって設けられる穴を共用する。図1(b)
は、従来のPLCCの配列方法を示す。製品と製品の間
隔は、2mm〜5mmと相応の幅をもって配される。ま
た、各個の製品の四辺に穴が設けられる必要がある。従
来の方法に比して、本発明によればPLCC外周の四辺
に設ける半裁スルーホール用の穴を半裁ずつ隣接する製
品に用いるので穴数を半減することができる。また、製
品外として最終的に廃棄される基材量が極めて少なく、
即ち、同一の基材量から製造可能な製品数を多くするこ
とができる。図1に示した実際例の比較では、本発明に
よる方法は従来の方法に比して、同一面積の基材から約
3.7倍もの数量のPLCCを得ることができた。こう
して、本発明によりPLCCの大幅なコストダウンが可
能となる。本発明によるPLCCは、図1(a)のよう
に材料に対して製品を配列ようにして隣接する製品が半
裁スルーホール用の穴を共有するようにして穴明を行っ
た後は、外形加工の前工程までは、通常のプリント配線
基板の工程により製造される。即ち、前記穴明の後にス
ルーホール・メッキを施し、エッチング・レジストを用
いて所要の回路をイメージングした後、エッチングを行
って所要の回路を形成を行い、ソルダー・レジスト等を
被着した後に金メッキ等を施す。本発明は、外形加工に
おいて精密カッティング・ソーを用いて個々のPLCC
に切断することを特徴とする。精密カッティング・ソー
としては、例えば、半導体製造のウェハー切断に用いら
れるダイシング・ソーを改良して好適に利用することが
できる。精密カッティング・ソーのブレードとしては、
厚さ0.05mm〜0.3mmのものを好適に利用で
き、基材の厚さおよび材質によって適宜選択すればよ
い。本実施例では厚さ0.4mmの変性ポリイミド基材
に対して厚さ0.1mmのブレードを使用した。
【0007】従来の金型によるプレス加工を用いる場合
では、プレス時に大きな圧力を必要とするために半裁ス
ルーホールが破壊されてしまうか、破壊まで至らずとも
スルーホールの銅メッキと積層材料にキズが生じて接続
の信頼性に問題が発生しやすい等の問題があり、この問
題を回避するためには半裁スルーホールのピッチを十分
に確保する必要があるので、パッケージの多ピン化を困
難にし、また、破断面から生じる基材の微細粉が異物と
なって、半導体装置製造工程の支障となる場合もあり、
また、専用金型を必要とするコスト的な不利もあった。
一方、本発明は外形加工に精密カッティング・ソーを用
いることにより、半裁スルーホール形成時に大きな圧力
を必要としないので該半裁スルーホールが破壊すること
がなく、よって半裁スルーホールのピッチを小さくする
ことができ、パッケージの多ピン化を可能とすることが
できる。また、破断面から基材の微細粉が生じることが
ないのでPLCCの信頼性が向上する。また、専用金型
を製作するコストも必要ない。また、従来のルーター加
工を用いる場合では、加工時に半裁スルーホールが破壊
されることを防ぐために、剥離可能な特殊な樹脂をルー
ター加工前にスルーホール内に充填する等の特殊な工程
を必要とし、また、ルーター加工の特性上PLCCの外
形寸法精度は±0.05mm〜0.2mmと劣らざるを
得ず、半導体装置製造工程においては、パッケージの外
形を位置合わせの基準とすることはできないので、CC
D等の位置合わせ機構が別途必要となる。一方、本発明
は外形加工に精密カッティング・ソーを用いることによ
り、半裁スルーホール加工時に大きな圧力を必要とせず
該半裁スルーホールが破壊することがないので、スルー
ホール内に保護用の樹脂を充填する必要はなく、またP
LCCの外形寸法精度は±10〜20μmと極めて高精
度であるので、半導体装置製造工程において、パッケー
ジ位置合わせのためのCCD等の特別な機構は必要く、
半導体装置製造のコストダウンに寄与することが可能と
なる。
【0008】図2は、本発明に係る前記PLCCの搬送
用の治具として、本発明に係る搬送治具の特徴を示した
ものである。図2(a)は、本発明に係るPLCCの本
発明に係る搬送治具の上面図である。PLCCを収容す
る矩形の部位の周囲には、プッシュバック方式固有の特
徴的なスリットが設けられる。このスリットは、搬送治
具にPLCCを収容した際に生じる応力をPLCC収容
部位の周辺に分散して、搬送治具の歪みを無くす作用を
もつと共に、個々PLCCの着脱を容易にすることを可
能とする。図2(b)は、本発明に係るPLCCの本発
明に係る搬送治具のPLCC収容部位の断面図である。
搬送治具の厚さは、収容するPLCCの厚さと同程度で
あればよく、本実施例では搬送治具の厚さをPLCCの
厚さと同一にした。また、搬送治具の上面側の開口は、
PLCCのロード・アンロードを容易にするために、P
LCC外形寸法より0.1mm〜0.3mm程度大きく
することが望ましい。本実施例では、収容するPLCC
と同一質の0.4mm厚の材料を搬送治具の基材に用い
て、上面側の開口部は下面側の開口部より0.15mm
大きいものとした。本発明に係るPLCC搬送治具の材
質は、収容するPLCCの基材の耐熱性、熱膨張係数等
の特性に類似しているほうが、半導体装置製造工程にお
いて熱が加えられたとき、該搬送治具へのPLCCのロ
ード・アンロードに支障を来さない点で望ましい。本発
明に係るPLCC搬送治具は、プラスチック射出成形加
工またはプラスチック板材をルーター加工することによ
って製造することができる。プラスチック射出成形加工
による場合は、図2(a)の上面図に例示するように、
収容するPLCC寸法に合わせて、収容するPLCCの
個数分の矩形および該矩形の周囲にはプッシュバック方
式のスリット並びに図2(b)の収容部断面図に例示す
るような形状の射出成形金型を用いて、該射出成形金型
にプラスチック材料を封入して成形し、本発明に係るP
LCC搬送治具を製造する。プラスチック成形加工によ
る場合は、極めて寸法精度の高い搬送治具とすることが
できる点で望ましい。ルーター加工による場合は、図2
(a)の上面図に例示するように、収容するPLCC寸
法に合わせて、収容するPLCCの個数分の矩形および
該矩形の周囲にはプッシュバック方式のスリットをルー
ター加工によって形成する。このときに用いるルーター
ビットは、図2(b)の収容部断面図に例示するような
形状に加工するために、ルータービットの先端が他の部
位より細くなっているテーパー形状であることが肝要で
ある。ルーター加工による場合は、低コストで容易に製
造できる点で望ましい。
【0009】従来の、搬送のために個々PLCCを専用
トレイに収納する方法では、半導体素子の搭載等の半導
体装置製造工程において、個々PLCCを専用トレイに
固定することが難しいので、専用トレイから個々のPL
CCを取り出し、各工程作業終了後には専用トレイの所
定の部位に再収納するための、ロード・アンロード装置
が必要であった。一方、本発明に係るPLCCの搬送治
具では、半導体装置製造工程において、PLCCを搬送
治具に収容したまま工程作業を行うことができるので、
個々のPLCCのロード・アンロード装置は必要なく、
半導体装置製造のコストダウンに寄与することが可能と
なる。また、従来の集合基板として搬送可能な形状とす
る方法では、PLCCの周囲に相当量の基材を必要とし
且つ当該部の基材は最終的に廃棄されるので、PLCC
製品として構成される基材量に比して廃棄される基材量
の割合が高く、PLCCのコストダウンを阻害する大き
な要因となっていた。一方、本発明に係るPLCC搬送
治具では、PLCC製造に要する基材はほとんど製品部
分のみで足り搬送用部分を必要としないので、最終的に
廃棄される基材量を極めて少なくすることができ、ま
た、PLCC製品とは別途製作される本発明に係るPL
CC搬送治具は、繰り返し使用することが可能なので、
PLCCの大幅なコストダウンを可能にすることができ
る。本発明に係るPLCC搬送治具は、良品の製品のみ
を収容できることは勿論であり、これにより半導体装置
製造工程の歩留まりを向上およびコストダウンにも寄与
することが可能となる。図3は、本発明に係るPLCC
を、本発明に係るPLCC搬送治具に収容した状態を示
す。図3(a)はその上面図であり、図3(b)はPL
CCを収容した状態を示す一部断面図である。
【0010】
【発明の効果】本発明によれば、個々PLCCをカッテ
ィング・ブレードの厚さ分、即ち0.05mm〜0.3
mmの間隔をもって隣接して配し、PLCC外周の四辺
に設ける半裁スルーホール用の穴を共有して、精密カッ
ティング・ソーを用いて個片に切り離し、前記穴を半裁
ずつ隣接する製品に用いることによって大幅なコストダ
ウンを実現とすると共に、外形寸法精度が高く、多ピン
化に対応する信頼性の高いPLCCを提供することがで
きる。また、前記PLCCの搬送治具として、個々PL
CCの着脱が容易なプッシュバック方式を採用した専用
キャリアを用いることにより、PLCC製造において廃
棄される基材量を大幅に減少してPLCCのコストダウ
ンを実現し、また、半導体装置製造工程においてPLC
Cのロード・アンロード装置を不要とし、また該専用キ
ャリアは繰り返し使用することができ、また、該専用キ
ャリアには良品のPLCCのみを収容することができる
ので、半導体装置製造工程の歩留まり向上およびそのコ
ストダウンにも大きく寄与するPLCC搬送治具を提供
することができる。
【図面の簡単な説明】
【図1】本発明に係るPLCCの材料に対する製品配列
方法と、従来のPLCCの製品配列方法との比較を示す
説明図。
【図2】本発明に係るPLCC用の本発明に係る搬送治
具を示す説明図。
【図3】本発明に係るPLCCを本発明に係る搬送治具
に収容した状態を示す説明図。
【符号の説明】
10 PLCC基材 20 PLCCの配列位置 30 集合基板の配列位置 40 搬送治具基材 50 PLCC収容部位 60 プッシュバック方式スリット 70 搬送ガイド穴 80 上面側の開口部 90 下面側の開口部 100 PLCC

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】パッケージ外周に配された半裁スルーホー
    ルを介して基板に接続するタイプのプラスチック・リー
    ドレス・チップキャリアにおいて、個々の製品をカッテ
    ィング・ブレードの厚さ分、即ち0.05mm〜0.3
    mmの間隔をもって隣接して配し、製品外周の四辺に設
    ける半裁スルーホール用の穴を共有して、精密カッティ
    ング・ソーを用いて個片に切り離し、前記穴を半裁ずつ
    隣接する製品に用いることを特徴とする半導体パッケー
    ジ。
  2. 【請求項2】請求項1記載の半導体パッケージの製造方
    法。
  3. 【請求項3】請求項1記載の半導体パッケージ用搬送治
    具として、個々の製品の着脱が容易なプッシュバック方
    式を採用した専用キャリアを用いることを特徴とする半
    導体パッケージ搬送治具。
  4. 【請求項4】請求項3記載の半導体パッケージ搬送治具
    の製造方法。
JP9120046A 1997-04-03 1997-04-03 半導体パッケージ及びその製造方法ならびに半導体パ ッケージ搬送治具及びその製造方法 Pending JPH10284639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9120046A JPH10284639A (ja) 1997-04-03 1997-04-03 半導体パッケージ及びその製造方法ならびに半導体パ ッケージ搬送治具及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9120046A JPH10284639A (ja) 1997-04-03 1997-04-03 半導体パッケージ及びその製造方法ならびに半導体パ ッケージ搬送治具及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10284639A true JPH10284639A (ja) 1998-10-23

Family

ID=14776563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9120046A Pending JPH10284639A (ja) 1997-04-03 1997-04-03 半導体パッケージ及びその製造方法ならびに半導体パ ッケージ搬送治具及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10284639A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8002542B2 (en) 2006-07-14 2011-08-23 Renesas Electronics Corporation Heat treatment jig and heat treatment jig set

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8002542B2 (en) 2006-07-14 2011-08-23 Renesas Electronics Corporation Heat treatment jig and heat treatment jig set

Similar Documents

Publication Publication Date Title
EP0908076B1 (en) Grid array assembly and method of making
US9425165B2 (en) Method of manufacturing semiconductor device
US5012386A (en) High performance overmolded electronic package
KR100251859B1 (ko) 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
US6552427B2 (en) BGA package and method of fabrication
US6555200B2 (en) Method of making semiconductor devices, semiconductor device, circuit board, and electronic apparatus
US6852607B2 (en) Wafer level package having a side package
US20060157838A1 (en) Multimedia card and transfer molding method
JP4796271B2 (ja) 半導体装置の製造方法
JPH07147379A (ja) 半導体装置及びその製造方法
US6110755A (en) Method for manufacturing semiconductor device
KR20100026764A (ko) 반도체 패키지 및 이의 제조 방법
KR19980028019A (ko) 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법
JP2002050645A (ja) 半導体装置の製造方法
CA2101745A1 (en) Carrier ring for semiconductor package
US6498394B1 (en) IC packages with diamond substrate thermal conductor
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
US20080305306A1 (en) Semiconductor molded panel having reduced warpage
JPH10284639A (ja) 半導体パッケージ及びその製造方法ならびに半導体パ ッケージ搬送治具及びその製造方法
US5900669A (en) Semiconductor component
JP3793679B2 (ja) 電子部品の製造方法及び製造装置
JP2000183218A (ja) Icパッケージの製造方法
US6747345B1 (en) Exposed die molding apparatus
JP4994148B2 (ja) 半導体装置の製造方法
KR100326392B1 (ko) 칩 카드용 베이스 기판 및 그를 이용한 칩 카드