KR100326392B1 - 칩 카드용 베이스 기판 및 그를 이용한 칩 카드 - Google Patents

칩 카드용 베이스 기판 및 그를 이용한 칩 카드 Download PDF

Info

Publication number
KR100326392B1
KR100326392B1 KR1019990009804A KR19990009804A KR100326392B1 KR 100326392 B1 KR100326392 B1 KR 100326392B1 KR 1019990009804 A KR1019990009804 A KR 1019990009804A KR 19990009804 A KR19990009804 A KR 19990009804A KR 100326392 B1 KR100326392 B1 KR 100326392B1
Authority
KR
South Korea
Prior art keywords
base substrate
substrate
chip
external connection
chip card
Prior art date
Application number
KR1019990009804A
Other languages
English (en)
Other versions
KR20000061036A (ko
Inventor
오상언
안민철
박상영
임민빈
Original Assignee
최완균
주식회사 바른전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최완균, 주식회사 바른전자 filed Critical 최완균
Priority to KR1019990009804A priority Critical patent/KR100326392B1/ko
Publication of KR20000061036A publication Critical patent/KR20000061036A/ko
Application granted granted Critical
Publication of KR100326392B1 publication Critical patent/KR100326392B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 칩 카드용 베이스 기판 및 그를 이용한 칩 카드에 관한 것으로, 반도체 칩을 직접 실장하여 칩 카드를 구현할 수 있는 칩 카드용 베이스 기판 및 그를 이용한 칩 카드에 관한 것이다. 본 발명에 따른 베이스 기판은, 소정의 두께를 가지며, 반도체 칩이 접착되는 상부면과, 그 상부면에 반대되는 하부면을 갖는 기판 몸체와, 기판 몸체의 양면에 형성되는 회로 패턴으로 구성된다. 회로 패턴은 상부면 상에 형성되며, 반도체 칩이 접착될 부분에 근접하게 형성되어 반도체 칩의 전극 패드와 본딩 와이어에 의해 전기적으로 연결되는 기판 패드를 포함하는 배선 패턴과, 하부면의 일측에 이렬로 배열된 복수개의 외부접속단자와, 외부접속단자들과 이격된 하부면에 형성되며, 칩 카드에 사용될 작동 전압의 정보를 확인할 수 있도록 형성된 복수개의 전압확인단자로 구성된다. 쓰기 방지 영역은 외부접속단자들 아래의 전압확인단자에 이웃한 하부면에 형성된다. 그리고, 배선 패턴과 외부접속단자를 연결하고, 배선 패턴과 전압확인단자를 연결하기 위하여 외부접속단자 및 전압 확인 단자 상의 기판 몸체를 관통하여 비아 홀이 형성된 구조를 갖는다.

Description

칩 카드용 베이스 기판 및 그를 이용한 칩 카드{Base substrate for chip card and chip card using the same}
본 발명은 칩 카드(Chip Card)에 관한 것으로, 더욱 상세하게는 반도체 칩을 직접 실장하여 칩 카드를 구현할 수 있는 칩 카드용 베이스 기판 및 그를 이용한 칩 카드에 관한 것이다.
반도체 칩 패키지의 기술 발전의 추이를 보면, 고밀도화, 소형화의 추세에 따라 리드 프레임을 사용하여 패키지를 구성한 후 인쇄회로기판에 실장하는 과정을 생략하여, 반도체 칩을 직접 인쇄회로기판 상에 실장하는 새로운 패키징(Packaging) 방법이 주목받고 있다. 이처럼 반도체 칩을 직접 인쇄회로기판 상에 실장한 패키지를 칩 온 보드 패키지(Chip On Board; COB)라 한다.
휴대용 정보단말기, 하드 디스크 대용, 디지털 스틸 카메라 및 게임기 등의 문자, 음성, 정지화상 등의 기록을 위한 메모리 카드(Memory Card)는 수개의 메모리 칩(Memory Chip)을 하나의 카드로 패키징 함으로써, 대용량의 기억 매체로 자리 잡고 있다.
메모리 카드에는 미니어쳐 카드(Miniature Card), 컴팩트프레쉬(Compact Flash), 스마트미디어(SmartMedia) 등이 있는데, 미니어쳐 카드와 컴팩트프레쉬는 콘트롤러(Controller) 내장 등으로 기억 매체 이외의 간접비(Overhead cost) 및 부피가 큰 단점이 있다.
하지만, 디지털 신호의 저장 장치로 사용되는 스마트미디어 또는 SSFDC(Solid State Floppy Disc Card)와 같이 프레쉬 메모리 칩(Flash Memory Chip)이 내장된 칩 온 보드(COB) 패키지를 이용한 칩 카드는 기존의 메모리 카드에 비하여 크기가 작고, 세대간에 동일한 핀 수를 갖기 때문에 확장성이 높으며, 휴대가 간편하다는 장점이 있다. 그리고, 스마트미디어는 디지털 스틸 카메라의 정보 저장용으로 내장식 또는 착탈식 (Embedded or Removal)으로 사용되고, 디지털 게임기 및 휴대용 정보 단말기 등에 이용되는 문자, 음성, 정지화상 등의 기록을 위한 새로운 소형 카드이다. 또한 종래의 자기 테이프(Magnetic Tape)를 이용한 ID 카드나 디스켓에 비하여 용량이 크고, 저장 및 보관이 용이하므로 그 활용 폭이 넓어질 것으로 전망된다.
따라서, 디지털 스틸 카메라나 기타 사용 설비들과 종전의 플로피 디스크(Floppy Disc)와 같은 개념으로 탈착(脫着)이 가능해야 하므로 외부에 전기적 접촉이 가능하도록 외부 접속 단자(contact)가 있어야 하고, 사용 업체간의 또는 사용 설비 간의 규격화된 모양의 것이라야 한다. 즉, 해당 반도체 칩을 포함하는 칩 온 보드(COB) 패키지와, 칩 온 보드(COB) 패키지를 실장할 수 있는 수납공간(mounting area)이 형성된 규격화된 베이스 카드(base card)의 결합으로 하나의 칩 카드가 완성되는 것이다. 여기서, 베이스 카드는 칩 온 보드(COB) 패키지만으로는 디지털 스틸 카메라와 같은 외부 전자 장치와 직접 전기적으로 연결시키거나 취급상 용이하지 않기 때문에, 칩 온 보드(COB) 패키지의 취급을 용이하게 하며, 칩 온 보드(COB) 패키지와 외부 전자 장치와의 전기적 연결을 보조하기 위해서 사용된다.
그리고, 스마트미디어 또는 SSFDC와 같은 칩 카드는 JEDEC(Joint Electron Device Engineering Council)와 같은 국제 반도체 협회에 표준으로 등재되어 있다. 현재 JEDEC의 표준 규격에 따르면, 칩 카드의 두께는 760±80㎛으로 명시하고 있다.
도 1은 종래 기술에 따른 칩 카드(30)를 나타내는 사시도이다. 도 2는 도 1의 2-2선 단면도이다. 도 1 및 도 2를 참조하면, 칩 카드(30)는 스마트미디어 또는 SSFDC로서, 칩 카드(30)는 반도체 칩(11)이 실장된 칩 온 보드(COB) 패키지(10)와, 칩 온 보드(COB) 패키지(10)가 수납되는 베이스 카드(20)로 이루어져 있다.
칩 온 보드(COB) 패키지(10)는 반도체 칩(11)과, 인쇄회로기판(12)과, 본딩 와이어(13) 및 패키지 몸체(17)로 이루어진다. 인쇄회로기판(12)의 상부면에 형성된 칩 접착부(19)에는 반도체 칩(11)이 접착되고, 반도체 칩(11)과 회로 패턴(도시안됨) 간에는 금(Au) 또는 알루미늄(Al)과 같은 본딩 와이어(13)로 전기적 연결을 이룬다. 그리고, 인쇄회로기판(12)의 하부면의 전면에 외부접속단자(16)가 형성되며, 격리 라인(15)에 의해 전기적으로 절연되어 있다. 외부 접속 단자(16)는 내부 벽면에 도전성 물질이 도금되어 비아 홀(14; Via Hole)에 의하여 상면의 회로 패턴과 전기적으로 연결된다. 즉, 본딩 와이어(13)에 의하여 반도체 칩(11)과 전기적으로 연결된 회로 패턴은 다시 비아 홀(14)을 통하여 외부 접속 단자(16)와 전기적으로 연결된다. 인쇄회로기판(12)의 상부면에는 반도체 칩(11)과 본딩 와이어(13) 등을 보호하기 위하여 에폭시 수지(Epoxy Resin)와 같은 열경화성 수지로 패키지 몸체(17)가 형성된다. 그리고, 칩 온 보드(COB) 패키지(10)의 두께(b)를 낮추기 위하여, 칩 접착부(19)는 인쇄회로기판(12)의 상부면에 대하여 하향 단차지게 캐비티(cavity) 가공된다.
베이스 카드(20)는 실장될 칩 온 보드(COB) 패키지의 패키지 몸체(17)가 형성된 부분에 대응되게 수납공간(22)이 형성되어 있다. 수납공간(22)은 베이스 카드(20)의 상부면에 대하여 하향 단차지게 캐비티 가공이 되어 있으며, 수납되는 칩 온 보드(COB) 패키지의 패키지 몸체(17) 외측의 인쇄회로기판(12)에 대응되게 형성된 제 1 단차면(14)과, 제 1 단차면(24)에 대하여 하향 단차져 있으며, 패키지 몸체(17) 부분이 수납되는 제 2 단차면(26)으로 이루어져 있다. 그리고, 칩 온 보드(COB) 패키지(10)가 실장되는 수납공간(22)에 근접한 일측의 모서리를 잘라 챔퍼(25; chamfer)를 형성한다. 그리고, 칩 온 보드(COB) 패키지(10)가 실장된 부분의 반대쪽에 라벨이 인쇄되는 라벨 영역(27; label area)이 형성되고, 라벨영역(27)과 수납공간(22)의 사이의 일측에 쓰기 방지 영역(28; write protected area)이 형성된다.
베이스 카드(20)에 칩 온 보드(COB) 패키지(10)가 실장되는 구조를 설명하면, 제 1 단차면(22)에 접착 테이프(Adhesive Tape)와 같은 접착 수단(40)이 개재한다. 칩 온 보드(COB) 패키지의 패키지 몸체(17)를 베이스 카드의 제 2 단차면(26)에 대응되게 정렬하고, 패키지 몸체(17) 외측의 인쇄회로기판(12) 부분을 제 1 단차면(24)에 정렬한다. 그리고, 칩 온 보드(COB) 패키지(10)를 수납공간(22)에 수납시키고, 열압착 장치(도시 안됨)를 이용하여 접착 수단(40)이 개재된 제 1 단차면(24)에 대응되는 칩 온 보드(COB) 패키지의 인쇄회로기판(12) 부분을 열압착함으로써, 칩 온 보드(COB) 패키지(10)는 베이스 카드의 수납공간(22)에 수납되어 칩 카드(30)의 제조가 완료된다.
종래 기술에 따른 칩 카드(30)는 칩 온 보드(COB) 패키지의 외부접속단자(16)가 외부에 노출되도록 뒤집어진 형태로 칩 온 보드(COB) 패키지(10)가 베이스 기판(20)에 조립되며, 인쇄회로기판(12) 하부면에 형성된 외부 접속 단자(16)를 통하여 디지털 스틸 카메라와 같은 외부 전자 장치와 전기적 접속을 이루게 된다.
통상적으로 칩 카드(100)는 규격화된 베이스 카드(20)와 칩 온 보드(COB) 패키지(10)의 결합으로 제조가 완료된다. 예를 들면, 실장되는 칩 온 보드(COB) 패키지의 두께(b)는 640μm±50μm 이며, 베이스 카드의 전체 두께(a)는 810μm±20μm 이며, 제 2 단차면의 두께(d)는 140μm±20μm이다.
그러나, 종래의 칩 카드(30)는 칩 온 보드(COB) 패키지(10)와 베이스 카드(20)를 별도로 제조하고, 제조된 칩 온 보드(COB) 패키지(10)를 베이스 카드(20)에 실장하여 제조되기 때문에, 칩 카드(30)의 제조 공정이 복잡하다. 그리고, 칩 카드(30)는 개별적으로 제조되기 때문에, 대량 생산에 대한 대응이 용이하지 못하다.
칩 온 보드(COB) 패키지(10)가 실장되는 부분의 외측의 베이스 카드(20)에 라벨 영역(27)과 쓰기 방지 영역(28)이 형성되어 있기 때문에, 칩 카드(30)의 크기를 줄이는 데는 한계가 있다. 따라서, 칩 카드(30)를 사용하는 장치의 경박단소화에 대한 대응이 용이하지 못하다.
그리고, 전체 두께가 310±50㎛인 인쇄회로기판(12)에서 칩 접착부(19)를 130±30㎛의 두께(e)를 갖도록 캐비티 가공하기 때문에, 캐비티 가공 공정에서 불량이 발생될 확률이 높다. 베이스 카드의 제 2 단차면(26)의 두께(d)가 140±20㎛로 얇기 때문에, 제조가 용이하지 않고 칩 온 보드(COB) 패키지(10)를 베이스 카드의 수납공간(22)에 실장하는 과정에서 제 2 단차면(26)이 칩 온 보드(COB) 패키지(10)에 눌려 손상될 우려가 크다.
따라서, 본 발명의 목적은 베이스 카드를 사용하지 않고 칩 온 보드 형태로 칩 카드를 구현할 수 있는 칩 카드용 베이스 기판 및 그를 이용한 칩 카드를 제공하는 데 있다.
본 발명의 다른 목적은 칩 카드를 사용하는 장치의 경박단소화에 대응할 수있는 칩 카드용 베이스 기판 및 그를 이용한 칩 카드를 제공하는 데 있다.
도 1은 종래 기술에 따른 칩 카드를 나타내는 사시도,
도 2는 도 1의 2-2선 단면도,
도 3은 본 발명의 실시예에 따른 칩 카드용 베이스 기판 스트립의 상부면을 나타내는 평면도,
도 4는 도 3의 베이스 기판 스트립의 하부면을 나타내는 평면도,
도 5는 도 3의 베이스 기판의 상부면에 반도체 칩이 실장된 상태와 수지 봉합부가 형성된 나타내는 평면도,
도 6은 도 3의 베이스 기판을 이용한 칩 카드를 보여주는 단면도,
도 7은 본 발명의 다른 실시예에 따른 행렬 형태의 칩 카드용 베이스 기판의 상부면을 나타내는 평면도,
도 8은 도 7의 베이스 기판의 하부면을 나타내는 평면도,
도 9는 도 7의 베이스 기판의 상부면에 수지 봉합부가 형성된 상태를 부분 절개하여 나타내는 평면도,
도 10은 도 7의 베이스 기판을 이용하여 제조된 칩 카드를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
50, 150 : 베이스 기판 51 : 베이스 기판 스트립
55, 155 : 챔퍼 56 : 수납공간
57, 157 : 라벨 영역 58, 158 : 쓰기 방지 영역
60 : 회로 베이스 기판 66, 166 : 외부접속단자
70 : 댐 베이스 기판 72 : 개방부
80 : 분리 수단 82, 182 : 반도체 칩
86, 186 : 본딩 와이어 88, 188 : 수지 봉합부
100, 200 : 칩 카드 159 : 절단선
상기 목적을 달성하기 위하여, 본 발명은 칩 카드용 베이스 기판으로서, 소정의 두께를 가지며, 반도체 칩이 접착되는 상부면과, 그 상부면에 반대되는 하부면을 갖는 기판 몸체와; 상기 기판 몸체의 양면에 형성되는 회로 패턴으로, 상기 상부면 상에 형성되며, 상기 반도체 칩이 접착될 부분에 근접하게 형성되어 상기 반도체 칩의 전극 패드와 본딩 와이어에 의해 전기적으로 연결되는 기판 패드를 포함하는 배선 패턴과, 상기 하부면의 일측에 이렬로 배열된 복수개의 외부접속단자와, 상기 외부접속단자들과 이격된 상기 하부면에 형성되며, 칩 카드에 사용될 작동 전압의 정보를 확인할 수 있도록 형성된 복수개의 전압확인단자를 포함하는 회로 패턴과; 상기 외부접속단자들 아래의 상기 전압확인단자에 이웃한 상기 하부면에 형성된 쓰기 방지 영역; 및 상기 배선 패턴과 상기 외부접속단자를 연결하고, 상기 배선 패턴과 상기 전압확인단자를 연결하기 위하여 상기 외부접속단자 및 상기 전압 확인 단자 상의 상기 기판 몸체를 관통하여 형성되는 비아 홀;을 포함하는 것을 특징으로 하는 칩 카드용 베이스 기판을 제공한다.
본 발명에 따른 기판 몸체의 상부면에 반도체 칩이 접착될 부분과 본딩 와이어와 연결된 기판 패드가 노출될 수 있는 개방부가 형성된 댐 베이스 기판을 적층할 수 도 있다. 그리고, 댐 베이스 기판의 개방부는 반도체 칩과 기판 패드를 연결하는 본딩 와이어의 최고점보다는 깊게 형성되는 것이 바람직하다.
본 발명에 다른 베이스 기판은 복수개의 칩 카드를 동시에 제조하기 위하여,복수개의 기판 몸체가 소정의 간격을 두고 양측의 가이드 레일에 지지바에 의해 연결된 스트립 형태로 형성하거나, 배선 패턴, 외부접속단자, 쓰기 방지 영역, 전압확인단자 및 비아 홀로 구성된 부재가 일체로 기판 몸체에 행렬 형태로 형성되고, 부재들을 분리하기 위한 절단선이 부재들의 경계면에 대응되는 기판 몸체의 하부면에 형성할 수도 있다.
본 발명은 또한 전술된 바와 같은 베이스 기판을 이용한 칩 카드를 제공한다. 즉, 본 발명에 따른 칩 카드는, 복수개의 전극 패드를 갖는 반도체 칩과; 소정의 두께를 가지며 반도체 칩이 접착되는 상부면과, 그 상부면에 반대되는 하부면을 갖는 기판 몸체와, 상기 기판 몸체의 양면에 형성된 회로 패턴으로 구성된 베이스 기판과; 상기 전극 패드와 상기 기판 몸체 상부면 상의 회로 패턴을 전기적으로 연결하는 본딩 와이어; 및 상기 베이스 기판의 상부면 상의 반도체 칩 및 본딩 와이어를 성형수지로 봉합하여 형성한 수지 봉합부;를 포함한다. 그리고, 베이스 기판에 대한 사항은 전술된 사항과 동일하다.
그리고, 베이스 기판의 상부면에 반도체 칩이 접착될 부분과 본딩 와이어로 연결된 기판 패드가 노출될 수 있는 개방부가 형성된 댐 베이스 기판이 적층할 수도 있다. 이때, 댐 베이스 기판의 개방부는 본딩 와이어의 최고점보다는 깊게 형성하는 것이 바람직하며, 그 개방부에 성형수지를 충전하여 수지 봉합부를 형성할 수도 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 칩 카드용 베이스 기판 스트립(51)의 상부면(52)을 나타내는 평면도이다. 도 4는 도 3의 베이스 기판 스트립의 하부면(54)을 나타내는 평면도이다. 도 5는 도 3의 베이스 기판의 상부면(52)에 반도체 칩(82)이 실장된 상태와 수지 봉합부(88)가 형성된 나타내는 평면도이다. 그리고, 도 6은 도 3의 베이스 기판(50)을 이용한 칩 카드(100)를 보여주는 단면도이다.
도 5 및 도 6을 참조하면, 본 발명에 따른 칩 카드(100)는 반도체 칩(82)이 수납될 수 있도록 상부면(52)에 대하여 움푹 파여진 수납공간(56)이 형성된 베이스 기판(50; base substrate)에 반도체 칩(82)이 접착되고, 반도체 칩(82)에 근접한 수납공간의 바닥면(61)에 노출된 회로 패턴과 반도체 칩(82)이 본딩 와이어(86)에 의해 전기적으로 연결된다. 그리고, 반도체 칩(82)이 접착된 수납공간(56) 내에 성형수지를 주입하여 수지 봉합부(88)가 형성된 구조를 갖는다.
그리고, 도 4에 도시된 바와 같이, 베이스 기판의 하부면(54)의 일측에는 외부접속단자(66)가 이렬로 소정의 간격을 두고 배열 형성되어 있으며, 일측에 반대되는 타측에는 라벨(57)이 인쇄되고, 라벨(57)과 외부접속단자(66)들 사이의 영역에 쓰기 방지 영역(68)과 복수개의 전압확인단자(65; voltage ID pin)가 형성되어 있다. 전압확인단자(65)는 칩 카드(100)가 외부 장치에 접속된 경우에, 칩 카드(100)에 공급되어야 할 작동 전압의 정보를 외부 장치에 제공하여 칩 카드(100)에 작동 전압이 공급될 수 있도록 하는 단자이다. 즉, 본 발명의 실시예에 따른 칩 카드(100)는 통상적인 베이스 카드를 사용하지 않고 베이스 기판(50)에 반도체 칩(82)을 직접 실장하여 칩 온 보드(COB) 형태로 칩 카드를 구현한다.
본 발명의 실시예에 따른 칩 카드(100)의 제조에 사용되는 베이스 기판(50)을 도 3 및 도 4를 참조하여 설명하겠다. 도 3 및 도 4를 참조하면, 베이스 기판(50)은 소정의 두께를 가지며 상부면(52)과 하부면(54)을 갖는 인쇄회로기판으로서, 두 개의 단위 베이스 기판(60, 70)을 적층하여 형성한다. 이때, 아래의 단위 베이스 기판(60)에는 회로 패턴이 형성되기 때문에 회로 베이스 기판이라 하고, 회로 베이스 기판(60)에 적층되는 단위 베이스 기판(70)은 수지 봉합부(88)를 형성하기 위한 댐 역할을 하기 때문에 댐 베이스 기판이라 하자. 통상적으로 프리프레그(prepreg)를 개재하여 회로 베이스 기판(60)에 댐 베이스 기판(70)을 적층하여 베이스 기판(50)을 제조한다. 그리고, 베이스 기판(50)의 일측을 잘라 챔퍼(55)를 형성한다. 한편, 도 3에서는 회로 베이스 기판 상부면(61)의 배선 패턴(64)이 도시될 수 있도록 오른쪽의 회로 베이스 기판 상부면(61)에 적층되는 댐 베이스 기판이 제거된 상태를 도시하였고, 댐 베이스 기판(70)의 상부면에 해칭을 넣어 회로 베이스 기판(60)과 구분되게 도시하였다.
회로 베이스 기판(60)은 유리 섬유가 함유된 에폭시 수지(glass-epoxy resin) 또는 비티 수지(BT resin)로 제조된 기판 몸체(62)와, 기판 몸체(62)의 양면에 형성된 회로 패턴으로 구성된다. 회로 패턴은 반도체 칩(82)이 접착되는 기판 몸체(62)의 상부면(61)에 형성되며 전기적 신호의 전달 경로의 역할을 담당하는 배선 패턴(64)과, 그 하부면(54)의 일측에 2렬로 배열된 복수개의 외부접속단자(66)로 구성된다. 그리고, 기판 몸체의 하부면(54)에는, 외부접속단자(66)들과 마주보는 쪽에 라벨(57)이 인쇄되고, 라벨(57)과 외부접속단자(66)들 사이에 쓰기 방지 영역(58)과 복수개의 전압확인단자(65)가 형성되어 있다. 그리고, 기판 몸체(62)를 관통하는 비아 홀(68)을 통하여 상부면의 배선 패턴(64)과 하부면의 외부접속단자(66) 및 전압확인단자(65)가 각기 전기적으로 연결된다. 배선 패턴(64) 중에서 반도체 칩(도 5의 82)과 전기적으로 연결되는 기판 패드(64a)는 반도체 칩(82)이 접착되는 지점에 근접하게 형성된다.
통상적으로 회로 패턴은 얇은 구리박(Copper foil)을 기판 몸체(62)에 접착하고 나서 통상적인 포토 에칭(photo etching)과 같은 방법을 통해 소정의 패턴으로 형성한다. 이때, 외부접속단자(66)는 기판 몸체(62)의 하부면(54)의 일측에 이렬로 소정의 간격으로 형성하고, 비아 홀(68)은 외부접속단자(66) 및 전압확인단자(65) 상의 기판 몸체(62)를 관통하여 형성하는 것이 바람직하다. 짧은변에 대응되는 베이스 기판의 하부면(54)의 일측에 외부접속단자(66)들이 형성된다.
댐 베이스 기판(70)은 회로 베이스 기판(60)의 상부면에 적층되어 수납공간(56)을 형성한다. 즉, 댐 베이스 기판(70)의 중간 부분에는 반도체 칩(82)이 부착될 부분과 본딩 와이어(86)로 연결될 기판 패드(64a)를 포함하는 배선 패턴(64) 부분이 노출될 수 있는 크기의 개방부(72)가 형성되어 있다. 이때, 도 6에 도시된 바와 같이 댐 베이스 기판(70)의 상부면 아래에 본딩 와이어(86)가 위치할 수 있도록 댐 베이스 기판(70)의 두께(b1)를 조절한다. 수납공간(56)은 개방부(72)와, 개방부(72)에 의해 외부로 노출되는 회로 베이스 기판의 상부면(61)으로 이루어진 움푹 들어간 공간이다.
그리고, 복수개의 칩 카드(100)를 동시에 제작할 수 있도록 수납공간(56)이형성된 복수개의 베이스 기판(50)이 일렬로 소정의 간격을 두고 지지바(59)에 의해 가이드 레일(53)에 연결된 스트립(51) 형태로 제공된다. 가이드 레일(53)에는 베이스 기판 스트립(51)의 이송을 위한 복수개의 이송 구멍(53a)이 형성되어 있다. 그리고, 트랜스퍼 몰딩 공정과 같은 성형 공정에서 액상의 성형수지가 수납공간(56)으로 주입될 수 있는 게이트(69)가 베이스 기판의 상부면(52)에 형성되어 있다.
본 발명에 따른 베이스 기판 스트립(51)은 다음과 같은 공정에 의해 제조된다. 먼저, 소정의 간격을 두고 일렬로 회로 패턴이 형성된 회로 베이스 기판 스트립을 준비한다. 다음으로, 개구부(72)가 형성된 댐 베이스 기판 스트립을 회로 베이스 기판 스트립에 적층한 상태에서, 회로 패턴들 사이의 부분을 제거하여 복수개의 베이스 기판(50)을 갖는 베이스 기판 스트립(51)을 제조한다. 이때, 챔퍼(55)가 형성될 수 있도록 회로 패턴들 사이의 부분을 제거하는 것이 바람직하다. 이하의 설명에 있어서, 제거된 부분은 베이스 기판(50)들을 분리하는 역할을 하기 때문에, 분리 공간(74)이라 하자. 그리고, 베이스 기판 스트립(51)의 양 가장자리를 따라서 이송 구멍(53a)으로 활용할 수 있는 복수개의 관통 구멍을 뚫는다.
도 5에 도시된 바와 같이 베이스 기판 스트립(51)으로 제조된 칩 카드(100)는 수지 봉합부(88)를 형성하는 성형 공정을 완료한 이후에 가이드 레일(53)과 칩 카드(100)를 연결하는 지지바(59)를 분리 수단으로 절단하여 개별 칩 카드(100)를 얻게 된다. 한편, 도 5의 베이스 기판 스트립(51)에서 오른쪽의 베이스 기판(50)에는 수지 봉합부(88)가 형성된 상태를 도시하였고, 왼쪽의 베이스 기판(50)에는 반도체 칩(82)이 실장된 상태를 도시하였다.
도 5 및 도 6에 도시된 바와 같이 수지 봉합부(88)는 반도체 칩(82)이 실장된 수납공간(56)에 액상의 성형수지를 게이트(69)를 통하여 주입하여 형성하게 되며, 수지 봉합부(88)의 표면이 베이스 기판의 상부면(52)과 동일면에 올 수 있도록 형성하는 것이 바람직하다. 수지 봉합부(88)를 형성하는 방법으로는, 잘 알려져 있는 바와 같이 성형수지를 이용한 트랜스퍼 몰딩(transfer molding) 방법을 이용하여 형성할 수 있다. 바람직하게 사용될 수 있는 성형수지는 에폭시 몰딩 컴파운드(epoxy molding compound; EMC)이며, 게이트(69)를 따라서 수납공간(56)으로 주입되어 예를 들어 160℃ 내지 170℃의 온도에서 약 150초 동안 성형 공정이 이루어진다. 트랜스퍼 몰딩 방법으로 수지 봉합부(88)를 형성할 때, 성형 금형에 베이스 기판(50)이 소정의 압력으로 물린 상태에서 몰딩 공정이 진행되기 때문에, 성형 금형에 의해 베이스 기판(50)의 하부면(54)에 형성된 외부접속단자(66)들이 눌리는 것을 방지하기 위하여, 수납공간(56)에 대응되는 베이스 기판의 하부면(54)에 대하여 이격된 위치에 외부접속단자(66)들을 형성하거나, 수납공간(56)의 안쪽에 외부접속단자들이 배치될 수 있도록 형성하는 것이 바람직하다.
한편, 본 발명에 따른 베이스 기판(50)은 수납공간(56)이 형성되어 있기 때문에, 트랜스퍼 몰딩 방법 이외에 포팅(potting) 방법 또는 스크린 프린트(screen print) 방법 등을 활용하여 수지 봉합부(88)를 형성할 수 있다. 포팅 방법은 니들(needle) 또는 노즐(nozzle)을 통해 수납공간에 액상의 성형수지를 주입하는 방법이고, 스크린 프린트 방법은 베이스 기판의 수납공간에 대응되는 구멍이 형성된 금속의 스텐실(stencil)을 베이스 기판의 상부면에 밀착한 상태에서 액상의 성형수지를 스텐실 상에 공급하고 이를 스퀴즈(squeeze)로 밀어 베이스 기판의 수납공간에 채워넣는 방식이다.
본 발명의 실시예에 따른 베이스 기판의 전체의 두께(a1) 즉 칩 카드(100)의 두께(a1)를 JEDEC 규격에 맞게 760±80㎛으로 형성할 경우에, 개방부(72) 내부에 반도체 칩(82)과 본딩 와이어(86)가 봉합될 수 있도록 형성하여야 한다. 예를 들면, 반도체 칩(82)의 두께(f)가 250㎛ 내지 300㎛이고, 반도체 칩(82)의 상부면에서 본딩 와이어(86)의 최고점의 높이(g)가 약 150㎛인 경우에, 댐 베이스 기판(70)의 두께(b1)는 500±50㎛가 되도록 형성하는 것이 바람직하다. 그리고, 회로 베이스 기판(d1)은 260±50㎛가 되도록 형성하면 JEDEC 규격을 만족한다.
한편, 베이스 기판(50)에 직접 반도체 칩(82)을 실장하여 칩 카드(100)를 구현하기 때문에, 반도체 칩(82) 크기에 가깝게 형성할 수 있어 칩 카드(100)를 사용하는 장치의 경박단소화에 대응이 가능하다. 예를 들면, 본 발명에 따른 칩 카드(100)는 18mm×24mm의 크기를 갖도록 형성할 수 있다. 별도의 캐비티 가공없이 반도체 칩(82)이 접착될 수 있는 수납공간(56)을 형성하기 때문에, 종래의 캐비티 가공에 따른 문제점을 해결할 수 있다. 그리고, 반도체 칩(82)이 베이스 기판(50)에 직접 접착되어 칩 카드(100)로 구현되기 때문에, 종래와 같은 칩 온 보드(COB) 패키지를 베이스 카드에 수납하는 과정에서 제 2 단차면이 눌려 손상되는 것을 방지할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 행렬 형태의 칩 카드용 베이스기판(150)의 상부면(152)을 나타내는 평면도이다. 도 8은 도 7의 베이스 기판의 하부면(154)을 나타내는 평면도이다. 도 9는 도 7의 베이스 기판의 상부면(152)에 수지 봉합부(188)가 형성된 상태를 부분 절개하여 나타내는 평면도이다. 도 10은 도 7의 베이스 기판을 이용하여 제조된 칩 카드를 나타내는 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 다른 실시예에 따른 베이스 기판(150)은 하나의 베이스 기판을 사용하여 복수개의 개별 칩 카드를 동시에 제조할 수 있도록 2행 2렬의 행렬 형태를 가진다. 즉, 기판 몸체(162)를 제외한 칩 카드의 제조에 필요한 부재 예를 들면, 배선 패턴(164), 외부접속단자(166), 쓰기 방지 영역(158), 전압확인단자(165) 및 비아 홀(168)이 2행 2렬의 형태로 기판 몸체(162) 상에 형성된 구조를 가지며, 베이스 기판의 하부면(154)에 개별 칩 카드로 분리하기 위한 절단선(159)이 형성되어 있다.
베이스 기판(150)은 소정의 두께를 가지며 상부면(152)과 하부면(154)을 갖는 기판 몸체(162)와, 기판 몸체(162)의 양면에 형성된 회로 패턴으로 구성된다. 기판 몸체(162)는 유리 섬유가 함유된 에폭시 수지(glass-epoxy resin) 또는 비티 수지(BT resin)로 제조되며, 회로 패턴은 반도체 칩이 접착되는 기판 몸체(162)의 상부면(152)에 형성되며 전기적 신호의 전달 경로의 역할을 담당하는 배선 패턴(164)과, 그 하부면(164)의 일측에 2렬로 배열된 복수개의 외부접속단자(166)로 구성된다. 배선 패턴(164) 중에서 반도체 칩과 전기적으로 연결되는 기판 패드(164a)는 반도체 칩이 접착되는 지점에 근접하게 형성된다.
그리고, 기판 몸체의 하부면(154)에는, 외부접속단자(166)들과 마주보는 쪽에 라벨(157)이 인쇄되고, 라벨(157)과 외부접속단자(166)들 사이에 쓰기 방지 영역(158)과 복수개의 전압확인단자(165)가 형성되어 있다. 그리고, 기판 몸체(162)를 관통하는 비아 홀(168)을 통하여 상부면(152)의 배선 패턴(164)과 하부면의 외부접속단자(166) 및 전압 확인 단자(165)가 각기 전기적으로 연결된다. 즉, 베이스 기판(150)은 본 발명의 실시예에 따른 회로 베이스 기판(60)과 동일한 구성을 가진다.
이와 같은 베이스 기판(150)을 이용한 칩 카드(200)를 도 9 및 도 10을 참조하여 설명하면, 반도체 칩(182)은 베이스 기판의 상부면(152)에 접착되고, 반도체 칩의 전극 패드(184)와 기판 패드(164a)는 본딩 와이어(186)에 의해 전기적으로 연결된다. 그리고, 베이스 기판의 상부면(152) 상의 반도체 칩(182)과 본딩 와이어(186)는 수지 봉합부(188)에 의해 보호된다. 수지 봉합부(188)를 형성하는 성형 공정은 에폭시 몰딩 컴파운드를 이용한 트랜스퍼 몰딩 공정으로 진행하는 것이 바람직하다. 한편, 도 9에서 반도체 칩의 전극 패드(184)와 기판 패드(164a) 사이의 전기적 연결 수단인 본딩 와이어(186)의 도시를 생략하였다.
그리고, 성형 공정 이후에 절단선(159)을 따라 베이스 기판(150)을 절단하여 개별 칩 카드(200)로 분리한다. 물론, 베이스 기판(150)과 동시에 수지 봉합부(188)도 절단된다.
이 절단 공정에 사용되는 분리 수단으로는 드릴이나 회전날 또는 레이저 등이 있다. 드릴의 경우 25,000rpm 이상으로 고속 회전하는 라우터 비트(router bit)를 사용하며, 절단시 발생하는 분진들을 제거하기 위한 분진 흡입기를 같이 사용한다. 회전날은 통상적인 웨이퍼 절단 공정에서 사용되는 다이아몬드 회전날을 사용하며, 고정 테이프 및 물 등이 추가로 사용된다. 레이저는 야그(Yag) 레이저 등이 사용되며 레이저 열에 의하여 발생되는 분진을 제거해야 한다.
여기서, 베이스 기판(160)을 행렬 형태로 구현한 이유는 다음과 같다. 첫째, 여러개의 칩 카드(200)들을 동시에 연속적으로 제조함으로써 생산성을 높일 수 있다. 다른 이유는 수지 봉합부(188)의 형성시 성형 금형의 사용과 관련된 것이다. 베이스 기판(150)의 가장자리는 성형 금형에 물려 있어야 하기 때문에 수지 봉합부(188)가 형성되지 않으며, 그 만큼 칩 카드(200) 크기에 있어서 손해를 본다. 그러나, 행렬 형태로 베이스 기판(150)을 제조할 경우에, 도 3에 도시된 바와 같은 베이스 기판(50) 사이의 분리 공간(74)이 필요 없기 때문에, 개별 칩 카드(200)로 제조될 회로 배선들 사이의 간격을 최대한으로 줄일 수 있다. 즉, 베이스 기판(150)의 크기에 있어서 이득을 보기 때문에, 본 발명의 실시예에 따른 칩 카드(100)와 동일하거나 작게 구현할 수 있다. 예를 들면, 칩 카드(200)가 16mm×20mm의 크기를 갖도록 구현이 가능하다. 성형 공정에서 외부접속단자(166)가 형성된 부분이 성형 금형의 내부에 위치하기 때문에, 성형 금형에 눌러 외부접속단자(166)가 손상되는 것을 막을 수 있다. 그리고, 성형 공정 이후에 개별 칩 카드(200)로 절단하게 되면, 도 10에 도시된 바와 같은 칩 카드(200)를 얻을 수 있다. 즉, 수지 봉합부(188)와 베이스 기판(150)은 그 옆면들이 동일 평면을 형성한다.
한편, 본 발명의 다른 실시예에서는 2행 2렬의 행렬 형태의 베이스 기판을이용하여 칩 카드를 구현하였지만, 일렬 또는 이렬로 늘어선 띠 형상이나 n행 m렬의 행렬 형태의 베이스 기판을 이용하여 복수개의 칩 카드를 구현할 수도 있다(n,m : 자연수). 즉, 베이스 기판 상부면에 반도체 칩을 직접 실장하여 칩 온 보드(COB) 형태로 칩 카드를 구현한 구성은 본 발명의 기술적 사상의 범위를 벗어나지 않는다.
따라서, 본 발명의 구조를 따르면 베이스 기판에 직접 반도체 칩을 실장하여 칩 카드를 구현하기 때문에, 반도체 칩 크기에 가깝게 형성할 수 있어 칩 카드를 사용하는 장치의 경박단소화에 대응이 가능하고, 종래와 같은 칩 온 보드(COB) 패키지를 베이스 카드에 수납하는 과정에서 제 2 단차면이 눌려 손상되는 것을 방지할 수 있다. 그리고, 종래의 칩 카드의 제조 공정에 비해 제조 공정을 단순화할 수 있어 제조 비용을 절감할 수 있다.
별도의 캐비티 가공없이 반도체 칩이 접착될 수 있는 수납공간을 형성하기 때문에, 종래의 캐비티 가공에 따른 문제점을 해결할 수 있다.
베이스 기판을 스트립 형태 또는 행렬 형태로 구현하여 칩 카드를 제조하기 때문에, 제조 공정에서 칩 카드의 취급이 용이하고 칩 카드의 대량 생산도 가능하다.
그리고, 칩 온 보드(COB) 패키지의 제조 공정에 사용되는 장비를 사용하여 칩 카드를 구현할 수 있기 때문에, 추가적인 생산 설비의 투자에 따른 부담을 줄일 수 있다.

Claims (12)

  1. 칩 카드용 베이스 기판으로서,
    소정의 두께를 가지며, 반도체 칩이 접착되는 상부면과, 그 상부면에 반대되는 하부면을 갖는 기판 몸체와;
    상기 기판 몸체의 양면에 형성되는 회로 패턴으로, 상기 상부면 상에 형성되며, 상기 반도체 칩이 접착될 부분에 근접하게 형성되어 상기 반도체 칩의 전극 패드와 본딩 와이어에 의해 전기적으로 연결되는 기판 패드를 포함하는 배선 패턴과,
    상기 하부면의 일측에 배열된 복수개의 외부접속단자와,
    상기 외부접속단자들과 이격된 상기 하부면에 형성되며, 칩 카드에 사용될 작동 전압의 정보를 확인할 수 있도록 형성된 복수개의 전압확인단자를 포함하는 회로 패턴과;
    상기 외부접속단자들 아래의 상기 전압확인단자에 이웃한 상기 하부면에 형성된 쓰기 방지 영역; 및
    상기 배선 패턴과 상기 외부접속단자를 연결하고, 상기 배선 패턴과 상기 전압확인단자를 연결하기 위하여 상기 외부접속단자 및 상기 전압 확인 단자 상의 상기 기판 몸체를 관통하여 형성되는 비아 홀;을 포함하며,
    상기 기판 몸체의 상부면에, 상기 반도체 칩이 접착될 부분과 본딩 와이어와 연결된 기판 패드가 노출될 수 있는 개방부가 형성된 댐 베이스 기판이 적층되는 것을 특징으로 하는 칩 카드용 베이스 기판.
  2. 제 1항에 있어서, 상기 하부면의 타측에 라벨이 인쇄되는 것을 특징으로 하는 칩 카드용 베이스 기판.
  3. 청구항3는 삭제 되었습니다.
  4. 제 1항에 있어서, 상기 댐 베이스 기판의 개방부는 반도체 칩과 기판 패드를 연결하는 본딩 와이어의 최고점보다는 깊게 형성되는 것을 특징으로 하는 칩 카드용 베이스 기판.
  5. 제 1항에 있어서, 상기 베이스 기판은 복수개의 칩 카드를 동시에 제조하기 위하여, 복수개의 상기 기판 몸체가 소정의 간격을 두고 양측의 가이드 레일에 지지바에 의해 연결된 스트립 형태를 갖는 것을 특징으로 하는 칩 카드용 베이스 기판.
  6. 제 1항에 있어서, 상기 베이스 기판은 복수개의 개별 칩 카드를 동시에 제조하기 위하여, 상기 배선 패턴, 외부접속단자, 쓰기 방지 영역, 전압확인단자 및 비아 홀로 구성된 부재가 일체로 기판 몸체에 행렬 형태로 형성되며, 상기 부재들을 분리하기 위한 절단선이 상기 부재들의 경계면에 대응되는 상기 기판 몸체의 하부면에 형성되어 있는 것을 특징으로 하는 칩 카드용 베이스 기판.
  7. 복수개의 전극 패드를 갖는 반도체 칩과;
    소정의 두께를 가지며 반도체 칩이 접착되는 상부면과, 그 상부면에 반대되는 하부면을 갖는 기판 몸체와, 상기 기판 몸체의 양면에 형성된 회로 패턴으로 구성된 베이스 기판과;
    상기 전극 패드와 상기 기판 몸체 상부면 상의 회로 패턴을 전기적으로 연결하는 본딩 와이어; 및
    상기 베이스 기판의 상부면 상의 반도체 칩 및 본딩 와이어를 성형수지로 봉합하여 형성한 수지 봉합부;를 포함하며,
    상기 베이스 기판은,
    상기 반도체 칩이 접착된 부분에 근접하게 형성되어 상기 반도체 칩의 전극 패드와 본딩 와이어에 의해 전기적으로 연결되는 기판 패드를 포함하는 배선 패턴과,
    상기 하부면의 일측에 배열된 복수개의 외부접속단자와,
    상기 외부접속단자들과 이격된 상기 하부면에 형성되며, 칩 카드에 사용될 작동 전압의 정보를 확인할 수 있도록 형성된 복수개의 전압확인단자를 포함하는 회로 패턴과;
    상기 외부접속단자들 아래의 상기 전압확인단자에 이웃한 상기 하부면에 형성된 쓰기 방지 영역; 및
    상기 배선 패턴과 상기 외부접속단자를 연결하고, 상기 배선 패턴과 상기 전압확인단자를 연결하기 위하여 상기 외부접속단자 및 상기 전압 확인 단자 상의 상기 기판 몸체를 관통하여 형성되는 비아 홀;을 포함하며,
    상기 기판 몸체의 상부면에, 상기 반도체 칩이 접착될 부분과 본딩 와이어와 연결된 기판 패드가 노출될 수 있는 개방부가 형성된 댐 베이스 기판이 적층되는 것을 특징으로 하는 칩 카드.
  8. 제 7항에 있어서, 상기 하부면의 타측에 라벨이 인쇄되는 것을 특징으로 하는 칩 카드.
  9. 청구항9는 삭제 되었습니다.
  10. 제 7항에 있어서, 상기 댐 베이스 기판의 개방부는 상기 본딩 와이어의 최고점보다는 깊게 형성되는 것을 특징으로 하는 칩 카드.
  11. 제 10항에 있어서, 상기 댐 베이스 기판의 개방부에 성형수지를 충전하여 수지 봉합부를 형성하는 것을 특징으로 하는 칩 카드.
  12. 제 11항에 있어서, 상기 베이스 기판의 개방부에 성형수지를 충전하는 성형 공정에서 성형 금형에 의해 외부접속단자가 손상되는 것을 방지하기 위하여, 상기 외부접속단자는 상기 개방부에 대응되는 상기 베이스 기판의 하부면에 대하여 이격된 위치에 형성되는 것을 특징으로 하는 칩 카드.
KR1019990009804A 1999-03-23 1999-03-23 칩 카드용 베이스 기판 및 그를 이용한 칩 카드 KR100326392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009804A KR100326392B1 (ko) 1999-03-23 1999-03-23 칩 카드용 베이스 기판 및 그를 이용한 칩 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009804A KR100326392B1 (ko) 1999-03-23 1999-03-23 칩 카드용 베이스 기판 및 그를 이용한 칩 카드

Publications (2)

Publication Number Publication Date
KR20000061036A KR20000061036A (ko) 2000-10-16
KR100326392B1 true KR100326392B1 (ko) 2002-03-12

Family

ID=19577380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009804A KR100326392B1 (ko) 1999-03-23 1999-03-23 칩 카드용 베이스 기판 및 그를 이용한 칩 카드

Country Status (1)

Country Link
KR (1) KR100326392B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335716B1 (ko) * 2000-05-23 2002-05-08 윤종용 메모리 카드
KR100830034B1 (ko) 2005-12-05 2008-05-15 에이-데이타 테크놀로지 캄파니 리미티드 메모리 카드 모듈

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116958A (ja) * 1996-10-09 1998-05-06 Niigata Seimitsu Kk メモリシステム
JPH1131779A (ja) * 1996-11-12 1999-02-02 T I F:Kk メモリシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116958A (ja) * 1996-10-09 1998-05-06 Niigata Seimitsu Kk メモリシステム
JPH1131779A (ja) * 1996-11-12 1999-02-02 T I F:Kk メモリシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335716B1 (ko) * 2000-05-23 2002-05-08 윤종용 메모리 카드
KR100830034B1 (ko) 2005-12-05 2008-05-15 에이-데이타 테크놀로지 캄파니 리미티드 메모리 카드 모듈

Also Published As

Publication number Publication date
KR20000061036A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
JP3924368B2 (ja) チップカード用ベースカード及びこれを用いたチップカード
KR100996320B1 (ko) 탈착식 주변 카드의 효율적 제작 방법
JP4260239B2 (ja) チップオンボードパッケージ用印刷回路基板及びそれを用いたチップオンボードパッケージ
US8053880B2 (en) Stacked, interconnected semiconductor package
US7220615B2 (en) Alternative method used to package multimedia card by transfer molding
JP4171246B2 (ja) メモリカードおよびその製造方法
US8110439B2 (en) Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
US20070262434A1 (en) Interconnected ic packages with vertical smt pads
US20010023980A1 (en) Stacked semiconductor device and semiconductor system
US8653653B2 (en) High density three dimensional semiconductor die package
CN107579061A (zh) 包含互连的叠加封装体的半导体装置
JPH02295159A (ja) チツプ・キヤリアと集積半導体チツプを有するモジユール
JPH03112688A (ja) Ｉｃカード
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
KR100326392B1 (ko) 칩 카드용 베이스 기판 및 그를 이용한 칩 카드
US9236368B2 (en) Semiconductor device including embedded controller die and method of making same
US20080305306A1 (en) Semiconductor molded panel having reduced warpage
KR20000061035A (ko) 반도체 칩과 그의 제조 방법과 그 반도체 칩을 이용한 적층 칩패키지 및 그 적층 칩 패키지의 제조 방법
JP4889359B2 (ja) 電子装置
KR20000025755A (ko) 칩 카드
US20240260237A1 (en) Semiconductor storage device including pcb edge heat dissipation
KR19990000701A (ko) 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
US20090325321A1 (en) Reclaiming Packages
KR100476669B1 (ko) 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
KR20000003306A (ko) 미세 간극 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170206

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 18

EXPY Expiration of term