KR102218895B1 - 리드프레임 및 이를 포함하는 적층 패키지 모듈 - Google Patents

리드프레임 및 이를 포함하는 적층 패키지 모듈 Download PDF

Info

Publication number
KR102218895B1
KR102218895B1 KR1020150092902A KR20150092902A KR102218895B1 KR 102218895 B1 KR102218895 B1 KR 102218895B1 KR 1020150092902 A KR1020150092902 A KR 1020150092902A KR 20150092902 A KR20150092902 A KR 20150092902A KR 102218895 B1 KR102218895 B1 KR 102218895B1
Authority
KR
South Korea
Prior art keywords
package
lead frame
present
addition
upper package
Prior art date
Application number
KR1020150092902A
Other languages
English (en)
Other versions
KR20170002944A (ko
Inventor
김진수
김태구
김성호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150092902A priority Critical patent/KR102218895B1/ko
Priority to US14/991,589 priority patent/US20170005032A1/en
Publication of KR20170002944A publication Critical patent/KR20170002944A/ko
Application granted granted Critical
Publication of KR102218895B1 publication Critical patent/KR102218895B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/152—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

본 발명의 일 실시예에 따른 리드프레임은 하부 패키지에 솔더링 결합되는 하단 결합부 및 상기 상부 패키지의 측면에 형성된 측면홈에 밀착 연결되어 상기 상부 패키지를 지지하는 상단 연결부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈은 하부 패키지, 상기 하부 패키지보다 폭이 작은 상부 패키지 및 상기 리드프레임을 포함할 수 있다.

Description

리드프레임 및 이를 포함하는 적층 패키지 모듈{Lead frame and stack package module having thereof}
본 발명은 리드프레임 및 이를 포함하는 적층 패키지 모듈에 관한 것으로, 더욱 상세하게는 상부 패키지와 하부 패키지를 연결하는 발명에 관한 것이다.
최근 전자 제품의 고기능을 위한 목적으로, 더 많은 소자를 하나의 기판에 집적할 필요가 있지만, 그에 대하여 집적 소자에 한계가 있어, 한정된 공간 내에 많은 수의 소자를 집적하는 기술에 관한 연구가 활발히 진행 중이다.
일례로, 하나의 패키지 내에 여러 개의 칩을 실장하는 것은 물론, 패키지 위에 패키지를 쌓아서 또 하나의 새로운 패키지를 구성하는 적층 패키지(package-on-package: POP) 모듈에 관한 연구가 있다.
이와 같은 적층 패키지 모듈은 상부 패키지와 하부 패키지를 연결하기 위해서 구리핀(Cu Pin)을 각각 솔더링(soldering) 접합하였다.
그런데, 구리핀 등을 이용하여 솔더링해서 결합하려면, 상부 패키지의 아래면에 솔더링을 위한 접촉면(land)이 형성되어야 하며, 상기 접촉면과 상기 구리핀을 솔더링하여 결합하는 공정이 어려운 단점이 있다.
더욱이, 상기 상부 패키지 또는 하부 패키지에 휨(Warpage)이 발생하게 되면, 상기 구리핀과 연결된 상기 상부 패키지 또는 하부 패키지가 단락(Open)되는 문제가 발생하게 된다.
따라서, 전술한 문제를 해결하기 위한 리드프레임 및 이를 포함하는 적층 패키지 모듈에 대한 연구가 필요하게 되었다.
KR 2008-0022452 A KR 2007-0005329 A
본 발명의 목적은 상부 패키지와 하부 패키지의 연결을 쉽게 하고, 단락의 위험을 방지할 수 있는 리드프레임 및 이를 포함하는 적층 패키지 모듈을 제공하는 것이다.
본 발명의 일 실시예에 따른 리드프레임은 하부 패키지에 솔더링 결합되는 하단 결합부 및 상기 상부 패키지의 측면에 형성된 측면홈에 밀착 연결되어 상기 상부 패키지를 지지하는 상단 연결부를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임의 상기 상부 패키지가 안착되도록, 상기 하부 패키지의 상면에 수직한 방향인 기준 방향과 다른 방향으로 돌출되어 형성되며, 상기 하단 결합부와 상단 연결부 사이에 구비되는 중간 안착부를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임의 상기 중간 안착부는, 상기 하단 결합부보다 상기 상단 연결부에 더 인접하게 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임의 상기 중간 안착부는, 상기 하단 결합부 및 상기 상단 연결부를 상기 기준 방향의 동일 축 상에 위치하게 형성되며, 상기 상부 패키지 방향으로 돌출된 형상으로 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임의 상기 중간 안착부는, 누운 "U" 형상 또는 누운 "I" 형상으로 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임의 상기 중간 안착부는, 상기 하단 결합부를 상기 상단 연결부보다 상기 상부 패키지 방향에 위치시키도록, 상기 기준 방향에 대하여 경사진 형상으로 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임의 상기 상단 연결부는, 상기 하부 패키지의 상면에 수직한 방향인 기준 방향에서 상기 상부 패키지 방향으로 기울어지게 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임의 상기 상단 연결부는 상기 측면홈에 솔더링 결합되는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈은 하부 패키지, 상기 하부 패키지보다 폭이 작은 상부 패키지 및 상기 리드프레임을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 리드프레임은, 봉 부재 또는 각진 막대 부재로 형성되는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 리드프레임은, 상기 하부 패키지의 상면에 실장되는 소자들의 최대 두께보다, 상기 하부 패키지의 상면에 수직한 방향인 기준 방향으로 더 길게 형성되는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 상부 패키지는 상기 하부 패키지 상에 복수 개가 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 리드프레임은, 복수의 상기 상부 패키지 중에 인접하게 구비되는 상부 패키지에 연결되는 상단 연결부에서 연장된 하단 결합부 사이가 연결되게 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 상부 패키지는 일면 또는 양면에 소자들이 실장되는 것을 특징으로 할 수 있다.
본 발명의 리드프레임 및 이를 포함하는 적층 패키지 모듈은 상부 패키지 또는 하부 패키지에 휨이 발생하더라도 그 결합을 유지하여 단락되는 문제를 방지할 수 있는 이점이 있다.
그리고, 상기 하부 패키지와 연결되는 상부 패키지의 부분을 측면으로 설정함으로써, 솔더링 등의 결합을 용이하게 할 수 있다.
더하여 상부 패키지의 측면을 통한 회로 연결이 가능해 공간 면에서 부품 배치 자유도를 증가시킬 수 있는 효과도 있다.
도 1은 본 발명의 리드프레임 및 이를 포함하는 적층 패키지 모듈을 도시한 정면도이다.
도 2는 본 발명의 적층 패키지 모듈에서 상부 패키지가 복수 개 구비된 것을 도시한 정면도이다.
도 3은 본 발명의 적층 패키지 모듈에서 측면홈을 도시한 정면도이다.
도 4는 본 발명의 리드프레임이 측면홈에 밀착된 상태를 도시한 정면도이다.
도 5는 본 발명의 리드프레임이 측면홈에 솔더링된 상태를 도시한 정면도이다.
도 6 내지 9는 본 발명의 리드프레임의 실시예를 도시한 정면도이다.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
본 발명의 리드프레임(10) 및 이를 포함하는 적층 패키지 모듈는 상부 패키지(30)와 하부 패키지(20)를 연결하는 발명에 관한 것으로, 상부 패키지(30) 또는 하부 패키지(20)에 휨이 발생하더라도 그 결합을 유지하여 단락되는 문제를 방지할 수 있다.
그리고, 상기 하부 패키지(20)와 연결되는 상부 패키지(30)의 부분을 측면으로 설정함으로써, 솔더링(S) 등의 결합을 용이하게 할 수 있다.
더하여 상부 패키지(30)의 측면을 통한 회로 연결이 가능해 공간 면에서 부품 배치 자유도를 증가시킬 수 있다.
구체적으로, 도 1은 본 발명의 리드프레임(10) 및 이를 포함하는 적층 패키지 모듈을 도시한 정면도이고, 도 3은 본 발명의 적층 패키지 모듈에서 측면홈(31)을 도시한 정면도이다.
도 1 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 리드프레임(10)은 하부 패키지(20)에 솔더링(S) 결합되는 하단 결합부(11) 및 상기 상부 패키지(30)의 측면에 형성된 측면홈(31)에 밀착 연결되어 상기 상부 패키지(30)를 지지하는 상단 연결부(12)를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈은 하부 패키지(20), 상기 하부 패키지(20)보다 폭이 작은 상부 패키지(30) 및 상기 리드프레임(10)을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 리드프레임(10)은, 상기 하부 패키지(20)의 상면에 실장되는 소자(E)들의 최대 두께보다, 상기 하부 패키지(20)의 상면에 수직한 방향인 기준 방향(O)으로 더 길게 형성되는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 상부 패키지(30)는 일면 또는 양면에 소자(E)들이 실장되는 것을 특징으로 할 수 있다.
즉, 본 발명은 리드프레임(10)에 관한 발명과 상기 리드프레임(10)을 포함하는 적층 패키지 모듈에 관한 발명을 포함하고 있다.
여기서, 상기 리드프레임(10)은 상기 하부 패키지(20)와 상기 상부 패키지(30)를 전기적으로 연결하는 역할 및 상기 상부 패키지(30)를 지지하는 역할을 적어도 하나 수행할 수 있게 된다.
이를 위해서, 상기 리드프레임(10)은 하단 결합부(11), 상단 연결부(12)를 포함할 수 있다.
상기 하단 결합부(11)는 상기 하부 패키지(20)에 솔더링(S)되어 결합되는 부분이며, 상기 상단 연결부(12)와 연속적으로 형성되어 제공될 수 있다.
더하여, 상기 하단 결합부(11)는 상기 상부 패키지(30)가 복수 개로 구비되는 경우에는 이웃한 상부 패키지(30)를 지지하는 리드프레임(10)의 하단 결합부(11)들을 결합된 유닛으로 제공할 수도 있다.
즉, 일측의 하단 결합부(11)와 타측의 하단 결합부(11)로 결합됨으로써, 두 개 이상의 리드프레임(10)이 하나의 유닛으로 상기 하부 패키지(20)에 결합될 수 있는 것이다. 이에 대한 자세한 설명은 도 2를 참조하여 후술한다.
상기 상단 연결부(12)는 상기 상부 패키지(30)와 연결되는 부분이다. 여기서, 상기 상단 연결부(12)가 상기 상부 패키지(30)의 측면홈(31)과 솔더링(S)되어 결합되면, 상기 리드프레임(10)은 상기 상부 패키지(30)와 하부 패키지(20)를 전기적으로 연결할 수 있으며, 더하여 상기 상부 패키지(30)를 지지할 수 있다. 이에 대한 자세한 설명은 도 5를 참조하여 후술한다.
상기 상단 연결부(12)가 상기 상부 패키지(30)의 측면홈(31)과 솔더링(S)되지 않다고 하더라도 상기 상단 연결부(12)는 상기 측면홈(31)에 밀착되어 연결되기 때문에, 상기 상부 패키지(30)를 지지할 수 있으며, 더하여 상기 상부 패키지(30)를 상기 하부 패키지(20)와 전기적으로 연결할 수도 있다.
즉, 상기 상단 연결부(12)와 상기 측면홈(31)이 전기적으로 연결되어, 상기 상부 패키지(30)를 상기 하부 패키지(20)와 전기적으로 연결할 수 있는 것이다.
여기서, 상기 상단 연결부(12)가 상기 상부 패키지(30)와 밀착하여 상기 상부 패키지(30)를 지지하는 것은 상기 상단 연결부(12)의 측면홈(31)에 대하여 탄성력을 작용하여 밀어서 지지하게 되는데, 이에 대한 설명은 도 9를 참조하여 후술한다.
한편, 상기 상단 연결부(12)가 상기 측면홈(31)에 밀착되어 상기 상부 패키지(30)를 지지하는 것을 더욱 안정적으로 실시하기 위해서, 상기 리드프레임(10)에는 중간 안착부(13)가 더 포함될 수 있는데, 이에 대한 자세한 설명은 도 4를 참조하여 후술한다.
그리고, 상기 리드프레임(10)은 상기 상부 패키지(30)를 지지하는 역할도 하기 때문에, 상기 리드프레임(10) 자체의 강성을 확보할 필요가 있기 때문에, 두께(t)는 0.1mm 이상이어야 하다.
또한, 상기 리드프레임(10)의 두께(t)는 다른 배선과의 간섭을 회피하기 위해서, 0.25mm를 초과하지 않는 것이 바람직하다.
한편, 상기 리드프레임(10)이 후술할 중간 안착부(13)를 형성하기 위해서는 전체 길이에 대한 확보도 필요하다. 즉, 상기 리드프레임(10)의 길이는 두께(t)보다 2배 이상인 것이 바람직하다.
그리고, 상기 하부 패키지(20)는 본 발명의 적층 패키지 모듈에서 하측에 제공되는 패키지이다. 상기 하부 패키지(20)에는 전자부품인 소자(E)들이 실장될 수 있으며, 실장된 상기 소자(E)들과 상기 상부 패키지(30)와의 간섭을 피하기 위해서, 상기 리드프레임(10)은 실장되는 상기 소자(E)들의 최대 두께보다 더 길게 형성될 수 있다.
즉, 상기 하부 패키지(20)의 상면과 수직한 방향을 기준 방향(O)으로 한 상기 리드프레임(10)의 길이가 상기 하부 패키지(20)의 상면에 실장된 소자(E)들 중의 최대 두께보다 더 길게 형성되도록 상기 리드프레임(10)을 구비할 수 있는 것이다.
한편, 상기 하부 패키지(20)에는 상기 소자(E)를 보호하기 위해서 몰딩(M)될 수도 있다.
또한, 상기 상부 패키지(30)는 상기 하부 패키지(20)의 상측에 제공되는 패키지이다. 여기서, 상기 상부 패키지(30)에는 일면 또는 양면에 소자(E)들이 실장될 수 있어서, 소자(E)의 실장 면적을 증가시킬 수 있게 된다.
한편, 본 발명의 적층 패키지 모듈이 3 층 이상으로 형성되는 경우에는 상기 상부 패키지(30)가 하부 패키지(20)의 역할도 하게 됨으로써, 제1상부 패키지(30)의 상측에 구비되는 제2상부 패키지(30)에 대하여 하부 패키지(20)의 역할을 할 수 있게 된다.
이와 같이, 상기 상부 패키지(30)는 양면에도 소자(E)가 실장될 수 있다. 따라서, 상기 상부 패키지(30)의 하면에 실장된 소자(E)와 상기 하부 패키지(20)의 상면에 실장된 소자(E)는 서로 마주보게 제공된다. 이때, 상기 리드프레임(10)의 상기 기준 방향(O)에 대한 길이는 상기 상부 패키지(30)의 하면에 실장된 소자(E) 및 상기 하부 패키지(20)의 상면에 실장된 소자(E)가 간섭되지 않고 형성하는 최대 두께보다 더 길게 형성되는 것이 바람직하다.
그리고, 상기 상부 패키지(30)의 측면에는 상기 리드프레임(10)과 연결되기 위한 측면홈(31)이 형성될 수 있다. 상기 측면홈(31)은 상기 리드프레임(10)과 전기적으로 연결되기 위해서 도전성의 소재로 형성되어 다른 회로 배선 패턴과 연결될 수 있다.
특히, 상기 상부 패키지(30)는 상기 리드프레임(10)과 측면홈(31)에서 연결되기 때문에, 상기 리드프레임(10)과 솔더링(S) 작업을 용이하게 할 수 있게 된다. 또한, 상기 상부 패키지(30)의 측면을 활용함으로써, 소자(E)의 실장 면적을 확보할 수 있다.
한편, 상기 상부 패키지(30)에는 상기 소자(E)를 보호하기 위해서 몰딩(M)될 수도 있다.
그리고, 상기 상부 패키지(30)에 휨(Warpage)이 발생한 경우라도 상부 패키지(30)의 측면에서 상하 방향으로 접합 부분의 여유가 있기 때문에 안정적인 접합을 보장할 수 있게 된다.
또한, 상기 상부 패키지(30)에 휨이 발생하는 경우에, 상기 상부 패키지(30)의 상면 또는 하면은 위치 이탈의 간격이 크지만, 측면은 위치 이탈의 간격이 거의 없기 때문에, 더욱 단락의 위험을 줄일 수 있게 된다.
도 2는 본 발명의 적층 패키지 모듈에서 상부 패키지(30)가 복수 개 구비된 것을 도시한 정면도로써, 이를 참조하면, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 상부 패키지(30)는 상기 하부 패키지(20) 상에 복수 개가 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 리드프레임(10)은, 복수의 상기 상부 패키지(30) 중에 인접하게 구비되는 상부 패키지(30)에 연결되는 상단 연결부(12)에서 연장된 하단 결합부(11) 사이가 연결되게 구비되는 것을 특징으로 할 수 있다.
즉, 상기 리드프레임(10)은 상기 상부 패키지(30)를 측면에서 지지하고 있기 때문에, 상기 상부 패키지(30)의 자중(自重)에 의한 영향을 방지하기 위해서, 상기 상부 패키지(30)를 분할하여 상기 하부 패키지(20)에 구비할 수 있는 것이다.
그리고, 상기 상부 패키지(30)가 복수 개로 제공되는 경우에는 복수 개의 상기 리드프레임(10)을 연결하여 유닛으로 제공할 수도 있다.
즉, 인접하게 구비되는 상부 패키지(30)를 지지하는 인접하게 구비되는 복수의 리드프레임(10)들을 연결하여 하나의 유닛으로 제공함으로써, 조립을 용이하게 할 수 있는 것이다.
더하여 상기 리드프레임(10) 사이는 전기적으로 연결되어 있어서, 이웃한 상기 상부 패키지(30) 사이를 전기적으로 연결할 수도 있다.
이와 같이, 복수의 리드프레임(10)들을 연결하는 것은 각각의 리드프레임(10)의 하단 연결부를 결합함으로써 구성될 수 있다.
이러한, 결합은 상기 리드프레임(10)을 생산할 때부터 연결된 상태로 생산함으로써, 수행될 수도 있으며, 각각의 리드프레임(10)을 생산 후에 연결 공정을 추가하여 생산할 수도 있다.
도 4는 본 발명의 리드프레임(10)이 측면홈(31)에 밀착된 상태를 도시한 정면도로써, 이를 참조하면, 본 발명의 일 실시예에 따른 리드프레임(10)의 상기 상부 패키지(30)가 안착되도록, 상기 하부 패키지(20)의 상면에 수직한 방향인 기준 방향(O)과 다른 방향으로 돌출되어 형성되며, 상기 하단 결합부(11)와 상단 연결부(12) 사이에 구비되는 중간 안착부(13)를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임(10)의 상기 중간 안착부(13)는, 상기 하단 결합부(11)보다 상기 상단 연결부(12)에 더 인접하게 구비되는 것을 특징으로 할 수 있다.
즉, 상기 중간 안착부(13)는 상부 패키지(30)를 안착시키는 역할을 하며, 이를 위해서 상기 중간 안착부(13)는 상기 상단 연결부(12)와 하단 결합부(11) 사이에 형성될 수 있고, 상기 상부 패키지(30)를 향하는 방향으로 돌출되어 형성될 수 있다.
그리고, 상기 중간 안착부(13)는 상기 하부 패키지(20)보다 상기 상부 패키지(30)에 더 인접한 위치에 형성됨으로써, 상기 상부 패키지(30)와 하부 패키지(20) 사이의 공간을 확보하여 상기 상부 패키지(30)의 하면에 소자(E)들을 실장할 수 있는 공간을 확보하게 된다.
더 구체적으로는 상기 중간 안착부(13)가 상기 하부 패키지(20)의 상면에 수직한 방향 이외의 방향으로 돌출되어 형성됨으로써, 상기 리드프레임(10)은 상기 상부 패키지(30)를 지지할 수 있게 된다. 이에 대한 설명은 도 6 내지 도 9를 참조하여 각 실시예에 따라서 설명한다.
도 5는 본 발명의 리드프레임(10)이 측면홈(31)에 솔더링(S)된 상태를 도시한 정면도로써, 이를 참조하면, 본 발명의 일 실시예에 따른 리드프레임(10)의 상기 상단 연결부(12)는 상기 측면홈(31)에 솔더링(S) 결합되는 것을 특징으로 할 수 있다.
여기서, 상기 상단 연결부(12)는 상기 상부 패키지(30)의 측면홈(31)과 솔더링(S)되어 결합되면, 상기 리드프레임(10)은 상기 상부 패키지(30)와 하부 패키지(20)를 전기적으로 연결할 수 있으며, 더하여 상기 상부 패키지(30)를 지지할 수 있다.
그리고, 상기 리드프레임(10)이 상기 측면홈(31)에 결합되는 것은 상기 상부 패키지(30)에 소자(E)들이 실장될 수 있는 면적을 확보할 수 있게 한다. 또한, 상기 상부 패키지(30)에 솔더링(S)하는 것보다 상기 상부 패키지(30)의 측면에 솔더링(S)하는 것이 공정상 더 용이한 점도 있다.
도 6 내지 9는 본 발명의 리드프레임(10)의 실시예를 도시한 정면도이다. 우선, 도 6은 리드프레임(10)의 중간 안착부(13)가 누운 "U"자 형상으로 형성된 실시예를 도시한 것이고, 도 7은 상기 중간 안착부(13)가 누운 "I"자 형상으로 형성된 실시예를 도시한 것이다.
도 6 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 리드프레임(10)의 상기 중간 안착부(13)는, 상기 하단 결합부(11) 및 상기 상단 연결부(12)를 상기 기준 방향(O)의 동일 축 상에 위치하게 형성되며, 상기 상부 패키지(30) 방향으로 돌출된 형상으로 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임(10)의 상기 중간 안착부(13)는, 누운 "U" 형상 또는 누운 "I" 형상으로 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 적층 패키지 모듈의 상기 리드프레임(10)은, 봉 부재 또는 각진 막대 부재로 형성되는 것을 특징으로 할 수 있다.
즉, 상기 중간 안착부(13)가 상기 상부 패키지(30) 방향으로 돌출되게 형성됨으로써, 상기 상부 패키지(30)는 상기 중간 안착부(13)에 안착되어 지지된다.
이렇게 상기 중간 안착부(13)가 돌출된 형상과 관련하여서는, 상기 하단 결합부(11)의 상면에 수직한 기준 방향(O)의 같은 축 상에 상기 하단 결합부(11)와 상단 연결부(12)가 가 위치하게 되며, 곡선 형태로 돌출된 누운 "U"자 형상 및 단턱 형태로 돌출된 누운 "I"자 형상이 있을 수 있다.
상기 누운 "U"자 형상은 봉 부재 또는 각진 막대 부재로 제공되는 소재를 밴딩하여 성형될 수 있다.
그리고, 상기 누운 "I"자 형상은 봉 부재 또는 각진 막대 부재로 제공되는 소재에서 일측으로 나뭇가지(bough)처럼 튀어나오게 성형될 수 있다.
그리고, 도 8은 리드프레임(10)읜 중간 안착부(13)가 경사진 형태로 형성된 실시예를 도시한 것이고, 도 9는 상단 연결부(12)가 상부 패키지(30) 방향으로 기울어지게 형성된 실시예를 도시한 것이다.
도 8 및 도 9를 참조하면, 본 발명의 일 실시예에 따른 리드프레임(10)의 상기 중간 안착부(13)는, 상기 하단 결합부(11)를 상기 상단 연결부(12)보다 상기 상부 패키지(30) 방향에 위치시키도록, 상기 기준 방향(O)에 대하여 경사진 형상으로 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 리드프레임(10)의 상기 상단 연결부(12)는, 상기 하부 패키지(20)의 상면에 수직한 방향인 기준 방향(O)에서 상기 상부 패키지(30) 방향으로 기울어지게 구비되는 것을 특징으로 할 수 있다.
여기서, 상기 중간 안착부(13)가 경사진 형상으로 제공되기 위해서는 상기 하단 결합부(11)와 상단 연결부(12)는 상기 기준 방향(O)에 대한 동일 축 상에 구비될 수 없다. 즉, 상기 중간 안착부(13)가 경사진 형상으로 제공되려면, 상기 기준 방향(O)에 대한 다른 축상에 상기 하단 결합부(11)와 상단 연결부(12)가 구비되어야 한다.
더하여, 상기 중간 안착부(13)가 상기 상부 패키지(30)를 지지하기 위해서는 하단 결합부(11)가 상기 상부 패키지(30)에 가깝게 위치하고, 상기 상단 연결부(12)는 상기 하단 결합부(11)보다 상기 상부 패키지(30)에서 멀어지게 위치해야 한다.
한편, 상기 상단 연결부(12)는 상기 상부 패키지(30) 방향으로 기울어지게 형성될 수 있다. 이는 상기 상부 패키지(30)의 측면을 가압하는 탄성력을 제공하여 상기 상부 패키지(30)와 전기적 연결의 신뢰도를 높이고, 상기 상부 패키지(30)를 지지하기 위함이다.
구체적으로, 상기 기준 방향(O)에 대해 상기 상부 패키지(30) 방향으로 기울어진 각도(A)는 10도 이내인 것이 바람직하다.
10: 리드프레임 11: 하단 결합부
12: 상단 연결부 13: 중간 안착부
20: 하부 패키지 30: 상부 패키지
31: 측면홈

Claims (14)

  1. 하부 패키지에 솔더링 결합되는 하단 결합부;
    상부 패키지의 측면에 형성된 측면홈에 밀착 연결되는 상단 연결부; 및
    상기 상부 패키지가 안착되도록 상기 하단 결합부와 상단 연결부 사이에 구비되는 중간 안착부;
    를 포함하고,
    상기 중간 안착부는,
    상기 상부 패키지 방향으로 돌출되어 상기 상부 패키지를 지지하며,
    상기 상단 연결부는,
    상기 하부 패키지의 상면에 수직한 방향인 기준 방향에서 상기 상부 패키지 방향으로 기울어지게 구비되어 상기 상부 패키지의 측면을 가압하는 탄성력을 제공하는 리드프레임.
  2. 삭제
  3. 제1항에 있어서,
    상기 중간 안착부는, 상기 하단 결합부보다 상기 상단 연결부에 더 인접하게 구비되는 것을 특징으로 하는 리드프레임.
  4. 삭제
  5. 제1항에 있어서,
    상기 중간 안착부는, 누운 "U" 형상 또는 누운 "I" 형상으로 구비되는 것을 특징으로 하는 리드프레임.
  6. 제3항에 있어서,
    상기 중간 안착부는, 상기 하단 결합부를 상기 상단 연결부보다 상기 상부 패키지 방향에 위치시키도록, 경사진 형상으로 구비되는 것을 특징으로 하는 리드프레임.
  7. 삭제
  8. 제1항에 있어서,
    상기 상단 연결부는 상기 측면홈에 솔더링 결합되는 것을 특징으로 하는 리드프레임.
  9. 하부 패키지;
    상기 하부 패키지보다 폭이 작은 상부 패키지; 및
    제1항의 리드프레임;
    을 포함하는 적층 패키지 모듈.
  10. 제9항에 있어서,
    상기 리드프레임은, 봉 부재 또는 각진 막대 부재로 형성되는 것을 특징으로 하는 적층 패키지 모듈.
  11. 제9항에 있어서,
    상기 리드프레임은, 상기 하부 패키지의 상면에 실장되는 소자들의 최대 두께보다, 상기 하부 패키지의 상면에 수직한 방향인 기준 방향으로 더 길게 형성되는 것을 특징으로 하는 적층 패키지 모듈.
  12. 제9항에 있어서,
    상기 상부 패키지는 상기 하부 패키지 상에 복수 개가 구비되는 것을 특징으로 하는 적층 패키지 모듈.
  13. 제12항에 있어서,
    상기 리드프레임은, 복수의 상기 상부 패키지 중에 인접하게 구비되는 상부 패키지에 연결되는 상단 연결부에서 연장된 하단 결합부 사이가 연결되게 구비되는 것을 특징으로 하는 적층 패키지 모듈.
  14. 제9항에 있어서,
    상기 상부 패키지는 일면 또는 양면에 소자들이 실장되는 것을 특징으로 하는 적층 패키지 모듈.
KR1020150092902A 2015-06-30 2015-06-30 리드프레임 및 이를 포함하는 적층 패키지 모듈 KR102218895B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150092902A KR102218895B1 (ko) 2015-06-30 2015-06-30 리드프레임 및 이를 포함하는 적층 패키지 모듈
US14/991,589 US20170005032A1 (en) 2015-06-30 2016-01-08 Lead frame and stack package module including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150092902A KR102218895B1 (ko) 2015-06-30 2015-06-30 리드프레임 및 이를 포함하는 적층 패키지 모듈

Publications (2)

Publication Number Publication Date
KR20170002944A KR20170002944A (ko) 2017-01-09
KR102218895B1 true KR102218895B1 (ko) 2021-02-23

Family

ID=57683301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150092902A KR102218895B1 (ko) 2015-06-30 2015-06-30 리드프레임 및 이를 포함하는 적층 패키지 모듈

Country Status (2)

Country Link
US (1) US20170005032A1 (ko)
KR (1) KR102218895B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268772A (ja) * 2004-02-20 2005-09-29 Matsushita Electric Ind Co Ltd 三次元実装構造体及びその製造方法
JP2011108924A (ja) * 2009-11-19 2011-06-02 Nec Access Technica Ltd 熱伝導基板及びその電子部品実装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719943B2 (ja) * 1986-07-04 1995-03-06 日本電気株式会社 電子部品の実装構造
KR100700983B1 (ko) 2005-07-06 2007-03-29 삼성전자주식회사 기판조립체 제조방법
KR20080022452A (ko) 2006-09-06 2008-03-11 삼성전자주식회사 Ｐｏｐ 패키지 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268772A (ja) * 2004-02-20 2005-09-29 Matsushita Electric Ind Co Ltd 三次元実装構造体及びその製造方法
JP2011108924A (ja) * 2009-11-19 2011-06-02 Nec Access Technica Ltd 熱伝導基板及びその電子部品実装方法

Also Published As

Publication number Publication date
US20170005032A1 (en) 2017-01-05
KR20170002944A (ko) 2017-01-09

Similar Documents

Publication Publication Date Title
KR101815754B1 (ko) 반도체 디바이스
US8338963B2 (en) Multiple die face-down stacking for two or more die
US6522022B2 (en) Mounting structure for semiconductor devices
US9437579B2 (en) Multiple die face-down stacking for two or more die
JP2009070965A (ja) 半導体装置
KR101828386B1 (ko) 스택 패키지 및 그의 제조 방법
US7884473B2 (en) Method and structure for increased wire bond density in packages for semiconductor chips
US8049325B2 (en) Integrated circuit devices having printed circuit boards therein with staggered bond fingers that support improved electrical isolation
JP2009278064A (ja) 半導体装置とその製造方法
JP2010153466A (ja) 配線基板
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR102218895B1 (ko) 리드프레임 및 이를 포함하는 적층 패키지 모듈
KR20110020547A (ko) 스택 패키지
JP2021530098A (ja) 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
JP2015002308A (ja) 半導体装置及びその製造方法
US6784529B2 (en) Semiconductor device
JP2008270303A (ja) 積層型半導体装置
US11189597B2 (en) Chip on film package
JP5593156B2 (ja) 半導体装置及びその製造方法
JP2014120501A (ja) 半導体装置及び半導体装置の製造方法
JP2013171913A (ja) 半導体装置
US11749612B2 (en) Semiconductor package device
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
JP4658987B2 (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant