TWI238416B - Read only memory (ROM) cell, program method of ROM cell, layout method of ROM cell, and ROM device comprising ROM cell - Google Patents
Read only memory (ROM) cell, program method of ROM cell, layout method of ROM cell, and ROM device comprising ROM cell Download PDFInfo
- Publication number
- TWI238416B TWI238416B TW092119111A TW92119111A TWI238416B TW I238416 B TWI238416 B TW I238416B TW 092119111 A TW092119111 A TW 092119111A TW 92119111 A TW92119111 A TW 92119111A TW I238416 B TWI238416 B TW I238416B
- Authority
- TW
- Taiwan
- Prior art keywords
- line
- rom
- selection signal
- cell
- bit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 91
- 230000007704 transition Effects 0.000 claims description 7
- 210000004027 cell Anatomy 0.000 claims 24
- 241000282376 Panthera tigris Species 0.000 claims 1
- 210000000130 stem cell Anatomy 0.000 claims 1
- 239000002699 waste material Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 17
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 101100465890 Caenorhabditis elegans sel-12 gene Proteins 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 101100533312 Caenorhabditis elegans seu-1 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 101150055492 sel-11 gene Proteins 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000011257 shell material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/34—Source electrode or drain electrode programmed
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
1238416 五、發明說明（1) 發明所屬之技術領域 本發明是有關於一種半導體記憶元件，且較特別的 是’有關於一種可儲存至少兩位元資料之唯讀記憶（read only memory，ROM)胞、一種r〇m胞之程式方法、一種rom 胞之佈局方法、以及一種包含R〇M胞之R0M元件。 先前技術 一個習知的唯讀記憶（R〇M)元件包括複數個㈧肘胞，其 中每個ROM胞具有一個nm〇S電晶體，而且該電晶體之源極 連接到接地電壓’汲極與一個位元線（bi t Hne)連接或分 離’閘極連接到一個字元線（W 〇 r d 1 i n e )。 藉由將NMOS電晶體的汲極連接到位元線，可將習知的 ROM胞程式化為資料”〇”，而將題〇s電晶體的汲極與位元線 分離’可將習知的ROM胞程式化為資料"1"。也就是說，藉 由成形一個通過NM0S電晶體的放電路徑（discharging path)，可將ROM胞程式化為資料”〇”，而藉由不成形通過 N Μ 0 S電晶體的放電路徑，可將r 〇 μ胞程式化為資料” 1，，。一 般來說’這種程式法是用一個用來成形R〇M胞的NM〇s電晶 體的前端層（front-end layer)所達成，使rom胞可更緊密 地整合在ROM元件中。 第1圖係纷示一個習知的ROM元件的方塊圖。請參考第1 圖所示’ROM元件包括一個記憶胞陣列（mem〇ry cen arrayMO、一個列解碼器（row decoder)12、一個預充電 電路（pre-charge circuit)i4、一個資料傳輸閘（(1&1^ transmission gate)16、一個行解碼器（c〇lumn dec〇der)
1238416
18、以及一個資料輸出電路 ROM元件更加包括複數個位 =put Clrcuit)20。 ΐΙΓΤ , 70線儿1 一BL j和複數個字开媸 WLl-WLi。有關第i圖t每_ j ，歎個子兀線 ^ ^ ^ 万塊的動作將在以下說明。 吕己憶胞陣列1 〇包括複數個4 p 句；— f拉— 憶胞，其中每個記憶胞10 一伽、击4連接’子70的一對應位元線的閘極、 j 、接到接地電壓線的源極、以及一個與位元線
BU-BL】的一對應位元線連接或分離的汲極。r〇m胞具 個連接到程式化為資料"0”的位元線的汲極。r〇m胞具 個並未連接到程式化為資料”丨，，的位元線的汲極。列解碼 器12解碼一列位址（row adcjress)RA ,並且選擇字元線 WU-W_Li的其中之一。預充電電路14在預充電動作期間， 將位元線BL1-BLj預先充電到邏輯”高，，位準。資料傳輸閘 16響應對應的行選擇訊號γl_γj，將資料從位元線bu—bl 傳送到資料輸出電路2 〇。行解碼器丨8解碼一行位址 ’ 〔column address)CA，並且選擇行選擇訊號Y1-Yj·的其中 之一。資料輸出電路20接收來自資料傳輸閘丨6的資料，並 且輸出一個輸出資料])out。有關習知的R〇M元件的動作將 在以下詳細說明。 在讀取動作期間，預充電電路1 4會將位元線BU-BLj預 先充電到邏輯π高”位準。 接下來選定字元線WL1，並且開啟連接到字元線wli的 NM0S電晶體Ν。如果位元線BL1和BL j係連接到接地電壓 線，則電流會從位元線BL1和BL j流到地面。因此位元線 BL1和BLj具邏輯，，低”位準。如果位元線BL2並未連接到接
11799pif.ptd 第9頁 1238416 五、發明說明（3) 地電壓線，則電荷不會被吸入接地電壓線，因 B L 2保持在邏輯"高”位準。 凡線 如果產生的是行選擇訊號Y1，則資料傳輪 邏輯π低，，位準的位元線BL1。 會輸出 如上所述，習知的R〇M元件的缺點只 一欠 料到胞中。 崎存一位70資 再者，習知的ROM元件的另一缺點是位元線之 谷（parasitic capacitances)不同，造成作的 良影響。㈤此，需要使用一種補償寄生電容= ^： 2 ^ : : ί f成像是增加佈局面積，增加消耗功 手以及降低運算速度的問題。 位。元^線的最小寄生電容及最大寄生電容是以下列方式 ::存資料接到,相同位元線的所有_S電晶體都程式化 ' ’則位元線的寄生電容可由下列公式庐 得. 寄生電容=i χ 線的線電容（1) 一個NM0S電晶體的汲極電容+位元 ί 代丨表連接到一個位元線的㈣㈧電晶體的個數。 存資1ί同位元線的所有關⑽電晶體都程式化來儲 仔貝科1 的乾例Φ ，Λν - 尸· 位70線的寄生電容可由下列公式獲 寄生電容= 線的線電容（2 ) 結果造成位 χ —個NM0S電晶體的汲極電容+位元 元線的最大和最小寄生電容之間的差異等
11799pif.ptd 第10頁 1238416 五、發明說明（4) 於i X—個NMOS電晶體的汲極電容 第2圖係繪示另一個習知的r 〇 Μ元件。除了相鄰的μ 〇 $ 電晶體Ν具有一個連接到接地電壓線的共同源極之外，第^ 圖的ROM元件類似於第1圖的rom元件。不像使用兩個接地 電壓線的第1圖的R〇M元件，第2圖的ROM元件只用一個接地 電壓線。因此，第2圖的ROM元件的佈局區域，可能小於第 1圖所示的ROM元件的佈局區域。 然而，即使第2圖的ROM元件的優點是具有較小的佈局 區域，第2圖的ROM元件仍然具有第1圖的ROM元件的其他缺 點。 再者，在使用後端層（back_end layer)來程式ROM胞的 範例中，會設計一個主動區（active area)來控制輔助區 (additional area)。因此，使用後端層程式化的r〇m胞的 佈局面積係大於使用前端層程式化的⑽^胞的佈局面積。 因此’一般都是使用前端層來程式化ROM胞，以增加整合 密度。 當使用前端層來程式化ROM胞時，因為可能在決定或確 認即將儲存在ROM胞中的資料之前，就先執行程式化，所 以程式化後的R 〇 Μ元件必須依照客戶需求，執行多次的重 新程式化。因此，後端層程式化係較前端層程式化為方 便0 發明内容 在本發明的實施例中，本發明提供一種可儲存至少兩 位元=貝料，而且其中相關位元線的寄生電容完全相同的唯
1238416
讀記憶（ROM)胞。 在本發明的實施例中，本發明更加提供一種R〇M胞程式 方法以及一種ROM胞佈局方法。即使是使用後端層程式化 ROM胞時，該佈局方法也可降低R〇M胞的佈局尺寸。 在本發明的實施例中，本發明更加提供一種包括R〇M胞 的ROM元件。 在本發明的實施例中，本發明提供的唯讀記憶（R〇M)胞 具有一個連接到一字元線的閘極、一個連接到一位元線的 汲極（或一源極）、以及一個連接到一接地電壓線、一第一 選擇訊號線或一第二選擇訊號線，或沒有連接到任何訊號 線的源極（或一汲極）。在讀取動作開始之前，字元線、位 元線及第一和第二選擇訊號線，係為接地電壓位準。而在 讀取動作期間，字元線、位元線及第一和第二選擇訊號線 的其中之一，會轉態成一電源供應電壓位準。在本發明一 實施例中，字元線係為一列位址所選定，而位元線、第一 選擇όίΐ 5虎線和第二選擇訊號線，係為一行位址所選定。 在本發明另一實施例中，本發明提供一種R0M胞之程式 方法’其中該ROM胞具有一個連接到一字元線的閘極、連 接到一位元線的沒極（或一源極）、以及一個源極（或一沒 極）。該方法包括下列步驟··藉由將源極（或汲極）連接到 一接地電壓線，以程式化ROM胞為資料” 〇〇” ；藉由將源極 (或沒極）連接到一第一選擇訊號線，以程式化胞為資 料"1〇π ;藉由將源極（或汲極）連接到一第二選擇訊號線， 以程式化ROM胞為資料π〇Γ ;以及藉由將源極（或汲極）不
11799pif.ptd 第12頁 1238416 五、發明說明（6) 連接到任何訊號線，以程式化ROM胞為資料” 11 ”。 在本發明另一實施例中，本發明提供一種ROM胞之佈局 方法，其中該ROM胞具有一個連接到一字元線的閘極、連 接到一位元線的汲極（或一源極）、以及一個連接到一接地 電壓線、一第一選擇訊號線、一第二選擇訊號線、或沒有 連接到任何訊號線的源極（或一沒極）。該方法包括下列步 驟·佈置一個主動區當成汲極及源極；佈置一個穿越主動 區的問極區；在汲極（或源極）上以縱向延伸方向，佈置位 70線；佈置一個接地電壓線，使其與位元線垂直或完全垂
直’以及以相同方向或與位元線相同方向，佈置第一和第 二選擇訊號線。 在本發明另一實施例中，佈置位元線的步驟包括：分 ^在汲極（或源極）與源極（或汲極）上，成形一第一接點和 第接點’在汲極（或源極）的第一接點上，以縱向延伸 ’配置-一第一金屬線，當成位元線；以及在源極（或 / 0的第一接點上，以縱向延伸方向，配置一第二金屬 線0 在本發_明另一實施例中，佈置接地電壓線的步驟包
、·> j第t金屬線上成形一第三接點；以及在第三接點 成形、第一金屬線，以及在第一金屬線上，以橫向延伸 向’成形—第四金屬線，當成接地電壓線。 在本發明另一實施例中，佈置接地電壓線的步驟包 b 使第三金屬線和第四金屬線互相連接，以程式 R 0 Μ胞為資料”。
11799pif.ptd 第13頁 1238416 五、發明說明（7) 在本發明另一實施例中’佈置第一和第二選擇訊號 線，以程式化ROM胞為資料” 1〇”的步驟包括：在第三金屬 線上成形一第四接點，在第四接點上，以斑第二金屬線相 同的方向，成形一第五金屬線，當成第一選擇訊號線；以 及在與第一金屬線相同的延伸方向，成形一第六^屬線， 當成第二選擇訊號線。 在本發明另一實施例中，佈置第一和第二選擇訊號 線，以程式化ROM胞為資料"〇Γ的步驟包括··在第三金屬 線上成形一第四接點；在第四接點上，以與第一金屬線相 同的延伸方向，成形一第五金屬線，當成第二選擇訊號 線’以及在與第二金屬線相同的延伸方向，成形一第六金 屬線，當成第一選擇訊號線。 在本發明另一實施例中，佈置第一和第二選擇訊號 線，以程式化ROM胞為資料’’ 1 Γ的步驟包括：在與第二金 屬線相同的延伸方向，成形一第五金屬線，當成第一選擇 訊號線；以及在與第一金屬線相同的延伸方向，成形一第 六金屬線，當成第二選擇訊號線。 在本發明另—實施例中，本發明提供的—刪m元件包 線ί :::線、、複數個位元線、複數個第一選擇訊號 、- 數個第一選擇讯唬線、以及複數個R〇M胞。其中备 一ROM胞具有一個連接到該些字元線的其中之一的閘 二，連接到該些位元線的其中之一的汲極（或一源極’ ，接到接地電壓線、該些第一選擇訊號線的复中 一、或該些第二選擇訊號線的其中之一、或未< ^壮何訊 1238416 五、發明說明（8) 號線的一源極（或一；及極）。 在本發明的實施例中，在讀取動作開始之前，字元 線、位元線和及第一和第二選擇訊號線，係為接地電壓位 準。而在讀取動作開始之後，該些字元線和該些位元線中 選定的一字元線及一位元線，會轉態成一電源供應電壓位 準。而且第一和第二選擇訊號線的其中之一，會轉態成一 電源供應電壓位準。
在本發明另一實施例中，字元線係藉由解碼一列位址 所選定，第一和第二選擇訊號線係藉由解碼一包括複數個 位元的行位址所選定，而且位元線係藉由解碼一最後一位 元除外的行位址所選定。 在本發明另一實施例中，當源極連接到接地電壓線 時’ ROM胞程式化為資料，，〇〇"。 > 。在本發明另一實施例中，當源極連接到該些第一選擇 訊號線的其中之一時，ROM胞程式化為資料"丨〇"。 1號在：的發二另一實施例f ’當源極連接到該些第二選擇 讯？的其中之-時，ROM胞程式化為資料"〇1”。 在本發明另一實施例中，當源極 性連接時，_胞程式化為資料，,n"。 饤訊號線電
為讓本發明$ μ ;+、 易懂，下文特舉一較：Λ他目的、特徵、和優點能明顯 說明如下。 佳貫施例，並配合所附圖式，作詳！ 實施方式： 以下將參考本發 明較佳實施例所附圖式 ，詳細說明本
1238416 五、發明說明（9) 發明。 第3圖係繪示根據本發明一實施例包括唯讀記憶胞的一 個唯讀記憶元件。第3圖的R〇M元件包括一個記憶胞陣列 30、一個列解碼器32、一個預充電電路34、一個資料傳輸 閘3 6、一個第一行解碼器3 8、一個第二行解碼器* 〇、以及 一個資料輸出電路42。每一方塊的功能說明如下。 記憶胞陣列3 0包括分別程式化為資料” 〇 〇 ”、，，丨〇，，、
〇1 11的NM0S電晶體N1、N2、N3、N4。列解碼器32解 碼一個列位址RA，並且選擇字元線WL1—WLi的其中之一。 預充電電路3 4預先充電所選定的位元線BI^—BLj•的其中之 一。資料傳輸閘36響應行選擇訊號γΐ-γ]_，將資料從位元 線BL1-BL j，分別傳送到資料輸出電路42。第一行解碼器 38解碼除了行位址CA卜CAy中最低有效位元CA1的行位址 CA2-CAy的複數個位元，並且產生行選擇訊號¥1—γ〕·。第二 行解碼器40解碼一個行位址c A Ι-CAy，並且產生選擇訊 號’用來選擇選擇訊號線（seH 1，sel 12)，…，（seljl s e 1 j 2 )。資料輸出電路4 2接收來自資料傳輸閘3 6的資料， 並且輸出輸出資料Dout。 以下將說明第3圖所示的R 〇 Μ胞之程式方法。
當ROM胞具有如第3圖所示的NM0S電晶體的電性連接 時’K0M胞係程式化為資料”〇〇”。亦即，NM〇s電晶體…的 閘極係連接到字元線WL1，NM0S電晶體N1的汲極係連接到 位元線BL1 ’而且NM0S電晶體N1的源極係連接到接地電壓 線0
1238416 五、發明說明（10) 當ROM胞具有如第3圖所示的NMOS電晶體N2的電性連接 時，ROM胞係程式化為資料’’ 1 〇"。亦即，NM0S電晶體N2的 閘極係連接到字元線WL1，NM0S電晶體N2的汲極係連接到 位元線BLj，而且NM0S電晶體N2的源極係連接到第一選擇 訊號線s e 1 j 1。 當ROM胞具有如第3圖所示的NMOS電晶體N3的電性連接 時，ROM胞係程式化為資料π 0Γ。亦即，NM0S電晶體N3的 閘極係連接到字元線WL2，NMOS電晶體N3的汲極係連接到 位元線BL1，而且NMOS電晶體N3的源極係連接到第二選擇 訊號線sell2。 當ROM胞具有如第3圖所示的NMOS電晶體N4的電性連接 時，ROM胞係程式化為資料π 1 Γ。亦即，NMOS電晶體N4的 閘極係連接到字元線WL2，NMOS電晶體N4的汲極係連接到 位元線BLj，而且NMOS電晶體N4的源極係未與任何訊號線 電性連接。 第3圖所示的ROM胞的讀取動作說明如下。 在讀取動作開始之前，字元線WL卜WLi、位元線 BL1-BLj、和選擇訊號線（selll，sell2)，…，（seljl， sel j2)會預先充電到邏輯”低”位準。 在讀取動作期間，當藉由啟動第一選擇訊號線s e 111或 第二選擇訊號線sel 12，存取NMOS電晶體N1時，字元線 WL1、位元線BL1、和第一選擇訊號線selll(或第二選擇訊 號線sel 12)會轉態成邏輯”高”位準，而且其他位元線 BL2-BLj、和其他選擇訊號線sell2，…，seljl，
11799pif.ptd 第17頁 1238416 發明說明（11) sel j2(或其他選擇訊號線sel丨丨，sel21，se122，…， se 1 j 1，se 1 j 2 )仍維持在邏輯”低”位準。因此，NMOS電晶 體N1會開啟，而且位元線BL][上的電荷會放電到接地電壓 線。結果造成位元線BL1降成邏輯，，低，，位準。如果行選擇 说號Yi產生，則位元線的邏輯，，低，，位準訊號，會經由 資料傳輸閘3 6輸出。
當在其他讀取動作期間，藉由啟動第一選擇訊號線 sel jl ’存取NM0S電晶體N2時，字元線WL1、位元線BL j、 矛第 選擇&孔遽線s e 1 j 1會轉態成邏輯"高"位準，而且其 他位元線BLl~BL(j-1)、和其他選擇訊號線seHi，seH2, …，sel j2仍維持在邏輯”低”位準。在此情況下，因NMQS 電晶體N2的汲極和源極之間的電壓差係小於NM〇s電晶體N2 的臨界電壓，所以NMOS電晶體N2會關閉，而且位元線BLj 會保持在邏輯"高”位準。因此，當行選擇訊號¥〕·產生時， 位元線BLj的邏輯，，高”位準訊號，會經由資料傳輸閘36輸 出0 當在其他讀取動作期間，藉由.啟動第二選擇訊號線
selj2，存取NMOS電晶體N2時，字元線WL1、位元線BLj、 和第二選擇訊號線s e 1 j 2會轉態成邏輯"高"位準，而且其 他選擇汛號線sel 1 1，sel 12， ...，se 1 j 1仍維持在邏輯"伯 位準。所以NMOS電晶體N2會開啟，而且位元線BLj•的電滴 會放電到第一選擇訊號線seU1 ’使位元線BLj變成邏輯" :"位準"匕時，如果行選擇訊號Yj產生，則位元線_ 邏輯低"位準訊號’會經由資料傳輸閑36輸出。
1238416 五、發明說明（12) 當在其他讀取動作期間，藉由啟動第_ selll，存取NMOS電晶體⑽時，字元線打2 口 _、 和第一選擇訊號線selll會轉態成邏輯，，高"位線而且1 他選擇訊號線36112，."，％1〕_2仍維持在邏輯|，低，，位準、。 戶/^NMOS電晶體N3會開啟，而且位元線Bu的電荷會放電 到第一選擇訊號線seU2，使位元線BL1變成邏輯”低"位 準,，此時如果行選擇訊號Y1產生，則位元線BL工的邏輯” 低"位準訊號，會經由資料傳輸閘3 6輸出。 當在其他讀取動作期間，藉由啟動第二選擇訊號線 sell2，存取NMOS電晶體N3時，字元線WL2、位元線BL1、 和第二選擇訊號線s e 1 1 2會轉態成邏輯”高"位， 他選擇訊號線selll，sei21，…，se 1 j 1，se i j 2仍維持在 邏輯”低"位準。因NM0S電晶體N3的汲極和源極之間的電壓 差係小於NMOS電晶體N3的臨界電壓，所以.OS電晶體N3會 關閉，而且位元線BL1會保持在邏輯”高·，位準。因此，當 行選擇訊號Y1產生時，位元線BL1的邏輯π高"位準訊號， 會經由資料傳輸閘3 6輸出。 當在其他讀取動作期間，藉由啟動第一選擇訊號線 sel jl或第二選擇訊號線sei j2，存取MM〇S電晶體Ν4時，字 元線WL2、位元線BL j、和第一選擇訊號線se 1 j 1 (或第二選 擇訊號線sel j2)會轉態成邏輯”高”位準，而且其他選擇訊 號線sel 11，sel 1 2， ···，se 1 j 2 (或其他選擇訊號線se 111， sel21，…，sel jl)仍維持在邏輯”低”位準。因為NMOS電 晶體N 4的源極並未連接到任何訊號線，所以位元線B L j係
11799pif.ptd 第19頁 1238416
五、發明說明（13) 保持在邏輯"高”位準。因此，當行選擇訊號Y j產生時，位 元線BLj的邏輯”高”位準訊號，會經由資料傳輸閘36輸 出0 因為在執行讀取動作之前，字元線、位元線、以及第 一和第二選擇訊號線都係接地，所以如第3圖所示根據本 發明較佳實施例的ROM元件可降低漏電流。 再者，根據本發明較佳實施例的ROM元件具有儲存兩位 元資料在其胞中之優點。
再者，根據本發明較佳實施例的R0M元件，具有其每一 位元線具有相同寄生電容之優點，其寄生電容值大約為 N/2 X ( —個NM0S電晶體的汲極電容+ α) +位元線電容 (其中α代表NM0S電晶體的汲極尺寸增加所引起的汲極電 容）。亦即在根據本發明較佳實施例的ROM元件中的關⑽電 晶體’具有習知的ROM元件中的關0S電晶體一半的沒極電 容。因此，位元線BU-BLj的寄生電容完全相同，而且其 寄生電容差異幾乎為零。 〃 再者，根據本發明較佳實施例的R〇M元件，並不需使用 用來補償寄生電容差異的額外電路。
因此，本發明可避免像是佈局面積增加、消耗功 加、以及運算速度降低的問題。 曰 資料巧二，圖的到第二，係繪示根據本發明一實施例程式化 貝枓0 0的一個唯讀記憶胞的佈置圖。 請參考第“圖所示’主動區40係以對角線方向配置， 而且閘極區42係橫跨主動區4G成形。汲極區術和源極區
1238416 五、發明說明（14) 40b係成形在主動區4〇上閘極區42的兩側。請參考第4B圖 所示’接點4 4 a和接點4 4 b係成形在汲極區4 〇 a和源極區4 〇 b 上。當成位元線的金屬I線46a，係成形在接點44a上，並 且以縱向方向延伸覆蓋部分閘極區4 2和汲極區4 〇 a，接下 來沒極區40a和金屬I線46b會經由接點44a電性連接。金屬 I線46b係成形在接點44b之上，接下來源極區4〇b和金屬I 線4 6 b會經由接點4 4 b電性連接。 奋月參考第4C圖所示，通路I接點（via I contact) 48係 成形在金屬I線46b上。當成接地電壓線的金屬丨丨線5〇係成 幵> 在通路I接點48中，並且覆蓋汲極區4〇a和源極區4〇b , ，此係與金屬I線46b電性連接。請參考第4D圖所示，當成 第二選擇訊號線的金屬丨丨！線52&，係成形在汲極區4〇a上 以縱向方向延伸。當成第一選擇訊號線的金屬線521)， 係成形在源極區4 0 b上以縱向方向延伸。 因此’源極區40b係經由金屬I線46b和金屬I I線50，連 ，到接地電壓。然而，當成第一選擇訊號線和第二選擇訊 说線的金屬I I I線52b，52a，並未連接到源極區4〇b。 ，第5 A圖到第5 D圖係％示根據本發明一實施例程式化為 資料"ίο"的一個唯讀記憶胞的佈置圖。在第4A圖到第4D圖 和第5A圖到第5D圖中，相同的參考號碼代表相同的元 件。 第5A圖和第5B圖分別與第4A圖和第4B圖相同，因此有 關第5A圖和第5B圖的說明在此將於省略。請參考第％圖 所示，通路I接點48係成形在金屬I線461)上。當成接地電
11799pif.ptd 第21頁 1238416 五、發明說明（15) 壓線的金屬I I線5 0 a係成形在沒極區4 0 a上，並且以橫向方 向延伸。金屬I I線5 0 b係成形入通路I接點4 8，使其與金屬 I線4 6 b電性連接。金屬I I線5 0 a和5 0 b彼此並不相連。 請參考第5 D圖所示，通路I I接點5 4係成形在金屬I I線 5〇b上。當成第一選擇訊號線的金屬丨丨I線52b係成形在通 路I I接點5 4上，並且與金屬I I線5 0 b電性連接。當成第二 選擇訊號線的金屬I I I線52a，係與金屬I線46a重疊。也就 是說，金屬I I I線52a係成形在與金屬I線46a相同的方向和 位置上。因此’源極區4 0 b係經由金屬I線4 6 b、金屬I I線 5 0 b、以及金屬I I I線5 2 b，電性連接到第一選擇訊號線。 第6 A圖到第6 D圖係纟會示根據本發明一實施例程式化為 資料"0 Γ的一個唯讀記憶胞的佈置圖。在第5A圖到第5D圖 和第6A圖到第6D圖中，相同的參考號碼代表相同的元 件。第6 A圖到第6 C圖分別與第5 A圖到第5 C圖相同，因此有 關第6 A圖到第6 C圖的說明在此將於省略。 請參考第6D圖所示，通路I I接點56係成形在金屬丨丨線 50b上。當成第二選擇訊號線的金屬ΠΙ線52a係成形在通 路Π接點5 6上，並且以橫向方向延伸，以使得金屬11線 5 0b與金屬III線52a電性相連。當成第一選擇訊號線的金 屬I 11線52b，係與金屬I線46b重疊。源極區4〇b係經由金 屬I線46b、金屬I I線50b、以及金屬丨丨！線52a，電性連接 到第二選擇訊號線。 第7A圖到第7D圖係繪示根據本發明一實施例程式化為 資料”11"的一個唯讀記憶胞的佈置圖。在第6A圖到第6])圖
11799pif.ptd 第22頁 1238416 五、發明說明（16) 和第7A圖到第7D圖中，相同的參考號碼代表相同的元 件。第7A圖到第7C圖分別與第6A圖到第6C圖相同，因此有 關第7 A圖到第7 C圖的說明在此將於省略。 請參考第7D圖所示，當成第二選擇訊號線的金屬丨丨I線 5 2a係與金屬I線46a重疊。也就是說，金屬丨丨I線52a係成 形在與金屬I線4 6 a相同的方向和位置上。當成第一選擇訊 號線的金屬I I I線5 2 b係與金屬I線4 6 b重疊。也就是說，金 屬I I I線5 2 b係成形在與金屬I線4 6 b相同的方向和位置上。 如上所述，根據本發明較佳實施例的R〇M胞具有以對角 方向互相交錯佈置的主動區及閘極區，以有效地佈置第一 和第二選擇訊號線、位元線、以及接地電壓線，藉以降低 佈局尺寸。 再者’因為當成位元線的金屬線係最低層的金屬線（亦 即成形在接地電壓線和選擇訊號線下方的金屬線），所以 可降低本發明較佳實施例的寄生電容。 再者’因為根據本發明較佳實施例的R〇M胞係使用後端 層程式化’所以很容易修正資料。此外，因為可在一R〇M 胞中儲存兩位元資料，所以即使使用後端層程式化可能對 增加ROM元件整合度造成不利的影響，R〇M元件的整合度也 未見減少。 > β雖然根據本發明較佳實施例的R〇M元件係使用兩個選擇 Λ號線’並且程式化在一⑽％胞中的兩位元資料，但本發 明並未党限於此。根據本發明較佳實施例的r〇m元件亦可 使用η個成號線（n = 4，8， ···），並且程式化在一胞中的
第23頁
1238416 五、發明說明（17) η個位元。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神與範圍内，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。
11799pif.ptd 第24頁 1238416 圖式簡單說明 圖式簡單說明 第1圖一繪示一個習知的唯讀記憶元件。 第2圖係繪示根據另一習知範例的装 另一個習知的唯讀記 憶兀件。 第3圖係繪示根據本發明一實施例句 ^ ^ ^ ^ ^ 已括唯讀記憶胞的一
個唯讀記憶7L件。 J 明一實施例程式化為 〇 明一實施例程式化為 0 明一實施例程式化為 〇 明一實施例程式化為 第4A圖到第4D圖係繪示根據本發 資料’’ Ο Οπ的一個唯讀記憶胞的佈置圖 第5 Α圖到第5 D圖係繪示根據本發 資料"1 Ο π的一個唯讀記憶胞的佈置圖 第6Α圖到第6D圖係繪示根據本發 資料π Ο Γ的一個唯讀記憶胞的佈置圖 第7 Α圖到第7D圖係繪示根據本發 資料"1 Γ的一個唯讀記憶胞的佈置圖 圖式標記說明： 10 記 憶 胞 陣 列 12 列 解 碼 器 14 預 充 電 電 路 16 資 料 傳 輸 閘 18 行 解 碼 器 20 資 料 輸 出 電路 30 記 憶 胞 陣 列 32 列 解 碼 器 34 預 充 電 電 路
11799pif.ptd 第25頁 1238416 圖式簡單說明 3 6 :資料傳輸閘 3 8 :第一行解碼器 4 0 :第二行解碼器 4 0 a :汲極區 4 0 b :源極區 4 2 :資料輸出電路 4 4a，44b :接點 46a，46b :金屬I線 4 8 :通路I接點 5 0 :金屬I I線 52a, 52b :金屬 I I I 線
11799pif.ptd 第26頁
Claims (1)
1238416 六、申請專利範圍 1. 一種唯讀記憶（ROM)胞，包括： 一連接到一字元線的第一端點； 一連接到一位元線的第二端點；以及 一連接到一接地電壓線、一第一選擇訊號線、和一第 一選擇訊號線，或並未連接到任何訊號線的第三端點， 其中該R 0 Μ胞係根據該第三端點的連接方式，儲存兩位 元資料。 如申請專利範圍第1項所述tR〇M胞 六 1 1U犯Ί/丁、 — NM0S電晶體 3·如申請專利範圍第1項所述之R〇M胞，其中在一讀取 動作開始之前，該字元線、該位元線、以及該第一和該第 一選擇訊號線係在一接地電壓位準，而在該讀取動作期 間，該字兀線、該位元線、以及該第一和該第二選擇訊號 線的其中之一 ’會轉態成一電源供應電壓位準。 ^ 4·如申凊專利範圍第1項所述之ROM胞，其中該字元線 係由一列位址所選定，而該位元線、以及該第一和該第二 選擇Λ號線係由一行位址所選定。 一 5· —種ROM胞之程式方法，該R〇M胞包括一連接 :線：第端點、一連接到一位元線的第二端點、以及一 第二端點\該程式方法包括下列步驟： 措由將σ亥第二端點連接到一接祕雷廢綠，於《V /1 胞為資料為"GG” ； ㈣接地電壓線，&式化該_ 藉由將該第三端點連接到一莖 _胞為資料為"10 第一選擇过線’程式化該
11799pif.ptd 第27頁 1238416 六、申請專利範圍 藉由將該第三端點連接到一第二選擇訊號線，程式化 該ROM胞為資料為’’ 0Γ ;以及 藉由不連接該第三端點，程式化該ROM胞為資料為 丨丨1 1" 〇 6. 如申請專利範圍第5項所述之程式方法，其中該字元 線係由一列位址所選定，而該位元線、以及該第一和該第 二選擇訊號線係由一行位址所選定。 7. —種ROM胞之佈局方法，該ROM胞包括一連接到一字 元線的第一端點、一連接到一位元線的第二端點、以及一 第三端點，其中該第三端點係連接到一接地電壓線、一第 一選擇訊號線、和一第二選擇訊號線，或並未連接到任何 訊號線，該佈局方法包括下列步驟： 以對角線方向，佈置當成該第二及該第三端點的一主 動區； 佈置該第一端點使其橫跨該主動區； 在該第二端點上佈置該位元線，使其以一縱向方向延 伸； 佈置一與該位元線完全垂直的接地電壓線；以及 以與該位元線完全相同的方向，佈置該第一和該第二 選擇訊號線。 8. 如申請專利範圍第7項所述之佈局方法，其中佈置該 位元線之該步驟更加包括： 在該第二端點及該第三端點的一區域的其中之一上， 分別成形一第一接點和一第二接點；
11799pif.ptd 第28頁 1238416 六、申請專利範圍 ""—〜 在位於該第二端點的該區域的該第一接點上，以該縱 向方向延伸，成形一當成該位元線的第一金屬線；以及 在位於该第二知點的該區域的該第^一接點上，以該縱 向方向延伸，成形一第二金屬線。 9 ·如申請專利範圍第8項所述之佈局方法，其中佈置兮 接地電壓線之該步驟包括： ~ 在該第二金屬線上成形一第三接點； 在該第三接點上成形一第三金屬線；以及 在該第一金屬線上，以一橫向方向，成形一當成該接 地電壓線的第四金屬線。 I 0 ·如申請專利範圍第9項所述之佈局方法，其中佈置 該接地電壓線之該步驟更加包栝： 佈置該第三金屬線和該第四金屬線，使其互相連接， 用來將該ROM胞程式化為資料，，0〇"。 II ·如申請專利範圍第9項所述之佈局方法，其中佈置 該第一和該第二選擇訊號線，將該R 〇 Μ胞程式化為資料 π 1 0π之該步驟包括： 在該第三金屬線上成形一第四接點，·以及 在該第四接點上，以與該第/金屬線完全相同的方 向，成形一當成該第一選擇訊據線的第五金屬線，並且以 與該第一金屬線完全相同的方向延伸’成形一當成該第二 選擇訊號線的第六金屬線。 1 2·如申請專利範圍第9項所述之佈局方法，其中佈置 該第一和該第二選擇訊號線，將該R0M胞程式化為資料
1238416 六、申請專利範圍 π 0 1"之該步驟包括： 在該第三金屬線上成形一第四接點； 在該第四接點上，以與該第一金屬線完全相同的方向 延伸，成形一當成該第二選擇訊號線的第五金屬線；以及 以與該第二金屬線相同的方向延伸，成形一當成該第 一選擇訊號線的第六金屬線。 1 3 ·如申請專利範圍第9項所述之佈局方法，其中佈置 該第一和該第二選擇訊號線，將該R0M胞程式化為資料 π 11π之該步驟包括： 以與該第二金屬線相同的方向延伸，成形一當成該第 一選擇訊號線的第五金屬線；以及 以與該第一金屬線完全相同的方向延伸，成形一當成 該第二選擇訊號線的第六金屬線。 14· 一種唯讀記憶（ROM)元件，包括： 複數個字元線； 複數個位元線； 複數個第一選擇訊號線； 複數個第二選擇訊號線； 一複數個R〇M胞，其中每一該些R〇M胞包括連接到該些字 兀線的其中之一的一第一端點、連接到該些位元線的其， t π的a第一端點、以及連接到一接地電壓線、該此第-選擇其中之_、或該㈣：選擇訊號線的K 一，或並未與任何訊號線相連的一第三端點。 〒- 15.如申請專利範圍第14項所述之r〇m元件，其中在一 1238416
讀取動作開始之前，該些字 ，一和該些第二選擇訊號線 讀取動作開始之後，該些字 該子元線和該位元線，會轉 且該些第一和該些第二選擇 成該電源供應電壓位準。 1 6«如申請專利範圍第i 4 子元線係由解碼一列位址所 選擇訊號線係由解碼一包括 而且該些位元線係由解碼除 外的該行位址所選定。 元線、該些位元線、以及該些 係在一接地電壓位準，而在該 元線和該些位元線中所選定的 態成一電源供應電壓位準，而 5虎線的其中之一，也會轉雖 項所述之ROM元件，其中該些 選定’而該些第一和該些第二 複數個位元的行位址所選定， 該行位址的一最低有效位元之 17·如申請專利範圍第14項所述之ROM元件，其中當該 源極連接到該接地電壓線時，每一R〇M胞都被程式化為資 料丨f0 0n 〇 18.如申請專利範圍第14項所述2R〇m元件，其中當該 第二端點連接到該些第一選擇訊號線的其中之一時，每一 ROM胞都被程式化為資料”1〇，，。 1 9·如申請專利範圍第14項所述之ROM元件，其中當該 第三端點連接到該些第二選擇訊號線的其中之一時，每一 ROM胞都被程式化為資料” 〇 1 ”。 20·如申請專利範圍第11項所述之ROM元件，其中當該 源極並未與任何訊號線電性連接時，每一ROM胞都被程式 化為資料"11”。 21· —種唯讀記憶（R0M)胞，包括：
11799pif.ptd 第31頁 1238416 六、申請專利範圍 一連接到一字元線的第一端點； 一連接到一位元線的第二端點；以及 一連接到一接地電壓線、2 η個選擇訊號線的其中之一 (其中η係一大於1的整數），或並未與任何訊號線連接的第 三端點， 其中該ROM胞係根據該第三端點的連接方式，儲存2η個 位元資料。
11799pif.ptd 第32頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0045692A KR100470971B1 (ko) | 2002-08-01 | 2002-08-01 | 리드 전용 메모리 셀, 이 셀의 프로그램 방법, 이 셀의레이아웃 방법, 및 이 셀을 구비한 리드 전용 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200404299A TW200404299A (en) | 2004-03-16 |
| TWI238416B true TWI238416B (en) | 2005-08-21 |
Family
ID=30439416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092119111A TWI238416B (en) | 2002-08-01 | 2003-07-14 | Read only memory (ROM) cell, program method of ROM cell, layout method of ROM cell, and ROM device comprising ROM cell |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6826070B2 (zh) |
| KR (1) | KR100470971B1 (zh) |
| CN (1) | CN100458976C (zh) |
| DE (1) | DE10335385B9 (zh) |
| FR (1) | FR2843229B1 (zh) |
| TW (1) | TWI238416B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004020306B4 (de) * | 2004-04-26 | 2006-06-01 | Infineon Technologies Ag | Verfahren zum Programmieren einer Speicheranordnung und programmierte Speicheranordnung |
| DE102004042105A1 (de) * | 2004-08-30 | 2006-03-09 | Infineon Technologies Ag | ROM-Speicher |
| US7684244B2 (en) * | 2007-05-16 | 2010-03-23 | Atmel Corporation | High density non-volatile memory array |
| US8134870B2 (en) * | 2009-06-16 | 2012-03-13 | Atmel Corporation | High-density non-volatile read-only memory arrays and related methods |
| US7936578B2 (en) * | 2009-08-28 | 2011-05-03 | Arm Limited | Read only memory cell for storing a multiple bit value |
| CN103106925B (zh) * | 2013-01-04 | 2016-07-06 | 苏州兆芯半导体科技有限公司 | 串联rom单元及其读取方法 |
| US9286998B1 (en) | 2014-10-27 | 2016-03-15 | Freescale Semiconductor,Inc. | Read only memory having multi-bit line bit cell |
| US10453544B2 (en) * | 2014-12-10 | 2019-10-22 | Nxp Usa, Inc. | Memory array with read only cells having multiple states and method of programming thereof |
| US9898568B2 (en) | 2015-06-23 | 2018-02-20 | Advanced Micro Devices, Inc. | Reducing the load on the bitlines of a ROM bitcell array |
| JP6912163B2 (ja) * | 2016-03-17 | 2021-07-28 | 日本電気株式会社 | ファームウェア起動装置、ファームウェア起動方法、およびファームウェア起動プログラム |
| CN109390021B (zh) | 2017-08-03 | 2022-05-03 | 联华电子股份有限公司 | 只读存储器 |
| US11114175B1 (en) | 2020-08-06 | 2021-09-07 | Qualcomm Incorporated | Systems and methods for providing a read only memory cell array |
| US11710698B2 (en) | 2020-09-24 | 2023-07-25 | Advanced Micro Devices, Inc. | Dual-track bitline scheme for 6T SRAM cells |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03166762A (ja) * | 1989-11-27 | 1991-07-18 | Sony Corp | 半導体メモリ |
| US5289406A (en) * | 1990-08-28 | 1994-02-22 | Mitsubishi Denki Kabushiki Kaisha | Read only memory for storing multi-data |
| JP3328463B2 (ja) * | 1995-04-06 | 2002-09-24 | 株式会社日立製作所 | 並列型不揮発性半導体記憶装置及び同装置の使用方法 |
| KR100199359B1 (ko) * | 1996-07-05 | 1999-06-15 | 존 엠. 클라크 3세 | 고성능을 위한 세그먼트된 eprom 어레이 및 그를 제어하는 방법 |
| JP3206591B2 (ja) * | 1999-02-08 | 2001-09-10 | 日本電気株式会社 | 多値マスクｒｏｍおよび多値マスクｒｏｍの読み出し方法 |
| US6438030B1 (en) * | 2000-08-15 | 2002-08-20 | Motorola, Inc. | Non-volatile memory, method of manufacture, and method of programming |
| KR100468724B1 (ko) * | 2001-04-18 | 2005-01-29 | 삼성전자주식회사 | 고속의 프로그래머블 롬 시스템 및 그를 위한 메모리 셀구조와 상기 프로그래머블 롬에서의 데이터 기록 및 독출방법 |
| US6421267B1 (en) * | 2001-04-24 | 2002-07-16 | Macronix International Co., Ltd. | Memory array architecture |
| FR2826170B1 (fr) * | 2001-06-15 | 2003-12-12 | Dolphin Integration Sa | Memoire rom a points memoire multibit |
| US6618282B1 (en) * | 2002-08-07 | 2003-09-09 | National Semiconductor Corporation | High density ROM architecture with inversion of programming |
-
2002
- 2002-08-01 KR KR10-2002-0045692A patent/KR100470971B1/ko not_active IP Right Cessation
-
2003
- 2003-06-04 US US10/453,658 patent/US6826070B2/en not_active Expired - Fee Related
- 2003-07-14 TW TW092119111A patent/TWI238416B/zh not_active IP Right Cessation
- 2003-07-25 DE DE10335385A patent/DE10335385B9/de not_active Expired - Fee Related
- 2003-07-31 FR FR0309454A patent/FR2843229B1/fr not_active Expired - Fee Related
- 2003-08-01 CN CNB031526330A patent/CN100458976C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200404299A (en) | 2004-03-16 |
| CN1477647A (zh) | 2004-02-25 |
| FR2843229B1 (fr) | 2005-10-07 |
| US6826070B2 (en) | 2004-11-30 |
| KR100470971B1 (ko) | 2005-03-10 |
| US20040022084A1 (en) | 2004-02-05 |
| DE10335385A1 (de) | 2004-02-26 |
| DE10335385B4 (de) | 2007-04-12 |
| DE10335385B9 (de) | 2007-07-26 |
| CN100458976C (zh) | 2009-02-04 |
| KR20040012241A (ko) | 2004-02-11 |
| FR2843229A1 (fr) | 2004-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7277339B2 (en) | Semiconductor storage device precharging/discharging bit line to read data from memory cell | |
| US8873303B2 (en) | Non-volatile memory and method with shared processing for an aggregate of read/write circuits | |
| TWI238416B (en) | Read only memory (ROM) cell, program method of ROM cell, layout method of ROM cell, and ROM device comprising ROM cell | |
| US7974138B2 (en) | Semiconductor memory device | |
| JP5231972B2 (ja) | 不揮発性半導体記憶装置 | |
| US20100271897A1 (en) | Anti-fuse memory cell and semiconductor memory device | |
| US7333366B2 (en) | Common wordline flash array architecture | |
| US20060013041A1 (en) | Nonvolatile memory structure with high speed high bandwidth and low voltage | |
| JPWO2007000809A1 (ja) | 半導体装置およびその制御方法 | |
| JPH0371496A (ja) | 電気的にプログラムすることが可能なメモリデバイス及びそのアクセス方法 | |
| US20090225612A1 (en) | Digit line equilibration using access devices at the edge of sub-arrays | |
| US7436716B2 (en) | Nonvolatile memory | |
| JP2004319065A (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
| JP2008108382A (ja) | 不揮発性半導体記憶装置 | |
| JP4564337B2 (ja) | リードオンリーメモリでのカップリング現象を防止するためのビットセルアレイ | |
| JP2011054233A (ja) | 半導体記憶装置 | |
| US6992941B2 (en) | Semiconductor memory device | |
| JP2023140625A (ja) | 半導体記憶装置 | |
| JP4832691B2 (ja) | ３層の金属配線を用いたフラッシュメモリアーキテクチャ | |
| JP3540777B2 (ja) | 不揮発性半導体記憶装置 | |
| TWI780812B (zh) | 半導體記憶裝置 | |
| JP2009140605A (ja) | 不揮発性記憶装置、およびその制御方法 | |
| WO2023216789A1 (zh) | 一次编程存储器及其控制方法、存储系统和电子设备 | |
| JP2008065966A (ja) | 不揮発性半導体記憶装置 | |
| JP2006031917A (ja) | アクセスデータを貯蔵する回路を備えた半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |