CN100458976C - 只读存储器单元以及只读存储器件 - Google Patents

只读存储器单元以及只读存储器件 Download PDF

Info

Publication number
CN100458976C
CN100458976C CNB031526330A CN03152633A CN100458976C CN 100458976 C CN100458976 C CN 100458976C CN B031526330 A CNB031526330 A CN B031526330A CN 03152633 A CN03152633 A CN 03152633A CN 100458976 C CN100458976 C CN 100458976C
Authority
CN
China
Prior art keywords
signal wire
line
rom
rom cell
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031526330A
Other languages
English (en)
Other versions
CN1477647A (zh
Inventor
成乐佑
卞亨尹
朱龙隮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1477647A publication Critical patent/CN1477647A/zh
Application granted granted Critical
Publication of CN100458976C publication Critical patent/CN100458976C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/34—Source electrode or drain electrode programmed
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种只读存储器(ROM)单元、编程ROM单元的方法、形成ROM单元布局的方法和包括ROM单元的ROM器件。该ROM单元包括连接到字线的栅极、连接到位线的漏极(或源极)和连接到地电压线、第一选择信号线或第二选择信号线，或不连接到第一和第二选择信号线的源极(或漏极)，其中该ROM单元通过连接源极(或漏极)到地电压线来以数据“00”编程；通过连接源极(或漏极)到第一选择信号线来以数据“10”编程；通过连接源极(或漏极)到第二选择信号线来以数据“01”编程该ROM单元；以及通过不连接源极(或漏极)到任何信号线来以数据“11”编程。该ROM单元可以存储两位数据，并且由于不需要附加电路来降低位线之间的寄生电容的差，该ROM单元布局尺寸可以缩小。

Description

只读存储器单元以及只读存储器件
相关申请
这个专利申请要求递交于2002年8月1的韩国专利申请2002-45692的优先权，通过引用将其整个内容合并到这里。
技术领域
本发明涉及一种半导体存储器件，更具体地说，涉及能够存储至少两位数据的只读存储器(ROM)单元、ROM单元的编程方法、ROM单元布局方法和包括ROM单元的ROM器件。
背景技术
传统的只读存储(ROM)器件包括多个ROM单元，每个单元具有一个NMOS晶体管，它的源极连接到地电压，漏极连接到或不连接到位线，而栅极连接到字线。
传统的ROM单元的数据“0”通过将NMOS晶体管的漏极连接到位线来编程，而传统的ROM单元的数据“1”通过将NMOS晶体管的漏极不连接到位线来编程。也就是说，数据“0”在ROM单元中是通过经由NMOS晶体管形成放电路径来编程的，而数据“1”在ROM单元中是通过不经由NMOS晶体管形成放电路径来编程的。一般来说，这样的编程是利用形成ROM单元的NMOS晶体管的前端层实现的，以便在ROM器件中更高度地集成ROM单元。
图1图解了传统ROM器件的方框图。参考图1，该ROM器件包括存储单元阵列10、行译码器12、预充电电路14、数据传输栅极16、列译码器18和数据输出电路20。该ROM器件还包括多条位线BL1-BLj和多条字线WL1-Wli。下面描述图1中的每个方框的操作。
存储单元阵列10包括多个存储器单元，每个单元具有连接到字线WL1-Wli中的相应字线的栅极，连接到地电压的源极和连接或不连接到位线BL1-BLj中的相应位线的漏极。具有连接到位线的漏极的ROM单元用数据“0”编程。具有不连接到位线的漏极的ROM单元用数据“1”编程。行译码器12译码行地址RA并选择字线WL1-Wli之一。预充电电路14在预充电操作期间将位线BL1-BLj预充电到逻辑“高”电平。相应各自的列选择信号Y1-Yj，数据传输栅极16从位线BL1-BLj将数据传输到数据输出电路20。列译码器18译码列地址CA并选择列选择信号Y1-Yj中的一个列选择信号。数据输出电路20从数据传输栅极16接收数据并输出一个输出数据Dout。下面描述该传统ROM器件的总体操作。
在读操作期间，预充电电路14将位线BL1-BLj预充电到逻辑“高”电平。
选定字线WL1，并且导通连接到该字线WL1的NMOS晶体管N。如果位线BL1和BLj连接到地电压，那么电流从位线BL1和BLj流到地。因此，位线BL1和BLj具有逻辑“低”电平。如果位线BL2不连接到地电压线，那么电荷不被吸引到地电压线，因此，位线BL2保持逻辑“高”电平。
如果产生了列选择信号Y1，则位线BL1的逻辑“低”电平从数据传输栅极16输出。
如上所述，传统的ROM器件的缺点在于：它仅仅存储一位到一个单元。
此外，传统的ROM器件的缺点还在于：位线之间的寄生电容不同，这负面地影响了电路操作。因此，需要用于补偿寄生电容差的附加电路。而该附加电路可能引起诸如布局区域增加、功耗增加和操作速度降低之类的问题。
按照以下方式获得位线的最小寄生电容和最大寄生电容。如果编程连接到同一位线的所有NMOS晶体管来存储数据“0”，则该位线的寄生电容通过下列方程获得：
寄生电容＝ixNMOS晶体管的漏极电容+位线的线电容            (1)
其中“i”表示连接到位线的NMOS晶体管的数量。
在编程连接到同一位线的所有NMOS晶体管来存储数据“1”的情况下，该位线的寄生电容通过下列方程获得：
寄生电容＝0xNMOS晶体管的漏极电容+位线的线电容            (2)
因此，位线的最大和最小寄生电容之间的差等于ixNMOS晶体管的漏极电容。
图2图解了另一传统ROM器件。除了邻接的NMOS晶体管N具有连接到地电压线的共同源极之外，图2的ROM器件与图1的ROM器件类似。与采用两条地电压线的图1的ROM器件不同，图2的ROM器件只采用一个地电压线。因此，图2的ROM器件的布局区域可以小于图1的ROM器件的布局区域。
虽然图2的ROM器件具有布局区域更小的优点，但图2的ROM器件具有图1的ROM器件所具有的其他缺点。
此外，在利用后端层编程ROM单元的情况下，有效区域被设计成支配附加区域。因此，利用后端层(back-end layer)编程的ROM单元布局区域大于利用前端层(front-end layer)编程的ROM单元布局区域。所以，一般通过利用前端层编程ROM单元来增加集成密度。
当利用前端层编程ROM单元时，由于编程可以在将要存储到ROM单元的数据被确定或确认之前执行，所以编程的ROM器件应该因为顾客的要求而被反复编程几次。因此，后端层编程比前端层编程更方便。
发明内容
在示范性的实施例中，本发明提供一种能够存储至少两位数据的只读存储器(ROM)单元，在其中，各个位线的寄生电容实际上是相同的。
在示范性的实施例中，本发明还包括用于编程ROM单元的方法和ROM单元布局方法。即使利用后端层编程该ROM单元，该布局方法也可以减少ROM单元布局尺寸。
在示范性的实施例中，本发明还提供包含ROM单元的ROM器件。
在一示范性的实施例中，本发明提供这样一种只读存储器(ROM)单元，它具有连接到字线的栅极、连接到位线的漏极(或源极)和连接到地电压线、第一选择信号线、第二选择信号线或不连接到任何信号线的源极(或漏极)。在读操作开始之前该字线、位线和第一及第二选择信号线可以处于地电压电平，而在读操作期间，该字线、位线和第一及第二选择信号线转变到电源电压电平。在一示范性的实施例中，字线可以通过行地址进行选择，而位线、第一选择信号线和第二选择信号线可以通过列地址进行选择。
在另一示范性的实施例中，本发明提供一种编程ROM单元的方法，该ROM具有连接到字线的栅极、连接到位线的漏极(或源极)和源极(或漏极)。该方法包括步骤：通过连接源极(或漏极)到地电压线来以数据“00”编程该ROM单元；通过连接源极(或漏极)到一第一选择信号线来以数据“10”编程该ROM单元；通过连接源极(或漏极)到一第二选择信号线来以数据“01”编程该ROM单元；以及通过不连接源极(或漏极)到任何信号线来以数据“11”编程该ROM单元。
在另一示范性的实施例中，本发明提供一种形成ROM单元布局的方法，该ROM单元具有连接到字线的栅极、连接到位线的漏极(或源极)和连接到地电压线、第一选择信号线、第二选择信号线或不连接到任何信号线的源极(或漏极)。该方法包括步骤：安排一个有效区域充当漏极和源极；安排栅极穿过该有效区域；在该漏极(或源极)上安排位线以在纵向上延伸；安排一地电压线以垂直或基本垂直于该位线；以及在与该位线同样或基本相同的方向上安排第一和第二选择信号线。
在本发明的另一示范性的实施例中，安排位线的步骤包括步骤：在漏极(或源极)和源极(或漏极)上分别形成第一触点和第二触点；在漏极(或源极)中的第一触点上安排一第一金属线充当位线以便在纵向上延伸；以及在源极(或漏极)中的第二触点上安排一第二金属线以便在纵向上延伸。
在本发明的另一示范性的实施例中，安排地电压线的步骤包括步骤：在第二金属线上形成第三触点；以及在第三触点上形成第三金属线和在第一金属线上形成充当地电压线的第四金属线以便在侧向上延伸。
在本发明的另一示范性的实施例中，安排地电压线的步骤包括步骤：安排第三金属线和第四金属线相互连接以便以数据“00”编程该ROM单元。
在另一示范性的实施例中，安排第一和第二选择信号线以便以数据“10”编程该ROM单元的步骤包括步骤：在第三金属线上形成第四触点；以及在第四触点上，在与第二金属线同样或基本相同的方向上，形成充当第一选择信号线的第五金属线，并形成充当第二选择信号线的第六金属线以便在与第一金属线同样或基本相同的方向上延伸。
在另一示范性的实施例中，安排第一和第二选择信号线以便以数据“01”编程该ROM单元的步骤包括步骤：在第三金属线上形成第四触点；以及在第四触点上形成充当第二选择信号线的第五金属线以便在与第一金属线同样或基本相同的方向上延伸，并形成充当第一选择信号线的第六金属线以便在与第二金属线同样或基本相同的方向上延伸。
在另一示范性的实施例中，安排第一和第二选择信号线以便以数据“11”编程该ROM单元的步骤包括步骤：安排充当第一选择信号线的一第五金属线以便在与第二金属线同样或基本相同的方向上延伸；以及安排充当第二选择信号线的第六金属线以便在与第一金属线同样或基本相同的方向上延伸。
在另一示范性的实施例中，本发明提供一种ROM器件，包括：多条字线、多条位线、多条第一选择信号线、多条第二选择信号线、多个ROM单元，每一个单元具有连接到多条字线的一条字线的栅极、连接到该多条位线的一条位线的漏极(或源极)和连接到地电压线、所述多条第一选择信号线中的一第一选择信号线或该多条第二选择信号线中的一第二选择信号线或不连接到任何信号线的源极(或漏极)。
在一示范性的实施例中，在读操作开始之前这些字线、位线和第一及第二选择信号线处于地电压电平，而在读操作开始之后，这些字线和位线中被选定的字线和位线转变到电源电压电平，并且这些第一及第二选择信号线之一转变到电源电压电平。
在另一示范性的实施例中，这些字线通过译码行地址进行选择，这些第一选择信号线和第二选择信号线通过译码包括多位的列地址进行选择，和这些位线通过译码除去其最后一位的列地址进行选择。
在另一示范性的实施例中，当源极连接到地电压线时，以“00”编程该ROM单元。
在另一示范性的实施例中，当源极连接到所述多条第一选择信号线中的一条第一选择信号线时，以“10”编程该ROM单元。
在另一示范性的实施例中，当源极连接到所述多条第二选择信号线中的一条第二选择信号线时，以“01”编程该ROM单元。
在另一示范性的实施例中，当源极与任何信号线都没有电连接时，以“11”编程该ROM单元。
附图说明
从下面所给出的详细描述和伴随的附图，本发明的示范性的实施例将变得更加明白，这里伴随附图仅仅是示范性质的，而不是对本发明的限制，其中：
图1图解一传统只读存储器器件的方框图；
图2图解另一传统只读存储器器件的方框图；
图3图解根据本发明的一个示范性实施例的、包括只读存储单元的只读存储器件的方框图；
图4A至4D图解根据本发明的一个示范性实施例的、以数据“00”编程的只读存储单元的布局图；
图5A至5D图解根据本发明的一个示范性实施例的、以数据“10”编程的只读存储单元的布局图；
图6A至6D图解根据本发明的一个示范性实施例的、以数据“01”编程的只读存储单元的布局图；以及
图7A至7D图解根据本发明的一个示范性实施例的、以数据“11”编程的只读存储单元的布局图。
具体实施方式
现在将参考伴随的附图更全面地描述本发明，所述附图示出了本发明的示范性实施例。
图3图解根据本发明的一个示范性实施例的、包括只读存储(ROM)单元阵列的只读存储器件的方框图。与图3相关联的ROM器件包括存储单元阵列30、行解码器32、预充电电路34、数据传输栅极36、第一列解码器38、第二列解码器40和数据输出电路42。下面描述各个方框的功能。
存储单元阵列30包括分别以数据“00”、“10”、“01”、“11”编程的NMOS晶体管N1、N2、N3、N4。行解码器32解码行地址RA并选择字线WL1-WLi之一。预充电电路34预充电所选定的一条位线BLi-BLj。响应列选择信号Y1-Yj，数据传输栅极36分别将位线BL1-BLj中的数据传输到数据输出电路42。第一列解码器38解码除列地址CA1-CAy的最低有效位CA1之外的多位列地址CA2-CAy，并且产生列选择信号Y1-Yj。第二列解码器40解码列地址CA1-CAy，并且产生选择信号来选择选择信号线(sel11，sel12)，......，(selj1，selj2)。数据输出电路42从数据传输栅极36接收数据，并且输出输出数据Dout。
下面描述图3中所示的编程ROM单元的方法。
如果ROM单元具有与图3相关联的NMOS晶体管N1那样的电连接，则编程该ROM单元具有数据“00”。也就是说，NMOS晶体管N1的栅极连接到字线WL1，NMOS晶体管N1的漏极连接到位线BL1，而NMOS晶体管N1的源极连接到地电压线。
如果ROM单元具有与图3相关联的NMOS晶体管N2那样的电连接，则编程该ROM单元具有数据“10”。也就是说，NMOS晶体管N2的栅极连接到字线WL1，NMOS晶体管N2的漏极连接到位线BLj，而NMOS晶体管N2的源极连接到第一选择信号线selj1。
如果ROM单元具有与图3相关联的NMOS晶体管N3那样的电连接，则编程该ROM单元具有数据“01”。也就是说，NMOS晶体管N3的栅极连接到字线WL2，NMOS晶体管N3的漏极连接到位线BL1，而NMOS晶体管N3的源极连接到第二选择信号线sel12。
如果ROM单元具有与图3相关联的NMOS晶体管N4那样的电连接，则编程该ROM单元具有数据“11”。也就是说，NMOS晶体管N4的栅极连接到字线WL2，NMOS晶体管N2的漏极连接到位线BLj，而该源极没有任何电信号连接。
下面描述图3所示的ROM器件的读操作。
在读操作开始之前，预充电字线WL1-WLi、位线BL1-BLj和选择信号线(sel11，sel12)，......，(selj1，selj2)到逻辑“低”电平。
在读操作期间，在通过激活第一选择信号线sel11或第二选择信号线sel12来存取NMOS晶体管N1的情况下，字线WL1、位线BL1和第一选择信号线sel11(或第二选择信号线sel12)转变到逻辑“高”电平，其他位线BL2-BLj、其他选择信号线sel12，......，selj1，selj2(或其他sel11，sel21，sel22，......，selj1，selj2)保持在逻辑“低”电平。因此，NMOS晶体管N1导通，位线BL1的电荷流到地电压线。结果，位线BL1具有逻辑“低”电平。如果产生了列选择信号Y1，则通过数据传输栅极36来输出位线BL1的逻辑“低”电平信号。
当在另一读操作期间、通过激活第一选择信号线selj1来存取NMOS晶体管N2时，字线WL1、位线BLj和第一选择信号线selj1转变到逻辑“高”电平，而其他位线BL1-BL(j-1)和其他选择信号线sel11，sel12，......，selj2保持在逻辑“低”电平。在这种情况下，由于NMOS晶体管N2的漏极和源极之间的电压差小于NMOS晶体管N2的一阈值电压，所以NMOS晶体管N2截止，并且位线BLj保持逻辑“高”电平。因此，当产生列选择信号Yj时，通过数据传输栅极36来输出位线BLj的逻辑“高”电平信号。
当通过激活第二选择信号线selj2来存取NMOS晶体管N2时，字线WL1、位线BLj和第二选择信号线selj2转变到逻辑“高”电平，而其他选择信号线sel11，sel12，......，selj1保持在逻辑“低”电平。因此，NMOS晶体管N2导通，并且位线BLj的电荷流到第一选择信号线selj1，以使得位线BL1成为逻辑“低”电平。同时，如果产生了列选择信号Yj，则通过数据传输栅极36来输出位线BLj的逻辑“低”电平信号。
当在又另一读操作期间、通过激活第一选择信号线sel11来存取NMOS晶体管N3时，字线WL2、位线BL1和第一选择信号线sel11转变到逻辑“高”电平，而其他选择信号线sel12，.....，selj2保持在逻辑“低”电平。因此，NMOS晶体管N3导通，并且位线BL1的电荷流到第二选择信号线sel12，以使得位线BL1成为逻辑“低”电平。当产生列选择信号Yj时，通过数据传输栅极36来输出位线BL1的逻辑“低”电平信号。
当通过激活第二选择信号线sel12来存取NMOS晶体管N3时，字线WL2、位线BL1和第二选择信号线sel11转变到逻辑“高”电平，而其他选择信号线sel11，sel21，......，selj1，selj2保持在逻辑“低”电平。由于NMOS晶体管N3的源极和漏极之间的电压差小于NMOS晶体管N3的阈值电压，所以NMOS晶体管N3截止，并且位线BL1保持逻辑“高”电平。如果产生列选择信号Y1，则通过数据传输栅极36来输出位线BL1的逻辑“高”电平信号。
当在另一读操作期间、通过激活第一选择信号线sel1j或第二选择信号线selj2来存取NMOS晶体管N4时，字线WL2、位线BLj和第一选择信号线selj1(第二选择信号线selj2)转变到逻辑“高”电平，而其他选择信号线sel11，sel12......，selj2(或选择信号线sel11，sel12......，selj1)保持在逻辑“低”电平。由于NMOS晶体管N4的源极没有任何连接，因此位线BLj成为逻辑“高”电平。因此，当产生列选择信号Yj时，通过数据传输栅极36来输出位线BLj的逻辑“高”电平信号。
图3所示的、本发明的ROM器件的示范性实施例可以降低泄漏电流，原因是字线、位线以及第一和第二选择线在执行读操作之前接地。
此外，本发明的ROM器件的示范性实施例的优点在于一个ROM单元在一个单元中存储两位数据。
此外，本发明的ROM器件的示范性实施例的优点在于每一条位线的寄生电容几乎相同，近似值为N/2x(NMOS晶体管的漏极电容+α)+位线电容，(其中α表示由于NMOS晶体管的漏极尺寸的增加而增加的漏极电容)。也就是说，本发明的ROM器件的示范性实施例中的NMOS晶体管具有传统的NMOS晶体管的漏极电容的一半。因此，位线BL1-BLj的寄生电容实质上是相同的，寄生电容之间的差几乎为零。
此外，本发明的ROM器件的示范性实施例不需要用于补偿寄生电容差的附加电路。
结果，像布局区域增加、功耗增加和操作速度降低之类的问题可以不出现。
图4A至4D图解根据本发明的一个示范性实施例的ROM单元的示范性布局，其中该ROM单元以数据“00”编程。
参考图4A，有效区40在对角方向安排，形成栅极区域42以使其穿过该有效区域。在栅极区域42两边的有效区域中形成漏极区域40a和源极区域40b。参考图4B，漏极区域40a和源极区域40b处形成触点44a和触点44b。在触点44a处形成充当位线的金属I线46a，使其经过栅极区域42和漏极区域40a纵向延伸，而漏极区域40a和金属I线46b通过触点44a电连接。金属I线46b形成在触点44b之上，而源极区域40b和金属I线46b通过触点44b电连接。
参考图4C，在金属I线46b上形成中间(via)I触点48。在中间I触点48形成充当地电压线的金属II线50，并使其位于漏极区域40a和源极区域40b之上，从而被电连接到金属I线46b。参考图4D，在漏极区域40a之上形成充当第二选择信号线的金属III线52a，并在纵向上延伸。在源极区域40b之上形成充当第一选择信号线的金属III线52b，并在纵向上延伸。
因此，源极通过金属I线46b和金属II线50连接到地电压。但当第一选择信号线的金属III线52b和充当第二选择信号线的金属III线52a不与源极区域40b连接。
图5A至5D图解根据本发明的一个示范性实施例的、以数据“10”编程的只读存储单元的布局图。在图4A至4D和图5A至5D中，相同的参考号指示相同的元件。
图5A至5B分别与图4A至4B相同，因此，省略关于图5A至5B的解释。参考图5C，在金属I线46b上形成中间I触点48。在漏极区域40a之上形成充当地电压线的金属II线50a，并在横向上延伸。中间I触点48组成到金属II线50b中，从而使金属II线50b电连接到金属I线46b。金属II线50a和金属II线50b相互不连接。
参考图5D，在金属II线50b上形成中间II触点54。在中间II触点54上形成充当第一选择信号线的金属III线52b，并在横向上延伸，从而使金属III线52b电连接到金属II线50b。充当第二选择信号线的金属III线52a与金属I线46a重叠。也就是说，金属III线52a在与金属I线46a同样的位置和方向上形成。因此，源极区域40b通过金属I线46b、金属II线50b和金属III线52b电连接到第一选择信号线。
图6A至6D图解根据本发明的一个示范性实施例的、以数据“01”编程的只读存储单元的布局图。在图5A至5D和图6A至6D中，相同的参考号指示相同的元件。图6A至6C分别与图5A至5C相同，因此，将省略关于图6A至6C的解释。
参考图6D，在金属II线50b上形成中间II触点56，在中间II触点56上形成充当第二选择信号线的金属III线52a，并在横向上延伸，以便金属II线50b与金属III线52a相互连接。充当第一选择信号线的金属III线52b与金属I线46b重叠。源极区域40b通过金属I线46b、金属II线50b和金属III线52a电连接到第二选择信号线。
图7A至7D图解根据本发明的一个示范性实施例的、以数据“11”编程的只读存储单元的布局图。在图6A至6D和图7A至7D中，相同的参考号指示相同的元件。图7A至7C分别与图6A至6C相同，因此，将省略关于图7A至7C的解释。
参考图7D，充当第二选择信号线的金属III线52a与金属I线46a重叠。也就是说，金属III线52a在与金属I线46a同样的位置和方向上形成。充当第一选择信号线的金属III线52b与金属I线46b重叠。也就是说，金属III线52b在与金属I线46b同样的位置和方向上形成。
如上所述，本发明的ROM单元的示范性实施例具有有效区域和栅极区域，它们相互交叉地对角安排，以便有效地安排第一和第二选择信号线、位线和地电压线来降低布局尺寸。
此外，在本发明的示范性实施例中，由于充当位线的金属线是最低的金属线(即，该金属线形成在地电压线和选择信号线之下)，因此，可以降低该位线的寄生电容。
另外，由于本发明的示范性实施例的ROM单元通过利用后端层进行编程，因此更容易纠正数据。还由于可以在一个ROM单元存储两位数据，所以，即使后端层可能阻止ROM器件的集成度增加，该ROM器件的集成度也可以不降低。
根据本发明的示范性实施例的ROM器件采用两条选择信号线，在一个ROM单元编程两位数据，但本发明不限于此。根据本发明的示范性实施例的ROM器件可以采用n(n＝4、8、......)条选择信号线，并且在一个ROM单元编程n位数据。
虽然本发明的示范性实施例已经参考该示范性实施例本身进行了具体地显示和描述，但本领域的熟练技术人员会理解，在不脱离本发明的精神和范围的前提下，可以在其中进行形式和细节方面的前述和其他改变。

Claims (11)

1.一种ROM单元，包括：
连接到字线的第一端子；
连接到位线的第二端子；和
连接到地电压线、第一选择信号线、第二选择信号线或不连接到任何信号线的第三端子，
由此，该ROM单元根据该第三端子的连接来存储两位数据，
其中，所述ROM单元是NMOS晶体管，并且其中在读操作开始之前，该字线、位线和第一及第二选择信号线处于地电压电平，而在读操作期间，该字线、位线以及第一和第二选择信号线之一转变到电源电压电平。
2.根据权利要求1的ROM单元，其中，该字线通过行地址进行选择，而位线、第一选择信号线和第二选择信号线通过列地址进行选择。
3.根据权利要求1的ROM单元，，其中通过连接第三端子到地电压线来以数据“00”编程该ROM单元，通过连接第三端子到一第一选择信号线来以数据“10”编程该ROM单元，通过连接第三端子到一第二选择信号线来以数据“01”编程该ROM单元，以及通过不连接第三端子来以数据“11”编程该ROM单元。
4.根据权利要求3的ROM单元，其中，该字线通过行地址进行选择，而位线、第一选择信号线和第二选择信号线通过列地址进行选择。
5.一种ROM器件，包括：
多条字线；
多条位线；
多条第一选择信号线；
多条第二选择信号线；
多个ROM单元，每一个单元具有连接到所述多条字线中的一条字线的第一端子、连接到所述多条位线中的一条位线的第二端子和连接到地电压线、所述多条第一选择信号线中的一第一选择信号线或所述多条第二选择信号线中的一第二选择信号线或不连接到任何信号线的第三端子，
其中，在读操作开始之前，这些字线、位线和第一及第二选择信号线处于地电压电平，而在读操作开始之后，这些字线和位线中被选定的字线和位线转变到电源电压电平，并且这些第一及第二选择信号线之一转变到电源电压电平。
6.根据权利要求5的ROM器件，其中，这些字线通过译码行地址进行选择，这些第一选择信号线和第二选择信号线通过译码包括多位的列地址进行选择，和这些位线通过译码除去其最后一位的列地址进行选择。
7.根据权利要求5的ROM器件，其中，当源极连接到地电压线时，以“00”编程该ROM单元。
8.根据权利要求5的ROM器件，其中，当源极连接到所述多条第一选择信号线中的一条第一选择信号线时，以“10”编程该ROM单元。
9.根据权利要求5的ROM器件，其中，当源极连接到所述多条第二选择信号线中的一条第二选择信号线时，以“01”编程该ROM单元。
10.根据权利要求5的ROM器件，其中，当源极与任何信号线都没有电连接时，以“11”编程该ROM单元。
11.一种ROM单元，包括：
连接到字线的第一端子；
连接到位线的第二端子；和
连接到地电压线、2n条选择信号线之一或不连接到任何信号线的第三端子，其中，n为大于等于1的整数，
由此，该ROM单元根据该第三端子的连接存储2n位数据，
其中所述ROM单元是NMOS晶体管，并且
其中在读操作开始之前，该字线、位线和第一及第二选择信号线处于地电压电平，而在读操作期间，该字线、位线以及2n条选择信号线之一转变到电源电压电平。
CNB031526330A 2002-08-01 2003-08-01 只读存储器单元以及只读存储器件 Expired - Fee Related CN100458976C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0045692A KR100470971B1 (ko) 2002-08-01 2002-08-01 리드 전용 메모리 셀, 이 셀의 프로그램 방법, 이 셀의레이아웃 방법, 및 이 셀을 구비한 리드 전용 메모리 장치
KR45692/2002 2002-08-01
KR45692/02 2002-08-01

Publications (2)

Publication Number Publication Date
CN1477647A CN1477647A (zh) 2004-02-25
CN100458976C true CN100458976C (zh) 2009-02-04

Family

ID=30439416

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031526330A Expired - Fee Related CN100458976C (zh) 2002-08-01 2003-08-01 只读存储器单元以及只读存储器件

Country Status (6)

Country Link
US (1) US6826070B2 (zh)
KR (1) KR100470971B1 (zh)
CN (1) CN100458976C (zh)
DE (1) DE10335385B9 (zh)
FR (1) FR2843229B1 (zh)
TW (1) TWI238416B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106925A (zh) * 2013-01-04 2013-05-15 苏州兆芯半导体科技有限公司 串联rom单元及其读取方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020306B4 (de) * 2004-04-26 2006-06-01 Infineon Technologies Ag Verfahren zum Programmieren einer Speicheranordnung und programmierte Speicheranordnung
DE102004042105A1 (de) * 2004-08-30 2006-03-09 Infineon Technologies Ag ROM-Speicher
US7684244B2 (en) * 2007-05-16 2010-03-23 Atmel Corporation High density non-volatile memory array
US8134870B2 (en) * 2009-06-16 2012-03-13 Atmel Corporation High-density non-volatile read-only memory arrays and related methods
US7936578B2 (en) * 2009-08-28 2011-05-03 Arm Limited Read only memory cell for storing a multiple bit value
US9286998B1 (en) 2014-10-27 2016-03-15 Freescale Semiconductor,Inc. Read only memory having multi-bit line bit cell
US10453544B2 (en) * 2014-12-10 2019-10-22 Nxp Usa, Inc. Memory array with read only cells having multiple states and method of programming thereof
US9898568B2 (en) 2015-06-23 2018-02-20 Advanced Micro Devices, Inc. Reducing the load on the bitlines of a ROM bitcell array
JP6912163B2 (ja) * 2016-03-17 2021-07-28 日本電気株式会社 ファームウェア起動装置、ファームウェア起動方法、およびファームウェア起動プログラム
CN109390021B (zh) 2017-08-03 2022-05-03 联华电子股份有限公司 只读存储器
US11114175B1 (en) 2020-08-06 2021-09-07 Qualcomm Incorporated Systems and methods for providing a read only memory cell array
US11710698B2 (en) 2020-09-24 2023-07-25 Advanced Micro Devices, Inc. Dual-track bitline scheme for 6T SRAM cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430191A2 (en) * 1989-11-27 1991-06-05 Sony Corporation Semiconductor memory
US5289406A (en) * 1990-08-28 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Read only memory for storing multi-data
US6421267B1 (en) * 2001-04-24 2002-07-16 Macronix International Co., Ltd. Memory array architecture

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328463B2 (ja) * 1995-04-06 2002-09-24 株式会社日立製作所 並列型不揮発性半導体記憶装置及び同装置の使用方法
KR100199359B1 (ko) * 1996-07-05 1999-06-15 존 엠. 클라크 3세 고성능을 위한 세그먼트된 eprom 어레이 및 그를 제어하는 방법
JP3206591B2 (ja) * 1999-02-08 2001-09-10 日本電気株式会社 多値マスクｒｏｍおよび多値マスクｒｏｍの読み出し方法
US6438030B1 (en) * 2000-08-15 2002-08-20 Motorola, Inc. Non-volatile memory, method of manufacture, and method of programming
KR100468724B1 (ko) * 2001-04-18 2005-01-29 삼성전자주식회사 고속의 프로그래머블 롬 시스템 및 그를 위한 메모리 셀구조와 상기 프로그래머블 롬에서의 데이터 기록 및 독출방법
FR2826170B1 (fr) * 2001-06-15 2003-12-12 Dolphin Integration Sa Memoire rom a points memoire multibit
US6618282B1 (en) * 2002-08-07 2003-09-09 National Semiconductor Corporation High density ROM architecture with inversion of programming

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430191A2 (en) * 1989-11-27 1991-06-05 Sony Corporation Semiconductor memory
US5289406A (en) * 1990-08-28 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Read only memory for storing multi-data
US6421267B1 (en) * 2001-04-24 2002-07-16 Macronix International Co., Ltd. Memory array architecture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106925A (zh) * 2013-01-04 2013-05-15 苏州兆芯半导体科技有限公司 串联rom单元及其读取方法
CN103106925B (zh) * 2013-01-04 2016-07-06 苏州兆芯半导体科技有限公司 串联rom单元及其读取方法

Also Published As

Publication number Publication date
FR2843229A1 (fr) 2004-02-06
FR2843229B1 (fr) 2005-10-07
KR20040012241A (ko) 2004-02-11
DE10335385A1 (de) 2004-02-26
US6826070B2 (en) 2004-11-30
DE10335385B4 (de) 2007-04-12
CN1477647A (zh) 2004-02-25
DE10335385B9 (de) 2007-07-26
TW200404299A (en) 2004-03-16
US20040022084A1 (en) 2004-02-05
TWI238416B (en) 2005-08-21
KR100470971B1 (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
US5917753A (en) Sensing circuitry for reading and verifying the contents of electrically programmable/erasable non-volatile memory cells
US6992928B2 (en) Semiconductor memory device with an improved memory cell structure and method of operating the same
CN100458976C (zh) 只读存储器单元以及只读存储器件
JP2643896B2 (ja) 半導体メモリ
CN104756192A (zh) 具有节能读取架构的存储器阵列
CN1033344C (zh) 存储单元具有“与非”逻辑结构的非易失性半导体存储器
US4393474A (en) EPROM and RAM cell layout with equal pitch for use in fault tolerant memory device or the like
US6920058B2 (en) Semiconductor memory device
US20050276147A1 (en) Semiconductor storage device and method of selecting bit line of the semiconductor storage device
US5682350A (en) Flash memory with divided bitline
KR100277268B1 (ko) 반도체 메모리장치
CA2170087C (en) High-density read-only memory
US5621697A (en) High density integrated circuit with bank select structure
US6600672B2 (en) Semiconductor memory device
US6556468B2 (en) High bit density, high speed, via and metal programmable read only memory core cell architecture
TWI292151B (en) Half density rom embedded dram
CN100388387C (zh) 半导体存储器件
US7324400B2 (en) Programming and evaluating through PMOS injection
EP0913773A1 (en) Memory redundancy circuit for high density memory with extra row and column
JPS6077457A (ja) ビツト線の前充電を増強するワ−ド線を持つたｆｅｔ読出し専用メモリ配列
US6072713A (en) Data storage circuit using shared bit line and method therefor
CN100447903C (zh) 一种存储器装置及其读取方法
WO2000065601A1 (fr) Mémoire rémanente à semiconducteur
KR0173935B1 (ko) 저전력 소모 반도체 메모리 장치
KR100199359B1 (ko) 고성능을 위한 세그먼트된 eprom 어레이 및 그를 제어하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20100801