CN100447903C - 一种存储器装置及其读取方法 - Google Patents

一种存储器装置及其读取方法 Download PDF

Info

Publication number
CN100447903C
CN100447903C CNB018167632A CN01816763A CN100447903C CN 100447903 C CN100447903 C CN 100447903C CN B018167632 A CNB018167632 A CN B018167632A CN 01816763 A CN01816763 A CN 01816763A CN 100447903 C CN100447903 C CN 100447903C
Authority
CN
China
Prior art keywords
voltage
storage unit
node
capacitor
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018167632A
Other languages
English (en)
Other versions
CN1468437A (zh
Inventor
M·A·万布斯科
陈伯苓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN1468437A publication Critical patent/CN1468437A/zh
Application granted granted Critical
Publication of CN100447903C publication Critical patent/CN100447903C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

本发明揭示一种存储器装置，该存储器装置具有与节点(A)电连通的存储单元(202)，而当应用一第一电压于该存储单元(202)时，可操作以指示于读取操作期间与储存于存储单元(202)的数据相关联的二进制值。该存储器件包括连接于节点和供应电压之间的电压升压器(220)，该供应电压于读取操作期间，为节点提供提升电压，其中该提升电压大于该供应电压。本发明也揭示一种用于读取储存于存储单元(202)中数据的方法(300)，包括施加(306)升压电压于与该存储单元(202)电连接的节点(A)，其中该提升电压大于该供应电压，以及感测(310)与存储单元(202)相关联的电流，以为了指示于读取操作期间，与储存于存储单元(202)的数据关联的二进制值。

Description

一种存储器装置及其读取方法
技术领域
本发明总体上涉及集成电路，特别涉及执行存储器读取操作，提升位线电压的方法及装置。
背景技术
闪存及其它型式的电子存储器器件由几千或几百万个存储单元所构成，适用于个别地储存和提供存取数据。一个典型的存储单元储存一个二进制位，称作位(bit)的数据元(piece)，该位具有二个可能状态的其中之一。存储单元共同组构成比如包含了8个存储单元字节(byte)的多重存储单元，以及可以包括16个或更多个这种存储单元的字(word)，该字通常由多个8位所组构成。由写入特定的存储单元集，有时称之为程序化存储单元，而执行这种存储器件架构的数据储存。在读取操作中，完成从存储单元中恢复数据。除了程序化和读取操作之外，也可擦除在存储器件中的存储单元组，其中将组中的各存储单元程序化至已知状态。
单个存储单元组构成单个的比如字节或字的可寻址单元或群组，透过地址译码电路，存取该类可寻址单元或群组，用于读取、程序化、或擦除操作，由此，该类操作可执行于在特定字节或字内的存储单元。单个的存储单元一般包括适用于储存数据位的半导体结构。例如，许多已知的存储单元包括比如晶体管金属氧化物半导体(MOS)器件，其中可以保持二进制信息元。存储器件包括正确的解码和组选择电路，以寻址该类字节或字，以及提供电压至存储单元的电路，操作该存储单元以为了达到所希望的操作。
一般由施加正确的电压至存储单元MOS器件的某些端点而执行擦除、程序化、和读取操作。在擦除和程序化操作中，施加电压以使得电荷储存于存储单元中。在读取操作中，施加正确的电压以使得电流流经存储单元，其中此电流的量指示储存在存储单元中数据的值。此存储单元器件包括正确的电路以感测所造成的存储单元电流以为了判定储存在其中的数据，该数据然后提供到器件的数据总线终端，用来存取在使用了该存储器件的系统中的其它器件。
闪存是一种电子存储介质，不需要电源即可重新写入及保持其内容。闪存器件一般具有100K至一百万写入次数的生命期。不像动态随机存取器(DRAM)和静态随机存取器(SRAM)芯片可以擦除单个的字节，闪存一般可擦除和写入固定的多位区块(block)或区段(sector)。传统的闪存用存储单元结构构成，其中单个信息位储存在各闪存单元中。在该种单个位存储器架构中，各存储单元一般包括MOS晶体管结构，该结构具有在基底或P井上的源极、漏极和沟道，以及堆叠在沟道上的栅极结构。堆叠的栅极可以进一步包括形成在P井表面的薄的栅极电介质层(有时称之为隧道氧化物)。堆叠的栅极也包括覆盖在隧道氧化物上的多晶硅(polysilicon)浮置栅极，和覆盖在浮置栅极上的层间聚硅电介质层(interpoly dielectric layer)。层间聚硅电介质层通常为多层绝缘体，比如氧化物-氮化物-氧化物(ONO)层，即具有二层氧化物层夹了一层氮化物层。最后，多晶硅控制栅极覆盖了层间聚硅电介质层。
控制栅极连接到与该存储单元的列相关联的字线，以便以典型NOR构形形成该种存储单元的各区段。此外，由导体位线将存储单元的漏极区域连接在一起。存储单元的沟道，依在沟道中由堆叠的栅极结构形成的电场，而导通源极和漏极间的电流。在NOR架构中，在单一行内各晶体管的漏极端连接到同一位线。此外，与所给位线相关联的各闪存单元，具有堆叠的耦接到不同字线的栅极端，而在数组中所有的闪存储单元，具有耦接到共同源极端的源极端。在操作中，单个的闪存单元使用用来编程(写入)、读取或擦除功能的外围解码器和控制电路，经由单个位线和字线而定地址。
由施加相对高电压于控制栅极，并让源极接地和漏极接至高于源极的预定电位，而程序化这种单一位堆叠栅极闪存单元。所得到的跨隧道氧化物的高电场，造成一种称为″福乐-诺尔德哈姆(Fowler-Nordheim)″穿隧的现象。在此过程期间，在核心存储单元隧道区域的电子穿隧通过栅极氧化物进入浮置栅极，并被俘获于浮置栅极，因为该浮置栅极由层间聚硅电介质和隧道氧化物所环绕。俘获电子的结果，增加了存储单元的阈值电压。由俘获的电子所建立的存储单元阈值电压的改变(也因此沟道导电性改变)，而造成存储单元的程序化。
为了擦除典型的单一位堆叠的栅极闪存单元，将相对高电压施加到源极，而控制栅极保持在负电位，同时让漏极接地。在这类状况下，横跨于浮置栅极和源极之间的隧道氧化物，形成强电场。俘获在浮置栅极的电子，流向并丛集于覆盖在源极区域的浮置栅极的部分，并由浮置栅极所抽取，而以福乐-诺尔德哈姆穿隧的方式穿过隧道氧化物而流入源极区域。当电子从浮置栅极移去后，即完成擦除该存储单元。
对于读取操作，施加某一偏压横跨于存储单元晶体管的漏极至源极。存储单元的漏极为位线，该位线可连接到在字节或字群中的其它存储单元的漏极。已知的堆叠栅极存储单元的漏极电压，在读取操作中典型地提供在0.5至1.0伏特间。然后将电压施加于存储单元晶体管的栅极(例如，字线)，以为了使电流从漏极流向源极。读取操作栅极电压，一般为施加于程序化阈值电压(V T )和未程序化阈值电压之间的水平。测量其结果电流，由此结果电流判定储存在存储单元中的数据值。
尤其最近，引入了一种双位闪存单元，该双位快闪存储单元允许在单一存储单元中储存双位信息。要求读取双位存储单元的位线电压，一般要高于由堆叠栅极架构存储单元所成的单一位者，这是由于该双位存储单元物理结构的原因，。举例而言，一些双位存储单元架构在读取操作中需要1.5至2.0伏特的间的电压，以正确地偏压此类存储单元的位线或漏极。因为施加于存储单元的位线或漏极的电压由存储器件供应电压(VCC)导得，因此当供应电压是在或接近较低额定水平时，提供要求读取较新双位存储单元的较高位线电压的能力可能受到损害。此外，对于低功率应用，比如移动电话、笔记本电脑等的内存器件，可更进一步减少可用的供应电压。因此，需要一种改良的存储器件，可以正确读取单一位和双位架构存储单元，并可以较低的供应电压操作。
发明内容
为了对本发明的某些概念提供基本的了解，以下提出本发明的简化概述。该概述并未对本发明作扩大解释。该概述既不是想指出本发明的关键或紧要的组件，也不是要描述本发明的范围。该概述唯一目的是要以简化的形式表现出本发明的一些概念，作为稍后提出的更详细说明的序言。本发明提供升压电路和方法，由该电路和方法在存储器读取操作期间可施加正确的电压水平至存储单元的位线。本发明的各概念可发现于应用器件中，该类器件包括有需较单位存储单元较高的位线读取电压的双位存储单元，以及相关使用于低供应电压应用的存储器件。
本发明所揭示的存储器件具有与节点电连通的存储单元，并操作以指示当第一电压施加到存储单元时在读取操作期间与储存在存储单元中的数据相关的二进制值。该存储器件包括连接到节点和供应电压之间的电压升压器，该供应电压在读取操作期间提供提升的电压至节点，其中提升的电压要大于供应电压。本发明也揭示一种用来读取储存在存储单元中的数据的方法，包括了施加提升的电压至与存储单元电连接的节点，其中该提升的电压要大于供应电压，以及感测与存储单元相关的电流，以为了指示在读取操作期间，与储存在存储单元中的二进制值关联。
要达到上述和相关的目的，本发明包含了详细说明于下文中并特别指出在权利要求中的特征。下述的说明以及附图提供了本发明的某些实施例的详细说明。但是，这些实施例是作例示用的，他们可根据本发明所使用的原理而以稍微不同的方法表示。由本发明的下列详细说明，配合附图考虑，本发明的其它目的、优点和新颖特征将变得很清楚。
附图说明
图1为概略地显示存储器件的范例布局的平面视图；
图2为显示存储器电路的范例核心部分的示意图；
图3为传统的堆叠栅极存储单元的部分剖面图；
图4为显示包括了存储单元和关联的解码和共射共基放大器(cascode)电路的存储器件的部分的示意图；
图5为显示包括了用来读取与本发明一个方面相关的存储单元的范例电压升压器的存储器件的示意图；
图6为显示根据本发明的另一范例存储器件的示意图；
图7为显示根据本发明的另一方面，读取储存在存储单元中的数据的范例方法的流程图。
具体实施方式
现参照附图说明本发明，其中使用相同的参考号码以表示各图中相同的组件。本发明提供有存储单元的存储器件，该存储单元与节点电连接，并操作以指示当正确的位线电压施加到存储单元时，在读取操作期间与储存在存储单元中的数据相关的二进制值。该存储器件包括在读取操作期间供应提升的电压至节点的升压器，其中该提升电压要大于供应电压。本发明允许与使用在器件中的存储单元相关的正确的读取操作，即使供应的电压不够高以提供存储器件中的位线电压。
首先参照图1和2，半导体存储器件一般包括多个形成于基底上或基底内的个别组件。此类器件通常包括高密度区域和低密度区域。举例而言，如图1现有技术所示，比如闪存10的存储器件，在单一基底16上包括有一个或更多个高密度核心区域12，和低密度周边区域14。高密度核心区域12一般包括至少一个个别可寻址、实质相同的存储单元的MxN矩阵。而低密度周边区域14一般包括输入/输出(I/O)电路，和用来选择寻址个别存储单元的电路(比如用来连接所选择存储单元的源极、漏极和栅极至预定电压或阻抗，以便使所设计的存储单元能执行比如编程、读取或擦除操作的解码器)。
在核心部分12内的各存储单元在电路架构，比如第2图中所示NOR架构上耦接在一起。各存储单元20具有漏极22，其中多于一个存储单元的漏极连接到共同位线、源极24、和堆叠的栅极26。各堆叠的栅极26耦接到字线(WL0、WL1、…、WLN)，而各漏极22耦接到位线(BL0、BL1、…、BLN)。最后，各源极24耦接到共同源极线CS。使用周边解码器和控制电路(未显示)，以已知的技术方式，可寻址各存储单元20以执行编程、读取或擦除功能。
图3提供了在图1和2的核心区域12中一般存储单元20的剖面图。这样的存储单元20一般包括在基底30上的源极24、漏极22、和沟道28，以及覆盖在沟道28上堆叠的栅极26。堆叠的栅极26包括形成于基底30表面上的薄栅极电介质层32(通常称之为隧道氧化物)。隧道氧化物层32涂层于硅基底30的上表面的一部分，并用来支撑直接覆盖在沟道28上的不同的层数组。堆叠的栅极26包括最下方或第一薄膜层38，比如掺杂的聚晶硅(多晶硅或聚硅I(poly I))层，该聚晶硅层用作为覆盖隧道氧化物32的浮置栅极38。应注意以上强调的晶体管20的各不同部分，在图3中并未按比例绘制，而是以方便于说明，并容易了解器件的操作的方式显示。
上述聚硅I(poly I)层38为层间聚硅电介质层(interpolydielectric layer)40。层间聚硅电介质层40通常为具有二层氧化物层夹了一层氮化物层的多层绝缘层，比如氧化物-氮化物-氧化物(ONO)层，或者替代地可以是另一种电介质层，比如五氧化钽。最后，堆叠的栅极26包括上层或第二多晶硅层(聚硅II(poly II))44，该上层或第二多晶硅层44用作为覆盖在ONO层40上的多晶硅控制栅极。形成于给定列的单个存储单元20的控制栅极44共享一条与存储单元列关联的共享字线(WL)(参看例如图2)。此外，如以上强调说明，在垂直行的单个存储单元的漏极区域22，由导电位线(BL)共同连接在一起。存储单元20的沟道28依照沟道28中由堆叠的栅极结构26所形成的电场，而导通源极24和漏极22间的电流。
由施加相对高栅极电压VG于控制栅极44而编程存储单元20，并施加适度的高漏极电压VD于漏极22以为了在接近漏极22的沟道28产生″热″(高能)电子。热电子加速横越隧道氧化物32并进入浮置栅极38，该类热电子被浮置栅极38俘获，因为浮置栅极38由绝缘体(层间聚硅电介质40和隧道氧化物32)所围绕。俘获电子的结果，增加了存储单元20的阈值电压(VT)。该俘获的电子所建立的存储单元20的阈值电压的改变(而因此改变了沟道导电性)，是使存储单元20能够程序化的原因。
要读取存储单元20，大于未程序化的存储单元的阈值电压但小于已程序化的存储单元的阈值电压的预定栅极电压，施加到控制栅极。若存储单元20导通(例如，在存储单元中感测的电流超过了最小值)，则存储单元20尚未程序化(存储单元20因此在第一逻辑状态，例如零″0″)。反之，若存储单元20未导通(例如，流经存储单元的电流未超过阈值电压值)，则存储单元20已经程序化(存储单元20因此在第二逻辑状态，例如一″1″)。因此，可以读取各存储单元20以为了判定各存储单元是否已经程序化(因而识别在存储单元20的数据的逻辑状态)。
为了擦除存储单元20，由施加相对高的源极电压Vs于源极24，而控制栅极44大约保持接地电位(VG等于0伏特)，而同时允许漏极22浮置。在此类情况下，发展出跨越浮置栅极38和源极24之间的隧道氧化物32的强电场。俘获在浮置栅极38中的电子流向并丛集在覆盖在源极区域24的浮置栅极38的部分，并由浮置栅极38所抽取，而以福乐-诺尔德哈姆穿隧的方式穿过隧道氧化物32而流入源极区域22。结果当电子从浮置栅极38去除后，即完成擦除该存储单元20。
因此可以看出，必须施加正确的电压于存储器件10中存储单元20的各不同的端子(例如源极、漏极、和栅极)，以为了执行与器件10相关联的的各不同的操作(例如程序化、擦除、和读取)。然而，如上所述，施加的电压迄今已由器件10所连接的源极电压导得。其中这样供应的电压并没有高到足以提供执行此类操作所需的电压，然而，这可能使得器件10无法作用或不能应用于某些系统中。该状况可能造成存储器件10的低压应用，例如，在可携式器件中的应用，其中可以有低的供应电压。或可选地，存储器件中的存储单元可以包含在单个存储单元的漏极的需要较高位线电压的双位架构，以为了正确地执行读取操作。本发明通过提供电压升压器，提升在供应电压不足以允许正确的读取操作状况的位线电压，而克服或最小化了这些问题。
参照图4，显示了范例存储器件100的部分，该器件100具有包含了MOS晶体管的存储单元102，而该MOS晶体管适合储存二进制数据(例如二位存储单元)的二个位。存储单元102具有三个端点104、106、和108，分别包含了栅极、漏极、和源极，其中栅极104连接到字线，源极108连接到用来将源极电压VSS施加到在双位操作的源极108的位选择晶体管器件110，而漏极106连接到位线VD。在读取操作期间欲确定储存在存储单元102中的数据，位线电压施加到位线端VD，而栅极电压由字线选择电路(未显示)施加到栅极104，以及由读取电路(未显示)测量电流ICELL。ICELL的量或大小用来指示储存在存储单元102中的数据(例如，二进制的″1″或″0″)。
当存储单元102为单一位，堆叠的栅极型式时，要求正确地读取存储单元102的位线电压VD典型地约有0.5至1.0伏特。施加到位线(例如在存储单元102的漏极端106)的电压，在器件100由供应电压VCC决定。供应电压VCC经由负载电阻RLOAD通过共射共基放大器(cascode)112和解码器电路114连接到漏极106，其中在读取操作期间共射共基放大器112用来提供调节的位线电压VD至漏极106，而解码器电路114用来选择字或其它的存储单元群，存储单元102为该群的一元件。共射共基放大器112包括反相放大器116操作以提供反馈至共射共基放大器112的栅极118，由此共射共基放大器112当作可变电阻器操作，在存储单元102的读取操作期间从调谐供应电压VCC经过解码器电路114提供调节的电压至位线VD。
其中供应电压VCC是在充分高电压水平(例如5伏特)，因此在单一位存储单元102读取操作可以提供正确的位线电压(例如0.5至5伏特)于漏极106。然而，此处使用器件100于低电压应用或系统，供应电压VCC可能不足以提供所需的位线电压。举例而言，器件100可以仅以2伏特的供应电压VCC操作，借此跨于负载电阻RLOAD、该共射共基放大器112、和解码器114的电压降留下不足以用来读取存储单元102所需的0.5至1.0伏特的电压。
可能发生另外一个问题是器件100的存储单元102是一个双位存储单元，该双位存储单元为了正确地读取，在漏极106需要1.5至2.0伏特的电压。在这种情况下，即使VCC是5伏特，上述跨在负载电阻RLOAD、共射共基放大器112、和解码器114的电压降也只留下不足的电压以提供所需的1.5至2.0伏特用来读取存储单元102。此外，双位架构器件，比如器件100，也许需要操作于较低的VCC水平，例如在低功率系统中。以下显示和说明，本发明提供了一种器件和方法，由此器件和方法提供电压升压器于存储器读取操作中提升位线的水平，而可使该类困难最小化或克服。
现参照图5，显示依照本发明的一个方面的范例存储器件200，该器件200包括存储单元202，该存储单元202与节点A电连通，并在读取期间，当第一电压，比如位线电压VD施加到存储单元202时，操作以指示与储存在存储单元中数据相关的二进制值。举例而言，此处存储单元202是单一位，堆叠栅极架构，第一电压可以近似为0.5至1.0伏特，以为了正确地读取存储单元数据。当该正确的第一电压施加到存储单元202的位线时，以正确的栅极电压施加到存储单元202时(例如，在程序化的阈值电压和未程序化的阈值电压之间)，感测所产生的电流ICELL以为了判定储存在存储单元202中的数据。在ICELL的电流路径设有负载电阻RLOAD。可替换地，存储单元202可为双位存储单元，在该情况下，所需的第一电压(例如位线电压)可以近似为1.5至2.0伏特。
存储单元202包括一个3端点MOS晶体管，其可适应于储存二位的信息，该MOS晶体管具有连接至字线用来选择存储单元的字或群的栅极204，其中存储单元202为一元件，漏极206连接到位线VD，源极208通过位选择器件连接到源极电压VSS。器件200还包括共射共基放大器(cascode)212，和解码器214，其中该共射共基放大器212包括反相放大器216，提供反馈至共射共基放大器212的栅极218以在读取操作期间调节施加到存储单元202的位线电压，相似于图4的共射共基放大器212的操作。
存储器件200还包括连接在节点A和供应电压VCC之间的电压升压器220，该供应电压VCC在读取操作期间提供提升的电压至节点A，其中在节点A提升的电压要大于供应电压VCC。在这种方式中，第一电压可以在读取操作期间经由电压升压器220施加到存储单元202，其中该第一电压(例如，位线电压VD)为所需的用于存储单元202的位线读取操作电压。电压升压器220包括电容器222，该电容器222的第一端224连接到节点A，而第二端226连接到第一信号，比如时钟信号。电压升压器220还包括开关230(例如，连接有二极管的晶体管)，该开关230具有连接到节点A的第一端232，和连接到供应电压VCC的第二端232。
第一讯号228具有第一状态，在该第一状态，一近似等于供应电压VCC的电压施加到电容器222的第二端226，和一第二状态，在该第二状态，例如约等于0的电压的施加到端子226，其中信号228在第一状态经由时钟或单发脉冲发生电路(未显示)连接到VCC，而第二状态接地。当第一信号228是在第一状态时(例如，反向偏压连接有二极管的晶体管)，开关230断接节点A与供应电压VCC，而当第一信号是在第二状态时(例如，正向偏压连接有二极管的晶体管)，开关230连接节点A与供应电压VCC。在这种方式中，当信号228是在第二状态时，节点A近似等于供应电压VCC；而当信号228是在第一状态时，则提升的电压值要大于VCC。因此，本发明提供了提升的电压(例如高于VCC)至节点A以为了在读取操作期间提供正确的位线电压VD至存储单元202的漏极206。
由开关230(其动作如连接有二极管的晶体管)和信号228的操作，当信号228是在第二状态时，电容器222获得约等于VCC的电压，而当信号228是在第一状态时，该电容器222提升节点A的电压高于VCC。在读取操作期间可提供信号228为单一脉冲，以连续地充电电容器222，然后连接电容器以升高节点A的电压。或可替换地，信号228可由时钟电路(未显示)产生，该时钟电路连续地以电荷提升方式操作。可考虑在本发明范围内的其它形式的第一信号228，由此可施加提升的电压以正确地读取存储单元202。
也请参考图6，可用P沟道MOS器件240替代负载电阻(例如，图5的电阻器RLOAD)，而提供存储单元电流ICELL的负载。本发明因此提供提升的电压于节点A，并由此在读取操作期间提供调节的第一电压(例如，施加到存储单元202的漏极206的位线电压VD)。在节点A提升的电压量，可根据特定存储单元架构(例如，单一位或双位)的位线电压需要，和/或根据用在存储器件200的额定供应电压范围而决定。因此，可以提供广范围的供应电压，此外，根据本发明，支持具有不同位线读取电压要求的不同的存储单元架构类型。此外，应了解到可调整对于信号228的时序需求和电容222的大小，以产生不同的读取周期时间，以及适应各种不同的存储单元电流ICELL范围。
本发明的另一方面为提供一种读取储存在存储器件的存储单元中的数据的方法，该器件可应用于与其中所显示和说明的存储器件及其它存储器件相关。参照图7，显示了用来读取储存在存储器件中的存储单元的数据的范例方法300。虽然此处以一系列的动作或事件显示和说明了范例方法300，然而应了解到本发明并不限于所显示的这些动作或事件的次序。根据本发明，一些步骤可发生在不同的次序和/或与此处所显示和说明之外的其它步骤同时发生。此外，并非所有显示的步骤需要按照本发明所示的方法执行。而且，应了解到方法300可在与此处所显示和说明相关的器件和系统以及与未显示的其它系统相关的器件和系统中执行。
方法300包括施加一提升的电压至与存储单元相电连通的节点，其中提升的电压要大于供应电压，并感测与存储单元关联的电流，以为了在读取操作期间指示与储存在存储单元中的数据关联的二进制值。在步骤302开始，电容器充电到第一电压，例如近似等于供应电压304。在步骤306，充电的电容连接到与存储单元相关的节点(例如，在图5和图6中具有与存储单元202相关的节点A)，和其它的电压，例如供应电压(例如，VCC)之间，以为了供应提升的电压至节点，其中该提升的电压要大于供应电压。
在步骤308，施加正确的栅极电压至存储单元(例如，由字线电路至存储单元202的栅极端204)，然后在步骤310感测由施加电压所造成的电流，以为了确定储存在存储单元中的数据值。然后在步骤312结束读取操作，而对于其后的存储器件的读取操作可重复方法300。因此方法300经由充电的电容，供应提升的电压于与有影响的存储单元相关的节点，而提供适当的应用电压于存储器件。可依照本发明而提供其它的不同的方法，借此将提升的电压施加到与存储单元电连接的节点。
虽然本发明已在相关的一个或多个实施例中作了显示和说明，但是对于本领域的一般技术人员而言在阅读和了解本说明书和附图后，当可了解本发明可作等效的替换和修改。特别是关于上述组件(组合件、器件、电路等)所执行的各种不同的功能，用来说明此类组件的术语(包括所称的″装置(means)″)，除非有其它的指示，倾向于用来对应到任何执行所述组件的特定功能(即，功能上的等效)的组件，即使结构上不相同于本发明此处所显示范例执行功能所揭示的结构。此外，虽然本发明的特殊特征已由几个实施例中的一个实施例来作了说明，然而该特征可与其它所希望实施的一个或更多个其它特征，以及任何所给定的或特殊应用的优点相结合。而且，对于使用于详细说明和权利要求中所含术语的范围，这类术语倾向包含所涵括的相似术语。
工业上的应用
本存储器件和相关方法可使用于闪存器件的领域，可在低电源供应状况下，提供正确的读取存储单元的方法。

Claims (10)

1.一种存储器件，具有多个存储单元适于储存数据，其包括：
至少一个存储单元(202)与节点(A)电连通，并操作以指示在读取操作期间当第一电压施加到所述存储单元作为位线电压时，与储存在存储单元中的数据相关的二进制值；以及
电压升压器(220)，其连接在所述的节点(A)和供应电压之间，并在读取操作期间操作以提供提升电压至所述的节点，其中所述的提升的电压要大于所述的供应电压，以及其中通过提供所述的提升的电压至所述的节点(A)来调节所述的第一电压。
2.如权利要求1所述的的存储器件，其中所述的电压升压器(220)包括一电容器(222)，该电容器(222)具有耦接到所述的节点(A)的一第一端子和耦接到第一信号的一第二端子(226)，和开关(230)，该开关(230)具有耦接到所述的节点(A)的一第一端子(232)，和耦接到所述的供应电压的一第二端子(234)；
其中所述的第一信号(228)具有一第一状态，在该第一状态施加正电压至所述的电容器(222)的第二端子(226)，和第二状态，在该第二状态施加0电压至所述的电容器(222)的第二端子(226)；以及
其中当所述的第一信号(228)是在所述的第一状态时，所述的开关(230)断接所述的节点(A)与所述供应电压，而当所述的第一信号(228)是在所述的第二状态时，所述的开关(230)连接所述的节点(A)与供应电压，从而当所述的第一信号(228)是在所述的第二状态时所述的节点(A)是在供应电压，而当所述的第一信号(228)是在所述的第一状态时，所述的节点(A)是在大于所述的供应电压的所述的提升的电压。
3.如权利要求2所述的存储器件，其中当所述的第一信号(228)是在所述的第二状态时，所述的电容器(222)获得等于所述的供应电压的电压，而当所述的第一信号(228)是在所述的第一状态时，所述的电容器(222)提升所述的节点(A)的电压高于所述的供应电压。
4.如权利要求3所述的存储器件，还包括解码器(214)，所述的解码器(214)连接在所述的节点(A)与至少一个存储单元(202)之间，并在读取操作期间适于选择至少一个所述的存储单元(202)。
5.如权利要求1所述的存储器件，其中所述的电压升压器(220)包括电容器(222)，在读取操作期间操作以提供提升的电压至所述的节点(A)。
6.如权利要求5所述的存储器件，其中所述的电压升压器(220)还包括开关(230)，操作以选择地施加等于所述的供应电压的第一电压至所述的电容器(222)的第一端子(224)于第一开关状态，以为了充电所述的电容器(222)至所述的供应电压，以及第一信号(228)操作以选择地施加等于所述的供应电压的电压至所述的电容器(222)的第二端子(226)于第二开关状态，以为了在读取操作期间提供提升的电压至所述的节点(A)。
7.一种读取储存在存储器件中的存储单元(202)中数据的方法(300)，包括：
施加(306)提升的电压给与所述的存储单元(202)电连接的节点(A)，其中所述的提升的电压要大于供应电压，以及
感测(310)与使用所述的提升的电压相关的存储单元(202)的电流，以为了指示在读取操作期间，与储存在所述的存储单元中的数据关联的二进制值。
8.如权利要求7所述的方法(300)，其中施加所述的提升的电压至所述的节点(A)包括：
充电(304)电容器(222)至等于所述的供应电压的电压，所述的电容器(222)具有与节点(A)关联的第一端子(224)；以及
耦接(306)所述的电容器于节点(A)和正电压之间，其中所述的电容器(222)的第一端子(224)耦接至等于所述的供应电压的电压，而所述的电容器(222)的第二端子(226)耦接至正电压，其中所述的第一端子(224)提升至大于所述的供应电压的电压。
9.如权利要求8所述的方法(300)，其中在每一次读取操作时，重复充电和耦接在所述的节点(A)和所述的正电压之间的所述的电容器(222)。
10.如权利要求8所述的方法(300)，其中充电(304)电容器(222)包括施加等于所述的供应电压的电压跨于所述的电容器(222)。
CNB018167632A 2001-06-04 2001-12-12 一种存储器装置及其读取方法 Expired - Lifetime CN100447903C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/873,643 2001-06-04
US09/873,643 US6515902B1 (en) 2001-06-04 2001-06-04 Method and apparatus for boosting bitlines for low VCC read

Publications (2)

Publication Number Publication Date
CN1468437A CN1468437A (zh) 2004-01-14
CN100447903C true CN100447903C (zh) 2008-12-31

Family

ID=25362037

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018167632A Expired - Lifetime CN100447903C (zh) 2001-06-04 2001-12-12 一种存储器装置及其读取方法

Country Status (7)

Country Link
US (1) US6515902B1 (zh)
EP (1) EP1399924A2 (zh)
JP (2) JP4128950B2 (zh)
CN (1) CN100447903C (zh)
AU (1) AU2002229083A1 (zh)
TW (1) TWI226067B (zh)
WO (1) WO2002099807A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292914B (zh) * 2002-01-17 2008-01-21 Macronix Int Co Ltd
ITTO20040470A1 (it) * 2004-07-08 2004-10-08 St Microelectronics Srl Circuito di lettura/verifica di celle di memoria multilivello con tensione di lettura a rampa e relativo metodo di lettura/verifica.
CN101800081B (zh) * 2009-02-11 2012-05-02 北京兆易创新科技有限公司 一种用于mlc闪存的灵敏放大器和位线快速充电电路
JP2011216136A (ja) * 2010-03-31 2011-10-27 Fujitsu Semiconductor Ltd 半導体集積回路装置
US10199112B1 (en) * 2017-08-25 2019-02-05 Silicon Storage Technology, Inc. Sense amplifier circuit for reading data in a flash memory cell

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249153A (en) * 1990-08-17 1993-09-28 Sgs-Thomson Microelectronics S.A. Reading pre-charge circuit for integrated circuit memory
CN1158178A (zh) * 1995-07-21 1997-08-27 精工爱普生株式会社 半导体存储器装置及其字线升压方法
EP0851430A2 (en) * 1996-12-25 1998-07-01 SHARP Corporation Semiconductor storage device
CN1233838A (zh) * 1998-04-24 1999-11-03 日本电气株式会社 具有升压限制的升压电路
US6021072A (en) * 1998-07-27 2000-02-01 Motorola, Inc. Method and apparatus for precharging bitlines in a nonvolatile memory
JP2000251488A (ja) * 1999-03-02 2000-09-14 Nec Corp ワード線駆動回路及び半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US622779A (en) * 1899-04-11 Eyeglasses
JPS5891596A (ja) * 1982-11-15 1983-05-31 Toshiba Corp ダイナミツク型半導体記憶装置
JP3713401B2 (ja) * 1999-03-18 2005-11-09 株式会社東芝 チャージポンプ回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249153A (en) * 1990-08-17 1993-09-28 Sgs-Thomson Microelectronics S.A. Reading pre-charge circuit for integrated circuit memory
CN1158178A (zh) * 1995-07-21 1997-08-27 精工爱普生株式会社 半导体存储器装置及其字线升压方法
EP0851430A2 (en) * 1996-12-25 1998-07-01 SHARP Corporation Semiconductor storage device
CN1233838A (zh) * 1998-04-24 1999-11-03 日本电气株式会社 具有升压限制的升压电路
US6021072A (en) * 1998-07-27 2000-02-01 Motorola, Inc. Method and apparatus for precharging bitlines in a nonvolatile memory
JP2000251488A (ja) * 1999-03-02 2000-09-14 Nec Corp ワード線駆動回路及び半導体記憶装置

Also Published As

Publication number Publication date
JP2007294109A (ja) 2007-11-08
TWI226067B (en) 2005-01-01
US6515902B1 (en) 2003-02-04
WO2002099807A2 (en) 2002-12-12
WO2002099807A3 (en) 2003-05-15
JP4128950B2 (ja) 2008-07-30
AU2002229083A1 (en) 2002-12-16
CN1468437A (zh) 2004-01-14
EP1399924A2 (en) 2004-03-24
JP2004522248A (ja) 2004-07-22

Similar Documents

Publication Publication Date Title
US5465231A (en) EEPROM and logic LSI chip including such EEPROM
US4611309A (en) Non-volatile dynamic RAM cell
KR100740953B1 (ko) 반도체 집적회로 및 플래쉬 메모리
KR100914264B1 (ko) 세그먼트된 금속 비트라인
US5294819A (en) Single-transistor cell EEPROM array for analog or digital storage
US6909639B2 (en) Nonvolatile memory having bit line discharge, and method of operation thereof
US6243292B1 (en) Nonvolatile semiconductor memory device capable of reducing memory array area
JP2007520028A (ja) 非揮発性メモリの雑／ファインプログラミングのためのチャージパケット測定
CN100447899C (zh) 具有稳定源线不考虑位线耦合及加载效应的快闪存储设备
US6801455B2 (en) Voltage generation circuit for non-volatile semiconductor memory device
CN101080820A (zh) 减少字线耦合噪声的置乱方法
KR100308132B1 (ko) 비휘발성 메모리소자와 그의 셀어레이 및 그의 데이타 센싱방법
US6980472B2 (en) Device and method to read a 2-transistor flash memory cell
KR100953993B1 (ko) 다이내믹 페이지 프로그래밍을 위한 리프레시 방법
US6185131B1 (en) Nonvolatile semiconductor storage device capable of electrically isolating dummy cell array region from memory cell array region
US7054201B2 (en) Driving circuit for non-volatile DRAM
JP2003346488A (ja) 半導体記憶装置
CN100447903C (zh) 一种存储器装置及其读取方法
US6011717A (en) EEPROM memory programmable and erasable by Fowler-Nordheim effect
US11139022B1 (en) Source line voltage control for NAND memory
US6097631A (en) Electrically erasable floating-gate memory organized in words
US7057949B1 (en) Method and apparatus for pre-charging negative pump MOS regulation capacitors
WO2005109438A2 (en) Non-volatile memory dynamic operations
JPH10269793A (ja) 不揮発性メモリとその管理方法
US6829168B2 (en) Power supply circuit structure for a row decoder of a multilevel non-volatile memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070420

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070420

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070420

Address after: California, USA

Applicant after: SPANSION LLC

Address before: California, USA

Applicant before: Spanson Co.

Effective date of registration: 20070420

Address after: California, USA

Applicant after: Spanson Co.

Address before: California, USA

Applicant before: ADVANCED MICRO DEVICES, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160411

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081231