TWI235893B - Photoresist removing agent composition and method for manufacturing semiconductor device - Google Patents

Photoresist removing agent composition and method for manufacturing semiconductor device Download PDF

Info

Publication number
TWI235893B
TWI235893B TW092122375A TW92122375A TWI235893B TW I235893 B TWI235893 B TW I235893B TW 092122375 A TW092122375 A TW 092122375A TW 92122375 A TW92122375 A TW 92122375A TW I235893 B TWI235893 B TW I235893B
Authority
TW
Taiwan
Prior art keywords
photoresist
film
wiring
cover
layer
Prior art date
Application number
TW092122375A
Other languages
English (en)
Other versions
TW200421051A (en
Inventor
Masafumi Muramatsu
Hayato Iwamoto
Kazumi Asada
Tomoko Suzuki
Toshitaka Hiraga
Original Assignee
Sony Corp
Ekc Technology Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Ekc Technology Kk filed Critical Sony Corp
Publication of TW200421051A publication Critical patent/TW200421051A/zh
Application granted granted Critical
Publication of TWI235893B publication Critical patent/TWI235893B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Materials For Photolithography (AREA)

Description

1235893 玖、發明說明： 【發明所屬之技術領域】 本發明係有關一種光阻用剝離劑組合物以及半導體裝置 (製造方法，尤指一種例如在半導體基板上形成金屬配線 時’用以將絕緣膜乾式蝕刻後殘存之光阻膜、光阻殘逢及 副生物之聚合物殘渣剥離除去之光阻用剝離劑組合物以及 使用该光阻用剥離劑組合物之半導體裝置之製造方法。 本發明又有關一種特別由銅配線及低介電係數層間絕緣 膜所構成之半導體裝置的配線結構形成時所使用之光阻用 剥離劑組合物，尤指使用該光阻用剥離劑組合物之半導體 裝置的製造方法。 【先前技術】 近年伴队著半導體裝置之高集成化，在電路形成時所 被要求之配線的加工尺寸，正邁向微細化一途，且配線之 多層化也方興未艾。又，在高集成化的同時，同被要求的 是低消耗電力化及動作之高速化。 配線之微細化及配線間距之縮小化所引起的配線電阻及 配泉兒容之增大，會招致半導體裝置之動作速度的劣化及 /肖耗電力的增大。因此’為了滿足高集成化、低消耗電力 化及動作问速化 < 要求，必須採用將電阻低的銅作為配線 材料’且以低介電係數膜作為層間絕緣膜之多層配線。 疋以，作為配線間絕緣膜或層間絕緣膜之絕緣膜材料，代 :目則廣為使用之化學氣相生長（CVD)法或旋轉塗布法所成 膜之氧化矽膜，目前正研究開發的是使用含氟之氧化矽膜、 86078.doc 1235893 含石反之氧化石夕膜、氫件丰 虱恬牛矽虱烷、甲基倍半矽氧烷、聚缔丙 基酸或鐵弗龍（商標）等之低介電係數㈣。以下，兹將此等 由低包係數材料所形成之絕緣膜，稱為低介電係數絕緣膜 (Low-k膜）。 又，作為配線材料，由目前廣為使用以銘為主成分之A1 -泉寺下研九開發中的是使用以電阻低之銅為主成分的
Cu配、泉銅配線之钱刻加工比蝴己線困難，因此係以稱為 金屬鑲喪法之技術加工。 至屬鑲肷製私，大致上可區分為單道金屬镶嵌法及雙道金 屬鑲後法。 單道金屬鑲喪法主要係適用於形成單層配線時之製程，預 先知特定之配線圖案的線溝形成n緣膜，而後將金屬層 堆知木絶緣膜上掩埋配線溝而形成導體層。繼之，以習知之 CMP等的任意研磨方法將金屬層研磨而露出絕緣膜，且藉由 將絕緣膜面平坦化而形成埋入式配線。 例如，如圖1 0(a)所示，在形成有電晶體等元件之半導體基 板92上形成絕緣膜94,而後再依序形成蝕刻阻止層％、低介 電係數絕緣膜98及罩蓋絕緣膜100。之後，再以光微影處理 及姓刻加工將罩盍絕緣膜1 00及低介電係數絕緣膜98蚀刻而 开;^成配線溝1 02。繼之，將障壁金屬膜1 04/鍍敷用Cu薄膜i 〇4 堆積於罩蓋絕緣膜1〇〇上，再堆積Cu層。其次，將Cu層及障 壁金屬膜104/鍍敷用Cu薄膜106以CMP法等研磨，在配線溝 内形成Cu埋入式配線108。 雙道金屬鑲嵌法係適用於由下層配線及上層配線所構成之 86078.doc 1235893 多層配線構造的形成。將連接於下層配線之接觸孔及與其連 接之配、、泉溝’以乾式#刻法形成於絕緣膜層，而後，以金屬 層掩埋接觸孔能線溝。繼之，將金屬膜研磨而同時形成與 掩模接觸孔之下層線連接之接觸插塞及掩埋配線溝之上層 配線。 例如如圖1 0(13)所不，例如在以單道金屬镶嵌法所形成 之C11埋入式配線108上，依序將蝕刻阻止層11〇、低介電係數 、、巴、、彖膜112蝕刻阻止層114、低介電係數絕緣膜丨16及罩蓋 絕緣膜118成膜。 其/人將々罩盍絕緣膜丨i 8、低介電係數絕緣膜116、蝕刻 阻止層114、低介電係數絕緣膜112及#刻阻止層丨職刻， 將連接孔m開口，再料蓋絕⑽118及齡電係數絕緣膜 116餘刻，將配線溝121開口。 繼之，將障壁金屬膜120/鍍敷用Cu薄膜丨22堆積於罩蓋絕 緣膜118上，再堆積⑽。而後，將障壁金屬膜12〇/^用 Cu薄膜122以CMP法等研磨，形成Cu埋入配線124。 在鑲嵌法中，在將絕緣膜蝕刻後，雖係將光阻罩灰化處理 而除去，但在灰化處理後，會有光阻殘渣及副生成物之聚合 物殘渣。若不將此等光阻殘渣及聚合物除去，上下配線圖= 間之電阻值會增高’或是在同—配線層之配線間漏電流增加 ，是為其問題。 為此，業界乃採用鹼性剥離劑或以氟化合物為主成分之剥 離液施以藥液洗淨處理，除去殘存之光阻殘渣及副生聚合物\ 然而，低介電係數絕緣膜，其會因驗性藥液而容易W化 86078.doc 1235893 /又蝕又，吸濕性也會提高以致有介電係數上昇之可能。 因此，若使用鹼性剥離液，會有低介電係數絕緣膜之特性劣 化，而無法獲得所期望之半導體裝置之性能的問題。 另一万面，在使用含氟離子之剝離劑的場合，在蝕刻、灰 化步騾中氧化之低介電係數膜，會因含氟離子之剝離劑而被 浸蝕、蝕刻。因此，會有配線圖案之加工尺寸變化，以致上 下左右之相鄰配線間產生短路之問題。 又，於上述鑲嵌法中，作為絕緣膜使用在低介電係數絕緣 膜上具有氧化矽膜之積層構造時，因低介電係數絕緣膜會選 擇性地經次蝕、蝕刻，而造成配線溝具有屋簷形狀之側壁， 以致以防止金屬擴散為目的之障壁金屬層的附著變得不充 伤而有配線金屬在絕緣膜内擴散之問題。 又，導因於鍍敷用以薄膜之覆蓋不良，而有產生Cu不堆 積之空洞部的問題。 例如，在單道金屬鑲嵌法中，在形成配線溝102之後，在 使用剥離劑作洗淨處理時，如圖丨i(a)之圓形部份所示，低介 電係數絕緣膜98會因浸蝕而後退，以致配線溝102之底部部 份擴大。 其結果疋’障壁金屬膜104/鍍敷用Cu薄膜106之覆蓋趨劣 ’或疋配線溝内發生Cu不規積之空洞部126，或是Cu擴散至 低J私係數絕緣膜98，是為其問題。 又’雙運金屬鑲嵌法中也是，會有同於單道金屬鑲嵌法之 問題。 雙運金屬镶嵌法中，係在形成接觸孔119或配線溝121之後 86078.doc 1235893 ，使用剥離劑作洗淨處理時，如圖11(b)之箭頭A所示，低介 電係數絕緣膜112 ' 116會因浸蝕而後退。 其結果是’障壁金屬膜120/鍍敷用Cu薄膜122之覆蓋變差 ，而如前頭B所示，在接觸孔内及配線溝内產生Cii不堆積之 芝洞邵128，而發生Cu擴散至低介電係數絕緣膜112、116之 問題。 此問通，在單、雙道金屬鑲嵌法中，於使用將硬罩形成 層成膜，在硬罩形成層上形成光阻罩之後，將光阻罩之圖案 轉印至硬罩形成層所得之硬罩，而將絕緣膜蝕刻後，也會發 生。 又，藉由例如雙道金屬鑲嵌法在低介電係數絕緣膜内形成 埋入Cu<埋入配線構造時，在除去光阻罩時，若使用迄今為 止廣為使用之胺系藥液，例如EKC公司製之藥液，EKC 525 時，如圖19(a)所示，自接觸孔119及配線溝121露出之低介電 係數絕緣膜112、116之-部份C會變f，以致介電係數增加。 此外，若應用習用之NHJ系藥液，則如圖19(13)所示，低 介電係數絕緣膜112、116會被浸#而後退，而形絲刻阻止 層114及罩蓋絕緣膜118突出之屋簷形狀。因此，覆蓋會惡化 ，而產生障壁金屬膜uo及鍍敷用〇11薄膜122無法堆積之=域 。其結果是，Cu擴散至低介電係數絕緣膜内，Cu之空洞部〇 形成，以致配線信賴性惡化，不良品之發生率提高。 如上所述，由於有鹼性剝離劑浸蝕低介電係數絕緣膜之缺 點，因此，代替鹼性剝離劑，市面上有販售一種以羧酸系之 酸為主成分之酸性剝離劑。 ' 86078.doc -10- 1235893 、此外，作為酸性剥離劑，還有一種市售的是以膦酸鹽為主 成刀之剥離劑。例如，特開2〇〇〇_258924號公報中，曾提案 〃有氧化浏、膦酸系螯合劑及水溶性氟化物之光阻用剝 離劑組合物及光阻之剥離方法。 再者，於特開2〇〇1-3453〇3號公報中，曾提案一種含有機 驗及錯化叙表面處理劑，作為錯化劑係使用膦酸鹽，作為 有機溶媒係使用有機鹼。 上述專利文獻係如下所述。 專利又獻1 ··特開2000-258924號公報（第2頁） 專利又獻2:特開2〇〇1_3453〇3號公報（第3頁） 然而，習用之酸性剥離液，分別係如下所說明，在實用化 上有問題。 :竣酸系酸為主成分之酸性剥離劑、及具有膦酸系螯合劑 <酸性剥離劑，其光阻之剝離性低，且難以獲得在實際之生 產過私可令人滿意之剝離效果。 又，作為錯化劑使用膦酸鹽之酸性剥離劑，有必要在pH 9 :上之驗性區域使用，因此，有低介電係數膜㈣性區域之 暴境而夂質《虞’是為其問題。χ，腾酸鹽之濃度係低至 1 1000重里ppm《極低濃度，因此，其光阻娜能力及聚合 物除去能力低，難以在實際之生產過程獲得令人滿意之剝離 效果 ° 如上所說明，係以鑲嵌法為例說明光阻用刻離劑組合物之 問題’但不限於金屬鑲嵌，這也是光阻罩除去上—般遭遇之 問題。 86078.doc -11 - 1235893 【發明内容】 是以，本發明之目的係在提供一種光阻用剥離劑組合物， 其使用於乾式_等時之綠罩的光阻殘渣及副生聚合物 <除去谷易，且由不氧化、浸蝕低介電係數絕緣膜之成分組 成所構成，本發明又提供一種使用該光阻用剝離劑組合物之 半導體裝置的製造方法。 為達上述目的，發明人乃作各種研討及實驗，獲致以下之 結論。 * (1)雖有必要使用酸性剥離劑代替會浸蝕低介電係數絕緣 膜〈驗性剝離劑，但習用之酸性剝離劑其光阻之剝離性低。 為此，凋查習用 < 羧酸系或草酸系之酸的結果發現，胺基磺 酸及膦酸有效。藉由使用胺基輕或膦酸為主成份，可在抑 制介電係數上昇或腐蚀、㈣等低介電係數絕緣膜之性能劣 化下’剥離光阻及聚合物 胺基磺酸或膦酸之含量宜在匕丨重量％以上20重量％以下 ，更好的是0·5重量。/。以上15重量％以下。 右未達0.1重量％，光阻膜、光阻殘渣物及聚合物之剥離除 去性降低；若超過30重量％，則對於配線材料等或低介電係 數絕緣膜等之腐蝕性增強，不令人滿意。 (2)藉由併用對於光阻及聚合物具有優異溶解除去能力之 水落性有機溶媒，可使光阻及聚合物之除去性更為提高。 X 4 f生有機么媒可為單一種，也可組合兩種以上。水溶性 ^機/合媒又含量罝為3〇重量％以上95重量％以下，特別好的 是5〇重量％以上9〇重量％以下。當水溶性有機溶媒之含量未 86078.doc •12- 1235893 達30重量％時，光阻、光阻殘渣及聚合物之除去性降低；若 超過95重量％時，胺基磺酸或膦酸之濃度相對降低，以致光 阻、光阻殘渣物及聚合物之溶解除去性降低，不令人滿意。 具備（1)及（2)之光阻用剝離劑組合物，可在以胺基續酸或 騰酸抑制低介電係數絕緣膜之浸蝕、性能降低下，剝離光阻 及永a物’且可使剥離之光阻及聚合物以水溶性有機溶媒有 效地溶解除去。 (3)藉由含有氫氟酸與不含金屬之鹼所生成之鹽（以下本發 明中亦稱 < 為特定鹽），可更為提高光阻及聚合物剝離性。 本發明特定鹽之含量宜為0·01重量％以上1〇重量％以下， 特別好的是0·05重量％以上5重量％以下。若未達〇〇1重量％ ，不會有使光阻膜及光阻殘渣物之剥離除去性提高之效果， "起k 10重里/。時，則相對配線材料或低介電係數絕緣膜絕 緣膜等腐蝕性會增強，因此不令人滿意。 用剝籬倒鈕合物 為了達成上述目的，根據上述知識及見解，本發明之光阻 用剝離劑組合物，其特徵在於··其係在底層上形成具有光阻 圖案之光阻罩，而後再使用上述光阻罩處理上述底層後，再 除去上述光阻罩時使用； 上4光阻用剝離劑組合物至少含有胺基續酸（順2S〇洲及
平導體裝置之製造過程， W囉削殂合物，只要光阻罩係可由 形成，均可無限制地應用，特別是 可有效地除去乾式蝕刻、灰化後之 86078.doc 1235893 光阻罩、光阻殘渣物及副生聚合物，且對於銅配線或絕緣膜 ’特別是L〇w_k膜具有優異之防蝕性。 第1發明<光阻用剝離劑組合物，藉由含有胺基磺酸，光 阻罩之以查及副生聚合物之剝離將會變得容易。又，可將剝 離 < 光阻罩之殘渣及副生聚合物溶解或懸浮於光阻用剝離 劑組合物之水中。 較好的是，胺基磺酸之含量為〇1重量❹/。以上2〇重量％以下。 根據第1發明之較佳實施態樣，可進而含有水溶性有機溶 媒水’容性有機落媒之含量為30重量％以上95重量％以下， 水溶性有機溶媒可為單獨，也可組合兩種以上之有機溶媒。 藉此，剝離之光阻罩的殘渣及副生聚合物之溶解進行，剝 離除去變得容易。 作為含於第1發明之光阻用剝離劑組合物中的水溶性有機 落媒，可舉的是例如酿胺類”比洛燒_、縣尿素類、亞 砜颂米唑啉一酮類、多價醇類及其衍生物、内酯類、羧酸 衍生物類等等。 第1發明中作為光阻用剥離劑組合物中使用於水溶性有機 溶媒之醯胺類，可舉的是N_甲基甲醯胺、N，N_二甲基甲醯胺 N乙基甲g邊、n，N_二乙基甲酸胺、N_甲基乙酸胺、n，n_ 二甲基乙醯胺、N，N_二乙基乙醯胺等等。 作為吡咯烷酮類，可舉的是N_甲基_2_吨咯烷酬、n_乙基_2· 吡咯烷酮、Ν’基乙基_2_吡咯烷酉同、N_環己基_2_吡咯烷酮 等。 作為垸基尿素類，可舉的是四甲基尿素、四乙基尿素等。 86078.doc -14 - 1235893 作為㈣類’可舉的是二甲亞賊、二乙亞賊等等。 作為咪唑啉二酮類，可舉的是丨，3_二甲基_2_咪唑啉二酮、 1，3-二乙基-2_咪嗤琳二酉同等。 作為多價醇類及其衍生物，可舉的是乙二醇、乙二酵一甲 醚乙一醇一乙醚、乙二醇一丙醚、乙二醇一丁醚、乙二醇 一甲醚乙酸酯、乙二醇一乙醚乙酸酯、乙二醇一丙醚乙酸酯 、乙二醇一丁醚乙酸酯、二甘醇、二甘醇一甲醚、二甘醇一 乙醚一甘醇一丙醚、二甘醇一丁醚、二甘醇一甲醚乙酸酯 、二甘醇一乙醚乙酸酯、二甘醇一丙醚乙酸酯、二甘醇一丁 醚乙酸酯、三乙二醇一甲醚、丙二醇、丙二醇一甲醚、丙二 醇乙醚、丙二醇一丙醚、丙二醇一丁醚、二丙二醇一甲醚 、二丙二醇一乙醚、二丙二醇一丙醚、二丙二醇一丁醚、二 丙二醇一甲醚乙酸酯、二丙二醇一乙醚乙酸酯、二丙二醇一 丙醚乙酸酯、二甘醇一丁醚乙酸酯、二甘醇二甲醚、二甘醇 一乙醚、一甘醇一丙醚、二甘醇二丁醚、二丙二醇二甲酸、 二丙二醇二乙醚、二丙二醇二丙醚、二丙二醇二丁醚等等。 作為内酯類，可舉的是γ_ 丁内酯、σ _戊内酯等等。 作為羧酸衍生物類，可舉的是乙酸甲酯、乙酸乙酯、乳酸 甲酯、乳酸乙酯等等。 第1發明之較佳實施態樣中，又進而含有由氫氟酸與不含 金屬之驗所生成的鹽（以下稱為第1發明特定鹽），第1發明特 定鹽之含量為0.01重量。/。以上1〇重量％以下。 較佳的是，由氫氟酸與不含金屬之鹼所生成的鹽，其氫氟 酸與不含金屬之驗的莫耳比為1 : 〇.i以上1 : 10以下。 86078.doc -15- 1235893 藉此，光阻罩之殘渣及副生聚合物的剝離性更 不含金屬之鹽，可舉的實例是羥基胺~ ^ … 丞肤類、第1級、第2級或 第3級脂族胺、脂環式胺、芳香族胺、 雜％式胺等之有機胺 、氨、低級烷基第4級銨鹼。 作為光阻用剝離劑組合物中所使用之幾基胺類，可舉的是 羥基胺、Ν，Ν-二甲基羥基胺等等。 作為脂族第1級胺，可舉的是甲胺、乙胺、丙胺、·Γ胺、 -級醇胺、—異丙醇胺、2_(2_胺基乙胺）乙醇等等。 作為脂族第2級胺，可舉的是二 _ 、 丁肢一乙胺、二丙胺、 一丁胺、一乙醇胺、二異丙醇胺、 ^ η〒基丙醉胺、Ν 醇胺等等。 丞乙 作為脂族第3級胺，可舉的是 &一丫妝、二乙胺、三丙胺、 二：胺、三乙醇胺、Ν’Ν_二甲基乙醇胺、ν，ν_二乙 、Ν-甲基二乙醇胺、Ν-乙基二乙醇胺等等。 作為脂環式胺，可舉的是璜 、 ；疋多衣己胺、二環己胺等等。 作為芳香族胺，可舉的Η兮亡 牛日7疋下胺、二芊胺、Ν_ Ν-乙基苄胺、Ν，Ν-二甲美十睑Χτ 土下恥、 、、 基下胺、Ν，Ν-二基乙芊胺等等。 作為雜環式胺，其可爽^ η 舉的疋晚洛、哺哈烷、咐啶、嗎啾 吡嗪、哌啶、噁唑、嘍唑等等。 $林、 作為低級烷基第4級铉认 7_ 鉍鹼，可舉的是四甲銨氫氧化物、 乙銨IL氧化物、三7 、 四 匕乙基）銨氳氧化物等等。 逸Ji^l發明光阻1 4,1 m Λ ^^洗淨之半 本發明半導體装置、 I绝万法（以下稱為第1發明方法） 86078.doc • 16 - 1235893 其特徵在於·· 具備： 將具有光阻圖案之光阻罩形成於底層上，而後再使用上 述光阻罩處理上述底層之步驟；及 一將上述經處理之底層以光阻用剝離劑組合物洗淨處理 而將上逑光阻罩之殘渣及副生聚合物之至少一者予以剝離 除去之洗淨處理步騾； 作為上述光阻用剝離劑組合物，係使用至少含有胺基磺酸 (NH2S〇3H)與水之光阻用剥離劑組合物。 本發明又一之半導體裝置之製造方法（以下稱為第2發明 方法），其特徵在於： 具備： 一將具有光阻圖案之光阻罩形成於底層上，而後再使用上 述光阻罩處理上述底層之步驟；及 一施以灰化處理，將上述光阻罩除去之灰化處理步驟； 一將上述經處理之底層以光阻用剝離劑組合物洗淨處理 而將上述光阻罩《殘淹及副生聚合物之至少一者予以剝離 除去之洗淨處理步驟； 作為上迷光阻用剥離劑組合物，係使用至少含有胺基續酸 (NH2S〇3H)與水之光阻用剝離劑組合物。 根據第1發明方法，可在不將光阻罩灰化處理下，以第！ Μ之光阻用剝離劑組合物，將光阻罩及副生聚合物除去。 另=面’根據第2發明方法，藉由灰化處理可將光阻罩之 ’、去而後，藉由第2發明之光阻用剝離劑組合物， 86078.doc -17- 1235893 除去光阻罩之殘渣及副生聚合物。 在第1及第2發明中’不問光阻罩之使用目❾，亦即，可作 為乾式㈣時之㈣罩幕使用，也可作為離子^用之罩幕 使用。 處理底層之步驟，你I 1 -Γ 1 例如可為：（1)在半導體基板上將作為 底層之絕緣膜成膜，而後作為光阻罩將具有配線溝或連接孔 〈光阻圖案的光阻罩在絕緣膜上形成，將絕緣膜乾式餘刻， 而/成，、有特&圖案之配線溝或連接孔之步·驟；⑺在下層 配線上舲作為底層之兼具金屬擴散防止效果之蝕刻阻止層 成腠，而後作為光阻罩將具有連接孔之光阻圖案的光阻罩在 蝕刻阻止層上形上，繼之將蝕刻阻止層乾式蝕刻，在蝕刻阻 止層形成到達下層配線之連接孔之步驟；（3)在半導體基板 將金屬膜作為底層成膜，而後，作為光阻罩，在金屬膜上將 具有配線义光阻圖案的光阻罩形成，而後將金屬膜乾式蝕刻 ’形成具有特定圖案之配線之步騾。 處理底層之步驟中，絕緣膜為例如氧化碎膜、低介電係數 絕緣膜、或具有低介電係數絕緣膜之積層絕緣膜等；具有金 屬擴散防止效果之蝕刻阻止層，係氮化矽膜或碳化硬膜，金 屬膜係紹膜或銘合金膜。 又，第1及第2發明方法之技術思想，亦可適用於使用硬罩 之蚀刻加工。 亦即，本發明半導體裝置之其他製造方法（以下稱為第3發 明方法），其特徵在於： 具備： 86078.doc -18 - 1235893 一在底層上將硬罩形成層成膜之步驟 义步驟；
再使用上述光阻罩將上述硬罩形成層㈣，而形 述光阻圖案之硬罩之步驟；及其次之 ‘之光阻罩，其次 而形成轉印有上 一使用上述歸置虛掷μ诎念成1 _
，將上述光阻罩之殘渣及副生聚合物之至少一 、'且各、物呒淨處理 一者予以剝離除 去之洗淨處理步驟； 作為上述光阻用剝離劑組合物，係使用至少含有胺基磺酸 (NH2S〇3H)與水之光阻用剥離劑組合物。 I·2發明之光阻用剝齙赛丨如合物 根據上述知識及見解，本發明之光阻用剥離劑組合物（以 下稱為第2發明），其特徵在於：其係在底層上形成具有光阻 圖案之光阻罩，而後再使用上述光阻罩處理上述底層後，再 除去上述光阻罩時使用；上述光阻用剝離劑組合物係至少含 有膦酸（H2PH〇3)與水溶性有機溶媒之水溶液。 弟2發明之光阻用剥離劑組合物’藉由含有騰酸，光阻罩 之以/旦及d生聚合物之剥離將會變得容易。又，可將剝離之 光阻罩之殘渣及副生聚合物溶解或懸浮於光阻用剥離劑組 合物之水。 第2發明之較佳實施態樣中，膦酸之含量係在〇 · 1重量％以 上30重量。/〇以下，水溶性有機溶媒之含量在3〇重量％以上％ 重量％以下。藉此，剝離之光阻罩之殘渣及副生聚合物之溶 解進行，剥離除去會變得容易。 86078.doc -19- 1235893 第2發明光阻用剩離劑組合 與第1發明光阻/^丨^ 物中所用《水溶性有機溶媒， 同。又Λ 物巾㈣之切性有機溶媒相 也可溶媒’與第1發明相同，可單獨使用， 也』且&兩種以上使用。 機之光阻用剝離劑組合物，係含有騰酸及水溶性有 :媒以溶液，藉此，與習用之絲㈣離劑組合物相較 ^金屬鑲嵌製程形成配線構造時，乾式㈣後之光阻膜 勺除去、以及灰化處理後之光阻_及聚合物的除去，將更 其效果，而且對於銅配線或絕緣膜，特別是低介電係數膜 具有優異之防姓性。 在習用鋁配線形成 在乾式姓刻後之洗 又，第2發明之光阻用剝離劑組合物 也是’與習用光阻用剝離劑組合物相較 淨’氧化膜之乾式㈣m之洗淨後，光阻膜及光阻殘渣物之 除去性能高。 第2發明之較佳實施態樣中，除了含有膦酸（H2pH〇3)與水 溶性有機溶媒之水溶液，又進而含有由氫氟酸與不含金屬之 鹼（以下稱為第2發明特定鹽）所生成之鹽。第2發明特定鹽， 其氫氟酸與不含金屬之鹼的莫耳比為！ ： 〇1以上1 : 1〇以下 ，又，由氫氟酸與不含金屬之鹼所生成之鹽的含量為〇〇1重 量％以上10重量％以下。 又’第2發明光阻用剥離劑組合物中所用之第2發明特定鹽 ’係與第1發明光阻用剝離劑組合物中所用之第1發明特定鹽 相同。 使用第2發明光阻用剝離劑組合物進行洗淨之半導體攀冒士 86078.doc -20- 1235893 製造方法 本發明半導體裝置之又一製造方法（以下稱為第4發明方 法），其特徵在於： 具備： 一將具有光阻圖案之光阻罩形成於底層上，而後再使用上 述光阻罩處理上述底層之步驟；及 一將上述經處理之底層以光阻用剥離劑組合物洗淨處理
’而將上述光阻罩之殘渣及副生聚合物之至少—者予以剥離 除去之洗淨處理步驟； 本發明半導體裝置之另 法）’其特徵在於： 具備： 作為上述光阻用剝離劑組合物，係使用至少含有膦画 (H2PH〇3)與水溶性有機料之級㈣義组合物。 一製造方法（以下稱為第5發明方 將具有光阻圖案之光阻罩形成於底層 1 凡、 ❿ 述：阻罩處理上述底層之步驟；及 一將上述經處理之底層以光阻用剝離劑組合物洗淨處理 而舲上述光阻罩之殘流 除去之洗淨處理步驟；J生永至少-者予以剝離 (h2ph〇3)與水溶卩性用剑,組合#’係使用至少含有膦酸 根據第4發明合方法機溶媒之光阻用剝離劑組合物。 發明之光阻用七私，可在不將光阻罩灰化處理下，以第2 另一方面，根據第5發明方阻罩及副生聚合物除去。 决’精由灰化處理可將光阻罩之 86078.doc -21 · 1235893 大邵份除去，而後，藉由第2發明之光阻用剥離劑組合物， 除去光阻罩之殘〉查及副生聚合物。 在第4及第5發明中，不問光阻罩之使用目的，亦即，可作 為乾式蝕刻時之蝕刻罩幕使用，也可作為離子植入用之罩幕 使用。 第4及第5發明方法之處理底層之步驟，例如可為：（”在 半導體基板上將作為底層之絕緣膜成膜，而後作為光阻罩將 具有配線溝或連接孔之光阻圖案的光阻罩在絕緣膜上形成 ，將絕緣膜乾式蝕刻，而形成具有特定圖案之配線溝或連接 孔之步|ΑΪΑ , (2)在下層配線上將作為底層之兼具金屬擴散防 止效果之蝕刻阻止層成膜，而後作為光阻罩將具有連接孔之 光阻圖案的光阻罩在蝕刻阻止層上形成，繼之將蝕刻阻止層 乾式蝕刻，在蝕刻阻止層形成到達下層配線之連接孔之步驟 ;(3)在半導體基板將金屬膜作為底層成膜，而後，作為光 阻罩在至屬膜上將具有配線之光阻圖案的光阻罩形成，而 後將金屬膜乾式蝕刻，形成具有特定圖案之配線之步驟。 處理底層之步驟中，絕緣膜為例如氧化矽膜、低介電係數 絕緣膜、或具有低介電係數絕緣膜之積層絕緣膜等；具有金 屬擴散防止效果之蝕刻阻止層，係氮化矽膜或碳化矽膜，金 屬膜係鋁膜或鋁合金膜。 又，第4及第5發明方法之技術思想，亦可適用於作為第6 發明方法之使用硬罩之姓刻加工。 亦即’本發明半導體裝置之其他製造方法（以下稱為第6發 明方法），其特徵在於： 天 86078.doc -22- 1235893 具備： 一在底層上將硬罩形成層成膜之步驟； 一在上述硬罩形成層上形成具有光阻圖案之綠罩，並次 再使用上述光阻罩將上述硬罩形成独刻，而形成轉印有上 述光阻圖案之硬罩之步驟；及其次之 一使用上述硬罩處理上述底層之步驟；及 -將上述經處理之底層以光阻用剥離劑組合物理 ，將上述光阻罩之殘逢及副生聚合物之至少—者予以剥離除 去之洗淨處理步驟； 作為上述光阻用剝離劑組合物，係使用至少含有騰酸 (H2PH〇3)與水溶性有機溶媒的水溶液之級用_劑組合 物。 【實施方式】 以下，茲佐以附圖，根據實施形態將本發明詳細說明之。 光阻用剥離劑組合物之膏施开彳能1 本實施形態例，係第丨發明光阻用剥離劑組合物之實施形 態例之一例。本實施形態例之光阻用剝離劑組合物，係包含 胺基績酸5.0重量％、Η2〇34·7重量％、二氟化一氫銨〇3重量 /〇、Ν，Ν-一甲基乙醯胺3〇重量％、及二甘醇一正丁醚重量 %之光阻用剥離劑組合物。 本實施形態例之光阻用剝離劑組合物，主要係用以在光阻 罩灰化處理後將光阻殘渣及副生聚合物殘渣除去時作為藥 液洗淨處理液使用。 有關以胺為主成分之習用剥離劑、以NH4F為主成分之習 86078.doc -23- 1235893 用剥離劑、以草酸為主成分之習用剝離劑、及本實施形態例 之光阻用剝離劑組合物，將光阻殘渣之除去性、副生聚合物 殘渣之除去性、低介電係數絕緣膜之吸濕性等性能劣化=有 無、及低介電係數絕緣膜之後退量的大小作為評估項目，作 多數次測試，獲得表1之結果。 之後退量 ~ ' *---—>— --- 八 試料1 :以胺為主成分之習用光阻用剝離劑組合物 戈料2 U膽^為主成分之習用光阻用剝離劑組合物 ，料3 :以草酸為主成分之習用光阻用剥離劑組合物 式料Λ施形悲例1之光阻用剝離劑組合物 ,1由表1可知，本實施形態例之光阻用剝離劑組合物（試料2 平估員目之至少一項有缺點之習用光阻用剝離劑组< 物::較：就所有之評估項目具有優異之特性。 2用<光阻用剝離劑組合物，光阻_及聚合物殘逢之朽 旦舁低介電係數膜之吸濕性增高所導致的性能劣化1 :::的抑制，其兩立困難。但藉由使用本實施形態例之> :二離劑组合物’可除去光阻殘渣及聚合物殘渣、以及击 去|处、〈低Α ^係數膜吸濕性增高之性能劣化及後退量二 f ’此夠兩立。 86078.doc -24- 1235893 離劑組仝物之實施形態例2 本實施形態例係第1發明光阻用剝離劑組合物之實施形態 例的其他例。本實施形態例之光阻用剝離劑組合物，係包含 。胺基續酸U重量％、H2〇18.8重量％、二氣化一氯按〇 2重量 ，、N，N-二甲基乙醯胺20重量％、及二甘醇一正丁醚6〇重量 %之光阻用剝離劑組合物。 本實施形態例之光阻用剝離劑組合物，主要係代替灰化處 理，即在利用光阻罩處理底層後，省略灰化處理，作為用以 將光阻罩及副生聚合物除去之藥液洗淨處理液使用。 如使用本實施形態例之光阻用剝離劑組合物進行藥液洗 淨處理之後述半導體裝置之製造方法的實施形態例所說明 ，本實施形態例之光阻用剥離劑組合物，可在不對低介電係 數絕緣膜有不良影響下，完全除去光阻罩及副生聚合物。 剝離劍組合物之會施形熊你I 3 本只施形悲例係第1發明光阻用剥離劑組合物之實施形•賤 例的其他例。本實施形態例之光阻用剥離劑組合物，係包含 胺基績酸2.5重量〇/。、Η2〇36·5重量％、二氟化一氫銨以重^ %、Ν，Ν-二甲基乙醯胺30重量％、及二甘醇一甲醚重量％ 之光阻用剝離劑組合物。 本實施形態例之光阻用剝離劑組合物，主要係在將光阻罩 灰化處理後，用以除去光阻殘渣及副生聚合物殘渣之藥液洗 淨處理液，可發揮與實施形態#jl之光阻用剝離劑組=物相 同之效果。 光阻用剝籬劑組合物施形態例4 86078.doc -25- 1235893 本見她形悲例係第2發明光阻用剝離劑組合物之實施形態 例的一例。本實施形態例之光阻用剥離劑組合物，係包含卜 踁基亞乙基_1，1_二膦酸3·〇重量％、氟化銨〇12重量％、H2〇 8重里/〇、一甘醇一正丁醚485重量％之光阻用剝離劑組 合物。 本貝知开y悲例之光阻用剝離劑組合物，主要係在將光阻罩 灰化處理除去光阻殘潰及副生聚合物殘渔之藥液洗 淨處理液。 有關以胺為主成分之習用剝離劑、以為主成分之習 用剝離劑、以草酸為主成分之習用剥離劑、及本實施形態例 <光阻用剥離劑組合物，將光阻殘渣之除去性、副生聚合物 殘渣之除去性、低介電係數絕緣膜之吸濕性等性能劣化的有 無、及低介電係數絕緣膜之後退量的大小作為評估項目，作 多數次測試，獲得表2之結果。 光阻殘渣剝離 ~—------- 聚合物殘逢剝離 --二------ 係數絕緣膜之變質(吸濕性劣化） 係數絕緣膜之後退量 ---—------ 試料1 ··以胺為主成分之習用光阻用剝離劑組合物 試料2 :以NHJ為主成分之習用光阻用剝離劑組合物 試料3 :以草酸為主成分之習用光阻用剥離劑組合物 π式料5 ·貫施形態例1之光阻用剝離劑組合物 86078.doc -26 - 1235893 物相查二 "缺點《習用光阻用剥離劑組合 物相較，就所有之評估項目具有優異之特性。 去ίΓΓ且用剝離劑組合物，光阻殘逢及聚合物殘渣之除 月匕 人低介電係數膜之吸渴性择古沾适t 铵#旦&4 Λ 及濕性增咼所導致的性能劣化及 里、中!ί ’其兩互困難。但藉由使用本實施形態例之光 ===組合物，可除去光阻^及聚合物_、以及抑 低介電係數膜吸濕性增高之性能劣化及後退量二 者，能夠兩立。 〜例係第2發明光阻用剝離劑組合物之實施形能 例的一例。本實施形態例之綠用剝離劑組合物 ^ 趣基亞膦酸12.G重量％、：氟化—氫铵w% 、H20 27.83重量。/。、-斗龄 ^ 一甘％—正丁醚3〇·〇重量％&N，N_二甲 基乙醯胺30.0重量％之光阻用剥離劑組合物。 本實施形態例之光阻用剥離劑組合物，主要係代替灰化處 理’即在利用光阻罩處理底層後，省略灰化處理，作為用以 將光阻罩及副生聚合物除去之藥液洗淨處理液使用。 、心如使用本實施形態例之光阻用剥離劑組合物進行藥液洗 甲處理（後述半導體裝置之製造方法的實施形態例所說明 ，本實施形態例之光阻用_劑組合物，可在不對低介電係 數絕緣膜有不良哥彡變T ^ . Λ t 下，完全除去光阻罩及副生聚合物。 本只她Φ悲例係第2發明光阻用剥離劑組合物之實施形態 86078.doc -27- 1235893 例的一例。本實施形態例之光阻用剝離劑組合物，係包含^ 踁基亞乙基]，1-二膦酸9〇重量％、Η2〇 42·5重量％及二甘醇 一正丁醚48.5重量％之光阻用剝離劑組合物。 本實施形態例之光阻用剥離劑組合物，主要係在將光阻罩 灰化處理後’用以除去光阻殘渣及副生聚合物殘渣之藥液洗 淨處理液，可發揮與實施形態例4之光阻用剥離劑組合物相 同之效果。 以下茲將使用第1發明光阻用剝離劑組合物之半導體裝 置的製造方法說明之。惟本發明方法不受此等實施形態例之 限制。又，以下之實施形態例所示之膜種、膜厚、成膜方法 、其他之尺寸等，係為使本發明易於理解所例示，但本發明 不受此等例示所限定。 主·_導體装置之製法之實施形熊例1 本實施形態例係第2發明方法半導體裝置之製造方法的實 施形態之一例，圖1(a)〜（c)及圖2(a)、（b)係依本實施形態例 <方法實施單道金屬鑲嵌製程時之各步驟的斷面圖。 本貝訑形悲例中，係在預先形成有電晶體等半導體元件（ 圖未示）之半導體基板上，以單道金屬鑲嵌製程形成Cu埋入 配線。 首先，如圖1(a)所示，係在成膜於半導體基板12之絕緣膜 14上，以減壓CVD法等堆積氮化矽（SiN),將蝕刻阻止層16 成膜’再㈣刻阻止層16上以CVD法等依序堆積低介電係數 (low-k)絕緣膜18及罩蓋絕緣膜2〇。 其次，形成具有所期望配線溝圖案之光阻罩22。 86078.doc -28- 1235893 其後，如圖1(b)所示’自光阻罩η上將罩蓋絕緣膜2〇及低 介電係數絕緣膜18蝕刻，在蝕刻阻止層16之表面令蝕刻停止 ’形成配線溝24。之後，施以灰化處理，將光阻罩22剝離。 以灰化處理將光阻罩22剥離時，如圖1(b)所示，光阻殘渣 係殘留於罩蓋絕緣膜20上，又，聚合物殘渣係在配線溝^ 生成。 為此，本實施形態例，係對形成有配線溝圖案24之絕緣膜 積層構造，施以使用實施形態m之光阻用剥離劑組合物的 藥液洗淨處理300秒，將光阻殘渣及聚合物殘渣除去，其次 ，依通常之方法作純水沖洗，然後再作乾燥處理。 在藥液洗淨處理所使用之光阻用剝離劑組合物，係實施形 悲例光阻用剥離劑組合物，包含胺基磺酸5〇重量。/。、仏〇 '7重量％、二款化-氫射.3重量％、N，N_二甲基乙酿㈣ 重量％及二甘醇一正丁醚3〇重量％。 本男施开7也例中，藉由使用實施形態例i之光阻用剥離劑 ,合物作藥液洗淨處理，如圖1(e)所示，光阻殘渣係自罩蓋 &緣膜20上’又’聚合物殘渣也自配線溝以大致完全除去。 此外，不會如使用習用光阻用剝離劑組合物時般之有低介 電係數膜性能劣化或配線溝幅擴大之情事。 其’入，如圖2(a)所示，例如以濺鍍法在基板上全面形成以 防止配、、泉五屬擴散為目的之TaN等之金屬膜％及鍍敷用之 蓴膜8而後，例如以鍍敷法在配線溝24内堆積銅（Cu) 等之導電性配線層3 〇，將配線溝24掩埋。 ’、後i g 2(b)所示’將配線溝24外堆積之配線層％及金 86078.doc -29- 1235893 屬膜26及Cu薄膜28以晴法等除去，形成&配線 &經由以上之步驟，可形成埋人於在半導體基板12上之絕緣 膜14及触刻阻止層16上成膜之低介電係數絕緣膜以及罩蓋 絕緣膜20中的單層cu埋入配線32。 本實施形態例所形成之Cu埋入配線32,由於經施以利用實 施形態例1光阻用剥離劑組合物之藥液洗淨處理，因此與圖 U⑷所示之習用單道金屬鑲喪法所形成之Cu埋人配線^同 ，低介電係冑絕緣膜不會後退，力p且殘逢及聚合物殘逢大致 可完全除去。 藉此，TaN膜26及鍍敷用銅薄膜28可覆蓋良好地成膜，不 运發生銅擴政土、纟巴緣膜般之問題或空洞部之問題。 本實施形態财，係、以配線溝之形成為例說明第2發明方 法，但在層間絕緣膜形成接觸孔時也可應用本實施形態例方 法，可獲得相同之效果。 實施形態例1之#形例 本變形例係實施形態例1之變形例，且為第1發明方法之舍 施形態的一例。 本變形例中，係自光阻罩22上將罩蓋絕緣膜2〇及低介電係 數絕緣膜18姓刻，令姓刻停止於银刻阻止層]6之表面，而' 成配線溝24後，於除去光阻罩22時，代替灰化處理，以使用 實施形態例2之光阻用剥離劑組合物的1 5分鐘之藥液洗、〇處 理，剝離光阻罩22。而後，以一般之方法進行純水沖洗及孝 燥處理。 本變形例之藥液洗淨處理所使用 的光阻用剥離劑組合物 86078.doc -30- 1235893 ，係包含胺基續酸U重量％、H2o 18.8重量％、_ 按〇.2重量％、ν，ν·:甲基乙醯㈣重量。及：甘ΓΓ氣 60重量％之實施形態例2光阻關離劑組合物。 丁鍵 万、本又形例中’藉由實施利用實施形態例2光阻用•丨 組合物之藥液洗淨處理’如叫)所示，並無=劑 而且與灰化處理相較並無低介電係數膜二： 化4事，同時，可形成幾無配線溝幅擴 泉溝。 〜本貫施形態例係第2發明方法之半導體裝置之製造方 貫施形態之其他例，圖3(㈣、圖4⑷〜⑷、圖5⑷〜⑷ 及圖6⑷、（b)’分別是依本實施形態例方法實 後製程時之各㈣的斷面I ^屬趣 於本實施形態例中，係形成與實施形態例1所製作之Cu埋 入配線32連接之雙道金屬鑲《造的上層配線。 时首先’如圖3⑷所示，在Cu埋入配線32上，例如以法 等依序元成姓刻阻止層Μ、低介電係數絕緣膜％、姓刻阻 止層38、低介電係數絕緣膜％、罩蓋絕緣膜扣及反射防止膜 44 ° 而後’在反射防止膜44上形成具有特定接觸孔圖案之光阻 罩45 〇 藍之如® 3(b)所tf，自光阻罩45上，蚀刻反射防止膜44 罩·纟巴緣膜42、低介電係數絕緣膜4〇、蝕刻阻止層38及低 1私係數 '纟巴緣膜36，將接觸孔開口，而後在蝕刻阻止層34 之表面令钱刻停止。 86078.doc •31- 1235893 其次，以灰化處理將光阻罩剝離，如此，如圖3(b)所示’ 在罩蓋絕緣膜42上生成光阻殘渣，在接觸孔46底壁上生成聚 合物殘渣。 為此，本實施形態例中，作 1承對开）成有配線溝圖案24之絕緣 膜積層構造’施以使用實施形態m絲用剝離劑组合物之 藥液洗淨處理则秒，除去光阻㈣及聚合物㈣，而後， 依通常之方法作純水、;t洗，之後作乾燥處理。 藥液洗淨處理中所使用之光阻用剝離劑組合物，係包含胺 基磺酸5.0重量％、Η2〇34·7重量％、二氟化一氫銨〇3重量% 、Ν，Ν-一甲基乙醞胺3〇重量％及二甘醇一正丁醚3〇重量％之 實施形態例1的光阻用剝離劑組合物。 根據本實施形態例，藉由使用實施形態例丨之光阻用剝離 劑組合物作藥液洗淨處理，如圖3⑷所示，光阻殘逢將會自 罩鬼絕緣膜42上，又，聚合物殘渣也會自接觸孔46分別大致 完全地除去。 而且，不會如習用技術般之有低介電係數膜之性能劣化， 且接觸孔孔徑也不會擴大。 繼之，如圖4(a)所示，為使配線溝加工時蝕刻阻止層不被 蝕刻，係以光阻層48掩埋接觸孔46,且為形成配線溝，在光 阻層48上形成具有配線溝圖案之光阻罩5〇。 之後，自光阻罩50上蝕刻光阻層48，而如圖4(c)般之在罩 蓋絕緣膜42上形成具有配線溝圖案之光阻罩52。 繼之’如圖4(c)所示，自光阻罩52上蝕刻罩蓋絕緣膜42及 低介電係數絕緣膜4〇，並以蝕刻阻止層38停止，將配線溝54 86078.doc -32- 1235893 開再將埋入接觸孔46之光阻層48蚀刻除去、開口，而自 蝕刻阻止層34表面停止蝕刻。 2後’以灰化處理將光阻罩50及52剥離，如此，在罩蓋絕 、彖膜42表面會產生光阻殘渣，在接觸孔46及配線溝54之底壁 及側壁產生聚合物殘渣。 為此本男她形毖例中，係對形成有配線溝54及接觸孔46 之絕緣膜積層構造使用實施㈣例丨之光阻用聽劑組合物 施以藥液洗淨處理300秒，除去光阻殘渣及聚合物殘渣，而 後，依一般之方法，進行純水沖洗及而後之乾燥處理。 藥液洗淨處理中所使用之光阻用剝離劑組合物，係包含胺 基磺酸5.0重量％、AO 34·7重量％、二氟化一氫銨〇3重量〇/〇 、Ν，Ν-一甲基乙驗胺3〇重量％及二甘醇一正丁醚3〇重量％之 實施形態例1光阻用剝離劑組合物。 本實施形態例中，藉由使用實施形態例1光阻用剝離劑組 合物作藥液洗淨處理，如圖5(a)所示，光阻殘渣係自罩蓋絕 緣膜42 ’又，聚合物殘渣也從接觸孔46及配線溝54之底壁及 侧壁分別大致完全地除去。 而且’不會如習用技術般之有低介電係數膜之性能劣化之 情事，且接觸孔孔徑也不會擴大。 繼之，如圖5(b)所示，以蝕刻阻止層38作為罩幕將蝕刻阻 止層34蝕刻，使接觸孔46連通於下層之Cu埋入配線32。 因此’如圖5(b)所示，聚合物殘渣會產生於接觸孔46之底 壁及侧壁。 為此，本實施形態例中，係使用實施形態例1之光阻用剝 86078.doc -33- 1235893 離劑組合物施以6G秒藥液洗淨處理，除去聚合物殘逢，而後 依一般之方法作純水沖洗及之後之乾燥處理。 樂液洗淨處理中所使用之光阻用 基磺酸5·〇重量％、h2〇 34 7重量％ 剝離劑組合物，係包含胺 、二氟化一氫銨0.3重量％ 三N，N-二甲基乙醯胺3〇重量％及二甘醇一正丁醚3〇重量％之 貫施形態例1的光阻用剝離劑組合物。 根據本實施形態例，藉由使用實施形態例工之光阻用剝離 劑组合物作藥液洗淨處理，如圖5⑷所示，聚合物殘渣自接 觸孔46之底壁及側壁大致完全除去。 主而且，不會如習用技術般之有低介電係數膜之性能劣化之 情事’且配線溝幅也不會擴大。 繼<，如圖6(a)所示，例如以濺鍍法在基板上全面地形成 乂防止配線金屬擴散為目的之TaN等之金屬膜％及鍍敷用之 CU薄膜58，而後，例如以鍍敷法在配線溝54内堆積銅（Cu) 等之導電性配線層6〇，將配線溝54掩埋。 〜如圖6(b)所示’將配線溝54外堆積之配線層60及金 屬膜56/Cu薄膜π以CMP法等除去，形成€11埋入配線以。 I由以上之步驟’可同時形成與Cu埋入配線32連接之雙道 至屬鑲肷構造之上層配線構造，亦即掩埋貫通蝕刻阻止層34 低介電係數絕緣膜3 6及蝕刻阻止層3 8而連通於Cu埋入配線 32之接觸孔46的Cu插塞，以及掩埋配線溝54之Cu埋入配線 62 ° 本只施形態例所形成之雙道金屬鑲嵌構造之Cu埋入配線 62 ’係經施以與利用實施形態例1光阻用剝離劑組合物之藥 86078.doc -34- 1235893 液洗淨處理，故與圖11(b)所示之習用雙道金屬鑲嵌法所形成 之Cu埋入配線不同，不會有低介電係數膜後退之情事，且光 阻殘渣及聚合物殘渣大致完全地被除去。 藉此，TaN膜56及鍍敷用銅薄膜58可覆蓋良好地形成，不 會有銅擴散至絕緣膜之問題或發生空洞部之問題。 又，應用本實施形態例之方法，藉由在Cu埋入配線62上形成 必要層數之Cu埋入配線，可形成必要層數之多層配線構造。 實施形熊例2之變形例1 本變形例係實施形態例2之變形例，且為第1發明方法之實 施形態的一例。 本變形例中，如圖3(b)所示，係從光阻罩45上蝕刻反射防 止膜44、罩蓋絕緣膜42、低介電係數絕緣膜4〇、蚀刻阻止層 38及低介電係數絕緣膜36,在蝕刻阻止層34之表面停止蝕刻 ，形成配線溝46之後，於除去光阻罩45時，代替灰化處理， 以使用貫施形態例2之光阻用剥離劑組合物的丨5分鐘藥液洗 淨處理，將光阻罩45及反射防止膜44剥離。其次，以一般之 方法作純水沖洗及乾燥處理。 藥液洗淨處理所使用之光阻用剝離劑組合物，係胺基磺酸 1.0重里 /〇 H20 18.8重f %、二氟化一氫銨〇·2重量 〇/〇、N，N_ 二甲基乙醯胺20重量％及二甘醇—正丁醚6()重量％之實施形 態例2光阻用剝離劑組合物。 本變形例中，藉由進行使用备 ^ 丁從用g她形怨例2光阻用剝離劑組 合物之藥液洗淨處理，如圖3 、々士， 口1〇)所不，沒有光阻殘渣也無聚 合物殘渣，而且可形点血亦仆南ττι>、 -、處理相較並無低介電係數膜性 86078.doc -35· 1235893 能劣化之情事，而且接觸孔之孔徑幾無擴大之開口形狀。 實施形態例2之蠻开4例7 本交形例係貫施形態例2之變形例，且為第丨發明方法之實 施形態的其他例。 ' 本變形例中，如圖4⑷所示，係從光阻罩52上钱刻罩蓋絕 緣膜42及低介電係數絕緣膜4〇，在蝕刻阻止層“之表面停2 蝕刻，形成配線溝54並將接觸孔46開口之後，於除去光阻罩 52時’代替灰化處理，以使用實施形態例2之綠用剝離劑 組合物的15分鐘藥液洗淨處理，將光阻扣及光阻罩5〇刺離 。其次，以一般之方法作純水沖洗及乾燥處理。 藥液洗淨處理所使用之光阻用剥離劑組合物，係胺基橫酸 1.0重量。/。鳴〇 18.8重量％、二氟化—氫銨〇 2重量％、N，N_ -甲基乙ϋ胺2G重1%及二甘醇—正丁醚6()重量％之實施形 態例2光阻用剥離劑組合物。 本變形例中，藉由進行使用實施形態例2光阻用剝離劑组 合物之藥液洗淨處理，㈣4⑷所示，接觸孔46之底壁及側 壁=有聚合物n ’而且可形成與灰化處理相較，低介電係 數膜之性能不致劣化’而且接觸孔孔徑及配線溝幅之擴大幾 乎未發生之接觸孔46及配線溝54。 土導體装置之製造方法之態例i μ本實施形態例係第2發明半導體裝置之製造方法的實施形 。、又〃他例t圖7(a)〜⑷分別是利用本實施形態例形成 單層配線構造時之各步騾的斷面圖。 本貫施形態例係在底層基板上形成單層配線構造之例，首 86078.doc -36 - 1235893 先，如圖7(a)所示，預先在形成有電晶體等元件（圖未示）之 底層基板72上，例如以下述之成膜條件，以磁控管濺鍍法形 成由膜厚20 nm之Ti膜、膜厚20 nm之丁i膜74b、膜厚500 nm 之Α1_0·5% Cu膜74c、膜厚5 nm之Ti膜74d及膜厚100 nm之TiN 膜74e之第1配線74。
Ti膜之成膜條件 壓力：0.52 Pam RF輸出：2 kW 氣體流量·· Ar/35 seem 成長溫度：300°C TiN膜之成膜條件 壓力：0.78 Pa RF輸出：6 kW 氣體流量：N2/Ar=42/21 seem 成長溫度：300°C Al-0.5% Cu膜之成膜條件 壓力·· 0.52 Pa RF輸出：15 kW 氣體流量·· Ar/65 seem 成長溫度：300°C 其次，為將第1配線74以乾式蝕刻法加工，如圖7(b)所示 ，以光微影技術，在TiN膜74e上形成具有配線圖案之光阻罩 76 〇 之後，以乾式蝕刻法，如圖7(c)所示，將第1配線74以下述 86078.doc -37- 1235893 之蝕刻條件蝕刻 加工。 乾式餘刻條件
氣體流量：BCl3/Cl2=100/150 sccm 壓力：1 Pa 微波：400 mA RF輸出：110W 過度蝕刻：恰為40%之過度蝕刻 藉由蝕刻加工，如圖7(c)所示，經蝕刻加工之第1配線74 上’會有光阻罩76之殘餘部份產生，及第1配線74之側壁上 會有副生聚合物產生，因此以灰化處理除去。 之後，於本實施形態例中，將第1配線74上稍殘存之光阻 殘)查及第1配線7 4上附著之聚合物殘渣，以使用實施形態例3 之光阻用剝離劑組合物的300秒藥液洗淨處理除去。 光阻灰化處理之條件 裝置：平行平板型RIE裝置 氣體流量：〇2/3250 sccm 溫度·· 250°C 壓力：150 Pa 輸出：900W 時間：60秒 藥液洗淨處理所使用之光阻用剥離劑組合物，係胺基磺酸 2.5重量％、H20 36.5重量％、氟化銨1.0重量％、N，N-二甲基 乙醯胺30重量％及二甘醇一甲醚30重量％之實施形態例3光 阻用剥離劑組合物。 86078.doc -38 - 1235893 藉由使用實施形態例3光阻用剝離劑組合物作藥液洗淨處 理，如圖7(d)所示，第1配線74上之光阻殘渣、及第1配線74 側壁上之聚合物殘渣，大致完全地經剝離除去。 藉此，可在基板72上形成單層配線構造之第1配線74。又 ，應用第2發明方法之配線構造，不限於本實施形態例之例 子。 半導體裝置之製造方法之實施形態例4 本實施形態例係第2發明之半導體裝置的製造方法之實施 形態的又一其他例，圖（a)〜（c)及圖9(a)、（b)分別是以本實 施形態例方法形成2層構造之配線構造時，接續實施形態例3 之圖7(d)的各步·驟之斷面圖。 在形成有單層構造之第1配線74的基板72上，如圖8(a)所示 ，將膜厚1400 nm之Si02膜作為層間絕緣膜78以下列成膜條 件成膜。 層間絕緣膜之成膜條件
成膜方法：HDP-Si02CVD法 溫度：380°C 輸出：3250W 氣體流量：SiH4/02/Ai:=60/110/200 sccm 壓力：3 mTorr 之後，以CMP法將層間絕緣膜78作500 nm厚研磨將表面平 坦化，如圖8(b)所示，以光微影技術在層間絕緣膜78上形成 具有與第1配線74連接之接觸孔的孔圖案之光阻罩80。 其次，自光阻罩80上，以乾式蝕刻法將層間絕緣膜78以下 86078.doc -39- 1235893 述蝕刻條件蝕刻之，而如圖8(c)所示將接觸孔82開口。 乾式蝕刻條件
氣體流量：C2F8/Ar/C0/O2=20/400/50/13 seem 壓力：35 mTorr RF輸出：2200W 過度蝕刻：恰為+15%之過度蝕刻 繼之，將光阻罩78之殘存部份以灰化處理除去，再將附著 於接觸孔82侧壁之聚合物，以使用實施形態例3光阻用剥離 劑組合物之300秒藥液洗淨處理洗淨、除去，再作純水沖洗 處理及乾燥處理。 灰化條件 裝置：平行平板型RIE裝置 氣體流量：〇2/3250 seem 溫度：250°C 壓力：150 Pa 輸出：900W 時間：60秒 藥液洗淨處理所使用之光阻用剝離劑組合物，係胺基磺酸 2.5重量％、112〇3 6.5重量％、氟化銨1_0重量％、队>^二甲基 乙醯胺30重量％及二甘醇一甲醚30重量％之實施形態例3光 阻用剝離劑組合物。 藉由藥液洗淨處理，光阻殘渣及聚合物大致完全地被剝離 除去。 其次，例如以指向性濺鍍法，形成膜厚30 nm之TiN膜，再 86078.doc -40- 1235893 形成膜厚300 nmiW(鎢）腠，將接觸孔82掩埋，之後以cMp 處理將W膜研磨"如圖9(a)所*，形成掩埋接觸孔82之w插 差^ 8 4 〇
w膜之成膜條件（逆濺鍍熱氧化膜2〇 相當） 溫度：400°C 壓力：10.7 kPa 氣體流量：WF6/H2/Ar=40/400/2250 sccm 之後，依同於實施形態例3之方式，在層間絕緣膜78上形 成與W插塞84連接之第2配線％，藉此，如圖9(b)所示，可形 成具有第1配線74及第2配線86之2層構造之配線構造；該第2 配線86係介以W插塞84與第！配線”電連接。 本實施形態例中’層間絕緣膜74並不限独Dp_si〇2膜。例 如，可將層間絕緣膜卿成為低介電係數絕緣膜與氧化珍膜 《積層構造。作為低介電係數絕緣膜之例子，可為以添加有 氟之氧化矽膜、添加有碳之氧化矽膜、氫倍半秒氧烷、甲基 倍半石夕氧燒、聚婦丙醚、鐵弗龍⑺標名）系之材_成的/ 土_導體裝賈之製造方法的形熊例$ 本實施形態例係應用第3發明方法半導體裝置之製造方 的實施形態之-例’圖12⑷〜⑷及圖13⑷〜⑷，係依本 施形態例方法實施單道金屬鑲嵌製程時之各步驟的斷面 。^圖12及圖13中，與圖丨及圖2相同之部位，係標示以 同符號。 本實施形態例中，係預先在形成有電晶體等半導體元件（ 未圖示）之半導體基板上，以單道金屬鑲嵌製程形成&埋入 86078.doc -41 - 1235893 配線。 首先，如圖12(a)所示，在形成於半導體基板12之絕緣膜14 上’以減壓CVD法等堆積氮化矽（SiN)形成蝕刻阻止層16， 在蝕刻阻止層16上以cVD法等依序堆積低介電係數（i〇w-k) 絕緣膜1 8及罩蓋絕緣膜2〇。 其次，在本貫施形態例中，同樣以€¥]〇法，堆積供形成硬 罩之氮化矽膜（SiN膜）21。 繼之，形成具有所期望配線溝圖案之光阻罩22。 而後’如圖12(b)所示，自光阻罩22上將SiN膜21蚀刻，將 轉印有光阻罩22之配線溝圖案的硬罩23圖案化。之後，將光 阻罩22以灰化處理除去，在罩蓋絕緣膜2〇上形成具有配線溝 圖案之硬罩23。 繼之，如圖12(c)所示，自硬罩23上將罩蓋絕緣膜2〇及低介 電係數絕緣膜18蝕刻，在蝕刻阻止層16之表面令蝕刻停止， 形成配線溝2 4。 在施以此蝕刻加工時，如圖12(c)所示，在配線溝24之底壁 及側壁上會生成聚合物殘渣。 為此，本實施形態例中，係對形成有配線溝圖案24之絕緣 膜積層構造，施以使用實施形態⑴光阻用剝離劑組合物之 藥液洗淨處理300秒，除去聚合物殘渣，其次以一般方法進 行純水沖洗及而後之乾燥處理。 藥液洗淨處理所使用之光阻用剥離劑組合物，係包含胺基 績酸5.0重量％、H2〇 34.7重量％、二氟化—氫銨㈢重量％、 N，N-二甲基乙酿胺30重量％及二甘醇—正丁鍵3〇重量％之實 86078.doc -42- 1235893 施形態例1光阻用剥離劑組合物。 本貝施Φ也例中，藉由使用實施形態例工光阻用剝離劑組 物作术液洗淨處理，％圖13⑷所示，聚合物殘逢自配線溝 24大致完全除去。 卜也不3有如使用習用光阻用剝離劑組合物般之低介 電係數膜性能劣化或配線溝幅擴大之情事。 其次，如圖13(b)所示，例如以濺鍍法在基板上全面地形 成以防止配線金屬擴散為目的之TaN等之金屬膜％，及鍍敷 用Cu薄膜28,而後，例如以鍍敷法在配線溝以内堆積銅（cu) 等之導電性配線層3 〇，將配線溝Μ掩埋。 其次，如圖13(c)所示，將配線溝24外堆積之配線層3〇及金 屬膜26、Cu薄膜28及構成硬罩u之SiN膜21，以CMP法等除 去，形成Cu埋入配線32。 由以上之步驟，可形成半導體基板12上之絕緣膜14及蝕刻 阻止層16上形成之低介電係數絕緣膜18及埋入罩蓋絕緣膜 20之單層Cu埋入配線32。 本實施形態例所形成之Cu埋入配線32，由於被施以利用實 施形態例1之光阻用剝離劑組合物的藥液洗淨處理，因此與 圖1 (a)所示之習用單道金屬鑲歲法所形成之cu埋入配線不 同，低介電係數絕緣膜不會後退，且聚合物殘渣大致完全被 除去。 藉此，TaN膜26及鍍敷用銅薄膜28可覆蓋良好地成膜，不 會發生銅擴散至絕緣膜之問題或發生空洞部之問題。 本實施形態例中，係以配線溝之形成為例說明本發明方法， 86078.doc -43 - 1235893 但在層間絕緣膜形诸垃錨丨去 ^ 7成接觸孔時，也可通用本實施形態例方法 可獲得相同之效果。 -半導，體里f之^實施形熊^ 本實施形態例係第3發明半導體裝置之製造方法之實施形 態的其他例。圖14(a)與（b)、圖15(a)與（b)、圖16⑷盘⑻、 圖17⑷與⑻及圖18⑷與（b)，分別是依本實施形態例方法實 施雙道金屬镶嵌製程時之各步驟之斷面圖。又，圖14〜18 中’與圖3〜6相同之部位係標示以相同之符號。 本只她形悲例中，係形成與實施形態例5所製造之&埋入 配線32連接的雙道金屬鑲嵌構造之上層配線。 首先，如圖14⑷所示，在Cu埋入配線以，例如以㈣ 法等依序㈣㈣阻止層34、低介電係數絕緣膜36、蚀刻阻 止層38，低介電係數絕緣膜4〇及罩蓋絕緣膜。 次之，本實施形態例中，係在罩蓋絕緣膜42上，依序成膜 形成第1硬罩之第1罩幕Si〇_43、形成第2硬罩之第2罩幕 S i 0 2版4 5及反射防止膜4 4。 之後’在反射防止膜44上形成具有特定配線溝圖案之光阻 罩47。 而後，如圖⑷所示，自光阻罩47上姓刻反射防止膜44 及第2罩幕Si〇2膜45，將轉印有光阻罩47之配線圖案之第2罩 幕49圖案化。其次’以灰化處理除去光阻罩47，將第2硬罩 49形成於Si〇2膜43上。 而後，如圖15⑷所示，在第i罩幕灿2膜43及第2罩幕的 上’形成具有接觸孔圖案之光阻罩5 1。 86078.doc -44 - 1235893 然後，自光阻罩51上將第！罩幕Si〇2膜43蝕刻，而如圖15(b) 所示’將轉印有光阻罩51之接觸孔圖案的第1罩幕53圖案化。 次之，將光阻罩51以灰化處理除去，在罩蓋絕緣膜42上形成 具有接觸孔圖案之第1硬罩53。 其次’自轉印有光阻罩51之接觸孔圖案的第1罩幕53蝕刻 罩蓋絕緣膜42及低介電係數絕緣膜4〇，且以蝕刻阻止層38 中止蚀刻，而如圖16(a)所示，形成具有接觸孔圖案的開口部 55。由此一蝕刻，如圖16(a)所示，聚合物殘渣係生成於開口 部55之底壁及侧壁。 之後，自轉印有配線溝圖案之第2罩幕49上，將第1硬軍53、 罩蓋絕緣膜42及低介電係數絕緣膜40蝕刻，且以蝕刻阻止層 38使姓刻停止，而如圖16(b)所示，形成配線溝54。 與此同時，將開口部55之底部的蝕刻阻止層38及低介電係 數絕緣膜36蝕刻，令接觸孔46開口，且以蝕刻阻止層34之表 面令蝕刻停止。 而後’將姓刻阻止層34蚀刻，而如圖17(a)所示，使接觸孔 46連通於下層之cu埋入配線32。在此一階段，聚合物殘渣係 於配線溝54之側壁及底壁、及接觸孔之側壁及底壁生成，並 附著之。 為此，本實施形態例中，在形成配線溝54及接觸孔46之階 段’係施以使用實施形態例1之光阻用剥離劑組合物的藥液 洗淨處處理60秒，除去聚合物殘渣，之後再以一般之方法作 純水沖洗及而後之乾燥處理。 藥液洗淨處處理所使用之光阻用剝離劑組合物，係包含胺 86078.doc -45- 1235893 基磺酸5.0重量％、Η2〇34·7重量％、二氟化一氫銨〇.3重量％、 Ν ’ Ν-2甲基乙驗胺及一甘醇一正丁鍵重量％之實施形態例 1的光阻用剝離劑組合物。 本貫施形悲例中，藉由使用實施形態例丨之光阻用剝離劑 組合物作藥液洗淨處理，如圖17(b)所示，聚合物殘渣可自 配線溝54之側壁及底壁，以及接觸孔46之側壁及底壁大致完 全被除去。 而且，並無如習用般之低介電係數絕緣膜性能劣化之情事， 同時也無配線溝幅或接觸孔孔徑擴大之情事。 其次，如圖1 8(a)所示，例如以濺鍍法在基板上全面地形成 以防止配線金屬擴散為目的之TaN等之金屬膜56、及鍍敷用 Cu薄膜58，而後，例如以鍍敷法在配線溝54内堆積銅（Cu) 等之導電性配線層6 〇，將配線溝5 4掩埋。 其次，如圖18(b)所示，將配線溝54外堆積之配線層6〇及 金屬膜56/Cu薄膜58及硬罩53，以CMP法等除去，形成^^埋 入配線62。 經由以上之步驟’可同時形成與（^埋入配線32連接之雙道 金屬鑲嵌構造之上層配線構造，亦即將埋入貫通蝕刻阻止層 34、低介電係數絕緣膜36及蝕刻阻止層38連通於埋入配線 之接觸孔46的Cu插塞，以及埋入配線溝54iCu埋入配線。 本貫施形態例所形成之雙道金屬鑲嵌構造之以埋入配線 62，由於施以利用實施形態例i之光阻用剝離劑、组合物的藥 液洗淨處理，因此與圖11(b)所示之習用雙道金屬鑲嵌法所形 成之Cu埋入配線不同，低介電係數絕緣膜不會後退，且光阻 86078.doc -46- 1235893 殘渣及聚合物殘渣大致完全被除去。 藉此，TaN膜56及鍍敷用銅薄膜58可覆蓋良好地成膜，不 d發生銅擴散至絕緣膜之問題或發生空洞部之問題。 又，光阻用剝離劑組合物之實施形態例丨所提及之表i中所 示的光阻用剝離劑組合物之評估，亦適用於實施形態例5及6 之半導f豆裝置的製造方法。換言之，藉由使用實施形態例i 之光阻用剝離劑組合物’可在抑制低介電係數絕緣膜之變質 後退量之下，除去光阻殘渣及聚合物殘渣。 、藉由使用實施形態例6之方法在Cu埋人配線62上進而只形 成必要層數〈上層金屬配線，可形成希望層數之多層配線構 造。再者，組合利用單道金屬鑲嵌製程之實施形態m、5 之配線構造的重疊，利用雔音 、 且扪用雙迢金屬鑲嵌製程之實施形態例2、 配線構造的重疊等各種實施形態例，可形成多層配線構 造。 例6中’係在形成配線溝54及接觸孔46之圖 1 6(b)階段，進行利用藥 ,士 袅硬，先肀處理之聚合物殘渣除去，但 也可在將開口部5 5開口 圖6(a)l%段，接觸孔46及配線溝54 一階段，進行利用藥液洗淨處理之聚合物 置的製造方法2發明光阻㈣離劑組合物之半導體裝 本實施形態例係筮ς & 態的其他例子、除7半導體裝置之製造方法之實施形 ，、代替實施形態1光蝕刻阻止層用剝離劑 86078.doc -47- 1235893 組合物使用實施形態4之光蝕刻阻止層用剝離劑組合物以外、 依同於實施形態丨之半導體裝置的製造方法實施。因此、援 用實施形態1之圖1及圖2說明本實施形態例之方法。 本貫施形態例中，預先在形成有電晶體等之半導體元件（ 圖未不）的半導體基板上，以雙道金屬鑲嵌製程形成Cu埋入 配線。 首先，如圖1(a)所示，係在成膜於半導體基板12之絕緣膜 14上，以減壓CVD法等堆積氮化矽（siN)，將蝕刻阻止層 成膜，再於蝕刻阻止層16上以CVD法等依序堆積低介電係數 (l〇w-k)絕緣膜18及罩蓋絕緣膜2〇。 其次’形成具有所期望配線溝圖案之光阻罩22。 其後，如圖1(b)所示，自光阻罩22上將罩蓋絕緣膜2〇及低 介電係數絕緣膜18蝕刻，在蝕刻阻止層16之表面令蝕刻停止 ，形成配線溝24。之後，施以灰化處理，將光阻罩22剥離。 以灰化處理將光阻罩22剝離時，如圖1(b)所示，光阻殘渣 係殘留於罩蓋絕緣膜20上，又，聚合物殘渣係在配線溝24 生成。 為此，本實施形態例，係對形成有配線溝圖案24之絕緣膜 積層構造，施以使用實施形態例4之光阻用剥離劑組合物的 藥液洗淨處理300秒，將光阻殘渣及聚合物殘渣除去，其次 ，依通常之方法作純水沖洗，然後再作乾燥處理。 在樂液洗淨處理所使用之光阻用剝離劑組合物，係實施形 態例4之光阻用剝離劑組合物，包含丨_羥基亞乙基-^-二膦 酸3.0重量％、氟化銨〇.12重量％、η2〇 48·38重量％、二 86078.doc -48- 1235893 仏J醚48·5重量％。 本實施形態例中，藉由蚀 组合物作藥液洗淨處理，如圖;：態：之 絕緣膜20上，又，聚人物)所不，光阻殘逢係自罩蓋 口物彳3^旦也自配線溝24大致完全除去。 此外，不會如使用習用光阻用剥離劑組合物時般之有低介 電係數膜性能劣化或配線溝幅擴大之情事。 其次，如圖2⑷所示，例如以賤鍵法在基板上全面形成以 防配線金屬擴散為目的之⑽等之金屬膜％及鍍敷用之 CU薄膜28 ’而後’例如以鍍敷法在配線溝24内堆積銅（Cu) 等之導電性配線層3〇，將配線溝24掩埋。 ’:後如圖2(b)所示，將配線溝24外堆積之配線層30及金 屬膜26及Cu薄膜28&CMP法等除去，形成Cu配線32。 經由以上之步驟，可形成埋入於在半導體基板12上之絕緣 膜14及蝕刻阻止層16上成膜之低介電係數絕緣膜18及罩蓋 絕緣膜20中的單層Cu埋入配線32。 本實施形態例所形成之Cu埋入配線32，由於經施以利用實 施形態例4光阻用剥離劑組合物之藥液洗淨處理，因此與圖 U(a)所示之習用單道金屬鑲嵌法所形成之Cu埋入配線不同 ，低介電係數絕緣膜不會後退，光阻殘潰及聚合物殘查大致 可完全除去。 藉此，TaN膜26及鍍敷用銅薄膜28可覆蓋良好地成膜，不 會發生銅擴散至絕緣膜般之問題或空洞部之問題。 本實施形態例中，係以配線溝之形成為例說明第5發明方 法，但在層間絕緣膜形成接觸孔時也可應用本實施形態例方 86078.doc -49- 1235893 法，可獲得相同之效果。 實施形態例7之轡形例1 本變形例係實施形態例7之變形例，且為第*發明方法之實 施形態的一例。 本變形例中’係自光阻罩22上將罩蓋絕緣膜2〇及低介電係 數絕緣膜1 8姓刻，令蚀刻停止於姓刻阻止層16之表面而开/ 成配線溝24後，於除去光阻罩22時，代替灰化處理，以使用 貫施形悲例5之光阻用剥離劑組合物的1 5分鐘之藥液、先淨處 理，剝離光阻罩22。而後，以一般之方法進行純水^洗I乾 燥處理。 ^ 本變形例之藥液洗淨處理所使用的光阻用剝離劑組合物 ，係包含1-羥基亞乙基-1，1_二膦酸12 0重量。/◦、二氟化一 铵0.17重量％、η2〇助重量％、二甘醇—正τ_—重= 及Ν，Ν-二甲基乙醯胺_重量％之實施形態例 。 劑組合物。 利離 於本變形例中，藉由實施利用實施形態例2光 組合物之藥液洗淨處理，如圖⑹所示，並I光阻^離創 聚合物殘渣，而且盥灰欠/旦也無 且/、炙化處理相較並無低介電 化之情事，同時，可形忐避主> κ站* 叛腰改成劣 1形成幾乎供配線溝幅擴大之 溝。因此，不會發4 1同，w 1同’的配線 生士圖19⑷所示般之低介電 係數變化之情事。 5文腺 < 介電 μ本只她形怨例係第5發明半導體裝置之製造余 態的其他例子，除了代 ，又實施形 曰貝她形悲1光阻用剝離劑組合物 86078.doc -50- 1235893 用實施形態4之光阻用剝離劑組合物以外，依同於實施形態2 之半導體裝置的製造方法實施。因此，援用實施形態2之圖3 、圖4、圖5及圖6說明本實施形態之方法。 於本實施形態例中，係形成與實施形態例7所製作之Cu埋 入配線32連接之雙遒金屬鑲嵌構造的上層配線。 首先，如圖3(a)所示，在以埋入配線32上，例如以CVD法 等，依序形成蝕刻阻止層34、低介電係數絕緣膜36、蝕刻阻 止層3 8低黾係數絕緣膜3 〇、罩蓋絕緣膜4q及反射防止膜 44。 而後，在反射防止膜44上形成具有特定接觸孔圖案之光阻 罩45 〇 繼，’如圖3(b)所*，自光阻罩45上，触刻反射防止膜44 罩盍纟e緣膜42、低介電係數絕緣膜4〇、蝕刻阻止層％及低 介電係數絕緣膜36,將接觸孔開口，而後在蚀刻阻止層Μ 之表面令银刻停止。 其次’以灰化處理將光阻罩剥離，如此，如圖3(b)所示， 在罩蓋絕、賴42上生成綠衫，在㈣孔 合物殘渣。 一 风水 = 中’係對形成有配線溝圖案Μ之絕緣 ㈣層構造，施以使用實施形態例4光阻用剝離劑組合物之 =淨處理30。秒，除去光阻殘逢及聚合刪，而後， 依=之方法作純水料，之師乾燥處理。 k液洗淨處理中所使用乏伞 找用〈先阻用剝離劑組合物，係包含之 亞乙基^二膦酸^重量％、氟化射Μ重量 86078.doc -51 . 1235893 48.38重f %、二甘醇一正丁醚48·5重量❹、之實施形態例4的光 阻用剝離劑組合物。 根據本貫施形態例，藉由使用實施形態例4之光阻用剝離 劑組合物作藥液洗淨處理，如圖3(c)所示，光阻殘渣將會自 罩蓋絕緣膜42上，又，聚合物殘渣也會自接觸孔牝分別大致 %全地除去。 而且，不會如習用技術般之有低介電係數膜之性能劣化之 情事，且接觸孔孔徑也不會擴大。 之如圖4(a)所示，為使配線溝加工時蝕刻阻止層不被 蝕刻，係以光阻層48掩埋接觸孔46，且為形成配線溝，在光 阻層48上形成具有配線溝圖案之光阻罩5〇。 之後，自光阻罩50上蝕刻光阻層48，而如圖4(c)般之在罩 蓋絕緣膜42上形成具有配線溝圖案之光阻罩52。 i之如圖‘⑷所不，自光阻罩52上餘刻罩蓋絕緣膜^及 低介電係數絕緣膜4G，並以㈣阻止層38令㈣停止，將配 線溝54開口，再將埋人接觸孔46之光阻層⑽刻除去、開口 ，而自蝕刻阻止層34表面停止蝕刻。 2後’以灰化處理將光阻罩5〇及52剥離，如此，在罩蓋絕 緣艇42表面會產生光阻殘澄，在接觸孔46及配線溝54之底壁 及側壁產生聚合物殘丨查。 為此，本實施形態例中，係對形成有配線溝54及接觸孔46 (絕緣膜積層構造使用實施形態例4之光阻關離劑組合物 施以藥液洗淨處理秒，除去光阻料及聚合物殘清，而 後，依—般之方法，進行純切洗及而後之乾燥處理。 86078.doc -52- 1235893 =硬洗淨處理切使用之綠㈣_組合物，係包含卜 48 % ' *% ^ H20 量m正頂48_5重量％之實施㈣例1光阻 用剥離劑組合物。 態例中，藉由使用實施形態例4光阻用剝離劑組 «物作藥液洗淨處理，如圖5⑷所示，光阻殘㈣自罩μ 緣膜d ’聚合物殘渣也從制孔46及配線溝处底壁及 側壁勿別大致完全地除去。 主而且’不會如習用技術般之有低介電係數膜之性能劣化之 情事，且接觸孔孔徑也不會擴大。 ，如圖5(b)所示，以餘刻阻止層38作為罩幕將姓刻阻 止層34㈣】，使接觸孔46連通於下層之⑽人配線… 因此’如圖5(b)所示，聚合物殘渣會產生於接觸孔46之底 壁及側壁。 為此，本實施形態财，係使用實施形態例4之光阻用剝 離训組合物施以60秒藥液洗淨處理，除去聚合物殘渣，而後 依一般之方法作純水沖洗及之後之乾燥處理。 藥液洗淨處理中所使用之光阻用剝離劑組合物，係包含^ 焱基亞乙基-1，1-二膦酸30重量％、氟化銨〇12重量％、仏〇 48.38重！％、二甘醇_正丁醚485重量％之實施形態例1的光 阻用剝離劑組合物。 根據本貫施形態例，藉由使用實施形態例4之光阻用剥離 劑組合物作藥液洗淨處理，如圖5(c)所示，聚合物殘渣自接 觸孔46之底壁及側壁大致完全除去。 86078.doc -53 - 1235893 而且’不會如習用技術般之有低介電係數膜之性能劣化之 情事，且配線溝幅也不會擴大。 繼<，如圖6(a)所示，例如以濺鍍法在基板上全面地形成 以防止配線金屬擴散為目的之TaN等之金屬膜％及鍍敷用之 Cii薄膜58，而後，例如以鍍敷法在配線溝54内堆積銅（Cu) 等之導電性配線層6〇，將配線溝54掩埋。 其次，如圖6(b)所示，將配線溝54外堆積之配線層6〇及金 屬膜56/Cu薄膜58以CMP法等除去，形成〇11埋入配線62。 經由以上之步驟，可同時形成與Cu埋入配線32連接之雙道 金屬鑲欲構造之上層配線構造，亦即掩埋貫通蝕刻阻止層34 、低介電係數絕緣膜36及蝕刻阻止層38而連通於(：11埋入配線 32之接觸孔46的Cu插塞，以及掩埋配線溝54之以埋入配線 62 〇 本實施形態例所形成之雙道金屬鑲嵌構造之。埋入配線 62，係經施以與利用實施形態例4光阻用剥離劑組合物之藥 液洗淨處理，故與圖11(b)、圖i9(a)、（b)所示之習用雙道金 屬鑲肷法所形成之Cu埋入配線不同，不會有低介電係數膜後 退之情事，且光阻殘渣及聚合物殘渣大致完全地被除去。 藉此，TaN膜56及鍍敷用銅薄膜58可覆蓋良好地形成，不 會有銅擴散至絕緣膜之問題或發生空洞部之問題。 又，應用本實施形態例之方法，藉由在(：：11埋入配線62上形 成必要層數之Cu埋入配線，可形成必要層數之多層配線構造。 實施形態例8之變形例1 本變形例係實施形態例8之變形例，且為第4發明方法之實 86078.doc -54- 1235893 施形態的一例。 本夂开/例中，如圖3⑻所示，係從光阻罩Μ上融刻反射防 止膜44、|蓋絕緣膜42、低介電係數絕緣膜4〇、姓刻阻止層 3 8及低」笔係數絕緣膜36，在颠刻阻止層w之表面停止姓刻 y成配、泉,冓46之後，於除去光阻罩45時，代替灰化處理， 以使用貝她形怨例光阻用剝離劑組合物的丨$分鐘藥液洗 乎處理’將光阻罩45及反射防止膜44剝離。其次，以一般之 方法作純水沖洗及乾燥處理。 某夜先淨處理所使用之光阻用剥離劑組合物，係包含卜幾 基亞乙基]山二膦酸12.〇重量％、二氟化—氫銨〇17重量％、 H20 27.83重量％、二甘醇—正丁_3()()重量％及顧_二甲基 乙醯胺30.0重量％之實施形態例5光阻用剝離劑組合物。 本變形例中，藉&進行使用實施形態例2光阻用剝離劑組 合物之藥液洗淨處理，如圖3⑷所示，沒有光阻殘潰也無聚 T物殘逢，而且可形成與灰化處理相較並無低介電係數膜性 月匕劣化之托事，而且接觸孔之孔徑幾無擴大之開口形狀。 實施形態例8之蠻开3例9 本變形例係實施形態例2之變形例，且為第4發明方法之實 施形態的其他例。 本k形例中，如圖4(c)所示，係從光阻罩52上蝕刻罩蓋絕 緣膜42及低介電係數絕緣膜4〇，在蝕刻阻止層％之表面停止 蝕刻，形成配線溝54並將接觸孔46開口之後，於除去光阻罩 52時，代替灰化處理，以使用實施形態例2之光阻用剥離劑 組合物的15分鐘藥液洗淨處理，將光阻罩52及光阻罩剥離 86078.doc -55- 1235893 。其次’以-般《方法作純水沖洗及乾燥處理。 藥液洗淨處理所使用之光阻用剥離劑組合物，係包含β 基亞乙基-ι，ι-二膦酸12.0重量％、二氟化一氫銨〇ΐ7重量％、 1120 27.83重1%、二甘醇—正丁酸3().()重量％及顧_二甲基 乙醯胺30.0重量％之實施形態例5光阻用剥離劑組合物。 本變形例中’藉由進行使用實施形態例5光阻用剝離劑組 合物 < 樂液洗淨處理，如圖4(c)所示，接觸孔牝之底壁及側 壁沒有聚合物殘渣，而且可形成與灰化處理相較，低介電係 數膜《性能不致劣化’而且接觸孔孔徑及配線溝幅之擴大幾 乎未發生之接觸孔46及配線溝54。 主装置之製^方法之實施飛能例〇 本實施形態例係第5發明半導體裝置之製造方法之實施形 態的其他例子’除了代替實施形態3光阻用剝離劑組合物使 用實施形態6之光阻用剝離劑組合物以外，依同於實施形態3 <半導ft裝置的製造方法實施。因此’援用圖7說明本實施 形態之方法。 本實施形態例係在底層基板上形成單層配線構造之例，首 先，如圖7(a)所示，預先在形成有電晶體等元件（圖未示）之 底層基板72上，例如以下述之成膜條件，以磁控管藏鍵法形 成由膜厚20 nm之Ti膜、膜厚2〇 nm之丁丨膜7仆、膜厚5〇〇
艾 Α1_〇·5% Cii 膜 74c、膜厚 5 nm 之 Ti 膜 74d 及膜厚 10〇 nmiTiN 膜74e之第1配線74。
Ti膜之成膜條件 壓力·· 0.52 Pam 86078.doc -56- 1235893
RF輸出：2 kW 氣體流量：Ar/35 seem 成長溫度：300°C TiN膜之成膜條件 壓力：0.78 Pa RF輸出：6 kW 氣體流量：1^2/^1^=42/21 seem 成長溫度：300°C Al-0.5% Cu膜之成膜條件 壓力：0.52 Pa RF輸出：15 kW 氣體流量：Ar/65 seem 成長溫度：300°C 其次，為將第1配線74以乾式蝕刻法加工，如圖7(b)所示 ，以光微影技術，在TiN膜74e上形成具有配線圖案之光阻罩 76 〇 之後，以乾式蝕刻法，如圖7(c)所示，將第1配線74以下述 之蚀刻條件蚀刻加工。 乾式姓刻條件
氣體流量：BCl3/Cl2=100/150 sccm 壓力：1 Pa 微波：400 mA RF輸出：110W 過度蝕刻：恰為40%之過度蝕刻 86078.doc -57- 1235893 藉由蝕刻加工，如圖7(c)所示，經蝕刻加工之第i配線74 上’會有光阻罩76之殘餘部份產生，及第1配線74之側壁上 會有副生聚合物產生，因此以灰化處理除去。 之後，於本實施形態例中，將第i配線74上稍殘存之光阻 歹义/旦及第1配線74上附著之聚合物殘渣，以使用實施形態例6 <光阻用剥離劑組合物的300秒藥液洗淨處理除去。 光阻灰化處理之條件
裝置：平行平板型RIE裝置 氣體流量·· 〇2/3250 seem 溫度·· 250°C 壓力：150 Pa 輸出：900W 時間：60秒 藥液洗淨處理所使用之光阻用剝離劑組合物，係包含i_声 基亞乙基-U-二膦酸9.0重量％、H2〇 42 5重量％及二:醇: 正丁链48.5重量％1之實施形態例6光阻用剝離劑組合物。 藉由使用實施形態例3光阻用剝離劑組合物作藥液洗 理，如圖7(d)所示，第1配線74上之光阻、 ’旦、及弟1配線7 4 側壁上之聚合物殘渣，大致完全地經剥離除去。 藉此，可在基板72上形成單層配線構造 〃 罘1配線74。又 ，應用第5發明方法之配線構造，不限於每▲ +只她形怨例之例 〇 主_導體装.置造方法之實施 艾製造方法之實施形 本實施形態例係第5發明半導體裝置 86078.doc -58- 1235893 態的其他例子，除了代替實施形態3光阻用剝離劑組合物使 用實施形態6之光阻用剝離劑組合物以外，依同於實施形態4 之半導體裝置的製造方法實施。因此，援用圖8及圖9說明本 實施形態之方法。 在形成有單層構造之第1配線74的基板72上，如圖8(a)所示 ，將膜厚1400 nm之Si02膜作為層間絕緣膜78以下列成膜條 件成膜。 層間絕緣膜之成膜條件
成膜方法：HDP-Si02CVD法 溫度：380°C 輸出：3250W 氣體流量：SiH4/02/Ar=60/110/200 sccm 壓力：3 mTorr 之後，以CMP法將層間絕緣膜78作500 nm厚研磨將表面平 坦化，如圖8(b)所示，以光微影技術在層間絕緣膜78上形成 具有與第1配線74連接之接觸孔的孔圖案之光阻罩80。 其次，自光阻罩80上，以乾式蝕刻法將層間絕緣膜78以下 述蝕刻條件蝕刻之，而如圖8(c)所示將接觸孔82開口。 乾式钱刻條件
氣體流量：C2F8/Ar/C0/O2=20/400/50/13 seem 壓力：35 mTorr RF輸出：2200W 過度蝕刻：恰為+15%之過度蝕刻 繼之，將光阻罩78之殘存部份以灰化處理除去，再將附著 86078.doc -59- 1235893 於接觸孔82侧壁之聚合物，以使用實施形態例6光阻用剝離 劑組合物之300秒藥液洗淨處理洗淨、除去，再作純水沖洗 處理及乾燥處理。 灰化條件 裝置：平行平板型RIE裝置 氣體流量：〇2/3250 sccm 溫度·· 250°C 壓力：150 Pa 輸出：900W 時間：60秒 藥液洗淨處理所使用之光阻用剝離劑組合物，係胺基磺酸 2.5重量％、Η20 36·5重量％、氟化銨1.0重量％、N，N-二甲基 乙醯胺30重量％及二甘醇一甲醚30重量％之實施形態例3光 阻用剝離劑組合物。 藉由藥液洗淨處理，光阻殘查及聚合物大致完全地被剝離 除去。 其次，例如以指向性藏鍍法，形成膜厚30 nm之TiN膜，再 形成膜厚300 nm之W(鎢）膜，將接觸孔82掩埋，之後以CMP 處理將W膜研磨，如圖9(a)所示，形成掩埋接觸孔82之W插 塞84。 W膜之成膜條件（逆濺鍍熱氧化膜20 nm相當） 溫度：400°C 壓力：10.7 kPa 氣體流量：WF6/H2/Ar=40/400/2250 sccm 86078.doc -60- 1235893 ，後，依同於實施形態例3之方式，在層間絕緣膜Μ上形 ” W插塞84連接 <第2配線86，藉此，如圖9(b)所示，可形 具有第1配線74及第2配㈣之2層構造之配線構造；該第2 配線_介以W插塞84與第〗配線74電連接。 本實施形態财’層間絕賴74並不限於HDp_si〇2膜。例 如’主可將相絕緣膜78形成為低介電係數絕緣膜與氧财膜 4層構造。作為低介電係數絕緣膜之例子，可為以添加有 氟< 風切膜、添加有碳之氧切膜、氫倍待氧燒、甲基 =㈣燒、聚埽丙鍵、鐵弗龍（商標⑽之材料形成的膜。 施形熊你丨" 本貫施形態例係第6發明半導體裝置之製造方法之實施形 態的其他例子’除了代替實施形態1光阻用剝離劑組合物使 用貫施形態4之光阻用剝離劑組合物以外，依同於實施形態5 《半導體裝置的製造方法實施。因此，援關12 本實施形態例之方法。 本實施形態例中，係預先在形成有電晶體等半導體元件（ 未圖引之半導體基板上，以單道金屬镶喪製程形成^埋入 配線。 首先’如圖12⑷所示，在形成料導體基板以絕緣膜μ 上’以減壓CVD法等堆積氮切（)形成㈣阻止層^， 在飯刻阻止層16上以CVD法等依序堆積低介電係數二㈣ 絕緣膜1 8及罩蓋絕緣膜20。 其次，在本實施形態例中，同樣以⑽法，堆積供形成硬 罩之氮化矽膜（SiN膜）21。 86078.doc -61 - 1235893 繼之，形成具有所期望配線溝圖案之光阻罩22。 而後，如圖12(b)所示，自光阻罩22上將⑽膜以姓刻，將 轉印有光阻罩22之配線溝圖案的硬罩23圖案化。之後，將光 阻罩22以灰化處理除去，在罩蓋絕賴2()上形成具有配線溝 圖案之硬罩23。 繼《’如® l2(e)所π ’自硬罩23上將罩蓋絕緣膜2()及低介 電係數絕緣膜18蝕刻，在蝕刻阻止層16之表面令蝕刻停止， 形成配線溝24。 在施以此雀虫刻加工時，如阁Ί^、私- 、、 T如圖12(C)所TF，在配線溝24之底壁 及側壁上會生成聚合物殘渣。 為此本貝施形怨例中，係對形成有配線溝圖案24之絕緣 膜積層構造’施以使用實施形態例4光阻用剝離劑組合物之 樂液洗淨處理300秒，除去聚合物殘逢，其次以一般方法進 行純水沖洗及而後之乾燥處理。 藥液洗淨處理所使用之光阻用剝離劑組合物，係包含丨_羥 乙基1，1 一膦敌3.0重量。/〇、氟化铵〇12重量。、出〇 重里/〇 一甘醇一正丁醚48 5重量％之實施形態例4光阻 用剥離劑組合物。 本實施形態例中，藉由使用實施形態例4光阻用剝離劑組 合物作藥液洗淨處理，如圖13⑷所示，聚合物殘澄可自配線 溝24大致完全除去。 •此外，也不會有如使用習用光阻用剝離劑組合物般之低介 私係數艇性能劣化或配線溝幅擴大之情事。 其次，如圖U⑻所示，例如以錢鑛法在基板上全面地形 86078.doc -62- 1235893 成以防止配線金屬擴散為目的之TaN等之金屬膜26，及鍍敷 用Cu薄膜28，而後，例如以鍍敷法在配線溝24内堆積銅（cu) 等之導電性配線層30，將配線溝24掩埋。 其次’如圖13 (c)所示’將配線溝2 4外堆積之配線層3 〇及金 屬腺26、Cu薄胺：28及構成硬罩23之S iN膜21，以CMP法等除 去，形成Cu埋入配線32。 由以上之步騾，可形成半導體基板12上之絕緣膜14及蝕刻 阻止層16上形成之低介電係數絕緣膜丨8及埋入罩蓋絕緣膜 20之單層Cu埋入配線32。 本實施形態例所形成之Cu埋入配線32，由於被施以利用實 施形態例1之光阻用剥離劑組合物的藥液洗淨處理，因此與 圖11(a)所示之習用單道金屬鑲嵌法所形成之。埋入配線不 同，低介電係數絕緣膜不會後退，且聚合物殘逢大致完全被 除去。 藉此，TaN膜26及鍍敷用銅薄膜28可覆蓋良好地成膜，不 會發生銅擴散至絕緣膜之問題或發生空洞部之問題。 馨 本實施形態例中’係以配線溝之形成為例說明本發明方法， 但在層間絕緣膜形成接觸孔時，也可適用本實施形態例方法，. 可獲得相同之效果。 ， jl導體裝置之皇實施形熊例12 本實施形態例係第6發明半導體裝置之製造方法之實施形 態㈣他例子，除了代替實施形態1光阻用剝離劑組合物使 用貫施形態4之光阻用剥離劑組合物以外，依同於實施形態6 導體裝置的製造方法實施。因此，援用圖U至圖18說明 86078.doc -63- 1235893 本實施形態例之方法。 本實施形怨例中’與實施形態6相同，係形成與實施形態 列11所製造之埋人g己線32連接的雙道金屬 : 層配線。 傅绝乏上 首先’如圖14(a)所示，在Cu埋入配線32上，例如以CVD 法等依序積層_阻止層34、低介電係數絕緣膜％、钱刻阻 止層38，低介電係數絕緣膜4〇及罩蓋絕緣膜42。 次之，本實施形態财，係在罩蓋絕緣膜42上，依序成膜 形成第1硬罩之第1罩幕以〇2膜43、形成第2硬罩之第2罩幕 Si〇2膜45及反射防止膜44。 之後，在反射防止膜44上形成具有特定配線溝圖案之光阻 罩47 〇 而後，如圖14(b)所示，自光阻罩47上蝕刻反射防止膜44 及第2罩幕Si〇2膜45，將轉印有光阻罩47之配線圖案之第2罩 幕49圖案化。其次，以灰化理除去光阻罩47，將第2硬罩49 形成於Si〇2膜43上。 而後，如圖15(a)所示，在第i罩幕以⑴膜43及第2罩幕49 上，形成具有接觸孔圖案之光阻罩51。 然後，自光阻罩51上將第1罩幕8丨〇2膜43蝕刻，而如圖15(b) 所示’將轉印有光阻罩51之接觸孔圖案的第1罩幕兄圖案化。 次之，將光阻罩5 1以灰化處理除去，在罩蓋絕緣膜42上形成 具有接觸孔圖案之第1硬罩53。 其次’自轉印有光阻罩51之接觸孔圖案的第1罩幕53蝕刻 罩蓋絕緣膜42及低介電係數絕緣膜4〇，且以蝕刻阻止層38 86078.doc -64- 1235893 中止蝕刻，而如圖16(a)所示，形成具有接觸孔圖案的開口部 5 5。由此一蝕刻，如圖16(a)所示，聚合物殘渣係生成於開口 部5 5之底壁及側壁。 之後，自轉印有配線溝圖案之第2罩幕49上，將第i硬罩53、 罩蓋絶緣腺4 2及低介電係數絕緣膜4 0姓刻，且以银刻阻止展 3 8使蚀刻停止，而如圖16(b)所示，形成配線溝54。 與此同時，將開口部55之底部的蝕刻阻止層38及低介電係 數絕緣膜36蝕刻，令接觸孔46開口，且以蝕刻阻止層34之表 面令餘刻停止。 而後’將姓刻阻止層3 4蚀刻，而如圖17(a)所示，使接觸孔 46連通於下層之Cu埋入配線32。在此一階段，聚合物殘渣係 於配線溝54之側壁及底壁、及接觸孔之側壁及底壁生成，並 附著之。 為此，本實施形態例中，在形成配線溝54及接觸孔46之階 段’係施以使用實施形態例4之光阻用剝離劑組合物的藥液 洗淨處理60秒，除去聚合物殘渣，之後再以一般之方法作純 水沖洗及而後之乾燥處理。 樂液洗淨處處理所使用之光阻用剝離劑組合物，係包含工_ 經基亞乙基-1，1-二膦酸3〇重量％、氟化銨012重量％、H2〇 48.3 8重量。/〇、二甘醇一正丁醚48 5重量％之實施形態例4的光 阻用剥離劑組合物。 本貫施形態例中，藉由使用實施形態例4之光阻用剥離劑 組合物作藥液洗淨處理，如圖17(b)所示，聚合物殘渣可自 配線溝54之侧壁及底壁，以及接觸孔46之侧壁及底壁大致完 86078.doc -65 - 1235893 全被除去。 一而且用般之低介電係數絕緣膜性能劣化之情事 同時也無配線溝幅或接觸孔孔徑擴大之情冑。 、其次，如圖18⑷所示，例如以賤鍍法在基板上全面地形成 以防止―配線金屬擴散為目的之TaN等之金屬膜56、及鐘敷用 Μ薄莫8而後，例如以鍍敷法在配線溝54内堆積銅（Cu) 等 < 導電性配線層60，將配線溝54掩埋。 二 4圖l8(b)所示，將配線溝54外堆積之配線層60及 金屬膜56/Cu薄膜58及硬罩53，以CMp法等除去，形成㈤里 入配線62。 八經由以上之步騾，可同時形成與Cu埋入配線32連接之雙道 金屬鑲嵌構造之上層|&線構造，亦即將埋人貫通㈣阻止層 34、低介電係數絕緣膜36及蝕刻阻止層38連通於。^埋入配線 〈接觸孔46的Cu插塞，以及埋人配線溝“之。埋入配線。 本實施形態例所形成之雙道金屬鑲嵌構造之以埋入配線 62，由於施以利用實施形態例4之光阻用剥離劑組合物的藥 液洗淨處理，因此與圖U(b)、圖19(a)、（…所示之習用雙道 金屬鑲嵌法所形成之Cu埋入配線不同，低介電係數絕緣膜不 會劣化、後退，且光阻殘渣及聚合物殘渣大致完全被除去。 藉此，TaN膜56及鍍敷用銅薄膜58可覆蓋良好成膜，不會 發生銅擴散至絕緣膜之問題或發生空洞部之問題。 又，光阻用剝離劑組合物之實施形態例4所提及之表2中所 不的光阻用剝離劑組合物之評估，亦適用於實施形態例丨丨及 12之半導體裝置的製造方法。換言之，藉由使用實施形態例 86078.doc -66 - 1235893 4之光阻用剝離劑組合物，可在抑制低介電係數絕緣膜之變 質、後退量之下，除去光阻殘渣及聚合物殘渣。 藉由使用實施形態例12之方法在以埋入配線62上進而只 形成必要層數之上層金屬配線，可形成希望層數之多層配線 構造。 又’實施形態例12中，係在形成配線溝54及接觸孔46之圖 16(b)階段’進行利用藥液洗淨處理之聚合物殘渣除去，但 也可在將開口邵55開口之圖16(a)階段，接觸孔46及配線溝54 大致形成义圖16(b)階段，進行利用藥液洗淨處理之聚合物 殘渣除去。 發明之效果 由以上說明可知，根據第1發明，藉由至少使用胺基磺酸 及水作為構成光阻用剝離劑組合物之成分，可實現在使用光 阻用制離&彳組合物及水除去光阻罩時，在抑制低介電係數絕 、彖膜之氧化、⑦触及維持低介電係數絕緣膜之良好性能下， 將光阻罩之殘渣及副生聚合物大致完全除去之旨。 、—根據弟2發明，藉由至少使用膦酸與水溶性有機溶媒之水 心夜作為構成光阻用剝離劑組合物之成分，可實現在除去光 阻罩時，具有對於銅配線或絕緣膜之防難，特別可抑制低 數絕緣膜之氧化、浸姓’並在維持低介電係數絕緣膜 、=下’將光阻罩之殘渣及副生聚合物大致完全除去 《曰〇 至第3發明，藉由對使用於底層處理之光 使用…之光阻用剥離劑組合物之藥液洗淨處理，可抑 86078.doc -67- 1235893 良t::緣膜之氡化，，並在維持低介電係數絕 除=綺㈣T，將輕罩之衫及料聚合物大致完全 根據弟4至第6發明，藉由對使用於底層處理 使用第1發明之氺阳田幻亂. 尤丨且卓犯以 丨阻_離劑組合物之藥液洗淨處理，可抑 制低，丨笔係數絕緣膜之氧化 緣膜之良好性能下 結▲持低介電係數絕 除去。 ^阻罩·^渣及副生聚合物大致完全 藉由應用第1至第6發明古、、土 γ — 傘$ 法，可在不降低半導體裝置之良 率或#賴性《下，製造具有所期望特性之半導體裝置。 確:地至第6發明方法，可將光阻殘逢或聚合_查 :二=，因此在製造之半導體裝置時，可確實地避 兒牛寸胆裝置特性之劣化。 【圖式簡單說明】 :(i (°)係依貫施形態例1或7之方法實施單道金屬 鑲肷製程時之各步驟的斷面圖。 奋、j2(a^ (b)係接續於圖1(C)，依實施形態例1或7之方法 只她早通至屬鑲♦製程時之各步驟的斷面圖。 鑲#=Γ(:)係依實施形態例2或8之方法實施雙細 鑲肷時义各步驟的斷面圖。 奋 '二、（丄（C)係接1買於圖3(C) ’依實施形態例2或8之方法 貫施雙道金屬鑲嵌製程時之各步驟的斷面圖。 每^®(C)係接續於圖4(C) ’依實施形態例2或8之方法 貝她又U屬鑲嵌製程時之各步驟的斷面圖。 86078.doc -68- 1235893 圖6(a)、（b)係接續於圖5(c)，依實施形態例二或8之方法 實施雙道金屬鑲嵌製程時之各步驟的斷面圖。 固（）（d)刀别係依貫施形態例3或9之方法形成單層 配線構造時之各步驟的斷面圖。 圖8(a)〜（c)分別係依實施形態例4或1〇之方法形成二層 構造之配線構造時之接續於圖7⑷之各步驟的斷面圖。 圖9(a)、（b)分別係依實施形態例4或1〇之方法形成二層 構造之配線構造時之接續於圖8⑷之各步驟的斷面圖。曰 圖10(a) (b)$別是單道金屬鑲後構造之單層埋入配線 構造及雙金屬鑲嵌構造之多層埋人配線構造之構成的斷 面圖。 圖11(a)、（b)分別是單道金屬鑲嵌構造之單層埋入配線 構造及雙遒金屬鑲嵌構造之多層埋入配線構造形成時，使 用習知光阻用剝離劑時之問題的說明用斷面圖。 圖12(a)〜（c)係依實施形態例5或丨丨之方法實施單道金 屬鑲嵌製程時之各步驟的斷面圖。 圖13(a)〜（c)係接續於圖12(c)，依實施形態例 方法實施單這金屬鑲嵌製程時之各步驟的斷面圖。 圖l4(a)、（b)係依實施形態例6或I2之方法實施雙道金 屬鑲肷製程時之各步驟的斷面圖。 圖15(a)、（b)係接續於圖i4(b)，依實施形態例6或12之 方法實施雙道金屬鑲嵌製程時之各步驟的斷面圖。 圖、（b)係接續於圖丨5…），依實施形態例6或12之 方法實施雙道金屬鑲嵌製程時之各步驟的斷面圖。 86078.doc -69- 1235893 圖i7(a)、（b)係接續於圖16(b) 方法貝施雙道金屬鑲嵌製程時之各步驟的斷面圖。 ，18⑷、⑻係接續於圖i7(b)，依實施形態例6或^之 :雙道:屬鑲嵌製程時之各步驟的。 圖19⑷、⑻分収雙遒金屬鑲 構造形成時，使用習知光 绝〈夕層埋入配線 面圖。 〜問題的說明用斷 【圖式代表符號說明】 12 半導體基板 14 絕緣膜 16 蝕刻阻止層 18 低介電係數絕緣膜 20 罩蓋絕緣膜 21 SiN 膜 22 光阻罩 23 硬罩 24 配線溝 26 TaN等之金屬膜 28 Cu鍍敷薄膜 30 Cu配線層 32 Cu埋入配線 3 4 敍刻阻止層 36 低介電係數絕緣膜 3 8 餘刻阻止層 86078.doc -70. 1235893 40 低介電係數絕緣膜 42 罩蓋絕緣膜 43 第1罩幕Si〇2膜 44 反射防止膜 45 第2罩幕Si〇2膜 46 接觸孔 47 光阻罩 48 光阻層 49 第2硬罩 50 光阻罩 51 光阻罩 52 光阻罩 53 第1硬罩 54 配線溝 55 開口部 56 TaN等之金屬膜 58 Cu鍍敷薄膜 60 Cu配線層 62 Cu埋入配線 72 基板 74 第1配線 76 光阻罩 78 層間絕緣膜 80 光阻罩 86078.doc -71 - 1235893 82 接觸孔 84 W插塞 86 第2配線 92 半導體基板 94 絕緣膜 96 蚀刻阻止層 98 低介電係數絕緣膜 100罩蓋絕緣膜 102配線溝 104障壁金屬膜 106鍍敷用Cu薄膜 108 Cu埋入配線 110蝕刻阻止層 112低介電係數絕緣膜 114钱刻阻止層 116低介電係數絕緣膜 118罩蓋絕緣膜 119連接孔 120障壁金屬膜 121配線溝 122鍍敷用Cu薄膜 124 Cu埋入配線 126空洞部 86078.doc

Claims (1)

  1. 7^ j§Sl22375號專利申請案 中文申睛專利範圍替換本(94年2月） #、申請專利範圍： 而後再使 種光阻用剝離劑組合物，其特徵在於： 其係在底層上形成具有光阻圖案之光阻罩 用上述光阻罩處理上述底層後，再除去上述光阻罩時使 用； 上述光阻用剝離劑組合物至少含有胺基績酸 (nh2so3h)及水。 2·如申請專利範圍第1項之光阻用剝離劑組合物，其中該胺 基績酸之含量為〇.丨重量以上2〇重量％以下。 3·如申請專利範圍第1或2項之光阻用剝離劑組合物，其中 除了上述胺基磺酸與水之外，另含有水溶性有機溶媒。 4·如申請專利範圍第3項之光阻用剝離劑組合物，其中該水 溶性有機溶媒之含量為30重量％以上95重量❹/。以下。 5.如申印專利範圍第3項之光阻用剝離劑組合物，其中除了 上述胺基磺酸、水及水溶性有機溶媒之外，又含有由氫 I酸與不含金屬之鹼生成之鹽。 6·如申請專利範圍第5項之光阻用剝離劑組合物，其中該由 虱氟酸與不含金屬之鹼所生成之鹽，其氫氟酸與不含金 屬之鹼的莫耳比為1 :0· 1以上1 : 1 〇以下。 7·如申明專利範圍第5項之光阻用剝離劑組合物，其中該由 氫氟酸與不含金屬之鹼所生成之鹽的含量為〇〇1重量％ 以上10重量％以下。 8· 一種半導體裝置之製造方法，其特徵在於·· 具備： 1235893 f 一將具有光阻圖案之光阻罩形成於底層上，而後再使 用上述光阻罩處理上述底層之步驟；及 一將上述經處理之底層以光阻用剝離劑組合物洗淨處 理而將上述光阻罩之殘渣及副生聚合物之至少一者予 以剝離除去之洗淨處理步驟； 作為上述光阻用剝離劑組合物，係使用至少含有胺基 磺酸（NH2S〇3H)與水之光阻用剝離劑組合物。 9· 一種半導體裝置之製造方法，其特徵在於： 具備： 一將具有光阻圖案之光阻罩形成於底層上，而後再使 用上述光阻罩處理上述底層之步驟；及 一施以灰化處理，將上述光阻罩除去之灰化處理步驟； 一將上述經處理之底層以光阻用剝離劑組合物洗淨處 理’而將上述光阻罩之殘渣及副生聚合物之殘渣之至少 一者予以剝離除去之洗淨處理步驟； 作為上述光阻用剝離劑組合物，係使用至少含有胺基 磺酸（NH2S〇3H)與水之光阻用剝離劑組合物。 10·如申請專利範圍第8或9項之半導體裝置之製造方法，其 中該處理底層之步驟中，係在半導體基板上形成絕緣膜 作為上述底層，其次，作為上述光阻罩在上述絕緣膜上 形成具有配線溝或連接孔之光阻圖案的光阻罩，再將上 述絕緣膜乾式姓刻，形成具有特定圖案之配線溝或連接 孔。 11·如申請專利範圍第10項之半導體裝置之製造方法，其中 86078-940218.doc 1235893 作為上述絕緣膜，係將氧化矽膜成膜。 12·如申請專利範圍第1〇項之半導體裝置之製造方法，其中 作為上述絕緣膜，係將低介電係數絕緣膜或具有低介電 係數絕緣膜之積層絕緣膜成膜。 13·如申請專利範圍第8或9項之半導體裝置之製造方法，其 中該處理底層之步驟中，作為上述底層，係在下層配線 上成膜兼具有金屬擴散防止效果之蝕刻阻止層，而後於 該蝕刻阻止層上形成作為上述光阻罩之具有連接孔光阻 圖案之光阻罩，繼之將該蝕刻阻止層乾式蝕刻，於蝕刻 阻止層上形成到達下層配線之連接孔。 14·如申請專利範圍第13項之半導體裝置之製造方法，其中 作為上述具有金屬擴散防止效果之蝕刻阻止層，係將氮 化矽膜或碳化矽膜成膜。 I5·如申請專利範圍第8或9項之半導體裝置之製造方法，其 中在該處理底層之步驟中，係在半導體基板上將金屬膜 作為底層成膜，其次於上述金屬膜上形成作為上述光阻秦 罩之具有配線光阻圖案之光阻罩，而後再將上述金屬膜 乾式姓刻，形成具有特定圖案之配線。 16·如申請專利範圍第15項之半導體裝置之製造方法，其中 作為上述金屬膜，係將铭膜或銘合金膜成膜。 17· 一種半導體裝置之製造方法，其特徵在於： 具備： 一在底層上將硬罩形成層成膜之步驟； 一在上述硬罩形成層上形成具有光阻圖案之光阻罩， 86078-940218.doc 1235893 其次再使用上述光阻罩將上述硬罩形成層蝕刻，而形成 轉印有上述光阻圖案之硬罩之步驟；及其次之 一使用上述硬罩處理上述底層之步驟；及 一將上述經處理之底層以光阻用剝離劑組合物洗淨處 ， 理，將上述光阻罩之殘渣及副生聚合物之至少一者予以 剝離除去之洗淨處理步驟； 作為上述光阻用剝離劑組合物，係使用至少含有胺基 石黃酸（ΝΗβ〇3Η)與水之光阻用剝離劑組合物。 滅 18·如申請專利範圍第8項之半導體裝置之製造方法，其中該 洗淨處理步驟中，作為上述光阻用剝離劑組合物，係使 用除了上述胺基磺酸與水之外，另使用含有水溶性有機 溶媒之光阻用剝離劑組合物。 19·如申請專利範圍第17項之半導體裝置之製造方法，其中 該洗淨處理步驟中，作為上述光阻用剝離劑組合物，係 使用除了胺基磺酸、水與水溶性有機溶媒之外，另使用 含有由氯氟酸與不含金屬之驗所生成之鹽的光阻用㉟離 劑組合物。 20·如申請專利範圍第19項之半導體裝置之製造方法，其中 該由氫氟酸與不含金屬之鹼所生成的鹽，其氫氟酸與不 含金屬之鹼的莫耳比為} ·· 〇.丨以上1 ·· 1〇以下。 21· —種光阻用剝離劑組合物，其特徵在於： 其係在底層上形成具有光阻圖案之光阻罩，而後再使 用上述光阻罩處理上述底層後，再除去上述光阻罩時使 86078-940218.doc 1235893 22. 23. 24. 25. 26. 27. 上述光阻用剝離劑組合物係至少含有膦酸（h2Ph〇3)與 水溶性有機溶媒之水溶液。 如申請專利範圍第21項之光阻用剝離劑組合物，其中該 膦敲之含置為重量％以上3〇重量％以下，上述有機溶媒 之含量為30重量％以上95重量％以下。 如申凊專利範圍第21或22項之光阻用剝離劑組合物，其 中除了含有上述膦酸（HJHO3)與水溶性有機溶媒之水溶 液以外，又含有由氫氟酸與不含金屬之鹼所生成之鹽。 如申請專利範圍第23項之光阻用剝離劑組合物，其中該 由上述氫氟酸與不含金屬之鹼所生成之鹽，其氫氟酸與 不含金屬之鹼的莫耳比為1 : 0.1以上1 : 1〇以下。 如申請專利範圍第23項之光阻用剝離劑組合物，其中該 由氫氟酸與不含金屬之鹼所生成之鹽，其含量為〇〇1重量 %以上1 〇重量％以下。 如申請專利範圍第21項之光阻用剝離劑組合物，其中該 至 > 含有膦酸與水溶性有機溶媒之水溶液的^^^為8以下。 種半導體裝置之製造方法，其特徵在於： 具備： 一將具有光阻圖案之光阻罩形成於底層上，而後再使 用上述光阻罩處理上述底層之步驟；及 一將上述經處理之底層以光阻用剝離劑組合物洗淨處 理，而將上述光阻罩之殘渣及副生聚合物之至少一者予 以剝離除去之洗淨處理步驟； 86078-940218.doc 1235893 作為上述光阻用剝離劑組合物，係使用至少含有膦酸 (H2PH〇3)與水溶性有機溶媒之光阻用剝離劑組合物。 % -種半導體裝置之製造方法，其特徵在於·· 具備： 一將具有光阻圖案之光阻罩形成於底層上，而後再使 用上述光阻罩處理上述底層之步驟；及 一施以灰化處理，將上述光阻罩除去之灰化處理步驟； 一將上述經處理之底層以光阻用剝離劑組合物洗淨處 理，而將上述光阻罩之殘渣及副生聚合物之殘渣之至少 一者予以剝離除去之洗淨處理步驟； 作為上述光阻用剝離劑組合物，係使用至少含有膦酸 (H2PH〇3)與水溶性有機溶媒之光阻用剝離劑組合物。 29·如申睛專利範圍第27或28項之半導體裝置之製造方法， 其中該處ί里底層之步驟中，係在半導體基板上形成絕緣 膜作為上述底層，其次，作為上述光阻罩，係在上述絕 緣膜上形成具有配線溝或連接孔光阻圖案的光阻罩，再 將上述絕緣膜乾式蝕刻，形成具有特定圖案之配線溝或 連接孔。 30. 31· 32. 如申請專利範圍第29項之半導體裝置之製造方法，其中 作為上述絕緣膜，係將氧化碎膜成膜。 如申請專利範圍第29項之半導體裝置之製造方法，其中 作為上述絕緣膜，係將低介電係數絕緣膜或具有低介電 係數絕緣膜之積層絕緣膜成膜。 如申請專利範圍第27或28項之半導體裝置之製造方法， 86078-940218.doc 1235893 其中該處理底層之步驟中，作為上述底層，係在下層配 線上成膜兼具有金屬擴散防止效果之蝕刻阻止層，而後 於該蝕刻阻止層上形成作為上述光阻罩之具有連接孔光 阻圖案之光阻罩，繼之將該蝕刻阻止層乾式蝕刻，於蝕 刻阻止層上形成到達下層配線之連接孔。 33. 34. 35. 36. 如申請專利範圍第32項之半導體裝置之製造方法，其中 作為上述具有金屬擴散防止效果之蝕刻阻止層，係將氮 化矽膜或碳化矽膜成膜。 如申請專利範圍第27或28項之半導體裝置之製造方法， 其中在4處理底層之步驟中，係在半導體基板上將金屬 膜作為底層成膜，其次於上述金屬膜上形成作為上述光 阻罩之具有配線光阻圖案之光阻罩，而後再將上述金屬 膜乾式餘刻，形成具有特定圖案之配線。 如申請專利範圍第34項之半導體裝置之製造方法，其中 作為上述金屬膜，係將鋁膜或鋁合金膜成膜。 種半導體裝置之製造方法，其特徵在於： 具備： 一在底層上將硬罩形成層成膜之步驟； 一在上述硬罩形成層上形成具有光阻圖案之光阻罩， 其次再使用上述光阻罩將上述硬罩形成層蝕刻，而形成 轉印有上述光阻圖案之硬罩之步驟；及其次之 一使用上述硬罩處理上述底層之步驟；及 一將上述經處理之底層以光阻用剝離劑組合物洗淨處 理，將上述光阻罩之殘渣及副生聚合物之至少一者予以 86078-940218.doc 1235893 剝離除去之洗淨處理步騾； 作為上述光阻用韌離 (h2PH〇3)與水溶 二 至少含有麟酸 合物。 “媒的水溶液之光阻用剝離劑組 A如申請專利範圍第％項之半導 、 該洗淨處理步驟中 / lit方法’其中 # . ,.+. 作為上述先阻用剝離劑組合物，係 _ 〃v 3有膦酸與水溶性有機溶媒之水溶液中 ’另含有由氣氟酸與不含金屬之鹼所生成之鹽的光阻用 剝離劑組合物。 38.如申請專利範圍第37項之半導體裝置之製造方法，其中 »亥由氫氟酸與不含金屬之鹼所生成的鹽，其氫氟酸與不 έ金屬之驗的莫耳比為1 : 0· 1以上1 : 1 〇以下。 86078-940218.doc
TW092122375A 2002-08-14 2003-08-14 Photoresist removing agent composition and method for manufacturing semiconductor device TWI235893B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002236559 2002-08-14
JP2003159192A JP2004133384A (ja) 2002-08-14 2003-06-04 レジスト用剥離剤組成物及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200421051A TW200421051A (en) 2004-10-16
TWI235893B true TWI235893B (en) 2005-07-11

Family

ID=31890529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092122375A TWI235893B (en) 2002-08-14 2003-08-14 Photoresist removing agent composition and method for manufacturing semiconductor device

Country Status (4)

Country Link
US (2) US7341827B2 (zh)
JP (1) JP2004133384A (zh)
KR (2) KR101082993B1 (zh)
TW (1) TWI235893B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200505975A (en) * 2003-04-18 2005-02-16 Ekc Technology Inc Aqueous fluoride compositions for cleaning semiconductor devices
KR101050011B1 (ko) 2003-06-04 2011-07-19 가오 가부시키가이샤 박리제 조성물 및 이것을 사용한 박리 세정방법
US8030263B2 (en) 2004-07-01 2011-10-04 Air Products And Chemicals, Inc. Composition for stripping and cleaning and use thereof
US8552484B2 (en) 2004-07-02 2013-10-08 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
US9217929B2 (en) * 2004-07-22 2015-12-22 Air Products And Chemicals, Inc. Composition for removing photoresist and/or etching residue from a substrate and use thereof
DE102004063264B4 (de) * 2004-12-29 2009-07-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden elektrischer Verbindungen in einer Halbleiterstruktur
US8044009B2 (en) * 2005-04-04 2011-10-25 Avantor Performance Materials, Inc. Compositions for cleaning ion implanted photoresist in front end of line applications
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP4237216B2 (ja) 2006-10-05 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP5018098B2 (ja) * 2007-01-19 2012-09-05 東ソー株式会社 配線工程用レジストの剥離方法
JP5203637B2 (ja) * 2007-05-07 2013-06-05 イー．ケー．シー．テクノロジー．インコーポレーテッド レジスト、エッチング残渣、及び金属酸化物をアルミニウム及びアルミニウム銅合金を有する基板から除去する方法及び組成物
JP2009084644A (ja) * 2007-09-28 2009-04-23 Toshiba Corp スタンパの製造方法およびスタンパ
US20090093114A1 (en) * 2007-10-09 2009-04-09 Sean David Burns Method of forming a dual-damascene structure using an underlayer
KR100884980B1 (ko) * 2007-12-24 2009-02-23 주식회사 동부하이텍 반도체 소자의 제조방법
JP2010077476A (ja) * 2008-09-25 2010-04-08 Toshiba Corp スタンパの製造方法
MY158742A (en) * 2008-12-19 2016-11-15 Sanyo Chemical Ind Ltd Cleaning agent for electronic materials
WO2011018857A1 (ja) * 2009-08-14 2011-02-17 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012216296A (ja) * 2011-03-31 2012-11-08 Canon Inc 有機発光装置の製造方法
US8735283B2 (en) * 2011-06-23 2014-05-27 International Business Machines Corporation Method for forming small dimension openings in the organic masking layer of tri-layer lithography
CN103050374B (zh) * 2011-10-17 2015-11-25 中芯国际集成电路制造(北京)有限公司 蚀刻后的处理方法
CN103094180B (zh) * 2011-10-28 2015-04-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8901007B2 (en) * 2013-01-03 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Addition of carboxyl groups plasma during etching for interconnect reliability enhancement
JP6367606B2 (ja) * 2013-09-09 2018-08-01 上村工業株式会社 無電解めっき用前処理剤、並びに前記無電解めっき用前処理剤を用いたプリント配線基板の前処理方法およびその製造方法
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
KR20180079999A (ko) * 2017-01-03 2018-07-11 동우 화인켐 주식회사 레지스트 박리액 조성물
CN106865488B (zh) * 2017-02-08 2018-08-21 上海华虹宏力半导体制造有限公司 锗层图形化方法及硅基mems运动传感器的制造方法
US10153161B1 (en) * 2017-11-27 2018-12-11 Nanya Technology Corporation Method for manufacturing a semiconductor structure
CN109941957B (zh) * 2017-12-21 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR102142981B1 (ko) * 2018-05-29 2020-08-11 한국기계연구원 나노패턴을 가지는 금속층 제조방법
CN110116986A (zh) * 2019-05-07 2019-08-13 上海华虹宏力半导体制造有限公司 一种mems加速器件的通孔刻蚀方法
CN110277315A (zh) * 2019-05-13 2019-09-24 全球能源互联网研究院有限公司 一种碳化硅浅沟槽刻蚀方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5213776A (en) * 1975-07-23 1977-02-02 Hitachi Ltd Photo-resist pealing method
JPH01105538A (ja) * 1987-10-19 1989-04-24 Sanyo Electric Co Ltd フォトレジストパターン形成方法
JP3316078B2 (ja) * 1994-03-04 2002-08-19 日本表面化学株式会社 レジスト剥離液
JPH08185799A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd カラー陰極線管の製造方法
JPH1055993A (ja) * 1996-08-09 1998-02-24 Hitachi Ltd 半導体素子製造用洗浄液及びそれを用いた半導体素子の製造方法
KR100248113B1 (ko) * 1997-01-21 2000-03-15 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물
JP4224652B2 (ja) 1999-03-08 2009-02-18 三菱瓦斯化学株式会社 レジスト剥離液およびそれを用いたレジストの剥離方法
JP2001077192A (ja) * 1999-08-31 2001-03-23 Sony Corp 半導体装置およびその製造方法
JP2001100414A (ja) * 1999-10-01 2001-04-13 Tokyo Ohka Kogyo Co Ltd 水溶性感光性組成物およびこれを用いたカラーブラウン管用黒鉛スクリーンの作成方法
JP2001345303A (ja) 2000-03-30 2001-12-14 Mitsubishi Chemicals Corp 基板表面処理方法
JP4478908B2 (ja) * 2001-02-08 2010-06-09 ナガセケムテックス株式会社 レジスト剥離剤組成物
CN1240816C (zh) * 2001-12-12 2006-02-08 海力士半导体有限公司 除去光致抗蚀剂的洗涤液
JP4443864B2 (ja) * 2002-07-12 2010-03-31 株式会社ルネサステクノロジ レジストまたはエッチング残さ物除去用洗浄液および半導体装置の製造方法
TW200505975A (en) * 2003-04-18 2005-02-16 Ekc Technology Inc Aqueous fluoride compositions for cleaning semiconductor devices

Also Published As

Publication number Publication date
TW200421051A (en) 2004-10-16
US7341827B2 (en) 2008-03-11
JP2004133384A (ja) 2004-04-30
US20040038154A1 (en) 2004-02-26
KR20040032043A (ko) 2004-04-14
KR20100131407A (ko) 2010-12-15
KR101082993B1 (ko) 2011-11-11
US20080076260A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
TWI235893B (en) Photoresist removing agent composition and method for manufacturing semiconductor device
US8080475B2 (en) Removal chemistry for selectively etching metal hard mask
KR100372742B1 (ko) 무기 반사방지막을 사용한 배선 형성 방법
JP5178983B2 (ja) 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法
TW200536052A (en) Process for removing organic materials during formation of a metal interconnect
TWI235452B (en) Manufacturing method of semiconductor device
JP4108228B2 (ja) 半導体装置の製造方法
JPH10326830A (ja) 半導体装置の製造方法
TW200304586A (en) Composite for stripping photoresist and the manufacturing method of semiconductor device using the same
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
JP4086567B2 (ja) 半導体装置の製造方法
JP4482217B2 (ja) 半導体装置用洗浄剤及び半導体装置の洗浄方法
JP2006294842A (ja) 半導体装置の製造方法
JP2011077085A (ja) 半導体装置の製造方法
JP2010050117A (ja) 半導体装置の製造方法
TW513747B (en) Method to remove inorganic bottom anti-reflection coating layer
US6613680B2 (en) Method of manufacturing a semiconductor device
KR100744801B1 (ko) 반도체 장치의 금속배선 형성방법
JPH05121378A (ja) 半導体装置の製造方法
JPH0864580A (ja) 半導体装置の製造方法
TW404014B (en) The manufacture method of inter-connects
JP2009031791A (ja) レジスト用剥離剤組成物及び半導体装置の製造方法
KR100821814B1 (ko) 구리 상감법에 의한 금속배선 형성방법
JP2004031637A (ja) 配線構造の形成方法
KR100548564B1 (ko) 비트 라인 형성 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees