KR100744801B1 - 반도체 장치의 금속배선 형성방법 - Google Patents
반도체 장치의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100744801B1 KR100744801B1 KR1020050128230A KR20050128230A KR100744801B1 KR 100744801 B1 KR100744801 B1 KR 100744801B1 KR 1020050128230 A KR1020050128230 A KR 1020050128230A KR 20050128230 A KR20050128230 A KR 20050128230A KR 100744801 B1 KR100744801 B1 KR 100744801B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- interlayer insulating
- etching
- forming
- hard mask
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 94
- 238000005530 etching Methods 0.000 claims abstract description 44
- 239000011229 interlayer Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000005751 Copper oxide Substances 0.000 claims abstract description 14
- 229910000431 copper oxide Inorganic materials 0.000 claims abstract description 14
- VLTRZXGMWDSKGL-UHFFFAOYSA-N perchloric acid Chemical compound OCl(=O)(=O)=O VLTRZXGMWDSKGL-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 230000009977 dual effect Effects 0.000 abstract description 4
- 238000001465 metallisation Methods 0.000 abstract description 3
- 239000000243 solution Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 금속배선 형성방법에 관한 것으로, a) 소자형성층의 상부에 하부 금속배선과 그 하부 금속배선 상에 캐핑층을 형성한 후, 그 상부전면에 층간절연막을 증착하는 단계와, b) 상기 층간절연막의 상부에 하드마스크층 패턴을 형성하여 그 층간절연막의 일부를 노출시키는 단계와, c) 상기 b) 단계의 결과물 상에 포토레지스트 패턴을 형성하여 상기 노출된 층간절연막의 일부를 선택적으로 노출시키는 단계와, d) 상기 포토레지스 패턴을 식각마스크로 층간절연막의 상부일부를 식각하여 층간절연막에 단차를 생성하는 단계와, e) 상기 포토레지스트 패턴을 제거한 후, 하드마스크층에 의해 노출된 층간절연막을 식각하여 상기 캐핑층의 상부를 노출시키는 이중 상감 식각영역을 형성하는 단계와, f) 습식식각법으로 상기 하드마스크층을 식각하는 동시에 상기 이중 상감 식각영역에 발생될 수 있는 구리 산화막을 제거하는 단계를 포함한다.
과염소산, 구리 산화막, 금속배선, 이중 상감
Description
도 1a 내지 도 1d는 종래 기술에 따른 반도체 장치의 금속배선 형성방법을 순차적으로 나타낸 공정단면도이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 장치의 금속배선 형성방법을 순차적으로 나타낸 공정단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
21 : 하부소자형성층 22 : 하부 금속배선
23 : 캐핑층 24 : 층간절연막
25 : 하드마스크층 26 : 이중 상감 식각영역
본 발명은 반도체 장치의 금속배선 형성방법에 관한 것으로, 특히 이중 상감 식각 방식으로 다층의 금속 배선을 형성하는 반도체 장치의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 장치의 금속배선 형성은 하부 금속배선에 연결되는 콘택과 금속배선을 동시에 형성할 수 있는 이중 상감 식각(dual damascene etch) 방식을 사용하고 있다.
종래 이중 상감 식각을 이용한 반도체 장치의 금속배선 형성방법은 플라즈마 식각시 하부 금속배선의 일부가 노출되어 구리 산화막이 성장되어 단선이 발생하는 문제점이 있었으며, 이와 같은 종래 반도체 장치의 금속배선 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 장치의 금속배선 형성방법을 순차적으로 나타낸 공정단면도이다.
이를 참조하면, 반도체 소자가 형성된 기판과 그 반도체 소자를 보호하는 절연층을 포함하는 하부소자형성층(1)의 상부에 그 반도체 소자의 일부에 접속되는 하부 금속배선(2)과 그 하부 금속배선(2) 상에 위치하는 캐핑층(capping layer, 3)를 형성한 후, 그 구조의 상부전면에 층간절연막(4)을 증착하고, 포토레지스트(PR1) 패턴을 이용한 식각공정으로 콘택홀을 형성하여 상기 캐핑층(3)을 노출시키는 단계(도 1a)와, 상기 포토레지스트(PR1)를 제거하고 세정하는 단계(도 1b)와, 상기 구조의 구조의 상부전면에 하드마스크층(5)을 증착하고 패터닝하여 상기 콘택홀의 측면 층간절연막(4)의 상부일부를 노출시키는 단계(도 1c)와, 상기 노출된 층간절연막(4)을 식각하고, 상기 하드마스크층(5)을 제거하여 이중 상감 식각영역(6) 을 형성하는 단계(도 1d)를 포함한다.
이하, 상기와 같이 구성된 종래 반도체 장치의 금속배선 형성방법을 보다 상세히 설명한다.
먼저, 도 1a에 도시한 바와 같이 기판에 트랜지스터 등과 같은 소정의 반도체 소자를 형성하고, 그 반도체 소자가 형성된 기판의 상부에 절연층을 증착한다.
그 다음, 사진식각공정으로 상기 절연층에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시킨 후, 그 콘택홀에 콘택플러그를 형성한다.
상기와 같은 과정을 통해 형성된 구조를 설명의 편의를 위하여 하부소자형성층(1)이라 정의한다.
그 다음, 상기 하부소자형성층(1)의 상부에 구리와 캐핑물질층을 순차증착하고 패터닝하여 상기 콘택플러그에 연결되는 하부 금속배선(2)과 그 하부 금속배선(2) 상에 위치하는 캐핑층(3)을 형성한다. 상기 캐핑층(3)은, CoWP, CoWB를 사용하여 형성하는 것이 바람직하다.
그 다음, 상기 하부소자형성층(1)과 하부 금속배선(2) 및 캐핑층(3)의 상부에 층간절연막(4)을 증착한다.
그 다음, 상기 층간절연막(4)의 상부에 포토레지스트(PR1)를 도포하고 패턴을 형성한 후, 그 포토레지스트(PR1) 패턴을 식각마스크로 사용하는 플라즈마 식각공정으로 층간절연막(4)에 콘택홀을 형성하여 상기 캐핑층(3)을 노출시킨다.
그러나 콘택홀 형성과정에서 마스크의 정렬 오차에 의해 캐핑층(3) 하부의 하부 금속배선(2)의 측면이 노출될 수 있다.
이와 같이 하부 금속배선(2)인 구리가 노출되는 경우 플라즈마 식각에 사용되는 산소와 구리가 반응하여 구리 산화막이 성장된다.
그 다음, 도 1b에 도시한 바와 같이 상기 포토레지스트(PR1)를 제거하고, 세정한다. 이와 같은 세정공정에서 상기 구리 산화막(7)의 성장은 가속된다.
그 다음, 도 1c에 도시한 바와 같이 상기 층간절연막(4)과 콘택홀을 통해 노출된 캐핑층(3)의 상부전면에 하드마스크 물질을 증착하고, 사진식각을 통해 패터닝하여 상기 콘택홀의 측면 층간절연막(4)의 상부일부를 노출시키는 하드마스크층(5)을 형성한다.
그 다음, 도 1d에 도시한 바와 같이 상기 하드마스크층(5)을 식각마스크로 사용하는 식각공정으로 그 노출된 층간절연막(4)의 일부를 식각하여 상부 금속배선(도면 미도시)이 형성될 이중 상감 식각영역(6)을 정의한다.
그 다음, 상기 하드마스크층(5)을 선택적으로 제거한다.
이후의 공정에서는 금속의 증착과 평탄화를 통해 상기 이중 상감 식각영역(6)의 내에 하부 금속배선(2)과 연결되는 콘택 및 상부 금속배선을 동시에 형성하게 된다.
그러나, 상기와 같은 종래 기술에 따라 반도체 장치의 금속배선을 형성하게 되면, 상기 구리산화막(7)이 잔존하여 하부 금속배선과 상부 금속배선 간을 단선시키는 문제가 발생하며, 이는 반도체 장치의 수율을 저하시키는 요인으로 작용한다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 구리 산화막의 성장을 방지할 수 있는 반도체 장치의 금속배선 형성방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, a) 소자형성층의 상부에 하부 금속배선과 그 하부 금속배선 상에 캐핑층을 형성한 후, 그 상부전면에 층간절연막을 증착하는 단계와, b) 상기 층간절연막의 상부에 하드마스크층 패턴을 형성하여 그 층간절연막의 일부를 노출시키는 단계와, c) 상기 b) 단계의 결과물 상에 포토레지스트 패턴을 형성하여 상기 노출된 층간절연막의 일부를 선택적으로 노출시키는 단계와, d) 상기 포토레지스 패턴을 식각마스크로 층간절연막의 상부일부를 식각하여 층간절연막에 단차를 생성하는 단계와, e) 상기 포토레지스트 패턴을 제거한 후, 하드마스크층에 의해 노출된 층간절연막을 식각하여 상기 캐핑층의 상부를 노출시키는 이중 상감 식각영역을 형성하는 단계 및 f) 습식식각법으로 상기 하드마스크층을 식각하는 동시에 상기 이중 상감 식각영역에 발생될 수 있는 구리 산화막을 제거하는 단계를 포함하는 반도체 장치의 금속배선 형성방법을 제공한다.
또한, 상기 반도체 장치의 금속배선 형성방법에 있어서, 상기 하드마스크층은 Ti 또는 Ti와 TiN의 적층막인 것이 바람직하다.
또한, 상기 반도체 장치의 금속배선 형성방법에 있어서, 상기 f) 단계의 습 식식각법은, 식각액으로 70 내지 75중량비의 과염소산과 25 내지 30중량비의 물의 혼합용액에 100 내지 500ppm의 HF용액을 첨가한 식각액을 사용하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.
이제 본 발명의 일 실시예에 따른 반도체 장치의 금속배선 형성방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 장치의 금속배선 형성방법을 순차적으로 나타낸 공정단면도이다.
이를 참조하면, 하부소자형성층(21)의 상부에 하부 금속배선(22)과 그 상부에 캐핑층(23)을 형성한 후, 층간절연막(24)과 하드마스크층(25)을 순차적으로 증착한 후, 포토레지스트(PR1) 패턴을 형성하여 상기 캐핑층(23)의 상부측 하드마스크층(25)을 노출시키는 단계(도 2a)와, 상기 포토레지스트(PR1)를 식각마스크로 상기 노출된 하드마스크층(25)을 식각하여 그 하부의 층간절연막(24)의 상부일부를 노출시키는 단계(도 2b)와, 상기 구조의 상부전면에 포토레지스트(PR2)를 도포하 고, 콘택홀 형성을 위한 패턴을 형성하는 단계(도 2c)와, 상기 포토레지스트(PR2)를 식각마스크로 상기 층간절연막(25)의 상부일부를 식각하는 단계(도 2d)와, 상기 포토레지스트(PR2)를 제거하고, 그 하부의 층간절연막(24)을 식각하여 상기 캐핑층(23)을 노출시키며, 콘택플러그와 상부 금속배선(도면 미도시)의 형성위치를 정의하는 이중 상감 식각영역(26)을 정의하는 단계(도 2e)와, 상기 하드마스크층(25)를 제거하는 단계(도 2f)를 포함하여 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 장치의 금속배선 형성방법을 보다 상세히 설명한다.
먼저, 도 2a에 도시한 바와 같이 하부소자형성층(21)의 상부에 구리를 증착하고, 그 구리의 상부에 캐핑층 물질인 CoWP 또는 CoWB를 증착하고, 패터닝하여 상기 하부소자형성층(21)에 형성된 반도체 소자의 특정영역에 접속되는 하부 금속배선(22)과 그 하부 금속배선(22)의 상부에 위치하는 캐핑층(23)을 형성한다.
그 다음, 상기 캐핑층(23)과 하부소자형성층(21)의 상부전면에 층간절연막(24)을 증착하고, 그 층간절연막(24) 상에 하드마스크층(25)을 증착한다. 이때, 상기 하드마스크층(25)의 재질은 선택적 식각이 가능하도록 Ti 또는 Ti와 TiN의 적층막을 사용한다.
그 다음, 상기 하드마스크층(25)의 상부전면에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 하드마스크층(25)의 상부일부를 노출시키는 패턴을 형성한다. 이때, 노출되는 하드마스크층(25)은 상기 하부 금속배선(22) 및 캐핑층 (23)의 상부에 위치하는 영역의 것이나 마스크의 오정렬에 의해 그 위치가 시프트될 수 있다.
그 다음, 도 2b에 도시한 바와 같이 상기 포토레지스트(PR1) 패턴을 식각마스크로 상기 하드마스크층(25)을 식각하여 그 하부에 위치하는 층간절연막(24)의 일부를 노출시킨다. 이때 식각공정은, Cl2, BCl3, N2, Ar의 혼합가스를 활성화시킨 플라즈마를 이용하여 하드마스크층(25)을 식각한다.
그 다음, 상기 포토레지스트(PR1) 패턴을 제거한다.
그 다음, 도 2c에 도시한 바와 같이 상기 구조의 상부전면에 포토레지스트(PR2)를 도포하고 노광 및 현상하여 상기 노출된 층간절연막(24)의 상부일부를 노출시키는 패턴을 형성한다. 이때, 상기 포토레지스트(PR2)의 오픈 영역은 상기 포토레지스트(PR1)의 오픈영역에 비하여 그 폭이 좁다.
그 다음, 도 2d에 도시한 바와 같이 상기 포토레지스트(PR2) 패턴을 식각마스크로 노출된 층간절연막(24)을 소정의 깊이로 식각한다. 이때의 식각은 상기 캐핑층(23)이 노출되지 않도록 얕은 식각을 하여, 상기 층간절연막(24)에 단차를 발생시키는 것이다. 또한, 식각 조건은 CaFb, O2, N2, Ar가스를 적정비율로 활성화시킨 플라즈마를 사용한다.
그 다음, 상기 포토레지스트(PR2) 패턴을 제거한다.
그 다음, 도 2e에 도시한 바와 같이 상기 하드마스크층(25)을 식각마스크로 하는 식각공정으로 상기 단차를 가지는 층간절연막(24)의 노출영역을 식각하여 상 기 캐핑층(23)을 노출시킨다. 이때의 식각조건은 CaFb, O2, Ar의 혼합가스를 활성화시킨 플라즈마를 이용하여 식각한다.
본 발명은 상기의 식각으로 캐핑층(23)을 노출시켜 이중 상감 식각영역(26)을 형성하는 과정에서 상기 하부 금속배선(22)의 측면이 노출되어 구리 산화막이 형성될 수 있다.
그 다음, 도 2f에 도시한 바와 같이 상기 하드마스크층(25)을 제거한다. 이때 상기 하드마스크(25)의 제거는 습식식각을 통해 이루어지며, 그 식각액은 70 내지 75 중량비의 과염소산과 25 내지 30 중량비의 물이 혼합된 과염소산과 물의 혼합용액에 100 내지 500ppm의 HF 농도를 가지는 HF 용액을 첨가한 것을 사용한다.
이와 같은 식각액은 상기 하드마스크층(25)인 Ti 또는 Ti와 TiN의 적층막을 층간절연막(24)에 대하여 선택적으로 식각할 수 있을 뿐만 아니라 상기 하부 금속배선(22)의 노출로 발생되는 구리 산화막도 식각할 수 있다.
아래의 표 1은 상기 식각액의 Ti, CuO, FSG(fluorine doped silicate glass)의 식각비(E/R)를 나타낸 것이다.
| 온도 | E/R of Ti | E/R of CuO | E/R of FSG |
| 48 | 190 | 1000 | 4 |
| 58 | 360 | 1200 | 5 |
상기와 같이 70 내지 75중량비의 과염소산과 25 내지 30중량비의 물의 혼합용액에 100 내지 500ppm의 HF용액을 첨가한 식각액을 사용하는 경우, 하드마스크층(25)인 Ti를 층간절연막(24)에 대해 선택적으로 식각할 수 있게 하는 동시에 상기 하부 금속배선(22)의 노출로 발생하는 구리 산화막(CuO)를 제거할 수 있게 된다.
이후의 공정에서는 금속의 증착과 평탄화 공정을 통해 상기 이중 상감 식각영역(26)에 콘택플러그와 상부 금속배선을 동시에 형성하게 된다.
이때, 상기 구리 산화막이 제거된 상태이므로 하부 금속배선과 상부 금속배선 간에 단선이 발생하는 것을 방지할 수 있게 된다.
이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.
상기한 바와 같이 본 발명 반도체 장치의 금속배선 형성방법은 하드마스크를 식각하는 과정에서 산소 플라즈마 식각과정에서 발생하는 구리 산화막을 동시에 제거할 수 있게 되어 금속배선간의 단선 발생을 방지하여 수율의 저하를 방지할 수 있는 효과가 있다.
Claims (3)
- a) 소자형성층의 상부에 하부 금속배선과 그 하부 금속배선 상에 캐핑층을 형성한 후, 그 상부전면에 층간절연막을 증착하는 단계;b) 상기 층간절연막의 상부에 하드마스크층 패턴을 형성하여 그 층간절연막의 일부를 노출시키는 단계;c) 상기 b) 단계의 결과물 상에 포토레지스트 패턴을 형성하여 상기 노출된 층간절연막의 일부를 선택적으로 노출시키는 단계;d) 상기 포토레지스 패턴을 식각마스크로 층간절연막의 상부일부를 식각하여 층간절연막에 단차를 생성하는 단계;e) 상기 포토레지스트 패턴을 제거한 후, 하드마스크층에 의해 노출된 층간절연막을 식각하여 상기 캐핑층의 상부를 노출시키는 이중 상감 식각영역을 형성하는 단계; 및f) 습식식각법으로 상기 하드마스크층을 식각하는 동시에 상기 이중 상감 식각영역에 발생될 수 있는 구리 산화막을 제거하는 단계를 포함하는 반도체 장치의 금속배선 형성방법.
- 제1항에 있어서,상기 하드마스크층은 Ti 또는 Ti와 TiN의 적층막인 것을 특징으로 하는 반도 체 장치의 금속배선 형성방법.
- 제1항에 있어서,상기 f) 단계의 습식식각법은,식각액으로 70 내지 75 중량비의 과염소산과 25 내지 30 중량비의 물이 혼합된 과염소산과 물의 혼합용액에 100 내지 500ppm의 HF 농도를 가지는 HF 용액을 첨가한 식각액을 사용하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050128230A KR100744801B1 (ko) | 2005-12-22 | 2005-12-22 | 반도체 장치의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050128230A KR100744801B1 (ko) | 2005-12-22 | 2005-12-22 | 반도체 장치의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070066756A KR20070066756A (ko) | 2007-06-27 |
| KR100744801B1 true KR100744801B1 (ko) | 2007-08-01 |
Family
ID=38365790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050128230A KR100744801B1 (ko) | 2005-12-22 | 2005-12-22 | 반도체 장치의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100744801B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821814B1 (ko) * | 2006-12-06 | 2008-04-14 | 동부일렉트로닉스 주식회사 | 구리 상감법에 의한 금속배선 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040009252A (ko) * | 2002-07-23 | 2004-01-31 | 삼성전자주식회사 | 이중 다마신 공정에 의한 비아홀 및 트렌치 구조 및 이를형성하는 방법 |
-
2005
- 2005-12-22 KR KR1020050128230A patent/KR100744801B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040009252A (ko) * | 2002-07-23 | 2004-01-31 | 삼성전자주식회사 | 이중 다마신 공정에 의한 비아홀 및 트렌치 구조 및 이를형성하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070066756A (ko) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| US20050079706A1 (en) | Dual damascene structure and method | |
| KR100600689B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH10154712A (ja) | 半導体装置の製造方法 | |
| JP2002009150A5 (ja) | 半導体装置とその製造方法 | |
| KR100581244B1 (ko) | 반도체 장치의 제조 방법 | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| CN1661799B (zh) | 半导体器件 | |
| KR100744801B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR20040025287A (ko) | 듀얼 다마신 공정 | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| KR20070008118A (ko) | 반도체소자의 금속 콘택 형성방법 | |
| KR100438630B1 (ko) | 반도체 장치의 제조방법 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| KR100750550B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990057932A (ko) | 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 | |
| KR20010059539A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100670666B1 (ko) | 반도체 소자 제조 방법 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR20000035629A (ko) | 반도체장치의 제조방법 | |
| KR20030002119A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
| KR100640965B1 (ko) | 반도체 소자의 형성방법 | |
| JP2004158821A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190619 Year of fee payment: 13 |