KR20000035629A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20000035629A
KR20000035629A KR1019990052165A KR19990052165A KR20000035629A KR 20000035629 A KR20000035629 A KR 20000035629A KR 1019990052165 A KR1019990052165 A KR 1019990052165A KR 19990052165 A KR19990052165 A KR 19990052165A KR 20000035629 A KR20000035629 A KR 20000035629A
Authority
KR
South Korea
Prior art keywords
film
deposited
wiring
copper
opening
Prior art date
Application number
KR1019990052165A
Other languages
English (en)
Other versions
KR100369746B1 (ko
Inventor
키노시타타카오
코바야시마사토
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20000035629A publication Critical patent/KR20000035629A/ko
Application granted granted Critical
Publication of KR100369746B1 publication Critical patent/KR100369746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체기판상에 주성분으로 구리 또는 그의 합금으로 이루어지는 도전층을 형성하는 공정; 상기 도전층상에 절연층을 형성하는 공정; 상기 도전층에 달하도록 레지스트 패턴을 마스크로 사용하여 상기 절연층에 개구를 형성하는 공정; 상기 반도체기판을 산소플라즈마 분위기중에서 산화/애싱을 행하여 레지스트 패턴을 제거하고 상기 개구부의 적어도 내면을 산화시키는 공정; 및 상온에서 구연산을 주성분으로 함유하는 용액으로 상기 개구부의 적어도 내면을 세정하는 공정;을 포함하는 반도체장치의 제조방법.

Description

반도체장치의 제조방법{METHOD OF FABRICATING SEMICONDUCTOR DEVICE}
본 발명은, 반도체장치의 제조방법에 관한 것으로, 특히, 구리 또는 구리를 주성분으로 하는 합금으로 이루어지는 도전체층을 형성하는 공정을 갖는 반도체장치의 제조방법에 관한 것이다.
LSI의 고집적화나 고속화에 따라, 반도체장치에 있어서 배선의 미세화 및 다층화가 진행하고 있다. 그러나, 배선의 미세화는 배선저항의 증대 및 신뢰성의 저하를 초래하기 때문에, 종래 사용되고 있는 Al 합금 대신, 저저항이고 고융점의 Cu 재료의 사용이 필요하게 되고 있다.
도2(a) 내지 2(g)에, 종래의 Cu 배선공정을 포함하는 반도체장치의 제조방법의 공정단면도를 도시했다
우선, 도2(a)에 도시한 바와 같이, 확산층(소스/드레인)(2) 등을 갖는 Si 기판(23)상에, 공지의 포토리소그라피 기술, 드라이에칭 기술 및 CVD 법 등을 사용하여, 소자분리영역(SiO2막)(1) 및 게이트전극(3)을 형성하고, 각종 이온주입을 행함으로써, 트랜지스터 및 커패시터를 제조한다. 그 후, CVD 법에 의해 BPSG막(5)을 퇴적시키고, CMP법에 의해 평탄화를 행한다. 그 후, 포토레지스트(6)를 마스크로 하여, 포토리소그라피 및 드라이에칭 공정에 의해 콘택트홀(4)을 형성한다. 도2(a)에 있어서는, 저저항화를 위해, 게이트전극(3)의 표면 및 확산층(2)의 표면을 실리사이드화하여, 각각, 실리사이드층(3a,2a)을 형성하고 있다. 또한, 부호 2b는 단채널효과 방지를 위한 저농도 확산층이고, 3b는 측벽이다.
다음, 도2(b)에 도시한 바와 같이, 각 콘택트홀(4)내에 스퍼터링법을 사용하여 TiN/Ti 적층막(7)을 퇴적시킨 다음, CVD 법에 의해 텅스텐(W)막(8)을 퇴적시킨 다. 그 후, CMP법에 의해, 각 콘택트홀내에만 TiN/Ti 적층막(7)과 W막(8)이 남도록평탄화를 행하여 W 플러그를 형성한다.
도2(c)에 도시한 바와 같이, W 플러그 및 BPSG막(5)상에 CVD 법에 의해 PE-SiO2막(9)을 퇴적시키고, 포토리소그라피 및 드라이에칭 기술을 사용하여, W 플러그상에 배선용의 콘택트홀(10)을 형성한다.
다음, 도2(d)에 도시한 바와 같이, W 플러그상에, 반응성 스퍼터링법이나 CVD법에 의해, Ti, TiN, Ta, TaN 또는 WN과 같은 배리어 메탈(11)을 퇴적시키고, 다시, 스퍼터링법, CVD 법 또는 ECD 법을 사용하여 Cu막(12)을 퇴적시킨다. 다음, CMP법에 의해 배선용의 각 콘택트홀내에만 배리어 메탈(11)과 Cu막(12)이 남도록 평탄화를 행하여 1층째 Cu 배선을 형성한다.
다음, 도2(e)에 도시한 바와 같이, 1층째 Cu 배선(12)상에, CVD 법을 사용하여 SiN막(13) 및 SiO2막(14)을 순차적으로 퇴적시키고, 포토리소그라피 및 드라이에칭 기술을 사용하여, 2층째 배선용의 요부(15)를 형성한다. 이어서, 포토레지스트(16)를 마스크로 하여 비아홀(via-hole)(17)을 개구한다. 이 때, 두개의 동작, 즉 비아홀의 개구와 배선용 요부의 형성의 순서가 바뀌어도 특별한 문제는 없다. 그러나, Cu는 증기압이 낮고 비아홀 형성시에 드라이에칭으로 사용하는 가스와 반응하기 때문에, 그 반응생성물인 구리함유 부착물(19)이 비아홀 측벽부나 상부에 부착한다. 또한, 비아홀 저부에는, 에칭에 사용되는 불소(F)가 침투하고, 1층째 Cu 배선(12)의 표면이 고저항층(Cu와 F의 혼합물로 이루어지는 고저항층)(18)으로 변질한다.
도2(f)에 도시한 바와 같이, 포토레지스트나 비아홀 측벽부에 부착한 구리함유 부착물을 레지스트 애싱 공정으로 제거한다. 이 때 (레지스트막두께가 1OOO nm인 경우의) 애싱 조건은 다음과 같다:
O2: 300 sccm,
압력: 1 torr,
마이크로파출력: 1400 W
온도: 200℃,
시간: 60∼90초
이 때, 비아홀 측벽부의 구리함유 부착물이나 비아홀 저부의 고저항층은, 애싱 공정에 사용되는 가열 상태에서의 산소 플라즈마에 의해, F함유 Cu산화물(CuO2또는 CuO)(20)로 변환된다. 그 후, 감압 상태에서 1분 내지 시간의 H2분위기중에서의 200∼500℃의 가열에 의해 Cu 산화물을 제거한다. 또는, 미리, 1층째 Cu 배선 표면을 산화하고, 레지스트 제거시에, 구연산을 함유한 용액(상품명: "Shunmma 200K"(오사까 사사끼 가가꾸, 일본)을 60∼90℃의 가온 상태로 계속 순환하여 비아홀의 저부로부터 상기 Cu 산화막을 제거한다. 비아홀 저부에 대해서는, 기판을 냉각하면서 산소플라즈마를 사용한 레지스트 박리 처리, 또는 유기레지스트 박리액에 의한 레지스트 박리 처리에 의해 Cu의 산화를 최소한으로 하고 있다.
상기 비아홀의 저부에 형성된 CuO 등의 절연층을 제거하도록, 배리어 메탈을 퇴적하기 위한 전처리로서 Ar 스퍼터링/에칭이 행해진다. 도2(g)에 도시한 바와 같이, 1층째 Cu 배선상에 형성된 비아홀 및 2층째 배선용 요부에, 스퍼터링법이나 CVD법에 의해, Ti, TiN, Ta, TaN 또는 WN과 같은 배리어 메탈(21)을 퇴적시키고, 계속하여, 스퍼터링법, CVD 법 또는 ECD 법을 사용하여, Cu 막(22)을 퇴적한 후, CMP 법에 의해, 비아홀 및 요부내에만 배리어 메탈 및 Cu 막을 남기도록 평탄화를 행하여 2층째 Cu 배선을 형성한다.
그 후, 도2(e)∼(g)의 공정을 반복함으로써 배선재료로 Cu를 사용한 경우의 다층배선 형성이 행하여진다.
상기와 같이 Cu를 반도체장치의 배선재료로서 사용한 경우, 제조공정시 레지스트를 제거하기 위해 Cu를 드라이에칭에 노출시키고 애싱처리를 행하여, 불소함유 구리화합물을 형성한다. 이 산화물은 H2분위기의 열처리 또는 가열상태하의 구연산 용액을 사용하여 제거되지만, Cu는 고온의 열처리에 의해 변질되어, 그의 신뢰도가 저하된다.
상기한 바와 같이 비아홀의 형성전에 1층째의 Cu 배선의 표면에 산화막을 형성하는 경우는, 산화막의 막두께의 제어가 곤란하다.
종래의 레지스트 애싱조건에서는, 부착물은 완전히 산화되지 않기 때문에 구연산에 의해 부착물을 완전히 제거할 수 없다. 기판이 냉각되는 상태에서 산소플라즈마 처리나 유기레지스트 박리액 처리에 의해, 형성되는 Cu 산화막의 막두께를 감소시키는 것은 가능하지만, 이러한 공정을 실시한 경우에도, 비아홀의 측벽부 및 상부의 Cu 함유부착물이나 홀 저부의 고저항층은 제거할 수 없다. 비아홀의 낮고 안정적인 저항치를 얻기 위해 배리어 메탈의 형성전에 Ar 스퍼터링/에칭을 실시함으로써 비아홀의 저부에 형성된 CuO 등의 절연층을 제거할 수는 있으나, 이전 공정에서 Cu 표면 산화층을 완전히 제거할 수 없으면, 장시간의 처리를 계속해야 한다. 또한, 층간절연막에 Cu가 잔류한 경우는, 절연막의 내전압을 저하시킨다.
본 발명의 목적은, Cu 배선표면이 완전한 청정화와, 불필요한 부착물의 완전제거를 달성할 수 있는 반도체장치의 제조방법을 제공하는 것이다.
본 발명의 한 관점에 의한 반도체장치의 제조방법에 의하면, 반도체기판상에 주성분으로 구리 또는 그의 합금으로 이루어지는 도전층을 형성하는 공정; 상기 도전층상에 절연층을 형성하는 공정; 상기 도전층에 달하도록 레지스트 패턴을 마스크로 사용하여 상기 절연층에 개구를 형성하는 공정; 상기 반도체기판을 산소플라즈마 분위기중에서 산화/애싱을 행하여 레지스트 패턴을 제거하고 상기 개구부의 적어도 내면을 산화시키는 공정; 및 상온에서 구연산을 주성분으로 함유하는 용액으로 상기 개구부의 적어도 내면을 세정하는 공정;을 포함하는 반도체장치의 제조방법이 제공된다.
본 발명의 다른 관점에 의한 반도체장치의 제조방법에 의하면, 반도체기판상에 주성분으로 구리 또는 그의 합금으로 이루어지는 도전층을 형성하는 공정; 상기 도전층상에 절연층을 형성하는 공정; 상기 도전층에 달하도록 레지스트 패턴을 마스크로 사용하여 상기 절연층에 개구를 형성하는 공정; 상기 레지스트 패턴을 제거하는 공정; 상기 반도체기판을 산소 분위기중에서 열처리를 행하여 상기 개구부의 적어도 내면을 산화시키는 공정; 및 상온에서 구연산을 주성분으로 함유하는 용액으로 상기 개구부의 적어도 내면을 세정하는 공정;을 포함하는 반도체장치의 제조방법이 제공된다.
도1(a) 내지 도1(h)는 본 발명의 1 실시예에 의한 반도체장치의 제조방법에 있어서의 주요 공정들의 개략 단면도이다.
도 2(a) 내지 도2(g)는 종래 반도체장치의 제조방법을 도시한 단면도이다.
본 발명에 의한 반도체장치의 제조방법은, 반도체기판상에 그의 주성분으로 구리 또는 그 합금으로 이루어지는 도전층을 형성하는 공정을 포함한다.
단, 본 발명의 반도체 기판은 특별히 한정되지 않는다. 예컨대, Si, Ge와 같은 단체 반도체의 기판 또는 GaAs, ZnSe와 같은 화합물 반도체의 기판 모두 가능하다. 이들중, 실리콘 기판이 가장 바람직하다. 트랜지스터, 저항기, 커패시터 등과 같은 개별 소자 또는 이들의 결합으로 이루어지는 회로가 반도체 기판상에 형성될 수 있다. 또한, 층간절연막, 콘택트 플러그, 배선층, 등이 조합되어 형성될수 있다. 따라서, 도전층이 반도체기판상에 직접 형성될 수도 있고, 상기 소자들, 회로, 층간절연막 등이 형성된 후 반도체기판상에 형성될 수도 있다.
상기 도전층을 구성하고 주성분으로 구리로 이루어지는 합금은 Al, Ti, Ta 등과 같은 적어도 하나의 금속을 갖는 Cu 합금이다. 이 합금에서의 구리의 비율은 저항률, 도전성, 융점 등과 같은 구리의 고유 특성이 현저히 저하하지 않도록 될 수 있다. Cu의 비율은 예컨대, 약 30%, 바람직하게는 약 50%이다.
도전층은 반도체기판의 표면 전체에 형성된 다음, 종래의 패터닝법에 의해 소정 형상으로 처리될수 있다. 또한, 소정 패턴 형상을 갖는 트렌치가 형성되는 절연막상에 도전층을 형성하고, 다음 그 도전층을 평탄화하여 이를 트렌치내에 충전한다.
다음, 도전층상에 절연층을 형성한 다음, 도전층에 달하도록 레지스트 패턴을 마스크로 하여 개구를 이 절연층에 형성한다. 상기 절연층은 특별히 한정되지 않으나, 예컨대, SiN 막, SiO2막 또는 이들의 적층막을 포함한다.
상기 절연층에 형성된 개구는 도전층에 달하여야 한다. 즉, 개구들의 깊이는 절연막의 두께에 대응한다. 개구들은, 도전 재료가 개구내에 충전시 적절한 저항치를 제공하도록 하는 사이즈로 형성되는 것이 바람직하다. (요홈과 같이) 도전층에 달하지 않는 트렌츠형 개구가 다시 절연층내에 형성될 수도 있다. 개구들은 레지스트 재료를 사용한 종래의 포토리소그라피 및 에칭 가스로서 불소형 가스를 사용하는 에칭 공정에 의해 형성될수 있다. 상기 개구가 형성될 때, 구리함유 물질이 개구의 내면, 예컨대, (구리함유 고저항층으로서) 개구의 저벽 및 (구리함유 부착물로서) 측벽에 바람직하지 않게 형성될 수도 있다.
상기와 같이 형성된 반도체기판은 개구의 적어도 내면이 산화되고 레지스트 패턴이 절연막의 상부로부터 완전히 제거될 수 있도록 산소 플라즈마 분위기에서 산화/애싱 처리된다. 이에 따라, 개구의 측벽 및 저벽에 바람직하지 않게 형성된 구리함유 물질(퇴적물 및 고저항층)이 산화되어 산화물로 될 수 있다.
상기 용어 "산소 플라즈마 분위기"는 활성 산소 원자가 플라즈마의 전자 층격 해리에 의해 발생되는 분위기를 의미하며, 이 분위기는 그의 1예로서 레지스트 애싱에 일반적으로 사용되는 산소 농도를 가질 수 있다. 1예는 1000∼2000 W의 마이크로파 출력 및 180∼300℃의 온도에서, 산소가 진공중에 100∼500 sccm의 산소 유속으로 공급되는 분위기이다. 이 예에서의 산화/애싱 시간은 레지스트 패턴의 두께 및 개구의 깊이와 사이즈에 따라 적절히 조정될 수 있다. 시간은 예컨대 2 내지 10분이다.
상기 용어, 개구의 측벽에 형성된 "구리함유 부착물"은 도전층에 달한 개구의 형성시 도전층의 표면과 에칭 가스의 반응에 의해 형성된 반응물을 의미한다. 이 반응물은 퇴적물 함유 구리로 변하며 도전층을 구성하고, 개구의 내면(측벽)에 퇴적된다. 상기 용어, "구리함유 고저항층"은 에칭 가스(예컨대 F)의 일부가 도전층의 표면에 주입됨에 따라 도전층의 표면(즉, 개구의 저벽)에 형성된 고저항층을 의미하여 과 의 반응에 의해 형성된 반응물을 의미한다.
상기 절연층에 형성된 개구의 적어도 내면은 상온에서 주요 성분으로서 구연산을 함유하는 용액으로 세정되어, 이에 따른 산화물이 제거된다. 용어, "주요 성분으로서 구연산을 함유하는 용액"은 구연산의 수용액, 및 구연산의 알칼리 금속염 또는 알칼리 희토류 금속염 을 의미한다. 이 경우의 구연산의 농도는 약 5∼약 35wt%이다. 염화수소산, 황산, 인산 등이 수 ppm 정도로 이 용액에 첨가될 수 있다. 이 용액의 온도는 상온, 즉 약 20∼30℃이다. 개구의 내면을 세정하기 위해, 이 용액은 상기 반도체기판의 표면에 스프레이 또는 도포된다. 또는, 상기 반도체기판은 상기 용액의 유동류에 노출되거나 그 용액내로 간단히 침지된다. 침지 시간은 용액의 구연산 농도에 따라 적절히 조정될 수 있다.
본 발명에 의한 반도체장치의 제조방법에 있어서, 상기한 애싱처리 대신 레지스트 패턴을 제거하고 산소 분위기에서 상기 반도체기판을 열처리하여 개구의 적어도 내면을 산화시키는 공정을 채용할수 있다. 이에 따라, 개구의 측벽 및 저벽에 형성된 구리함유 부착물 및 구리함유 고저항층이 산화된다.
통상적인 방법은 공지의 애싱법과 같은 레지스트 패턴의 제거방법으로서, 황산 등을 사용하는 방법이 사용될 수 있다. 이와 같이 개구의 측벽 및 저벽에 형성된 구리함유 부착물 및 구리함유 고저항층은 상기한 바와 같이 완전히 산화될수 있다.
이하, 본 발명의 1 실시예에 의한 반도체장치의 제조방법을 첨부 도면을 참조하여 상세히 설명한다.
도1(a)에 도시한 바와 같이, 트랜지스터 및 커패시터는, 확산층(소스/드레인)(2) 등을 갖는 실리콘(Si) 기판(23)상에, 공지의 포토리소그라피, 드라이에칭 및 CVD법 등을 사용하여, 소자분리영역(SiO2막)(1) 및 게이트전극(3)을 형성하는 공정, 및 각종 이온주입을 행하는 공정을 포함하는 공정에 의해 제조된다. 그 후, CVD 법에 의해 BPSG 막(5)을 퇴적시키고, CMP 법에 의해 평탄화를 행한다. 다음. 포토레지스트(6)를 마스크로 하여 포토리소그라피 및 드라이에칭 공정에 의해 콘택트홀(4)을 형성한다). 도1(a)에 있어서는, 저저항화를 위해, 게이트전극(3)의 표면 및 확산층(2)의 표면을 실리사이드화하고, 각각, 실리사이드층(3',2')을 형성한다. 또한, 부호 2b는 단채널효과를 방지하기 위한 저농도확산층이고, 부호 3b는 측벽이다.
다음, 도1(b)에 도시한 바와 같이, 각 콘택트홀(4)에 스퍼터링법에 의해 TiN/Ti 적층막(7)을 퇴적시킨 다음, CVD법에 의해 텅스텐(W)막(8)을 퇴적시킨다. 다음, CMP법에 의해, 각 콘택트홀내에만 TiN/Ti 적층막(7)과 W막(8)이 남도록 평탄화를 행하여 W 플러그를 형성한다.
다음, 도1(c)에 도시한 바와 같이, W 플러그 및 BPSG막(5)상에 CVD법을 사용하여 PE-SiO2막(9)을 퇴적시키고, 포토리소그라피 및 드라이에칭 공정을 사용하여, W 플러그상에 배선용 콘택트홀(10)을 형성한다.
다음, 도1(d)에 도시한 바와 같이, W 플러그상에, 반응성 스퍼터링법이나 CVD 법에 의해, Ti, TiN, Ta, TaN 또는 WN과 같은 금속으로 이루어지는 배리어 메탈(11)을 퇴적시키고, 다시 스퍼터링법, CVD 법 또는 ECD 법을 사용하여 Cu막(12)을 퇴적시키며, CMP 법에 의해 배선용 콘택트홀내에만 배리어 메탈(11)과 Cu막(12)이 남도록 평탄화를 행하여 1층째 Cu 배선을 형성한다.
다음, 도1(e)에 도시한 바와 같이, 1층째 Cu 배선(12) 및 PE-SiO2막(9)상에 SiN막(13) 및 SiO2막(PE-TEOS 막 등)(14)을 순차 퇴적시키고, 포토리소그라피 및 드라이에칭 공정을 사용하여, 2층째 배선용의 요부(15)를 형성한다. 이어서, 불소함유 가스를 사용하여 포토레지스트(16)를 마스크로 하여 드라이 에칭에 의해 비아홀(17)을 개구한다. 이 때, 두개의 순서, 즉 비아홀의 개구와 배선용 요부의 형성 순서는 바뀌어도 문제는 없다. Cu는 증기압이 낮고, 비아홀 형성 공정시에 드라이에칭용으로 사용하는 가스와 반응하기 때문에, 그 반응생성물로서 형성되는 구리함유 부착물(19)이 비아홀의 측벽부 및 상부에 부착한다. 또한, 비아홀의 저부에는, 에칭용으로 사용되는 불소(F)가 침투하고, 1층째 Cu 배선(12)의 표면이 고저항층(Cu와 F의 혼합물로 이루어지는 고저항층)(18)로 변질된다.
다음, 도1(f)에 도시한 바와 같이, 상기 비아홀 및 배선용 요부의 형성 후, 산소 플라즈마 분위기중에서 산화/애싱을 함으로써, 포토레지스트를 제거하는 동시에, 개구의 내면(개구부의 측벽 및 저부)에 형성된 구리함유 부착물 및 고저항층을 완전히 산화시킨다. 도1(f)에 있어서, 부호 20은 생성된 산화물을 나타낸다
이 때의 산화/애싱 조건(레지스트막두께가 1OOO nm인 경우)는, 이하와 같다.
산화/애싱조건:
O2: 300 sccm,
압력: l torr,
마이크로파 출력: 1400 W
온도: 200℃,
시간: 120초 이상
이 경우, 기판온도를 250℃ 정도까지 상승시켜 산화율을 증가시켜도 좋다.
그 후, 상기 반도체기판을, 상온에서 구연산을 주성분으로 하는 용액으로 세정한다. 예컨대, 구연산(C6H8O7)을 구연산 수화물로서 30∼32% 함유하고, 기타, SO4, Cl, PO4을 수 ppm 함유한 용액을, 순수로 10% 희석한 다음, 20∼30℃의 온도로 상기 용액을 안정화시킨 후, 처리를 행한다. 그 결과, 도 1(g)에 도시한 바와 같이, 산화물(20)이 완전히 제거된다.
개구부의 측벽 및 상부에 형성된 구리함유 부착물 및, 개구부에 형성된 고저항층을 산화/애싱에 의해 완전히 산화하고, 구연산을 주성분으로 하는 용액으로 완전히 제거함으로써, 개구부의 측벽 및 상부에 형성된 구리함유 부착물을 완전히 제거함과 동시에, Cu 배선의 표면도 완전히 청정화할 수 있다.
또, 산화/애싱 공정 대신 이하의 공정을 사용하는 것도 가능하다.
우선, 통상의 방법에 의해 포토레지스트를 제거한다. 예컨대, 종래의 레지스트 애싱법 또는 황산 등을 사용하여 레지스트를 제거한다. 그 후, 산소분위기중에서 열처리를 행하여 구리함유 부착물 등의 완전 산화를 행한다. 예컨대, 열처리는 온도 300℃ 이상에서 적어도 10분 이상 행한다. 그 후, 상기 산화물을 상온에서 구연산을 주성분으로 하는 용액으로 완전히 제거한다.
다음, 도1(h)에 도시한 바와 같이, 1층째 Cu 배선상에 형성된 비아홀 및 2층째 배선용 요부에, 스퍼터링법이나 CVD법에 의해, 배리어 메탈(21)을 퇴적시킨 후, 이어서, 스퍼터링법, CVD 법 또는 ECD 법을 사용하여 Cu막(22)을 퇴적하고, CMP법에 의해, 비아홀 및 요부내에만 배리어 메탈(21) 및 Cu막(22)을 남도록평탄화를 행하여 2층째 Cu배선을 형성한다.
그 후, 도1(e)∼(h)의 공정을 반복하여 배선재료로서 Cu를 사용한 경우의 다층배선 형성이 행하여진다.
이상과 같이 본 발명에 의한 반도체장치의 제조방법은, 개구부의 형성시 개구부의 측벽 또는 상부에 부착하는 구리함유 부착물을 완전히 제거함과 동시에, 개구부의 저부에 형성되는 고저항층도 완전히 제거할 수 있으며, 도전체층 표면도 청정화할 수 있다. 이 방법은, 비아홀의 저항치 및 배선 저항치의 증가, 배선지연, 및 배선의 신뢰성 저하를 초래하지 않고 다층배선 형성을 행할 수 있어, 극도로 높은 신뢰성을 갖는 반도체장치를 제조하도록 사용될 수 있다.

Claims (4)

  1. 반도체기판상에 주성분으로 구리 또는 그의 합금으로 이루어지는 도전층을 형성하는 공정;
    상기 도전층상에 절연층을 형성하는 공정;
    상기 도전층에 달하도록 레지스트 패턴을 마스크로 사용하여 상기 절연층에 개구를 형성하는 공정;
    상기 반도체기판을 산소플라즈마 분위기중에서 산화/애싱을 행하여 레지스트 패턴을 제거하고 상기 개구부의 적어도 내면을 산화시키는 공정; 및
    상온에서 구연산을 주성분으로 함유하는 용액으로 상기 개구부의 적어도 내면을 세정하는 공정;을 포함하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 구연산을 주성분으로 함유하는 용액은 구연산의 10% 수용액인 반도체장치의 제조방법.
  3. 제1항에 있어서, 산소 플라즈마 분위기에서의 산화/애싱 처리는 마이크로파출력이 약 1000∼2000 W로 유지되고, 온도가 180∼300℃에서 유지되고, 산소가 약 100 sccm∼500 sccm의 유속으로 공급되는 분위기에서 약 2∼10분간 실시되는, 반도체장치의 제조방법.
  4. 반도체기판상에 주성분으로 구리 또는 그의 합금으로 이루어지는 도전층을 형성하는 공정;
    상기 도전층상에 절연층을 형성하는 공정;
    상기 도전층에 달하도록 레지스트 패턴을 마스크로 사용하여 상기 절연층에 개구를 형성하는 공정;
    상기 레지스트 패턴을 제거하는 공정;
    상기 반도체기판을 산소 분위기중에서 열처리를 행하여 상기 개구부의 적어도 내면을 산화시키는 공정; 및
    상온에서 구연산을 주성분으로 함유하는 용액으로 상기 개구부의 적어도 내면을 세정하는 공정;을 포함하는 반도체장치의 제조방법.
KR10-1999-0052165A 1998-11-26 1999-11-23 반도체 장치의 제조방법 KR100369746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33510098A JP3475100B2 (ja) 1998-11-26 1998-11-26 半導体装置の製造方法
JP10-335100 1998-11-26

Publications (2)

Publication Number Publication Date
KR20000035629A true KR20000035629A (ko) 2000-06-26
KR100369746B1 KR100369746B1 (ko) 2003-01-29

Family

ID=18284780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0052165A KR100369746B1 (ko) 1998-11-26 1999-11-23 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US6376364B1 (ko)
JP (1) JP3475100B2 (ko)
KR (1) KR100369746B1 (ko)
TW (1) TW447043B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639223B2 (ja) 2001-05-14 2005-04-20 松下電器産業株式会社 埋め込み配線の形成方法
JP2006156486A (ja) * 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
US20070178611A1 (en) * 2006-01-30 2007-08-02 Shoaib Zaidi Semiconductor wafer having measurement area feature for determining dielectric layer thickness
JP2009038103A (ja) * 2007-07-31 2009-02-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法と半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188856A (ja) 1988-01-22 1989-07-28 Matsushita Electric Ind Co Ltd レジスト除去方法
JPH0669203A (ja) 1992-08-14 1994-03-11 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH0697172A (ja) * 1992-09-16 1994-04-08 Kawasaki Steel Corp 半導体装置の洗浄方法
JP2679671B2 (ja) * 1995-03-30 1997-11-19 日本電気株式会社 半導体記憶装置の容量素子の製造方法
JP3256941B2 (ja) * 1997-03-25 2002-02-18 株式会社デンソー 化合物半導体の表面処理方法
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
JP3279532B2 (ja) * 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6147002A (en) * 1999-05-26 2000-11-14 Ashland Inc. Process for removing contaminant from a surface and composition useful therefor

Also Published As

Publication number Publication date
TW447043B (en) 2001-07-21
JP2000164703A (ja) 2000-06-16
KR100369746B1 (ko) 2003-01-29
US6376364B1 (en) 2002-04-23
JP3475100B2 (ja) 2003-12-08

Similar Documents

Publication Publication Date Title
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
EP1041614B1 (en) Plasma cleaning process for openings formed in one or more low dielectric constant insulation layers over copper metallization integrated circuit structures
KR100482180B1 (ko) 반도체 소자 제조방법
US7419916B2 (en) Manufacturing method of semiconductor device
JP2003100871A (ja) 銅／低ｋ配線を形成するための二重ハードマスク法
JPH1116912A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
US6040240A (en) Method for forming interconnection structure
US6037250A (en) Process for forming multilevel interconnection structure
KR20080015931A (ko) 구리 박리 방지된 반도체 장치 및 그 제조 방법
KR100369746B1 (ko) 반도체 장치의 제조방법
US6927160B1 (en) Fabrication of copper-containing region such as electrical interconnect
KR100603703B1 (ko) 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법
KR100282231B1 (ko) 반도체 장치의 배선 제조 방법
CN111834197A (zh) 半导体结构及其制备方法
KR100744801B1 (ko) 반도체 장치의 금속배선 형성방법
KR100560941B1 (ko) 고전압 소자의 금속 배선 형성 방법
KR20060005182A (ko) 에어 갭을 갖는 절연막 형성방법 및 이를 이용한 반도체소자의 구리 금속배선 형성방법
KR20030003331A (ko) 반도체 소자의 구리 배선 형성 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
KR20240042464A (ko) 망간 및 그래핀을 사용하는 금속 배선을 위한 배리어 구성
KR100699593B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20040001993A (ko) 구리 금속 배선 형성방법 및 이를 이용한 반도체 소자의다층 배선 형성방법
JP2003109955A (ja) 半導体装置及び半導体装置の製造方法
US20050051191A1 (en) [cleaning method used in interconnect process]
JP2005191471A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee