KR102142981B1 - 나노패턴을 가지는 금속층 제조방법 - Google Patents

나노패턴을 가지는 금속층 제조방법 Download PDF

Info

Publication number
KR102142981B1
KR102142981B1 KR1020180061151A KR20180061151A KR102142981B1 KR 102142981 B1 KR102142981 B1 KR 102142981B1 KR 1020180061151 A KR1020180061151 A KR 1020180061151A KR 20180061151 A KR20180061151 A KR 20180061151A KR 102142981 B1 KR102142981 B1 KR 102142981B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
protective layer
metal
polymer
Prior art date
Application number
KR1020180061151A
Other languages
English (en)
Other versions
KR20190135756A (ko
Inventor
권순근
김영진
임형준
김기홍
최기봉
이재종
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020180061151A priority Critical patent/KR102142981B1/ko
Publication of KR20190135756A publication Critical patent/KR20190135756A/ko
Application granted granted Critical
Publication of KR102142981B1 publication Critical patent/KR102142981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings

Abstract

본 발명의 일실시예는 금속층에 형성되는 나노패턴을 균일하고 깨끗하게 제조할 수 있는 나노패턴을 가지는 금속층 제조방법을 제공한다. 여기서, 나노패턴을 가지는 금속층 제조방법은 제1코팅단계, 제2코팅단계, 제1금속층 형성단계, 제1분리단계 그리고 제거단계를 포함한다. 제1코팅단계는 폴리머층에 형성되는 나노패턴의 상부에 보호층을 코팅한다. 제2코팅단계는 보호층의 상부에 전기도금을 위한 금속소재의 시드층을 코팅한다. 제1금속층 형성단계는 전기도금을 통해 시드층의 상부에 나노패턴에 대응되는 제1전사패턴을 가지는 제1금속층을 형성한다. 제1분리단계는 제1금속층, 시드층 및 보호층으로부터 폴리머층을 분리한다. 제거단계는 보호층 상에 잔존하는 잔존 폴리머를 제거한다. 보호층은 잔존 폴리머가 제거되는 과정에서 제1전사패턴이 손상되는 것을 방지하도록 제1금속층을 보호한다.

Description

나노패턴을 가지는 금속층 제조방법{METHOD OF MANUFACTURING METAL LAYER HAVING NANO PATTERN}
본 발명은 나노패턴을 가지는 금속층 제조방법에 관한 것으로, 더욱 상세하게는 금속층에 형성되는 나노패턴을 균일하고 깨끗하게 제조할 수 있는 나노패턴을 가지는 금속층 제조방법에 관한 것이다.
최근, 선격자 편광자(wire grid polarizer), 초발수성 표면 등 나노 패턴을 이용한 대면적 제품이 주요한 산업 아이템으로 주목을 받고 있다. 나노 제품이 상용화되기 위해서는 대면적 대량 생산이 가능해야 하며, 이를 위한 가장 효과적인 방법은 롤투롤(roll-to-roll) 공정을 이용한 프린팅 공정을 적용하는 것이다.
롤투롤 공정을 이용한 기능성 필름의 생산을 위해서는 원하는 패턴을 포함하는 몰드 제작이 중요하다. 특히, 반복적인 재생 및 생산성 향상을 위해서는 일정 강성이 유지되는 금속으로 이루어진 금속 나노패턴을 포함하는 금속 몰드 제작이 중요하다.
종래에는 투명 전극 패턴, 재귀반사 패턴과 같이 마이크론 크기의 패턴을 가진 원통 금형은 주로 기계 가공 방법으로 제작하였다. 이 방법은 원통 금형의 크기에 상관없이 연속적인 패턴을 가진 금형을 생산할 수 있으며, 금속 표면 자체에 패턴을 제작할 수 있어 매우 경제적인 장점을 가진다. 그러나 이 방법은 나노미터 크기의 패턴을 제작하기가 어려운 문제점이 있다.
다른 방법으로 E-beam을 이용하여 원통 금형을 제작하고도 있다. 이 방법에서는 금속형 원통 금형 표면에 e-beam 용 레지스트를 도포한 후 전용 시스템에서 e-beam을 이용하여 패턴을 제작한다. 이 방법은 수십 나노미터(nm)까지 제작할 수 있는 높은 정밀도를 가지지만, 제작 시간이 매우 길고, e-beam 리소그래피 공정을 수행하는 진공 챔버 크기의 한계로 원통 금형의 크기가 제한되는 문제점이 있다.
나노패턴을 갖는 금형을 경제적인 방법으로 제작할 수 있는 방법으로 나노임프린트 리소그래피를 이용하여 제작된 대면적 폴리머 나노패턴을 이용하는 방법이 연구되고 있다. 이 방법은 나노임프린트 리소그래피 공정으로 제작된 폴리머 나노패턴을 대상으로 전기 도금 공정을 통하여 금속 나노패턴을 제작하게 된다. 그러나 전기 도금 후에 이형을 통하여 나노패턴이 포함된 금속 층을 폴리머 나노패턴으로부터 분리하는 과정에서 금속 층의 표면에 폴리머가 묻어나오는 문제가 발생하여, 이를 해결할 수 있는 공정 기술이 필요한 상황이다.
대한민국 공개특허공보 제2016-0029946호(2016.03.16. 공개)
상기와 같은 문제점을 해결하기 위하여, 본 발명이 이루고자 하는 기술적 과제는 금속층에 형성되는 나노패턴을 균일하고 깨끗하게 제조할 수 있는 나노패턴을 가지는 금속층 제조방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일실시예는 폴리머층에 형성되는 나노패턴의 상부에 보호층을 코팅하는 제1코팅단계; 상기 보호층의 상부에 전기도금을 위한 금속소재의 시드층을 코팅하는 제2코팅단계; 전기도금을 통해 상기 시드층의 상부에 상기 나노패턴에 대응되는 제1전사패턴을 가지는 제1금속층을 형성하는 제1금속층 형성단계; 상기 제1금속층, 상기 시드층 및 상기 보호층으로부터 상기 폴리머층을 분리하는 제1분리단계; 그리고 상기 보호층 상에 잔존하는 잔존 폴리머를 제거하는 제거단계를 포함하고, 상기 보호층은 상기 잔존 폴리머가 제거되는 과정에서 상기 제1전사패턴이 손상되는 것을 방지하도록 상기 제1금속층을 보호하는 것을 특징으로 하는 나노패턴을 가지는 금속층 제조방법을 제공한다.
본 발명의 실시예에 있어서, 상기 보호층은 실리콘(Si)을 포함하는 무기질 소재로 이루어질 수 있다.
본 발명의 실시예에 있어서, 상기 폴리머층은 PMMA(폴리메틸 메타크릴레이트), PC(폴리카보네이트), PET(폴리에틸렌 테레프타레이트) 중 어느 하나의 소재로 이루어질 수 있다.
본 발명의 실시예에 있어서, 상기 시드층은 구리(Cu)를 포함하는 전기전도성 소재로 이루어질 수 있다.
본 발명의 실시예에 있어서, 상기 제1금속층은 니켈(Ni) 또는 구리(Cu) 소재로 이루어질 수 있다.
본 발명의 실시예에 있어서, 상기 제거단계 이후에, 전기도금을 통해 상기 보호층의 상부에 상기 제1전사패턴에 대응되는 제2전사패턴을 가지는 제2금속층을 형성하는 제2금속층 형성단계; 및 상기 보호층으로부터 상기 제2금속층을 분리하는 제2분리단계를 더 포함할 수 있다.
본 발명의 실시예에 있어서, 상기 보호층은 제1두께로 형성되고, 상기 시드층의 상부에 상기 보호층이 코팅된 상태에서도 상기 보호층의 상부에 전기도금이 가능하도록, 상기 시드층은 상기 제1두께보다 두꺼운 제2두께로 형성될 수 있다.
본 발명의 실시예에 있어서, 상기 제2금속층은 니켈(Ni) 또는 구리(Cu) 소재로 이루어질 수 있다.
본 발명의 실시예에 따르면, 시드층을 코팅하기 전에 보호층이 코팅되기 때문에, 전기도금 및 이형 후에 잔존 폴리머를 제거하기 위해 강한 산성 용액에서의 용해 과정 동안에도 보호층 아래의 금속 나노패턴이 손상을 입지 않도록 할 수 있으며, 이를 통해, 최종적으로 얻어지는 금속 나노패턴은 균일하고 깨끗하게 형성될 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법을 나타낸 흐름도이다.
도 2는 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법에 따른 공정을 나타낸 공정예시도이다.
도 3은 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법으로 제조되는 금속층을 나타낸 사진이다.
도 4는 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법에서 제1분리단계를 거친 후의 현미경 이미지를 나타낸 사진이다.
도 5는 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법에서 제거단계를 거친 후의 현미경 이미지를 나타낸 사진이다.
도 6은 본 발명의 제2실시예에 따른 나노패턴을 가지는 금속층 제조방법을 나타낸 흐름도이다.
도 7은 본 발명의 제2실시예에 따른 나노패턴을 가지는 금속층 제조방법에 따른 공정을 나타낸 공정예시도이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 “연결(접속, 접촉, 결합)”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 “간접적으로 연결”되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, “포함하다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법을 나타낸 흐름도이고, 도 2는 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법에 따른 공정을 나타낸 공정예시도이다.
도 1 및 도 2에서 보는 바와 같이, 나노패턴을 가지는 금속층 제조방법은 제1코팅단계(S110), 제2코팅단계(S120), 제1금속층 형성단계(S130), 제1분리단계(S140) 그리고 제거단계(S150)를 포함할 수 있다.
제1코팅단계(S110)는 폴리머층(200)에 형성되는 나노패턴(210)의 상부에 보호층(300)을 코팅하는 단계일 수 있다.
폴리머층(200)은 필름 형태일 수 있다.
폴리머층(200)의 나노패턴(210)은 최종적으로 얻고자 하는 타깃나노패턴의 반전 형태로 형성될 수 있다.
폴리머층(200)은 열을 가하면서 압착하면 성형이 가능한 폴리머 소재로 이루어질 수 있다. 예를 들면, 폴리머층(200)은 PMMA(폴리메틸 메타크릴레이트), PC(폴리카보네이트), PET(폴리에틸렌 테레프타레이트) 중 어느 하나의 소재로 이루어질 수 있다.
폴리머층(200)은 특별히 한정되지 않는 다양한 공정을 통해 제조될 수 있다. 예를 들면, 실리콘(Si) 마스터 패턴을 제작하고, 실리콘 마스터 패턴으로부터 PDMS(폴리디메틸실록산) 복제공정을 통하여 PDMS 소프트 스탬프를 제작할 수 있다. 그리고, PDMS 소프트 스탬프를 이용하여 열(Thermal) 나노임프린트 리소그래피 공정 또는 자외선(UV) 나노임프린트 리소그래피 공정을 실시하여 PMMA 필름의 표면 상에 PDMS 소프트 스탬프의 반전 형상으로, 실리콘 마스터 패턴과 동일한 형상의 나노패턴(210)을 가지는 폴리머층(200)을 얻을 수 있다.
보호층(300)은 폴리머층(200)에 형성되는 나노패턴(210)의 상부에 코팅될 수 있다.
보호층(300)은 내산성 및 내열성 중 어느 하나 이상의 특성을 가지는 소재로 이루어질 수 있다. 바람직하게는 보호층(300)은 무기물 박막층일 수 있으며, 무기물 소재로는 실리콘(Si)이 사용될 수 있다.
보호층(300)은 스퍼터링(Sputtering), 전자빔증착법(e-beam evaporation) 등의 박막 코팅 공정을 통해 코팅될 수 있다.
제2코팅단계(S120)는 보호층(300)의 상부에 전기도금을 위한 금속소재의 시드층(400)을 코팅하는 단계일 수 있다.
시드층(400)은 전기도금 공정에서 전극과 연결될 수 있으며, 이를 통해, 시드층(400)의 상부에 원하는 금속이온이 도금되도록 할 수 있다.
시드층(400)은 스퍼터링, 전자빔증착법 등의 박막 코팅 공정을 통해 코팅될 수 있다. 시드층(400)은 구리(Cu)를 포함하는 전기전도성 소재로 이루어질 수 있다.
제1금속층 형성단계(S130)는 전기도금을 통해 시드층(400)의 상부에 나노패턴(210)에 대응되는 제1전사패턴(510)을 가지는 제1금속층(500)을 형성하는 단계일 수 있다.
제1금속층 형성단계(S130)는 금속 도금 용액 조(Bath) 안에서 전기도금(Electroplating) 공정을 통하여 수행될 수 있다.
전기도금 공정을 통해서 시드층(400)의 상부에는 제1금속층(500)이 형성될 수 있다. 제1금속층(500)은 니켈(Ni)로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 구리(Cu)로 형성될 수도 있다.
제1금속층(500)에 형성되는 제1전사패턴(510)은 폴리머층(200)에 형성되는 나노패턴(210)의 반전 형태이고, 최종적으로 얻고자 하는 타깃나노패턴일 수 있다.
제1분리단계(S140)는 보호층(300)으로부터 폴리머층(200)을 분리하는 단계일 수 있다.
제1분리단계(S140)는 이형(Demolding) 공정을 통하여 폴리머층(200)를 분리함으로써, 최종적으로 금속의 나노패턴을 가지는 얻는 단계일 수 있다. 다시 말하면, 제1전사패턴(510)을 가지는 제1금속층(500)을 얻는 단계일 수 있다.
제거단계(S150)는 보호층(300) 상에 잔존하는 잔존 폴리머(220)를 제거하는 단계일 수 있다.
제1분리단계(S140)에서, 보호층(300)으로부터 폴리머층(200)이 분리되었을 때, 보호층(300) 상에는 폴리머층(200)의 일부가 남아 잔존할 수 있다.
그리고, 이러한 잔존 폴리머(220)는 제1금속층(500)의 제1전사패턴(510)의 표면 상에 폴리머 필름 조각(Flake)들이 묻어 나오는 형태를 띌 수 있다.
일반적으로, 경화 전의 PMMA 또는 PC 등의 재질의 폴리머 또는 폴리머 레지스트는 아세톤(Acetone), 메틸에틸케톤(Methylethylketone) 등의 유기 용매에 의하여 쉽게 용해되어 제거될 수 있다.
그러나, 열 나노임프린트 리소그래피 또는 자외선 나노임프린트 리소그래피 공정 동안 열 또는 자외선에 의하여 경화된 폴리머 또는 폴리머 레지스트는 아세톤, 메틸에틸케톤 등의 유기 용매에 의한 용해 방법으로 제거하기가 매우 어렵다.
따라서, 제1금속층(500)에 발생된 잔존 폴리머(220)를 제거하기 위해서는 강한 산에서의 용해 또는 강한 열 에너지(집광 빔, 고온 열처리)에 의한 탄화를 통한 제거 방법이 필요하다. 그러나, 강한 산에 의한 용해 또는 강한 열 에너지에 의한 탄화를 통한 제거 방법을 적용할 경우, 금속 소재로 형성되는 나노패턴이 손상될 수 있다.
본 발명에서는 시드층(400)을 코팅하기 전에 보호층(300)이 코팅되기 때문에, 전기도금 및 이형 후에 잔존 폴리머(220)를 제거하기 위해 강한 산성 용액에서의 용해 과정 동안에도 보호층(300) 아래의 금속 나노패턴이 손상을 입지 않도록 할 수 있다. 즉, 보호층(300)은 잔존 폴리머(220)가 제거되는 과정에서 제1전사패턴(510)이 손상되는 것을 방지하도록 제1금속층(500)을 보호할 수 있다.
이하에서는, 실시예를 통하여 구체적으로 설명한다.
먼저, 선폭(Linewidth) 150nm, 선 간의 간격(Space) 250nm, 피치(Pitch) 400nm를 가지는 8인치 실리콘 마스터 패턴으로부터 PDMS 복제공정을 통하여 PDMS 소프트 스탬프를 제작하였다.
그리고, PMMA 필름 기판을 대상으로 PDMS 소프트 스탬프를 이용하여 열 나노임프린트 리소그래피 공정을 통하여, PMMA 필름의 표면 상에 PDMS소프트 스탬프에 형성되는 패턴의 반전 형상이면서, 실리콘 마스터 패턴과 동일한 나노패턴을 가지는 폴리머(PMMA) 필름을 제작하였다.
그리고, 폴리머(PMMA) 필름의 나노패턴 상부에 스퍼터링 공정을 통해서 보호층(300)에 해당하는 실리콘 박막층을 코팅하였다.
실리콘 박막층은 5nm의 두께로 코팅하였다.
그리고, 실리콘 박막층의 상부에 구리(Cu) 시드층을 코팅하였다.
시드층은 50nm의 두께로 코팅하였다.
이후, 시드층(50nm), 보호층(5nm) 및 PMMA 나노패턴을 가지는 폴리머(PMMA) 필름을 니켈(Ni) 도금 조(Bath)에 넣고, 전기도금을 수행하여, 시드층 상에 제1금속층(500)에 해당하는 니켈 금속층을 생성하였다.
그리고, 이형(Demolding) 공정을 통하여 니켈 금속층과 PMMA 필름을 분리하였다. 여기서, 표면 에너지 차이로 인하여, 니켈 금속층의 금속 패턴 표면 쪽으로, 실리콘 박막층 및 구리 시드층이 넘어오게 되는데, 이때, PMMA 필름의 일부가 실리콘 박막층에 묻어 불순물로 잔존하게 된다.
실리콘 박막층에 묻은 PMMA 불순물, 즉, PMMA필름의 일부를 제거하기 위해서, 강산 용액이 담긴 조(Bath)에 PMMA 불순물이 묻은 니켈 금속층을 24시간 동안 담가 두었다. 강산 용액으로는 Nanostrip 용액이 사용되었다.
도 3은 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법으로 제조되는 금속층을 나타낸 사진이다. 여기서, 도 3의 (a)는 강산 용액으로 PMMA 불순물을 제거하기 전의 사진이고, 도 3의 (b)는 강산 용액으로 PMMA 불순물을 제거한 상태의 사진이다.
먼저, 도 3의 (a)에서 보는 바와 같이, 니켈 금속층, 즉, 제1금속층(500)에 코팅된 보호층(300)의 많은 영역에 PMMA 불순물, 즉, 잔존 폴리머(220)가 묻어 있는 것을 알 수 있다.
그러나, 도 3의 (b)에서 보는 바와 같이, 강산 용액에서 24시간 담긴 후에는, 잔존 폴리머(220)가 제거되어 보호층(300)과 제1금속층(500)의 나노패턴이 깨끗하게 나타나서 이에 의한 빛의 회절로 무지개 산란 빛이 넓게 나타나는 것을 확인할 수 있다.
그리고, 도 4는 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법에서 제1분리단계를 거친 후의 현미경 이미지를 나타낸 사진이다. 여기서, 도 4의 (a)는 광학 현미경 이미지이고, 도 4의 (b) 및 (c)는 전자 현미경 이미지이다. 도 4의 (b)는 도 4의 (a)의 일부 지점에 대한 전자 현미경 이미지이고, 도 4의 (c)는 도 4의 (a)의 일부 지점을 12.5배 확대한 이미지이다.
먼저, 도 4의 (a)에서 보는 바와 같이, 제1분리단계(S140)를 거치고, 아직 제거단계(S150)를 거치지 않은 제1금속층(500)의 대부분은 일정 두께의 잔존 폴리머(220)에 덮여서 제1전사패턴(510)이 불균일하게 관찰되는 것을 확인할 수 있다.
도 4의 (b)는 도 4의 (a)의 일 부분(A)에 대한 전자 현미경 이미지로써, 10.0kV, 10.3mm×400의 배율로 촬영된 것이다. 도 4의 (b)를 참조하면, 제1금속층(500)의 제1전사패턴(510)과 잔존 폴리머(220)가 확인된다.
일 부분(A)에 대해 분광분석법(EDS)을 실시하여, 조성을 분석한 결과는 아래 표1과 같다.
구분 중량% 원자%
C 38.82 70.79
O 6.28 8.6
Si 2.7 2.11
Ni 17.83 6.65
Cu 34.37 11.85
Totals 100 100
표 1에서 보는 바와 같이, 일 부분(A)에서는 시드층을 이루는 구리가 34.37 중량% 및 11.85 원자%로 확인되었고, 제1금속층을 이루는 니켈은 17.83 중량% 및 6.65 원자%로 확인되었고, 보호층을 이루는 실리콘은 2.70 중량% 및 2.11 원자%로 확인되었다. 그리고, 탄소가 38.82 중량% 및 70.79 원자%로 확인되었는데, 상기 탄소는 PMMA 필름으로부터 얻어진 잔존 PMMA 불순물인 것으로 파악되었다.
도 4의 (c)는 도 4의 (a)의 일 부분(A)을 10.0kV, 10.3mm×5,000의 배율로 확대한 것으로, 도 4의 (c)에서 보는 바와 같이, 제1금속층(500)에 형성되는 제1전사패턴(510)의 일부가 잔존 폴리머(220)에 덮여 있는 것이 확인된다.
도 5는 본 발명의 제1실시예에 따른 나노패턴을 가지는 금속층 제조방법에서 제거단계를 거친 후의 현미경 이미지를 나타낸 사진이다. 여기서, 도 5의 (a)는 광학 현미경 이미지이고, 도 5의 (b) 및 (c)는 전자 현미경 이미지이다. 도 5의 (b)는 도 5의 (a)의 일부 지점에 대한 전자 현미경 이미지이고, 도 5의 (c)는 도 5의 (a)의 일부 지점을 125배 확대한 이미지이다.
먼저, 도 5의 (a)에서 보는 바와 같이, 제거단계(S150)를 거친 제1금속층(500)의 대부분에서 잔존 폴리머(220)가 제거되어 제1전사패턴(510)이 균일하게 관찰되는 것을 확인할 수 있다.
도 5의 (b)는 도 5의 (a)의 일 부분(B)에 대한 전자 현미경 이미지로써, 10.0kV, 10.3mm×400의 배율로 촬영된 것이다. 도 5의 (b)를 참조하면, 제1금속층(500)의 제1전사패턴(510)과, 약간의 잔존 폴리머(220)가 확인된다.
일 부분(B)에 대해 분광분석법(EDS)을 실시하여, 조성을 분석한 결과는 아래 표2와 같다.
구분 중량% 원자%
C 6.12 20.55
O 7.89 19.9
Si 4.24 6.09
Ni 29.84 20.5
Cu 51.91 32.96
Totals 100 100
표 2에서 보는 바와 같이, 일 부분(B)에서는 시드층을 이루는 구리가 51.91 중량% 및 32.96 원자%로 확인되었고, 제1금속층을 이루는 니켈은 29.84 중량% 및 20.50 원자%로 확인되었고, 보호층을 이루는 실리콘은 4.24 중량% 및 6.09 원자%로 확인되었다.
잔존 폴리머(220)를 제거하기 전과 제거한 후의 탄소 함량을 비교해보면, 탄소는 38.82 중량% 에서 6.12 중량%로 0.16배 감소하였고, 70.79 원자%에서 20.55 원자%로 0.29배 감소하였다.
탄소는 PMMA 필름으로부터 얻어진 잔존 PMMA 불순물이기 때문에, 이를 통해, PMMA 잔존 불순물이 제거단계(S150)를 거치면서 강산에 의해 대부분이 용해된 것으로 확인된다.
한편, 잔존 폴리머(220)를 제거하기 전과 제거한 후의 조성물의 중량%를 비교해보면, 구리는 34.37 중량%에서 51.91 중량%로 1.51배 증가하였고, 니켈은 17.83 중량%에서 29.84 중량%로 1.67배 증가하였고, 실리콘은 2.70 중량%에서 4.24 중량%로 1.57배 증가하였다. 즉, 구리, 니켈 및 실리콘은 1.51 내지 1.67배의 범위에서 비교적 고르게 증가하였다.
그리고, 잔존 폴리머(220)를 제거하기 전과 제거한 후의 원자%를 비교해보면, 구리는 11.85 원자%에서 32.96 원자%로 2.78배 증가하였고, 니켈은 6.65 원자%에서 20.50 원자%로 3.08배 증가하였고, 실리콘은 2.11 원자%에서 6.09 원자%로 2.89배 증가하였다. 즉, 구리, 니켈 및 실리콘은 2.78 내지 3.08배의 범위에서 비교적 고르게 증가하였다.
이를 통해, 보호층뿐만 아니라, 보호층에 의해 시드층 및 제1금속층(500)이 모두 강산에 의해 부식되지 않았음을 알 수 있다. 즉, 최상층의 보호층이 강산에 의해 제1전사패턴(510)을 부식시키는 것을 막는 보호기능을 잘 구현하고 있음을 짐작할 수 있다.
도 5의 (c)는 도 5의 (a)의 일 부분(B)을 10.0kV, 10.3mm×50,000의 배율로 확대한 것으로, 도 5의 (c)에서 보는 바와 같이, 제1금속층(500)에 형성되는 제1전사패턴(510)이 균일하고 깨끗하게 형성된 것이 확인된다.
제1금속층(500)은 롤러의 원주면에 감겨서 롤투롤 공정 용 롤러 금형으로 제작될 수 있다. 이러한 방법을 사용하면, 롤러 금형을 용이하게 제작할 수 있고, 롤러 금형의 원주면에는 제1전사패턴으로 구현되는 균일하고 깨끗한 금속 나노패턴이 마련될 수 있다.
도 6은 본 발명의 제2실시예에 따른 나노패턴을 가지는 금속층 제조방법을 나타낸 흐름도이고, 도 7은 본 발명의 제2실시예에 따른 나노패턴을 가지는 금속층 제조방법에 따른 공정을 나타낸 공정예시도이다. 본 실시예에서는 제거단계 이후에 공정단계가 더 추가되어 이루어질 수 있으며, 다른 구성은 전술한 제1실시예와 동일하므로, 반복되는 내용은 가급적 생략한다.
도 6 및 도 7에서 보는 바와 같이, 나노패턴을 가지는 금속층 제조방법은 제1코팅단계(S110), 제2코팅단계(S120), 제1금속층 형성단계(S130), 제1분리단계(S140), 제거단계(S150), 제2금속층 형성단계(S160) 그리고 제2분리단계(S170)를 포함할 수 있다.
제1코팅단계(S110), 제2코팅단계(S120), 제1금속층 형성단계(S130), 제1분리단계(S140) 및 제거단계(S150)는 전술하였으므로, 설명은 생략한다.
제2금속층 형성단계(S160)는 제거단계(S150) 이후에 전기도금을 통해 보호층(300)의 상부에 제1전사패턴(510)에 대응되는 제2전사패턴(610)을 가지는 제2금속층(600)을 형성하는 단계일 수 있다.
제2금속층 형성단계(S160)에서 이루어지는 전기도금은 제1금속층 형성단계(S130)에서 이루어지는 전지도금과 동일하게 진행될 수 있다.
본 실시예에서는, 제1전사패턴(510)이 최종적으로 얻고자 하는 타깃나노패턴의 반전 형태일 수 있다. 즉, 본 실시예에서는 실리콘 마스터 패턴 및 폴리머층(200)의 나노패턴(210)이 타깃나노패턴의 형태로 이루어져서, 제2전사패턴(610)이 타깃나노패턴의 형태로 생성되도록 할 수 있다.
그리고, 본 실시예에서는, 보호층(300)은 제1두께로 형성되고, 시드층(400)은 제2두께로 형성될 수 있는데, 여기서, 제2두께는 보호층(300)의 형성 두께인 제1두께보다 두꺼울 수 있다.
이를 통해, 제2금속층 형성단계(S160)에서 전기도금을 진행할 때, 시드층(400)의 상부에 보호층(300)이 코팅된 상태에서도, 보호층(300)의 상부에 전기도금이 가능해질 수 있다.
제2분리단계(S170)는 보호층(300)으로부터 제2금속층(600)을 분리하는 단계일 수 있다. 제2분리단계(S170)에서 보호층(300) 및 제2금속층(600)은 이형공정을 통해 분리될 수 있다.
여기서, 보호층(300) 및 제2금속층(600)은 모두 금속 소재로 이루어졌기 때문에, 이형된 후, 제2금속층(600)에 형성되는 제2전사패턴(610)의 표면은 깨끗하고 정밀한 형태를 가질 수 있다.
제2금속층(600)은 롤러의 원주면에 감겨서 롤투롤 공정 용 롤러 금형으로 제작될 수 있다. 이러한 방법을 사용하면, 롤러 금형을 용이하게 제작할 수 있고, 롤러 금형의 원주면에는 제2전사패턴으로 구현되는 균일하고 깨끗한 금속 나노패턴이 마련될 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
200: 폴리머층
210: 나노패턴
220: 잔존 폴리머
300: 보호층
400: 시드층
500: 제1금속층
510: 제1전사패턴
600: 제2금속층
610: 제2전사패턴

Claims (8)

  1. 폴리머층에 형성되는 나노패턴의 상부에 보호층을 코팅하는 제1코팅단계;
    상기 보호층의 상부에 전기도금을 위한 금속소재의 시드층을 코팅하는 제2코팅단계;
    전기도금을 통해 상기 시드층의 상부에 상기 나노패턴에 대응되는 제1전사패턴을 가지는 제1금속층을 형성하는 제1금속층 형성단계;
    상기 제1금속층, 상기 시드층 및 상기 보호층으로부터 상기 폴리머층을 분리하는 제1분리단계;
    상기 보호층 상에 잔존하는 잔존 폴리머를 제거하는 제거단계;
    전기도금을 통해 상기 보호층의 상부에 상기 제1전사패턴에 대응되는 제2전사패턴을 가지는 제2금속층을 형성하는 제2금속층 형성단계; 그리고
    상기 보호층으로부터 상기 제2금속층을 분리하는 제2분리단계를 포함하는 것을 특징으로 하는 나노패턴을 가지는 금속층 제조방법.
  2. 제1항에 있어서,
    상기 보호층은 실리콘(Si)을 포함하는 무기질 소재로 이루어지는 것을 특징으로 하는 나노패턴을 가지는 금속층 제조방법.
  3. 제1항에 있어서,
    상기 폴리머층은 PMMA(폴리메틸 메타크릴레이트), PC(폴리카보네이트), PET(폴리에틸렌 테레프타레이트) 중 어느 하나의 소재로 이루어지는 것을 특징으로 하는 나노패턴을 가지는 금속층 제조방법.
  4. 제1항에 있어서,
    상기 시드층은 구리(Cu)를 포함하는 전기전도성 소재로 이루어지는 것을 특징으로 하는 나노패턴을 가지는 금속층 제조방법.
  5. 제1항에 있어서,
    상기 제1금속층은 니켈(Ni) 또는 구리(Cu) 소재로 이루어지는 것을 특징으로 하는 나노패턴을 가지는 금속층 제조방법.
  6. 제1항에 있어서,
    상기 보호층은 상기 잔존 폴리머가 제거되는 과정에서 상기 제1전사패턴이 손상되는 것을 방지하도록 상기 제1금속층을 보호하는 것을 특징으로 하는 나노패턴을 가지는 금속층 제조방법.
  7. 제1항에 있어서,
    상기 보호층은 제1두께로 형성되고,
    상기 시드층의 상부에 상기 보호층이 코팅된 상태에서도 상기 보호층의 상부에 전기도금이 가능하도록, 상기 시드층은 상기 제1두께보다 두꺼운 제2두께로 형성되는 것을 특징으로 하는 나노패턴을 가지는 금속층 제조방법.
  8. 제1항에 있어서,
    상기 제2금속층은 니켈(Ni) 또는 구리(Cu) 소재로 이루어지는 것을 특징으로 하는 나노패턴을 가지는 금속층 제조방법.
KR1020180061151A 2018-05-29 2018-05-29 나노패턴을 가지는 금속층 제조방법 KR102142981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180061151A KR102142981B1 (ko) 2018-05-29 2018-05-29 나노패턴을 가지는 금속층 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180061151A KR102142981B1 (ko) 2018-05-29 2018-05-29 나노패턴을 가지는 금속층 제조방법

Publications (2)

Publication Number Publication Date
KR20190135756A KR20190135756A (ko) 2019-12-09
KR102142981B1 true KR102142981B1 (ko) 2020-08-11

Family

ID=68837579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180061151A KR102142981B1 (ko) 2018-05-29 2018-05-29 나노패턴을 가지는 금속층 제조방법

Country Status (1)

Country Link
KR (1) KR102142981B1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法
KR100926977B1 (ko) * 2008-01-23 2009-11-17 부산대학교 산학협력단 이형막이 형성된 임프린트 몰드 및 임프린트 몰드의 이형막형성방법
EP2531888A1 (en) * 2010-02-05 2012-12-12 Obducat AB Method and process for metallic stamp replication for large area nanopatterns
KR101337027B1 (ko) * 2011-12-21 2013-12-06 고려대학교 산학협력단 그래핀 구조물의 제조 방법
KR20140081202A (ko) * 2012-12-21 2014-07-01 (재)한국나노기술원 나노임프린트 리소그래피와 도금 공정을 이용한 나노패턴이 형성된 금속 필름 제조방법
KR101633551B1 (ko) 2014-09-05 2016-06-27 (주)뉴옵틱스 플라즈마를 이용한 건식 식각 방법, 이를 이용하여 제조되는 금형 및 금형 제조 방법
KR102295624B1 (ko) * 2014-10-29 2021-08-31 삼성디스플레이 주식회사 편광자, 편광자의 제조 방법 및 표시 패널

Also Published As

Publication number Publication date
KR20190135756A (ko) 2019-12-09

Similar Documents

Publication Publication Date Title
EP2842721B1 (en) Method for producing mold for transferring fine pattern, method for producing substrate having uneven structure using same, and method for producing organic el element having said substrate having uneven structure
US9469525B2 (en) Modified surface for block copolymer self-assembly
JP2008500914A (ja) インプリント方法に使用する変性された金属製成形型
TW201502710A (zh) 採用具有金屬或氧化物塗層之可重複使用聚合物模板的奈米壓印技術
KR20130076329A (ko) 나노 임프린트용 복제 몰드의 제조방법 및 나노 임프린트용 복제 몰드
US20080213420A1 (en) Stamper and method of manufacturing the same
US20060216413A1 (en) Mold and process of production thereof
KR101698838B1 (ko) 큰 면적 나노패턴을 위한 금속 스탬프 복제의 방법 및 절차
EP3619160B1 (en) Methods for micro and nano fabrication by selective template removal
KR102142981B1 (ko) 나노패턴을 가지는 금속층 제조방법
KR101575879B1 (ko) 역 임프린트 방식을 이용한 패터닝 방법
KR101049218B1 (ko) 적용 가압력 제거를 이용한 미세 패턴 형성 방법
KR101180372B1 (ko) 마이크로 부품 및 금형의 제조방법
JP2008230083A (ja) スタンパーの製造方法
JP2008254413A (ja) 複製スタンパおよびその製造方法
CN104024487A (zh) 转印模具的制造方法、利用该方法制造的转印模具以及利用该转印模具制造的零件
KR101467633B1 (ko) Dlc 패턴을 포함하는 포토 마스크 및 그 제조방법
JPH04151220A (ja) 微細加工を施した射出成形用コアの作成方法
KR101977122B1 (ko) 나노몰드 및 그 제조방법
US11261085B2 (en) Methods for micro and nano fabrication by selective template removal
Zhou et al. High volume manufacturing of nanoimprint lithography produced devices: addressing the stamp supply challenge
DE102011050722B4 (de) Verfahren zur Herstellung eines mehrschichtigen Aufbaus mit einer mikrostrukturierten Oberfläche
CN117434791A (zh) 基于纳米压印的金属掩模的制备方法
GB2541890A (en) Nanoimprint patterning method
KR101777772B1 (ko) 금속 마스터 몰드 제조방법 및 그 제조방법에 의해 제조된 마스터 몰드

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant