CN109941957B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN109941957B
CN109941957B CN201711399086.XA CN201711399086A CN109941957B CN 109941957 B CN109941957 B CN 109941957B CN 201711399086 A CN201711399086 A CN 201711399086A CN 109941957 B CN109941957 B CN 109941957B
Authority
CN
China
Prior art keywords
passivation layer
etching
layer
semiconductor substrate
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711399086.XA
Other languages
English (en)
Other versions
CN109941957A (zh
Inventor
黄新元
张珏
姚笛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201711399086.XA priority Critical patent/CN109941957B/zh
Publication of CN109941957A publication Critical patent/CN109941957A/zh
Application granted granted Critical
Publication of CN109941957B publication Critical patent/CN109941957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法,所述方法包括:提供半导体衬底,在半导体衬底上形成钝化层,钝化层中形成有互连结构;对钝化层进行局部刻蚀至露出互连结构,以在钝化层中形成凹槽;采用灰化工艺去除部分局部刻蚀在凹槽底部和侧壁产生的聚合物,其中,向灰化工艺的反应室添加氢氟酸溶液和氧化性溶液的混合液;继续刻蚀凹槽底部的半导体衬底上剩余的钝化层,停止于半导体衬底表面;去除局部刻蚀以及继续刻蚀所产生的聚合物。采用本发明的方法,氧化性溶液可提高聚合物的氧化效果,提高聚合物的去除效率,避免剥离缺陷,进而改善半导体器件的性能;氢氟酸溶液可去除在互连结构表面形成的自然氧化层,从而控制其在灰化工艺中出现的损失。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件的制造方法。
背景技术
MEMS(Micro-Electro-Mechanical Systems,微机电系统)技术是指对微米/纳米(micro/nanotechnology)材料进行设计、加工、制造、测量和控制的技术。利用MEMS技术可以制作各种传感器、旋转装置或或者惯性传感器中,例如电容式麦克风、陀螺仪、加速度计(即惯性传感器)或电容式压力传感器等。MEMS技术的发展开辟了一个全新的技术领域和产业,采用MEMS技术制作的微传感器、微执行器、微型构件、微机械光学器件、真空微电子器件、电力电子器件等在航空、航天、汽车、生物医学、环境监控、军事以及几乎人们所接触到的所有领域中都有着十分广阔的应用前景。
在集成电路的制造中,通常通过刻蚀工艺将沉积在半导体衬底上的材料,比如二氧化硅、氮化硅、多晶硅、金属、金属硅化物和单晶硅以预定好的图形刻蚀形成栅、通路、接触孔、沟道、接合垫、焊垫或者互连线。半导体器件的刻蚀工艺结束后,在刻蚀结构的侧壁及底部会残留一定量的聚合物。残留的聚合物是前述工艺生成的副产物。虽然附着在侧壁上的聚合物能够形成抗腐蚀钝化膜,防止发生横向刻蚀,形成具有较好的侧壁形状的刻蚀结构;但是,在刻蚀后必须将这些聚合物连同光刻胶一起去除,否则会成为下一步工艺的污染源,并可能造成器件的短路或者断路,影响器件成品率和可靠性。以惯性传感器为例,按照目前的接合环刻蚀工艺,刻蚀后对聚合物的去除效果不佳,甚至会出现聚合物剥离缺陷,这种缺陷会影响后序工艺,造成器件的短路或者断路,进而影响惯性传感器的性能。
本发明提供一种半导体器件的制造方法,以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供一种半导体器件的制造方法,所述方法包括:提供半导体衬底,在所述半导体衬底上形成钝化层,所述钝化层中形成有互连结构;对所述钝化层进行局部刻蚀至露出所述互连结构,以在所述钝化层中形成凹槽,刻蚀后在所述凹槽底部的所述半导体衬底上保留有部分所述钝化层;采用灰化工艺去除部分所述局部刻蚀后在所述凹槽底部和侧壁产生的聚合物,其中,在所述灰化工艺中,向所述灰化工艺的反应室添加氢氟酸溶液和氧化性溶液的混合液;继续刻蚀所述凹槽底部的所述半导体衬底上剩余的所述钝化层,停止于所述半导体衬底表面,以完全去除所述凹槽底部剩余的所述钝化层;去除所述局部刻蚀以及继续刻蚀所产生的聚合物。
进一步,所述氧化性溶液包括双氧水溶液。
进一步,所述半导体衬底和所述钝化层之间形成有蚀刻停止层,所述继续刻蚀工艺停止于所述蚀刻停止层表面。
进一步,所述蚀刻停止层包括正硅酸乙酯。
进一步,所述去除局部刻蚀以及继续刻蚀所产生的聚合物的方法包括湿法清洗工艺。
进一步,所述钝化层包括自下而上的第一钝化层和第二钝化层,其中所述互连结构位于所述第一钝化层和所述第二钝化层之间,并且所述第二钝化层覆盖所述互连结构。
进一步,所述互连结构和所述第二钝化层之间还形成有硬掩膜层。
进一步,对所述钝化层进行局部刻蚀的方法包括:在所述钝化层表面形成图案化的光刻胶层,其中所述光刻胶层覆盖部分所述钝化层,并且所述光刻胶层未覆盖所述互连结构;以所述光刻胶层为掩膜,对所述钝化层进行局部刻蚀至露出所述互连结构。
进一步,所述局部刻蚀或所述继续刻蚀的工艺包括干法刻蚀工艺。
综上所述,根据本发明的方法,在局部刻蚀后的灰化工艺中,向灰化工艺的反应室添加的氧化性溶液可以提高聚合物的氧化效果,从而提高聚合物的去除效率,避免了聚合物剥离缺陷,进而改善半导体器件的性能;添加的氢氟酸溶液可以去除由于氧化性溶液的氧化作用而在互连结构表面形成的自然氧化层,从而控制互连结构在灰化工艺中出现的损失。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为本发明的半导体器件的主要工艺流程示意图;
图2A‐2E为根据本发明的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的半导体器件的制造方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
以惯性传感器为例,按照目前的接合环刻蚀工艺,刻蚀后对聚合物的去除效果不佳,甚至会出现聚合物剥离缺陷,这种缺陷会影响后序工艺,造成器件的短路或者断路,进而影响惯性传感器的性能。而造成聚合物剥离缺陷的原因可能是:在蚀刻半导体衬底以及位于半导体衬底上的氧化层时,形成的开口较大,产生的聚合物较多,而为了避免半导体衬底的损伤,只能用清洗效果欠佳的清洗溶剂如TOK进行清洗,导致聚合物的去除效率欠佳。
鉴于上述问题的存在,本发明提出了一种半导体器件的制造方法,如图1所示,其包括以下主要步骤:
在步骤S101中,提供半导体衬底,在所述半导体衬底上形成钝化层,所述钝化层中形成有互连结构;
在步骤S102中,对所述钝化层进行局部刻蚀至露出所述互连结构,以在所述钝化层中形成凹槽,刻蚀后在所述凹槽底部的所述半导体衬底上保留有部分所述钝化层;
在步骤S103中,采用灰化工艺去除部分所述局部刻蚀后在所述凹槽底部和侧壁产生的聚合物,其中,在所述灰化工艺中,向所述灰化工艺的反应室添加氢氟酸溶液和氧化性溶液的混合液;
在步骤S104中,继续刻蚀所述凹槽底部的所述半导体衬底上剩余的所述钝化层,停止于所述半导体衬底表面,以完全去除所述凹槽底部剩余的所述钝化层;
在步骤S105中,去除局部刻蚀以及继续刻蚀所产生的聚合物。
根据本发明的方法,在局部刻蚀后的灰化工艺中,向灰化工艺的反应室添加的氧化性溶液可以提高聚合物的氧化效果,从而提高聚合物的去除效率,避免了聚合物剥离缺陷,进而改善半导体器件的性能;添加的氢氟酸溶液可以去除由于氧化性溶液的氧化作用而在互连结构表面形成的自然氧化层,从而控制互连结构在灰化工艺中出现的损失。
图2A‐图2E示出了根据本发明实施例的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
首先,如图2A所示,提供半导体衬底201,在所述半导体衬底201上形成蚀刻停止层202。
具体地,所述半导体衬底201的构成材料可以采用硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ‐Ⅴ族化合物,在本发明中,所述半导体衬底选用单晶硅材料构成。
进一步,所述蚀刻停止层202包括氧化物层如氧化性聚合物层,在本发明中,所述蚀刻停止层202为正硅酸乙酯(TEOS)。所述蚀刻停止层202的形成方法包括但不限于等离子体增强化学气相沉积(PECVD)、化学气相沉积(CVD)、原子层沉积(ALD)等沉积工艺。示例性地,所述蚀刻停止层202的厚度为1μm-3μm,如2μm。
接下来,如图2B所示,在所述蚀刻停止层202上依次形成第一钝化层203、互连结构204、硬掩膜层205、覆盖所述互连结构204和所述硬掩膜层205的第二钝化层206以及图案化的光刻胶层207,其中所述光刻胶层207覆盖部分所述第二钝化层206,并且所述光刻胶层207未覆盖所述互连结构204。如图2B所示,所述硬掩膜层205与所述互连结构204的形状一致,所述第二钝化层206为中间厚两边薄的结构。
示例性地,所述第一钝化层203和/或所述第二钝化层206的材料为低介电常数材料,其主要成分为氧化物或氮化物,如氧化硅或氮化硅。采用高密度等离子体化学气相沉积工艺形成所述第一钝化层203和/或所述第二钝化层206。所述互连结构204的材料为铝或铜,在本发明中所述互连结构为铝。所述硬掩膜层205的材料为与所述半导体衬底201具有较大刻蚀选择比的材料,例如氮化硅、氮氧化硅等。在本发明中,所述硬掩膜层205的材料为氮氧化硅。光刻胶是一种感光前后,在特定的显影液中的溶解度会发生很大变化的有机化合物。所述光刻胶层207的作用是在刻蚀中,对不需要刻蚀的第一钝化层203或第二钝化层206进行保护。
可选地,所述第一钝化层203的厚度为3μm-5μm,如4μm,所述互连结构204的厚度为8μm-10μm,如9μm,所述硬掩膜层205的厚度为200nm-400nm,如300nm,所述第二钝化层206的厚度为5μm-7μm,如6μm。
接着,如图2C所示,以所述光刻胶层207为掩膜,对所述第一钝化层203以及所述第二钝化层206进行局部刻蚀,并对所述硬掩膜层205进行刻蚀,至露出所述互连结构204,以在所述第一钝化层203以及所述第二钝化层206中形成凹槽208,刻蚀后在所述凹槽208底部的所述蚀刻停止层202上保留有部分第一钝化层203。
示例性地,保留的所述第一钝化层203的厚度为0.1μm‐0.2μm,该数值仅作为示例,可根据具体的器件进行合适的调整。
所述刻蚀方法是干法刻蚀,优选等离子体刻蚀。这种刻蚀工艺可以得到较好的刻蚀选择性和较高的各向异性,得到的凹槽208的侧壁比较规整。刻蚀过程中会在凹槽208的底部和侧壁产生副产物聚合物。
刻蚀中所用的主蚀刻气体通常为四氟化碳(CF4)。其中氟的作用是与构成第一钝化层或第二钝化层的二氧化硅或氮化硅反应,产生挥发性的产物;碳的作用是提供聚合物的来源,抑制蚀刻的进行。聚合物堆积在凹槽的侧壁上可以作为保护层,抑制各向同性蚀刻的影响。当氟的成分增加时,蚀刻速率增加;当碳的成分增加时,蚀刻速率减慢。通过调整蚀刻气体的氟与碳比值,可以获得合适的蚀刻速率。因此通常采用的蚀刻气体并不是纯四氟化碳,而是四氟化碳和调谐气体的混合体。其中调谐气体的成分可以是C4F8、CHF3、CH2F2、CH3F、O2或其任意组合。其中少量氧气(O2)可以与四氟化碳反应消耗部分的碳,使得氟碳比增加,而其它调谐气体的作用都是把氟碳比降低到4以下。需要说明的是,还可采用本领域技术人员熟知的任何刻蚀工艺进行刻蚀。
刻蚀过程中的刻蚀反应气体所产生的等离子体与光刻胶、刻蚀生成物等会产生一定的结合,形成聚合物,该聚合物能阻挡对侧壁的刻蚀,增强刻蚀的方向性。刻蚀聚合物的产生有多种原因,成分也相当复杂,其受到包括刻蚀气体、刻蚀材料、钝化层及衬底材料在内的多种物质的影响,具有很强的难以氧化和去除的碳氟键。但是,这些聚合物在刻蚀完成后必须去除,否则将成为增加器件表面缺陷密度的颗粒和污染物源,破坏器件性能,影响器件的成品率和可靠性,因此,这些聚合物的去除已成为了刻蚀工艺完成后必须经过的一个关键步骤。
接着,如图2D所示,采用灰化工艺去除所述光刻胶层207,同时可以去除部分局部刻蚀后在凹槽208底部和侧壁产生的聚合物。
具体地,所述灰化工艺为干法灰化工艺,所述干法灰化工艺为:半导体器件被加热,同时暴露在氧等离子体或臭氧中反应,光刻胶层以及聚合物发生化学反应而被去除,所述灰化法所需的温度为240‐280℃,在所述干法灰化工艺中,向所述干法灰化工艺的反应室添加氧化性溶液和稀释的氢氟酸溶液的混合液。
其中,所述氧化性溶液的作用在于,由于光刻胶层和凹槽208底部和侧壁产生的聚合物的成分均是有机化合物,因而氧化性溶液可以提高所述光刻胶层207和所述聚合物的氧化效果,从而提高光刻胶层和聚合物的去除效率;另一方面,由于在局部刻蚀后产生大量的聚合物,因而灰化工艺中的氧化性溶液可以显著地提高聚合物的去除效率。而所述稀释的氢氟酸溶液的作用在于去除由于氧化性溶液的氧化作用而在所述互连结构204表面形成的自然氧化层,从而控制所述互连结构204在灰化工艺中出现的损失。
进一步,所述氧化性溶液包括双氧水溶液或硫酸溶液,在本发明中,所述氧化性溶液为双氧水溶液,所述双氧水溶液的体积百分比浓度为10-30%。所述稀释的氢氟酸溶液的体积百分比浓度为0.05-0.5%。所述双氧水溶液与所述氢氟酸溶液的体积混合比例为5:1-50:1。
最后,如图2E所示,继续刻蚀所述凹槽208底部的所述蚀刻停止层202上剩余的所述第一钝化层203,停止于所述蚀刻停止层202表面,以完全去除所述凹槽208底部剩余的所述第一钝化层203,从而在所述第一钝化层203以及所述第二钝化层206中形成凹槽208’,然后去除局部刻蚀以及继续刻蚀所产生的聚合物。
需要说明的是,在刻蚀过程中,由于没有光刻胶层作为保护层,第二钝化层206会变薄。所述刻蚀方法为干法刻蚀,优选等离子体刻蚀,还可采用本领域技术人员熟知的任何刻蚀工艺进行刻蚀。如前所述,继续刻蚀过程中的刻蚀反应气体所产生的等离子体与刻蚀生成物等又会产生一定的结合,形成少量的聚合物,附着在凹槽208’的底部和侧壁上。
进一步,所述去除局部刻蚀以及继续刻蚀所产生的聚合物的方法包括湿法清洗工艺。示例性地,所述湿法清洗方法为:采用对刻蚀副产物如聚合物具有较好去除效果的清洗溶剂进行清洗,去除残留的聚合物,不仅具有冲洗的作用,而且可以分解、溶解刻蚀副产物,在清洗后的微观目检时不会检出刻蚀副产物,如EKC溶液。EKC溶液主要是由以胺类为主的剥除剂、有机溶剂、抑制腐蚀剂和水所组成,这里的胺类主要是羟胺(hydroxylamine,HDA)。采用这种清洗方法的效果良好,清洗后在凹槽208’的底部和侧壁没有聚合物残留。
由于在灰化工艺中所采用的氧化性溶液可以提高所述光刻胶层和所述聚合物的氧化效果,而且在局部刻蚀后产生大量的聚合物,因而氧化性溶液可以显著地提高聚合物的去除效率,避免了聚合物剥离缺陷,进而改善惯性传感器的性能;而在继续蚀刻中产生少量的聚合物,因而湿法清洗工艺可以彻底地去除局部刻蚀以及继续刻蚀所产生的聚合物。
同时,由于半导体衬底201上形成有蚀刻停止层202,可以对衬底形成保护,避免清洗溶剂对它造成损伤,从而可以保护利用MEMS技术制成的半导体器件。
综上所述,根据本发明的方法,在局部刻蚀后的灰化工艺中,向灰化工艺的反应室添加的氧化性溶液可以提高聚合物的氧化效果,从而提高聚合物的去除效率,避免了聚合物剥离缺陷,进而改善半导体器件的性能;添加的氢氟酸溶液可以去除由于氧化性溶液的氧化作用而在互连结构表面形成的自然氧化层,从而控制互连结构在灰化工艺中出现的损失。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法,其特征在于,包括以下步骤:
提供半导体衬底,在所述半导体衬底上形成钝化层,所述钝化层中形成有互连结构;
对所述钝化层进行局部刻蚀至露出所述互连结构,以在所述钝化层中形成凹槽,刻蚀后在所述凹槽底部的所述半导体衬底上保留有部分所述钝化层;
采用灰化工艺去除部分所述局部刻蚀后在所述凹槽底部和侧壁产生的聚合物,其中,在所述灰化工艺中,向所述灰化工艺的反应室添加氢氟酸溶液和氧化性溶液的混合液,所述氧化性溶液提高所述聚合物的氧化效果,所述氢氟酸溶液去除由于氧化性溶液的氧化作用而在所述互连结构表面形成的自然氧化层,从而控制所述互连结构在灰化工艺中出现的损失;
继续刻蚀所述凹槽底部的所述半导体衬底上剩余的所述钝化层,停止于所述半导体衬底表面,以完全去除所述凹槽底部剩余的所述钝化层;
去除所述局部刻蚀以及继续刻蚀所产生的聚合物。
2.根据权利要求1所述的方法,其特征在于,所述氧化性溶液包括双氧水溶液。
3.根据权利要求1所述的方法,其特征在于,所述半导体衬底和所述钝化层之间形成有蚀刻停止层,所述继续刻蚀工艺停止于所述蚀刻停止层表面。
4.根据权利要求3所述的方法,其特征在于,所述蚀刻停止层包括正硅酸乙酯。
5.根据权利要求1所述的方法,其特征在于,去除所述局部刻蚀以及继续刻蚀所产生的聚合物的方法包括湿法清洗工艺。
6.根据权利要求1所述的方法,其特征在于,所述钝化层包括自下而上的第一钝化层和第二钝化层,其中所述互连结构位于所述第一钝化层和所述第二钝化层之间,并且所述第二钝化层覆盖所述互连结构。
7.根据权利要求6所述的方法,其特征在于,所述互连结构和所述第二钝化层之间还形成有硬掩膜层。
8.根据权利要求1所述的方法,其特征在于,对所述钝化层进行局部刻蚀的方法包括:在所述钝化层表面形成图案化的光刻胶层,其中所述光刻胶层覆盖部分所述钝化层,并且所述光刻胶层未覆盖所述互连结构;以所述光刻胶层为掩膜,对所述钝化层进行局部刻蚀至露出所述互连结构。
9.根据权利要求1所述的方法,其特征在于,所述局部刻蚀或所述继续刻蚀的工艺包括干法刻蚀工艺。
CN201711399086.XA 2017-12-21 2017-12-21 一种半导体器件的制造方法 Active CN109941957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711399086.XA CN109941957B (zh) 2017-12-21 2017-12-21 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711399086.XA CN109941957B (zh) 2017-12-21 2017-12-21 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN109941957A CN109941957A (zh) 2019-06-28
CN109941957B true CN109941957B (zh) 2021-06-04

Family

ID=67006258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711399086.XA Active CN109941957B (zh) 2017-12-21 2017-12-21 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN109941957B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400757A (zh) * 2019-07-19 2019-11-01 微智医疗器械有限公司 半导体器件的封装方法、封装组件及电子设备
CN117092752B (zh) * 2023-08-16 2024-03-26 上海铭锟半导体有限公司 一种锗波导的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536447A (zh) * 2003-04-08 2004-10-13 ����ʿ�뵼�����޹�˾ 光致抗蚀剂移除组合物
KR20060067214A (ko) * 2004-12-14 2006-06-19 동부일렉트로닉스 주식회사 반도체 기판 상의 산화막 식각 후 애싱 방법
CN101727025A (zh) * 2008-10-31 2010-06-09 中芯国际集成电路制造(上海)有限公司 去除光刻胶残留及刻蚀反应物颗粒的方法
CN102054754A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 金属互连线的制造方法
CN102237296A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
CN104103498A (zh) * 2014-07-23 2014-10-15 西安神光安瑞光电科技有限公司 一种提高光刻胶灰化率的icp干式清洗方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004975B1 (ko) * 1992-10-22 1995-05-16 금성일렉트론주식회사 포토 레지스트 제거방법 및 장치
JP2004133384A (ja) * 2002-08-14 2004-04-30 Sony Corp レジスト用剥離剤組成物及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536447A (zh) * 2003-04-08 2004-10-13 ����ʿ�뵼�����޹�˾ 光致抗蚀剂移除组合物
KR20060067214A (ko) * 2004-12-14 2006-06-19 동부일렉트로닉스 주식회사 반도체 기판 상의 산화막 식각 후 애싱 방법
CN101727025A (zh) * 2008-10-31 2010-06-09 中芯国际集成电路制造(上海)有限公司 去除光刻胶残留及刻蚀反应物颗粒的方法
CN102054754A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 金属互连线的制造方法
CN102237296A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
CN104103498A (zh) * 2014-07-23 2014-10-15 西安神光安瑞光电科技有限公司 一种提高光刻胶灰化率的icp干式清洗方法

Also Published As

Publication number Publication date
CN109941957A (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
US9034769B2 (en) Methods of selectively removing a substrate material
US8039386B1 (en) Method for forming a through silicon via (TSV)
TW200403755A (en) Semiconductor device and its manufacturing method
US20060148197A1 (en) Method for forming shallow trench isolation with rounded corners by using a clean process
JPWO2004097923A1 (ja) 半導体装置の製造方法
CN109941957B (zh) 一种半导体器件的制造方法
US7442652B2 (en) Method for removing contamination and method for fabricating semiconductor device
CN108155088A (zh) 去除蚀刻掩模的方法
JP2008218999A (ja) 半導体装置の製造方法
US20100240220A1 (en) Process for stripping photoresist and removing dielectric liner
Saga et al. Wafer cleaning using supercritical CO2 in semiconductor and nanoelectronic device fabrication
US20090311868A1 (en) Semiconductor device manufacturing method
US9449928B2 (en) Layer arrangement
TWI704598B (zh) 形成深溝渠於半導體基板內的方法及深溝渠隔離結構
JP2002289594A (ja) 半導体装置およびその製造方法
US6544860B1 (en) Shallow trench isolation method for forming rounded bottom trench corners
JP2008060383A (ja) 半導体装置の製造方法
JP4550786B2 (ja) 半導体装置の製造方法
JP2010056112A (ja) 半導体装置の製造方法
JP2010050117A (ja) 半導体装置の製造方法
JP2007234760A (ja) 半導体装置の製造方法
CN112652518A (zh) 一种半导体器件的形成方法
JP2005136097A (ja) 半導体装置の製造方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
US11715634B2 (en) Wet clean process for fabricating semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant