TWI229421B - Minimizing degradation of SiC bipolar semiconductor devices - Google Patents

Minimizing degradation of SiC bipolar semiconductor devices Download PDF

Info

Publication number
TWI229421B
TWI229421B TW091123295A TW91123295A TWI229421B TW I229421 B TWI229421 B TW I229421B TW 091123295 A TW091123295 A TW 091123295A TW 91123295 A TW91123295 A TW 91123295A TW I229421 B TWI229421 B TW I229421B
Authority
TW
Taiwan
Prior art keywords
region
layer
type
substrate
patent application
Prior art date
Application number
TW091123295A
Other languages
English (en)
Inventor
Joseph J Sumakeris
Ranbir Singh
Michael James Paisley
Stephan Georg Mueller
Hudson M Hobgood
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Application granted granted Critical
Publication of TWI229421B publication Critical patent/TWI229421B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

0) 0)1229421 玟、鮝明說9月 —. (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 發明背景 本發明係關於提南用於電子裝置，尤其是功率電子裝置 中的半導體材料的品質及期望的特性。更特定言之，本發 明係關於使碳化矽中的晶體缺陷減至最小的改良的方法， 以及由此而獲得的改良的結構及裝置。 術語“半導體’’指電子特性介於金屬等稱為導體的材料及 那些在任何合理的情況下都幾乎沒有電流流動的材料（通 常稱為絕緣體）間的材料。半導體材料幾乎固體材料，因此 半導體在電子裝置中的使用已導致術語“固態，，的使用，通
常用以說明由半導體而不是由早期的技術（如真空管）製作 的電子裝置及電路。 A 在歷史上，矽已成為用於半導體目的的主要材料。石夕在 大型單晶中較易生長’並適用於許多電子裝置。其他如砷 化鎵（gallium arsenide)等材料也已廣泛使用於各種半導體 裝置及應用。但是，矽及砷化鎵半導體具有特定的限制， 即通常會阻止其用以產生某《類型的裝1，或可在某作業 條件下使用的裝置。例如1及,_化鎵各自的帶隙/太小’，、 以致不能支援產生電磁波譜的可見區或紫外線區的某種 波長的光。同樣地’矽及砷化鎵基裝置幾乎不能在2〇〇。。 以上的溫度操作。這會極大地限制其在高功率電動馬達控 制器’高溫燃機等高溫應用及相似應用中用作裝置或感測 器。 因此，在最近二十年，碳化石夕__ carbide ;SiC)已作 1229421 為-適當的候選半導體㈣出現，其具有大量勝過石夕 化鎵的優勢。更特宁士 4 ^ 窃 ^ 符疋3之，妷化矽具有寬帶隙，高擊穿電 # Γ7 U生㈤飽和電子漂移速度，並且物理性質極其 穩疋。更特疋5之’碳化矽具有極高的熔點，並且是世界 上已知最硬的材料之一。 1 不過，由於碳切的物理特性，所以也較難生產。雖铁 碳化'能在許多多型體中生*，但難以在大型單晶中生長 生長石反化石夕所需要的溫度也使得雜質等級（包括換雜）的控 制#乂難JE且還會提南生產薄膜（如蠢晶層）的難度。因為碳 ^的硬度，用於切割及拋光半導體晶圓的傳統步驟會變 传孝乂難。同樣地’其對化學侵蝕及雜質擴散的抵抗，使得 難以使用傳統的半導體製造技術進行㈣及處理。 更特定言之，碳化矽可形成於150種多型體之上，其中許 多多型體係根據較小的熱力差別而區別開。因&，在碳化 石夕中生長單晶基板及高品f的蠢晶層（咖_⑻已經並將 繼續是一項困難的任務。 但疋，根據此特定領域的大量研究及發現，包括本發明 的又讓人所執行的’已經在生長碳化石夕並將其製成有用的 裝置方面取待巨大的進展。因此，現在已經獲得併入碳化 矽以產生監色及綠色發光二極體的商業裝置，其作為其他 有用的半導體（如III族氮化物），高功率射頻及微波應用， 以及其他高功率、高電壓應用的基板。 因為碳化矽技術的成功已增加某些基於碳化矽的裝置的 可用〖生，所以那些裝置的特定方面已變得較明顯。更特定 (3) (3)1229421 e已觀家到 疋百分比的碳化矽雙極裝置的正相電 [(ν"π移）在該些裝置延長操作後傾向於顯著增加。在這點 上’從通常或習慣的角度而言，術語“雙極，，用以指任何至 少部分藉由注入少數載子而完成操作的裝置，⑼而會同時 使用電子與電洞作為載子，以完成通過該裝置某個區域的 導，或一在正向傳導過程中至少會有-個正向偏壓ρ-η接 面的裝置。正向電壓的此實質性改變代表一問題，即能夠 禁止許多應用中的碳化石夕裝置的充分利用。儘管會有多個 缺陷導致親察到的％劣化（也稱漂移），目前的研究表明引 起正向電壓增加的原因之一是平面缺陷的生長，如在一雙 極裝：中應用正向電流時出現的碳化矽結構中的堆疊錯誤 。另一種說法是，通過_碳切雙極裝置的電流傾向於引 起或傳播（或引起並傳播）該晶體結構中的變化。如以上指 出#夕石反化石夕多型體的熱力性質接近，因此很有可能固 才”目轉化Θ堆登錯誤非常廣泛時，其傾向於引起該正向電 t 乂不理心的方式增加’從而阻止該裝置在許多應用中以 需要=期望的精確程度操作。其他類型的晶體缺陷同樣會 引（劣化如以上討論的“vf漂移，，劣化問題是碳化矽功率 裝置的設計者熟知並且極為關注的問題。 /悉晶體，構及生長者會意識到，從未獲得完美的晶體 -構。有大S的基本理由導致此類不完美。所有的晶體都 曰振動並I括有限數量的熱力穩定結構缺陷(因為晶體在〇 κ1上存在）’所有的晶體通常都易受光線或其他電磁輻射 的〜a所有的晶體都包括某些雜質（即使很少）並都具有一 (4) 1229421
K際"面，因為其尺寸有限。由於該些及其他理由，即使 在最佳的生長環境下，預期也會出現晶體缺陷’包括堆疊 錯誤。 因此’目前需要在此項技藝中改良碳化石夕生長技術及由 此而獲得的結構，使得操作過程中缺陷的傳播而引起正向 電壓(vf漂移)增加的問題減至最小或消除，以及形成碳化 矽雙極裝置的方法’其中該雙極裝置使得不理想的錯誤的 電子副作用及其在正向電流應用了的生I減至最小或消 除0 發明概尊 在一第-觀財’本發明是—種雙極結構，包括一碳化 石夕基板’該基板上的—電壓阻擋區域，以及限制該電麼阻 擋區域的各自ρ·型及η·型碳切區域。該？型及η·型區域至 ;其中之一的厚度大於該層中少數載子擴散長度。 在另一觀點中’ I發明是-種雙極裝置，包括至少—ρ· 型單晶碳化石夕區域及至少一^型單晶碳化石夕區域，发中那
些在正向鍾操作下生長的堆疊錯誤部分，㈣裝置的ρ_ 型區域或該η-型區域及剩餘部分間的至少其中一個介面八 離出來。 ‘ ^ 仍然疋在另-觀點中，本發明是一種雙極裝置，包括 少-Ρ-型區域’至少—η•型區域’以及至少—堆疊錯誤， 堆疊錯誤從該裝置的任何部分分離出來，該裝置具有充 的缺陷密度或應力狀態’以支援該堆疊錯誤在該裝置的 向偏壓操作下繼續生長。 -10- (5)122942
仍然是在另一觀點中，本發明是碳化矽中的— T至又牲裝置 具中任何終止層的厚度都大於該層中少數载子擴散長产 本發明之前述及其它的目標、優點及達到本發明的^法 根據以下結合隨附圖式所作的詳細說明會微 于更加清楚 置式簡單說明
圖1所示的係一先前技藝二極體的顯微照片，其呈現了本 發明所言類型的堆疊錯誤的延伸群組； 圖2所示的係在一先前技藝的半導體結構中的堆疊錯誤 的示意透視圖； 且曰、 圖3所示的係一先前技藝雙極裝置的橫斷面示意圖，包括 一堆疊錯誤； 高正向電流操作 圖3A描述了一先前技藝雙極二極體中 過私中的少數載子濃度的剖面圖； 面圖，其包 圖4所不的係一根據本發明之雙極裝置的橫斷 括堆疊錯誤；
、圖4A描述了一根據本發明之雙極二極體中，在高正向電 '操作過私中的少數載子濃度的剖面圖；以及 圖5所不的係一根據本發明形成的二極體的顯微照片，其 呈現在三堆疊錯誤中阻止橫向延伸。 圖6所:的係一根據本發明的雙極接面電晶體的示意圖。 斤丁的ίτ、一根據本發明的場控制閘流體示意圖。 圖8所示的倍_ 士南 '、根據本發明的閘流體的示意圖。 細說明 -11- 1229421 ⑹ 圖1所示的係一先前技藝L2 mm x 12 _ p_n:極體的 顯微照片，其通常以10表示。在圖丨的平面圖中描述的二極 體展示了一圖樣化頂端歐姆接觸’其允許操作過程中目視 檢查該裝置。
圖1呈現了橫跨該裝置整個寬度（圖i的垂直方向）的堆疊 錯誤11的延伸群組。雖然在平面圖中未能看到，但是堆^ 錯誤11存在於裝置10的多個原子平面中。這是在該裝置的 正向操作過程中生長並會引起該說明書的發明背景部分提 及問題的堆疊錯誤的典型類型。該裝置在正向偏壓條2下 操作30分後形成該堆叠錯誤u。可在圖丨中看到該堆疊錯誤 的區域’因為其用作復合中u，由於在該堆疊錯誤處的電 子-電洞復合，所以在某些條件下，正向偏壓操作過程中會 產生可見光。該堆疊錯誤處的載子復合會降低效率，並提 f該裝置的正向電壓（Vf)。圖2所示的係一半導體結構的示 意圖，其通常以1〇Α表示。該結構⑺八可能是一二極體， 但是在圖2中，為清楚起見，只呈現了 蠢晶區）。在圖2中，以13表示一基板， 兩部分（一基板及一 以14表示該磊晶區
。一般而言（在圖3及4中呈現），除了各自的歐姆接觸外，該 裝置10還包括—緩衝層’一 n_型磊晶層及一卜型磊晶層。 為解兑本發明之目的，會时論堆叠錯誤引起的劣化， 儘官本發明並非專門適用於此類缺陷，因為藉由傳播堆疊 錯誤的相同機S也可傳播其他缺陷。圖⑴見了—堆疊錯誤 15其為虛線形成的三角形。正向操作時，該堆疊錯誤！ 5 沿著該材料的—平面（刪υ傳播，通常沿著―般以箭頭八 -12- 1229421 w 纖置萌漏 指示的方向（雖然在相似的裝置中已較少觀察到其他區域 及方向的初始成核及生長)。因此在圖2中，用虛線多邊形 16表示—較低（即’部分）部分的相似㈣錯誤。該堆疊錯誤 16達到區域14及基板13間的介面12並沿著該基板_蟲晶層 :面12鄰近的線17以一般用箭頭B表示的方向繼續傳播。： 最壞的情況下’生長的堆疊錯誤會通過該裝置1〇產生額外 的堆疊錯誤，從而還會引起額外的問題。 在圖2中，該堆疊錯誤部分15及16顯示為以一與該裝置 10A的上面傾斜的角度傳播。這是因為堆疊錯誤傾向於沿著 基面生長，在很多碳化石夕應用中，該裝置的蠢晶層以輕微 離軸的角度生長，以便提高晶體生長的品質。因此在圖2 中’該堆疊錯誤的特定角度是傾斜的，美國專利案號 4,912,〇63及4,912,〇64是此類離軸生長的早期範例，儘管該 些專利的特定技術作為發明背景而不是提供作為特定範例 或限制。 般而3，會固疋該堆疊錯誤的兩個或多個邊緣，通常 在成核處，該堆疊錯誤剩餘的邊緣只通過發生電子_電洞對 设合（即在裝置操作過程中，該少數载子濃度超過其内建值 的也方）的裝置結構的深度而擴展。該堆疊錯誤延伸時，會 出現該元件位錯上升至其他附近的壓縮平面並產生額外的 以相同或相反方向傳播的堆疊錯誤之機會。例如，如圖2 所呈現，一「未成熟的」堆疊錯誤15具有邊緣15a、15b及 1：)c。邊緣15a及15b固定於成核處N，而邊緣15c通常以方 向A自由延伸。堆疊錯誤16(只呈現了較低部分）已一直延伸 -13- 1229421
⑻ 至區域14及基板π間的介面12，此處其已發展了一新邊緣 16d，其同樣沿著該基板/磊晶介面固定，而邊緣1 6c通常沿 著方向B自由延伸。 通過圖3及4額外的揭示可理解堆疊錯誤等平面缺陷的問 題及本發明解說該些問題的方式。更特定言之，本發明可 理解為與一 p-n二極體有關，雖然熟悉碳化矽及半導體裝置 者會理解該技術適用於許多雙極裝置，包括p_n二極體、 p-i-n二極體、閘流體、絕緣閘雙極電晶體（igb丁）、雙極接 面電晶體（BJT)及場控制閘流體。圖3呈現了 一通常表示為 20的p-n二極體。該二極體2〇形成於一碳化矽基板以上，該 基板上是一 n+型緩衝器22，一卜型區域23 , _p•型區域以 及忒p-型層24與該基板21各自的歐姆接觸25與26。堆疊錯 誤顯示為27。n+型緩衝器22、n_型區域23及1)•型區域以一 起包括一電壓阻擔區域或主動區域，n+型缓衝器22及型 層24包括該電廢阻擔區域的邊界層。即，區域22及24形成 δ亥裝置的主動區域的最外邊區域。熟習此項技藝者會理解 。亥些區域可藉由蠢晶生長方法並作為分離的磊晶層而生長 ’如化學汽相沉積（C VD)、液相磊晶（LPE)、汽相磊晶（VPE) 、分子束蠢晶（ΜΒΕ)或其他適當的磊晶方法。該些各自的 區域也可藉由擴散摻雜或植入而形成於一或多個磊晶層或 區域中。 在該裝置20的高正向電流操作中，電洞從該ρ層24注入η-漂移區域23，而電子從卜漂移層23注入ρ層24。對於呈現的 結構’在歐姆接觸處，ρ+層中的少數載子濃度突然下降至 -14· (9) (9)1229421
内建等級。這是因為歐姆接觸用作一電子-電洞對復合的無 限接收器。此外，大量少數載子（電洞）達到狀緩衝層展 該基板21間的介面28。給定此結構，在高正向電流操作過 程中’ f子-電洞對復合藉由形《該堆疊錯誤邊界的位錯 (Shockley部分）的滑動而有助於成核並促進堆疊錯誤的擴 展。也已在砷化鎵材料及裝置中觀察到復合會促進堆疊錯 誤擴展。 在圖3A中呈現了裝置20的少數載子濃度。如圖3A所示， 由於層24的厚度較窄（相對於該層中的少數載子的擴散長 度） 疋百刀比的注入層24的少數載子到達歐姆接觸25的 介面29，如以上說明，在此處該少數載子濃度突然下降至 該内建等級。同樣地，一定百分比的注入層22的少數載子 (在這種情況下為電洞）到達基板21的介面28。 雖然發明者不希望受任何特定的理論限制，但是目前相 信’在該主動區域内成核的缺陷（尤其是堆疊錯誤等平面缺 陷）的生長，係由該主動區域發生電子-電洞復合的過程中釋 放的能量來協助。一旦該堆疊錯誤傳播至一以高密度缺陷 或應力狀悲為特徵的介面或區域，包括一基板_磊晶層介面 ’如’I面28’或歐姆-蠢晶層介面，如介面29，該堆疊錯誤 的繼續生長會進一步該缺陷區域來協助。除基板-磊晶層及 歐姆-蠢晶層介面之外的其他介面，可能會有足夠數量的缺 陷或應力狀態以引起一堆疊錯誤的繼續生長。 此外’目前相信如下使用Burgers向量記號描述碳化矽中 的通用位錯分解活動： -15- (10) (10)1229421
3 \1ΐ5〇/^Κ1〇ί〇} + ΐ(〇ΐί〇) 由於電子-電洞對復合，如27中干音σ 仰心甲不思壬現的堆疊錯誤會在 如圖3呈現的碳化石夕雙極裝置中形成犮生長。如以上指出， 由化石夕基板晶圓的離轴表面（通常朝向該4Η多型體 的、120)方向偏離軸8度），位於其而μ沾兮协田 )1於I面上的泫堆疊錯誤27傾斜 至該二極體的表面。另外，如在圖2中某種程度呈現的，正 常觀察表面時’該堆疊錯誤通常為一三角形或四角形。如 發明背景中指A ’材料的缺陷程度變得非常嚴重時，會對 該裝置的正向傳導產生*利影響，以及正向電壓增加使得 該裝置不適合或根本不能用於特定應用。 考慮根據本發明之裝置的設計時，必須考慮大量相關因 素’並作某種程度的權衡。例如，在一 二極體中，大多 數设计參數通常用以確保最佳的阻擋電壓（即反向偏壓）效 月包’设計p-n二極體時尚未將正向電壓行為看作主要關注的 問題。但是，阻擋電壓具有理想特徵時，會按照以下的進 程設計一假設5〇〇〇伏特（v) p-n二極體結構。 首先，因為該η-層支援大多數反向電壓，所以該n-層的 厚度藉由將物理常數套用於需要的阻擋電壓而決定。比如 該5000 V，根據大約2.2E6 (2.2 X 106) V/cm的最大電場計算 最小的厚度為45微米（μπι)。一旦設定了該η-層的厚度，便 會計算該η-層摻雜，因此在最大的設計反向電壓下會完全 耗盡該η-層。對於本範例，一 45 μπι層支援5000 V，會指示 最大摻雜為 2.7Ε15 (2.7 X Μ5 cnT3)。 -16- 1229421
其次’該n+缓衝器用以確保該基板不支援所設計的最大 反向阻擋電壓處的任何電場，其中該基板預計具有一較差 的晶體結構，因此其電氣性質比該磊晶層差。此外，較佳 的係使用一較高摻雜的n+緩衝器以使該二極體的串聯電阻 咸至敢j、並使必要的總蠢晶層厚度減至最小。因為推雜增 加至特定限度以上時，磊晶層品質通常會劣化，需要高摻 雜與需要良好的晶體品質間的折衷通常會將可接受n+緩衝 态摻雜的範圍限於1E18_2E19範圍，其中大約2E18用於該Μ 緩衝器摻雜較佳。以後，會使用一直接的計算以決定一既 定結構的最小的η+緩衝層厚度。根據5〇〇〇 v反向電壓，45 μπι厚及ιΕ15摻雜的卜層，2Ε18摻雜的η+緩衝器的示範性設 計’一最小的緩衝層厚度是〇 〇3 μπ1。〇 〇3 ^⑺的值用作 一較低限制，對於可控制生產目的，此層的厚度較佳地係 延伸至0.5 μηι。 為了正確操作，該Ρ層必須將電洞注入該η-層。注入效率 曰Ik著該些層間摻雜差別的增加而增加。一般而言，在此 類結構中，最小大約為兩個等級大小的摻雜差別是必要的 。此外，在較高摻雜等級時，該p層的品質會折衷，因此就 目刖的範例而言，該P摻雜限於1E17-1E19的範圍，較佳的 糸大为1E18與!^^緩衝器相似，會選擇該p層厚度使得在完 全設計阻擋電壓下，該P層的頂部未出現電場。在此範例中 ，一直接的計算會產生一最小的厚度〇· 11 μηι ,對於可控制 生產目的’其可能會增加至0.5 μπι 。 在該Ρ層的頂部，習慣使用一ρ +接觸層，其摻雜遠高於該 -17- 1229421
P層的大部分以利於形成_低電阻歐姆接觸。該層摻雜程度 應忒非常南，通常1E1 9為下限，並且應該足夠厚以便在該 歐姆金屬形成過程中發生的對該晶體結構的損害不會達到 該p層的較低摻雜部分。通常適當的厚度為〇1μηι 。 取後，選擇該基板以提供一高品質晶體，其上生長該裝 置的主動區域，並促進該裝置的電性，熱及機械連接。較 仫地如，低電阻率基板用作較低串聯電阻，但是過分高的 摻雜會引起大量額外的問題。因此，從實際的角度而言， 並且使用目前的材料，該基板摻雜限制於5Ε18_2Ε19的範 圍。該基板厚度可減至最小以減少串聯電阻，但是機械限 制開始活動要求一最小厚度，較佳地係處理後至少大約 125 μηι 〇 總之，藉由遵守剛說明的反向阻擋偏壓設計過程，能夠 每展一理想的5 kV p-i-n二極體的適當的裝置結構，其指定 該P+接觸層厚〇.1〇 μΐΏ及摻雜1E19,該p層厚〇 5 μπι及摻雜 1Ε18,該η-層厚45μιη及摻雜1Ε15,該η+層厚〇 5μπι及摻雜 2Ε18，以及一4Η η-型基板。 換各之，在傳統的設計方法中，在一ρ·η裝置中的#緩衝 層及ρ-層的厚度根據反向電壓（即，電壓阻擋）條件可接受的 最小厚度設計。不過，該傳統的設計方法不能定位在正向 偏壓操作過程中堆疊錯誤傳播（以及對應的Vf漂移）的問題 。相反地’本發明的一種觀點根據減輕堆疊錯誤傳播的正 向偏壓條件而提供額外的厚度設計約束。 從晶體生長及處理的角度而言，使該裝置的主動區域中 -18· 1229421
(13) 或鄰近的堆疊錯誤數量或其他潛在的成核點減至最小的目 標也會併入本發明中。因此，任何提高晶體生長的品質及 由此而獲得的基板及磊晶層的品質的技術通常用以使堆 疊錯誤減至最小《更特定言之，已根據本發明決定一裝置 的活動部分-尤其是該活動部分中的磊晶層_的持續（而不 是間斷的）生長傾向於使堆疊錯誤的成核減至最小，從而 有助於使其傳播減至最小。 本發明的大量觀點藉由圖4的示意橫斷面圖而解說，圖4 以橫斷面的方式呈現了通常以3〇表示的一p-n二極體。該二 極體由一碳化矽基板31及該基板31之上的n+磊晶層32形成 ，其中該n+層32的厚度大於該n+層32中的電洞擴散長度 (以LP表示）。一 η·碳化矽層33位於該n+磊晶層上並如先前指 出’其厚度及摻雜濃度由該二極體的反向阻擋電壓決定。 一 P-型磊晶碳化矽層34位於該η-層33之上，並且其厚度大於 該Ρ-型層34中的電子擴散長度（以Ln表示）。會製作該叶層“ 的歐姆接觸35及該基板31的歐姆接觸36。 因為在種觀點中，本發明係根據該層厚度與少數載子 的擴散長度的關聯以及上述開始活動的設計因素。更特定 。之該電/同擴散長度由很多因素決定，包括通常在此項 技藝中易於理解的摻雜。因此―還是以該卜n二極體作為範 例 旦選擇了該理想阻擋電壓，該裝置的剩餘部分的許 ^參數都遵守易於理解的形式。一旦滿足該些參數，該ρ· 型層34及該ni32的厚度可以根㈣要延伸直至超過根據 本發月的> 數载子的擴散長度。同樣地，該少數載子的擴 -19- (14) (14)1229421
政長度可藉由幾種方法減少勿} 早、”“万法心包括增加相關層中的多數載 度。如本文中其他地方指出’栽子濃度的上限通常是 κ際的濃度，降低晶體品質是限制因素。 根據等式⑴及（2),熟習此項技藝者也會理解一載子的擴 散長度（Lp, Ln)與其壽命有關。 、 (1) Lp = (Dpxp)，/2 (2) Ln = (Dnxn)，/2 因此，本發明也可理解為提供少數載子壽命終止的層。 · 仍然在另-方式中說明’本發明包括藉由終止一高度摻 雜層中該堆疊錯誤至少其中一邊緣而阻止操作過程中堆疊 錯誤的生長。這是-設計功能’因為在該高摻雜層中的多 數載子濃度會直接影響該少數載子的擴散長度，一較高多 數載子濃度會產生一較短的少數載子的擴散長度。如本文 中使用’此類咼摻雜層較佳地係大於大約5E丨8 cm ·3，而上 限藉由該層的理想或需要的晶體品質決定。 多數載子濃度及少數載子的擴散長度（或壽命）間的關聯 在半導體物理中是易於理解的。與半導體裝置的設計及操 ® 作相關的該些及其他概念在此項技藝中通常是易於理解的 ，可參考如John Wiley & Sons，Inc·出版的Sze所著的「半導 體裝置物理」（PHYSICS OF SEMICONDUCTOR DEVICES) 第二版（1981)以及 John Wiley & Sons，Inc·出版的 Sze所著 的「現代半導體裝置物理」（MODERN SEMICONDUCTOR 一 DEVICE PHYSICS)(1998)作為示範性來源。 ， 在較佳具體實施例中，對於該些類型的裝置中的歐姆接 -20- (15) (15)1229421
觸結構很普通的係，該二極體進一步包括該型層34及該 歐姆接觸35間的一 p +型接觸層37以形成一較好的歐姆接觸 。因此，該接觸層37的載子濃度比該？-型層34高。 在一般及較佳地具體實施例中，該基板3丨及該磊晶層32 、33、34(可能還有37)都是相同的多型體，該多型體通常係 選自由3C、4H、6H及15R碳化矽多型體所組成之群組，其 中$亥4H多型體較佳地係卩心二極體。 如以上提出，該p-n二極體的先前技藝設計參數係根據理 想反向阻擋電壓，因此，使用先前技藝設計規則，該n+磊 晶層32的厚度大約只有〇.5微米。相反地，在一根據本發明 的裝置中’ n+蠢晶層32的載子濃度大約介於1 e 1 8及1E19間 ’ >5*度大於遠層中電洞的擴散長度Lp。一較佳的n+層3 2會 包括兩分離層，層32A及32B。層32A是一0·5μm厚的層， 摻雜一載子濃度2E18 cm·3。層32可能進一步包括層32A及 該基板31間的層32B。層32B是一大約2 μηι厚的邊界層，摻 雜一載子濃度1Ε19 cnT3。在此項具體實施例中，該型蠢 晶層34的厚度大於Ln，載子濃度大約介於1Ε17及1Ε19間。 最佳地係，該p+磊晶層34大約1·5 μηι厚，載子濃度為大約 3Ε1 8。此外，該ρ+接觸層37大約2 μπι厚，摻雜ΙΕ 19。 熟悉此項技藝者通常會很容易就功能上來理解，該ρ型層 34的載子濃度大約大於該η-層33兩個等級大小。 在包括ρ-型接觸層3 7的具體實施例中’該接觸層3 7的載 子濃度較佳地係至少為大約1Ε19 ’但是小於導致該晶體品 質下降從而使該二極體的效能劣化的數量。在較佳具體實 -21· 1229421 (16) 施例中，該層37的厚度通常為大約〇·〗微米。 如以上指出，該基板較佳地係4H多型體，其載子濃度大 約介於5E18及2E19間，並且在處理後至少為大約125微米。 總結總體結構可知，一根據本發明的較佳的p_n二極體具 有大約2.0微米厚的p+接觸層37，其載子濃度大約為iei9。 該P-型層大约為1.5微米厚，載子濃度大約為3E18。該}層
33大約45微米厚，其載子濃度大約為1E15。該…層^大約 2·5微米厚，包括一 〇·5μπι厚的層，其載子濃度大約為π” ,以及一2 μιη厚的邊界層，其載子濃度為大約1£19。
因此，在此項具體貫施例中，本發明可廣泛地視為一二 極體結構，其具有-碳切基板，該基板具有—電壓阻擔 區域&括該基板上各自的ρ·型及卜型碳化石夕蟲晶層，至少 其中一個尸型層及n-型層的厚度大於該層中的少數載子的 擴散長度。熟悉半導體裝置者會清楚地意識到，雙極結構 能形成大量裝置的全部或部分，#中由p-η接面二極體， p-i-n二極體所組成之群組，雙極電晶體及閘流體是主要的 種類。該些裝置均具有各種相關和衍生的裝置，其通常在 此項技右中易於理解’因此本文將不再對其詳細討論。但 疋可以理解，本發明提供的碳化石夕雙極結構的優點廣泛 應用於併入雙極結構的碳化矽半導體裝置。 本發明的性質使得也可根據出現的晶體缺陷的特徵來理 解本發明’其中使用本發明可使該些缺陷減至最小。返回 至圖4,在裝置30的橫斷面干立同士5目 取』、口 、辦面不意圖中呈現了一堆疊錯誤40 。在此項具體實施例中’本發明包括該雙極裝置30,其具 -22- 1229421 ⑼ 有至少一 Ρ-型的單晶碳 ^ ^ ^ 5 9 34及至少一 η-型的單晶碳化 夕層33。在此項具體實施 ,,^ j甲那些在正向操作下生長的 隹登錯誤40部分，從該梦罟 餘％八„ & i ,、置30的主動區域及該裝置30的剩 铢邛刀間的至少一個介面分 二m ^ 離出采。如本文使用，術語介 面用以表示幾個結構特矜，τ π 特徵不過所有的特徵在此項技藝中 都易於理解。從這個角产士 ^ 又 S，一 ；丨面是兩分離磊晶層間 的一邊界，或一裝置的活動 J疋勒邛刀或非活動部分間的一邊界 ’該相同蠢晶層的一措入芬 ,, ^植入及一非植入部分間的一邊界，或 廣泛地表不為該裝置的一邱八甘+上 罝的邛刀，其中在材料系統或材料生 長模式中已發生變化。 一作為-不粑性解說而不是_限制性解說，在圖钟至少可 定義兩介面°其中―個顯示為41的層32及該基板31間 的貫體邊界。另_個是該歐姆接觸似該㈣洲的邊界 42。圖3及4的比較顯示了在圖3(先前技藝二極…中該㈣ 錯誤27會一直延伸至其Ρ.型層24及其歐姆接觸25間的介面 29。在另一端，該堆疊錯誤一 且曰决直延伸至该ri+層22及該基板 2 1間的介面。 相反地’圖4呈現了該堆疊錯料延伸結何該些介面 而是在該Ρ-型層34及該心層32内終止，因為已適當選取該 些層的厚度以超過那些層中的少數載子的擴散長度。圖 4Α解說了高正向電流操作下的裝置3〇中的少數载子分佈。 如圖4Α所示，層34及32中的少數載子濃度在達到介^或 介面42前下降至内建等級。因此，可,忽略的電子.電洞復合 發生於介面41及42，並且沒有充分的能量以繼續在該裝置 -23- (18) (18)1229421
中傳播堆疊錯誤40。 在另觀點中本發明可視為該堆疊錯誤從該裝置的那 些部分分離出纟’其具有-充分的缺陷密度或應力狀態以 支援該堆疊錯誤在該裝置的正向操作τ生長。因此，由於 圖4中裝置3〇的基板31的缺陷密度或應力狀態預計比該盖 晶層32、33及34大，所財發明包括將該堆疊錯誤從該基 板31分離出來，因而會使一堆疊錯誤在正向操作下的初始 ’成核或生長的機會減至最小。相同地，該堆疊錯誤嫩 鄰近該歐姆接觸35的ρ-型層34的邊緣分離出來。 另一觀點還認為，本發明可視為一任何終止層的厚度大 於該層中；數載子的擴散長度的結構，其中“終止層，，指任 何庄入少數載子的層，以及藉由以高缺陷濃度或應力狀態 為特徵的介面而分界於注入少數載子的面的對面上的層。 再-人返回至圖4，如果該終止層視為該卜型層34及該^^層w ，該堆疊錯誤40便在那裏結束並不再進一步延伸，因為該 層34的厚度及該層32的厚度已大於各自層中各自的少數載 子的擴散長度。 圖5所示的係根據本發明形成的一二極體的另一顯微照 片用以與圖1的顯微照片比較。在圖5中，該二極體廣通 ¥以45表示，還包括格栅歐姆圖樣用以檢查目的。在圖$ 中，該堆疊錯誤以可見程度顯示為46、47及48。應可立即 明白，已經阻止在圖5中顯而易見的堆疊錯誤擴展，因此， 該堆疊錯誤的延伸程度比圖1中的堆疊錯誤要低得多，從而 顯示了本發明的優點。 1229421
一根據本發明之二極體通過以下步驟製造：提供一以矽 為表面的4H碳化矽基板，其偏離該<1120>軸8。。以下說明 ·· 的所有蟲晶層藉由化學汽相沉積（CVD)而以一單一不間斷 生長方式元成。在該基板上沉積一2 厚的n+碳化秒及摻 雜為1E19 cm。的磊晶層，其中使用氮作為n-型摻雜物。然 後沉積載子濃度為2E18 cnT3 ,厚度為〇·5 μηι的n+層。接著 ，會生長載子濃度為1E16 cm-3的厚1〇 n-碳化矽磊晶層 ，而未停止生長。氮再次用作一卜型摻雜物。然後，還是 · 未停止生長’載子濃度為3E18 cm-3的P-型的碳化矽層會磊 晶生長至1·5 μηι的厚度。最後，在該p_型層上生長一厚2 的P+蠢晶層。該p+層的載子濃度為1Ε19(：πΓ3。然後在該裝 置的頂面或底面形成歐姆接觸。 製造及操作30分後，會阻止堆疊錯誤46、47及48的生長 ，因此其不會通過該二極體的整個寬度繼續傳播。本發明 了月b會應用於pn一極體以外的二極體裝置。例如，如圖6· § 所解說，本發明會應用於其他類型的雙極裝置，包括但不 限於雙極接面f晶體及閘流體。 _ 圖6解說了本發明一具體實施例之一種雙極接面電晶體 (BJT) ° BJT 600包括一 n-型碳化矽基板6〇2、一 n+緩衝器 604、一 η-電壓阻斷層606、一 p_型基極區域6〇8及一 η·型射 極區域614。沉積歐姆接觸以形成集極接觸62〇，基極接觸 6 12及射極接觸616。為阻止平面缺陷的傳播，η +緩衝層6〇4 一 及η+射極區域614均比該些層中的少數載子（電洞）擴散長 度厚，以阻止少數載子分別擴散至緩衝層6〇4及基板6〇2間 -25- (20) 1229421 的介面與射極區域614及歐姆接觸616間的介面。
圖7解說了本發明—進__步的具體實施例，其顯示了一植 入的閘極場控制閘流體(FC丁)7〇〇。FCT 7〇〇包括一卜型加 基板702、一 n+緩衝層7〇4、—埋入一 n+閉極7i〇的&漂移區 域706以及-ρ+陽極層7G8。歐姆接觸712及㈣分別形成陽 極及陰極接觸。為了阻止平面缺陷的傳播，此緩衝層綱 及P +陽極層708均比該些層中的少數載子的擴散長度厚，以 阻止少數載子分別擴散至緩衝層7G4及基板㈣間的介面與 p +陽極層708及歐姆接觸712間的介面。 圖8解說了 -閑流體結構中本發明的又一具體實施例，其 中閘流體結構800包括-碳切基板8〇2、— n+緩衝層_
、一 P-電壓阻斷層806及一 η-型層8〇8。複數個叶陽極區域 810形成於η·型層8〇8的上表面。沉積歐姆接觸以形成陽極 接觸812’閘極接觸814及陰極接觸82卜為阻止平面缺陷的 傳播，緩衝層804及叶層810均比該些層中的少數載子的 擴散長度厚’以阻止少數載子分職散至緩衝層綱及基板 802間的介面與ρ+層81〇及陽極8丨2間的介面。 熟悉此項技藝者會發現本發明可植入多種不同的雙極裝 置結構中。因此，本發明不限於本文解說的特定結構。 在圖式及說明書中已提出本發明的較佳具體實施例， 儘管已採用特定的術語，其係從通用及說明的角度而言 ，並非為了限制本發明，本發明的範疇定義在申請專利 範圍中。 圖式代表符號說明 -26- 1229421
(21) 10 p-n二極體 11 堆疊錯誤 1 0 A —半導體結構的示意圖 13 基板 14 蠢晶區 15 堆疊錯誤 16 堆疊錯誤
12 介面 17 線 15a 邊緣 15b 邊緣 15c 邊緣 16b 邊緣 16c 邊緣 16 d 邊緣
A 箭頭 B 箭頭 20 p-n二極體 21 碳化矽基板 22 緩衝器 23 η-型區域 24 ρ-型區域 25 歐姆接觸 26 歐姆接觸 •27- 1229421 (22)
27 28 29 30 31 32 33 34 35 36 37 32A 32B 40 41 42 45 46 47 48 600 602 604 606 堆疊錯誤 介面 介面 p - η二極體 碳化矽基板 η+蠢晶層 η-層 ρ -型蠢晶層 歐姆接觸 歐姆接觸 Ρ+型接觸層 層 層 堆疊錯誤 介面 介面 二極體 堆疊錯誤 堆疊錯誤 堆疊錯誤 雙極接面電晶體 η-型碳化矽基板 η+緩衝器 η-電壓阻擋層
-28- 1229421 (23) 608 P-型基極區域 612 基極接觸 614 η-型射極區域 616 射極接觸 620 集極接觸 700 場控制閘流體 702 n -型碳化碎基板 704 緩衝層 706 Ρ-漂移區域 708 Ρ+陽極層 710 η +閘極 712 歐姆接觸 720 歐姆接觸 800 閘流體結構 802 碳化碎基板 804 η +緩衝層 806 Ρ-電壓阻擋層 808 η-型層 810 ρ +陽極區域 812 陽極接觸 814 閘極接觸 820 陰極接觸
-29-

Claims (1)

1229421 第091123295號專利申請案__^ 中文申請專利範圍替換本，u
拾、申請專利範圍 1 · 一種雙極結構，包括： 一碳化矽基板； 一位於該基板上的電壓阻擋區域； 限制該電壓阻擋區域的各自的严型及n_型碳化矽區 域，其中至少該P-型區域及該[型區域之一的厚度大於 該區域中的少數載子擴散長度。 2.如申請專利範圍第i項之雙極結構，其中該基板及該卜 及η-區域具有選自由3C、4H、6H&15R碳化矽多型體 所組成之群組的相同多型體。 3·如申請專利範圍第1項之雙極結構，其係選自由p_n接 面一極體、p-m二極體、雙極電晶體及閘流體所組成 之群組。 4· 一種p-n二極體，包括： 一碳化矽基板； 一位於該基板上的n+碳化矽區域； 一位於該n+區域上的η-碳化石夕電壓阻擋區域； 一位於該η-區域上的碳化矽區域； 其中至少該ρ -區域及該^^十區域的其中之一的厚产大 於該區域中的少數載子的擴散長度。 5·如申請專利範圍第4項之p-n二極體，其中該基板、該 電壓阻擋區域及該p-型及XI-型區域都具有相同的多型 體’其係選自由3C、4H、6H及15R碳化矽多型體所組 成之群組。 O:\81\81025-921124.doc 1229421 6·如申凊專利範圍第4項之ρ-η二極體，其中該η+區域大 約厚2.5微米並且一載子濃度大約介於1 χ 1〇ls及1 χ 1 〇19 cm-3 間。 7·如申請專利範圍第4項之p_n二極體，其中該以區域大 約厚〇·5微米並且一載子濃度大約為2 X 1〇18 cm·3。 8·如申請專利範圍第4項之p-n二極體，其中該尸型區域的 厚度大約大於0.5微米且一載子濃度大約介於1 X 1〇17 及 1 X 1〇19 cm-3 間。 9·如申凊專利範圍第4項之p-n二極體，其中該p-型區域的 一載子濃度大約比該n_區域大2個等級大小。 1〇·如申請專利範圍第4項之p_n二極體，進一步包括一介 於該歐姆接觸及該ρ·型區域間的严型接觸層，該接觸層 的載子濃度比該Ρ·型區域高。 11.如申請專利範圍第10項之ρ_η二極體，其中該接觸層的 一載子濃度大約至少為丨χ 1〇19 cm·3，但低於導致晶體 品質下降從而使該二極體的效能劣化的數量，其厚度 大約至少為1000埃。 12·如申請專利範圍第4項之严n二極體，其中該基板的一 載子濃度大約介於5\1〇18及2叉1〇19(：111-3間，大約至少 厚125微米。 13.如申請專利範圍第4項之p-n二極體，進一步包括一位 於該p-型區域及該歐姆接觸間的p+型接觸層，該接觸 層大約厚2微米，一載子濃度大約為1 X 1〇19 cm·3， 並且進一步包括一該η-型區域及該基板間的n+型邊 O:\81\81025-921124.doc -2 - 1229421 界層’該邊界層大約厚2微米，一載子濃度大約為1χ 1 〇19 cm-3 〇 14. 一種雙極裝置，包括： 一碳化矽基板； 一位於該基板上的電壓阻擋區域； 限制該電壓阻擋區域的各自的P_型及n-型碳化石夕區 域；其中在正向偏壓操作下生長的該裝置中的堆疊錯 誤部分從該裝置的邊界區域及剩餘部分間的至少其中 一介面分離出來。 15·如申請專利範圍第14項之雙極裝置，其中該基板及該 P-型及η-型區域具有選自由3C、4H、6H及15R碳化矽 多型體所組成之群組的相同多型體。 16· —種雙極裝置，包括： 至少一 ρ-型區域； 至少一 η-型區域；以及 至少一堆疊錯誤； 該堆疊錯誤從該裝置的任何部分分離出來，該裝置 具有一充分的缺陷密度或應力狀態，以支援在該裝置 的正向偏壓下該堆疊錯誤的生長。 17·如申請專利範圍第16項之雙極裝置，進一步包括一碳 化碎基板。 18.如申請專利範圍第16項之雙極裝置， 進一步包括一主動區域，其包括該[型區域及該η_ 型區域，該ρ-型區域及該η_型區域形成該主動區域的邊 O:\81\81025-921124.doc 1229421 界區域；以及 其中在正向偏壓操作下生長的堆疊錯誤部分從該裝 置的主動區域與剩餘部分間的介面分離出來。 19·如申請專利範圍第16項之雙極裝置，纟中該卜型層及 該η-型層厚度均大於該層中的少數載子的擴散長度。 20.如申請專利範圍第16項之雙極裝置，纟中該基板及該 Ρ-型及η-型區域具有選自由3C、4Η、沾及⑽碳化石夕 多型體所組成之群組的相同多型體。 21·如申請專利範圍第16項之雙極裝置，其係選自由卜η接 面二極體、p-i-n二極體、雙極電晶體及閘流體所組成 之群組。 22· —種碳化矽雙極裝置，其中任何終止層的厚度都大於 該層中少數載子的擴散長度，且其中該終止層包括一鄰 近一基板的磊晶層及一鄰近一歐姆接觸的磊晶層。 23·如申請專利範圍第22項之雙極裝置，其中該終止層包 括至少一η-型層及至少一p-型層，以及其中該磊晶層及 該基板都具有選自由3C、4H、6H及15R碳化矽多型體 所組成之群組的相同多型體。 24.如申請專利範圍第22項之雙極裝置，包括至少一堆叠 錯誤’其中該些在正向偏壓操作下生長的堆疊錯誤部 为從該裝置的主動區域與剩餘部分間介面之至少一介 面分離出來。 25·如申請專利範圍第22項之雙極裝置，包括至少一堆疊 錯誤，其中該堆疊錯誤從該裝置的任何部分分離出來 O:\81\81025-921124.doc -4- 1229421 ，該裝置具有一充分的缺陷密度或應力狀態，以支援 在該裝置的正向偏壓下該堆疊錯誤的生長。 26. —種雙極接面電晶體，包括： 一碳化矽基板； 一位於該基板上的n+緩衝層； 一位於該緩衝層上的η-區域； 一鄰近該η-區域的ρ-型基極區域； 一鄰近該基極區域的η+射極區域； 一沉積於該射極區域上的歐姆接觸； 其中該射極區域及該緩衝層之至少其中之一的厚度 大於該層中少數載子擴散長度。 27. —種閘流體，包括： 一碳化矽基板； 一位於該基板上的η+緩衝層； 一位於該緩衝層上的ρ_區域； 一鄰近該ρ-區域的η-型區域； 一鄰近該η-型區域的ρ+陽極區域； 一沉積於該陽極區域上的歐姆接觸； 其中該陽極區域及該緩衝層的至少其中之一的厚产 大於該層中少數載子擴散長度。 & 28. —種場控制閘流體，包括： 一碳化碎基板； 一位於該基板上的η+緩衝層； 一位於該緩衝層上的ρ·漂移區域； O:\81\81025-921124.doc 1229421 一位於該P-漂移區域上的P+陽極區域；以及 一沉積於該陽極區域上的歐姆接觸； 其中該陽極區域及該緩衝層至少其中之一的厚度大 於該層中少數載子擴散長度。 6- O:\81\81025-921124.doc
TW091123295A 2001-10-26 2002-10-09 Minimizing degradation of SiC bipolar semiconductor devices TWI229421B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/046,346 US6849874B2 (en) 2001-10-26 2001-10-26 Minimizing degradation of SiC bipolar semiconductor devices

Publications (1)

Publication Number Publication Date
TWI229421B true TWI229421B (en) 2005-03-11

Family

ID=21942959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091123295A TWI229421B (en) 2001-10-26 2002-10-09 Minimizing degradation of SiC bipolar semiconductor devices

Country Status (8)

Country Link
US (4) US6849874B2 (zh)
EP (1) EP1438739B1 (zh)
JP (1) JP4597514B2 (zh)
KR (1) KR101036253B1 (zh)
CN (1) CN100369196C (zh)
CA (1) CA2457399A1 (zh)
TW (1) TWI229421B (zh)
WO (1) WO2003038876A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
US6900477B1 (en) * 2001-12-07 2005-05-31 The United States Of America As Represented By The Secretary Of The Army Processing technique to improve the turn-off gain of a silicon carbide gate turn-off thyristor and an article of manufacture
US6982440B2 (en) * 2002-02-19 2006-01-03 Powersicel, Inc. Silicon carbide semiconductor devices with a regrown contact layer
CN100416803C (zh) * 2003-08-22 2008-09-03 关西电力株式会社 半导体装置及制造方法、使用该半导体装置的电力变换装置
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7173285B2 (en) 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
KR100853991B1 (ko) * 2004-03-26 2008-08-25 간사이 덴료쿠 가부시키가이샤 바이폴라형 반도체 장치 및 그의 제조방법
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US7192482B2 (en) * 2004-08-10 2007-03-20 Cree, Inc. Seed and seedholder combinations for high quality growth of large silicon carbide single crystals
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
US8367510B2 (en) * 2005-09-14 2013-02-05 Central Research Institute Of Electric Power Industry Process for producing silicon carbide semiconductor device
US7304334B2 (en) * 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
US8664664B2 (en) * 2006-01-10 2014-03-04 Cree, Inc. Silicon carbide dimpled substrate
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
US8455269B2 (en) * 2006-08-04 2013-06-04 Central Research Institute Of Electric Power Industry Method for recovering an on-state forward voltage and, shrinking stacking faults in bipolar semiconductor devices, and the bipolar semiconductor devices
JP5296707B2 (ja) 2007-01-23 2013-09-25 カーネギー メロン ユニバーシティ コンピュータシステムへのアクセスを制御し媒体ファイルに注釈を付ける方法及び装置
SE532625C2 (sv) * 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
US7915143B2 (en) * 2008-04-30 2011-03-29 The United States Of America As Represented By The Secretary Of The Navy Method of mediating forward voltage drift in a SiC device
US8542251B1 (en) 2008-10-20 2013-09-24 Google Inc. Access using image-based manipulation
US8136167B1 (en) 2008-10-20 2012-03-13 Google Inc. Systems and methods for providing image feedback
US8621396B1 (en) 2008-10-20 2013-12-31 Google Inc. Access using image-based manipulation
US8716835B2 (en) 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
WO2010047280A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 バイポーラトランジスタ
US8196198B1 (en) 2008-12-29 2012-06-05 Google Inc. Access using images
US8392986B1 (en) 2009-06-17 2013-03-05 Google Inc. Evaluating text-based access strings
US8377806B2 (en) * 2010-04-28 2013-02-19 Cree, Inc. Method for controlled growth of silicon carbide and structures produced by same
FR2960097A1 (fr) * 2010-05-11 2011-11-18 St Microelectronics Tours Sas Composant de protection bidirectionnel
FR2963983B1 (fr) * 2010-08-18 2012-09-07 St Microelectronics Tours Sas Composant de protection bidirectionnel dissymetrique
KR20130126897A (ko) 2010-09-21 2013-11-21 퀀텀 일렉트로 아프투 시스템즈 에스디엔.비에이치디. 발광 및 레이징 반도체 소자 및 방법
JP5639828B2 (ja) * 2010-09-27 2014-12-10 株式会社日立製作所 半導体記憶装置およびその製造方法
SE1051137A1 (sv) 2010-10-29 2012-04-30 Fairchild Semiconductor Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav
JP2012164790A (ja) 2011-02-07 2012-08-30 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US9171977B2 (en) 2011-06-17 2015-10-27 Cree, Inc. Optically assist-triggered wide bandgap thyristors having positive temperature coefficients
WO2013107508A1 (en) * 2012-01-18 2013-07-25 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
CN102610638B (zh) * 2012-03-22 2014-04-16 西安电子科技大学 用于功率集成电路的SiC-BJT器件及其制作方法
TW201417150A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
KR102098209B1 (ko) * 2013-02-05 2020-04-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
WO2014084549A1 (ko) * 2012-11-30 2014-06-05 엘지이노텍 주식회사 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
KR102053077B1 (ko) * 2012-11-30 2020-01-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US9777404B2 (en) 2014-11-12 2017-10-03 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate, and silicon carbide epitaxial substrate
CN111799324A (zh) 2015-05-18 2020-10-20 住友电气工业株式会社 碳化硅外延基板、碳化硅半导体装置及其制造方法
CN108026664B (zh) * 2015-10-27 2020-11-13 住友电气工业株式会社 碳化硅基板
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN112447498A (zh) * 2019-08-29 2021-03-05 中国科学院苏州纳米技术与纳米仿生研究所 降低双极型器件正向导通SFs拓展的SiC外延层生长方法、结构及生长方法供气管路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US93576A (en) * 1869-08-10 Improved machine for driving posts
US3988762A (en) 1974-05-28 1976-10-26 General Electric Company Minority carrier isolation barriers for semiconductor devices
US3988771A (en) 1974-05-28 1976-10-26 General Electric Company Spatial control of lifetime in semiconductor device
US3988772A (en) 1974-05-28 1976-10-26 General Electric Company Current isolation means for integrated power devices
US4912063A (en) 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US5230768A (en) * 1990-03-26 1993-07-27 Sharp Kabushiki Kaisha Method for the production of SiC single crystals by using a specific substrate crystal orientation
US5093576A (en) * 1991-03-15 1992-03-03 Cree Research High sensitivity ultraviolet radiation detector
JPH05129656A (ja) 1991-10-31 1993-05-25 Sharp Corp ｐｎ接合型発光ダイオード
US5313078A (en) * 1991-12-04 1994-05-17 Sharp Kabushiki Kaisha Multi-layer silicon carbide light emitting diode having a PN junction
JPH06338629A (ja) 1993-03-29 1994-12-06 Sanyo Electric Co Ltd 炭化ケイ素発光ダイオード素子
US5879962A (en) * 1995-12-13 1999-03-09 Minnesota Mining And Manufacturing Company III-V/II-VI Semiconductor interface fabrication method
SE9603738D0 (sv) 1996-10-14 1996-10-14 Abb Research Ltd A method for producing a bipolar semiconductor device and a bipolar semiconductor device
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6346821B1 (en) * 1998-03-27 2002-02-12 Infineon Technologies Ag Method for nondestructive measurement of minority carrier diffusion length and minority carrier lifetime in semiconductor devices
US6054706A (en) 1998-06-15 2000-04-25 Northwestern University Long wavelength infrared photodetectors
JP4185215B2 (ja) * 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2001158696A (ja) * 1999-11-29 2001-06-12 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の製造方法
JP4329211B2 (ja) * 2000-03-01 2009-09-09 株式会社デンソー 炭化珪素単結晶を用いた炭化珪素半導体装置およびその製造方法
US6512384B1 (en) * 2000-06-29 2003-01-28 Semiconductor Diagnostics, Inc. Method for fast and accurate determination of the minority carrier diffusion length from simultaneously measured surface photovoltages
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices

Also Published As

Publication number Publication date
JP4597514B2 (ja) 2010-12-15
US20030080842A1 (en) 2003-05-01
EP1438739B1 (en) 2019-06-26
CA2457399A1 (en) 2003-05-08
US20050116234A1 (en) 2005-06-02
US6849874B2 (en) 2005-02-01
EP1438739A1 (en) 2004-07-21
US20070117336A1 (en) 2007-05-24
JP2005508086A (ja) 2005-03-24
CN1559080A (zh) 2004-12-29
WO2003038876A1 (en) 2003-05-08
US20050118746A1 (en) 2005-06-02
CN100369196C (zh) 2008-02-13
KR101036253B1 (ko) 2011-05-20
KR20050030239A (ko) 2005-03-29
US7880171B2 (en) 2011-02-01
US7427326B2 (en) 2008-09-23

Similar Documents

Publication Publication Date Title
TWI229421B (en) Minimizing degradation of SiC bipolar semiconductor devices
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
US8704546B2 (en) Method of manufacturing a SiC bipolar junction transistor and SiC bipolar junction transistor thereof
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
JP6706786B2 (ja) エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
US8497552B2 (en) Semiconductor devices with current shifting regions and related methods
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2010135789A (ja) 低角度オフカット炭化ケイ素結晶上の安定なパワーデバイス
WO2001018872A1 (fr) TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
CN104201211B (zh) 制备SiC超快恢复二极管及工艺
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
CN106611776A (zh) 一种n型碳化硅肖特基二极管结构
JP2006313850A (ja) 炭化珪素半導体装置およびその製造方法
CN104701385A (zh) 纳米晶嵌入单晶外延碳化硅的高稳定低损耗微波二极管
CN106611798A (zh) 一种n型碳化硅半导体肖特基二极管结构
JP2008235767A (ja) 半導体素子及びその製造方法
CN112531007A (zh) 具有梯度深度p型区域的结势垒肖特基二极管及制备方法
JP3803611B2 (ja) 半導体基板、半導体素子、および半導体素子の製造方法
EP2599124A1 (en) Electronic device structure with a semiconductor ledge layer for surface passivation
CN114823926A (zh) 基于p型金刚石的氧化镓异质结肖特基二极管及制备方法
Das Development of a commercially viable 4H-SiC PiN diode technology
CN117059650A (zh) 一种极化斜边终端结构的GaN基pn结二极管器件及其制作方法
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production
JP2006128492A (ja) エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent