TWI228317B - Semiconductor device having clips for connecting to external elements - Google Patents

Semiconductor device having clips for connecting to external elements Download PDF

Info

Publication number
TWI228317B
TWI228317B TW092132751A TW92132751A TWI228317B TW I228317 B TWI228317 B TW I228317B TW 092132751 A TW092132751 A TW 092132751A TW 92132751 A TW92132751 A TW 92132751A TW I228317 B TWI228317 B TW I228317B
Authority
TW
Taiwan
Prior art keywords
item
semiconductor device
patent application
scope
base portion
Prior art date
Application number
TW092132751A
Other languages
English (en)
Other versions
TW200414533A (en
Inventor
Martin Standing
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of TW200414533A publication Critical patent/TW200414533A/zh
Application granted granted Critical
Publication of TWI228317B publication Critical patent/TWI228317B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/074—Connecting or disconnecting of anisotropic conductive adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07636—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07637—Techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/881—Bump connectors and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Die Bonding (AREA)

Description

1228317 玖、發明說明： 【明月1ΐ* 】 相關申請案 本申明案係與於2001年3月28曰由Martin Standing和 5 Hazel D· Schofield提出申請之名稱為 chip Scale Surface Mounted Device and Process of Manufacture 的美國專利申 請案第09/819,774號案有關。 發明領域 本發明係有關於半導體元件，更特別地，係有關於具 10有用於連結至外部組件之夾子的表面安裝型半導體元件。 L先前技術3 發明背景 要在電子電路中使用，半導體晶元係被封裝俾形成可 以被直接連接到像在一基板上之導電焊蟄般之外部組件的 15半導體元件。電子元件的封裝提供若干功能。對抗濕氣和 其他損害周圍組件之半導體晶元的保護、至外部組件的電 氣連接及由該半導體晶元所產生之熱的熱管理是為電子封 裝體的最重要功能。像DIP和S0IC封裝體般的習知眾所周 知封裝體提供這些功能。這些封裝體經常使用一導線架結 20構，在某些情況中，該導線架結構是為爭導體晶元之尺寸 的4-5倍。因此，習知設計之半導體晶元的封裝體經常最終 為一個比晶元本身大很多的半導體元件。 電子系統朝微型化的趨勢強迫空間的最大利用。最大 空間利用的一種方式是為使該元件中之組件的尺寸最小化 1228317 俾藉此增加該組件密件。雖然增加組件密度導致空間利用 的最大化’像由於，例如，連接電阻率而起之寄生電氣效 ^^低和有賴降低般的其他問題在任何設計上亦必須 5 【發明内容】 發明概要 -本發明的半導體元件包括_半導體晶元，該半導體晶 兀具有至少兩個設置在其之主表面上之相對的主電極。每 個電極具有一導電夹子連接到其那裡。每個夾子包括-用 =、像在—基板上之導電焊墊般之外雜件電氣接觸的接 f部份，和一連接到一電極的基底部份。該等夹子的接觸 =係設置在該半導體晶_ —側上。為了實現這配置， X等夾子中之至少—者係設有—個把其之基底部份連接到 ”之接觸射刀並且在4晶兀之主表面之間延伸的延伸部。 15這^子提供在一晶元之背侧電極到該外部組件之間的最短 可能路徑，藉此降低在該封裝體内之由其之連接所引致的 可生電阻和電感。 為了縮減本發明之半導體元件的足印，該等夹子的接 觸部份在該半導體元件被連接到—基板的導電焊塾時係可 2〇以被定位來被直接設置在該半導體晶元下面。 或者，具有該延伸部之該夾子的接觸部份可以直接遠 離在該晶元下面的區域俾可提供更多的房間給被置於該晶 元下面之在該基板上的該等導電焊塾。 不同形狀的失子可以被使用在本發明的半導體元件。 1228317 例如，在第一實施例中，每個夾子可以包括由一延伸部連 接與隔開的一基底部份和一接觸部份。在其他實施例中， 該等夾子中的某些可以包括一個平的基底部份和直接置於 該平的基底部份上的接觸部份。在後面之夾子中的該等接 5 觸部份可以是從該平的基底部份延伸出來的凸起部份、圓 柱形或者半圓形。 本發明的其他特徵和優點將會由於本發明之後面配合 該等附圖的描述而變得清楚了解。 圖式簡單說明 10 第1A圖顯示本發明之第一實施例之半導體元件的側視 圖。 第1B圖顯示在第1A圖中所示之半導體元件的底視平 面圖。 第2A圖顯示一個於在第1A圖中所示之半導體元件中 15 所使用之夾子的側視圖。 第2B圖是為在第2A圖中所示之夾子之在2B-2B箭頭之 方向觀看的圖示。 第3A圖顯示一個於在第1A圖中所示之半導體元件中 所使用之夾子的側視圖。 20 第3B圖是為在第3A圖中所示之夾子之在3B-3B箭頭之 方向觀看的圖示。 第3C圖是為在第3A圖中所示之夾子之在3C-3C箭頭之 方向觀看的圖示。 第4圖顯示習知技術之具有數個半導體晶元形成於其 25 内的半導體晶圓。 1228317 第5圖顯示在第4圖中所示的半導體晶圓，該半導體晶 圓具有一形成於其上的鈍化層，該鈍化層具有曝露該半導 體晶元之頂電極之部份的開孔。 第6圖顯示在第5圖中所示的半導體晶圓，夾子係連接 5 到該等半導體晶元的頂電極。 第7A圖顯示本發明之第二實施例之半導體元件的底視 圖. 第7B圖顯示在第7圖中所示之半導體元件之在8-8箭頭 之方向觀看的側視圖。 10 第8A和8B圖分別顯示一個在本發明之第二實施例中 所使用之夾子的頂視平面圖和側視圖（在第8A圖中之箭頭 8B-8B的方向觀看）。 第8C和8D圖分別顯示一個在本發明之第二實施例中 所使用之夾子的頂視平面圖和側視圖（在第8C圖中之箭頭 15 8D-8D的方向觀看）。 第9圖顯示在第7圖中所示之半導體元件之在線9-9之 方向觀看的橫截面圖。 第10A-10B圖分別顯示在本發明之第二實施例中所使 用之夾子的頂視和側視圖。 20 第11A-11B圖分別顯示可以在本發明之第二實施例中 使用之夾子之另一例子的頂視和側視圖。 第12A-12B圖分別顯示可以在本發明之第二實施例中 使用之夾子之另一例子的頂視和側視圖。 第13圖顯示被安裝於一基板上之第一實施例的半導體 25 元件。 1228317 第14圖顯示被安裝於一基板上之第二實施例的半導體 元件。
【實旅冷式J 較佳實施例之詳細說明 5 請參閱第1A和1B圖所示，本發明之半導體元件的第一 實施例包括半導體晶元1〇。一較佳實施例的半導體晶元1〇 可以是為一功率MOSFET。然而，本發明不受限於功率 MOSFET。像IGBT、功率二極體、及其類似般的其他電子 半導體晶元亦可以被使用代替MOSFET。 10 半導體晶元1〇包括兩個相對的主表面。半導體晶元1〇 具有苐一主電極12設置在其之第一主表面上和第二主電極 14設置在其之第二主表面上。半導體晶元1〇亦包括控制電 極16 ’其係設置在該半導體晶元1〇的第一主表面上而且係 與第一主電極12隔離。於一在該較佳實施例中使用的 15 MOSFET中，第一和第二主電極可以分別為源極和汲極觸 點而控制電極16係習知地被稱為閘極電極。 控制電極16從外部控制器接收控制訊號，該等訊號在 本發明的半導體元件8被併入在一電子電路之内的適當位 置時切換在第一主電極12與第二主電極14之間流動的電 20 流。 第一實施例的半導體元件8包括數個夾子18,2〇,22。每 個夾子包括一基底部份24,26,28和一接觸部份3〇,32,34。接 觸部份30,32,34的功能是為造成與外部組件的電氣接觸。基 底部份24,26,28係藉著一層晶元連接材料36，像烊錫般，或 1228317 者導笔環氧樹脂，像載有銀的環氧樹脂般，來分別被電氣 地連接到第二主電極丄4、第-主電極12和控制電極16。純 化層38覆蓋第一主電極12和控制電極16，除了具有用於與 個別之夾子20,22之基底部份26,28造成電氣連接之導電連 5 接材料36設置於其上的部份之外。 每個夾子18,20,22亦包括一個分別把基底部份24,26,28 連接到接觸部份30,32,34的延伸部19,21，23。在一較佳實施 例中，延伸部係從夾子18,20,22之個別之基底部份 24,26,28的邊緣垂直地延伸。最好的是，接觸部份3〇,32,34 係藉著對應的延伸部19,21，23來與對應的基底部份24,26,28 Ppfj開但是係被定位與對應的基底部份2 4，2 6，2 8平行。 接觸部份30,32,34最好係彼此在同一平面上而且係與 建曰B元的主電極相對地設置。本發明之使得這配置有可能 的新穎特徵是為延伸部19，其延伸在該半導體晶元1〇的第 15 -主表面與第二主表面之間而且把基底部份％連接到接觸 部份30，藉此提供一個從晶元1〇之第_主表面之上之位置 延伸到其之第二主表面之上之位置之電氣連接用的路徑。 這結構允許半導體元件8在—絲上的表面安裝。 根據本發明的另一特徵，一基底部份，例如，26,28， 20可以具有一個比用於造成至半導體晶元10之電極之電氣連 接所需較大的面積。例如，夾子22的基底部份28，其造成 至控制電極16的電氣連接，可以被作成比用於造成至控制 電極16之電氣連接所需更大。一黏著層可以被設置在這額 外的面積下面俾進一步加強夾子22至半導體晶元1〇之頂部 1228317 的連接。 請參閱第2A-2B圖和第3A-3C圖所示，夾子2〇,22,其係 分別連接到第一主電極12和控制電極16，是為藉由彎折一 片導電金屬，像一片銅般，俾提供分別由從基底部份26,28 5 之邊緣延伸到接觸部份32,34之延伸部21,23連接和分隔之 一基底部份26,28和一接觸部份32,34來被形成的單一本 體。在該第一實施例中所使用的夾子18可以根據與在此中 所描述之用以作成其他之夾子20,22之相同的方法來被作 成。 10 本發明的半導體元件係藉著後面的處理來被製造。請 參閱第4圖所示，具有數個個別之半導體晶元10形成於其上 的半導體晶圓40，像矽晶圓般，係首先被提供。在晶圓4〇 中的半導體晶元10是相同的而且可以是為根據任何眾所周 知之方法來被形成於一石夕基體上的MOSFET、IGBT、功率 15 二極體或其類似。半導體晶元10係由衔道42分開，該等街 道42係從晶圓40的一邊緣延伸到其之相對的邊緣。每個半 導體晶元包括至少一個第一主電極12和一控制電極16。半 導體晶元10的第二主電極14係設置於晶圓40的相對表面 (圖中未示）上。電極12，16和14最好是可軟焊的。 2〇 接著請參閱第5圖所示，具有分別在第一主電極12和控 制電極16之上之開孔44,46的鈍化層38 (第1圖）係被形成。 鈍化層38可以藉由沉積一層光敏性環氧樹脂，像眾所周知 之ElectraEP2793的材料般，於晶圓40的整個頂表面上覆蓋 第一主電極12和控制電極16及所有在這些電極之間的區域 11 1228317 來被形成。該環氧樹脂然後會被弄乾及經由一光罩來曝露 於紫外線俾可識別及分開該等要被移去來形成開孔44,46 的區域。如此被識別的該等區域然後係被移去俾產生開孔 44,46，該等開孔44,46分別曝露第一主電極12和控制電極16 5的部份。該光敏性環氧樹脂然後係藉著，例如，加熱來被 硬化俾可產生具有開孔44,46的鈍化層38 (第1圖）。 開孔44,46僅需為與提供在第一主電極12和控制電極 16與對應之夾子之基底部份之間之良好電氣接觸所需要的 樣大’而不需要被擴張橫越該等電極的整個表面。此外， 1〇開孔44,46不必曝露該電極之與連接至其那裡之夾子之基 底邠伤之面積相等的面積。此外，本發明不受限於前述之 用以產生鈍化層38 (第1圖）的處理，而任何其他適當的方 法亦可以被使用來產生具有開孔44,46的鈍化層38 (第工 圖）。 15 一旦開孔44,46被形成，導電連接材料36 (第1A圖）係 被>儿積於第一主電極12和控制電極16之被曝露的部份之 上。焊錫或導電環氧樹脂係可以被使用作為導電連接材料 36(第 1A圖）。 接著請參閱第6圖所示，導電夾子係置於被設置在每個 2〇電極12，16之被曝露之部份之上的導電連接材料36上。例 如，第6圖顯示分別在它們之對應之基底部份26,28藉著導 電連接材料36 (第1A圖）來連接到半導體晶元1〇之第一主 私極12與控制電極％的夾子2〇,22，其係配合本發明之第一 貫轭例之半導體元件8來作描述。一旦導電夾子（例如，夾 12 1228317 子20,22)係處於適當的位置，如果焊錫係被使用作為連接 材料的話，它係被回焊，而如果導電環氧樹脂係被使用作 為導電連接材料的話，它係被硬化。如果一夾子的基底部 份係比被曝露的區域大的話，一層黏著物係可以被設置在 5該基底部份之位於該被曝露之區域外部的部份俾可進一步 增加在该夾子與該半導體晶元之間之連接的強度。可選擇 地，液態環氧樹脂係可以被沉積在該晶圓之上覆蓋該等夾 子之基底部份的至少部份，以及該晶圓的其他區域俾可改 進夾子在5亥專半導體晶元上之組裝的強度。其後， 10晶圓40係藉著，例如，切鑛來沿著其之街道42切割俾產生 個別的半導體晶元10，該等半導體晶元10各具有至少一個 連接到其之第一主電極12與其之控制電極16的導電夾子。 另一個夾子，例如，如配合本發明之第一實施例之半 導體70件8 (第1A圖）所述的夹子18，係藉著像焊錫或導電 15環氧樹月旨般的導電連接材料36 (第认圖）來被電氣地連接 到半導體晶元10的第二主電極14。這樣係能夠藉由檢拾每 ρ個別之晶元10及把其之第：主電極14置於夾子18的基底 4伤24上亚且藉著一層像焊錫或導電環氧樹脂般的導電連 ###36 來電氣地連接它們來被達成。再-次， 2〇如果干錫係被使用的話，它係被回焊，而如果導電環氧樹 脂係被使用的話，它係被硬化。 或者，在開孔被形成於鈍化層之後該晶元係首先藉著 讀來被個別化’而然後爽子係利用導電連接材料來被連 接到每個晶元的電極。 13 1228317 夾子18,20,22可以從一個具有與在習知封裝體中所使 用之銅帶或橋類似之組織的銅矩陣導線架切割出來。夾子 18,20,22可以利用如在習知晶元黏接機器上找到之放置式 運作和橋衝壓來被置於它們的適當位置。根據較佳的方 5法，晶元10係被置於失子18上並且係藉著適當的導電連接 材料來被連接到夾子18的基底部份24，導電連接材料係被 回焊或硬化而然後夾子18係從該帶剪斷。 本發明的半導體元件可以藉著以上所述的處理來被製 成包括各式各樣形式的夾子。請參閱第7和8圖所示，相同 10的標號標示相同的特徵，本發明之第二實施例的半導體元 件48包括具有連接至其之電極之夾子5〇,52,54的半導體晶 元10。請參閱第9圖所示，相同的標號標示相同的特徵，夹 子50,52,54分別包括-基底部份51，53,55。藉料電連接材 料36來連接到第二主電極14的夾子5〇包括把其之基底部份 15 51連接至其之接觸部份58的延伸部56。延伸部56與夾子5〇 的基底部份51和接觸部份58—起形成一單一本體。而且， 值得注意的是，延伸部56係延伸在半導體晶元1〇的主表面 之間。 夾子52的基底部份53具有數個觸點6〇設置於其之表面 20上。基底部份55亦具有觸點6〇設置在其之表面上。觸點6〇 是為從對應之基底部份53,55之職表面延伸出來的凸起 部份。夾子52,54的基底部份53,55係藉著一層設置於純化層 38中之對應之開孔内的導電連接材料％來電氣地連接到第 -主電極12和㈣電極16。夾子51最好係錢形成而且係 14 1228317 被鍵銀。夾子50的基底部份51可以具有稍微比晶元大的面 積以致於當該晶元與該失子5〇被連接時夾子5〇將會形成一 個框架在該晶元的邊緣四周。額外的區域允許要充填在該 晶元之邊緣四周之連接材料的較大厚度。這樣係會有效地 5允許該連接材料被控制並阻止該連接材料流動越過該晶元 的邊緣。 當然，本發明之各式各樣的實施例可以藉著所述的處 理利用其他形式的夾子來被製造。例如，請參閱第 10A-10B、11A-11B和12A-12B圖所示，被使用的夾子可以 10 被變化來包括如在第11A-11B圖中所示之具有平之接觸表 面63的圓柱狀觸點62代替如在第i〇a-1〇B圖中所示之具有 半圓形形狀及在第二實施例中所使用的觸點6〇，或者，觸 點60能夠以數個具有平之接觸表面65的凸起部份64代替。 連接到晶元之電極之夹子52,54之基底部份53,55的側 15 面可以是平或者稍微凸起的。凸起的側面會有助於以與在 夾子50之基底部份51中之額外之區域相同之形式控制連接 材料的流動。夾子52,54亦可以由銅形成而且係以銀來完 成。 本發明的第二實施例係藉著首先在鈍化層和在鈍化層 2〇中之開孔被形成之後使晶元自晶圓單一化來被製成。每個 被單一化的晶元係首先藉著像載銀之環氧樹脂般之適當的 導電連接材料來被連接到一夾子50的基底部份51。爽子 52,54然後係利用相同的連接材料或者適當的焊料來被連 接。夾子50作用如第二實施例之半導體元件之導線架的底 15 1228317 部。在被引用的製造形式中 的形式，而失子52,54將會利 的相關電極。 ’爽子50將會呈現高密度矩陣 用橋衝壓組裝來被黏接到晶元 請參閱第13圖所示，半導 到編6上。特別地，接觸件8係被顯示被表面安裝 8之電極連接到它們之在Μ係與把半導體元件 ♦夕你要ΛΑ、# 電路（圖中未示）之内之適 置的¥電焊墊68,7G，72電氣接觸。 請參閱第14圖騎’第二實施_半導體元件48係被 10
顯不被表面絲於基板66上。財導體元件8類似，半導體 兀件48是為·"個經由分別與失子5〇,52,54之接觸部份58,6〇 接觸之導電烊墊68,7G，72來連接到-電子電路的表面安裝 元件力於這配置’當本發明的半導體元件8，仙被安裝於 ^基板上時’熱係可㈣過好18,5㈣基底部份AM來從 半導體晶元10的第二主電極W消散。 15 值得注意的是，半導體元件8 (第13圖）的接觸部份3〇
係在-個把它置於半導體晶元1()之連接有其他夾子烈工 之相同之主表面下面的方向延伸。這結構具有縮減該半導 體元件之足印的附加優點。另一方面，半導體元件似（第Μ 圖）的接觸部份58在-個遠離該在半導體晶元1〇之連接有 20其他夾子之主表面下面之區域的方向延伸。雖然這結構增 大該半導體元件48的足印，它允許在半導體晶元1〇下面之 導電嬋墊70,72的較大面積。而且它可以較易於製造，因為 當晶元的第二主電極被連接至其之對應的夾子時不會要求 部件的精準對準。 16 1228317 在本發明之半導體元件中的晶元對足印比是為90%。 本發明之元件的散熱亦被改進，其允許該元件在高很多的 溫度下運作。在本發明之元件中所使用的晶元可以薄到 0.100 mm，其係比在習知封裝體中所使用的晶元薄很多。 5 本發明的元件能夠與不同的足印一起使用。而且，本發明 的元件允許由在不同之基板之間之熱不匹配所引起的應力 在該元件被組裝時被吸收。因為這些特性，本發明的元件 能夠比習知的元件更可靠地運作及在更嚴苛的條件下被使 用。 10 對於熟知此項技術的人仕來說將會清楚了解的是，不 同形式的夾子係可以被結合使用來設計本發明的半導體元 件；而因此，於此中所顯示的元件不應被解讀為限制本發 明的範圍。因此，雖然本發明已配合特定的實施例作描述， 很多其他的變化和改變及其他的使用對於熟知此項技術的 15 人仕來說是顯而易知的。因此，最好的是，本發明不是受 於此中之特定的詳細說明所限制，而僅是由後附的申請專 利範圍限制。 L圖式簡單說明3 第1A圖顯示本發明之第一實施例之半導體元件的側視 20 圖。 第1B圖顯示在第1A圖中所示之半導體元件的底視平 面圖。 第2A圖顯示一個於在第1A圖中所示之半導體元件中 所使用之夾子的側視圖。 17 1228317 第2B圖是為在第2A圖中所示之夾子之在2B-2B箭頭之 方向觀看的圖示。 第3A圖顯示一個於在第1A圖中所示之半導體元件中 所使用之夾子的側視圖。 5 第3B圖是為在第3A圖中所示之夾子之在3B-3B箭頭之 方向觀看的圖不。 第3C圖是為在第3A圖中所示之夾子之在3C-3C箭頭之 方向觀看的圖示。 第4圖顯示習知技術之具有數個半導體晶元形成於其 10 内的半導體晶圓。 第5圖顯示在第4圖中所示的半導體晶圓，該半導體晶 圓具有一形成於其上的鈍化層，該鈍化層具有曝露該半導 體晶元之頂電極之部份的開孔。 第6圖顯示在第5圖中所示的半導體晶圓，夾子係連接 15 到該等半導體晶元的頂電極。 第7A圖顯示本發明之第二實施例之半導體元件的底視 圖· 第7B圖顯示在第7圖中所示之半導體元件之在8-8箭頭 之方向觀看的側視圖。 20 第8A和8B圖分別顯示一個在本發明之第二實施例中 所使用之夾子的頂視平面圖和側視圖（在第8A圖中之箭頭 8B-8B的方向觀看）。 第8C和8D圖分別顯示一個在本發明之第二實施例中 所使用之夾子的頂視平面圖和側視圖（在第8C圖中之箭頭 1228317 8D-8D的方向觀看）。 第9圖顯示在第7圖中所示之半導體元件之在線9-9之 方向觀看的橫截面圖。 第10 A -10 B圖分別顯示在本發明之第二實施例中所使 5 用之爽子的頂視和側視圖。 第11A-11B圖分別顯示可以在本發明之第二實施例中 使用之夾子之另一例子的頂視和側視圖。 第12A-12B圖分別顯示可以在本發明之第二實施例中 使用之夾子之另一例子的頂視和側視圖。 10 第13圖顯示被安裝於一基板上之第一實施例的半導體 元件。 第14圖顯示被安裝於一基板上之第二實施例的半導體 元件。 【圖式之主要元件代表符號表】 10 半導體晶元 28 基底部份 12 第一主電極 30 接觸部份 14 第二主電極 32 接觸部份 16 控制電極 34 接觸部份 8 半導體元件 36 晶元連接材料 18 夾子 38 純化層 20 夾子 19 延伸部 22 夾子 21 延伸部 24 基底部份 23 延伸部 26 基底部份 40 半導體晶圓 19 衔道 58 接觸部份 開孔 60 觸點 開孔 62 圓柱狀觸點 半導體晶元 63 平的接觸表面 夾子 64 凸起部份 夾子 56 平的接觸表面 夾子 66 基板 基底部份 68 導電焊墊 基底部份 70 導電焊墊 基底部份 72 導電焊墊 延伸部 20

Claims (1)

1228317 拾、申請專利範圍： 1. 一種半導體元件，包含： 一半導體晶元，該半導體晶元具有一第一主表面和一 與該第一主表面相對的第二主表面； 5 一控制電極、一第一主電極和一第二主電極，該控制 電極和該第一主電極係設置於該半導體晶元的第一主表 面上而該第二主電極係設置於該半導體晶元的第二主表 面上； 數個導電夾子，該數個導電夾子各具有一個電氣地連 10 接到該等電極中之一者的基底部份和一個用於與外部組 件造成電氣接觸的接觸部份； 其中，該第二主電極係連接到一個具有一把其之基底 部份與接觸部份連接之延伸部的夾子，該延伸部至少在 該半導體晶元的第二主表面與該半導體晶元的第一主表 15 面之間延伸。 2. 如申請專利範圍第1項所述之半導體元件，其中，該數個 導電夾子各包括一個把該接觸部份與該基底部份隔開的 延伸部。 3. 如申請專利範圍第2項所述之半導體元件，其中，每個導 20 電夾子的延伸部係實質上相對於每個導電夾子的基底部 份垂直地被定位而每個導電夾子的接觸部份係實質上與 每個導電夾子的基底部份平行。 4. 如申請專利範圍第1項所述之半導體元件，其中，該半導 體晶元是為MOSFET。 21 1228317 5.如申請專利範圍第1項所述之半導體元件，其中，一鈍化 層係被設置於該控制電極與該第一主電極之上而且對應 之導電夾子的基底部份係經由在該鈍化層中之對應的開 孔來電氣地連接到該控制電極和該第一主電極。 5 6.如申請專利範圍第5項所述之半導體元件，其中，一層黏 著物係設置在該等夾子中之至少一者的基底部份與該半 導體晶元之間俾可改進在該夾子與該半導體晶元之間之 連接的強度。 7. 如申請專利範圍第1項所述之半導體元件，其中，一層導 10 電連接材料把每個導電夾子的基底部份連接到對應的電 極0 8. 如申請專利範圍第7項所述之半導體元件，其中，該層導 電連接材料包含焊錫。 9. 如申請專利範圍第7項所述之半導體元件，其中，該層導 15 電連接材料包含導電環氧樹脂。 10. 如申請專利範圍第1項所述之半導體元件，其中，該數 個導電夾子包括一個把它們之對應的基底部份連接到它 們之對應的接觸部份的延伸部，每個延伸部與一對應的 基底部份和一對應的接觸部份一起形成一單一本體。 20 11.如申請專利範圍第1項所述之半導體元件，其中，該數個 導電夾子中之至少一者包含一基底部份和至少一個設置 於該平之基底部份之表面上的接觸部份。 12.如申請專利範圍第11項所述之半導體元件，其中，該至 少一個接觸部份是為一凸塊。 22 1228317 13. 如申請專利範圍第11項所述之半導體元件，其中，該至 少一個接觸部份是為圓柱狀而且具有一平的接觸表面。 14. 如申請專利範圍第11項所述之半導體元件，其中，該至 少一個接觸部份是為一個具有一平之接觸表面的凸起部 5 份。 15. —種半導體元件，包含： 一半導體晶元，該半導體晶元具有一第一主表面和 一與該第一主表面相對的第二主表面； 一設置於該半導體晶元之第一主表面上的第一電極 10 和一設置於該半導體晶元之第二主表面上的第二電極； 至少一個具有一電氣地連接至該等電極中之一者之 基底部份和一用於與一外部組件造成電氣接觸之接觸部 份的導電夾子，該至少一個夾子具有一個把其之基底部 份與接觸部份連接的延伸部，該延伸部至少在該半導體 15 晶元的第二主表面與該半導體晶元的第一主表面之間延 伸；及 至少另一個導電夾子，該至少另一個導電夾子具有 一個連接到一設置在該半導體晶元之與該電氣地連接至 該至少一個導電夾子之電極相對之主表面上之電極的基 20 底部份，該至少另一個導電夾子包括一個用於與一外部 組件造成電氣接觸的接觸部份。 16. 如申請專利範圍第15項所述之半導體元件，其中，該半 導體晶元是為MOSFET。 17. 如申請專利範圍第15項所述之半導體元件，其中，一鈍 23 1228317 化層係被設置於至少-個電極之上，該鈍化層包圍—個 把該等導電好中之—者之基底部份㈣地連接到該等 電極中之對應之一者的導電層。 18·如申請專利範圍第17項所述之半導體元件，其中，一層 5 黏著物係被設置在該基底部份與該對應的電極之間俾可 改進在違導電夹子與該半導體晶元之間之連接的強产。 19·如申請專利範圍第17項所述之半導體元件，其中，该導 電層包含焊錫。 20.如申請專利範圍第17項所述之半導體元件，其中，该導 10 電層包含導電環氧樹脂。 21·如申請專利範圍第19項所述之半導體元件，其中，該至 少另一個導電夾子包括一個把其之基底部份連接至其之 接觸部份的延伸部，該延伸部與該基底部份和該接觸部 份一起形成一單一本體。 15 22·如申請專利範圍第19項所述之半導體元件，其中，該至 少另一個導電夾子包含一爭的基底部份和至少一個設置 於該平之基底部份之表面上的接觸部份。 23.如申請專利範圍第22項所述之半導體元件，其中，該至 少一個接觸部份是為凸塊。 2〇 24·如申請專利範圍第22項所述之半導體元件，其中，該至 少一個接觸部份是為圓枉狀而且具有一個平的接觸表 面。 25·如申請專利範圍第22項所述之半導體元件，其中，該至 少一個接觸部份是為一個具有一平之接觸表面的凸起部 1228317 份。 26.如申請專利範圍第15項所述之半導體元件，其中，該等 導電夾子的接觸部份係被設置在該等主表面中之一者下 面。 5 27.如申請專利範圍第15項所述之半導體元件，其中，該至 少一個導電夾子的基底部份係被設置在該連接有該至少 另一個夾子的主表面下面。 28.如申請專利範圍第15項所述之半導體元件，其中，該至 少一個導電夾子的基底部份係延伸離開一個在一連接有 10 該至少另一個夾子之主表面下面的區域。 25
TW092132751A 2002-11-22 2003-11-21 Semiconductor device having clips for connecting to external elements TWI228317B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/303,523 US6841865B2 (en) 2002-11-22 2002-11-22 Semiconductor device having clips for connecting to external elements

Publications (2)

Publication Number Publication Date
TW200414533A TW200414533A (en) 2004-08-01
TWI228317B true TWI228317B (en) 2005-02-21

Family

ID=32325025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092132751A TWI228317B (en) 2002-11-22 2003-11-21 Semiconductor device having clips for connecting to external elements

Country Status (7)

Country Link
US (1) US6841865B2 (zh)
JP (1) JP4327096B2 (zh)
CN (1) CN100421240C (zh)
AU (1) AU2003295783A1 (zh)
DE (1) DE10393769B4 (zh)
TW (1) TWI228317B (zh)
WO (1) WO2004049435A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
WO2004077548A2 (de) * 2003-02-28 2004-09-10 Siemens Aktiengesellschaft Verbindungstechnik für leistungshalbleiter
US7692316B2 (en) 2004-10-01 2010-04-06 International Rectifier Corporation Audio amplifier assembly
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
US7755179B2 (en) * 2004-12-20 2010-07-13 Semiconductor Components Industries, Llc Semiconductor package structure having enhanced thermal dissipation characteristics
JP4917296B2 (ja) * 2005-10-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP1946364A1 (en) * 2005-11-01 2008-07-23 Koninklijke Philips Electronics N.V. Methods of packaging a semiconductor die and package formed by the methods
DE102005061015B4 (de) * 2005-12-19 2008-03-13 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7663212B2 (en) * 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US7733659B2 (en) * 2006-08-18 2010-06-08 Delphi Technologies, Inc. Lightweight audio system for automotive applications and method
DE102007009521B4 (de) * 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
US8222078B2 (en) * 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
CN201629397U (zh) * 2009-11-30 2010-11-10 鸿富锦精密工业（深圳）有限公司 集成电路组合
US20120175688A1 (en) * 2011-01-10 2012-07-12 International Rectifier Corporation Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
US10064287B2 (en) 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
US10553557B2 (en) * 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
CN109979825A (zh) * 2017-12-15 2019-07-05 胡志良 阵列批次式封装元件晶粒的电路元件制作方法
DE102023135840A1 (de) * 2023-12-19 2025-06-26 Infineon Technologies Ag Halbleiterbauelement mit einem träger, einem halbleiterdie und einem c-förmigen clip, der zwischen ihnen verbunden ist

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3403438A (en) * 1964-12-02 1968-10-01 Corning Glass Works Process for joining transistor chip to printed circuit
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3972062A (en) * 1973-10-04 1976-07-27 Motorola, Inc. Mounting assemblies for a plurality of transistor integrated circuit chips
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS63281451A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体装置
JPH01161707A (ja) * 1987-12-17 1989-06-26 Nec Corp チップ部品
JPH0357251A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 半導体装置
JPH04159704A (ja) * 1990-10-23 1992-06-02 Nec Corp 電気二重層コンデンサ
JP2984068B2 (ja) * 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法
JPH05129516A (ja) 1991-11-01 1993-05-25 Hitachi Ltd 半導体装置
CA2089435C (en) * 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JP2795788B2 (ja) * 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5734201A (en) * 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
HU212428B (en) * 1994-05-13 1996-06-28 Egyt Gyogyszervegyeszeti Gyar Process to prepare pharmaceutical compositions containing gemfibrozyl
JP3377867B2 (ja) * 1994-08-12 2003-02-17 京セラ株式会社 半導体素子収納用パッケージ
JP2546192B2 (ja) * 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
JP3138159B2 (ja) 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US5726502A (en) * 1996-04-26 1998-03-10 Motorola, Inc. Bumped semiconductor device with alignment features and method for making the same
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
US6423623B1 (en) * 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
EP0966038A3 (en) * 1998-06-15 2001-02-28 Ford Motor Company Bonding of semiconductor power devices
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP3867881B2 (ja) * 1998-09-09 2007-01-17 新電元工業株式会社 半導体装置
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP4408475B2 (ja) * 1999-02-23 2010-02-03 三洋電機株式会社 ボンディングワイヤを採用しない半導体装置
JP3895884B2 (ja) * 1999-03-25 2007-03-22 三洋電機株式会社 半導体装置
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP3639515B2 (ja) * 2000-09-04 2005-04-20 三洋電機株式会社 Ｍｏｓｆｅｔの実装構造の製造方法
US6391687B1 (en) * 2000-10-31 2002-05-21 Fairchild Semiconductor Corporation Column ball grid array package
US6717260B2 (en) * 2001-01-22 2004-04-06 International Rectifier Corporation Clip-type lead frame for source mounted die
US6711317B2 (en) * 2001-01-25 2004-03-23 Lucent Technologies Inc. Resiliently packaged MEMs device and method for making same
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
US6781227B2 (en) * 2002-01-25 2004-08-24 International Rectifier Corporation Compression assembled electronic package having a plastic molded insulation ring

Also Published As

Publication number Publication date
TW200414533A (en) 2004-08-01
US6841865B2 (en) 2005-01-11
DE10393769B4 (de) 2012-09-27
JP2006507688A (ja) 2006-03-02
WO2004049435A1 (en) 2004-06-10
DE10393769T5 (de) 2006-02-09
AU2003295783A1 (en) 2004-06-18
CN1729568A (zh) 2006-02-01
US20040099940A1 (en) 2004-05-27
JP4327096B2 (ja) 2009-09-09
CN100421240C (zh) 2008-09-24

Similar Documents

Publication Publication Date Title
TWI228317B (en) Semiconductor device having clips for connecting to external elements
US6531784B1 (en) Semiconductor package with spacer strips
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
US9218987B2 (en) Method for top-side cooled semiconductor package with stacked interconnection plates
TWI333270B (en) Flip chip contact (fcc) power package
US20100193922A1 (en) Semiconductor chip package
US20080211070A1 (en) Flip chip contact (FCC) power package
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
CN101258609A (zh) 使用配置于层积板上导线的垂直电子组件封装结构
CN101228625B (zh) 具有镀金属连接部的半导体封装
CN112530919B (zh) 公共源极平面网格阵列封装
US8040682B2 (en) Semiconductor device
JP3547303B2 (ja) 半導体装置の製造方法
CN100583421C (zh) 用于垂直安装的半导体封装结构及方法
US7310224B2 (en) Electronic apparatus with thermal module
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP7026688B2 (ja) 半導体チップを接続する第１および第２接続要素を備えた半導体モジュールおよび製造方法
JPH03109760A (ja) 半導体装置
JP2587722Y2 (ja) 半導体装置
TWI532143B (zh) 半導體組件及其製造方法
TWM674876U (zh) 封裝結構
CN107123633A (zh) 封装结构
HK1106614B (zh) 用於垂直安裝的半導體封裝結構及方法
JP2004247396A (ja) 半導体装置の実装構造
TW201115699A (en) Packaging and insulation cladding structure for single chip semiconductor and the process thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees