TW578148B - Thin film magnetic memory device - Google Patents

Thin film magnetic memory device Download PDF

Info

Publication number
TW578148B
TW578148B TW091124212A TW91124212A TW578148B TW 578148 B TW578148 B TW 578148B TW 091124212 A TW091124212 A TW 091124212A TW 91124212 A TW91124212 A TW 91124212A TW 578148 B TW578148 B TW 578148B
Authority
TW
Taiwan
Prior art keywords
data
mentioned
virtual
memory
unit
Prior art date
Application number
TW091124212A
Other languages
English (en)
Inventor
Hiroaki Tanizaki
Takaharu Tsuji
Tsukasa Ooishi
Hideto Hidaka
Original Assignee
Mitsubishi Electric Corp
Mitsubishi Electric Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Mitsubishi Electric Eng filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW578148B publication Critical patent/TW578148B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

578148 五、發明說明（1) [發明之領域] 本發明有關於薄膜磁性體裝置，特別有關於具備設有磁 隧道接面（MTJ:Magnetic Tunnel Junction)之記憶單元之 薄膜磁性體記憶裝置。 [背景技術之說明] 作為可以以低消耗電力進行非揮發性之資料記憶之記憶 裝置者，MRAM裝置受到重視。MRAM裝置是可隨機存取之記 憶裝置，使用形成在半導體積體電路之多個薄膜磁性體， 以進行非揮發性之資料記憶之薄膜磁性體之各個作為記憶 單元。 特別是在近年來發表有以利用磁隧道接面之薄膜磁性體 作為記憶單元，用來使MRAM裝置之性能大幅的進步。具備 設有磁隧道接面之記憶單元之MRAM裝置被揭示在n A l〇ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell’丨，ISSCC Digest of Technical Papers, TA7· 2，
Feb. 2000., "Nonvolatile RAM based on Magnetic Tunnel Junction Elements’丨，ISSCC Digest of Technical Papers， TA7. 3， Feb. 2000·和nA 256kb 3· 0V 1T1MTJ Nonvolatile Magnetoresistive RAM丨丨， ISSCC Digest of Technical Papers, TA7. 6, Feb. 20 0 1.等之技術文獻。 圖3 0是概略圖，用來表示具有磁隧道接面部之記憶單元 (以下亦簡稱為「MTJ記憶單元」）之構造。
\\A312\2d-code\92-01\91124212.ptd 第 6 頁 578148 五、發明說明（2) ^ --- 參照謂’mt】記憶單元包含#依照磁性寫人之記憶資 料之貧料位準變化電阻之隧道磁阻元件以1^，和存取電晶 體。存取電晶體ATR在位元線BL和源極電壓線SRL之間，形 成與隧道磁阻元件TMR串聯連接。代表性者，使用形成在 半導體基板上之場效型電晶體作為存取電晶體ATR。 與MTJ記憶單元對應的設有：位元線虬和數位線儿，在資 =寫入時分別用來使不同方向之資料寫入電流流動；讀出 字線RWL，用來指示資料讀出；和源極電壓線SRL，在資料 讀出時用來將隧道磁阻元件TMR拉下到指定電壓Vss(例如
接地電壓）。當資料讀出時，在回應存取電晶體ATR之變成 ON時，隧道磁阻元件TMR電結合在源極電壓線SRl和位元 BL之間。 圖31是概念圖，用來說明對MTJ記憶單元之資料寫入動 作。 參照圖3 1 ’隨道磁阻元件τ M R具有：強磁性體層（以下， 亦簡稱為「固定磁化層」）F L，具有被固定之一定之磁化 方向；和強磁性體層（以下亦簡稱為「自由磁化層」）VL， 依照來自外部之施加磁場之方向被磁化。在固定磁化層FL 和自由磁化層V L之間設有以絕緣體膜形成之隨道障壁（隧 道膜）T B。自由磁化層v L依照寫入之記憶資料之位準，在 與固定磁化層FL相同之方向或與固定磁化層FL相反方向被 磁化。利用該等之固定磁化層，隧道障壁TB和自由磁化層 VL，用來形成磁隧道接面。 隨道磁阻元件TMR之電阻依照固定磁化層FL和自由磁化
C:\2D-C0DE\92-01\91124212.ptd 第7頁 578148 五、發明說明（3) 層V L之各個之磁化方向之相對關係進行變化。實質上，隨 道磁阻元件TMR之電阻，在固定磁化層FL之磁化方向和自 由磁化層VL之磁化方向為相同（平行）之情況時，成為最小 值Rmi η，在兩者之磁化方向為相反（反平行）方向之情況 時’成為最大值Rmax。 在資料寫入時，讀出字線RWL被非活性化，存取電晶體 ATR變成為〇FF。在此種狀態，用以磁化該自由磁化層VL之 資料寫入電流，分別在位元線BL和數位線DL之各個，依照 寫入資料之位準之對應方向流動。 圖32是概念圖，用來說明資料寫入時之資料寫入電流和 隧道磁阻元件之磁化方向之關係。 參照圖32，橫軸Η(EA)表示隧道磁阻元件TMR内之自由磁 化層VL之磁化容易軸（EA:Easy Axis)方向之施加磁場。另 外一方面，縱軸Η(HA)表示自由磁化層VL之磁化困難轴 (HA:Hard Axis)方向之作用磁場。磁場η(ΕΑ)和Η(ΗΑ)分別 對應到分別在位元線BL和數位線DL流動之電流所產生之2 個磁場之各一方。 在Μ T J記憶單元，固定磁化層F L之固定之磁化方向是沿 著自由磁化層VL之磁化容易軸，自由磁化層VL是依照記憶 資料之位準（π 1π和’’ 0π )，沿著磁化容易軸，在與固定磁化 層FL平行或反平行（相反）方向被磁化。MTJ記憶單元，與 自由磁化層VL之2個磁化方向對應，可以記憶1個位元之資 料（” 1 ” 和"〇 ”）。 自由磁化層VL之磁化方向，只有在被施加之磁場jj(ea)
C:\2D-OODE\92-Ol\91124212.ptd 第8頁 578148 五、發明說明（4) ^H(HA)之和達到圖32所示之星形特性線之外側之區域之 $况時’才可以新的重寫。亦即，在被施加之資料寫入磁 %成為與星形特性線之内側區域相當之強度之情況時，自 由磁化層VL之磁化方向不變。 如星形特性線所示，經由對自由磁化層VL施加磁化困難 轴方向之磁場，可以降低使沿著磁化容易軸之磁化方向變 化所需要之磁化臨限值。 圖3 2所示之實例之方式，當設計資料寫入時之動作點 士情況時，在成為資料寫入對象之MTJ記憶單元中，磁化 谷易轴方向之資料寫入磁場其強度被設計成為^。亦即， 以獲得邊資料寫入磁場HWR之方式，設計在位元線儿或數位 線DL流動之資料寫入電流之值。一般之資料寫入磁場&之 表示是以變換磁化方向所需要之開關磁場^和餘裕部=△ Η之和表示。亦即，hwr = Hsw+ ΔΗ。 要重寫MTJ記憶單元之記憶資料（亦即，隧道磁阻元件 TMR之磁化方向）時，需要使指定位準以上之資料寫入電流 在數位線DL和位元線BL雙方流動。利用此種方式了曾 阻元件TMR中之自由磁化層VL，依照沿著磁化容易軸 之資料寫入磁場之方向，在與固定磁化層FL平行或相反 (反平行）之方向被磁化。暫時寫入到隧道磁阻元件 磁化方向，亦即MTJ記憶單元之記憶資料，在實行新 料寫入之前之期間’被非揮發性的保持。 '
圖33是概念圖’用來說明從MTJ記憶單元讀出之資料讀 出動作。 W
578148 五、發明說明（5) ^ "" 參照圖33，在資料讀出動作時，存取電晶體m在回應 讀出字線RWL之活性化時變成為〇N。利用此種方式，隧道 磁阻元件TMR以被拉下成為指定電壓Vss之狀態形成與位元 線BL電結合。 在此種狀態，假如將位元線讥拉上到另外之指定電壓位 準時，可以使與隧道磁阻元件TMR之電阻對應（亦即，與 MTJ記憶單元之記憶資料之位準對應）之記憶單元電流 I cell，通過包含有位元線儿和隧道磁阻元件TMR之電流路 徑。例如，經由使該記憶單元電流1〇£11與指定之基準電 流進行比較，可以從MTJ記憶單元讀出記憶資料。 此種方式之隧道磁阻元件TMR，因為利用施加之資料寫 入磁％，依照可重寫之磁化方向，變化其電阻，所以經由 使隧道磁阻元件TMR之電阻Rwax*Rmin，與記憶資料之位 準（” r和π οπ)分別具有對應之關係，可以用來實行非揮發 性之資料記憶。 在此種方式之MRAM裝置中，利用記憶資料位準之不同所 產生之隧道磁阻元件TMR之接面電阻差之電阻差△R = (Rmax -Rm 1 η)，用來貫行資料記憶。亦即，根據選擇記憶單元之 通過電流I ce 1 1之檢測，用來實行資料讀出。 一般之方式’與用以實行資料記憶之正常之MTJ記憶單 元分開的’另外設置基準單元，用來產生基準電流，藉以 與記憶單元電流I ce 1 1進行比較。此種利用基準單元產生 之基準電流，被設計成為分別與MT j記憶單元之2種電阻 Rmax和Rm i η對應之2種記憶單元電流I ce 1 I之中間值。
C:\2D-C0DE\92-01\91124212.ptd 第10頁 578148 五、發明說明（6) 門f即，基準單元需要被製作成具有電阻Rmax和hin之中 ^ί之電阻，但是要實現此種電阻時需要進行特別之設 拎^/作。f此，基準單元之構造會複雜化，晶片面積會 曰。記憶單元陣列之加工餘裕會降低為其問題。 々2是在將此種虛擬單元配置在與配置有正常記憶單元 、=憶器陣列不同之區域之構造中’因為包含虛擬單元之 ,路徑’和包含被選擇作為存取對象之正常之町了記憶 :之電流路徑，分別形成在分離之區域 「發明雜訊等之影響會變大，會有讀出餘裕降低之問題 L發明之概要] 斑^，日月之目的是提供薄膜磁性體記憶*置之構造，使用 =*之MTJ記憶單元同樣設計和製作之基準單元（虛擬單 兀）’可以用來實行資料讀出。 J t明主Ϊ的是種薄膜磁性體記憶裝置，具備有多個 ^早:、/擬翠元’第1和第2資料線，差動放大部，和 電路。多個記憶單元之各個被構建成用來表 I/、1通〗㊉對應之電阻’ * ’記憶資料對應之方向被磁 與記憶資料之指ΐ;立ί 構造和形狀，在 資料線在資料讀出時，分;預先磁化。第1和第2 格留-^ , ...刀⑺丄由多個記憶單元中之選擇記 :勤：女二：诚早疋之各一$，形成與固定電壓電結合。 部根據選擇記憶單元和虛擬單元之電阻之比較， ^二記^匕差：放大部包含有:電流供給電路， 八 " ’ y刀別電結合在動作電壓與第1和第2 C:\2D-OODE\92-Ol\91124212.ptd 第11頁 578148 五、發明說明（7) 感測即點之間，各個之閘極形成與第1和第2感 =f接，和電流放大電路，具有第3和第4電晶 結合在第1和第2資料線與第1和第2感測節點之 移調整電$，用來對第3和第4電晶體之閘極分 和第2偏移控制電壓。差動放大部依照需要使負 料線之各個之通過電流間具有第1偏移，用來弟 貢=線^之與虛擬單元電結合之另外一方之資 電/爪"又疋成為與選擇記憶單元電結合之另外 之記憶資料位準之對應2種通過電流之中間位马 ^ ^此*本發明之主要優點是使用與記憶單元 m虛擬記憶單元，使與該兩者分別連接之 過電流進行比較，可香> > 叮以貫仃依照比較結果之資 =疋因為不需要特別之設計或製造步驟用來 :ΐ;二以I不會由於構造之複雜化造成晶片 户ϋ 4 Γ 之降低等之問題，經 憶早兀和虛擬記憶單元在一 資料讀出餘裕。 社丨j圮憶益陣列内 依照本發明之另—能接H u ^ 態樣疋一種薄膜磁性體記 備有多個記憶單元、虛擬單 己 始，笛1 4赞〇-欠 風慨早70，第1電麼配線
加、*槎第貝料線，和資料讀出部。多個記 個被構建成用來表示盥磁化 ^ 1U 料對應之方向被磁化:、虛擬單=J :: 之構造和形狀，在與記憶資 ^ /、 個屺 先磁化。第1電壓配線被^置之指定位準對應 配線被。又置成與多個記憶單； 測節點之一 體，分別電 間。第1偏 別施加第1 $1和第2資 F弟1和第2 料線之通過 一方資料線 L 〇 同樣構造和 資料線之诵 料讀 製作虛擬記 面積之増大 由將正常記 ，可以確保 憶裝置，I ’第2電壓配 憶單元之各 在與記憶資 憶單元同樣 之方向被預 t對應，用 578148 五、發明說明（8) 來傳達第1指定電壓。第2電壓配線被設置成與虛擬單元對 應’用來傳達與第1指定電壓不同之第2指定電壓。第}和 第2資料線在資料讀出時，分別經由多個記憶單元中之選 擇5己憶單元和虛擬單元’形成分別與第1和第2電壓配線電 結合。資料讀出部用來進行與第1和第2資料線之通過電流 差對應之資料讀出。第1和第2指定電壓之決定是使虛擬單 凡之通過電流，被設定在分別與選擇記憶單元中之記憶資 料之位準對應之2種通過電流之中間位準。 、 、此種薄膜磁性體記憶裝置在資料讀出電路側，不設置用 =使^擇記憶單元和虛擬單元之通過電流間具有偏移 ;以：用通：=MTJ記憶單元同樣構造之虛擬單臟就 Z以：:「貝料項出。因此’因為不需要用 製造步驟，所以不會由於構造之複雜 L k风日日月面積增大和記情哭P击 pa θ§ π山时 ^ ύ 裔陣列之加工餘裕之降低等之 ^列Γί:記憶單元和虛擬記憶單元設在同-記憶 盗陣列内，可以確保資料讀出 出電路系之構造簡化。 格另外了以使貝枓β 依照本發明之更另一能婵e ^ 具備有多個記憶單元、；匕：種薄膜磁性體記憶裝置， 料讀出部。 擬早凡、第1和第2資料線，和資 多個s己憶早元之各個白入 是在與記憶資料之位準磁阻元件，所具有之構造 具有第1和第2電阻之任.二方向被磁化，依照磁化方向 件串聯連接，在資料1 +二方，和存取電晶體，與磁阻元 /出時選擇性的進行ON。虛擬單元在 C: \2D-CX)DE\92-01 \91124212.ptd 第13頁 五、發明說明（9) - 擇與多個記憶單元中之被選為存取對象之選 在資才i社出時B :進行通過電流之比較。第】和第2資料線 與固定；塵電社ί别？由選擇記憶單元和虛擬單元’形成 資料線之通以差；出來進;f上述第關 虛擬磁阻元件，具有項出。虛擬單元包含有： 先磁化成為具有第〗和第構造和形狀’被預 聯連接:、在資體相同，形成與虛擬磁阻元件串 部，形成和虛擬電阻附加 阻差之電阻。虛擬電阻附加部且小於第1和第2電 之至少為1個之電晶體，對ν、有〃、存取電晶體同樣設計 整之控制電壓。 對電s曰體之各個閘極輸入有可調 此種薄膜磁性體記憶裝置因為構建成使虛擬雷阳 小，所以可以有效的配之大 π。使記憶單元和虛擬單元連續的配i:配 憶器陣列之加工餘裕之降低。 避免5己 依照本發明t更另—態樣是一種薄膜磁 具備有記憶器陣列’第i電壓配線， ：=， 附加部，第1和第2資料線，和資料讀出部。在J =阻 配置有多個記憶單元，和虛擬單元，在資料隐:陣列 個記憶單兀中之被選作存取對象之選 ^ ' 與多 來進行通過電流之比較。各個記；：：兀之間，用 己^早70包含有：磁阻元件 第14頁 C:\2D-OODE\92-01\91124212.ptd 五、發明說明（10) ’所具有之構造是在與記情資 ，具有與磁化方向對應之之方向被磁化 取電晶體，形成與磁阻元件二2】阻何一個；和存 性的進行ON。虛擬單元包接’在；貝料讀出時選擇 阻元件同樣之構造和形狀，磁阻元件’具有與磁 1和第2電阻中之較小一方.化成固定式的具有第 擬磁阻元件串聯連接，4 體’形成與虛 憶單元對應，用來傳達固J1 電T配:被設置成與多個記 與虛擬單元對應，用來傳$ f2電壓配線被設置成 在資料讀出時，分別第2資料線， 與第i和第2電壓配線電結；擇=::。虛，單元’分別 加部在記憶器陣列之外部，二二：：讀出。虛擬電阻附 有比第1和第2電阻差小之電阻。座配線串聯連接，具 此種薄膜磁性體IP惟驻番找^ 2奋立、α 之外部之虛擬電阻附：ί# 記憶器陣列 — w加邛和虛擬早凡之合成電阻，成為與 k擇圮憶^兀之記憶資料對應之2種電阻之中間值。因此 在資料讀出電路側未設置有用以使選擇記憶單元和虛擬 單二之通過電流間具有偏移之構造，使用與通常之MTJ記 憶單元同樣構造虛擬單元])MC可以實行資料讀出。其結果 是不需要用以製作虛擬記憶單元之特別之設計，製造步驟 ，和磁化步驟等，不會由於構造之複雜化而造成晶片面積 之增大和記憶器陣列之加工餘裕之降低等之問題，將正常
C:\2D-CODE\92-Ol\911242l2.ptd
578148 五、發明說明（11) ^ 記憶單元和虛擬記憶單元設在同一記憶器陣列内可以確保 :料讀出餘裕。另外，可以使資料讀出電路系之構造簡 =本發明之更另一態樣是_種薄膜磁性體記憶裝置， ;備有記憶器陣列，第1和第2資料線，資料讀出部，第！ 電阻附^部，和第2電阻附加部。在記憶器陣列配置有多 ::己，單兀、’和虛擬單兀’纟資料讀出時，在與多個記憶 早元之被述作存取對象之選擇記憶單元之間，用來進行 通過電流之比較。各個記憶單元包含有··磁阻元件，所且 有之構造是在與記憶資料之位準對應之方向被磁化，且有 與磁化方向對應之第1和第2電阻之任何一個；和存取電晶 f，形成與磁阻元件串聯連接，在資料讀出時選擇性的進 仃ON。虛擬單元包含有：虛擬磁阻元件，具有與磁阻元件 同樣之構造和形狀，預先被磁化成固定式的具有第1和第2 電阻中之任何一方；和虛擬存取電晶體，形成與虛擬磁阻 元件串聯連接，在資料讀出時選擇性的進行〇N，與存取電 晶體同樣的設計。第1和第2資料線在資料讀出時，分別經 由選擇6己憶單元和虛擬單元之各一方，形成與固定電壓電 2合。資料讀出部，用來進行與第丨和第2資料線之通過電 流差對應之資料讀出。第丨電阻附加部在記憶器陣列外 部，對第1和第2資料線中之與選擇記憶單元結合之一方之 ::斗線：串聯連接第3電阻。第2電阻附加部在記憶器 卜邛，對第1和第2資料線中之與虛擬單元結合之另外一 之資料線，串聯連接第4電阻。第3和第4電阻之決定是使 C:\2D-OODE\92-Ol\9H24212.ptd 第16頁 578148 五、發明說明（12) 虛擬單元之電阻和第4電阻之和，成為第1和第3電阻之 和，與第2和第3電阻之和之中間位準。 此種薄膜磁性體記憶裝置是經由使被配置在記憶器陣 之外部之第1和第2電阻附加部，形成與選擇記憶單元和 擬單元串聯連接，用來將虛擬單元之通過電流設定在選二 記憶單元之2種通過電流之中間位準。因此，在資料讀 電路側不需要設置用以使選擇記憶單元和虛擬單元^通 電流間具有偏移之構造，使用與通常之MTJ記憶單元同樣 之構造之虛擬單元DMC就可以實行資料讀出。其結果是因 為不需要用以製作虛擬單元之特別之設計和製造步驟， 以不會由於構造之複雜化而造成晶片面積之增大和記憶器 陣列之加工餘裕之降低等之問題，將正常記憶單元和虛擬 圯憶單元设在同一記憶器陣列内可以確保資料讀出餘裕。 另外’可以使資料讀出電路系之構造簡化。 依照本發明之更另一態樣是一種薄膜磁性體記憶裝置， 具備有ό己憶器陣列，第1和第2資料線，資料讀出部，和電 阻附加部。 在記憶器陣列配置有多個記憶單元，和虛擬單元，在資 料讀出時’在與多個記憶單元中之被選作存取對象之選擇 s己憶單元之間’用來進行通過電流之比較。各個記憶單元 包含有：磁阻元件，所具有之構造是在與記憶資料之位準 對應之方向被磁化，具有與磁化方向對應之第1和第2電阻 之任何一個；和存取電晶體，形成與上述之磁阻元件串聯 連接’在資料讀出時選擇性的進行0Ν。虛擬單元包含有：
C:\2D-OODE\92-Ol\91124212.ptd
第17頁 578148 五、發明說明（13) 虛擬磁阻元件，具有與磁阻元件同樣之構造和形狀，預先 被磁化成固定式的具有第1和第2電阻中之任何一方；和虛 擬存取電晶體，形成與虛擬磁阻元件串聯連接，在資料讀 出時選擇性的進行ON，與存取電晶體同樣的設計。第1和 第2資料線在資料讀出時，分別經由選擇記憶單元和虛擬 單元之各一方，形成與固定電壓電結合。資料讀出部用來 進行與第1和第2資料線之通過電流差對應之資料讀出。電 阻附加部在記憶器陣列之外部，用來對第1和第2資料線之 一方之資料線，並聯連接第3電阻。第3電阻之決定是使产 擬單元之電阻成為並聯連接之第】和第3電阻之合成電阻二 和並聯連接之第2和第3電阻之合成電阻之中間位準。 此種薄膜磁性體記憶裝置是使被配置在記^器陣列之 部之電阻附加部，形成與選擇記憶單元和虛擬單元之 ΐΚίϋ'，用來將虛擬單元之通過電流設定在“ 吞己憶早兀之2種通過電流之中間位車。 廷禪 料讀出電路侧設置用以使選擇記怜 ，不需要在資 電流間具有偏移之構造，使用與；； 之構造之虛擬單元DMC就可以實行次 圯憶早兀同樣 為不需要用以製作虛擬單元之特貝出。其結果是因 以不會由於構造之複雜化而造设計和製造步驟，所 陣列之加工餘裕之降低等之問題曰曰面積之增大和記憶器 記憶單元設在同一記憶器陣列;將正常記憶單元和虛擬 另外，可以使資料讀出電路系保資料讀出餘裕。 依照本發明之更另一態樣是一 間化。 檀溥膜磁性體記憶裝置，
C:\2D-CODE\92-Ol\91124212.ptd 五、發明說明（14) 具儳有記憶器陣列，第1和第2杳 移磁場施加部。在記情哭上貝枓線，資料讀出部，和偏 擬單元，在資有多個記憶單元，和虛 取對象之選擇記憶單元之ί:憶：元中之被選作存 各個記憶單元包含有多個記憶單ί進過二。 曰::ii方向和負方向之任何-方被磁化； 矛存取電B日肚，形成與磁阻元件串 選擇性的進行ON。虛擬單元包含有.匕'在貝科項出柃 與m同樣之構造和㈣’在正方向和之任有 磁存取電晶體，形成與虛擬磁阻元 ί串聯連接，纟資㈣㈣選擇性的進侧，與存取電曰 體同樣的設計和製作。第〗和第2眘仔取電曰曰 經由選擇記憶單元和虛擬單元之各’方#二^買出時分別 電纟士合。資料螬出部用& t ^ 形成與固定電壓 冤…I HP用來進行與第J和 :差：應之資料：出。偏移磁場施加部在資料讀出= 來對虛擬磁阻元件施加沿著磁化困難轴之偏移磁 此種薄膜磁性體，憶裝置是對於包含虛擬單元之電流路 徑和包含選擇記憶早π之電流路徑，使虛擬電阻串聯或並 聯連接，不需要具備用以使虛擬單元和選擇記憶單元之通 過電流之間具有偏移之構造，依照與正常記憶單元同樣 作和設計之虛擬單元與選擇記憶單元之通過電流差，可以 實行資料讀出。因此，不需要用以製作虛擬記憶單元之特 別之設計或製造步驟，不會由於構造之複雜化而造成晶片
C:\2D-00DE\92-01\91124212.ptd 第19頁 578148 、發明說明（15) 面，之增大和記憶器陣列之加工餘裕之降低等之問題，將 正常記憶單元和虛擬記憶單元設在同一記憶器陣列内可以 確保為料讀出餘裕。另外，可以使資料讀出& 簡化。 ⑦&稱每 [較佳實施例之說明] 下面將參照圖面用來詳細的說明本發明之實施例。另 外，圖中之相同之元件編號用來表示相同或相當之部份。 文施你Μ 參照圖1，本發明之實施例之MRAM裝置！在回應來自外部 之控制信號CMD和位址信號ADD時進行隨機存取，藉以實行 寫入資料DIN之輸入和讀出資料d〇ut之輸出。 MRAM裝置1具備有：控制電路5，在回應控制信號⑽^時， 用來控制MR AM裝置1之全體動作；和記憶器陣列丨〇，包含 有被配置成為行列狀之MTJ記憶單元MC。 在記憶器陣列1 0中，分別與MTj記憶單元之列對應的配 置有讀出字線RWL和數位線DL，和分別與MT J記憶單元之行 對應的配置有位元線BL。或是要構成折返型位元線構造時 亦可以構建成與各個記憶單元行對應的配置位元線對偶 (BLP)(由位元線bl和/BL構成）。在圖1中，代表性的顯示j 個之MT J記憶單元MC，和與其對應之讀出字線1^[，數位線 DL ’和位元線儿（或位元線對偶以”之配置。 MR AM裝置1更具備有：列解碼器2〇，用來對位址信號所示 之列位址RA進行解碼，藉以實行記憶器陣列丨〇中之列選 擇；行解碼器25，用來對位址信號ADD所示之行位址cA進
C:\2D-C0DE\92-01\91124212.ptd 578148 五、發明說明（16) ZH错以實行記憶器陣列10中之行選擇；和讀出/寫 入控制電路30和35。 π。貝出/冩 寫寫入控制電路3〇和35是對記憶器陣列〗0進行資料 ί i (ΛΤΛ# 5"""""m"1 〇 ^ 乂下亦％為「資料讀出電路系」）之總稱。 相反相丨線^以包夾记憶器陣列1 〇之方式位於列解碼器2 0之 彳彳之區域，成為與指定電壓Vss (例如接地電。 表示對記憶器陣列實行資料讀出用之 出。： 糸之貫施例1之構造。 ®电峪 正’記憶器陣列10具有被配置成為行列狀之多個 吊八之ΜΤ】記憶單现（以下亦簡稱為「正常記憶單元 刀別用來進行1個位元之資料記憶。各個正常 磁示者同樣之構造，包含有串聯連接：隨道 ATD件TMR和存取電晶體（存取元件）ATR。存取電晶體 ΤΜκΪϋ極形成與對應之讀出字線ML連接。隨道磁阻元件 TMR依照記憶資料（"丨"或"〇”）之方向被磁化，具
Rmax和Rm i n之其中之一。 各個正常記憶單元之電阻嚴格講是隧道磁阻元件tmr， 存取電晶體ATR之ON電阻，和其他之寄生電阻之和，但是 隧道磁阻元件TMR以外之電阻部份因為與記憶資料益關= 成為一定，所以在以下之說明中，與記憶資料對應、之2種 之正常記憶單元之電阻分別以Rmax*Rmin表示，^者之差 以△!?(亦即，— 表示。 記憶器陣列1 〇更包含有多個之虛擬/單元DMC。各個虛擬 C:\2D-OODE\92-Ol\91124212.ptd 第21頁 578148 五、發明說明（17) 單元DMC被設置成用來進行與被選擇作為存取對象之正常 記憶單元（以下亦稱為「選擇記憶單元」）之間之通 之比較。各個虛擬單元DMC具有與正常記憶單元MC同樣之” 構造和形狀，由虛擬磁阻元件以⑼和虛擬存取元件^“構 成。 虛擬磁阻元件TMRd之設計和製作與正常記憶單元亂中之 隧道磁阻元件TMR相同，預先被寫入有記憶資料"丨,，或 π 〇π。虛擬存取元件ATRd之製作和設計與正常記憶單元耽 中之存取電晶體ATR相同。亦即，虛擬存取元件^“和存 取電晶體ATR之ON電阻具有相同之位準，其電晶體大小亦 ，設計成為相同。因此，虛擬單元DMC之電阻與正常記憶 單元之2種電阻Rmax*Rmin之指定之一方相同。 /虛擬單元DMC因為具有與正常記憶單元Mc同樣之構造和 =狀所以可以在s己憶器陣列1 〇内，與正常記憶單元Mc連
:的^ ί成為行列狀。在實施例1之構造中，虛擬單元DMC ?配置成巧用來構成虛擬單元行，與正常記憶單元MC之間 共用記憶單元列。 在正常記憶單元MC和虛擬單元DMC所共用之每一個記 單元列，配置讀出字線RWL和數位線DL。另外一方面°，^ 常之行(亦稱為「正常記憶單元行」）和虛擬單 !蜀* ’在每一個正常記憶單元行配置有位元線 BL，在虛擬早元行設有虛擬位元線BLd。 列在笛代表性的顯示與第1號(1 :自㉟數)之記憶單元 n J號（J·:自然數）和最後之記憶單元行對應之 第22頁 C:\2D-roDE\92-01\9ll24212.ptd 578148 五、發明說明（18) 項出字線RWLi，數位線DLi，位元線blo, BL j，BLn和虛擬位 兀線BLd，以及對應之正常記憶單元紅和虛擬單元DK。 、另外，在以下之說明中，對於信號，信號線和資料等之 2進制之高電壓狀態（例如，電源電壓Vcc)和低電壓狀態 (例如，指定電壓Vss)，分別稱為「H位準」和^位# 準」。 另外，資料線L10和LI Or被配置成為鄰接記憶器陣列1〇 在各個記憶單元行，於各個位元線儿和資料線[I 〇之間設 有行選擇閘CSG，在虛擬位元線BLd和資料線以化之間設有 虛擬行選擇閘CSGd。行選擇閘CSG在回應對應之行選擇線 CSL之活性化（H位準）時進行⑽。另外，虛擬行選擇閘以以 在回應虛擬行選擇線CSLd之活性化（η位準）時進行0N。 在圖2中，代表性的顯示被設置成與位元線BL〇,乩〗，BLn =虛擬位元線BLd對應之行選擇線CSL〇，CSLj，CSLn，虛擬 行選擇線CSLd，行選擇閘CSG0，CSGj，CSGn，和虛擬 閘CSGd 。 列解碼器20依照列位址RA，在資料讀出時使讀出字線 RWL選擇性的活性化（11位準），在資料寫入時使數位線叽選 擇性的活性化（Η位準）。被活性化之數位線DL 土其一端經由 列解碼器20形成與電源電壓Vcc連接，其另外一端如圖土所 不的形成與指定電壓Vss連接，所以可以使資料寫入電流 Ip在選擇列之數位線流動。資料寫入動作之詳細說明加” 1以 省略，另外，經由使與寫入資料位準對應之方向之 入電流在選擇行之位元線流動，對於在對應之數位線和$
C:\2D-00DE\92-0l\9H24212.ptd 第23頁 578148 五、發明說明（19) 元線之雙方被供給有資料寫入電流之記憶單元， 每 資料寫入。 只 行解碼器25在資料讀出時，依照行選擇結果，使行選擇 線CSL和虛擬行選擇線cSLd選擇性的活性化（}1位準）。 另外設置有：資料線等化電路5〇，用來對資料線 LIO, 進行預充電·等化；和差動放大器6〇，根據選擇 記憶單元和虛擬單元間之電阻差，用來實行資 資料線等化電路50具有：電晶體開關51，連接4在資料線 LjO和·ίΙ〇Γ之間；電晶體開關52，連接在資料線^^和指 ::之間’和電晶體開關53，連接在資料線LI0和指 疋電壓Vss之間。電晶體開關51，52和53之 M0S電晶體構成。 彳Η由N i 曰體=51〜53之各個之閘極’被輸入有由列解碼
'丨Ϊ士：，線等化信號11刚。資料線等化信號LI0EQ 準作前之指定期間，被活性化成為η位 二τ/Λ/ 充電·等化動作’用來將資料線 LI0和LlOr之各個設定成為指定電壓Vss。 差動放大器60具有：N型_電晶體61
Ns和資料線LI0之間；咖電晶體6 = /Ns和資料線LIOr之間；p型_電晶體63，連 = =Ns之間；P型_電晶體“，連接在節點bp和 =即點/Ns之間；和p型_電晶體65 動作電壓之電源電壓Vcc和節點Nsp之間。要在用以供、。 電晶體63和64之各個之閘極形成與感測節點Ns和/Ns之 578148 五、發明說明（20) 一方連接。在圖2中顯示作為一實例之電晶體6 3和6 4之各 個之閘極形成與感測節點/Ns連接之情況。電晶體63和64 構成電流鏡電路，對於感測節點N s和/ N s之各個，供給相 同之電流。 在電晶體6 1和6 2之閘極，分別被輸入有由構成偏移調整 電路之電壓產生電路5 5和5 6所分別產生之偏移控制電壓
Void和Vofr。電晶體61和62分別將資料線L 1〇和LI Or維持 在偏移控制電壓Void和Vofr以下，和將資料線li〇和LI〇r 之通過電流差放大，藉以變換成為感測節點Ns和/Ns間之 電壓差。 對電晶體65之閘極輸入該列解碼器2〇之資料讀出動作時 被活性化成為L位準之感測賦能信號/SE。例如，在圖2所 不之配置有多個資料讀出電路系之構造中，列解碼器2 〇反 映該多個資料讀出電路系之選擇結果，用來使感 號/SE選擇性的活性化。雷曰麯π 士 ^ L Ί〇 r化電日日體65在回應感測賦能信號/se 4 準）時，供給動作電流用來使差動放大器60動 作0 〜 :使用圖3用來說明實施例1之MRAM裝置之資料續& 動作。在圖3中代表性的說明第W .第j行之正常貝^買迁 兀被選擇作為資料讀出對象時之動作。 ^ “、、圖3在:貝料凟出實行前之時刻士 j以前， :=〇EQ被活性化成為H位準。利用此種資4 4 1^10，11(^被預充電成為指定電壓Vss。 貪枓鱗 在時刻u之開始資料讀出動作時，首先，資料線等化爲
578148
號L I OEQ被非活性化成為l位準，眘4 宁雷…L從+貝抖線110, LI〇r被切離指 疋電壓Vss。利用此種方式準備好開始資料讀出。 Ί =時m2 ’感測賦能信號/SE被活性化成為L位 線LI。和⑽之各個供給 別將選擇列之讀出字線RWLi和選擇行之行選擇線叫活性 化成為Η位準。
在回應選擇列之字線wu和選擇行之行選擇線CSLj之活 性化時，資料線LI0經由位元線BLj和選擇記憶單元形成盥 指定電壓Vss電結合，資料線U〇r經由虛擬位元線Bu和虛 擬單元DMC形成與指定電壓Vss電結合。在實施例1之構造 中料線L10，L10 r與選擇記憶單元和虛擬單元之間之連 接對應關係為固定。亦即，在資料讀出時，與位址選擇無 關的’資料線L I 0和L I Or分別形成與選擇記憶單元和虛擬 單元電緒合。 如以上所說明之方式，因為選擇記憶單元之電阻依照記 憶資料成為電阻Rmax和Rm i η之其中之一，所以與選擇記憶 單元電結合之資料線L I 0之通過電流I da t，依照記憶資料 成為Idat(Rmax)和Idat(Rmin)之其中之一。在以下之說明 中，與選擇記憶單元電結合之資料線之通過電流I da t亦稱 為資料讀出電流Idat，2種之資料讀出電流Idat (Rmax)和 Idat(Rmin)之差以表示。亦即，以△^idaURmin) - I d a t (R m a X)表示。 另外一方面，資料線LlOr之通過電流Iref在Idat(Rmax)
C:\2D-CODE\92-Ol\91124212.ptd 第26頁 578148 五、發明說明（22) 和Idat(Rmin)之中間位準，最好被設定成為可以滿足下列 (1)式之方式。在以下之說明中，與虛擬單元電結合之資 料線之通過電流I r e f亦稱為基準電流I r e f。換言之，差動 放大裔6 0需要對資料線L I 〇和L I 〇 r之通過電流具有可以滿 足下列之（1 )式之偏移。
Idat(Rmax) + AI/2=Iref = Idat(Rmin)~ ΔΙ/2 .....(ι) 例如’要具有此種偏移時，將電壓產生電路55和56所產 生之偏移控制電壓V 〇 f d和V 〇 f r分別設定在不同之位準。 亦即，要將虛擬單元之電阻預先設定在Rm丨n時，為著使 成為資料線L I 0 r之通過電流之基準電流ι r e f具有減少△ 1/2之偏移’所以設定成為偏移控制電壓v〇fr = v〇fd_va。 利用此種方式，因為與虛擬單元電結合之電晶體62之閘極 電壓，低於與選擇記憶單元電結合之電晶體6 1之閘極電 壓，所以可以具有上述之偏移。偏移控制電壓vof r和vof d 之差Va被調整成為與上述之Ai/2對應。 相反的，在將虛擬單元之電阻預先設定成為心“時因為 要使資料線LI〇r之通過電流（基準電流Iref )具有增加△ 1/2之偏移，所以設定成為偏移控制電壓v〇fr = v〇fd + VQ；。 利用此種方式，因為與虛擬單元電結合之電晶體62之閘極 電壓，高於與選擇記憶單元電結合之電晶體61之閘極電 壓，所以可以具有上述之偏移。同樣的，偏移控制電壓 Vofr和Vofd之差V α被調整成為與上述之ΛΙ/2對應。 另外，亦可以構建成使形成電流鏡之電晶體6 3和6 4分別 具有不同之電流驅動能力（電晶體大小），作為差動放大器
578148 五、發明說明（23) 6 0中之用以具有偏移之另一構造。在形成此種構造之情况 時，偏移控制電壓Vofd和Vofr被設定在共同位準。 實質上，當將虛擬單元之電阻預先設定在Rmin時，為著 要具有偏移使資料線L I Or之通過電流（基準電流I re f )減小 △ I / 2，所以設計成電晶體6 4之電流驅動能力（電晶體大 小），小於電晶體63之電流驅動能力（電晶體大小）。相反 的，當虛擬單元之電阻被預先設定在Rmax時，因為具有偏 移使資料線LlOr之通過電流（基準電流lref )增加AI/2， 所以設計成電晶體64之電流驅動能力（電晶體大小），大於 電晶體6 3之電流驅動能力（電晶體大小）。 在從時刻13到t4之間，差動放大器60根據選擇記憶單元 和虛擬單元之電阻，對上述之偏移所產生之資料讀出電流 Idat和基準電流iref之電流差進行放大，變換成為 感測節點Ns和/Ns之電壓差av/2。該電壓差△VM因為具 有，選擇記憶單元之記憶資料對應之極性，所以可以從感 測節=Ns和/Ns之電壓檢測到選擇記憶單元之記憶資料。 、在資料讀出完成時，在時刻t4，使感測賦能信號/§£， 選擇列之讀出字線RWLi和選擇行之行選擇線CSL〗非活性 化:然後’在時刻t5使資料線等化信號u_活性化成為η =準，然後再預充電資料藉以再出現 前之電路狀態。 Β & 依照以上所說明之方式， 產生基準電流用之虛擬單元 造和形狀，所以使用在同一
在實施例1之構造中，因為使 具有與正常記憶單元同樣之構 記憶器陣列内連續製作之MTJ
578148 五、發明說明（24) 記憶單元之一部份，可以構成虛擬單元。亦即，不需要用 以製作虚擬單元之特別之設計和製造步驟’所以不會造成 由於構造之複雜化使晶片面積增大和記憶器陣列之加工餘 裕降低等之問題，可以將正常記憶單元和虛擬單元設在同 一記憶器陣列内，可以確保資料讀出餘裕。 另外，因為使用差動放大器60之動作電流作為選擇記憶 單元和虚擬單元之通過電流，所以資料項出電路系之電路 元件數可以減少。另外，在具有同樣之特性之選擇記憶單 元和虛擬單元之間，可以具有偏移用來產生與記憶資料位 準對應之極性之通過電流差，可以不需要造成電路構造之 複雜化。 實施例1之變化你丨1 參照圖4 ’在實施例1之變化例1之構造中，記憶器陣列 1 〇具有所謂之「折返型位元線構造」，和配置有新的連接 變換電路70，此等部份與圖2所示之實施例1構造不同。 在記憶器陣列1 〇，與各個記憶器單元行對應的，配置有 由互補之位元線BL和/BL構成之位元線對偶BLP。正常記恨 單元MC在奇數列與位元線BL連接，在偶數列與 …' 連接，”此方式每隔丨列的交替配置。興位-線爪 虛擬單元DMC在記憶器陣列1 〇内被配置成與正常記愫單 元MC連接的成為行列狀，構成分別與奇數列和偶數列^早 之2個之虛擬單元列，在與正常記憶單元κ之間，配 μ 共用記憶單元行。 — 因此被配置在各個記憶單元行之互補之位元線BL和
578148 五、發明說明（25) " /BL被正常記憶單元MC和虛擬單元DMC共用。另外一方面， 正常記憶單元MC之列（亦稱為「正常記憶單元列」）和虛擬 單元列分別為獨立，在每一個正常記憶單元列配置有讀出 字線RWL和數位線DL。另外，分別與2個之虚擬單元列對應 的，配置有虛擬讀出字線DRWLe，DRWLo，和虚擬數位線、 DDLe，DDLo 〇 在圖4中，代表性的顯示正常記憶單元之各1個之偶數列 和可數列，2個之虛擬單元列，與開頭和最後之記憶單元 行對應之讀出字線RWLe，RWLo，數位線DLe，DLo，虛擬讀出 字線DRWLe，DRWLo，虛擬數位線DDLe，DDLo，位元線對偶 BLPo, BLPn，以及對應之正常記憶單元…和虛擬單sDMC：。 與虛擬讀出字線DRWLe對應之虛擬單元群分別連接在位 元線BL和指定電壓Vss之間。另外一方面，與虛擬讀出字 線DRWL。對應之虛擬單元群分別連接在位元線/BL和指定 電位Vss之間。 另外，配置有鄰接記憶器陣列〗〇之用以構成資料線對偶 L I 0P之互補之資料線L I 〇和/L I 〇。被配置成分別與各個記 憶單元行對應之行選擇閘C S G 0〜C S G η，分別被設在資料線 對偶LI0P和位元線對偶BLP0〜BLPn之間。因此，在資料讀 出時，與選擇行對應之互補之位元線BL和/bl分別與資料 線L I 0和/L I 0電結合。亦即，在具有折返型位元線構造之 記憶器陣列之情況時，資料線L I 〇和/L I 〇與選擇記憶單元 和虛擬單元之間之連接關係不是固定的，依照是奇數列和 偶數列之那一方被選擇，變換資料線LI〇, /lI〇與虛擬單一
578148
DMC和選擇記憶單元之間之連接對應關係。實質上，在琴 擇奇數列時，資料線Li〇和/Li〇經由位元線儿和/儿，别 電結合到選擇記憶單元和虛擬單元。與此相對的，在 偶數列時，資料線LI0和/LI〇經由位元線乩和/儿，分別3 成與虛擬單元和選擇記憶單元電結合。 ； 與此相對的，連接變換電路7〇，依照位址選擇結果， :偶數列和奇數列之那一方被選擇，變換差動放’: 料線LI0，/U0之間之連接對應關係。連接變換電： 6又在被供給有資料讀出電流Idat之節點Nd(電晶體61之 :原極侧）和被供給有基準電流Iref之節點計（電晶⑽ 極側）與資料線L 10和/L10之間。 肩、 ‘5是電路圖，用來說明連接變換電路7〇之構造。 參照圖5，連接變換電路70具有：N型肋3電晶體71 , 合在節點Nd和資料線LI0之間；NsM〇s電晶體72，電社入、 在節點Nd和資料線/LI0之間；NsM〇s電晶體73，電/入0 節點Nr和資料線/LI0之間；和__電晶體74，電^ 節點計和資料線LI0之間。纟電晶體71和73之閘極被輸口入 有位址信號RA0，當選擇奇數列時，被設定為η位準（"厂） ，當選擇偶數列時，被設定為L位準（，，〇")，在電晶體72和 74之各個之閘極被輸入有其反相信號之位址信號。 利用此種構造，在選擇奇數列和偶數列之任何一個時， 可以使選擇記憶單元和虚擬單元，分別電結合到分別被供 給有資料讀出電流Idat和基準電流Iref之節點“和計。八 下面將使用圖6用來說明實施例1之變化例}之資料讀出
578148 五、發明說明（27) 電路系之資料讀出動作。 蒼照圖6 ’在選擇奇數列之時刻11至12之間之資料讀出 動作時’位址信號RA0和/RA〇分別被設定為Η位準和[位 準’然後’選擇列之讀出字線!^!^和虛擬讀出字線 DRWLO ’和與選擇行對應之行選擇線CSL〇，被活性化成為η 位準。 … 電壓產生電路55, 56和差動放大器60，與實施例1同樣 的’被設計成為在資料讀出電流Idat和基準電流Iref之間 具有所希望之偏移。 曰
ρ其結果是在選擇奇數列時，使資料讀出電流Idat通過與 選擇記憶單元結合之資料線LI〇，使基準電流Iref通過與、 虛擬單元DMC結合之資料線/LI〇。因此，與實施例j之資料 讀出動作同樣的，利用差動放大器6〇。對資料讀出電流 Idat和基準電流lref之差進行放大，將其變換成為感測節 點N s和/ N s之電壓差，可以利用感測節點n s和/ n s之電壓用 來檢測選擇記憶單元之記憶資料。
另外一方面，在選擇偶數列之時刻13到t4之間之資料讀 出動作時，位址信號RA〇和/RA〇分別被設定為L位準和η位 準，然後，選擇列之讀出字線RWLe和虛擬讀出字線 DRWLe，和與選擇行對應之行選擇線CSL〇被活性化成為η位 準〇 、其結果是在選擇偶數列時，使資料讀出電流Idat通過與 選擇記憶單元結合之資料線（/LI0)，和使基準電流Iref通 過與虛擬單元D M C結合之資料線（l I q )。
u »1 C:\2D-CODE\92-Ol\91124212.ptd 578148 五、發明說明（28) 1 數列和偶數列之任何—個時，與實施例 資料择出W同樣的’因為可以利用差動放大器60對 大，ΐ苴嫩和基準電流1ref之電流差δι/2進行放 、八又換成為感測節點Ns和/Ns之 點Ns和/Ns之電壓用來檢測選擇記憶單斤元 亦即，依照實施例丨之變化例丨之構造時，對於互補之資 :it 2 : ί憶單元和虛擬單元之間之連接對應關係依照 ^ k ^ π果變換之折返位元線構造之記憶器陣列，可以 獲，與實施例1同樣之效果。在此種折返位元線構造之記 憶β陣列中，利用根據鄰接之位元線，資料線間之比較動 作之資料讀出動作，可以實行耐雜訊性更高之正確之資料 tt/iij ° 實施例1之變化你1 ? 在實施例1之變化例2中，所說明之差動放大器之構造可 以，應貫施例1之變化例i所示之資料線L丨〇, /L丨〇與選擇記 憶單元和虛擬單元之間之連接對應關係依照位址選擇結果 變換之構造。 筝照圖7，實施例1之變化例2之差動放大器6 〇 #，當與圖 2所不之差動放大器6 0比較時，其不同部份是具有電晶體 61 A，61B，6 2A，6 2B，用以代替電晶體61和62。電晶體61A和 6 1 B並聯連接在感測節點ns和資料線[丨〇之間。同樣的，電 晶體62A和6 2B並聯連接在感測節點/Ns和資料線/Li〇之 間。
mi,
C:\2D-OODE\92-Ol\91124212.ptd 第33頁 578148 五、發明說明（29) 另外，分別設有電壓產生電路5 5，和5 6 ’用以代替構成偏 移調整電路之電壓產生電路55和56。在電晶體61 A和62B之 各個之閘極，被輸入有來自電壓產生電路55之偏移控制電 壓Vof 1，在電晶體61B和62A之各個之閘極，被輸入有來自 電壓產生電路56之偏移控制電壓v〇f2。電壓產生電路55， 依照選擇奇數列時被設定為Η位準之位址信號^〇進行動 作’電壓產生電路5 6依照選擇偶數列時被設定為η位準之 位址信號/RA0進行動作。 其詳細部份將於後面說明，依照位址選擇結果，實質上 是依照奇數列和偶數列之那一個被選擇，將偏移控制電壓 Vof 1和Vof 2之任何一方，設定成為使電晶體6 1Α，62β之組 和電晶體61 Β，62Α之組之一方變成為off。另外，將電晶體 61 A和62A之各個之電流驅動能力（電晶體大小）之位準阳設 定成為與電晶體61 B和6 2 B之各個之電流驅動能力（電晶體 大小）之位準不同。另外，差動放大器6〇#之其他部份之構 造’因為與圖2所示之差動放大器6〇相同，所以不再重複 其洋細之說明。 圖8是動作波形圖，用來說明差動放大器6〇#之動作。 參照圖8，在選擇奇數列之時刻t丨到12之資料讀出動作 時，位址信號RA0和/RA0分別被設定為Η位準和L位準，然 後’選擇列之讀出字線RWLo和對應之虛擬讀出字線 ’和與選擇行對應之行選擇線CSL〇被活性化成為η位準。 來自電壓產生電路55’之偏移控制電壓Vof 1被設定在可 以使電晶體61 A和62B變成ON之位準Vof，來自電壓產生電
578148 五、發明說明（30) 路5 6 ’之偏移控制電壓v〇 f 2例如被設定在接地電壓位準， 用來使電晶體61 B和62A變成OFF。 與此相對的，在選擇偶數列之時刻t3到t4之間之資料讀 出動作時，位址信號RA0和/RA0分別被設定在L位準和Η位 準’然後’選擇列之讀出字線RWLe和對應之虛擬讀出字線 DRWLe，和與選擇行對應之行選擇線CSL〇被活性化成為η位 準〇 來自電>1產生電路55’之偏移控制電壓Vofi被設定在使 電晶體61 A和62B變成OFF之位準（例如接地電壓），來自電 壓產生電路5 6之偏移控制電壓v 〇 f 2被設定在可以使電晶 體61B和62A變成ON之位準Vof。 因此，在選擇奇數列和偶數列之任何一個之情況時，電 曰曰體6 1 A或6 2 A串聯連接到資料線l I 〇和/ l I 〇中之與選擇記 憶單元電結合之一方，另外，電晶體61B或62B串聯連接到 與虛擬單元電結合之另外一方。 該等之電晶體61A，62A之各個和電晶體61B，62B之各個之 變成ON時之電流驅動能力之大小關係是在資料讀出電流 Idat和基準電流Iref之間，具有與實施例！同樣之偏移， 被设疋成為與圖2所說明之具有偏移用之電晶體6 3和6 4之 電流驅動能力（電晶體大小）之大小關係相同。 實夤上，當虛擬單元之電阻被預先設定在Rmin時，將電 晶體61 B，6 2 B之電流驅動能力（電晶體大小）設計成為小於 電晶體61 A，62A之電流驅動能力（電晶體大小），用來具有 偏移使基準電流Iref減小^丨/2。相反的，當虛擬單&之
578148 五、發明說明（31) ί ΐ被Λ先設定在時，將電晶體61B，62B之電流驅動 =&六r = ί C小）設計成為大於電晶體61Α，62Α之電流驅 雷Α Γ日日腺大小），用來具有偏移使資料線LlOr之通過 電/’il (基準電流I r e f )增加△ I / 2。 其結果是在選擇奇數列和偶數列之任何一 元結合之資料線流動之資料讀出電流_，芯 八虛擬早tlDMC結合之資料線流動之基準電流卜以之間， 可以成立與上述之（1)式同樣之關係。 因此，在選擇奇數列和偶數列之任何一個時，與實施 1之資料讀出動作同樣的’利用差動放大器6〇對資料讀出 ^1=和基準電流Iref之差進行放大，將其變換成 測郎點Ns和/Ns之電壓差，可以利用感測節點Ns和/心之電 壓用來檢測選擇記憶單元之記憶資料。 依照以上所說明之實施例1之變化例2之構造時，所使用 之差動放大器60#之構成是在圖2所示之差動放大器6〇追加 2個之電晶體，和省略圖4和圖5所示之連接變換電路几之 配置，可j實行與實施例丨之變化例〗同樣之資料讀出。因 此，除了貫施例1之變化例i之構造之效果外，更可以 電路面積。 J、 實施例2 實施例2所說明之構造是當將差動放大器設置成為2個 段時，用來具有與實施例i同樣之偏移。 參照圖9，在實施例2之構造中，於差動放大器6〇之後段 更具備有全局差動放大器8〇。全局差動放大器8〇將感測&
C:\2D-00DE\92-01\91124212.ptd 第36頁 578148 五、發明說明（32) 點N s和/ N s之電壓差，變_i> ^ /GIO之it迅f / 為互補之全局資料線GI〇和 / b 1 ϋ之通過電流差，對該電流 τ 測節點Ngs和/Ngs之間產生電壓差。 來在全局感 差動放大器60被設置成對應到圖。 陣因此，圖中未顯示者，在資料讀出^ 點Ns電結合之㈣線UQ，形成與選擇記憶單^ 接，與感測節點/Ns電結合之眘粗硷τ τη ^ ^ 元DMC串聯連接。 之㈣㈣On成與虛擬單 全局差動放大器80包含有州型的3電晶體81，且有虚感 連接之閑極；N_S電晶體82，具有與感測節點 /Ns連接之閘極；1^型肋3電晶體83，以其閘極接受來自電 壓產生電路90之偏移控制電壓““ ；型仙§電晶體84， 以其閘極接受來自電壓產生電路91之偏移控制電壓v〇fr。 電晶體81電結合在全局資料線GI〇和指定電壓Vss之間，電 晶體82電結合在全局資料線/GI〇和指定電壓Vss之間。電 晶體83串聯連接在全局資料線(；1〇，電晶體84串聯連接在 全局資料線/ G I 0。 王局差動放大器80更包含有：p型m〇s電晶體85，電結合 在電源電壓Vcc和節點Nspg之間；和p型MOS電晶體86和 87 ’分別電結合在節點Nspg與全局感測節點Ngs和/Ngs之 間。與全局差動放大器8 〇之賦能信號相當之控制信號 /ASE ’從列解碼器2〇輸入到電晶體85之閘極。電晶體85在 回應控制信號/ASE之活性化（l位準）時供給動作電流，用 來使全局差動放大器8 〇動作。電晶體8 6和8 7之各個之閘極
578148 五、發明說明（33) 連接到全局感測節點NgS和/Ngs之指定之一方，例如連接 到全局感測節點/Ngs。 電壓產生電路90和91所分別產生之偏移控制電壓Void和 Vof r其詳細部將於後面說明，為著在互補之全局資料線 G 10和/GI0之通過電流間具有所希望之偏移，所以設定成 為不同之位準。依照此種方式，全局差動放大器8 〇被構建 成除了具有由電晶體81，82, 86和87構成之用以對感測節點 Ns和/Ns之電壓差進行放大之差動放大器外，更利用分別 輸入到電晶體83和84之閘極之偏移控制電壓Vof d和Vof r， 在全局資料線G I 〇和/ G I 0之通過電流間，可以具有所希望 之偏移。 另外一·方面，在差動放大器60内之電晶體61和62之各個 之閘極，被輸入共同之偏移控制電壓Vof。亦即，在前段 之差動放大益6 0 ’使資料線L I 0和L 10 r之通電流間未具有 故意之偏移。其結果是資料線L 1〇和LIOr之通過電流，與 選擇記憶單元和虛擬單元之電阻具有相關性。 下面將使用圖1 〇用來說明實施例2之資料讀出動作。在 圖1 〇中，代表性的說明將虛擬單元之電阻預先設定在Rm i n 之情況，第i列，第j行之正常記憶單元被選擇作為資料讀 出對象時之動作。 。當在時刻tl開始資料讀出動作時，首先，資料線等化信 號LI0EQ被非活性化成為L位準，資料線11〇，11〇1_被切離指 定電壓Vss。利用此種方式準備好開始資料讀出。 然後，在時刻t2，感測賦能信號/SE和控制信號/ASE被
C:\2D_C0DE\92-01\91124212.ptd 第38頁 578148 五、發明說明（34) 活性化成為L位準，開始差動放大器6 〇和全局差動放大器 ㈣之動作。利用此種方式，開始對資料線LI0，u0r和全局 資料線G I 0, /G I 0之各個供給電流。另外，以同樣之時序使 選擇列之讀出字線WLi和選擇行之行選擇CSL ]·分別被活性 化成為Η位準。 在回應選擇列之字線WLi和選擇行之行選擇線CSL j之活 性化時，資料線LI0和LI0r分別與選擇記憶單元和虛擬單 元電結合。利用此種方式，在時刻13起開始有電流流到資 料線LI0和LI0r。然後依照利用資料線[^和^以之通過電 流所分別決定之感測節點NS和/Ns之電壓，在時刻t4起開 始有電流流到全局資料線Gl〇和/GI〇。 與遠擇έ己憶單元電結合之資料線L丨〇之通過電流11 ^，依 知、0己憶資料成為idat(Rmax)和Idat(Rmin)之其中之一。電 流 Idat(Rmin)和 Idat(Rmax)之差以△；[，表示。 另外一方面，因為虛擬單元之電阻被預先設定成為 Rmin，所以資料線u〇r之通過電流Ilr成為與Idat(Rmin) 相同位準。因此，在選擇記憶單元之記憶資料與電阻心i η 相當之情況，在感測節點Ns和/Ns之間不會產生電壓差。 其結果是分別輸入到電晶體83和84之閘極之偏移控制電壓 Vofd和Vofr在成為相同位準時，在全局資料線(；1〇和/(51〇 之通過電流I gd和I gr之間亦不會產生偏移。 ，與此相對的，在選擇記憶單元之記憶資料與電阻^⑽相 =之情況時，因為資料線LI〇之通過電流Idat(Rmax)小於 貧料線LI0r之通過電流丨lr，所以感測節點以之電壓比感 第39頁 C:\2D-CODE\92-Ol\91124212.ptd 578148 五、發明說明（35) 測節點/ N s之電壓高△ V ’ 。因此，電晶體8 1之閘極電壓高 於電晶體82之閘極電壓，所以在偏移控制電壓v〇f d和Vof r 成為相同位準時’全局資料線GI〇之通過電流igd大於全局 資料線/GI0之資料通過電流Igr。 依知、此種方式’在虛擬早元D M C之電阻與R m i η相當之情 況時，與選擇記憶單元對應之全局資料線6丨〇之通過電流 Igd成為等於或大於與虛擬單元對應之全局資料線/GI〇之 通過電流I g r。 因此，全局差動放大器80使全局資料線/GI〇之通過電流 I g r ’成為與全局資料線G I 〇之選擇記憶單元之記憶資料對 應之2種通過電流Igd(Rmin)和Igd(Rmax)之中間位準，需 要具有能夠滿足（2 )式之偏移。
Igd(Rmax)+ Δ Iof = Igr= Igd(Rmiη ) - Δ I of .....(2) 亦即，當將虛擬單元之電阻預先設定在Rm i n時，為著具 有使全局資料線G 10 r之通過電流之基準電流I g r減小△ I 〇 f 之偏移’所以設定成為偏移控制電壓v〇f r = v〇f d_v α。偏 移控制電壓Vofr和Vofd之差V α被調整成為與上述之Δία 對應。 或是亦可以設計成將偏移控制電壓v〇f Γ和v〇f d設定在共 同位準，使與全局資料線GI 〇r連接之電晶體87之電流驅動 能力（電晶體大小）小於與全局資料線G〗〇連接之電晶體8 6 之電流驅動能力（電晶體大小），用來具有使資料線L丨〇r之 通過電流（基準電流I r e f )減少△ I 0 f之偏移。 另外’當將虛擬單元DMC之電阻設定在Rmax之情況時，
C:\2D-CODE\92-Ol\91124212.ptd 第40頁 578148 五、發明說明（36) --—- 為著具有使全局資料線GI〇r之通過電流之基準電流igr增 加Alof之偏移，所以設定成為偏移控制電壓v〇fr = v〇fd + V α 〇 或是亦可以設計成將偏移控制電壓v〇fr *v〇fd設定在共 同位準，使與全局資料線GIOr連接之電晶體87之電流驅動 能力（電晶體大小）大於與全局資料線GI〇連接之電晶體86 之電流驅動能力（電晶體大小），用來具有使資料線L丨〇r之 通過電流（基準電流Iref)增加之偏移。 曰在時刻t4到t5之間，利用以此方式具有之偏移，使根據 選擇記憶單元和虛擬單元之電阻所產生之全局資料線G j 〇 和/ GI0之通過電流差Alof，經由全局差動放大器8〇，被 變換成為全局感測節點N g s和/ N g s之電壓差△ V 〇 f。該電壓 差△ V 〇 f因為具有與選擇記憶單元之記憶資料對應之極 性’所以可以利用全局感測節點N g s和/ N g s之電壓，用來 檢測選擇記憶單元之記憶資料。 時刻15以後之資料讀出完成時之動作，因為與圖3之時 刻14以後之動作相同，所以不再重複其詳細之說明。 在實施例2之構造中，使差動放大器成為2段構造之情況 時，亦可以實行與實施例1同樣之資料讀出動作。經由以2 個階段之差動放大器實行資料讀出，因為不需要設置大型 之M0S電晶體就可以獲得充分放大率的實行資料讀出，所 以可以使資料讀出電路系之電路面積小型化。 實施例2之變化例1 在實施例2之變化例1之構造中，所說明之構造是依照位
C:\2D-00DE\92-01\91124212.ptd 第41頁 578148 五、發明說明（37) 址選擇結果變換圖4所示之資料線L I 0, /L I 0與選擇記憶單 元和虛擬單元之間之連接對應關係，用來實行2階段之差 動放大。 參照圖1 1 ’在實施例2之變化例1之構造中，其不同部份 是除了圖9所示之實施例2之構造外，更在差動放大器6〇與 資料線LI0和/LI0之間配置有連接變換電路7〇。差動放大 裔6 0被設置成與圖4所示之構造之記憶器陣列1 〇對應。因 此’圖中未顯示者，在資料讀出時，分別與感測節點Ns和 / N s電結合之資料線l I 〇和/ l I 〇，依照位址選擇結果，串聯 連接在選擇記憶單元和虛擬單SDMC之一方。 連接變換電路7 0之構造，與圖5所示者同樣的，依照位 址選擇結果’使資料線L I 〇和/l I 〇中之與選擇記憶單元連 接之一方’固定式的與節點Nd (電晶體6丨側）連接，與虛擬 單兀連接之另外一方固定式的連接到節點Nr(電晶體62 側）。 利用此種方式’使差動放大器6〇，全局差動放大器8〇和 電壓產生電路9 0，9 1，進行與實施例2所說明者同樣之動 作’依知、位址選擇結果變換互補之資料線與選擇記憶單元 和虛擬單元之間之連接對應關係，對於此種折返位元線構 造之記憶器陣列，可以獲得與實施例2同樣之效果。另 外’經由使記憶器陣列成為折返型位元線構造，可以實行 雜訊耐性更高之正確之資料讀出。 實施例2之變化例？. 芬照圖1 2 ’在實施例2之變化例2之構造中，連接變換電
第42頁 578148
路70被设置成為與全局差動放大器8〇之内部對應。亦即， 連接婕換電路7 0設置成分割全局資料線6丨〇和/G丨〇，依照 位址選擇結果用來控制電晶體81和82，與電晶體83和84之 間之連接對應關係。 、亦即’當選擇奇數列，將位址信號RA〇設定在Η位準時， 連接變換電路70串聯連接電晶體81 (依照經由資料線u〇形 成與選擇記憶單元電結合之感測節點仏之電壓，被控制其 通過電流）和電晶體8 3 (以其閘極接受偏移控制電壓 V 〇 f d ) ’和串聯連接電晶體8 2 (依照經由資料線/ l I 〇形成與 虛擬單兀電結合之感測節點/Ns之電壓，被控制其通過電 流）和電晶體8 4 (以其閘極接受偏移控制電壓v〇 f Γ )。 與此相對的，當位址信號/RA〇被設定在Η位準，選擇偶 數列時’串聯連接電晶體8〗（依照經由資料線L丨〇電形成與 虛擬單元電結合之感測節點Ns之電壓，被控制其通過電 流）和電晶體84(以其閘極接受偏移控制電壓v〇fr)，和串 聯連接電晶體82(依照經由資料線/LI〇形成與選擇記憶單 元結合之感測節點/ N s之電壓，被控制其通過電流）和電晶 體8 3 (以其閘極接受偏移控制電壓v 〇 f d)。 依照此種方式’即使將連接變換電路7 〇設置成與差動放 大器6 0之後段（亦即全局差動放大器8 〇 )對應，亦可以使差 動放大器60 ’全局差動放大器8〇和電壓產生電路9〇、91進 行與實施例2所說明者同樣之動作，依照位址選擇結果變 換互補之資料線與選擇記憶單元和虛擬單元之間之連接對 應關係’對於此種折返位元線構造之記憶器陣列，亦可以
C:\2D-00DE\92-01\91124212.ptd
578148 五、發明說明（39) 實施例2同樣之效果。另外，經由使記憶器陣列成 料讀Ϊ型位兀線構造’彳以實行雜訊耐性更高之正確之資 憶寺在Γ°:在分割成為多個記憶器塊之記 電路，和在該等之多個塊設置共同之全 桩作她放大裔8 0，在成為此種構造之情況時，可以減少連 接變換電路70之配置個數，可以縮小電路面積。 另外，在貫施例1和2所示之差動放大器6 〇，6 〇 #和全局 放大器80中，電晶體6161八，618,62 62八，62181〜84由 電晶體構成，電晶體63〜65 ,85〜87由？型_電晶 版才成，但是假如考慮各個之差動放大器之動作電壓，或 各=之電晶體之閘極電壓（例如偏移控制電壓之設定）之極 性時’可以適當的變更該等電晶體之極性（N型/p型）。 實施例3 在^施例3中說明另一構造例，使虛擬單元成為與正常 s己憶單元同樣之構造，用來實行資料讀出。 圖1 3是電路圖，用來表示實施例3之資料讀出電路系之 構造。 μ 參照圖1 3，記憶器陣列1 〇因為具有與圖4所示之構造相 同之構造，所以不再重複其詳細之說明。在圖丨3中，代表 性的實施與1個偶數列之開頭記憶器單元行對應之讀出字 線RWLe，數位線DLe，位元線BLO, /BL0和正常記憶單元， 以及對應之虛擬單元DMC，虛擬讀出字線DRWLe和虛擬數位
C:\2D-00DE\92-01\91124212.ptd 第44頁 578148 五、發明說明（40) 線DDLe 。 由資料線LIO和/LIO構成之資料線對偶LI〇p，與記憶器 陣列10之間之連接關係，因為與圖4相同，所以不再重複 其詳細之說明。另外，當與圖4之構造比較時，連接變換 電路7 0之配置被省略，配置有資料讀出電路丨6 〇用以代替 差動放大器60。資料讀出電路160，未具備如差動放大器 6 〇之方式在資料線L10和/L I 0之通過電流間具有偏移，將 直接反映選擇記憶單元和虛擬單元之通過電流差之資料線 UO和/LIO之通過電流差，變換成為感測節點Ns*/Ns之間 之電壓差，用來實行從選擇記憶單元讀出之資料讀出。 例如，在差動放大器6 0中，在電晶體6丨和6 2之間，以及 在電晶體6 3和6 4之間，使電流驅動能力（電晶體大小）平 衡’和經由使電晶體6 1和6 2之閘極具有共同之控制電壓 V r e f，可以實現此種資料讀出電路1 6 〇。 在實施例3之構造中，在正常記憶單元MC，存取電晶體 ATR之源極電壓，經由圖中未顯示之源極線SL1被設定在指 定電壓Vss，另外一方面，在虛擬單元DMC，虛擬存取電晶 體ATRd之源極電壓經由虛擬源極電壓線DSL供給，用來設 定在源極電壓Vsl(Vsl#Vss)。 在資料讀出時，資料線LI 0和/ L I 0之各個被設定在與控 制電壓Vref對應之共同電壓。利用此種方式，存取電晶體 ATR和虛擬存取電晶體ATRd分別在成為ON之選擇記憶單元 和虛擬單元，使其兩端施加電壓產生差異。其結果是選擇 記憶單元中之隧道磁阻元件TMR和對應之虛擬單元中之虛
C:\2D-C0DE\92-01\91124212.ptd 第 45 頁 578148 — 五、發明說明（41) 擬磁阻το件TMRd之兩端施加電壓分別成為不同。 、例如，當將虛擬單元DMC預先設定成為電阻Rmin時，將 源極電壓Vsl設定成為低於指定電壓Vss(Vsi<Vss)，使虛 擬磁阻元件TMRd之兩端施加電壓大於隧道磁阻元件TMR之 兩编施加電[可以用來使基準電流I re f成為選擇記愧單 元之2種通過電流之中間位準。 评怎早 依照此種方式之實施例3之構造時，在差動放大器6〇 側，不需要設置特別之構造用來使資料線u〇*/Li〇之通 過電流具有偏移，經由調整供給到虛擬單元職之源極電 壓，亦即利用更簡易之資料讀出系、，可以使 單元同樣構造之虛擬單元，用來實行資料讀出。 隐 實施3之蠻化例1 一參，圖1 4，在實施例3之變化例之構造中，當與圖1 3所 不之貫施例之構造進行比較時，其不同部份是在資料讀 時，在位兀線BL或/BL與虛擬源極電壓線DSL之間，並 接多個之虛擬單元DMC。 思 亦即’當與實施例3之構造比較時，在記憶器陣列1〇内 配置有N—倍（N:2以上之整數）之虛擬單元列。在圖14所示 作為一貫例之構造是當N = 2之情況時，亦即在資料讀出 時，在位7L線BL或/BL與虛擬源極電壓線DSL之間， 接有2個之虛擬單元DMC。在圖14中代表性的顯示被配f 成與偶數列對應之2列之虛擬單元列，具有分別對應之 擬讀出字線DRWLeO和DRWLel，和與其對應之開頭記憶 行之2個虛擬單元。
C:\2D-00DE\92-01\91124212.ptd 第46頁 5^8l48
虛M頃出字線D R W L e 0和D R W L e 1共同被活性化和非活性 化。因此，在偶數列被選擇之資料讀出時，在各個位元線 BL和虛擬源極電壓線DSL之間，並聯連接各2個之虛擬單元 D、Mc。圖中未顯示者，與奇數列對應之虛擬單元亦同樣的 被配置成跨越2列。 利用此種構造，因為依照多個虛擬磁阻元件之通過電流 用來產生基準電流I re f，所以可以控制每一個虛擬單元之 P通過電流。例如，當各個虛擬單元DMC之電阻被設定在 min之情況時，利用虛擬源極電壓線DSL供給之源極電壓 1，當與圖1 3所示之構造之情況比較時，成為更進一步 颅上升即使減小各個虛擬磁阻元件TMRd之兩端施加電 聖’亦可以產生所希望之基準電流Iref。 利用此種方式’可以確保存取頻度高於正常記憶單元之 ^單元DMC之動作可#度，可以實行與實施例3同樣之資 31^例3之#彳h作丨9 圖1 5疋電路圖，用來表示實施例3之變化例2之資料讀出 電路系之構造。 一參，圖15，在實施例3之變化例2之構造中，當與圖。所 ::例3之構造比較時，其不同部份是更設有電流傳 達電路1GG用來控制虛擬源極電壓線似之電壓。 給Γίΐίν電路，包含有:電晶體101，電結合在用以供 片：目曰丨々4· ^ Μ之即點1 03和虛擬源極電壓線DSL之間；和 m 裔102，用來對虛擬源極電壓線DSL·之電壓和與其
578148 五、發明說明（43) 基準值相當之源極電壓V s 1之電壓差進行放大，將其輸出 到電晶體1 0 1之閘極。利用此種方式，電晶體1 〇 1之通過電 流被控制成使虛擬源極電壓線D S L維持在源極電壓v s 1。 利用此種構造，在實施例3之構造中，因為可以將虛擬 源極電壓線DSL穩定的設定在源極電壓vsl，所以可以實行 穩定之資料讀出。 例3之變化例3 參照圖1 6 ’在貫施例3之變化例3之構造中，當與圖1 5所 示之實施例3之變化例2之構造比較時，其不同部份是更設 有與源極電壓線SL對應之電流傳達電路丨〇 5，用來對正常 記憶單元供給指定電壓Vss。 電流傳達電路1 0 5包含有：電晶體丨〇 6，電結合在源極電 壓線SL和接地節點1 〇4之間；和感測放大器1 〇7，用來對源 極電壓線SL之電壓和與其基準值相當之指定電壓Vss之電、 壓差進行放大，將其輸出到電晶體1〇6之閘極。利用此種 方式，電晶體106之通過電流被控制成使源極電壓線讥維 持在指定電壓Vss。另夕卜，在電流傳達電路丨⑽，電晶體 ιοί亦，設在虛擬源極電壓線和接地節點1〇4之間。 :照:匕：式’在實施例3之變化例3之構造中，被施加作 ”、、°己心早兀之存取電晶體ATR之源極電壓之指定電壓 Vss，被设定成為與接地電壓GND不同之電壓。 如圖1 7所示，伟用如n + a广& 產u擬輩亓田分壓路徑，根據另外一方用來 電塵（Vss)之-方1 Sl和正常記憶單元用之源極 般作為基準電壓所產生之該等源極
C: \2D-00DE\92-01\91324212.ptd 第48頁 578148 五、發明說明（44) 電壓Vsl和Vss之各個之絕對位準要嚴格的維持合
但是利用上述之構造可以穩定的維持源極電壓/si 、之 間之相對之位準差。 I 在實施例3之資料讀出動作時，因為在選擇記情單元 兩端施加電壓和虛擬單元之兩端施加電壓 ° / ^ ^ <間產生所希望 之差，用來產生基準電流Lef，所以依照實施例3之變化 例3之構造時，對基準電流lref抑制其變動，可以更正 的設定。 實施例4 在實施例4中所說明之構造是在MTJ記憶單元被配置成分 割為多個記憶器塊之構造中，構建成在多個記憶器塊間共 用資料讀出電路系。 圖18疋電路圖，用來表示貫施例4之資料讀出電路系之 構造。 μ 參如、圖1 8 ’多個Μ T J §己憶單元被配置成為具有選擇性分 割之被選為資料讀出對象之記憶器塊MBa和MBb。 在5己憶裔塊Μ B a和Μ B b之間共用記憶單元行。因此，被設 置成分別與記憶單元行對應之行選擇線CSLO〜CSLn在記憶 器塊MBa和MBb之間被共用。行解碼器25依照行位址CA使行 選擇線CSLO〜CSLn選擇性的活性化。 另外，分別與記憶單元列對應之讀出字線RWL獨立的被 配置在每一個記憶器塊。另外，虛擬單元DMC在記憶器塊 MBa和MBb被配置成分別形成虛擬單元列11 〇a和11 〇b。例 如，在記憶器塊MBa，配置讀出字線RWLOa〜RWLma分別與
C:\2D-CODE\92-Ol\91124212.ptd 第49頁 578148 五、發明說明（45) (m + 1 )個（m ••自然數）之正常記憶單元列對應，和配置有虛 擬讀出字線D R W L a形成與虛擬單元列11 〇 a對應。同樣的， 在記憶器塊MBb，配置有讀出字線RWLOb〜RWLmb分別與 (m + 1 )個之正常記憶單元列對應，和配置有虛擬讀出字線 DRWLb形成與虛擬單元列110b對應。 在記憶器塊MB a和MBb分別設有對應之列解碼器2〇a和 2 0b °列解碼器2〇a和2Ob接受塊選擇信號BSa和BSb分別表 示5己憶裔塊MBa和MBb之選擇結果，用來實行與列位址ra對 應之列選擇。 實質上，當塊選擇信號BSa被活性化（Η位準）用來選擇記 !思為境Μ B a作為資料讀出對象時，列解碼器2 〇 a根據列位址 R A ’選擇性的使讀出字線r w L 0 a〜R W L m a中之1個活性化。 另外一方面’列解碼器2 0 b選擇虛擬單元列1 1 〇 b，用來使 虛擬讀出字線DRWLb活性化。 與此相對的，當使塊選擇信號B S b活性化（Η位準）用來選 擇記憶器塊MBb作為資料讀出對象時，列解碼器2〇b根據列 位址RA，選擇性的使讀出字線RWL〇b〜RWLmb中之1個活性 化。另外一方面，列解碼器20a選擇虛擬單元列丨丨0a，用 來使虛擬字線DRWLa活性化。 分別與（n + 1)個（η:自然數）之記憶單元行對應的，位元 線BLOa〜BLna和BLOb〜BLnb獨立的被配置在記憶器塊 和MBb之各個。互補之資料線l 1〇和/L 10沿著讀出字線RWL 方向配置，在記憶器塊Μ B a和Μ B b之間被共用。另外，配置 有分別與記憶單元行對應之行選擇閘CSG0〜CSGn。行選擇
C:\2D-CODE\92-Ol\9ll24212.ptd 第 50 頁 578148 五、發明說明（46) 閘CSGO〜CSGri之各個，在回應行選擇線CSL〇〜以。中料 應1個之活，化（Η位準）時，使位元線BL〇a〜BLna中之= 1個形成與貧料線LIO連接，和使位元線BL〇b〜肌礼中之: 應1個形成與資料線/l I 〇連接。 對 資料讀出電路161具有與圖7所示之差動放大器6〇#同梯 之構造和功能。資料讀出電路161不是依照圖7之位址作羡 RAO，/RAO，而是依照塊選擇信號BSa，BSb進行動作。1y〜 閘69 =塊選擇信號BSa *BSb iN〇R邏輯演算結果作為感: 賦能信號/SE，將其輸入到資料讀出電路161。以此方。’、 生之感測賦能信號/SE因為被輸入到圖2所示之電晶體^ 閘極，所以延擇圯憶器塊仙3和⑽匕之一方 象，當塊選擇信號BSa和BSb之任何一方活性化成為Y位出準對 時，開始供給動作電流用來實行資料讀出電路〗 放大動作。 在選擇記憶器塊MBa作為資料讀出對象之情況時，使圮 憶器塊MBa中之選擇記憶單元對資料線u 〇連接和使恃哭 塊MBb中之虛擬單元對資料線/LI0連接。相反的，在 書己憶=MBb作為資料讀出對象之情況時，使記憶器塊_ 中之^擇C憶早兀形成與資料線/LI〇連接，和使資料線 LIO形成與記憶器塊MBb内之虛擬單元連接。 、、 依照此種方式，根據分別連接有選擇記憶單元和虛擬單 元之各1個之資料線LI0和/LI〇之間之通過電流差，用來實 行實施m之變化例2之資料讀出…從選擇 元讀 出記憶資料。 C:\2D-C0DE\92-01\91124212.ptd 第51頁 578148
C:\2D-C0DE\92-01\91124212.ptd 第52頁 578148 五、發明說明（48) 連接’和使位元線BLdb形成與資料線li〇連接。 行解碼器2 5在資料讀出時，依照行位址CA使行選擇線 CSLO〜CSLn中之1個選擇性的活性化，在其一方面，與位 址選擇結果無關的’使虛擬行選擇線以1(1活性化成為Η位 準。另外一方面，列解碼器2〇a，在記憶器塊MBa包含有選 擇記憶單元之情況時，依照列位址RA使讀出字線RWL〇a〜 RWLma中之1個選擇性的活性化。列解碼器2〇t)，在記憶器 塊MBb包含有選擇記憶單元之情況時，依照列位址RA，使 讀出字線RWLOb〜RWLmb中之1個選擇性的活性化。其他部 份之構造和動作因為與圖1 8所示之實施例4之構造相同， 所以不再重複其詳細之說明。 利用此種構造，當被包含在記憶器塊MBa之選擇記憶單 元之資料讀出時’選擇記憶單元連接到資料線L丨〇，和與 έ己彳思裔塊^^8中之選擇記憶單元同一記憶單元列所屬之虛 擬單元’連接到資料線/ L I 〇。另外一方面，當被包含在記 憶為塊MBb之選擇冗憶單元之資料讀出時，選擇記憶單元 連接到資料線/ L I 0 ’和與記憶器塊μ b b中之選擇記憶單元 同一記憶單元列所屬之虛擬單元，連接到資料線[丨〇。 因此，即使在各個記憶器塊配置成虛擬單元之記憶單元 行之構造之情況時，與實施例4同樣的，在2個之記憶器塊 間’共用互補之資料線L I 0，/ L I 0和資料讀出電路1 61，可▲ 以實現電路規模縮小之資料讀出構造。 另外，在實施例4和其變化例中，與實施例1之變化例i 同樣的’亦可以利用差動放大器6 〇和連接變換電路7 〇之組
578148 五、發明說明（49) ---一~— 合’用來構成在2個記憶器塊間被共用之資料讀出電路 。在此種情況，連接變換電路7〇需要依照塊選擇信號 a’BSb ’變換資料線LI0，/LI0與圖2所示之電晶體61，62 之間之連接對應關係。 ’ 丘或是在記憶器塊MBa和MBb，與實施例3同樣的，可以使 供給到正常記憶單元和虛擬單元之源極電壓，分別的獨立 化。^此種情況，配置圖丨3所示之資料讀出電路丨6〇用來 ^^料碩出電路1 6 1。依照此種方式，使實施例3之構造 、為貫μ施例4和其變化例之組合時，分別與資料讀出電路 B0，資料線LI〇，/LI〇和正常記憶單元及虛擬單元對應之 源極電壓線，可以在2個記憶器塊間共用。 、 實施Y歹•丨！ϊ 士在立實。施-例5中說明本身具有中間電阻，而且可以配合正常 5己fe單元之間距有效配置之虛擬單元之構造。 a Γf 2 〇，在實施例5之構造中，在記憶器陣列1 〇，正 常記憶單元MC和實施例5之虛擬單元2〇〇，與圖4所示之構 造同樣的，根據折返型位元線構造，在每丨列交替配置。 亦即，虛擬單凡20 0，與圖4所示之虛擬單元⑽^同樣的， 配置成為在正常記憶單元之奇數列和偶數列，分別形成對 應之2個虛擬單元列。亦即，在與奇數列對應之虛擬單元 列，配置對應虛擬讀出字線DRWU和虛擬數位線DDL〇，在 與偶數列對應之虛擬單元列，配置對應虛擬讀出字線 DRWLe和虛擬數位線j)j)Le。 在圖20中，代表性的顯示與開頭之記憶單元列和其下一
C:\2D-C0DE\92-01\911242l2.ptd 第54頁 578148 五、發明說明（50) 個記憶單元列，及第j號之記憶單元行對應之讀出字線 RWL0，RWL1，數位線DL0，DL1，位元線BLP和對應之正常記 憶單元，及與該等之正常記憶單元對應之虛擬單元。位元 線對偶BLP j由互補之位元線BLj，/BL j構成。 在各個0己fe、早元行’互補之位元線b L和/ B L經由對應之 行選擇閘CSG ’分別連接到構成資料匯流排對偶DBp之資料 匯流排DB和/DB。例如，與第j號之記憶單元行對應之位元 線BLj和/BLj，在回應對應之行選擇線CSLj·之活性化時， 分別連接到資料匯流排DB和/DB。 資料讀出電路1 6 0與實施例3所說明之構造同樣的，選擇 記憶單元和虛擬單元之通過電流差可以用來檢測和放大其 直接反映之資料匯流排D B和/ D B之通過電流差，用來實行 從選擇記憶單元讀出之資料讀出。 虛擬單元2 0 0包含有串聯連接在指定電壓Vss和對應之位 兀線BL或/BL之間之虛擬存取元件ATRd，虛擬磁阻元件 TMRd和虛擬電阻附加部2 0 5。虛擬磁阻元件TMRd被預先磁 化使各個虛擬單元DMC之電阻成為R„in。虛擬存取元件 ATRd之閘極，在各個虛擬單元列，形成與虛擬讀出字線 DRWLo和DRWLe之一方連接。 虛擬電阻附加部20 5之電阻Rd需要設定成至少小於AR， 最好設定為AR/2。利用此種方式，虛擬單元⑽之電阻變 成為Rnnii+AR/2，成為選擇記憶單元之2種電阻Rmax和 R m i η之中間位準。 虛擬電阻附加部2 0 5且右*祕4 & , 有亚聯連接之至少為1個之電晶
C:\2D-C0DE\92-01\91124212.ptd 第55頁 578148 五、發明說明（51) 2^/Λ20中，所示之實例是以2個之場效型電曰體20“ fΛ1 ρ# 'σ 'p205 ° ^ ^ ^ ^ t a „ ,；；205 電晶體2〇6,2〇7之製造和設計 ：5: MC中之存取電晶體atr相同，和具有相同之大小。己Um 當在半導體基板上製作虛擬單元2〇〇之 ΐ ==: 和場效型電晶體2°6和m並排二 之配置=(式Λ位λ以Γ二在=Γ正常記憶單元 擬單元20。。 兀、·泉間距)’用來有效的配置各個虛 另外，場效型電晶體206和207之各個之閘極，分 f，連接到用以傳達可調整之控制電壓Vrd之控制1 電廢線DCLo和DCLe之一方。依照此種方式，利用控制電壓 Vrd之調整，可以微調虛擬電阻附加部2〇5之虛擬電阻⑸。 換言之，最好調整控制電壓Vrd成為虛擬電阻值（八1^/2)。 利用f種構造，在資料讀出電路160不需要特別構造， 用來使貧料匯流排DB和/DB之通過電流間具有偏移，可以 形成能夠配置在正常記憶單元之同一晶片内之具 阻之虛擬單元。 另外’貫施例5之虛擬單元2 〇 〇亦可以如圖2丨所示，配置 在記憶器陣列1 〇内形成虛擬單元行。 蒼照圖2 1 ’對於以構成虛擬單元行之方式配置之虛擬單 TC20 0 ’設置位元線BLd和控制電壓線DCL。該等之虛擬單 元20 0被配置成與正常記憶單元MC共用記憶單元列。亦 即’依照列選擇結果’當選擇列之讀出字線RWL被活性化 C:\2D-CODE\92-Ol\91124212.ptd 第56頁 五、發明說明（52) ' " ----- $為Η位準時，對應之虛擬單元内之虛擬存取電晶體ATRd 變成為ON。 與虛擬單元行對應的配置虛擬行選擇閘，在回應虛擬行 ^擇線CSLd之活性化時，進行資料匯流排/DB和位元線Bu 2之控制。在貢料讀出時，虛擬行選擇線csLd，與位址 ^擇結果無關的被活性化成為Η位準，資料匯流排/DB連接 =與虛擬單元連接之位元線BLd ^另外一方面，與選擇記 j單元對應之位元線（例如位元線BLj)形成與資料匯流排 =連接亦即，在資料讀出時，依照行選擇結果，使與正 事5己憶單元對應之多個位元線中之與選擇行對應之1根， 形成與資料匯流排DB連接。 因此，利用資料讀出電路1 6 〇可以檢測和放大分別與選 擇汜憶單兀和虛擬單元串聯連接之資料匯流排DB和/DB間 之通過電流差，可以實行從選擇記憶單元讀出之資料讀 出。 另外，在圖2 1之構造中，經由使分別具有相同大小之虛 擬存取電晶體ATRd，場效型電晶體2〇6和2〇7在列方向連續 的配置，可以配合在行方向之正常記憶單元之配置間距只 (亦即，瀆出子線間距）的配置虛擬單元2 〇 〇。利用此種方 式，可以防止記憶器陣列1 〇之面積增大，可以有效的配 虛擬單元2 0 0。 1施例fi 抑在實施例6中說明更另一構造例，使用具有與正常記憶 單元同樣構造和形狀之虛擬單元，用來實行資料讀出。、
578148 五、發明說明（53) ,蒼照圖2 2，在貫施例6之構造中，在記憶器陣列〗〇，正 常圮憶單元MC和虛擬單元顧c，與圖4所示之構造同樣的， 根據折返型位元線構造，在每一行交替的配置。如已說明 之方式，因為虛擬單元具有與正常記憶單元亂同樣之構造 和形狀，所以可以在記懞器陣列1〇内與正常記憶單元訧連 續的進行行列配置。各個虛擬單元DMC中之虛擬磁阻元件 TMRd在使電阻成為Rmin之方向被預先磁化。 對於被设置成與正常記憶單元列對應之讀出字線RWL， 數位線DL，被設置成與虛擬單元列對應之虛擬讀出字線 DRWLe，RWLo，虛擬數位線])j)Le，DDLo，和被正常記憶單元 與虛擬單元共用之被設置成與記憶單元行對應之互補位元 線B L，/ B L，因為與圖4同樣的被配置，所以不再重複其詳 細之說明。 另外’分別與正常記憶單元列對應的配置有源極電壓線 SLO, SL1，· · ·用來將存取電晶體atr之源極設定在指定電壓 Vss。與此相對的’對於虛擬單元DMc，分別經由被配置成 分別與2個虛擬單元列對應之虛擬源極電壓線DSLe，DSL〇， 將指定電壓Vss供給到虛擬存取電晶體^!^之源極。 在記憶器陣列1 0之外部，虛擬電阻附加部2 0 5連接在虛 擬源極電壓線DSLe，DSLo之各個與指定電壓Vss之間。利用 此種構造，對於對應之虛擬讀出字線DRWLe，DRWLo被活性 化之虛擬單元列所屬之虛擬單元DMC之各個，可以串聯的 附加虛擬電阻附加部2 05之電阻Rd。亦即，在同一虛擬單 元列所屬之虛擬單元DMC間，可以共用虛擬電阻附加部
C:\2D-C0DE\92-01\91124212.ptd 第58頁 578148
五、發明說明（54) 2 05。
利用此種構造，虚者# y A 兴芳施例1同樣的，使用在同一記憶器 陣列内連繽製作之Μτ 了 # # 00 - σ u 5己k早兀之一部份，可以構成虛擬 單70 /、即，不需要用以製作虚擬單元之特別之設計或製 造步驟，所^不會造成由於構造之複雜化產生晶片面積之 增大和ΐ 陣列之加工餘裕之降低等之問題，可以將正 常記憶單元和虛擬單元設在同一記憶器陣列内，可以確保 資料讀出餘裕。 另外，與實施例3同樣的，不需要在資料讀出電路160設 置特別之構造用來使資料匯流排DB，/DB之通過電流具有偏 移，亦即，可以利用更簡易之資料讀出電路系實行資料讀 f施例6之變化 參照圖23，在實施例6之變化例1中，當與㈣所示之t 施例：之2比較時，#不同部份是除了虛擬電阻附加部 205外’ $设有虛擬電阻附加部2 08。虛擬附加部2〇5和 2 08，在記器陣列丨〇之外部，被配置在資料匯流排 DB，/DB與資料讀出電路16〇之間。虛擬電阻附加部2〇5串聯 連接在一方之感測輸入節點Nsi，虛擬電阻附加部2〇8串 連接在另外一方之感測輸入節點/ N s i。 記憶器陣列1 〇之構造因為與圖22相同，所以不再重複其 詳細之說明。亦gp，在記憶器陣列1〇，因為根據折返型ς 元線構造配置正常記憶單元和虛擬單元DMC，所以資料匯 流排DB和/DB與選擇記憶單元和虛擬記憶單元之間之連接
C:\2D-C0DE\92-01\91124212.ptd
578148 五、發明說明（55) --- 對應關係，依照位址選擇結果，亦即依照是選擇奇數列和 偶數列之那一方進行變換。 與此相對的，在實施例6之變化例丨之構造中，更設有連 接變換電路210，依照位址選擇結果用來變換資料匯流排 DB，/DB與虛擬電阻附加部2〇5, 2〇8之間之連接對應關係。 連接變換電路2!0具有：電晶體開關211和212，分別電結 合在育料匯流排/DB與虛擬電阻附加部2〇5和2〇8之間；和 電晶體開關21 3和214，分別電結合在資料匯流排肫與虛擬 電阻附加部205和208之間。在電晶體開關212和213之各個 閘極輸入有位址信號RA0當選擇奇數列時被設定在H位準， 在電晶體開關21 1和214之各個閘極輸入有位址信號/RA〇當 選擇偶數列時被設定在Η位準。 其結果是當選擇奇數列時，與選擇記憶單士人 料匯流排DB形成與虛擬電阻附加部2〇5串、連接外，' 與虛擬單元電結合之資料匯流排/ D Β形成與虛擬電阻附加 =2_08串聯連接。與此相對的，在選擇偶數列時，與虛擬 單元電結合之資料匯流排DB形成與虛擬電阻附加部2 〇 8串 聯連接，另外，與選擇記憶單元電結合之資料匯流排⑽形 成與虛擬電阻附加部2 〇 5串聯連接。 亦即’利用連接變換電路210，與位址選擇結果無關 的，虛擬電阻附加部2 〇 5形成與選擇記憶單元串聯連接， 虛擬電阻附加部2 〇 8形成與虛擬單元串聯連接。 虛擬電阻附加部20 5, 208之電阻被設定成為使虛擬單元 之電阻和虛擬電阻附加部208之和所示之電阻，成為選擇
C:\2D-C0DE\92-01\91124212.ptd 578148 五、發明說明（56)
記憶單元之2種電阻（Rmax，Rmin)與虛擬電阻附 和所示之2個電阻之中間位準。例如，當虛擬、时力〇部20 5之 被設定在Rmin時，假如虛擬電阻附加部2〇5之二===阻 R/2，虛擬電阻附加部208之電阻為時，目丨丨 雨A 式之方式滿足上述之條件。 則以下列之（3)
Rmin+ AR/2<Rmin+ AR<Rmax+ AR/2 . ......(3) 在圖23中顯示以此方式設計之虛擬電阻附加部5和 之構造例。虛擬電阻附加部205具有並聯連接之 晶體206, 20 7，虛擬電阻附加部2〇8由虛擬電阻附加^^⑽ 之一半個數，亦即由1個之場效型電晶體構成。在電晶體 206〜208之各個閘極，被輸入有共同之控制電壓“a。利 用此種方式，虚擬電阻附加部2〇5之電阻被設定成為虛擬 電阻附加部205之電阻之1/2。亦即，假如調整控制電壓 Vrd使虛擬電阻附加部2〇8之電阻成為△1?時，可以將虛擬 電阻附加部20 5之電阻設定成為AR/2。 利用此種構造，可以在資料讀出電路丨6 〇之感測輸入節 "、占N s i # / N s i之間，產生具有極性與選擇記憶單元之記憶 資料對應之通過電流差。因此，利用該通過電流差之檢測 和放大，可以實行從選擇記憶單元讀出之資料讀出。 、在依照此種方式之貫施例6之變化例1之構造中，因為可 以使用在同-€憶器陣列i Q内連續製造之記憶單元之 邛伤用來構成虛擬單元，所以可以獲得與實施例6同 樣之效果。 另外，如圖24所示，I記憶器陣列10内可以配置虛擬單
578148 五、發明說明（57) ----- tlDMC ’與。圖^21—同樣的，作為與虛擬位元線_具有對 係之虛擬早元行。 在此種情況，如圖21所說明之方式，資料匯流排DB和 /DB與選擇記憶單元和虛擬單元之間之連接對應關係，與 位址選擇結果無關的成為固定。亦即，在資料讀出時、，資 料匯流排DB和/DB分別與選擇記憶單元和虛擬單元DMc電結 合’不疋配置如圖23所示之連接變換電路21〇，而是可以 在資料匯流排DB和/db與感測輸入節點Nsi和/Nsi之間分 配置虛擬電阻附加部2 〇 5和2 〇 8。 實施例6之變化例g 在圖24所示之構造中，因為資料匯流排卯和/1)8之負載 谷ϊ不平衡，所以在實施例6之變化例2中，所示之構造 來消除此問題。 參照圖2 5，在貫施例6之變化例2之構造中，當與圖2 4所 不之構造比較時，其不同部份是將記憶器陣列丨〇分割成為 2個區域10a和10b。例如，區域10a和1〇b之間之選擇依照 位址信號RAn實行。例如，當位址信號RAn為H位準時，選 擇記憶單元被包含在區域10a，當位址信號RAn = L位準時， 選擇記憶單元被包含在區域1 〇 b。 在區域1 0 a，各個位元線經由行選擇閘形成與資料匯流 排/DB連接。另外一方面，在區域丨〇b，各個位元線經由^于 選擇閘形成與資料匯流排DB連接。在圖25中，於區域1〇a 和1 Ob之各個，代表性的顯示與第]•號之記憶單元行對應之 位元線BLA j和BLB j。 μ
578148 五、發明說明（58) 由虛擬單元DMC形成之虛擬單元行被設在區域10a和10b 之各個。被設置成與區域1 〇 a内之虛擬單元行對應之虛擬 位元線BLAd，經由虛擬行選擇閘CSGAd，形成與資料匯流 排DB連接，與區域1 〇b内之虛擬單元列對應之虛擬位元線 BLBdb，經由虛擬行選擇閘cSGBd，形成與資料匯流排/DB 連接。另外，資料匯流排DB和/DB在與區域10a和10b之中 間點相當之區域2 2 0，變換其配置關係。利用此種構造可 以使資料匯流排DB和/DB之間之負載容量平衡。 在資料匯流排DB和/DB與資料讀出電路1 6 〇之間，與圖2 3 所說明者同樣的，配置連接變換電路2 1 〇和虛擬電阻附加 部 2 0 5，2 0 8。 連接變換電路2 10依照位址信號rAn和/RAn進行動作，使 資料匯流排DB和/DB中之與選擇記憶單元電結合之一方， 形成與虛擬電阻附加部2 0 5連接，和使與虛擬單元電結合 之一方，形成與虛擬電阻附加部2 〇 8連接。 因此，在實施例6之變化例2之構造中，除了可以使資料 匯流排DB和/DB之負載容量均衡外，可以實行盥實施例6之 變化例1同樣之效果。利用此種方式可以使資料讀出高速 化0 實施例6之變化例3 參照圖26，在實施例6之變化例3之構造中，盥實施例6 之變化例1和2同樣的，其相同部份是使虛擬電阻附加部 208 (電阻AR)對虛擬單元DMC串聯連接， ^ c / , A . 甲迷接，和使虛擬電阻附 加部205 (電阻△R/s)對選擇記憶單元串聯連接’但是其不
578148 五、發明說明（59) ' 同部份是該等之虛擬電阻附加部2 〇 5和2 0 8不是被配置在資 料讀出電路160和#料匯流排DB，/DB間，而是被配置成分' 別對應到與圖22同樣設置之源極電壓線SLO, SL1，· ·.和虛 擬源極電壓線DSLo, DSLe。 實質上，在正常記憶單元於源極電壓線SLO, SL1，· ·.之 各個和指定電壓V s s之間，設有虛擬電阻附加部2 0 5 (電阻 △R/2)，在虛擬源極電壓線DSL〇 *DSLe之各個與指定電壓 Vss之間，設有虛擬電阻附加部2〇8。 在此種構造中，可以實行與實施例6之變化例1和變化例 2同樣之資料讀出。另外，利用此種構造，對於使用有折 返型位元線構造之記憶器陣列丨〇，不需要該置圖2 5等所示 之連接變換電路2 1 0亦可以實行資料讀出。亦即可以使資 料讀出系之電路構造簡化。 實施例6之蠻化例4 參照圖2 7，在實施例6之變化例4之構造中，當與圖2 3所 示之構造比較時，其不同部份是只有虛擬電阻附加部2〇8 對感測輸入節點N s i並聯連接。如已說明之方式，感測輸 入節點Ns 1，利用連接變換電路2 1 〇，與位址選擇結果（奇 數列/偶數列之選擇）無關的，形成與選擇記憶單元（電阻 Rmax或Rmin)電結合，另外一方面，感測輸入節點”以形 成與虛擬單元（電阻Rm in)串聯連接。 因此’虛擬電阻附加部2〇8之電阻Rdd被設定成使虛擬單 元之電阻成為選擇記憶單元之2種電阻Rmax，Rm丨^與電阻 Rdd之並聯連接之合成電阻，亦即，（Rmin//Rdd) *(Rmax
578148 五、發明說明（60) //Rdd)之中間位準。例如，使虛擬單元之電阻成為Rmin。 可以依照控制電壓Vrd調整虛擬電阻附加部208之電阻 Rdd 〇 利用此種構造，所實行之資料讀出可以具有與實施例6 之變化例1同樣之效果。 在此種實施例6和其變化例1〜4 (圖2 0〜圖2 7 )中，所說 明之情況是將虛擬單元中之虛擬磁阻元件TMRd之電阻預先 設定在Rm i η。亦即，在MRAM裝置之製造步驟時，於實行記 憶器陣列1 0之製作後，在圖3 1所示之固定磁化層f l之磁化 步驟之完成時，使固定磁化層F L和自由磁化層v L之磁化方 向排齊’用來使虛擬單元之電阻成為Rm i n。因此，要將虛 擬單元DMC中之電阻設定為Rraax時，需要新的虛擬磁阻元 件丁MRd之磁化步驟。換言之，經由使虛擬磁阻元件了^“之 電阻成為Rmin，可以不需要虛擬單元用之新的磁化步驟。 但疋’在將虛擬單元D M C之電阻預先設定為r m a x之情況 時，亦可以使用圖23至圖27所示之實施例4之變化例1〜4 所示之構造。在此種情況，在實施例6之變化例1〜3之構 造（圖2 3〜圖2 6 )中，亦可以變換虛擬電阻附加部2 〇 5和2 0 8 之配置’在依照貫施例6之變化例4之構造（圖2 7 )中，假如 構建成使虛擬電阻附加部2 0 8對經常與虛擬單元連接之感 測輸入節點/ N s i形成並聯連接，則可以實行同樣之資料讀 出。 實施例7 在實施例7中’所說明之構造是不新設實施例6和其變化
C:\2D-C0DE\92-01\91124212 .ptd 第65頁 578148
五、發明說明（61) 例所示之虛擬電阻附加部， 選擇記憶單元和虛擬單元間 資料讀出。 構建成根據以同樣方式製作之 之通過電流差，可以用來實行 爹照圖2 8 ’在貫施例7夕播、皮士 占』之構造中，對於實施例6和1變化 例所示之虛擬早元和選擇圮愔i 、又化 〜坏。匕C蒽早兀之至少一方，夫 串聯或並聯連接之虛擬電阻附力部 · — 电丨且附加部。亦即，在記憶器陣列 1 0，正常記憶單元M C和虛糨罝士 r π 干 々k擬早兀DMC，與圖4所示之構
樣的，連續配置成共用記憶單元行。 # & U 另夕卜，位元線BL和/BL之設詈方& sβ甘、s、证而▲ 〜《又1万向疋利用其通過電流沿
著隨道磁阻元件TMR和虛擬磁阻元件““之磁化容易轴之 磁場之產生方向。另外一方面，數位線儿和虛擬數位線 DDLe，DDLo之設置方向是利用其通過流沿著隧道磁阻元件 TMR和虛擬磁阻元件TMRd之磁化困難軸之磁場之產生方 向。一般是位元線BL，/BL被配置成沿著隧道磁阻元件TMR 和虛擬磁阻元件T M R d之磁化困難軸，數位線J) l和虛擬數位 線DDLe，DDLo被配置成沿著隧道磁阻元件tmR和虛擬磁阻元 件TMRd之磁化容易轴。
如已說明之方式，對於被選擇作為資料寫入對象之正常 記憶單元，使資料寫入電流在對應之位元線BL和數位線DL 之雙方流動。利用此種方式，依照在位元線BL流動之資料 寫入電流之方向，使選擇記憶單元之隧道磁阻TMR沿著磁 化容易軸進行磁化，用來實行資料寫入。 虛擬單元DMC之電阻，亦即虛擬磁阻元件TMRd之磁化方 向需要維持一定。因此，不一定要配置虛擬數位線DDLe和
C:\2D-CODE\92-Ol\91124212.ptd 第66頁 578148 五、發明說明（62) DDLo用來實行資料寫入選擇。但是，在實施例7之構造 中’在貧料讀出時使偏移電流I b在虛擬數位線D D L e或D D L 〇 流動，用來對虛擬磁阻元件TMRd施加沿著磁化困難軸方向 之偏移磁場。 下面將使用圖2 9 A和2 9B用來說明在虛擬數位線流動之電 流與虛擬磁阻元件之電阻之關係。 圖2 9 A表不在虛擬數位線D D L e ( D D L 〇)沒有電流流動之情 況時，亦即I (DL) = 0之情況時之虛擬磁阻元件TMRd之磁化 方向。亦即，當虛擬磁阻元件TMRd之電阻為Rmin時，沿著 磁化容易軸方向（EA)之自由磁化層之磁化方向235，形成 與固定磁化層之磁化方向2 3 0相同。 從此種狀態，如圖29B所示，當在虛擬數位線DDLe (DDLo)有偏移電流lb流動時，亦即當I(DL) = Ib時，自由磁 化層之磁化方向2 3 5利用偏移電流I b所產生之磁化困難軸 方向之偏移磁場進行旋轉。 利用此種方式，因為固定磁化層之磁化方向230和自由 磁化層之磁化方向235不一致，所以虛擬磁阻元件TMRd之 電阻變化成為R m i η和R m a X之中間位準。可以利用偏移電流 1 b之電流量用來進行微調。 另外，如圖2 9 A、2 9 B中之虛線所示，在虛擬磁阻元件 TMRd，固定磁化層和自由磁化層之各個之磁化方向230和 2 3 5被設定成為反平行方向，其電阻被預先設定為^“之 情況時亦同樣的，利用偏移電流I b所產生之偏移磁場之影 響，可以將虛擬磁阻元件TMRd之電阻設定在電阻Rmin和
第67頁 578148
第68頁 578148 五、發明說明（64) 20 25 30 > 35 55 ^ 56 60 70 161 Rmax、Rm i η ATR TMR MC DMC TMRd ATRd LIO 、 LlOr BL ^ /BL BLd CSL CSLd Ns 、 /Ns Void " Vofr I r e f CSLj RWLi 90 、91 列解碼器 行解碼器 讀出/寫入控制電路 電壓產生電路 差動放大器 連接變換電路 資料讀出電路 電阻 存取電晶體 隧道磁阻元件 正常記憶單元 虛擬早元 虛擬磁阻元件 虛擬存取元件 資料線 位元線 虛擬位元線 行選擇線 虛擬行選擇線 感測節點 偏移控制電壓 基準電流 行選擇線 讀出字線
C:\2D-CODE\92-Ol\91124212.ptd 第69頁 578148 五、發明說明（65) DRWLe 、 DRWLo DDLo 、DDLe DLe n DLo RAO 、 /RAO 虛擬頃出子線 虛擬數位線 數位線 位址信號
第70頁 C:\2D-C0DE\92-01\91124212.ptd 578148 圖式簡單說明 ---- 圖1是概略方塊圖，用來表示本發明之實施例之MRAM裝 置之全體構造。 圖2是電路圖，用來表示對記憶器陣列實行資料讀出之 資料讀出電路系之實施例1之構造。 圖3疋動作波形圖’用來§兒明貫施例1之資料讀出電路系 之資料讀出動作。 、 圖4是電路圖，用來表示實施例1之變化例1之資料讀出 電路系之構造。 圖5是電路圖，用來說明圖4所示之連接變換電路之構 造。 圖6是動作波形圖，用來說明貝^例1之變化例1之資料 讀出電路系之資料讀出動作。 圖7是電路圖，用來表示實施例1之變化例2之差動放大 器之構造。 圖8是動作波形圖，用來說明圖7所示之差動放大器之動 作。 圖9是電路圖，用來表示實施例2之資料讀出電路系之構 造0 圖1 〇是動作波形圖，用來說明實施例2之資料讀出電路 系之資料讀出動作。 圖11是電路圖 電路系之構造。 圖1 2是電路圖 電路系之構造。 用來表示實施例2之變化例1之資料讀出 用來表示實施例2之變化例2之資料讀出
C:\2D-C0DE\92-01\911242l2.ptd 第71頁 578148 圖式簡單說明 圖1 3是電路圖，用來表示實施例3之資料讀出電路系之 構造。 圖1 4是電路圖，用來表示實施例3之變化例1之資料讀出 電路系之構造。 圖1 5是電路圖，用來表示實施例3之變化例2之資料讀出 電路系之構造。 圖1 6是電路圖，用來表示實施例3之變化例3之資料讀出 電路系之構造。 圖1 7是概念圖，用來表示產生圖1 6所示之源極電壓線之 基準電壓之構造。 圖1 8是電路圖，用來表示實施例4之資料讀出電路系之 構造。 圖1 9是電路圖，用來表示實施例4之變化例之資料讀出 電路系之構造。 圖2 0是電路圖，用來說明實施例5之虛擬單元之構造和 第1配置例。 圖2 1是電路圖，用來說明實施例5之虛擬單元之構造和 第2配置例。 圖22是電路圖，用來表示實施例6之資料讀出電路系之 構造。 圖2 3是電路圖，用來表示實施例6之變化例1之資料讀出 電路系之第1構造例。 圖24是電路圖，用來表示實施例6之變化例1之資料讀出 電路系之第2構造例。
C:\2D-CODE\92-Ol\91124212.ptd 第72頁 578148 圖式簡單說明 圖2 5是電路圖，用來表示實施例6之變化例2之資料讀出 電路系之構造。 圖2 6是電路圖，用來表示實施例6之變化例3之資料讀出 電路系之構造。 圖2 7是電路圖，用來表示實施例6之變化例4之資料讀出 電路系之構造。 圖2 8是電路圖，用來表示實施例7之資料讀出電路系之 構造。 圖2 9 A、2 9B是概念圖，用來說明在虛擬數位線流動之電 流和虛擬磁阻元件之電阻之關係。 圖30是概略圖，用來表示MTJ記憶單元之構造。 圖3 1是概念圖，用來說明對MTJ記憶單元之資料寫入動 作。 圖3 2是概念圖，用來說明資料寫入時之資料寫入電流和 隧道磁阻元件之磁化方向之關係。 圖33是概念圖，用來說明從MTJ記憶單元讀出之資料讀 出動作。
C:\2D-C0DE\92-01\91124212.ptd 第73頁

Claims (1)

  1. 578148
    1· 一種薄膜磁性體記憶裝置，其特徵是具備有. 多個記憶單元’各個被構建成用來表示與磁化方向對應 之電阻。，。在與記憶資料對應之方向被磁化； 虛，，元，具有與上述之各個記憶單元同樣之構造和形 ，m述記憶資料之指定位準對應之方向被預先磁 化； 第1和第2資料線，在資料讀出肖，分別經由上述 憶単元中之選擇記憶單元，和上述虛擬單 二己 成與固定電壓電結合； 々形 差動放大部，根據上述選擇記憶單元和上述虛擬 電阻之比較，用來讀出上述之記憶資料， 几之 上述之差動放大部包含有： 電流供給電路，具有第1和第2電晶 作電壓與第1和第2感測節點之間，各 之第1和第2感測節點之一方連接，和 動 述 體，分別電結合在 個之閘極形成與上 電流ί大電路丄具有第3和第4電晶體，分別電結合在楚 1和第2貝料線與第1和第2感測節點之間； 弟 第1偏移調整電路，用來對上述之第3和第4電晶體 極为別加加第1和第2偏移控制電壓； 上述之差動放大部依照需要使上述第丨和第2資料 個之通過電流間具有第丨偏移，用來將上述之第丨和第之欠各 料線中之與上述虛擬單元電結合之另外一方之資料線貝 過電流，设定成為與上述選擇記憶單元電結合之另外一= 資料線之上述記憶資料位準之對應2種通過電流之中間位
    C:\2D-00DE\92-01\911242I2.ptd 第74頁 578148 六、申請專利範圍 準。 2 ·如申請專利範圍第1頊夕笮时2 t .^ ^ 1 ^ . 員之溥膜磁性體記憶裝置，其中 上述之第1偏和之產生是經由利 路分別將上述之第1和第2傯銘挾& ^ 示1垧秒Β周埜I 準。 弟ζ偏移控制電壓設定成為不同位 3. 如"青專利範圍第！項之薄膜磁性體記憶裝置，其中 上述之弟1偏移調整雷政脾μ、+、 壓設定在共同之位準之第1和第2偏㈣制電 、上述之第1偏移之產生是經由使上述之第i和第2電晶體 为別具有不同之電流驅動能力。 4. 如申請專利範圍第丨項之薄膜磁性體記憶裝置，苴中 更具備有： 〃 第1和第2上位資料線；和 β上位差動放大部，依照上述之第丨和第2感測節點間之 壓差，用來在第1和第2上位感測節點間產生電壓差， 上述之上位差動放大部包含有·· 第5和第6電晶體，分別電結合在第〗電壓與第丨和第2上 位感測節點之間，各個之閘極形成與上述之第丨 感測節點之一方連接； 不弟z上位 第7電晶體，電結合在上述之第丨上位資料線和第？電壓 之間’具有閘極形成與上述之第1感測節點連接· 第8電晶體，電結合在上述之第2上述資料線和上述之 2電壓之間，具有閘極形成與第2感測節點連接； 以 第9電晶體，形成與上述之第丨上位資料線串聯的電妗 C:\2D-00DE\92-01\91I24212.ptd 第75頁 578148
    第1 0電曰；a# / • 形成與上述之第2上位資料線串聯的電結 在上述第1和第U ::上L之第1偏移調整電路被設計成 第j偏差· 貝枓線之各個之通過電流間未具有上述之 上^之薄膜磁性體記憶裝置更具備有第2偏移調整電 路，用來制· μ、+、 丁上塊之第9和第1 〇電晶體之閘極分別施加第3和 第4偏移控制電壓； 上述之上位差動放大部使上述之第1和第2上位資料線之 各通過電流間具有第2偏移，用來將上述第1和第2上 位貝料線中之與上述虛擬單元電結合之一方之感測節點對 應之一 ^之上位資料線之通過電流，設定成為在與上述選 擇記憶=元電結合之另外一方之感測節點對應之另外一方 之上位料線’成為與上述記憶資料分別對應之2種通過 電流之中間位準。 5 ·如申請專利範圍第1項之薄膜磁性體記憶裝置，其中 ^在上述之資料讀出時，依照位址選擇結果，變換上述之 第1和第2資料線與上述之選擇記憶單元和上述之虛擬單元 之間之連接對應關係；和 上述之薄膜磁性體記憶裝置， 更具備有連接變換電路，連接在上述之第1和第2資料線 與上述之差動放大部之間，依照上述之位址選擇結果，用 來變換上述之第1和第2資料線與上述之第3和第4電晶體之
    C:\2D-00DE\92-01\91124212.ptd
    578148 六、申請專利範 圍 曰6之連接對應關係。 夕—種薄膜磁性體記憶裝置，其特徵是具備有： 多個記憶單元，各個被構建成用來表示與磁化方向對 之電1¾ ，+ > 退 在與記憶資料對應之方向被磁化； ，虛擬單元，具有與上述之各個記憶單元同樣之構造和 狀在與上述記憶資料之指定位準對應之方向被預先磁 化； 應 形 第1電壓配線，被設置成與上述之多個記憶單元對應， 用，傳達第1指定電壓； 第2電壓配線，被設置成與上述之虛擬單元對應，用來 傳達與上述之第1指定電壓不同之第2指定電壓； ，1和第2資料線，在資料讀出時，分別經由上述多個記 憶單元★中之選擇記憶單元和上述之虛擬單元，形成分別與 上述之第1和第2電壓配線電結合；和 資料讀出部，用來進行與上述之第丨和第2資料線之通過 電流差對應之資料讀出； 、上述之第1和第2指定電壓之決定是使上述之虛擬單元之 通過電流，被設定在分別與上述選擇記憶單元中之上述記 憶資料之位準對應之2種通過電流之中間位準。 7·如申請專利範圍第6項之薄膜磁性體記憶裳置，其中 ^述之各個記憶單疋依照上述之記憶資料被磁化成為具 有第1和第2電阻之一方；
    上述之虛擬單元被預先磁化成為具有上述第丨和第2電阻 中之較小之一方；和
    六、申請專利範圍 上述之第1和第2指定電壓之決定是在上 時二使上述之虛擬單元之兩端施加電麼低;T二料讀出 憶單元之兩端施加電屡。 -;述之選擇記 8如申請專利範圍第6項之薄膜磁性 在上述之資料讀出時，在上述之第2資二裝置，其中 電磨配線之間，並聯連接有多個之上述虛：線和上述之第2 I:種薄？磁性體記憶裝置，其特徵是包：；·。 夕4 。己It早兀，包含有：磁阻元件，所接 與記憶資料之位準對應之方向被^之構造是在 第1和第2電阻之任何一太 ^ . 依π磁化方向具有 分杜电胪#社 7 方’和存取電晶體，與上述之磁1¾ 虛擬單元，在上性的進行⑽； 元中之被選為存取對象之^ = 在與上述多個記憶單 流之比較； 不之抓己憶單元之間，進行通過電 第1和第2資料線，在資料 記憶單元和上述之虛擬單_ \ /寺，分別經由上述之選擇 資料讀出部，用來進行盥形成與固定電壓電結合；和 流差對應之資料讀出；^ 述第1和第2資料線之通過電 上述之虛擬單元包含有. 虛擬磁阻元件，具有與上 和形狀，被預先磁化成/為I ^之各個記憶單元同樣之構造 一方， ”、、/、有上述第1和第2電阻中之較小 虛擬存取電晶體，其設計I 成與上述之虛擬磁阻元件串/、上述之存取電晶體相同，形 578148 六、申請專利範圍 的進行ON，和 虛擬電阻附加部，形成與上述之虛擬磁阻元件串聯連 接，具有小於上述第1和第2電阻差之電阻， 上述之虛擬電阻附加部具有與上述之存取元件同樣設計 之至少為1個之電晶體’對上述之電晶體之各個閘極輸入 有可調整之控制電壓。 1 0. —種薄膜磁性體記憶裝置，其特徵是 具備有記憶器陣列，配置有多個記憶單元，和虛擬單 元，在上述之資料讀出時，在與上述多個記憶單元中之被 選作存取對象之選擇記憶單元之間，用來進行通過電流之 比較； 上述之各個記憶單元包含有： 磁阻元件，所具有之構造是在與記憶資料之位準對應之 方向被磁化，具有與磁化方向對應之第1和第2電阻之任何 一個；和 存取電晶體，形成與上述之磁阻元件串聯連接，在資料 讀出時選擇性的進行ON ; 上述之虛擬單元包含有： 虛擬磁阻元件，具有與上述之磁阻元件同樣之構造和形 狀，預先被磁化成固定式的具有上述第1和第2電阻中之較 小一方；和 虛擬存取電晶體，形成與上述之虛擬磁阻元件串聯連 接，在資料讀出時選擇性的進行ON，與上述之存取電晶體 同樣的設計；
    C:\2D-C0DE\92-01\91124212.ptd 第79頁 578148 六 申請專利範圍 上述之薄膜磁性體記憶裝置更具備有： 第1電壓配線，被設置成與上述之多個記憶 用來傳達固定電壓； 第2電麼配線，被設置成與上述之虛擬單元對應 傳達上述之固定電壓； 用末 ^第1和第2資料線’纟資料讀出冑’分別經由上 屺憶單元和上述之虛擬單元，分別與上 配線電結合； 心弟丨和弟2電壓 資料讀出部，用來進行與上述第丨和第2 流差對應之資料讀出丨和 科線之通過電 虛擬電阻附加部，在上述之記憶器陣列之外 之第2電壓配線串聯連接，具有比上述第’對上述 小之電阻。 1示^尾阻差 11 如申请專利範圍第10項之薄膜磁性體記憶裝置，I 中上述之虛擬電阻附加部具有場效型電晶體，電妗人/、 述之第2電壓配線和上述之固定電壓之間，以Α閘° "上 可調整之控制電壓。 、〶極接笑 1 2 · —種薄膜磁性體記憶裝置，其特徵是： 具備有記憶器陣列，配置有多個記憶單元，和虛擬 元，在上述之資料讀出時，在與上述多個記憶單元中2、 選作存取對象之選擇記憶單元之間，用來進行通被 比較； 、電^之 上述之各個記憶單元包含有： 磁阻元件，所具有之構造是在與記憶資料之位準對應之
    C:\2D-CODE\92-Ol\91124212.ptd 578148 六、申請專利範圍 化，具有與磁化方向對應之第i和第2電阻之任何 ^電晶體’形成與上述之磁阻元件 頃出時選擇性的進行ON ; 史妖在貝料 上述之虛擬單元包含有： 虛擬磁阻元件，具有與上述之磁阻元 狀，預先被磁化成固定式的具有上述⑼和门 何一方；和 t弟2電阻中之任 虛=取電晶體’形成與上述之虛擬磁阻 接’在資料讀出時選擇性的進行〇Ν， 甲聯連 同樣的設計； 上述之存取電晶體 上述之薄膜磁性體記憶裝置更具備有·· 第1和第2資料線，在資料讀出時，分 記憶單元和上述之虛擬單元之各：方上述之選擇 結合； 分万形成與固定電壓電 資料讀出部，用來進行與上述第！和第 流差對應之資料讀出； 貝枓線之通過電 =1電阻附加部，在上述之記憶器陣列外部 和第2資料線中之與上述選擇記憶單元結人 ί上述第1 線，串聯連接第3電阻；和 σ 〇 一方之資料 =2電阻附加部，在上述之記憶器陣列外部 和第2資料線中之與上述虛擬單元結合 子上述第1 線，串聯連接第4電阻； 一方之資料 上述之第3和第4電阻之決定是使上述虛 一 4展擬早兀之電阻和
    wmmu
    C:\2D-CODE\92-Ol\91124212.ptd 第81頁 578148
    578148 六、申請專利範圍 接，在資料讀出時選擇性的進行0N，盥 同樣的設計； >、上述之存取電晶體 上述之薄膜磁性體記憶裝置更具備有· 第1和第2資料線，在資料讀出時， 記憶單元和上述之虛擬單元之各一方，！上述之選擇 結合； 形成與固定電壓電 資料讀出部，用來進行與上述第丨和第2 流差對應之資料讀出；和 、^線之通過電 電阻附加部’在上述之記憶器陣列 之第1和第2資料線之一方之資料線，i 。，用來對上述 上述第3電阻之決定是使上述虛擬單接弟d電阻， 連接之上㉛第Μ口第3 t阻之合成電^^之電阻成為並聯 第2和第3電阻之合成電阻之中間位準。並聯連接之上述 1 5 · —種薄膜磁性體記憶裝置，其特徵是· 具備有記憶器陣列，配置有多個記憶單&元， 元，在上述之資料讀出時，在與上 ^虛擬早 選作存取對象之選擇記憶單元之間"己憶單70中之被 比較； < 間，用來進行通過電流之 上述之各個記憶單元包含有多個記憶單元， 磁阻元件，具有依照磁化方向變 /、 · 愔次赳夕仞m，大、儿〇 2儿〜文化電阻之構造，依照記 f思貝枓之位旱，在沿者磁化容易卓 a + , 何一方被磁化；和 易轴之正方向和負方向之任 存取電晶體’形成與上述之磁卩 讀出時選擇性的進行0N; 句且兀件串聯連接，在資料
    C:\2D-OODE\92-Ol\91124212.ptd 第83頁 578148
    上述之虛擬單元包含有. 虛擬磁阻元件，具有盥一 狀，Λ卜、+、> X 士 2與述阻兀件同樣之構造和形 狀’在上述之正方向和卜 化；和 门矛上述之負方向之任何一方被預先磁 與上述之虛擬磁阻元件串聯連 的進行ON ’與上述之存取電晶體 虛擬存取電晶體，形成 接，在資料讀出時選擇性 同樣的設計和製作； 上述之薄膜磁性體記憶裝置具備有： 單 流
    第1和第2資料線，在資料讀出時分別經由上述 =和上述虛擬單元之各一方，形成與固定電壓雷妹 資料讀出部，用來進行與上述第丨和第2資料線:二 差對應之資料讀出；和 24過1 偏移磁場施加部，在上述之資料讀出時，用來對上 虛擬磁阻元件施加沿著磁化困難軸之偏移磁場； 以之 上述之偏移磁場被設定在保持有上述虛擬磁阻元件之 述磁化容易軸之磁化方向之範圍内。 之
    C:\2D-00DE\92-01\91124212.ptd 第84頁
TW091124212A 2002-04-03 2002-10-21 Thin film magnetic memory device TW578148B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002101629A JP4049604B2 (ja) 2002-04-03 2002-04-03 薄膜磁性体記憶装置

Publications (1)

Publication Number Publication Date
TW578148B true TW578148B (en) 2004-03-01

Family

ID=28672121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091124212A TW578148B (en) 2002-04-03 2002-10-21 Thin film magnetic memory device

Country Status (6)

Country Link
US (1) US7233537B2 (zh)
JP (1) JP4049604B2 (zh)
KR (1) KR100505769B1 (zh)
CN (1) CN100476992C (zh)
DE (1) DE10255683A1 (zh)
TW (1) TW578148B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003242771A (ja) * 2002-02-15 2003-08-29 Toshiba Corp 半導体記憶装置
JP4071531B2 (ja) * 2002-04-23 2008-04-02 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US7027318B2 (en) * 2003-05-30 2006-04-11 Hewlett-Packard Development Company, L.P. Method and system for adjusting offset voltage
JP3935150B2 (ja) 2004-01-20 2007-06-20 株式会社東芝 磁気ランダムアクセスメモリ
FR2867300B1 (fr) * 2004-03-05 2006-04-28 Commissariat Energie Atomique Memoire vive magnetoresistive a haute densite de courant
US7606409B2 (en) * 2004-11-19 2009-10-20 Hitachi High-Technologies Corporation Data processing equipment, inspection assistance system, and data processing method
JP4897225B2 (ja) * 2005-02-17 2012-03-14 株式会社 日立ディスプレイズ 画像表示装置
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP4731219B2 (ja) * 2005-06-29 2011-07-20 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP2007164969A (ja) * 2005-12-15 2007-06-28 Samsung Electronics Co Ltd 選択された基準メモリセルを具備する抵抗型メモリ素子
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
WO2007077625A1 (ja) * 2006-01-05 2007-07-12 Fujitsu Limited データ読出し用増幅回路及びそれを備えた半導体記憶装置
EP1883113B1 (en) 2006-07-27 2010-03-10 STMicroelectronics S.r.l. Phase change memory device
US7911830B2 (en) * 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
JP4768770B2 (ja) 2008-03-06 2011-09-07 株式会社東芝 半導体記憶装置
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
KR101432126B1 (ko) * 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
JP5060435B2 (ja) 2008-09-04 2012-10-31 株式会社東芝 半導体記憶装置
US7755923B2 (en) * 2008-09-18 2010-07-13 Seagate Technology Llc Memory array with read reference voltage cells
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7876599B2 (en) * 2008-10-31 2011-01-25 Seagate Technology Llc Spatial correlation of reference cells in resistive memory array
US7825478B2 (en) * 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US7800941B2 (en) * 2008-11-18 2010-09-21 Seagate Technology Llc Magnetic memory with magnetic tunnel junction cell sets
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) * 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
KR101068573B1 (ko) * 2009-04-30 2011-09-30 주식회사 하이닉스반도체 반도체 메모리 장치
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
JP5091969B2 (ja) 2010-03-23 2012-12-05 株式会社東芝 半導体記憶装置
JP5802202B2 (ja) * 2010-06-09 2015-10-28 パナソニック株式会社 リファレンスセルのための主ビット線のシールド方法
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
JP2012203944A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 抵抗変化型メモリ
US8665638B2 (en) * 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
JP5811693B2 (ja) * 2011-08-25 2015-11-11 ソニー株式会社 抵抗変化型メモリデバイスおよびその駆動方法
KR101298190B1 (ko) * 2011-10-13 2013-08-20 에스케이하이닉스 주식회사 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로
US8902641B2 (en) * 2012-04-10 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Adjusting reference resistances in determining MRAM resistance states
JP5337277B1 (ja) * 2012-05-14 2013-11-06 株式会社東芝 磁気ランダムアクセスメモリ及びメモリシステム
US8891292B2 (en) * 2012-12-19 2014-11-18 Avalanche Technology, Inc. Magnetoresistive layer structure with voltage-induced switching and logic cell application
KR20150022241A (ko) * 2013-08-22 2015-03-04 에스케이하이닉스 주식회사 반도체 메모리 장치
CN107851451B (zh) * 2015-09-11 2021-11-30 东芝存储器株式会社 阻变型存储器
KR102396117B1 (ko) * 2015-10-27 2022-05-10 에스케이하이닉스 주식회사 페이지 버퍼 및 이를 포함하는 반도체 메모리 장치
JP2018156697A (ja) * 2017-03-15 2018-10-04 東芝メモリ株式会社 半導体記憶装置
JP6505902B1 (ja) 2018-03-20 2019-04-24 株式会社東芝 磁気メモリ及びメモリシステム
US10839879B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Read techniques for a magnetic tunnel junction (MTJ) memory device with a current mirror
US10896722B1 (en) * 2019-11-15 2021-01-19 Micron Technology, Inc. Integrated assemblies having sense-amplifier-circuitry distributed amongst two or more locations, and having circuitry configured to isolate local column-select-structures from a global structure
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
CN112763078B (zh) * 2020-12-23 2022-11-01 杭州海康微影传感科技有限公司 一种非制冷红外焦平面阵列探测器的信号读出电路及方法
CN116705086B (zh) * 2023-06-08 2024-04-09 厦门半导体工业技术研发有限公司 一种存储器阵列

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831920A (en) * 1997-10-14 1998-11-03 Motorola, Inc. GMR device having a sense amplifier protected by a circuit for dissipating electric charges
IT1295910B1 (it) * 1997-10-31 1999-05-28 Sgs Thomson Microelectronics Circuito di lettura per memorie non volatili
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
DE19914489C1 (de) * 1999-03-30 2000-06-08 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher
DE19914488C1 (de) * 1999-03-30 2000-05-31 Siemens Ag Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher
US6191989B1 (en) * 2000-03-07 2001-02-20 International Business Machines Corporation Current sensing amplifier
US6205073B1 (en) 2000-03-31 2001-03-20 Motorola, Inc. Current conveyor and method for readout of MTJ memories
US6317376B1 (en) * 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
JP4667594B2 (ja) * 2000-12-25 2011-04-13 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
JP2003016777A (ja) * 2001-06-28 2003-01-17 Mitsubishi Electric Corp 薄膜磁性体記憶装置

Also Published As

Publication number Publication date
CN1448944A (zh) 2003-10-15
JP2003297072A (ja) 2003-10-17
DE10255683A1 (de) 2003-10-23
KR100505769B1 (ko) 2005-08-04
KR20030079662A (ko) 2003-10-10
CN100476992C (zh) 2009-04-08
US20030189853A1 (en) 2003-10-09
US7233537B2 (en) 2007-06-19
JP4049604B2 (ja) 2008-02-20

Similar Documents

Publication Publication Date Title
TW578148B (en) Thin film magnetic memory device
TW561482B (en) Thin film magnetic memory device
JP3920565B2 (ja) 磁気ランダムアクセスメモリ
TWI233120B (en) Thin film magnetic memory device reducing a charging time of a data line in a data read operation
US6762953B2 (en) Nonvolatile memory device with sense amplifier securing reading margin
TW569215B (en) Thin film magnetic memory device
EP1126468A2 (en) MRAM device including differential sense amplifiers
JP5288103B2 (ja) 磁気ランダムアクセスメモリ及びデータ読み出し方法
JP2008084533A (ja) 薄膜磁性体記憶装置
JP4712779B2 (ja) 薄膜磁性体記憶装置
JP2008097665A (ja) センスアンプ回路
KR20220033146A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 리드 방법
JP2008112525A (ja) 半導体記憶装置
JP2012256388A (ja) 半導体装置
JP2009117034A (ja) 差動増幅回路
JP2008305527A (ja) 不揮発性記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees