TW571393B - Manufacturing method for integrated circuit - Google Patents

Description

571393 -Μ 91105657 务车^月修立_. 五、發明說明（l) 7 本發明為一種積體電路之製造方法。 雖然本發明的方法原則上可應用於任意種類的積體電 路’但在本專利說明書中均以矽技術之記憶體積體電路及 所碰到的問題來說明本發明的方法。在製造積體電路，尤 其是製造半導體記憶體積體電路時，需要製造各種不同種 類的接點。為此積體電路的製程總是希望能夠以最少的光 刻平面和最少的蝕刻步驟來製造這些不同種類的接點，以 確保能夠獲得最南的校正精度。 圖式2 a及2 b以示意圖之方式顯示矽技術中現有製造積 體電路的方法中一步接一步的步驟。 圖式2a顯示一具有一記憶單元配置（圖式中未詳細繪 出）之半導體基質（1)。代號60代表一主動區域。主動區域 (6 0 )可能是由兩個記憶單元的共同源區/排放區 (Source-/Draingebiet)所構成。gsi、GS2、GS3 等是 3 個 閘極柱（Gatestapel)。這3個閘極柱（Gatestapel)是由聚 石夕物層（10)及位於其上的閘極氧化物（Gate〇xiden)(圖式 中未繪出）、矽化物層（2 0 )、以及氮化矽層（3 〇 )所構 成。I S是一個絕緣層（例如一個二氧化矽絕緣層），其内部 有3種不同的接點類型。這3種接點類型分別是：作為兩個 閘極柱（G S 1 ’ G S 2 )之間的主動區域（6 〇 )的電接點的第一種 (臨界）接點類型C B、、作為半導體基質上兩個閘極柱（G s 2， G S 3 )之間的主動區域（圖式中未繪出）的電接點的第二種接

571393 修正 i號911㈣57 五、發明說明（2) ”占類型C D、作為第二個閘極柱（G S 3 )的閘極連接（2 〇 )的電 接點的第三種接點類型C G。 通常是先钱刻出臨界接點CB的接觸孔，接著再同時|虫 刻出兩個非臨界接點CS及CG的非臨界接觸孔。因此需用到 兩個光刻平面，這表示兩個光刻平面都必須對閘極接觸平 面做校正，因此可能產生校正誤差j S。 如圖式2 b所示，由於接下來金屬平面（Μ )要對c B做校 正（因此不能同時對C D及C G做校正），所以會產生臨界覆蓋 公差（0Τ)。在最壞的情況下，這種覆蓋公差（οτ)可能會造 成金屬化平面Μ(ΜΟ至CD/CG)之間的短路。 因為在進行蝕刻時是先蝕刻氧化矽層（丨S )，接著再蝕 刻氮化矽層（3 0 )，因此不能將c Β及C D與C G疊在一起，否則 蝕刻氮化矽層時會將閘極柱的側面絕緣（圖式中未繪出）一 併去除’這樣就會導致閘極連接及接點Μ之間的短路。 本發明的目得是要提出一種可以對位於第一個金屬化 平面之下的多個不同接點同時進行蝕刻的方法。 使用具有本發明之申請專利範圍第1項之特徵的製造方法 即可達到上述之目的。 由於可以對3種不同的接點類型同時進行蝕刻，因此 本啦明的方法的主要優點是可以少用一個臨界光刻平面。

571393 案號91105657 %年9"月修正 I / 五、發明說明（3) 在這種情況下，接下來的金屬化平面可以直接對3種接點 類型同時進行校正。和現今使用的方法相比（Μ 0對C B、C B 對GC、GC對CD進行校正），本發明的方法可以避免Μ0及CD 之間的許多校正誤差。 因為可以利用非臨界光刻平面提早將氮化矽帽蓋自C G 接點上移除，因此在蝕刻接觸孔時所有的接觸孔均軟著陸 (S 〇 f t - L a n d i n g )且可以對氧化石夕同時進行I虫刻。 由於C G接點在閘極連接上可以著陸的區域大於現有方 法的著陸區域，因此利用本發明的方法可以獲得一額外的 校正公差。使用現有方法時，C G接點若校正不良，氮化矽 側壁Spacer會因為接下來的氮化石夕帽蓋餘刻步驟而受到侵 餘。 從以上的說明可知接點校正不良可能會導致整個槽區 縮小。 本發明的最大優點是可以利用與CB蝕刻相同的蝕刻方 法同時對不同的接點進行蝕刻。 本發明之申請專利範圍第1項以外的申請專利範圍均 為對申請專利範圍第1項的方法做進一步改善或推廣的實 施方式。

571393 案號91105657 "^年7月修正 五、發明說明（4) 本發明的一種有利的實施方式係以下述步驟使第三個 閘極柱的閘極連接的上側表面露出：在第一個絕緣層上再 設置另一個掩膜，此絕緣層在第三個閘極柱上方有一第四 個開口；利用此掩膜進行蝕刻步驟，使第三個閘極柱的上 側表面露出；去除第一個掩膜，對第三個閘極柱進行選擇 性的蝕刻，直到閘極連接的上側表面露出為止。 本發明的另一種有利的實施方式係使第一個絕緣層及 第二個絕緣層被均夷，直到第一個栅閘極柱及第二個栅閘 極柱的上側表面露出為止。 本發明的另一種有利的實施方式係在掩膜之下設置第 三個絕緣層。 本發明的另一種有利的實施方式所使用的掩膜係一硬 式掩膜。 本發明的另一種有利的實施方式的蝕刻過程係以各向 異性的方式選擇性的對絕緣層進行蝕刻（保留閘極柱上露 出的材料），以同時形成第一、第二、及第三個接觸孔。

第8頁 571393 _案號 91105657 ^年 f 月>^日__ 五、發明說明（5) 蝕刻步驟結束後會在另一個獨立的蝕刻步驟中被去除。 在本發明的另一種有利的實施方式中，開口具有一錐 形端，也就是說開口向下的一端會逐漸縮小。這個錐形端 的優點是使吾人可以獲得比一般利用臨界光刻平面能夠形 成的開口還要小的開口 ，也可以說是可以對較大的開口進 行曝光，然後經由錐形端使被曝光的開口變小。這樣就可 以光刻作業在一比較穩定的範圍内被完成。 底下配合圖式對本發明的一種實施方式作一詳細的說 明。 圖式1 a - - j :本發明提出之屬於矽技術範圍的積體電 路製造方法的一種實施方式的製造步驟示意圖。 圖式2a--b :屬於矽技術範圍的一種積體電路電路製造方 法的製造步驟示意圖。 以上各圖式中相同的構件（或具有相同功能的構件）均 使用相同的代號。 圖式1 a - - j為本發明提出之屬於矽技術範圍的積體電 路製造方法的一種實施方式的製造步驟示意圖。 圖式1 a顯示一具有一記憶單元配置（圖式中未繪出）之 半導體基質（1)。代號60代表一主動區域。主動區域（60)

571393 _案號91105657 年^月》9 修正 _ 7 / 五、發明說明（6) 可能是由兩個記憶單元的共同源區/排放區 (Source-/Draingebiet)所構成。在主動區域（60)上方有2 個彼此相隔一臨界距離的相鄰閘極柱（G S 1 ，G S 2 )。除了閘 極柱（G S 1 ，G S 2 )之外，在半導體基質（1 )上還有第三個閘 極柱（G S 3 )。閘極柱（G S 3 )與閘極柱（G S 1 ，G S 2 )相隔之距離 為一非臨界距離（遠大於臨界距離）。 閘極柱（GS1 ，GS2，GS3)的高度大致相等，且具有相 同的結構，即由位於底部的聚矽物層（其下方有一圖式中 未繪出的閘極氧化物層）、位於中間的矽化物層（2 〇 )、以 及位於最上方的氮化矽層（30)構成。側壁SpacSer(4〇)也是 以氮化石夕製成。CB、CS、CG代表製造前面提及之不同的電 接點的位置。 這種製造積體電路的實施方式的第一個步驟是沿著半 導體基質及閘極柱表面沉積出一個可以阻擋硼和磷擴散的 。襯墊層（50)在後面的氧化矽層蝕刻步驟中亦 刻的作用。氮化♦及I氧化石夕均可作為襯塾層 k 13 II )的材料。 沉積出襯墊層後的下

層的:，質，沉積出一個二和: =i(;:):r=層層= 相鄰的2個閘極柱GS1及⑴之間）之間不會“冓任(何間隙

5?1393 __案號 91105657 % 年 9 B 修正_ $ '發明說明（7) 趣回火處理後的結構體構造如圖式1 b所示。 接下來的步驟疋以離心析出方式加上一層具有均夷作 用的ARC塗層（抗反射塗層），將BPSG層（70)表面上不平坦 的部分（見圖式1 b )塗平。如果這樣做的均夷效果對接下來 的光刻步驟而言還不夠，可以在BPSG層（70)經過回火處理 後力π —道化學-機械拋光（c Μ P )的處理步驟。 接下來的步驟是為掩膜Ml塗上一個光漆層，並在第三 询閘極柱G S 3上方留下一個開口 F 1。開口 F 1的大小並不重 要’而且大於第三個閘極柱GS3的尺寸也沒關係。經過曝 光和為掩膜Μ 1塗上一個光漆層後的狀態如圖式丨c所示。、 要注意的是，只要光刻作業窗（開口）的尺寸夠大，甚 至可以不需要塗上光漆層。 如圖式1 d所示，接下來的步驟是利用蝕刻使第三個閘 極柱GS3的表面及與作業窗（開口）F1大小相當之氧化矽層 (70)周圍表面露出。這個步驟是以適當的蝕刻方式（如^ 性離子姓刻）將ARC塗層（AR)及氧化矽層（70)蝕刻掉。接著 將掩膜Ml的剩餘部分及ARC塗層（AR)去除，這樣氧化石夕層 (70)就會在接下來的的蝕刻步驟中構成第三個閘極柱Gs^ 的一個掩膜。如圖式丨e所示，在這個接下來的蝕刻步驟中 (_例一如以高溫磷酸鹽進行的濕式化學蝕刻）可以選擇性的將 第二個閘極柱G S 3的表面蝕刻掉（但保留作為掩膜的氧化矽

571393 案號 91105657 ^年 9 月 修正 五、發明說明（8) 層）’使第三個閘極柱G S 3的石夕化物層（2 〇 )的上側表面露出 來。矽化物層（2 0 )應與相應的接點c G保持電接觸。蝕刻時 間必須恰到好處，以便部分側壁Spacer(4〇)能夠被保留下 來。 如圖式If所示’接下來的步驟是在圖式“的結構體上 沉積出另一個中間氧化石夕層（8 〇 )(例如一個T e 〇 s層）。 8 0 )被均夷至閘極柱 。這個岣夷步驟最好 如圖式1 g所示，均

接下來的步驟是使氧化石夕層（7 〇， G S 1及G S 2的上側表面都露出來的程度 也疋採用化學"機械抛光的作業方式。 夷後的結構表面相當平坦。 接下來的步驟是在圖式1§的結構體上再沉積出 中間氧化石夕層（90)(例如一個7£〇8層）。這個中間 (9 0 )係作為半導體基質對金屬化層M2之間的襯墊，以: 電容搞合保持在很小的程度。 上述步驟完成後整個構造體的狀態如圖式丨h所示，i 中F2a、F2b、F2c均為硬式掩膜M2上的開口。 不 八

571393 _案號91105657 年f月〉^日 修正_ — ί — 五、發明說明（9) 第一個開口 F 2 a位於第三個閘極柱G S 3的閘極連接（2 0 ) 露出的上側表面的上方。第二個開口 F 2 b位於半導體基質 (1 )上第三個閘極柱G S 3與第二個閘極柱G S 2之間區域的上 方。第三個開口 F 2 c位於主動半區域（6 0 )及第一個閘極柱 GS1與第二個間極柱G S 2的部分區域的上方。

如圖式1 i所示，接下來的步驟是蝕刻出接點C B、C S、 CG的接觸孔KB、KS、KG。由於此處最有利的方式是所有不 同型式的接觸孔K B、K S、K G都能夠被同時蝕刻出來，因此 使用一種能夠以各向異性方式避開氮化矽層、氮氧化矽 層、閘極材料、聚矽物層而選擇性的對中間氧化矽層進行 蝕刻的蝕刻方法。這樣就可以確保2個較深的接觸孔KB及 KS的蝕刻深度都能夠到達襯墊層（50 )，較淺的接觸孔KG的 蝕刻深度則到達閘極連接（2 0 )。 如圖式1 j所示，襯墊層（5 0 )會在接下來的一個獨立的 I虫刻步驟中被餘刻掉。這樣做的目的是在金屬化平面及接 觸孔底部的結構之間形成一電接觸，以供後續之製造步驟 之用。

圖式1 j所示為經過前述之製造步驟後構造體的最終狀 態。接下來的步驟是在構造體上形成一金屬化平面，由於 此步驟屬已知技術之範圍，故不再此加以說明。 雖然前面係以一種有利的實施方式來說明本發明的特

第13頁 571393 _案號91105657 ^年^月>>日 修正__ 五、發明說明（10) 徵，但是本發明的範圍絕不僅限於此種實施方式，凡對此 種實施方式的所有可能的改善及引申方式均屬於本發明的 範圍。 特別是前面提及構成各個層的材料皆僅為舉例說明， 除了前面提藥的材料外，還有許多不同的材料亦適用於本 發明的製造方法，因此更換其他適用的材料亦屬於本發明 的範圍。 當然原則上也可以用一個適當的光漆掩膜來取代前面 提及的在中間氧化矽層上形成的硬式掩膜。不過若是以厚 _ 度較大光漆掩膜來取代硬式掩膜，則接下來的蝕刻步驟必 須蝕刻的厚度就會增加很多，所有使用硬式掩膜好處是可 以有效降低蝕刻深度與長度的比值。

第14頁 571393 案號 91105657 修正 / 圖式簡單說明 第1 a — j圖：本發明提出之屬於石夕技術範圍的積體電路製 造方法的一種實施方式的製造步驟示意圖。 第2a--b圖：屬於矽技術範圍的一種積體電路電路製造方 法的製造步驟示意圖。 元件說明 1 :(半導體）基質 GS1 ’GS2 ’GS3 ·閘極柱 60 ··主動區域（Source，Drain)

1 0 :其上有閘極氧化物（G a t e o x i d e η )的聚石夕物層 2 0 :矽化物層 3 0 :氮化矽層 4 0 :氮化石夕側壁S p a c e r 5 0 :由氮化矽或氮氧化矽構成的襯墊 7 0 :第一個氧化矽層 8 0 :第二個氧化矽層 9 0 :第三個氧化矽層 CB，CD，CG·· KB ， KS ， KG :

FI ，F2a ，F2b ，F2c :開口 M1，M 2 :掩膜 IS :絕緣層 F :聚矽物填塞層 M :金屬平面

第15頁 571393 修正 案號 91105657 圖式簡單說明 OT :覆蓋公差 J S :校正誤差

第16頁

Claims (1)

1. 571393

   間的半導體基質表面露出，第三個接觸孔（K G)使第三個 閘極柱（G S 3 )的閘極連接（2 0 )的上側表面露出。 一 \如申請專利範圍第1項的方法’其特徵為：以下述步驟 使第三個閘極柱（GS3)的閘極連接（20)的上側表面露出： 在第一個絕緣層（70)上再設置另一個掩膜$ 緣層（70)在第三個閘極柱（GS3)上方有一第四個開口 使第三個閘極柱 利用此掩膜（Μ 1 )進行餘刻步驟 (GS3)的上側表面露出； 去除第一個掩膜（Ml);以及 對第三個閘極柱（GS3)進行選擇性沾^ 連接（20)的上側表面露出為止。 的餘刻’直到閘極 3 ·如申請專利範圍第1項的方法，其特 緣層（7 0 )及第二個絕緣層（8 0 )被均、夷、，攻為：」吏第一個絕 柱（GS1 )及第二個閘極柱（GS2)的卜如1直到第一個閘極 W表面露出為止。 4 ·如申請專利範圍第2項的方法，豆牡y 緣層（7 0 )及第二個絕緣層（8 0 )被均夷，馬·使第一個絕 柱（GS1 )及第二個閘極柱（GS2)的上如丄直到第一個閘極 J表面露出為止。 5.如申請專利範圍第3項的方法，1 兵特徼i .丄 之下設置第三個絕緣層（90)。 又馬·在掩膜（M2)

   571393 _案號 91105657_年月日__ 六、申請專利範圍 6 ·如申請專利範圍第4項的方法，其特徵為：在掩膜（Μ 2 ) 之下設置第三個絕緣層（9 0 )。 7 ·如申請專利範圍第1項至第6項中任一項的方法，其特 徵為：掩膜（Μ 2 )係一硬式掩膜。 8 ·如申請專利範圍第7項的方法，其特徵為：蝕刻過程係 以各向異性的方式選擇性的對絕緣層（7 〇，8 0，9 0 )進行 蝕刻（保留閘極柱（G S 1 ，G S 2 ，G S 3 )上露出的材料），以同 時形成第一、第二、及第三個接觸孔（Κ Β，K S，K G)。 9 ·如申請專利範圍第1項至第6項中任一項的方法，其特 徵為：蝕刻過程係以各向異性的方式選擇性的對絕緣層 (70，80，90)進行蝕刻（保留閘極柱（GS1 ，GS2，GS3)上 露出的材料），以同時形成第一、第二、及第三個接觸孔 (KB，KS，KG)° 1 0 ·如申請專利範圍第1項至第6項中任一項的方法，其特 徵為：具有間極柱（GS1 ，GS2，GS3)的半導體基質（1)上 設有一襯墊層（50)，其作用為阻止同時形成第一、第 二、第三個接觸孔（Κ B，K S，K G )之蝕刻步驟對半導體基 質進行蝕刻，這個襯墊層在同時形成第一、第二、第三 個接觸孔（Κ B，K S，K G )之蝕刻步驟結束後會在另一個獨 立的蝕刻步驟中被去除。

   第19頁 571393 _案號91105657_年月曰 修正_ 六、申請專利範圍 1 1 .如申請專利範圍第1項至第6項中任一項的方法，其特 徵為：開口（ F 2 a，F 2 b，F 2 c )具有一向下逐漸縮小的錐形 端。 1 2 .如申請專利範圍第1 1項的方法，其特徵為：經由第二 個接觸孔（KS)可以在半導體基質（1)表面上露出另外一個 主動區域。

   1 3.如申請專利範圍第1項至第6項中任一項的方法，其特 徵為·經由弟二個接觸孔（KS)可以在半導體基質（1)表面 上露出另外一個主動區域。

   第20頁