TW556194B - Non-volatile memory with improved programming and method therefor - Google Patents

Non-volatile memory with improved programming and method therefor Download PDF

Info

Publication number
TW556194B
TW556194B TW091103312A TW91103312A TW556194B TW 556194 B TW556194 B TW 556194B TW 091103312 A TW091103312 A TW 091103312A TW 91103312 A TW91103312 A TW 91103312A TW 556194 B TW556194 B TW 556194B
Authority
TW
Taiwan
Prior art keywords
programming
voltage
memory
unit
programmed
Prior art date
Application number
TW091103312A
Other languages
English (en)
Inventor
Geoffrey S Gongwer
Daniel C Guterman
Original Assignee
Sandisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25159763&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW556194(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sandisk Corp filed Critical Sandisk Corp
Application granted granted Critical
Publication of TW556194B publication Critical patent/TW556194B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)

Description

556194 經 濟 部 智 慧 財 產 局 消 費 合 钍 印 製 A7 B7 五、發明説明（） 1 本發明之領域： 本發明係關於一種非揮發性記憶體，例如電氣可拭除 式可編程唯讀記憶體（EEPROM)及快閃EEPROM，尤指用 以編程他們的記憶體狀態之電路及技術。 本發明之背景： 能夠電荷之非揮發性儲存的固態記憶體，特別是 EEPROM或快閃EEPROM型式之固態言己憶體，最近已經變 成在廣泛的可移動及手持裝置、著名的資訊器具及消費者 電子產品上之儲存的選擇。不像也是固態記憶體之RAM( 隨機存取記憶體），快閃記憶體係非揮發性的，甚至在關 掉電源之後，還能保留其儲存的資料。雖然需較高的成本 ，但是快閃記憶體逐漸地被使用在大量儲存應用上。根據 旋轉的磁性媒體，例如硬碟及軟碟，習知的大量儲存對於 可移動及手持的環境來說係不適合的，這是因爲磁碟機趨 向於體積龐大、傾向機械故障、並且具有高等待時間及高 功率要求之故，這些不想要的屬性使得以磁碟爲基礎的儲 存在大部分的可移動及便攜式應用方面係不切實際的。另 一方面，快閃記憶體因爲其小尺寸、低功率耗損、高速度 、及商可罪度特色’所以很理想地適合於可移動及手持的 環境中。 EEPROM及電氣可編程唯讀記憶體（EPROM)爲非揮發 性記憶體，其能夠被拭除，並具有新的資料被寫入或”被 編程”進他們的記憶體單元中。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 請 閲 讀 背 面 ί 事 項 再 填 寫 本 頁 if -4- 556194 A7 B7 五、發明説明（ 2 EPROM利用一浮動（未連接）的導通閘極，其呈場效電 晶體結構，位於一半導體基板的通道區上，在源極區與汲 極區之間。一控制閘極然後被設置於浮動閘極上，藉由保 留在浮動閘極上之電荷的量來控制電晶體的臨界電壓特性 ，也就是說，對於浮動閘極上之電荷的給定位準來說，有 一對應的電壓（臨界），其必須在電晶體被打開而讓其源極 區與汲極區之間導通之前被施加於控制閘極。 浮動聞極能夠保持一範圍的電荷，而因此，一 EPROM記憶體單元能夠被編程爲一臨界電壓窗內的任何 臨界電壓位準，由裝置之最大及最小臨界位準來界定此臨 界電壓窗的尺寸，而最大及最小臨界位準依序對應於能夠 被編程於浮動閘極上之電荷的範圍。臨界窗一般視記憶體 裝置的特性、操作條件、及歷史而定，窗內之各個不同、 可改變的臨界電壓位準範圍原則上可以被用來指定單元的 有限記憶體狀態。 ‘ 對於EPROM來說，典型上，藉由使電子加速而從基 板通道區，經過薄的閘極電介質，到達浮動閘極上，當作 記憶體單元之電晶體被編程爲所編程的狀態，藉由透過紫 外線輻射來去除浮動閘極上的電荷，可以大塊地拭除記憶 體。 圖1 A示意地例舉一呈具有浮動閘極，用以儲存電荷 之EEPROM單元型式的非揮發性記憶體。一電氣可拭除 式可編程唯讀記憶體（EEPROM)具有類似於EPROM的結構 ’但是額外提供一機制，即當施加適當電壓時，電氣地自 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐） 請 kj 閱 讀 背 之 注 意 事 項 再 頁 經濟部智慧財產局員工消費合作社印敗 556194 A7 B7 __ 五、發明説明（） 3 其浮動閘極添加或去除電荷，但不需要暴露於UV輻射。 (請先閱讀背面之注意事項再填寫本頁) 一陣列之這樣的EEPROM單元，當整個陣列的單元 ，或者陣列之主要群組的單元被一起電氣拭除（瞬間）時’ 被稱爲”快閃”EEPROM。一旦被拭除，此群組的單元然後 能夠被重新編程。 圖1B示意地例舉一呈具有電介質層，用以儲存電荷 之NROM單元型式的非揮發性記憶體。不是儲存電荷於 一浮動閘極上，其具有一用以儲存電荷之電介質層，舉例 來說，美國專利第5,768，192及6,011，725號案揭示一非揮 發性記憶體，其具有一夾在兩層二氧化矽層之間的陷阱電 介質。 單元及陣列結構 經濟部智慧財產局g (工消費合作社印災 圖1 C示意地例舉一快閃記憶體單元，其具有一選擇 閘極和一控制或操縱閘極二者，具有這樣的單元結構之記 憶體裝置被揭示於美國專利第5,313,421號案中，該專利 在此被倂入當作參考資料。記憶體單元10具有一”分裂· 通道” 1 2在源極1 4與汲極1 6擴散之間，一單元被有效地 形成有兩個串聯的電晶體T1及T2，T1當作具有一浮動 閘極20及一控制閘極30之記憶電晶體，控制閘極將也被 稱爲操縱閘極30，浮動閘極能夠儲存可選擇量的電荷， 能夠流經T 1之通道部分的電流量視操縱閘極30上的電壓 及位於插入之浮動閘極20上的電荷量而定。T2當作具有 一選擇閘極40的選擇電晶體，當T2被選擇閘極40處之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 556194 A7 B7 五、發明説明（ 經濟部智慧財產局8工消費合作社印災 電壓打開時，其讓T 1之通道部分中的電流通過源極與汲 極之間。 圖1 D示意地例舉另一快閃記憶體單元’其具有對偶 的浮動閘極及獨立的選擇及控制閘極，具有這樣的單元結 構之記憶體裝置被敘述於同時待審之美國專利申請第 09/343,493號案（申請於1999年6月30日）中，其揭示在 此被倂入當作參考資料。記憶體單元10’類似於圖1C之 記憶體單元，除了其有效地具有三個串聯的電晶體以外。 在一對記憶電晶體（T1-左及T1-右）之間的是一選擇電晶體 T2，記憶電晶體分別具有浮動閘極20’及20”和操縱閘極 3(T及3 0”，藉由一控制閘極40來控制選擇電晶體T2。在 任何一個時間，該對記憶電晶體中僅其中一個係可被存取 的，用來讀取或編程。當儲存單元T1-左正可被存取時， T2和T 1-右被打開，以便讓T 1-左之通道部分中的電流通 過源極與汲極之間。同樣地，當儲存單元T1-右正可被存 取時，T2和T 1 -左被打開。藉由具有一部分的選擇閘極多 晶矽很接近於浮動閘極，並且將一實際正電壓（例如20V) 施加於選擇閘極，以產生拭除，使得儲存在浮動閘極內之 電子能夠穿隧至選擇閘極多晶矽。 圖2係具有解碼器之列和行可定址陣列的記憶體單元 之示意方塊圖。一二維陣列的記憶體單元1 〇〇被形成，連 帶藉由他們的源極和汲極以雛菊鏈方式連接各列的記憶體 單元，各記憶體單元50具有一源極54、汲極56、一操縱 閘極60、及一選擇閘極70，列中的單元具有他們的選擇 請 先 閲 讀- 背 面 之 注、 意 事 項 再 填
Pf 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 556194 A7 B7 經濟部智慧財產局員工消費合作Ti印製 五、發明説明（） 5 閘極被連接至一字元線1 1 0，行中的單元具有他們的源極 和汲極分別連接至位元線124，126，行中的單元也具有他 們的操縱閘極被一操縱線所連接。 當單元50被定址以編程或讀取時，適當的編程或讀 取電壓必須分別被供應至單元的源極54和汲極56、操縱 閘極60及選擇閘極70。一字元線解碼器1 1 2選擇性地使 一所選擇的字元線連接至一選擇電壓Vs^，一位元線解碼 器122選擇性地使一定址行中的一對位元線1 24, 1 26分別 連接至源極電壓Vs和汲極電壓V。。同樣地，一操縱閘極 解碼器132選擇性地使一定址行中的操縱線130連接至一 操縱或控制閘極電壓Vstc。 因此，快閃EEPROM之二維陣列的一特定單元藉由 在一對位元線及一操縱線之行方向上，及在一位元線之列 方向上的選擇或解碼來予以定址，用以編程或讀取。爲了 增加性能，行解碼器1 22及1 32讓一群的行能夠被選擇， 而因此，一對應群或對應塊的單元能夠被平行地存取，藉 以一塊接著一塊地存取，該列的單元。 先前，許多快閃EEPROM裝置已經具有一沿著各列 連接所有的單元之控制閘極的字元線，因此，字元線基本 上實施兩種功能：列選擇；以及將控制閘極電壓供應至列 中所有的單元，用以編程或讀取。常常難以用最佳方式’ 以一單電壓來實施這兩種功能，如果此電壓對列選擇來說 係足夠的，則其可能高於用以編程所需要的電壓。但是’ 有了具有獨立之操縱閘極及選擇閘極的單元’被連接至列 請 先 閱 讀 背_ ft 之 注-意 事 項 再 填 m 頁 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- 556194 A7 B7 經濟部智慧財產局8工消費合作杜印製 五、發明説明（） 6 中單元之選擇閘極的字元線僅需實施選擇功能，而操縱線 實施將最佳、獨立的控制閘極電壓供應至行中的個別單元 之功能。 m元特性 在平常的2-狀態EEPROM單元中，至少一電流轉折 點位準被建立，以便將導通窗分隔成兩個區域。當一單元 藉由施加預定、固定的電壓而被讀取時，其源極/汲極電 流藉由和該轉折點位準（或者參考電流IREF)比較而被改變 成爲記憶體狀態，如果此電流讀取係高於轉折點位準或 IREF的數値’則該單元被判定係處於其中一個邏輯狀態（例 如，”0”狀態），而如果此電流係低於轉折點位準之電流， 則該單元被判定係處於另一個邏輯狀態（例如，”丨”狀態）。 因此，這樣的2-狀態單元儲存一位元的數位資訊，一參 考電流源，其可以是外部編程的，常常被提供做爲記憶體 系統的一部分，以產生轉折點位準電流。 爲了增加記憶容量，隨著半導體科技的狀態進步，正 以更高的密度來製造快閃EEPROM裝置。用以增加儲存 容量的另一方法爲具有各記憶體單元儲存多於兩種的狀態 對於一多重狀態或多重位準之EEPROM記憶體單元 來說，導通窗藉由多於一個的轉折點而被分隔成多於兩個 的區域，使得各單元能夠儲存多於一位元的資料。一給定 EEPROM陣列能夠儲存之資訊因此隨著各單元能夠儲存之 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐） 請 先 閲 讀_ 背 面 之 注-意 事 項 再 填 m 頁 訂 -9 - 556194 A7 B7 五、發明説明（） 7 狀態的數目而增加，具有多重狀態或多重位準記憶體單元 之EEPROM或快閃EEPROM已經被敘述於美國專利第 5，1 72,33 8 號案中。 實際上，當一參考電壓被施加於控制閘極時，通常藉 由感測跨在一單元之源極和汲極電極上的導通電流來讀取 該單元之記億狀態。因此，對於一單元之浮動閘極上的各 給定電荷來說，一相對於固定參考控制閘極電壓之對應導 通電流可以被偵測到。同樣地，可編程於浮動閘極上之電 荷的範圍界定一對應臨界電壓窗或一對應導通電流窗。 替換地，除了偵測所分隔之電流窗中的導通電流以外 ，有可能判定在控制閘極處的臨界電壓，其致使導通電流 祇是”跳脫”或橫貫一固定的參考電流。因此，對所分隔之 臨界電壓窗中的臨界電壓實施偵測。 圖3例舉對於浮動閘極可以被選擇性地儲存於任何時 間之四種不同的電荷Q1-Q4來說，介於源極-汲極電流Id 與控制閘極電壓VST。之間的關係，4條實線I。對Vstc曲 線代表四種可能的電荷位準，其能夠被編程於一記憶體單 元的浮動閘極，分別對應於四種可能的記憶狀態。例如’ 許多單元之臨界電壓窗的範圍可能從0.5 V到3.5V，藉由 將臨界窗分隔成5個區域，各區域爲0.5V的區間’可以 劃定出6種記憶狀態。舉例來說，如果如所顯示地使用2 // A的Imp之參考電流，則被編程以Q1之單元可以被考 慮係處於記憶狀態” Γ中，因爲其曲線和交叉於由 VSTC= 0.5V及1.0 V所劃定之臨界窗的區域中。同樣地’ 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐） 請 先 閲 讀 背 面 意 事 項 再 填 頁 ίτ 經濟部智慈財產局員工消費合作社印製 -10- 556194 經濟部智慧財產局員工消費合作社印奴 A7 ____B7五、發明説明（） 8 Q4係處於記憶狀態”5”中。 從上面的敘述可以看出，一記憶體單元被做成來儲存 的狀態愈多，其臨界窗被更細微地分割，這在編程及讀取 操作上將會需要較高的精確度，以便能夠達成所需的解析 度。 美國專利第4,357,685號案揭示一編程2-狀態EPROM 的方法，其中，當一單元被編程爲一給定狀態時，其遭遇 連續編程的電壓脈波，各時間將增量電荷加到浮動閘極， 在脈波之間，該單元被回讀或驗證以判定其相關於轉折點 位準的源極-汲極電流。當已經驗證電流狀態到達所想要 的狀態時，編程停止，所使用之編程脈波串可能具有增加 的周期或振幅。 習知編程電路僅應用編程脈波，以便從拭除或接地狀 態走過臨界窗，直到到達目標狀態爲止。事實上，爲了考 慮適當的解析度，各個所分隔或劃定之區域將需要至少約 5個編程步驟以橫貫，對2-狀態記憶體單元來說，此性能 係可接受的。但是，對多重狀態單元來說，所需之步驟的 數目隨著分隔的數目而增加，因此，必須增加編程精確度 或解析度，舉例來說，一 1 6-狀態單元可能需要平均至少 40個編程脈波，以編程至目標狀態。 請 先 閱 讀 背 面 之 注 意 事 項 再 填 m 頁 訂 本發明之槪述： 因此，本發明之一般目的在於提供高密度及高性能 但是低成本的記憶體裝置。 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 556194 A7 B7 五、發明説明（ 9 經濟部智慧財產局g(工消費合作钍印製 特別是，本發明之一般目的在於提供高性能快閃 EEPROM，其能夠支援實際上大於兩種的記憶狀態。 本發明之另——般目的在於提供快閃EEPROM半導 體晶片，其能夠取代電腦系統中之磁碟儲存裝置。 本發明之目的在於提供改良之編程電路，及用於快閃 EEPROM裝置之方法。 本發明之目的也在於提供編程電路，其係較簡易且較 容易製造，並具有優於擴展之使用周期的改善正確性及可 靠度。 藉由在編程電路及用於非揮發性浮動閘極裝置之技術 上的改進來達成這些和其他的目的。本發明的各種態樣幫 助增加性能，而同時達成所需的細微編程解析度。本發明 的一個特色在於使用具有對即將被編程之資料而言爲最佳 (目標狀態）之數値大小的編程脈波，使得在第一步驟或第 一些許步驟之內，該單元被編程地儘可能接近目標狀態而 沒有超過。本發明的第二個特色在於經由一序列之操作階 段來重複編程，其中，隨著各階段，編程波形產生逐漸增一 加之較細微的編程步驟。本發明的另一個特色在於在一可 應用於一群並聯的單元之編程操作中實施前兩個特色，這 樣’能夠同時達成高解析度及快速收斂至目標狀態二者， 而同時平行操作進一步改善性能。 依據本發明之一態樣，在一具有多重狀態之單元的記 憶體裝置中，改良包含一編程電路，及能夠應用於一群並 聯的記憶體單元之方法。被施加於並聯的各單元之編程脈 請 ii 之 注- 意 事 項 存 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 556194 A7 B7 經濟部智慈財產局8工消资合作社印製 五 、發明説明（ ) 10 波 爲 了 即 將 被 儲 存 於 該 單 元 中 之 資 料 而 被 最 佳 化 這 樣 各 單 元 被 編 程 至 其 巨 標 狀 態 而 具 有 最 小 的 編 程 脈 波 0 在 較 佳 實 施 例 中 此 巨 的 之 達 成 係 藉 由 提 供 一 供 應 多 個 電 壓 位 準 之 編 程 電 壓 匯 流 排 及 用 於 該 群 中 各 單 元 之 編 程 電 路 J 其 能 夠 從 電 壓 匯 流 排 中 選 擇 適 合來 將 各 單 元 編 程 至 其 巨 標 狀 態 的 最 佳 電 壓 位 準 〇 依 據 本 發 明 之 另 一 態 樣 5 編 程 脈 波 被 施 加 於 多 個 編 程 操 作 階 段 上 連 帶 有 逐 漸 增 加 之 較 細 微 的 編 程 解 析 度 〇 在 較 佳 實 施 例 中 在 各 階 段 期 間 1 呈 階 波 波 形 形狀 的 編 程 電 壓 被 施 加 於 並 聯 的 各 單 元 0 該 群 中 之 一 單 元 白 進 —* 步 編 程 而 被 排 除 出 當 該 單 元 已 經 被 編 程 而 超 ^IBL 過 一 未 達 到 對 應 於 S 標 狀 態 之 目 標 位 準 的 預 定 位 準 偏 移 量 時 此 偏 移 量 係 如 此 5 而使 得 編 程 —* 單 元 超 過 預 定 位 準 之 編 程 脈 波 不 會 超 出 S 標 位 準 多 於 一 預 定 限 界 的 量 > 此 預 定 限 界係 藉 由 編 程 步 : 驟 之 尺 寸 而 被 隱 含 地 設 定 〇 在 最 後 的 階 段 期 間 ， 預 定位 準 和 g 標 位 準 一 樣 具 有 偏 移 量 爲 零 5 這 樣 快 速 收 斂 至 巨 標 狀 態 係 可 能 的 而 同 時 達 成 尚 解 析 度 0 改 良 之 編 程 電 路 及 技 術 讓 單 元 之 導 通 狀 態 或 臨 界 電 壓 的 範 圍 能 夠 被 細 微 地分 隔 J 以 支 援 較 局 密 度 的 儲 存 〇 在 較 佳 實 施 例 中 ， — 具 有 16個不同狀態之快閃EEPROM單元 能 夠 被 編 程 於約 10-20 ' 個i 編: 程: 步1 驟( 之 內 〇 ▲ 當' 依: 資: 料 而: 變, 之 編 程 電 壓 及 多 重 階 段 之 編 程 的 改 良 特 色 被 實 施 於 大 量 的 平 行 操 作 中 時 一 高 密 度 及 局 性能 5 但 是 低 成 本 的 快 閃 EEPROM 係 可 能 的 0 頁 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 請 先 閲 讀 背 面 5 ί 事 項 再 填 556194 A7 B7 五、發明説明（） 11 從下面其較佳實施例之說明中’其應該連同伴隨的圖 形一起配合使用，將可了解本發明之其他目的、特色及優 (請先閲讀背面之注意事項再填寫本頁) 點。 附圖之簡略說明： 圖1A示意地例舉呈EEPROM單元之形式的非揮發性 記憶體。 圖1 B示意地例舉呈NROM單元之形式的非揮發性記 憶體。 圖1C示意地例舉具有一選擇閘極和一控制或操縱閘 極二者的快閃EEPROM單元。 圖1D示意地例舉具有對偶的浮動閘極及獨立的選擇 及控制閘極之另一快閃EEPROM單元。 圖2係具有解碼器之列和行可定址陣列的記憶體單元 之示意方塊圖。 經濟部智慧財產局員工消費合作社印製 圖3例舉對於浮動閘極可以被儲存於任何時間之四種 不同的電荷Q1-Q4來說，介於源極-汲極電流1(〇與控制 聞極電壓V S T ◦之間的關係。 圖4係例舉一編程系統的方塊圖，其係依據本發明之 較佳實施例，用以編程一群並聯的記憶體單元。 圖5更加詳細地顯示圖4之多重階段編程電壓產生器 及多重階段編程電路的單元編程控制器。 圖6(a)-6(e)係用於圖5之多重階段編程電壓產生器之 取樣及保持操作的時序圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- 556194 A7 B7 五、發明説明（ 12 圖7(a)-7(i)係用於圖5之多重階段編程電壓產生器之 第一嘴/段操作的時序圖。 請 先 閲 讀· 背 面 之 注-意 事 項 再 填 % 頁 圖8(a)-8(i)係用於圖5之多重階段編程電壓產生器之 第二階段操作的時序圖。 圖9係依據本發明之較佳實施例，一群記憶體單元之 多重階段、平行編程的流程圖。 元件對照表 10, 10’，50，·.·，50’ 記憶體單元 12 分裂-通道 訂 14, 54 源極 16, 56 汲極 20, 2(V，20” 浮動閘極 30, 3(Τ，30”，60，...，60’ 操縱閘極 40, 70 選擇閘極 40’ 控制閘極 110 字元線 經濟部智慧財產局員工消費合作社印製 112 字元線解碼器 122 位元線解碼器 124,1 26 位元線 130 操縱線 ]3 2 操縱線解碼器 200 編程系統 210,…，210’ 多重階段編程電路 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -15- 556194 A7 B7 五、發明説明（） 13 經濟部智慈財產局員工消費合作社印製 220 多重電壓匯流排 222 電源供應器 230 電壓選擇器 232 資料鎖存器 234 路徑 240 感測放大器 250 多重階段編程電壓產生器 260 單元編程控制器 262 設定-重置鎖存器 280 編程抑制電路 290 平行編程控制器 300 取樣-及-保持電路 302, 304，308 電晶體 303 共同節點 307 輸出節點 310 源極隨耦器 320 第一階段波形產生 3 30, 3 5 0 AC耦合器 3 3 3, 3 3 5 節點 340 第二階段波形產生 較佳實施例之詳細說明： (請先閱讀背面之注意事項再填寫本頁) 'ιτί! 圖4係例舉一編程系統的方塊圖，其係依據本發明之 較佳實施例，用以編程一群並聯的記憶體單元。編程系統 本紙張尺度適用中國國家標準( CNS ) A4規格（210X297公瘦1 -16- 556194 A7 _B7__ 五、發明説明（） 14 200包括一排多重階段編程電路210,…，210’，用以將最佳 化之個別的編程電壓Vstc；( 1)，…，VsTc(k)供應至一群k個記 憶體單元50，...，5(Τ的操縱閘極60，...，60’ 。在較佳實施例 中，一塊k二4096單元的尺寸被平行地編程。 多重階段編程電路210基本上將一序列的編程電壓脈 波供應至單元50的操縱閘極，當單元50係即將被編程至 一目標狀態S!時，所供應之電壓脈波被最佳化以正確且 快速地將該單元編程至S!，在較佳實施例中，各單元50 之臨界窗被分隔來指定十六個狀態的其中一個狀態，舉例 來說，一幅跨0,5-3.5V間之臨界電壓窗的單元將會需要 分隔成約0.2V間隔以劃定16個狀態，這是大約比2-狀態 分隔中所使用之解析度還高一個等級的大小。 一多重電壓匯流排220係由一電源供應器222來予以 驅動，以提供多個最佳的起動電壓V。，用以編程及讀取 所分隔的狀態，通常，電壓愈可供使用，起動電壓之最佳 化愈細微。在較佳實施例中，多重電壓匯流排將供應大約 和所分隔之各臨界電壓相同的電壓，在本例中，匯流排包 括16條電源線，具有電壓爲0.4, 0.6, 0.8，1.0，1.2，1.4， 1.6，1.8，2.0，2.2，2.4，2.6，2.8，3.0，3.2,及 3.4V。 當單元50即將被編程至目標狀態S!時，資料被儲存 在資料鎖存器232中。一電壓選擇器230，回應於資料鎖 存器232中之目標狀態資料D(S!)(其可以是多重位元）， 選擇其中一個匯流排線電壓V〇 (SQ，其係爲了將該單元 編程至目標狀態S!而被最佳化。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' 一 (請先閲讀背面之注意事項再填寫本頁) 去 經濟部智慧財產局員工消費合作社印製 -17- 556194 A7 B7 五、發明説明（） 15 (請先閱讀背面之注意事項再填寫本頁) 如先前所述，藉由輪番地施加一編程脈波於該單元’ 緊接著回讀以判定該單元之合成記憶狀態來完成編程。在 驗證（回讀）操作期間，電壓V。（ S 1)被施加於該單元的操縱 閘極60，在編程期間，電壓Vo (Si)形成建構一具有預定 波形輪廓之編程電壓的基礎。根據所想要的編程速率’波 形輪廓可以爲一平坦的波形輪廓到導致編程之漸增速率的 漸增波形輪廓。在較佳實施例中，預定的波形輪廓爲一階 波波形。 經濟部智慧財產局員工消費合作社印製 在驗證操作期間，一訊號VERIFY致能一用於V〇 (SO 的路徑234，從即將被供應之電壓選擇器230到該單元50 的操縱閘極60，合成之源極-汲極電流和一參考電流藉由 一感測放大器240來做比較。在編程的開始之前，.單元 50係處於拭除狀態中，其中，源極-汲極電流係大於參考 電流。隨著單元50被逐漸地編程電荷累積在浮動閘極上 ，藉以使通道上操縱閘極之V〇 (S!)的場效應減小，使得 源極-汲極電流減少，直到其在驗證期間掉落到參考電流 (IREF)以下。在該點，該單元已經被編程至所想要的位準 ，並且此事件藉由一來自感測放大器240之輸出訊號 PASSED*即將變成LOW而被發訊。 在編程期間，一多重階段編程電壓產生器250使用 V〇 (S!)來形成用以產生即將被供應至單元之操縱閘極60 的各種波形之基礎，此多重階段編程電壓產生器250在不 同的操作階段下產生不同的波形，並且被一單元編程控制 器260所控制，而此單元編程控制器260係回應於本地單 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18- 556194 A7 B7 五、發明説明（） 16 元50的狀態以及在該群k個記憶體單元中之所有單元的 狀態。 (請先閱讀背面之注意事項再填寫本頁) 單元編程控制器260也回應於感測放大器240的輸出 訊號。如上所述，當該單元被編程至所想要的位準時，感 測放大器的輸出訊號PASSED*變成LOW，其隨後致使控 制器260輸出一訊號PGMi*，以致能一編程抑制電路280 。當被致能時，編程抑制電路280基本上藉由將一適當的 電壓施加於汲極及操縱閘極來抑制單元50進一步編程。 對於平行地編程k個單元來說，一排的多重階段編程 電路210，...，210’被使用，各單元一個編程電路。一平行編 程控制器290，回應於來自k個多重階段編程電路單元的 每一個之狀態PGM: *，...，PGMk *，協調該排之編程電路的 編程操作。如同稍後將做更詳細的敘述，一新的階段在所 有的k個單元已經被編程至他們個別所想要的位準之後才 開始，其等於各單元跳脫其感測放大器的參考電流，這導 致所有的PGM，，…，PGMk *都已經變成LOW。 經濟部智慧財產局員工消費合作社印災 圖5更加詳細地顯示圖4之多重階段編程電壓產生器 250及多重階段編程電路210的單元編程控制器260，各 種組件之操作配合圖6-8所示之時序圖來做最好的說明。 基本上，多重階段編程電壓產生器25 0，在由一 HIGH位準之控制訊號SAMPLE所指示之操作的初始階段 中，取樣並儲存經最佳化之電壓V。（Si)於一取樣及保持 電路300中，此取樣-及-保持電路300具有一輸出節點 3〇7，其中，來自其他來源（例如即將敘述於後之330，350) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -19- 556194 A7 B7 五、發明説明（） 17 之電壓被加總以形成合成的電壓VLast。此電壓VLast然 後驅動一源極隨耦器310以提供編程電壓VSTG(1)於單元 50的操縱閘極。 取樣-及-保持電路300包括一由兩個串聯電晶體302， 3 04所選通之輸入，連帶一共同節點303介於其間，以及 一輸出節點307，共同節點303能夠被設定爲一由另一電 晶體308所選通之電壓Vhc^d。 在較佳實施例中，藉由一具有相關之AC耦合器330 的第一階段波形產生器320及一具有相關之AC耦合器 3 50的第二階段波形產生器340來產生其他來源的電壓， 其被加總於輸出節點307以產生VLast。 圖6(a)-6(e)係用於圖5之多重階段編程電壓產生器之 取樣及保持操作的時序圖。在操作中，平行編程控制器 290(見圖4)斷言SAMPLE訊號，其打開兩個串聯電晶體 3 02及304，以讓輸入電壓V〇 (S!)能夠維持跨在AC耦合 器3 30的電容器Ci上。在取樣及保持操作中，當他們的 路徑分別被選通訊號〇:及G2(圖6(c))所阻隔時，波形產 生器320及3 40並未對VLast有貢獻。因此，在輸出節點 307處之電壓VLast最初假設V。（S!)之値（圖6(e))，之後 ，兩個串聯電晶體隨著SAMPLE變LOW而被關閉（圖6(a)) ，並且在斷言一訊號HOLD (圖6(b))係在電晶體308的閘 極上之後，才讓共同節點303獲得到電壓Vhqu。此去偏 壓配置透過電晶體304來使VLast的漏洩減小幾個等級的 大小，並且確保在節點307處所儲存之取樣電壓的正確性 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、訂 經濟部智慧財產局g(工消費合作社印製 -20- 556194 A7 B7 五、發明説明（） 18 〇 圖5所示之單元編程控制器260包括一 Set/Reset鎖 存器262，當單元50已經被編程而具有其導通電流在參 考電流位準以下時，感測放大器輸出從HIGH變LOW的 訊號PASSED*，這被用來設定設定-重置鎖存器262，以 改變一從HIGH到LOW的鎖存輸出訊號PGM，，其隨後 致能編程抑制電路280。 圖7(a)-7(i)係用於圖5之多重階段編程電壓產生器之 第一階段操作的時序圖。在較佳實施例中，在編程之前實 施一驗證操作，一 RESET訊號重置設定-重置鎖存器262 ，使得鎖存輸出訊號PGMi*爲HIGH。每當VERIFY訊號 變HIGH時，一驗證操作被致能。相反地，一編程操作能 夠發生於當VERIFY訊號爲LOW時，如果單元50被適當 地拭除，感測放大器240之輸出訊號PASSED*將會是 HIGH，其讓編程發生，因爲其將不會啓動編程抑制電路 280。（也見圖4) 在編程操作的第一階段期間，第一波形產生器320被 來自平行編程控制器290的控制訊號Φ :(圖7(e))所致能， 其然後當通過-閘極訊號G!被致能時產生一或多個階波脈 波之型式的V! (t)(圖7(h))。第一脈波之初始上升最好是 傾斜的’以緩和不同的陡峭上升，藉以調節對記憶體單元 之任何不想要的應力。此波形的各連續脈波將會使該單元 之編程位準朝向一目標位準移動，其被設定爲一較佳位準 ’此較佳位準爲了該單元而指定目標狀態。因爲編程步驟 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
:1T 經濟部智慈財產局S工消費合作社印製 -21 - 556194 A7 B7___ 五、發明説明（） 19 (請先閲讀背面之注意事項再填寫本頁) 的離散本性，將會有一被指定來代表一給定的記憶體狀態 之編程位準的統計分佈。在較佳實施例中，當所編程之臨 界位準落在和該狀態相關聯之編程位準的範圍時，一單元 考慮被編程至一給定的記憶體狀態，所編程之位準的範圍 藉由目標位準而被限界於低位準處，並且藉由和該狀態相 關聯之預定界限而被限界於高位準處。 爲了避免超過預定位準的範圍，編程電路使用一預定 位準（未到達範圍）來測量在各階段期間何時停止編程，此 預定位準被偏移而未達到目標位準，使得當一編程脈波使 編程位準移動而越過預定位準時，其將不會超過預定位準 多過相關聯的預定界限。換言之，一旦預定位準被越過， -· 經濟部智慧財產局員工消費合作社印製 該單元即被編程至一不超過該狀態所用之編程位準範圍的 高端之位準，假若那樣的話，將不再施加目前之階段的編 程脈波。因此，對於階波波形及第一階段預定位準之增加 -速率的考慮係如下，以連續脈波儘可能地快速趨近目標位 準，但是沒有任何單一脈波將會致使記憶體單元之臨界値 越過第一階段預定位準及相關聯之預定界限二者而超出目 標位準。 VJt)藉由係HIGH之控制訊號PGM，而被致能於節點 3 3 3，並且經由AC耦合器3 30而被加到輸出節點307(見 圖7(d)，7(h))。因此，輸出節點307處的電壓爲VLast = V〇 (S!)+ b! VJt)(其中，h爲接近1之耦合比値），並且其 通過源極隨耦器310而變成供應至單元50之操縱閘極的 電壓（見圖7(i))。因爲編程脈波被連續施加，所以最終， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22- 556194 A7 B7 ___ 五、發明説明（） 20 單元50被編程至用於第一階段之預定位準。此時’訊號 PASSED*(圖7(c))變LOW，而隨後致使訊號PGMi*變 LOW(圖7(d))，其隨後致能編程抑制電路280抑制該單元 5 0進一步編程，同時，變LOW之PGM!*致使⑺變L〇W( 圖7(f))，其切斷AC耦合器330和第一波形產生器320， 藉以使Vi凍止於切斷時之波形的振幅。如果Tw係當 ?01^*變1^〇，之時間，則\^=^(1[1〇，使得¥1^((丁"）= V〇 (Si) + bi VjTw) 〇 此時，用於該塊中其他單元的平行編程繼續’而同時 愈來愈多單元到達他們相關聯之第一階段預定位準，並且 退出平行編程操作。當各單元退出時，他們相關聯之 VLast的各個VLast保持在編程抑制時之施加於操縱閘極 的對應電壓，最終，該塊中所有的單元變成被編程至對應 的預定位準，並且此事件藉由PGM，到PGMU*通通已經 變LOW來予以發訊，這將會使平行編程控制器290起動 下一個階段。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖8(a)-8(i)係用於圖5之多重階段編程電壓產生器之 第二階段操作的時序圖。第二階段類似於第一階段，以在 編程之前所實施之驗證來著手，除了藉由係LOW之控制 訊號Φ 1使第一波形產生器320失效（圖8(e))以外，反而 藉由來自平行編程控制器290之控制訊號Φ 2(圖8(f))來致 能第二波形產生器340，並產生呈一或多個階波脈波形狀 的V2(t)(圖8(i))。此波形之各連續脈波將會使單元之編 程位準移動朝向偏移自目標位準的第二階段預定位準，階 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） "~~ -23- 556194 A7 __B7 五、發明説明（） 21 波波形及第二階段預定位準之增加的速率係如此，而使得 以連續脈波儘可能地快速趨近目標位準，但是沒有任何單 一脈波將會致使記憶體單元之臨界値越過第二階段預定位 準及相關聯之預定界限二者而超出目標位準。通常，階波 波形及預定位準之增加的速率將會是遠比第一階段的增加 速率還細微。 V2(t)藉由係HIGH之重置控制訊號PGM，而被致能於 節點335(圖8(d))(連帶所有的SR鎖存器已經被重置於第 二階段的開始之際（圖8(a)))，並且經由AC耦合器3 50而 被加到節點333。因此，輸出節點307處的電壓爲VLast =V〇 (S!) + bl [VJTW)] + b2 [V2(t) — V2i]，其中，b2 爲另一 耦合比値，而V2i爲當⑴變LOW時之V2的値，並且係一 在第一階段的結束之前所施加的預定偏移（例如，〜0.4V) 經濟部智慧財產局員工消費合作社印製 。VLast通過源極隨耦器310而變成供應至單元50之操縱 閘極的電壓（見圖8(j))，因爲編程脈波被連續施加，所以 最終，單元50被編程至用於目前階段之預定位準。此時 ，訊號PASSED*(圖8(e))變LOW，而隨後致使訊號PGM!* 變LOW(圖8(d))，其隨後致能編程抑制電路280抑制該單 元50進一步編程，同時，變LOW之PGM!*致使G2變 LOW(圖8(g))，其切斷AC耦合器3 50和第二波形產生器 3 40，藉以使V2凍止於切斷時之波形的振幅。如果T2f係 當 PGM，變 LOW 之時間，貝[J V2= V2(T2〇，使得 VLast(T2f) =V〇 (S 丨）+ b! b2 [V2(T2〇- V2i]。 同樣地，用於該塊中其他單元的平行編程繼續’而同 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ29：^«:Ί ~ -24- 556194 A7 B7 經濟部智慧財產芍8工消費合作钍印災 五、發明説明（） 22 時愈來愈多單元到達他們的目標狀態’並退出平行編程操 作，且他們的VLast保持在編程抑制時之施加於操縱閘極 的電壓。最終，該塊中所有的單元已經被編程至預定位準 ，並且此事件藉由PGM，到PGML· *通通已經變LOW來予 以發訊，這將會使平行編程控制器290起動下一個階段。 類似的配置應用到較高的階段，其中，波形產生器產 生一在先前階段結束之際所凍止之VLast位準的電壓。在 最後階段時，預定位準係和對應於目標狀態之目標位準相 同。 在另一實施例中，藉由一多重階段波形產生器來產生 VLast 0 多重階段編程的實施考慮在不同階段期間階波波形之 不同的增加速率，藉由編程步驟的階級組織來趨近即將被 編程之目標狀態，連帶第一階段係最粗糙的，以最少的步 驟來趨近目標狀態而沒有超過，然後，緊接著爲具有一序 列之較細微步驟的下一個階段，再次，以最少的步驟來進 一'步趨近目標狀態而沒有超過等等。這樣，一序列增加之 編程脈波被施加於單元50的操縱閘極60，連帶爲了快速 收斂於目標狀態而使各階段期間的增加速率最佳化。 如上所述，對於未到達最終階段的各階段來說？ 一未 到達目標狀態之位準被用作該目標，使得在用於該階段之 編程步驟中越過該目標將不會導致超過真正的目標狀態。 在最終階段中，該目標係真正的目標狀態。在較佳實施例 中，藉由使在驗證期間施加於操縱閘極VST。之電壓向下 (請先閱讀背面之注意事項再填寫本頁) -、τ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -25- 556194 A7 B7 五、發明説明（） 23 偏移一預定量來實施依階段而變的位準’這將會導致感測 放大器240(見圖4)在到達真正的目標狀態之前跳脫，電 源222(見圖4)，回應於該階段之狀態’據以調整多重電 壓匯流排220上的電壓。 在替換實施例中，藉由調整由感測放大器24〇所使用 之參考電流h〃（如圖4所示）來逐漸使値降低’以達成依 階段而變的驗證。 在又一實施例中，藉由使在驗證期間施加於操縱閘極 之電壓向下偏移一預定量，及調整由感測放大器所使用之 參考電流的組合，來達成依階段而變的驗證。 對於被分隔成16個狀態的單元來說，已經發現許多 實施例讓編程在約10-20個步驟內收斂到目標狀態。舉例 來說，一較佳實施例具有兩階段的編程操作’第一階段具 有一第一逐漸增加的波形，緊接著第二階段具有一第二更 溫和地逐漸增加的波形。另一實施例具有三階段的編程操 作，連帶第一階段爲單一脈波，緊接著兩個序列的階波波 形。各種組合係可能的，而且爲本發明所預期的。 所述之編程系統200的其中一優點在於，即使一大群 的單元正被平行地編程，該等單元能夠通通共有相同的電 源匯流排，以實現依資料而變之編程電壓。同樣地’依階 段而變的波形產生器’例如320, 340，…，被此群中所有 的單元所共有。 圖9係依據本發明之較佳實施例，一群記憶體單元之 多重階段、平行編程的流程圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 ^1. 經濟部智慧財產局員工消費合作社印製 -26- 556194 A7 _____B7 五、發明説明（） 24 步驟400 :開始初始化，設定階段=〇，最終階段=2( 舉例） 步驟4 10 :開始取得依資料而變之電壓 步驟412 :平行地做該塊單元，i =丨到k 步驟414 :鎖存D(Si)，第i個單元的目標狀態 步驟416 :使用D(Si)來選擇一初始電壓，V。（D(Si)) ，係對將第i個單元編程至D (S i)所做的最佳化 步驟418 :儲存即將被使用做爲用於操縱閘極電壓之 基線電壓，亦即，VLast(i)= V。（D(Si)) 步驟420 :開始新階段的平行編程 步驟422 :階段=階段+ 1 步驟430 :開始塊編程，i = 1到k，平行地 步驟432 :將操縱閘極電壓設定爲與基線VLast⑴有 關之依階段而變的波形 經濟部智慧財產局員工消費合作社印製 步驟434 :繼續平行地編程該塊的單元 步驟436 :驗證第i個單元是否已經被編程至目標狀 態的預定位準之內，此位準係依階段而變的，並且充分地 未到達目標狀態，使得越過此位準之編程步驟並未超過目 標狀態。如果已經超過此位準，則進行到步驟440，如果 沒有，則繼續到步驟438 步驟438 :將編程脈波VSTC(i)施加於第i個單元，回 到步驟4 3 6 步驟440 :抑制第i個單元在目前的階段期間進一步 編程 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27- 556194 A7 ______ B7_ 五、發明説明（） 25 步驟442 :儲存目前的編程電壓，亦即，VLast(i) =
Vm(i)，做爲下一個階段用的基線電壓 步驟450 :所有被編程之單元均超過目前之階段用的 位準？如果是那種情況，則進行到步驟460，否則回到步 驟4 3 4，以繼繪編程該塊中剩餘的卓兀’直到最後一·個單 元已經超過目前階段的位準。如果編程已經超預定之最大 容許數目的脈波，則起動預定的異常處理，並且典型地， 一誤差處理例行程序設置於其中 步驟460 :階段=最終階段？如果不是，則進行到步 驟420，以開始下一個階段，否則，進行到步驟470 經濟部智慧財產局員工消費合作社印製 步驟470 :完成，該塊的單元i = 1到k之編程結束 本發明之實施例已經參照非揮發性半導體記憶體來予 以討論，而此非揮發性半導體記憶體含有一電荷儲存浮動 閘極或電介質層，但是，本發明之各種態樣可以被應用到 。 任何類型的非揮發性記憶體，其中，可以經由依狀態而變 、最佳控制之電壓編程脈波的應用來實施精密編程，舉例 來說，此方法可以被應用到多重電介質儲存裝置，例如金 屬氮氧化矽（MNOS)或多晶矽氮氧化矽（SONOS)裝置。同樣 地，也可以應用到MROM裝置。 在已經被敘述之本發明的實施例爲較佳實施的同時， 習於此技者將會了解到其各種情形也是可能的，因此，使 本發明能夠在附加之申請專利範圍的全部範圍內受到保護 〇 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 -28-

Claims (1)

  1. 556194 A8 B8 C8 D8 六、申請專利範圍 1 1、 一種編程一群並聯的記憶體單元之方法，各記憶 體單元具有一電荷儲存，個別可編程至一目標電荷位準， 該位準對應於其多個記憶狀態中的一目標記憶狀態，該方 法包括： 提供多個電壓位準，用以將一記憶體單元編程至該多 個記億狀態中的其中一個記憶狀態； 爲該群中的各記憶體單元選擇該多個電壓位準中的其 中一個電壓位準，該所選擇之電壓位準爲記憶體單元之目 標記憶狀態的函數； 產生一編程電壓，做爲用於各記憶體單元之所選擇電 壓的函數；以及 編程該群並聯的記憶體單元。 2、 如申請專利範圍第1項之方法，另包括： 爲該群中之各單元產生一編程電壓波形，各該編程電 壓波形具有一初始振幅，其係爲各單元所選擇之該電壓位 準的函數。 3、 如申請專利範圍第2項之方法，其中該編程電壓 波形包含一序列的電壓脈波。 4、 如申請專利範圍第3項之方法，其中施加該序列 之電壓脈波的一初始電壓脈波使各單元編程朝向其目標記 憶狀態，但是不超過該目標記憶狀態。 5、 如申請專利範圍第3項方法，其中該序列之電壓 脈波具有隨著時間而增加的振幅。 6、 如申請專利範圍第3項之方法，另包括： 本紙張尺度適用中國國家標準（CNS ) M規格（21〇X297公釐） ---------- (請先閲讀背面之注意事項再填寫本頁) -一口 經濟部智慧財產局員工消費合作社印製 -29 - 8 8 8 8 ABCD 2 556194 六、申請專利範圍 U)藉由將一來自與各單元有關之編程電壓波形之該 序列電壓脈波的脈波施加於各單元，以編程該群並聯的記 憶體單元； (b) 藉由判定各單元是否已經被編程至一與各記憶體 單元之目標狀態有關的預定位準，以驗證該群並聯的記億 體單元； (c) 當任何來自該群之單元已經被編程至其預定位準 時，抑制該任何單元進一步編程；以及 (d) 重複.（a), (b)及（c)，直到該群中所有的單元已經被 編程至他們的預定位準爲止。 7、 如申請專利範圍第6項之方法，其中該重複步驟 當其已經反複超過預定數目之次數時也終止。 8、 如申請專利範圍第6項之方法，其中直到終止爲 止之該（a)-(d)的重複循環構成其中一編程階段，並且該方 法另包括一或多個額外的編程階段，各階段具有其相關序 列之電壓脈波及預定位準。 9、 如申請專利範圍第8項之方法，其中各連續階段 使用一序列的電壓脈波，其從先前的階段產生一較細微的 編程步驟。 10、 如申請專利範圍第8項之方法，其中各連續階段 使用係較接近於目標狀態之預定位準。 11、 如申請專利範圍第8項之方法，其中一預定的最 後階段使用具有該群之各單元已被編程至他們個別的目標 狀態之預定位準。 本紙張尺度適用中國國家標準（CNS ) Α4規格（21 OX297公釐） --------— (请先閱讀背面之注意事項再填寫本育) 、1T £ k i £ -30- A8 B8 C8 D8 、申請專利範圍 3 i 2、如申請專利範圍第8項之方法，其中各單元接收 到不超過20個編程脈波。 i 3、如申請專利範圍第1項到第1 2項中任一項之方 法，其中各單元儲存兩個記憶狀態的其中一個記憶狀態。 i 4、如申請專利範圍第1項到第1 2項中任一項之方 法，其中各單元儲存超過兩個記憶狀態。 i 5、如申請專利範圍第1項到第1 2項中任一項之方 法，其中各單元儲存丨6個記憶狀態的其中一個記憶狀態 〇 1 6、一種非揮發性記憶體，包括： 一陣列之記憶體單元，各記憶體單元具有一電荷儲存 ’個別可編程至一相關之目標電荷位準，該位準對應於其 多個記憶狀態中的一目標記憶狀態； 一電源匯流排，平行地供應多個電壓，用以將一記憶 體單元編程至該多個記憶狀態中的其中一個記憶狀態；以 及 一平行編程系統，用以編程該群並聯的記憶體單元， 該平行編程系統具有多個編程電路，各編程電路用於該群 中之各單元，各編程電路另包括： 一電壓選擇器，自該電源匯流排中選擇該多個電壓的 其中一電壓，該所選擇之電壓爲相關記憶體單元之目標狀 態的函數，使得該所選擇之電壓對該編程電路來說係最佳 的’以產生一編程電壓，用以使記憶狀態編程朝向其目標 記憶狀態。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------- (請先閲讀背面之注意事項再填寫本頁) 一" 絰濟部智慧时產¾員工消費合泎杜印製 -31 - 556194 8 8 8 8 ABCD 六、申請專利範圍 4 1 7、如申請專利範圍第1 6項之非揮發性記憶體，其 中該編程電路另包括： ’ (請先閲讀背面之注意事項再填寫本頁) 一第一編程電壓波形產生器，被連接以接收該所選擇 之電壓，以產生一具有初始振幅之第一編程電壓波形，而 該初始振幅係該所選擇之電壓的函數； 一感測放大器，用以判定記憶體單元之所編程的狀態 ;以及 一編程抑制電路，回應於該感測放大器，用以每當記 憶體單元之所編程的狀態已經超過第一預定位準時抑制該 單元的進一步編程。 18、如申請專利範圍第17項之非揮發性記憶體，另 包括： 一儲存元件，用以儲存最後的編程電壓，其致使相關 單元之所編程的狀態超過第一預定位準； 一第二編程電壓波形產生器，回應於爲產生第二編程 電壓所儲存之該最後的編程電壓；以及 經濟部智慧財產局員工消费合作社印製 一控制器，用以在該群中所有的記憶體單元都已經超 過第一預定位準之後，致能該第二編程電壓波形產生器。 本紙張尺度適用中國國家襟準（CNS ) A4規格（210X 297公釐） -32-
TW091103312A 2001-02-26 2002-02-25 Non-volatile memory with improved programming and method therefor TW556194B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/793,370 US6738289B2 (en) 2001-02-26 2001-02-26 Non-volatile memory with improved programming and method therefor

Publications (1)

Publication Number Publication Date
TW556194B true TW556194B (en) 2003-10-01

Family

ID=25159763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103312A TW556194B (en) 2001-02-26 2002-02-25 Non-volatile memory with improved programming and method therefor

Country Status (10)

Country Link
US (5) US6738289B2 (zh)
EP (2) EP1978526A1 (zh)
JP (1) JP2004519804A (zh)
KR (1) KR20030014207A (zh)
CN (1) CN1460268A (zh)
AT (1) ATE386327T1 (zh)
AU (1) AU2002242219A1 (zh)
DE (1) DE60225005T2 (zh)
TW (1) TW556194B (zh)
WO (1) WO2002069346A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570518B2 (en) 2004-06-15 2009-08-04 Sandisk Corporation Concurrent programming of non-volatile memory

Families Citing this family (216)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US6894343B2 (en) 2001-05-18 2005-05-17 Sandisk Corporation Floating gate memory cells utilizing substrate trenches to scale down their size
US6936887B2 (en) 2001-05-18 2005-08-30 Sandisk Corporation Non-volatile memory cells utilizing substrate trenches
US6762092B2 (en) * 2001-08-08 2004-07-13 Sandisk Corporation Scalable self-aligned dual floating gate memory cell array and methods of forming the array
KR100432884B1 (ko) * 2001-08-28 2004-05-22 삼성전자주식회사 공유된 행 선택 구조를 갖는 불 휘발성 반도체 메모리 장치
US6925007B2 (en) 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6897522B2 (en) 2001-10-31 2005-05-24 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
KR20030060139A (ko) * 2002-01-07 2003-07-16 삼성전자주식회사 스플리트 게이트형 비휘발성 메모리 소자 및 그 제조방법
JP4192510B2 (ja) * 2002-06-14 2008-12-10 日本電気株式会社 半導体装置
US6894930B2 (en) 2002-06-19 2005-05-17 Sandisk Corporation Deep wordline trench to shield cross coupling between adjacent cells for scaled NAND
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6864106B1 (en) * 2002-08-12 2005-03-08 Advanced Micro Devices, Inc. Method and system for detecting tunnel oxide encroachment on a memory device
US7196931B2 (en) * 2002-09-24 2007-03-27 Sandisk Corporation Non-volatile memory and method with reduced source line bias errors
US6983428B2 (en) * 2002-09-24 2006-01-03 Sandisk Corporation Highly compact non-volatile memory and method thereof
US6987693B2 (en) * 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7046568B2 (en) 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
EP1543529B1 (en) * 2002-09-24 2009-11-04 SanDisk Corporation Non-volatile memory and its sensing method
US7327619B2 (en) * 2002-09-24 2008-02-05 Sandisk Corporation Reference sense amplifier for non-volatile memory
US7324393B2 (en) * 2002-09-24 2008-01-29 Sandisk Corporation Method for compensated sensing in non-volatile memory
US7443757B2 (en) 2002-09-24 2008-10-28 Sandisk Corporation Non-volatile memory and method with reduced bit line crosstalk errors
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7031192B1 (en) * 2002-11-08 2006-04-18 Halo Lsi, Inc. Non-volatile semiconductor memory and driving method
JP4205938B2 (ja) * 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
JP4667719B2 (ja) * 2003-01-17 2011-04-13 スパンション エルエルシー 不揮発性多値半導体メモリ
US6944063B2 (en) 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7630237B2 (en) 2003-02-06 2009-12-08 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
US6856551B2 (en) * 2003-02-06 2005-02-15 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
US6839281B2 (en) * 2003-04-14 2005-01-04 Jian Chen Read and erase verify methods and circuits suitable for low voltage non-volatile memories
US6950348B2 (en) 2003-06-20 2005-09-27 Sandisk Corporation Source controlled operation of non-volatile memories
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7064980B2 (en) 2003-09-17 2006-06-20 Sandisk Corporation Non-volatile memory and method with bit line coupled compensation
US7177199B2 (en) * 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory
US7057931B2 (en) * 2003-11-07 2006-06-06 Sandisk Corporation Flash memory programming using gate induced junction leakage current
US20050251617A1 (en) * 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
US6888758B1 (en) * 2004-01-21 2005-05-03 Sandisk Corporation Programming non-volatile memory
US7372730B2 (en) * 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
US7068539B2 (en) * 2004-01-27 2006-06-27 Sandisk Corporation Charge packet metering for coarse/fine programming of non-volatile memory
US7139198B2 (en) * 2004-01-27 2006-11-21 Sandisk Corporation Efficient verification for coarse/fine programming of non-volatile memory
US7002843B2 (en) * 2004-01-27 2006-02-21 Sandisk Corporation Variable current sinking for coarse/fine programming of non-volatile memory
US7023733B2 (en) * 2004-05-05 2006-04-04 Sandisk Corporation Boosting to control programming of non-volatile memory
US7020026B2 (en) * 2004-05-05 2006-03-28 Sandisk Corporation Bitline governed approach for program control of non-volatile memory
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7173859B2 (en) 2004-11-16 2007-02-06 Sandisk Corporation Faster programming of higher level states in multi-level cell flash memory
US7092290B2 (en) * 2004-11-16 2006-08-15 Sandisk Corporation High speed programming system with reduced over programming
US7242618B2 (en) * 2004-12-09 2007-07-10 Saifun Semiconductors Ltd. Method for reading non-volatile memory cells
US7158421B2 (en) 2005-04-01 2007-01-02 Sandisk Corporation Use of data latches in multi-phase programming of non-volatile memories
US7420847B2 (en) * 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
US7120051B2 (en) * 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
US7849381B2 (en) 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
US7130210B2 (en) * 2005-01-13 2006-10-31 Spansion Llc Multi-level ONO flash program algorithm for threshold width control
US7251160B2 (en) 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7463521B2 (en) 2005-04-01 2008-12-09 Sandisk Corporation Method for non-volatile memory with managed execution of cached data
TWI410974B (zh) * 2005-04-01 2013-10-01 Sandisk Technologies Inc 於編程失敗後具有資料回復之複數狀態記憶體
US7447078B2 (en) 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
JP4907896B2 (ja) * 2005-04-12 2012-04-04 株式会社東芝 不揮発性半導体記憶装置
US7339834B2 (en) * 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7342833B2 (en) * 2005-08-23 2008-03-11 Freescale Semiconductor, Inc. Nonvolatile memory cell programming
US8116142B2 (en) * 2005-09-06 2012-02-14 Infineon Technologies Ag Method and circuit for erasing a non-volatile memory cell
US7286406B2 (en) * 2005-10-14 2007-10-23 Sandisk Corporation Method for controlled programming of non-volatile memory exhibiting bit line coupling
US7206235B1 (en) 2005-10-14 2007-04-17 Sandisk Corporation Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling
US20070087503A1 (en) * 2005-10-17 2007-04-19 Saifun Semiconductors, Ltd. Improving NROM device characteristics using adjusted gate work function
US7301817B2 (en) * 2005-10-27 2007-11-27 Sandisk Corporation Method for programming of multi-state non-volatile memory using smart verify
US7366022B2 (en) * 2005-10-27 2008-04-29 Sandisk Corporation Apparatus for programming of multi-state non-volatile memory using smart verify
KR101357076B1 (ko) 2005-12-28 2014-02-11 샌디스크 테크놀로지스, 인코포레이티드 비휘발성 메모리에서 보상된 감지를 위한 기준 감지 증폭기및 방법
US7349264B2 (en) * 2005-12-28 2008-03-25 Sandisk Corporation Alternate sensing techniques for non-volatile memories
US7616481B2 (en) * 2005-12-28 2009-11-10 Sandisk Corporation Memories with alternate sensing techniques
US7310255B2 (en) * 2005-12-29 2007-12-18 Sandisk Corporation Non-volatile memory with improved program-verify operations
US7224614B1 (en) * 2005-12-29 2007-05-29 Sandisk Corporation Methods for improved program-verify operations in non-volatile memories
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
DE602006011451D1 (de) 2006-06-21 2010-02-11 Hynix Semiconductor Inc Verfahren und Vorrichtung zum elektrischen Programmieren von Halbleiterspeicherzellen
US7489549B2 (en) * 2006-06-22 2009-02-10 Sandisk Corporation System for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7486561B2 (en) 2006-06-22 2009-02-03 Sandisk Corporation Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7483305B2 (en) * 2006-08-28 2009-01-27 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
WO2008024688A2 (en) * 2006-08-25 2008-02-28 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
US7606091B2 (en) * 2006-09-12 2009-10-20 Sandisk Corporation Method for non-volatile memory with reduced erase/write cycling during trimming of initial programming voltage
US7453731B2 (en) * 2006-09-12 2008-11-18 Sandisk Corporation Method for non-volatile memory with linear estimation of initial programming voltage
US7606077B2 (en) * 2006-09-12 2009-10-20 Sandisk Corporation Non-volatile memory with reduced erase/write cycling during trimming of initial programming voltage
US7599223B2 (en) * 2006-09-12 2009-10-06 Sandisk Corporation Non-volatile memory with linear estimation of initial programming voltage
US7696044B2 (en) * 2006-09-19 2010-04-13 Sandisk Corporation Method of making an array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
US7646054B2 (en) * 2006-09-19 2010-01-12 Sandisk Corporation Array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
US7474561B2 (en) * 2006-10-10 2009-01-06 Sandisk Corporation Variable program voltage increment values in non-volatile memory program operations
US7450426B2 (en) * 2006-10-10 2008-11-11 Sandisk Corporation Systems utilizing variable program voltage increment values in non-volatile memory program operations
WO2008053473A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Memory cell readout using successive approximation
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
KR100836762B1 (ko) * 2006-12-11 2008-06-10 삼성전자주식회사 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7642160B2 (en) * 2006-12-21 2010-01-05 Sandisk Corporation Method of forming a flash NAND memory cell array with charge storage elements positioned in trenches
US7800161B2 (en) * 2006-12-21 2010-09-21 Sandisk Corporation Flash NAND memory cell array with charge storage elements positioned in trenches
US7570520B2 (en) * 2006-12-27 2009-08-04 Sandisk Corporation Non-volatile storage system with initial programming voltage based on trial
US7551482B2 (en) * 2006-12-27 2009-06-23 Sandisk Corporation Method for programming with initial programming voltage based on trial
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US7564711B2 (en) 2007-02-20 2009-07-21 Sandisk Corporation Multiple pass write sequence for non-volatile storage
EP2458592B1 (en) * 2007-02-20 2014-03-26 SanDisk Technologies, Inc. Multiple pass write sequence for non-volatile storage
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US7745285B2 (en) 2007-03-30 2010-06-29 Sandisk Corporation Methods of forming and operating NAND memory with side-tunneling
US7643348B2 (en) * 2007-04-10 2010-01-05 Sandisk Corporation Predictive programming in non-volatile memory
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US7936599B2 (en) * 2007-06-15 2011-05-03 Micron Technology, Inc. Coarse and fine programming in a solid state memory
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US7660151B2 (en) * 2007-09-17 2010-02-09 Qimonda Ag Method for programming an integrated circuit, method for programming a plurality of cells, integrated circuit, cell arrangement
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
KR101301773B1 (ko) * 2007-10-25 2013-09-02 삼성전자주식회사 멀티 비트 프로그래밍 장치 및 방법
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US7688638B2 (en) * 2007-12-07 2010-03-30 Sandisk Corporation Faster programming of multi-level non-volatile storage through reduced verify operations
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7800945B2 (en) * 2008-06-12 2010-09-21 Sandisk Corporation Method for index programming and reduced verify in nonvolatile memory
US7826271B2 (en) * 2008-06-12 2010-11-02 Sandisk Corporation Nonvolatile memory with index programming and reduced verify
US7813172B2 (en) 2008-06-12 2010-10-12 Sandisk Corporation Nonvolatile memory with correlated multiple pass programming
US7796435B2 (en) * 2008-06-12 2010-09-14 Sandisk Corporation Method for correlated multiple pass programming in nonvolatile memory
JP5395167B2 (ja) * 2008-06-12 2014-01-22 サンディスク テクノロジィース インコーポレイテッド 相関複数パスプログラミングのための不揮発性メモリおよび方法
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7715235B2 (en) * 2008-08-25 2010-05-11 Sandisk Corporation Non-volatile memory and method for ramp-down programming
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US7821840B2 (en) * 2008-11-24 2010-10-26 Spansion Llc Multi-phase programming of multi-level memory
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US20110002169A1 (en) 2009-07-06 2011-01-06 Yan Li Bad Column Management with Bit Information in Non-Volatile Memory Systems
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8305812B2 (en) * 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US20110153912A1 (en) * 2009-12-18 2011-06-23 Sergey Anatolievich Gorobets Maintaining Updates of Multi-Level Non-Volatile Memory in Binary Non-Volatile Memory
US8468294B2 (en) * 2009-12-18 2013-06-18 Sandisk Technologies Inc. Non-volatile memory with multi-gear control using on-chip folding of data
US8725935B2 (en) 2009-12-18 2014-05-13 Sandisk Technologies Inc. Balanced performance for on-chip folding of non-volatile memories
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8416624B2 (en) 2010-05-21 2013-04-09 SanDisk Technologies, Inc. Erase and programming techniques to reduce the widening of state distributions in non-volatile memories
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8472280B2 (en) 2010-12-21 2013-06-25 Sandisk Technologies Inc. Alternate page by page programming scheme
US8588007B2 (en) 2011-02-28 2013-11-19 Micron Technology, Inc. Leakage measurement systems
US9342446B2 (en) 2011-03-29 2016-05-17 SanDisk Technologies, Inc. Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache
US8634264B2 (en) 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
US8792285B2 (en) * 2011-12-02 2014-07-29 Macronix International Co., Ltd. Page buffer circuit
TWI497501B (zh) * 2011-12-30 2015-08-21 Macronix Int Co Ltd 頁面緩衝器電路
US8737132B2 (en) * 2012-01-06 2014-05-27 Sandisk Technologies Inc. Charge cycling by equalizing the source and bit line levels between pulses during no-verify write operations for NAND flash memory
US8797802B2 (en) * 2012-03-15 2014-08-05 Macronix International Co., Ltd. Method and apparatus for shortened erase operation
CN103310839B (zh) * 2012-03-15 2016-01-20 旺宏电子股份有限公司 缩短擦除操作的方法与装置
US8681548B2 (en) 2012-05-03 2014-03-25 Sandisk Technologies Inc. Column redundancy circuitry for non-volatile memory
CN102682845B (zh) * 2012-05-09 2018-10-16 上海华虹宏力半导体制造有限公司 Eeprom存储单元以及eeprom存储器
US9076506B2 (en) 2012-09-28 2015-07-07 Sandisk Technologies Inc. Variable rate parallel to serial shift register
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
US8897080B2 (en) 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register
CN102915071A (zh) * 2012-10-23 2013-02-06 南京航空航天大学 面向混合信号处理的低电压低功耗开关电流采样保持电路
US8971128B2 (en) 2013-01-31 2015-03-03 Sandisk Technologies Inc. Adaptive initial program voltage for non-volatile memory
US9349469B2 (en) 2014-10-02 2016-05-24 Macronix International Co., Ltd. Program verify with multiple sensing
US9887009B2 (en) 2014-10-14 2018-02-06 Macronix International Co., Ltd. Memory page buffer with simultaneous multiple bit programming capability
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
US9224502B1 (en) 2015-01-14 2015-12-29 Sandisk Technologies Inc. Techniques for detection and treating memory hole to local interconnect marginality defects
US10032524B2 (en) 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects
JP5909294B1 (ja) * 2015-03-11 2016-04-26 力晶科技股▲ふん▼有限公司 不揮発性記憶装置のための書き込み回路及び方法、並びに不揮発性記憶装置
US9564219B2 (en) 2015-04-08 2017-02-07 Sandisk Technologies Llc Current based detection and recording of memory hole-interconnect spacing defects
US9269446B1 (en) 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells
TWI646551B (zh) * 2017-05-10 2019-01-01 慧榮科技股份有限公司 儲存裝置、記錄方法以及預載方法
CN108877856B (zh) 2017-05-10 2021-02-19 慧荣科技股份有限公司 储存装置、记录方法以及预载方法
US10748622B2 (en) 2019-01-21 2020-08-18 Sandisk Technologies Llc State adaptive predictive programming
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1224062B (it) * 1979-09-28 1990-09-26 Ates Componenti Elettron Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile
US4628487A (en) * 1984-08-14 1986-12-09 Texas Instruments Incorporated Dual slope, feedback controlled, EEPROM programming
US4945393A (en) * 1988-06-21 1990-07-31 At&T Bell Laboratories Floating gate memory circuit and apparatus
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp., Santa Clara Austausch von fehlerhaften Speicherzellen einer EEprommatritze
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
JP3448051B2 (ja) * 1990-03-31 2003-09-16 株式会社東芝 不揮発性半導体記憶装置
US5239505A (en) * 1990-12-28 1993-08-24 Intel Corporation Floating gate non-volatile memory with blocks and memory refresh
US5220531A (en) * 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback
US6002614A (en) * 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5602789A (en) * 1991-03-12 1997-02-11 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile and multi-level memory systemn with write-verify controller
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US5267218A (en) * 1992-03-31 1993-11-30 Intel Corporation Nonvolatile memory card with a single power supply input
US5910912A (en) * 1992-10-30 1999-06-08 International Business Machines Corporation Flash EEPROM with dual-sidewall gate
US5623436A (en) * 1993-06-17 1997-04-22 Information Storage Devices Method and apparatus for adjustment and control of an iterative method of recording analog signals with on-chip trimming techniques
US5555204A (en) * 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US5422842A (en) * 1993-07-08 1995-06-06 Sundisk Corporation Method and circuit for simultaneously programming and verifying the programming of selected EEPROM cells
JP3462894B2 (ja) * 1993-08-27 2003-11-05 株式会社東芝 不揮発性半導体メモリ及びそのデータプログラム方法
JP3737525B2 (ja) * 1994-03-11 2006-01-18 株式会社東芝 半導体記憶装置
US5629890A (en) * 1994-09-14 1997-05-13 Information Storage Devices, Inc. Integrated circuit system for analog signal storing and recovery incorporating read while writing voltage program method
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
JPH08263361A (ja) * 1995-03-23 1996-10-11 Mitsubishi Electric Corp フラッシュメモリカード
US5557567A (en) * 1995-04-06 1996-09-17 National Semiconductor Corp. Method for programming an AMG EPROM or flash memory when cells of the array are formed to store multiple bits of data
KR0185611B1 (ko) * 1995-12-11 1999-04-15 김광호 불휘발성 반도체 메모리장치의 고전압 레벨 최적화 회로 및 그 방법
US5729489A (en) * 1995-12-14 1998-03-17 Intel Corporation Programming flash memory using predictive learning methods
US5677869A (en) * 1995-12-14 1997-10-14 Intel Corporation Programming flash memory using strict ordering of states
JPH09180473A (ja) * 1995-12-27 1997-07-11 Nec Corp 不揮発性半導体メモリ装置
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
JP3517081B2 (ja) * 1997-05-22 2004-04-05 株式会社東芝 多値不揮発性半導体記憶装置
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6046934A (en) * 1999-01-12 2000-04-04 Macronix International Co., Ltd. Method and device for multi-level programming of a memory cell
US5926409A (en) * 1997-09-05 1999-07-20 Information Storage Devices, Inc. Method and apparatus for an adaptive ramp amplitude controller in nonvolatile memory application
KR100327421B1 (ko) * 1997-12-31 2002-07-27 주식회사 하이닉스반도체 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법
US6040993A (en) * 1998-02-23 2000-03-21 Macronix International Co., Ltd. Method for programming an analog/multi-level flash EEPROM
JP2000040382A (ja) * 1998-07-23 2000-02-08 Sony Corp 不揮発性半導体記憶装置およびそのデータ書き込み方法
IT1303204B1 (it) * 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
US6567302B2 (en) * 1998-12-29 2003-05-20 Micron Technology, Inc. Method and apparatus for programming multi-state cells in a memory device
US6103573A (en) * 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US6301161B1 (en) * 2000-04-25 2001-10-09 Winbond Electronics Corporation Programming flash memory analog storage using coarse-and-fine sequence
US6928001B2 (en) * 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6738289B2 (en) * 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
US6621742B1 (en) * 2002-04-29 2003-09-16 Fujitsu Limited System for programming a flash memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570518B2 (en) 2004-06-15 2009-08-04 Sandisk Corporation Concurrent programming of non-volatile memory
US7796444B2 (en) 2004-06-15 2010-09-14 Sandisk Corporation Concurrent programming of non-volatile memory
US7821835B2 (en) 2004-06-15 2010-10-26 Sandisk Corporation Concurrent programming of non-volatile memory

Also Published As

Publication number Publication date
AU2002242219A1 (en) 2002-09-12
US7139465B2 (en) 2006-11-21
DE60225005T2 (de) 2009-02-12
ATE386327T1 (de) 2008-03-15
KR20030014207A (ko) 2003-02-15
JP2004519804A (ja) 2004-07-02
EP1978526A1 (en) 2008-10-08
US6738289B2 (en) 2004-05-18
US20070091681A1 (en) 2007-04-26
WO2002069346A2 (en) 2002-09-06
US20040174744A1 (en) 2004-09-09
US20050213361A1 (en) 2005-09-29
EP1393323B1 (en) 2008-02-13
CN1460268A (zh) 2003-12-03
US20070002633A1 (en) 2007-01-04
WO2002069346A3 (en) 2003-02-13
US20020118574A1 (en) 2002-08-29
DE60225005D1 (de) 2008-03-27
EP1393323A2 (en) 2004-03-03

Similar Documents

Publication Publication Date Title
TW556194B (en) Non-volatile memory with improved programming and method therefor
US10559368B1 (en) Non-volatile memory with countermeasures for select gate disturb during program pre-charge
JP4344769B2 (ja) 低電圧動作のメモリ検知回路および方法
US8363468B2 (en) Semiconductor memory device
KR100259972B1 (ko) 메모리 셀당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 메모리 장치
TW522401B (en) An improved integrated circuit memory device having interleaved read and program capabilities and methods of operating same
KR101127413B1 (ko) 개선된 부분 페이지 프로그램 능력을 가진 비휘발성 메모리및 제어
JP5043827B2 (ja) 不揮発性メモリの複数段階プログラミングにおけるデータラッチの使用
KR100675959B1 (ko) 플래시 메모리를 위한 다수 뱅크의 동시 동작
JP4988156B2 (ja) 隣接フィールドエラーが低減された不揮発性メモリおよび方法
JP3889699B2 (ja) 不揮発性半導体記憶装置及びそのデータ書き込み方法
JP2008535141A (ja) ソース線バイアス誤差に対してコントロールゲート補償を用いる不揮発性メモリおよび方法
JP2008535140A (ja) ソース線バイアス誤差に対する補償を用いる不揮発性メモリおよび方法
US20130308389A1 (en) Word line kicking when sensing non-volatile storage
TW201044392A (en) Non-volatile memory and method for ramp-down programming
TW201342377A (zh) 在反及快閃記憶體之寫入操作期間藉由等化及調節源極、井及位元線位準的電荷循環
US8189394B2 (en) Page buffer circuit of nonvolatile memory device and method of operating the same
JP2009522705A (ja) 不揮発性メモリにおける補償感知のための基準センス増幅器および方法
JPH10199269A (ja) 多重ビットメモリセルのデータのセンシング装置及び方法
JPH0982097A (ja) 半導体不揮発性記憶装置およびそれを用いたコンピュータシステム
JP4294977B2 (ja) 不揮発性記憶装置
JP2006185483A (ja) 不揮発性記憶装置
US20230410921A1 (en) Three-bit-per-cell programming using a four-bit-per-cell programming algorithm
TWI302312B (en) Method for reading nand memory device and memory cell array thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees