CN102915071A - 面向混合信号处理的低电压低功耗开关电流采样保持电路 - Google Patents
面向混合信号处理的低电压低功耗开关电流采样保持电路 Download PDFInfo
- Publication number
- CN102915071A CN102915071A CN2012104039552A CN201210403955A CN102915071A CN 102915071 A CN102915071 A CN 102915071A CN 2012104039552 A CN2012104039552 A CN 2012104039552A CN 201210403955 A CN201210403955 A CN 201210403955A CN 102915071 A CN102915071 A CN 102915071A
- Authority
- CN
- China
- Prior art keywords
- current
- low
- voltage
- output
- holding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种面向混合信号处理的低电压低功耗开关电流采样保持电路,主要包括电流镜、选通开关、电流取反器、改进的甲乙类存储单元四部分。通过一个电流镜对输入电流进行复制,得到两路输出电流;利用脉冲信号对选通开关进行控制实现输出电流相位可选;电流分流器和完全相同的两个基本存储单元共同组成改进的甲乙类存储单元,电流分流器的引入避免了传统甲乙类单元晶体管的堆叠连接,可以显著降低电路的供电电源电压,同时引入翻转电压跟随器技术减小了存储单元的电荷注入误差。
Description
技术领域
本发明涉及采样保持电路设计技术,尤其是一种适用于混合信号处理器的低电压低功耗采样保持电路。
背景技术
微控制器或混合信号处理器在嵌入式测控系统中得到广泛应用。典型的混合信号处理器的主要组成部分是数字电路,其工艺技术应满足数字系统性能最佳要求,为了经济地制造混合信号处理器,需要设计可完全与数字CMOS工艺技术兼容的模拟接口电路。传统上开关电容技术已用于设计混合信号处理器的模拟接口部分,但开关电容技术与数字CMOS工艺不完全兼容,且需要高质量的线性浮置电容。与开关电容技术相比,开关电流技术可以完全采用数字CMOS工艺,且具备高速、宽动态范围、低电压工作的优点,具有很好的发展应用前景。
开关电流技术发展到现在,经历了第一代、第二代基本存储电路,以及增加了反馈技术减少电路固有误差的其他改进电路。为了适应当今电子系统低功耗应用需求,出现了甲乙类开关电流电路。大部分甲乙类开关电流存储电路是以反向串联的方式连接互补晶体管构成的,这些电路无法在超低电压条件下工作,甚至还需要额外的电路来控制其静态电流。除此之外,由时钟馈通引起的开关误差需要设计更复杂的时钟机制,由开关引起的电荷注入误差需要设计误差消除电路。因此,迫切需要研究超低电压下工作的低功耗、高性能的开关电流电路新技术。为此,本文设计一种适用于混合信号处理器的低电压低功耗开关电流采样保持电路。
发明内容
本发明的目的在于解决传统甲乙类开关电流存储电路无法在超低电压下工作的难题,提出一种低电压低功耗开关电流电路设计方法,设计可工作在超低电压条件下的低功耗高性能开关电流采样保持电路,使得这种具有输出电流相位选择能力的采样保持电路能用于混合信号处理器中。
为实现上述目的,本发明的开关电流采样保持电路技术方案包括以下步骤:
1.1两路输入电流获取:通过一个基本电流镜对初始输入电流进行复制,分别作为同相输出和反相输出的输入电流;
1.2输出电流相位选择:利用脉冲信号对选通开关进行控制,闭合开关1得到同相输出电流,闭合开关2得到反相输出电流;
1.3电流取反:当闭合开关2时,对步骤1.1得到的支路电流进行取反,取反过程由取反器实现。
1.4两路输入电流存储:采用改进的甲乙类开关电流存储单元实现电流采样,包括电流分流器和完全相同的两个存储单元,电流分流器预先对输入电流分流,避免了传统甲乙类电路晶体管的堆叠连接,可以降低电路的供电电压。
1.5电流求和:根据KCL法则对步骤1.4存储的两个分支电流进行求和运算,得到最终的输出电流。
根据上述技术方案,本发明提出了一种低电压低功耗高性能开关电流采样保持电路,包括一个电流镜、两个选通开关、一个电流取反器、两个分流器和四个基本存储单元(A、B、C、D),其工作过程为:
2.1输入电流Iin流经电流镜,得到两路输出电流,分别流向选通开关1和开关2;
2.2根据实际需要,控制选通开关闭合,若需要反相输出则闭合开关2,步骤2.1输出的电流继续流入取反器,得到反相输入电流-Iin。
2.3在步骤2.2的基础上,-Iin经过分流器分割得到-Iin1和-Iin2,分别流入基本存储单元C和D;
2.4对基本存储单元C和D的输出电流进行求和,得到采样保持电路的反相输出电流。
同相输出电流的获取无需取反器,其余实现过程与反相输出电流获取相同。
组成电流取反器电路的所有晶体管尺寸相同;分流器包括电压跟随器和三组电流镜。其中电压跟随器为翻转电压跟随器,用于固定柵源极间电压,减少开关断开引起的电荷注入误差,构成翻转电压跟随器的晶体管尺寸相同,偏置电流为1uA;三组电流镜用于实现电流的移位和导向,其全部MOS管尺寸相同。
存储单元包括电压跟随器、基本存储单元和两个时钟控制开关。存储单元电路中两个时钟控制开关具有完全相同的工艺参数,电压跟随器用于消除电荷注入误差,提高电路性能。输出电流相位选择由外界时钟信号控制选通开关决定。
本发明设计的低电压低功耗高性能开关电流采样保持电路,采用分流器技术显著降低了供电电源电压,同时利用翻转电压跟随器技术减小了存储单元的电荷注入误差。本发明的开关电流采样保持电路能在超低电压条件下工作,且输出电流相位可选择,适合应用于混合信号处理器中。
附图说明
图1是本发明的低电压低功耗开关电流采样保持电路组成框图;
图2是本发明的电流取反器电路;
图3是本发明的分流器电路;
图4是本发明的基本存储单元电路。
具体实施方式
下面结合附图对本发明的低电压低功耗开关电流采样保持电路设计进行详细说明:
低电压低功耗开关电流采样保持电路组成如图1所示,其组成主要有一个电流镜、一个电流取反器、两个选通开关、两个分流器、四个基本存储单元。其中,电流镜对初始输入电流进行复制,分别作为同相输出和反相输出的输入电流;两个选通开关为电压控制开关,由脉冲信号进行控制,闭合开关1得到同相输出电流,闭合开关2得到反相输出电流;当闭合开关2时,对该支路电流进行取反,取反过程由取反器实现;然后,采用改进的甲乙类开关电流存储单元实现电流采样,包括电流分流器和完全相同的两个基本存储单元,电流分流器对输入电流分流,避免了传统甲乙类电路晶体管的堆叠连接,可以显著降低电路的供电电压;最后根据KCL法则,对存储单元A和B的输出电流进行求和,得到同相输出电流,对存储单元C和D的输出进行求和,得到反相输出电流。
图1所示的开关电流采样保持电路的工作原理为:利用电流镜对输入电流Iin进行复制拷贝,得到两路输出电流;根据实际需要控制选通开关。若需要同相输出电流,则闭合开关1,反之闭合开关2;如果闭合开关1,则电流继续流入分流器1,得到两个输出电流Iin1和Iin2,分别流入存储单元A和B,得到输出电流Iout1和Iout2,最后在输出节点求和得到同相输出电流Iout;如果闭合开关2,则首先需要对电流进行取反操作,继续流入分流器2得到-Iin1和-Iin2,经过存储单元C和D采样,最后在输出节点得到反相输出电流-Iout。
图2是电流取反器,电路中所有PMOS源极接VCC,所有NMOS源极接地。为了实现电流结构对称,MA1和MA4完全相同,MA2、MA3、MA5、MA6完全相同,且所有晶体管尺寸相同。其工作原理为:输入电流和MA1的漏极电流一起注入MA2的漏极,由于电路左右完全对称,则流过MA5漏极的电流与流过MA2的漏极电流相同,MA1和MA4的漏极电流相同,故输出电流Iout大小为Iin,方向与输入电流相反。
图3是分流器电路,由闭环连接的甲乙类跨导电路构成,包括电压跟随器和3组电流镜。电压跟随器为翻转电压跟随器,构成翻转电压跟随器的晶体管尺寸相同,偏置电流为1uA,用于固定柵源极间电压,减少开关断开引起的电荷注入误差;M9-M10、M11-M12、M13-M14分别构成三组完全相同的电流镜,且组成电流镜的MOS尺寸相同,用于实现电流的移位和导向。;M3-M8的晶体管尺寸相同,M1和M2具有相同的尺寸。参考电压Vref、供电电源VDD和偏置电流Io用于偏置所有的晶体管工作在饱和区。具体工作过程为:Iin从M5和M9的漏极流入,被分割成两部分电流,分别是M5的漏极电流Ii1和M9的漏极电流Ii2。M9和M10组成电流镜,则M8的漏极电流也为Ii2。因Ii1和Ii2分别拷贝到M4和M7中,故由M11和M12组成的电流镜可获得Ii1,通过M13和M14组成的电流镜电路可得到Ii2。
图4是存储单元电路,包括改进的基本存储单元和用于消除电荷注入误差的翻转电压跟随器及两个时钟控制开关。电路采用0.13um n-well CMOS工艺设计,为了使所有晶体管工作在强反型饱和区,供电电源电压需要满足:
VDD=|Vtp|+Veffo+Veff1-3+Veff4
其中,Vtp是PMOS管的阈值电压,Veffo是电流源Io工作需要的最小电压,Veffi是各晶体管实际电压值。由于在0.13um n-well CMOS工艺下PMOS和NMOS的阈值电压近似为0.3V,则在低电流条件下能实现低于1V的超低电压工作。
为了最小化电荷注入误差,开关S1和S2的尺寸应设置为最小,且具有完全相同的工艺参数。电压跟随器是由MC3、MC4以及偏置电流Io组成的翻转电压跟随器,翻转电压跟随器具有更稳定的电压跟随能力,与原始电压跟随器相比,不受负载电流的影响,且MC3源极节点的阻抗非常低。MC1、MC2与MC3具有相同的尺寸参数,因此其柵源极间电容是相等的。在采样阶段,开关闭合,输入电流通过电流镜电路产生输出电流;保持阶段,开关断开,S2漏源极间流出的电荷对MC4的栅极电压造成影响,假设电压变化为ΔVg;同样S1泄漏电荷对MC1的栅极电压产生ΔVg的变化,通过电压跟随器,使得MC4的源极电压变化也为ΔVg,由此保证MC4柵源极间电压变化近似为0,使得输出电流近似保持不变,故该方法可以消除大部分电荷注入误差。
存储单元工作过程为:采样阶段,开关S1、S2闭合,MC1、MC3、MC4源极电压相等,输入电流对MC3和MC4栅源极间电容充电,充电稳定后,流过MC3漏极电流为Io-Iin,输出电流为-Iin(“-”表示电流方向);开关断开后,由于MC4柵源电压不变,所以输出电流仍近似为-Iin。
上述具体实施方式不以任何形式限制本发明的技术方案,凡是采用等同替换或等效变换的方式所获得的技术方案均落在本发明的保护范围内。
Claims (7)
1.一种面向混合信号处理的低电压低功耗开关电流采样保持电路设计方案,其特征在于,设计方案包括以下步骤:
(1)两路输入电流获取:通过一个电流镜对初始输入电流进行复制,获得两路输出电流分别作为同相输出和反相输出的输入电流;
(2)输出电流相位选择:利用脉冲信号对选通开关进行控制,闭合开关1得到同相输出电流,闭合开关2得到反相输出电流;
(3)电流取反:当闭合开关2时,对步骤(1)得到的支路电流进行取反,取反过程由取反器实现。
(4)两路输入电流存储:采用改进的甲乙类开关电流存储单元实现电流采样,改进的甲乙类开关电流存储单元包括电流分流器和完全相同的两个存储单元,电流分流器对输入电流分流,避免了传统甲乙类电路晶体管的堆叠连接,可以降低电路的供电电源电压。
(5)电流求和:根据KCL法则对步骤(4)存储的两个分支电流进行求和运算,得到最终的输出电流。
2.一种根据以上设计方案得到的低电压低功耗的高性能开关电流采样保持电路,其特征在于,具体包括:
一个电流镜,对输入电流进行复制,得到两路输出电流;
一个电流取反器,对输入电流取反相,用于反相输出电流的获取;
两个选通开关,采用脉冲信号控制开关闭合,对输出电流相位进行选择;
第一个分流器,对电流镜输出的第一支电流进行分割,输出电流分别作为后续采样保持电路A和B的输入;
第二个分流器,对电流取反器输出的电流进行分割,输出电流分别作为后续采样保持电路C和D的输入;
四个基本存储单元(A、B、C、D),分别对两个分流器的四个输出电流进行采样。
3.根据权利要求2所述的低电压低功耗开关电流采样保持电路,其特征在于,组成电流取反器的全部晶体管尺寸相同,组成电路的NMOS完全相同,PMOS也完全相同,电路结构对称。
4.根据权利要求2所述的低电压低功耗开关电流采样保持电路,其特征在于,采用改进的甲乙类开关电流存储单元实现核心的采样存储电路,包括电流分流器和完全相同的两个存储单元,电流分流器预先对输入电流分流,消除了甲乙类电路晶体管的堆叠连接,使供电电源电压低至1V。
5.根据权利要求2所述的低电压低功耗开关电流采样保持电路,其特征在于,所述分流器包括电压跟随器和三组电流镜,电压跟随器为翻转电压跟随器,构成翻转电压跟随器的晶体管尺寸相同,用于固定柵源极间电压,减少开关断开引起的电荷注入误差;三组电流镜电路完全相同,组成三组电流镜的MOS管尺寸相同,用于实现电流的移位和导向。
6.根据权利要求2所述的低电压低功耗开关电流采样保持电路,其特征在于,所述存储单元包括电压跟随器、基本存储单元和两个时钟控制开关,存储单元中两个时钟控制开关具有完全相同的工艺参数。
7.根据权利要求2所述的低电压低功耗开关电流采样保持电路,其特征在于,所述输出电流相位选择由外界时钟信号控制选通开关决定,既可以分别得到同相、反相电流,也可以同时得到两相电流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104039552A CN102915071A (zh) | 2012-10-23 | 2012-10-23 | 面向混合信号处理的低电压低功耗开关电流采样保持电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104039552A CN102915071A (zh) | 2012-10-23 | 2012-10-23 | 面向混合信号处理的低电压低功耗开关电流采样保持电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102915071A true CN102915071A (zh) | 2013-02-06 |
Family
ID=47613471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012104039552A Pending CN102915071A (zh) | 2012-10-23 | 2012-10-23 | 面向混合信号处理的低电压低功耗开关电流采样保持电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102915071A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101767172B1 (ko) | 2016-09-12 | 2017-08-10 | 서울과학기술대학교 산학협력단 | 클락-피드스루(clock-feedthrough) 최소화하기 위한 전류메모리 회로 |
CN112987840A (zh) * | 2019-12-16 | 2021-06-18 | 长鑫存储技术有限公司 | 电压产生电路 |
CN115268540A (zh) * | 2021-04-29 | 2022-11-01 | 圣邦微电子(北京)股份有限公司 | 一种具有采样保持功能的带隙基准电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997008710A2 (en) * | 1995-08-31 | 1997-03-06 | Philips Electronics N.V. | Current memory |
CN1234902A (zh) * | 1996-09-16 | 1999-11-10 | 爱特梅尔股份有限公司 | 用于开关电流存储单元的时钟直通减少系统 |
US20070091681A1 (en) * | 2001-02-26 | 2007-04-26 | Geoffrey Gongwer | Non-Volatile Memory With Improved Programming and Method Therefor |
JP4779113B2 (ja) * | 2005-02-09 | 2011-09-28 | 国立大学法人 名古屋工業大学 | サンプルホールド回路 |
-
2012
- 2012-10-23 CN CN2012104039552A patent/CN102915071A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997008710A2 (en) * | 1995-08-31 | 1997-03-06 | Philips Electronics N.V. | Current memory |
CN1234902A (zh) * | 1996-09-16 | 1999-11-10 | 爱特梅尔股份有限公司 | 用于开关电流存储单元的时钟直通减少系统 |
US20070091681A1 (en) * | 2001-02-26 | 2007-04-26 | Geoffrey Gongwer | Non-Volatile Memory With Improved Programming and Method Therefor |
JP4779113B2 (ja) * | 2005-02-09 | 2011-09-28 | 国立大学法人 名古屋工業大学 | サンプルホールド回路 |
Non-Patent Citations (1)
Title |
---|
谈作伟等: "一种新型高性能开关电流存储单元的设计", 《电子器件》, vol. 32, no. 06, 31 December 2009 (2009-12-31) * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101767172B1 (ko) | 2016-09-12 | 2017-08-10 | 서울과학기술대학교 산학협력단 | 클락-피드스루(clock-feedthrough) 최소화하기 위한 전류메모리 회로 |
CN112987840A (zh) * | 2019-12-16 | 2021-06-18 | 长鑫存储技术有限公司 | 电压产生电路 |
CN115268540A (zh) * | 2021-04-29 | 2022-11-01 | 圣邦微电子(北京)股份有限公司 | 一种具有采样保持功能的带隙基准电路 |
CN115268540B (zh) * | 2021-04-29 | 2023-08-11 | 圣邦微电子(北京)股份有限公司 | 一种具有采样保持功能的带隙基准电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4646988B2 (ja) | 比較器及びa/d変換器 | |
US9048864B2 (en) | Digital to analog converter with current steering source for reduced glitch energy error | |
CN102447476B (zh) | 电流舵型数模转换器 | |
RU2572389C1 (ru) | Быстродействующий драйвер коммутатора разрядного тока цифро-аналогового преобразователя на полевых транзисторах | |
CN208369563U (zh) | 数模转换器 | |
CN102915071A (zh) | 面向混合信号处理的低电压低功耗开关电流采样保持电路 | |
CN102723920B (zh) | 一种运算放大器跨导稳定电路 | |
US9203381B2 (en) | Current mode logic latch | |
CN101881984A (zh) | 基准信号产生器及其方法和系统 | |
CN103312326A (zh) | 具有输出阻抗补偿辅助差分晶体管的数模转换器电流单元 | |
US20130307591A1 (en) | Depletion-mode circuit | |
JP2007227990A (ja) | タイミング生成回路及びそれを用いたデジタル/アナログ変換器 | |
Zheng et al. | A clock-feedthrough compensation technique for bootstrapped switch | |
CN110690900B (zh) | 一种时间域adc全摆幅前端电路 | |
KR101092699B1 (ko) | 동적 바이어스 작동하는 전류기근형 인버터 및 이를 이용한 저전력 델타 시그마 모듈레이터 | |
US10097084B2 (en) | Low voltage switch control | |
CN106301379A (zh) | 一种输出光滑的dac单元电路 | |
CN101908886A (zh) | 基于mos电流模逻辑的10位超高速cmos数模转换器 | |
CN110703849A (zh) | 一种低功耗正弦波转方波电路 | |
GB2530775A (en) | Comparator | |
WO2015069903A1 (en) | A cmos level shifter with reduced high voltage transistor count | |
CN113556122B (zh) | 应用于时间域模数转换器的高速高线性度电压时间转换器 | |
CN110166052B (zh) | 循序渐进式模数转换电路与相关方法 | |
CN112087231B (zh) | 参考电压缓冲电路 | |
CN113517883B (zh) | 一种减小沟道电荷注入效应的自举开关 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130206 |