CN102723920B - 一种运算放大器跨导稳定电路 - Google Patents

Abstract

本发明公开了一种运算放大器跨导稳定电路结构，它属于模拟集成电路技术，特别涉及一种能够稳定运算放大器的跨导，减小工艺偏差以及工作环境对运算放大器输入对管造成的影响，并且能够将不同运算放大器的跨导稳定于同样的值。该结构包含;一跨导跟踪电路301，一差分比较器电路302，一编码电路303，一电流控制电路304。本发明通过采用跨导跟踪电路检测运算放大器跨导的变化，并以此调节运算放大器的工作电流，达到稳定运算放大器跨导的作用；对于多个运算放大器，通过对每个运算放大器跨导的依次调节，可以使其达到一个相同的值，以提高相关电路的性能。

Description

一种运算放大器跨导稳定电路

技术领域

本发明属于模拟集成电路技术领域，特别涉及一种稳定运算放大器跨导的电路结构。 

背景技术

运算放大器（以下简称运放）在几乎所有模拟电路中都扮演着举足轻重的作用，运放的性能在很大意义上决定了整个电路模块的性能。在某些特定电路结构（例如GMC滤波器电路）中，运放的跨导是影响电路性能的最关键因素；而对于多通道的GMC滤波器，更是要求各个通道所使用的运放有着相同的跨导，以达到整体电路的高匹配性。但是，由于工艺偏差、MOS管的失调以及工作环境不相同等因素的存在，运放的跨导往往会随着这些因素发生变化而无法稳定，同时，对于不同运放，要达到跨导一致性更是难上加难。因此，如何稳定运放跨导，是一个有着重大意义的研究课题。 

在CMOS工艺下，常规运放输入对管的跨导（g_m）可以由以下式子表示： 

$g_m=\frac{W}{L}\mathrm{\μ}{C}_{\mathrm{ox}}(V_{\mathrm{GS}}-V_{\mathrm{TH}})=\sqrt{2I_D\frac{W}{L}\mathrm{\μ}{C}_{\mathrm{ox}}}$ （式1） 

其中，V_GS-V_TH为MOS管的过驱动电压，I_D为MOS管的静态工作电流。 

对于工艺的偏差，各MOS管宽长比W/L、迁移率μ、氧化层电容C_ox以及阈值电压V_TH会有不同，造成MOS管跨导的不匹配。已有单级差分运放的结构如图1(a)所示，NM1和NM2为运放的NMOS输入对管，其共用源端为S，漏端分别为D1和D2。NM5为运放的尾电流源NMOS管，R_L为运放的负载电阻。V_C和V_bias分别为运放电流源负载和电流沉的删极偏置电压。图1(b)为其版图示意图。在版图中，通过将两个输入对管的有源区交叉排列，可以有效提高MOS 管NM1和NM2的跨导匹配程度，具体排列方式如图1(b)所示。 

然而，在有些电路中（例如多通道有源滤波器电路），需要同时满足很多个运算放大器都有相同的跨导。由于不能将不同运放的输入对管交叉排列在版图的同一个位置，在这种情况下，图1所示的版图排列方法将不能对不同运放输入对管之间的工艺偏差起到抑制作用。同时，由于版图面积大大增加，在版图中处于不同位置的MOS管之间的工艺偏差将变的明显，这样便会增大MOS管的跨导失配。因此，对于工艺的偏差引入的器件失配，电路层面的校正技术必不可少。 

发明内容

本发明的目的是为了减小传统运算放大器输入对管跨导的失配，实现相同跨导，提高相关电路的性能，特别提供一种通过调节电路工作电流以实现调节输入对管跨导的电路结构，该电路可以调节任意工艺误差对运放输入对管跨导的影响，稳定运放的跨导，适合于需要稳定跨导的电路结构。 

本发明提供的电路是：一种运算放大器跨导稳定电路结构，如图3所示，该电路包含有：一跨导跟踪电路301，一差分比较器电路302，一编码电路303，一电流控制电路304。它们的连接关系是，301电路中（NM1、NM2）运放输入对管的栅极分别接输入信号V_IN+、V_IN-，跨导跟踪管（NM3、NM4）栅极接一恒定电压V_diff，输出差分电压V_cal接入差分比较器电路302的一个差分输入端，并与另一个差分输入端的参考电压V_ref进行比较，302电路的比较结果被输入到编码电路303中，303以此产生控制码，并通过控制码对电流控制电路304进行控制，电路304通过控制流入或者流出跨导跟踪电路301中尾电流源(NM5)管漏端结点P的电流大小，达到调节运放工作电流，以实现调节跨导的作用，达到 所需的跨导值。 

下面对本发明中的跨导跟踪电路做以下分析，来说明本发明的理论根据。 

如图2(a)所示为跨导跟踪电路原理图，它由NMOS晶体管（以下用NM表示）NM1、NM2、NM3、NM4、NM5，PMOS晶体管（以下用PM表示）PM6、PM7，电阻R，开关K1、K2组成。其中NM1和NM2为运放输入对管，NM3、NM4为跨导跟踪管，NM5为运放尾电流源，PM6、PM7为运放负载管，R为跨导跟踪管的负载电阻。线路连接如下：NM1和NM2作为运放输入对管，它们的栅极分别接输入信号V_IN+和V_IN-；跨导跟踪管NM3和NM4的栅极分别接一恒定差分电压V_diff的正、负两端，NM3和NM4的漏端分别通过开关K1、K2分别与阻值相同的电阻R相连，由NM3、NM4和R组成子运放，输出差分电压V_cal，NM1、NM2、NM3、NM4的源端与尾电流源NM5的漏端在P点相连，NM5的栅极偏置电压为V_bias；运放负载管PM6和PM7的栅极偏置电压为V_C。在版图中，如图2(b)所示，跨导跟踪管NM3、NM4与NM1、NM2交叉排列，其尺寸与NM1、NM2管的尺寸的比例系数为1:N（在此例中，N=2），即宽长比之比为(W/L)_3,4=(W/L)_1,2/N，其中(W/L)_3,4和(W/L)_1,2分别为NM3、NM4和NM1NM2的宽长比。由于在版图中，这两对MOS管处于同样的工作环境，因此他们对于工艺偏差以及工作状态有相同敏感性，可以认为其迁移率μ、氧化层电容C_ox以及阈值电压V_TH相同。 

在相等的栅源电压V_GS下，由式1可以得到： 

$g_{m,\mathrm{1,2}}={\left(\frac{W}{L}\right)}_{\mathrm{1,2}}\mathrm{\μ}{C}_{\mathrm{ox}}(V_{\mathrm{GS}}-V_{\mathrm{TH}})={\mathrm{Ng}}_{m\mathrm{3,4}}$ （式2） 

其中g_m1,2和g_m3，4分别为NM1、NM2和NM3、NM4的跨导。 

因此，考虑工艺偏差对跨导的影响，跨导变化量记为Δg_m，有： 

$\mathrm{\Δ}{g}_{m\mathrm{3,4}}=\frac{\mathrm{\Δ}{g}_{m\mathrm{1,2}}}{N}$ （式3） 

由式3可以看出，NM3、NM4可以很好的跟踪工艺偏差对NM1、NM2的跨导的影响。 

在图2(a)中，开关K1、K2闭合，对于NM3、NM4以及负载电阻R所构成的子运放，在子运放跨导跟踪管NM3、NM4栅端加入恒定电压V_diff，有： 

V_cal=V_difg_m3,4R（式4） 

其中，V_cal为该子运放的输出差分电压。 

那么，对于工艺偏差对NM3、NM4的跨导造成的影响Δg_m3,4，子运放输出差分电压变化量ΔV_cal可以表示为： 

$\mathrm{\Δ}{V}_{\mathrm{cal}}=V_{\mathrm{diff}}\mathrm{\Δ}{g}_{m\mathrm{3,4}}\mathrm{\ΔR}=\frac{1}{N}{V}_{\mathrm{diff}}\mathrm{\Δ}{g}_{m\mathrm{1,2}}\mathrm{\ΔR}$ （式5） 

其中，ΔR为工艺偏差对负载电阻R造成的影响 

由式5可以看出，保持V_diff不变，若ΔR为一定值，那么ΔV_cal将线性反映NM1、NM2跨导变化量Δg_m1,2的大小。由此可见，跨导跟踪电路301能够将运放输入对管NM1和NM2的跨导变化量Δg_m1,2转换为子运放的输出差分电压变化量ΔV_cal，通过分析和处理这个电压值，即通过302、303、304三个模块，可以调节输入对管(NM1、NM2)的工作电流，以达到调节跨导的目的。对于不同的运放，保持V_diff和R以及输入对管尺寸相同，即可调节不同工艺偏差对MOS管的影响，实现相同跨导，提高相关电路的性能，以达到本发明的目的。 

附图说明

图1已有技术运放(a)原理图，(b)输入对管版图示意图； 

图2本发明中跨导跟踪电路(a)原理图，(b)输入级版图示意图； 

图3本发明中运算放大器跨导稳定电路结构示意图； 

图4本发明中电流控制电路； 

图5多运放跨导稳定电路结构示意图； 

图6不同运放跨导随时钟周期变化图； 

图7输出控制码与对应开关功能。 

具体实施方式

下面结合附图，给出本发明的具体实施实例。需要说明的是：实施实例中的参数并不影响本发明的一般性。 

图3为一种运算放大器跨导稳定电路，包含有一跨导跟踪电路301，一差分比较器电路302，一编码电路303，一电流控制电路304。 

其中的跨导跟踪电路301主要包含以下3个部分：一由NM1、NM2构成的目标输入对管以及由NM3、NM4构成的跨导跟踪管，其中NM3和NM4的尺寸为目标输入对管尺寸的1/N；一由两个阻值相同的电阻R组成的负载；开关K1、K2提供片选功能。V_C和V_bias分别为运放电流源负载和电流沉的栅极偏置电压。在正常工作时，开关K1、K2闭合，如式4所述，跨导跟踪电路将输入对管NM1和NM2的跨导以差分电压V_cal的形式来表示，交由差分比较器电路302处理。 

其中的差分比较器电路302可实现对两个差分信号的大小进行比较。V_ref为一外部基准电压，正常工作时，比较器比较V_cal和V_ref的大小，若V_cal>V_ref，则输出高电平，若V_cal<V_ref，则输出低电平。 

其中的编码电路303主要由控制码产生电路组成，能产生K位控制码（在此例中，K为4）。在正常工作时，当第一个时钟周期来临，产生值为2^K-1的K位二进制控制码（在此例中为1000），之后每一个时钟周期检测一次比较器输出电平，若为高电平，则控制码的值增加1；若为低电平，则控制码的值减少1。在比较器的输出电平发生转换之后的第一个时钟周期，锁定输出控制码，不再增加或减少。 

其中的电流控制电路304结构如图4所示，主要包含以下2个部分：一由PMOS阵列(在此例中为PM_1~PM_8)以及对应开关（在此例中为S1~S8）组成的电流源，通过开关控制流出节点P的电流；一由NMOS阵列(在此例中为NM_1~NM_7)以及对应开关组成的电流沉，通过开关（在此例中为S9~S15）控制流入节点P的电流。V_P和V_N分别为PMOS阵列和NMOS阵列的栅极偏置电压。每一个NMOS或者PMOS可调节一个单位值的电流。所有的开关由编码电路中控制码产生电路的输出码字控制，其对应功能表如图6所示（其中“1”代表对应开关闭合，“0”代表对应开关打开）。 

正常工作时，设定一个参考电平V_ref，在跨导跟踪电路的输入端接一直流电压V_diff，输出差分电压V_cal，比较器比较V_cal与V_ref的大小，若V_cal>V_ref，则说明运放跨导偏大，编码电路中的控制码减小，对应的PMOS阵列控制开关闭合，流出节点P的电流增加，运放工作电流降低，跨导减小；若V_cal<V_ref，则说明运放跨导偏小，编码电路中的控制码增加，对应的NMOS阵列控制开关闭合，流入节点P的电流增加，运放工作电流增加，跨导增大。在跨导增大或者减小到一定值，使得比较器输出电平发生翻转后，输出控制码锁定，在此工作电流下的跨导即为所需跨导。 

对于多个需要相同跨导的运放，采用如图5所示的结构，设置相同输入电压V_diff和参考电压V_ref，通过依次选通片选信号控制开关S₁~S_N，逐次对对应运放进行调节，并锁定每个编码控制电路产生的输出码字。由于采用同一组负载电阻R，对于所有的运放，电阻的工艺偏差ΔR相同，因此，由式5可知，工艺偏差对各个运放输入对管产生的影响都可以由本发明所阐述电路进行调节。对于每一个运放，均调节使得V_cal=V_ref，由式3和式4可得： 

$g_{m\mathrm{1,2}}=\frac{{\mathrm{NV}}_{\mathrm{cal}}}{V_{\mathrm{diff}}R}=\frac{{\mathrm{NV}}_{\mathrm{ref}}}{V_{\mathrm{diff}}R}$ （式6） 

这样，在相同的偏置点下，各个运放的跨导将会被稳定在一个相等的值。本例中，不同运放跨导随时钟周期变化曲线以及对应的输出编码如图7所示，在第一个时钟周期，三个运放的编码电路输出码字均为1000，对于相同输入直流电压V_diff和参考电压V_ref，运放一的跨导g_m1较大，运放二和运放三的跨导g_m2和g_m3较小，通过9个周期的调节，三个运放的跨导都被稳定在了一个很小的范围内，此时编码电路输出码字分别锁定在0010、1001、1111。 

虽然本发明的一种运算放大器跨导稳定电路内容已经以实例的形式公开如上，然而并非用以限定本发明，如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。 

Claims (2)

1.一种运算放大器跨导稳定电路，其特征在于：该电路包含有一跨导跟踪电路(301)、一差分比较器电路(302)，一编码电路(303)和一电流控制电路(304)，电路连接关系如下：跨导跟踪电路(301)中NM1、NM2运放输入对管的栅极分别接输入信号V_IN+、V_IN-，跨导跟踪管NM3、NM4栅极接一恒定电压V_diff，子运放输出差分电压V_cal接入差分比较器电路(302)的一个差分信号端，并与另一个差分输入端的参考电压V_ref进行比较，差分比较器电路(302)的比较结果被输入到编码电路(303)中，编码电路(303)以此产生控制码，并通过控制码对电流控制电路(304)进行控制，电流控制电路(304)控制流入或者流出到跨导跟踪电路(301)中的尾电流源管NM5漏端结点P的电流大小，达到调节运放工作电流，实现调节跨导的作用，达到所需的跨导值；

其中，跨导跟踪电路(301)是由NMOS晶体管，以下用NM表示：NM1、NM2、NM3、NM4、NM5，PMOS晶体管，以下用PM表示：PM6、PM7，两个阻值相同的电阻R1、R2，开关K1、K2组成，其中NM1和NM2为运放输入对管，NM3和NM4为跨导跟踪管，NM5为尾电流源管，PM6和PM7为运放负载管，R1、R2为跨导跟踪管的负载电阻，线路连接如下：NM1、NM2作为运放输入对管，它们的栅极分别接输入信号V_IN+、V_IN-，跨导跟踪管NM3、NM4的栅极分别接一恒定电压V_diff的正、负两端，NM3的漏端通过开关K1和电阻R1相连，NM4的漏端通过开关K2和电阻R2相连，由NM3、NM4和R1、R2组成子运放，NM1、NM2、NM3、NM4的源端与尾电流源NM5的漏端在P点相连，NM5的栅极偏置电压为V_bias，运放负载管PM6、PM7的栅极偏置电压为V_C，本跨导跟踪电路(301)能将运放输入对管NM1、NM2的跨导变化量转换为子运放的输出差分电压变化量： 

   (式5) 

其中，ΔV_cal为子运放的输出差分电压变化量，ΔR为工艺偏差对负载电阻R造成的影响，Δgm_3,4和Δgm_1,2分别为NM3、NM4和NM1、NM2的跨导变化量，V_diff为恒定电压，N为NM3、NM4和NM1、NM2的尺寸的比例系数。 

2.根据权利要求1所述的运算放大器跨导稳定电路，其特征在于：所述的电流控制电路(304)由PMOS阵列PM_1～PM_8以及对应的开关S1～S8组成的电流源，通过开关控制流出节点P的电流，和由NMOS阵列NM_1～NM_7以及对应的开关S9～S15组成的电流源，通过开关控制流入节点P的电流，每个NMOS或者PMOS可调节一个单位值的电流，所有的开关由编码电路中的控制码产生电路的输出码字控制，“1”代表对应开关闭合，“0”代表对应开关关断，以调节节点P的电流大小。